[go: up one dir, main page]

WO2016030595A1 - Dispositif de gestion d'erreurs sur un bus universel serie - Google Patents

Dispositif de gestion d'erreurs sur un bus universel serie Download PDF

Info

Publication number
WO2016030595A1
WO2016030595A1 PCT/FR2015/052022 FR2015052022W WO2016030595A1 WO 2016030595 A1 WO2016030595 A1 WO 2016030595A1 FR 2015052022 W FR2015052022 W FR 2015052022W WO 2016030595 A1 WO2016030595 A1 WO 2016030595A1
Authority
WO
WIPO (PCT)
Prior art keywords
host
state
peripheral
connection
communication
Prior art date
Application number
PCT/FR2015/052022
Other languages
English (en)
Inventor
Antony Boisserie
Mehdi ADJADJ
Original Assignee
Peugeot Citroen Automobiles Sa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peugeot Citroen Automobiles Sa filed Critical Peugeot Citroen Automobiles Sa
Priority to CN201580046738.4A priority Critical patent/CN106663080A/zh
Priority to EP15748296.9A priority patent/EP3195134A1/fr
Publication of WO2016030595A1 publication Critical patent/WO2016030595A1/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Definitions

  • the invention relates to the transmission of data on a serial bus and more particularly to the management of errors during a transmission.
  • the Universal Serial Bus (or USB for Universal Serial Bus in English) is a serial transmission computer bus used to connect computer peripherals (also called USB devices in English) to a computer (also called host or USB host in English).
  • the USB is declined in several versions each allowing to communicate according to a plurality of modes.
  • the first version of the USB bus can communicate in two modes: a slow mode (or “Low Speed” whose bit rate is 1.5 Mbps) or a fast mode ("Full Speed” whose bit rate is 12 Mbit / s). s):
  • the second version of the USB bus also includes a third mode (called "High Speed" whose bit rate is 480 Mbit / s).
  • the USB bus operates on the basis of a token ring (or Token Ring) with which each node of the network has successively the bus.
  • Bandwidth is shared temporally among all connected devices. The time is subdivided into frames (frames) or micro-frames (microframes) during which several transfers can take place.
  • the communication between the host and the peripherals is done according to a protocol based on the successive interrogation of each peripheral by the host.
  • the host wishes to communicate with a device, it issues a token (a data packet, containing the device address, encoded on seven bits) designating a device. If the device recognizes its address in the token, it sends a packet of data in response.
  • a token a data packet, containing the device address, encoded on seven bits
  • USB defines different types of transfers: command transfer (for device enumeration and configuration), interrupt transfer (used to provide small information with low latency) isochronous transfer and transfer in bulk (to transfer voluminous information).
  • USB does not define a way to easily handle connection errors. According to the prior art, the host affects the bit rate of the USB connection when the device is connected. None is planned when, following a fault during the connection phase, a High Speed device is initialized in Full Speed. It stays in Full Speed until it is cut off.
  • the user is then forced to disconnect the device and reconnect it to reset the communication.
  • the invention therefore aims to remedy the aforementioned problems. It proposes more precisely for this purpose electronic equipment comprising a host controller (1 1) capable of controlling at least one serial universal communication port, adapted to be connected to a plurality of peripherals (12, 13) characterized in that the controller host (1 1) comprises: means for establishing a connection, at a predetermined rate, with a peripheral (12, 13) connected to the communication port, means for measuring the bit rate between the host controller (1 1 ) and the device (12) and signal an error if the measured flow rate is lower than the predetermined flow rate,
  • the invention provides robustness when connecting a device and makes it possible to make several attempts in High Speed then in Full Speed rather than losing communication at the first error.
  • the means for establishing a new connection with the device comprise a finite state machine.
  • the finite state machine comprises at least four states:
  • a fourth state corresponding to a communication with a degraded bit rate between the host and the peripheral.
  • the finite state machine further comprises a fifth state, corresponding to a termination of the connection between the host and the device.
  • the finite state machine goes from the first state to the third state after at least one connection failure at the nominal flow rate.
  • the finite state machine goes from the third state to the fifth state after at least one degraded flow connection failure.
  • the host has as many automata as peripherals connected to it.
  • the finite state machine goes from the third state to the first state after the lapse of a first delay time.
  • the finite state machine goes from the fourth state to the first state after the expiration of a second delay time.
  • the invention also relates to a vehicle comprising a device according to the invention.
  • FIG. 1 shows a schematic view of a network
  • FIG. 2 shows a representation of an automaton describing the operation of a supervisor according to the invention.
  • Figure 1 shows a schematic view of a network.
  • the network connects a host computer 1 1 to a first peripheral 12 and a second peripheral 13 via a USB link.
  • the number of devices is limited to two. But it is not beyond the scope of the invention by changing the number of network devices.
  • the host computer 1 1 is a motor vehicle calculator. But the invention is not limited to this embodiment. Indeed, it concerns any computer having a USB connector and a USB host controller.
  • the first device 12 is also a motor vehicle calculator. But the invention is not limited to this embodiment. Indeed, it concerns any computer having a USB connector and a peripheral USB controller.
  • the second device 13 is for example a storage device (hard disk type).
  • the means for establishing a new connection with the device comprise a finite state machine comprising the following states: a first state 21 "HS_Connect” corresponding to a connection attempt in High Speed (or bit rate) nominal) of the host 1 1 to the device 12; a second state 22 “HS_MODE” corresponding to a connection established in High Speed between the host 1 1 and the device 12; a third state 23 "FS_Connect” corresponding to a connection attempt in Full Speed (or degraded rate) of the host 1 1 to the device 12; a fourth state 24 "FS_MODE” corresponding to a connection established in Full Speed between the host 1 1 and the device 12 a fifth state "Error” corresponding to a stop attempts to reconnect the host 1 1 to the device 12.
  • the host 1 1 comprises as many automata 20 as peripherals 12,13 connected to it.
  • the controller of the host 1 1 enters the first state 21 "HS_Connect”.
  • the host 1 1 makes an attempt to connect in High Speed with the device 12.
  • the host 1 1 makes a third and last attempt.
  • the host 1 1 switches to the second state 22 "HS_MODE" and the functional communication can take place in High Speed between the host 1 1 and the device 12.
  • a network fault occurs (eg a loss of communication)
  • the host 1 1 switches to the first state 21 "HS_Connect” , to make up to three new high speed reconnection attempts.
  • the host 1 1 makes a third and last attempt. In case of failure on the third attempt, the host 11 switches to the fifth state "Error".
  • the host 1 1 switches to the fourth state 24 "FS_MODE" and the functional communication can take place in full speed between the host 1 1 and the device 12.
  • the host 1 1 when the host 1 1 is in the third state 23 "FS_Connect", it can switch in the first state 21 "HS_Connect” for example after the lapse of a first delay time for example, one minute.
  • the host 11 when the host 11 is in the fourth state 24 "FS_MODE", it can switch to the first state 21 "HS_Connect” for example after the lapse of a second period of time. delay, for example one minute.
  • the host 11 when the host 11 is in the fifth state "Error", it can switch to the third state 23 "FS_Connect” or in the first state 21 "HS_Connect” for example after the flow of a third time delay, for example one minute.
  • the number of repetitions for connection attempts is set to three. This is a non-limiting example. Indeed, this number can be lower or higher.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

Dispositif de gestion d'erreurs sur un bus universel série L'invention concerne un équipement électronique comportant un contrôleur hôte (11) apte à contrôler au moins un port de communication universel série, apte à être connecté à une pluralité de périphériques (12, 13) caractérisé en ce que le contrôleur hôte (11) comporte : - des moyens d'établissement d'une connexion, selon un débit prédéterminé, avec un périphérique (12) connecté au port de communication, - de moyens de mesure du débit entre le contrôleur hôte (11) et le périphérique (12) et signaler une erreur si le débit mesuré est inférieur au débit prédéterminé, - des moyens d'établissement d'une nouvelle connexion avec le périphérique (12) selon le débit prédéterminé lorsque les moyens de mesure signalent une erreur.

Description

Dispositif de gestion d'erreurs sur un bus universel série
L'invention concerne la transmission de données sur un bus série et plus particulièrement, la gestion d'erreurs lors d'une transmission.
Le bus universel en série (ou USB pour Universal Sériai Bus en anglais) est un bus informatique en transmission série servant à connecter des périphériques informatiques (aussi appelé USB devices en anglais) à un ordinateur (aussi appelé hôte ou USB host en anglais).
L'USB est décliné en plusieurs versions permettant chacune de communiquer selon une pluralité de modes.
La première version du bus USB permet communiquer selon deux modes : un mode lent (ou « Low Speed » dont le débit est de 1 ,5 Mbit/s) ou un mode rapide (« Full Speed » dont le débit est de 12 Mbit/s) :
La deuxième version du bus USB comporte en outre un troisième mode (appelé « High Speed » dont le débit est de 480 Mbit/s).
Le bus USB fonctionne sur la base d'un anneau à jeton (ou Token Ring) avec lequel chaque nœud du réseau dispose successivement du bus.
La bande passante est partagée temporellement entre tous les périphériques connectés. Le temps est subdivisé en trames (frames) ou microtrames (microframes) pendant lesquels plusieurs transferts peuvent avoir lieu.
La communication entre l'hôte et les périphériques se fait selon un protocole basé sur l'interrogation successive de chaque périphérique par l'hôte. Lorsque l'hôte désire communiquer avec un périphérique, il émet un jeton (un paquet de données, contenant l'adresse du périphérique, codée sur sept bits) désignant un périphérique. Si le périphérique reconnaît son adresse dans le jeton, il envoie un paquet de données en réponse.
L'USB définit différents types de transferts : le transfert de commande (pour l'énumération et la configuration des périphériques), le transfert d'interruption (utilisé pour fournir des informations de petite taille avec une latence faible) le transfert isochrone et le transfert en masse (pour transférer des informations volumineuses).
L'USB ne définit pas de moyen permettant de gérer facilement des erreurs de connexion. Selon l'art connu, l'hôte affecte le débit de la liaison USB lors de la connexion du périphérique. Rien n'est prévu lorsque, suite à un défaut lors de la phase de connexion, un périphérique High Speed est initialisé en Full Speed. Celui-ci reste en Full Speed jusqu'à sa coupure d'alimentation.
L'utilisateur est alors obligé de déconnecter le périphérique et de le reconnecter pour réinitialiser la communication.
On connaît, par le document US2006/0236003, une méthode et un système pour contrôler une liaison USB. Cependant, cette solution ne permet pas de remédier à une erreur de connexion.
L'invention a donc pour but de remédier aux problèmes précités. Elle propose plus précisément à cet effet un équipement électronique comportant un contrôleur hôte (1 1 ) apte à contrôler au moins un port de communication universel série, apte à être connecté à une pluralité de périphériques (12, 13) caractérisé en ce que le contrôleur hôte (1 1 ) comporte : des moyens pour d'établissement d'une connexion, selon un débit prédéterminé, avec un périphérique (12, 13) connecté au port de communication, des moyens de mesure du débit entre le contrôleur hôte (1 1 ) et le périphérique (12) et signaler une erreur si le débit mesuré est inférieur au débit prédéterminé,
des moyens d'établissement d'une nouvelle connexion avec le périphérique selon le débit prédéterminé lorsque les moyens de mesure signalent une erreur.
L'invention apporte de la robustesse lors la connexion d'un périphérique et permet d'effectuer plusieurs tentatives en High Speed puis en Full Speed plutôt que de perdre la communication dès la première erreur.
Avantageusement, les moyens d'établissement d'une nouvelle connexion avec le périphérique comportent un automate à états finis. Avantageusement, l'automate à états finis comporte au moins quatre états :
- un premier état correspondant à une initialisation de la communication, avec un débit nominal, entre l'hôte et un périphérique,
- un deuxième état, correspondant à une communication, avec un débit nominal, entre l'hôte et le périphérique,
- un troisième état, correspondant à une initialisation de la communication, avec un débit dégradé, entre l'hôte et un périphérique,
- un quatrième état, correspondant à une communication avec un débit dégradé entre l'hôte et le périphérique.
Avantageusement, l'automate à états finis comporte en outre un cinquième état, correspondant à un arrêt de la connexion entre l'hôte et le périphérique.
Avantageusement, l'automate à états finis passe du premier état au troisième état après au moins un échec de connexion au débit nominal.
Avantageusement, l'automate à états finis passe du troisième état au cinquième état après au moins un échec de connexion au débit dégradé.
Avantageusement, l'hôte comporte autant d'automates que de périphériques connectés à lui.
Avantageusement, l'automate à états finis passe du troisième état au premier état après l'écoulement d'une première durée de temporisation.
Avantageusement, l'automate à états finis passe du quatrième état au premier état après l'écoulement d'une deuxième durée de temporisation.
L'invention concerne aussi un véhicule comportant un dispositif selon l'invention.
D'autres caractéristiques et avantages de l'invention apparaîtront à l'examen de la description détaillée ci-après, et des dessins annexés, sur lesquels:
- la figure 1 montre une vue schématique d'un réseau ;
- la figure 2 montre une représentation d'un automate décrivant le fonctionnement d'un superviseur selon l'invention.
Les dessins annexés pourront non seulement servir à compléter l'invention, mais aussi contribuer à sa définition, le cas échéant.
La figure 1 montre une vue schématique d'un réseau. Le réseau relie un calculateur hôte 1 1 à un premier périphérique 12 et à un deuxième périphérique 13 par l'intermédiaire d'une liaison USB.
Dans l'exemple, le nombre de périphériques est limité à deux. Mais on ne sort pas du cadre de l'invention en modifiant le nombre de périphériques du réseau.
Dans ce qui suit, on considère à titre d'exemple non limitatif que le calculateur hôte 1 1 est un calculateur de véhicule automobile. Mais l'invention n'est pas limitée à ce mode de réalisation. En effet, elle concerne tout calculateur comportant un connecteur USB et un contrôleur USB hôte.
Dans ce qui suit, on considère à titre d'exemple non limitatif que le premier périphérique 12 est aussi un calculateur de véhicule automobile. Mais l'invention n'est pas limitée à ce mode de réalisation. En effet, elle concerne tout calculateur comportant un connecteur USB et un contrôleur USB périphérique.
Le deuxième périphérique 13 est par exemple un périphérique de stockage (de type disque dur).
En référence à la figure 2, les moyens d'établissement d'une nouvelle connexion avec le périphérique comportent un automate à états finis comprenant les états suivants : un premier état 21 « HS_Connect » correspondant à une tentative de connexion en High Speed (ou débit nominal) de l'hôte 1 1 au périphérique 12 ; un deuxième état 22 « HS_MODE » correspondant à une connexion établie en High Speed entre l'hôte 1 1 et le périphérique 12 ; un troisième état 23 « FS_Connect » correspondant à une tentative de connexion en Full Speed (ou débit dégradé) de l'hôte 1 1 au périphérique 12 ; un quatrième état 24 « FS_MODE » correspondant à une connexion établie en Full Speed entre l'hôte 1 1 et le périphérique 12 un cinquième état 25 « Erreur » correspondant à un arrêt des tentatives de reconnexion de l'hôte 1 1 au périphérique 12.
Selon une caractéristique de l'invention, l'hôte 1 1 comporte autant d'automates 20 que de périphériques 12,13 connecté à lui.
Suite à la connexion d'un périphérique, l'automate de l'hôte 1 1 entre dans le premier état 21 « HS_Connect ».
Dans cet état, l'hôte 1 1 effectue une tentative de connexion en High Speed avec le périphérique 12.
Lorsque la tentative échoue, suite à la détection de l'erreur « ENUM_TIMEOUT », indiquant que le débit mesuré est inférieur au débit prédéterminé, l'hôte 1 1 effectue une nouvelle tentative et reste dans le premier état 21 « HS_Connect ».
En cas de nouvel échec, l'hôte 1 1 effectue une troisième et dernière tentative.
En cas d'échec lors de la troisième tentative, l'hôte 1 1 commute dans le troisième état 23 « FS_Connect ».
En cas de succès de connexion, l'hôte 1 1 commute dans le deuxième état 22 « HS_MODE » et la communication fonctionnelle peut s'opérer en High Speed entre l'hôte 1 1 et le périphérique 12.
De façon avantageuse, si un défaut réseau survient (ex : une perte de communication), pendant que l'hôte 1 1 est dans le deuxième état 22 « HS_MODE », alors l'hôte 1 1 commute dans le premier état 21 « HS_Connect », afin d'effectuer jusqu'à trois nouvelles tentatives de reconnexion en High Speed.
Dans le troisième état 23 « FS_Connect », l'hôte 1 1 effectue une tentative de connexion en Full Speed avec le périphérique 12.
Lorsque la tentative échoue, suite à la détection de l'erreur ENUM_TIMEOUT, l'hôte 1 1 effectue une nouvelle tentative et reste dans le troisième état 23 « FS_Connect ».
En cas de nouvel échec, l'hôte 1 1 effectue une troisième et dernière tentative. En cas d'échec lors de la troisième tentative, l'hôte 1 1 commute dans le cinquième état 25 « Erreur ».
En cas de succès de connexion, l'hôte 1 1 commute dans le quatrième état 24 « FS_MODE » et la communication fonctionnelle peut s'opérer en Full Speed entre l'hôte 1 1 et le périphérique 12.
Si, alors que l'hôte 1 1 est dans le quatrième état 24 « FS_MODE », un défaut réseau survient (ex : une perte de communication), l'hôte 1 1 commute dans le troisième état 23 « FS_Connect », afin d'effectuer jusqu'à trois nouvelles tentatives de reconnexion en Full Speed.
Dans le cinquième état 25 « Erreur », la connexion avec le périphérique 12 est désactivée, et plus aucune communication n'est possible entre l'hôte 1 1 et le périphérique 12.
Dans une variante de réalisation de l'invention, quand l'hôte 1 1 est dans le troisième état 23 « FS_Connect », il peut commuter dans le premier état 21 « HS_Connect » par exemple après l'écoulement d'une première durée de temporisation, par exemple d'une minute.
Dans une autre variante de réalisation de l'invention, quand l'hôte 1 1 est dans le quatrième état 24 « FS_MODE », il peut commuter dans le premier état 21 « HS_Connect » par exemple après l'écoulement d'une deuxième durée de temporisation, par exemple d'une minute.
Dans une autre variante de réalisation de l'invention, quand l'hôte 1 1 est dans le cinquième état 25 « Erreur », il peut commuter dans le troisième état 23 « FS_Connect » ou dans le premier état 21 « HS_Connect » par exemple après l'écoulement d'une troisième durée de temporisation, par exemple d'une minute.
Dans cet exemple, le nombre de répétition pour les tentatives de connexion est fixé à trois. Il s'agit d'un exemple non limitatif. En effet, ce nombre peut être inférieur ou supérieur.

Claims

REVENDICATIONS
1 . Equipement électronique comportant un contrôleur hôte (1 1 ) apte à contrôler au moins un port de communication universel série, apte à être connecté à une pluralité de périphériques (12, 13) caractérisé en ce que le contrôleur hôte (1 1 ) comporte :
- des moyens d'établissement d'une connexion, selon un débit prédéterminé, avec un périphérique (12) connecté au port de communication,
- de moyens de mesure du débit entre le contrôleur hôte (1 1 ) et le périphérique (12) et signaler une erreur si le débit mesuré est inférieur au débit prédéterminé,
- des moyens d'établissement d'une nouvelle connexion avec le périphérique (12) selon le débit prédéterminé lorsque les moyens de mesure signalent une erreur.
2. Equipement électronique selon la revendication 1 , caractérisé en ce que les moyens d'établissement d'une nouvelle connexion avec le périphérique comportent un automate (20) à états finis.
3. Equipement électronique selon la revendication 2, caractérisé en ce que l'automate (20) à états finis comporte au moins quatre états :
- un premier état (21 ) correspondant à une initialisation de la communication, avec un débit nominal, entre l'hôte (1 1 ) et un périphérique (12),
- un deuxième état (22), correspondant à une communication, avec un débit nominal, entre l'hôte (1 1 ) et le périphérique (12),
- un troisième état (23), correspondant à une initialisation de la communication, avec un débit dégradé, entre l'hôte (1 1 ) et un périphérique (12),
- un quatrième état (24), correspondant à une communication avec un débit dégradé entre l'hôte (1 1 ) et le périphérique (12).
4. Equipement électronique selon l'une des revendications 2 ou 3, caractérisé en ce que l'automate (20) à états finis comporte en outre un cinquième état (25), correspondant à un arrêt de la connexion entre l'hôte (1 1 ) et le périphérique (12).
5. Equipement électronique selon l'une des revendications 2 ou 3, caractérisé en ce que l'hôte (1 1 ) comporte autant d'automates (20) que de périphériques (12,13) connectés à lui.
6 Véhicule comportant un équipement électronique selon l'une des revendications précédentes.
PCT/FR2015/052022 2014-08-29 2015-07-23 Dispositif de gestion d'erreurs sur un bus universel serie WO2016030595A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201580046738.4A CN106663080A (zh) 2014-08-29 2015-07-23 通用串行总线上的错误管理装置
EP15748296.9A EP3195134A1 (fr) 2014-08-29 2015-07-23 Dispositif de gestion d'erreurs sur un bus universel serie

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1458100A FR3025332B1 (fr) 2014-08-29 2014-08-29 Dispositif de gestion d'erreurs sur un bus universel serie
FR1458100 2014-08-29

Publications (1)

Publication Number Publication Date
WO2016030595A1 true WO2016030595A1 (fr) 2016-03-03

Family

ID=52473989

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2015/052022 WO2016030595A1 (fr) 2014-08-29 2015-07-23 Dispositif de gestion d'erreurs sur un bus universel serie

Country Status (4)

Country Link
EP (1) EP3195134A1 (fr)
CN (1) CN106663080A (fr)
FR (1) FR3025332B1 (fr)
WO (1) WO2016030595A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108763128A (zh) * 2018-06-15 2018-11-06 深圳市沃特沃德股份有限公司 处理外设信号的方法、中转设备及车载系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003281088A (ja) * 2002-03-20 2003-10-03 Seiko Epson Corp Ｕｓｂインターフェースを搭載した記録装置の評価方法、記録装置の評価用ｕｓｂインターフェース制御プログラム
US6839778B1 (en) * 2000-06-09 2005-01-04 Cypress Semiconductor Corp. Speed power efficient USB method
US20060236003A1 (en) 2005-04-13 2006-10-19 Lum Richard S Systems and methods for controlling rise and fall times of USB signals
JP2008204005A (ja) * 2007-02-16 2008-09-04 Canon Inc 周辺装置の通信方法、コンピュータプログラム、及び周辺装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005182380A (ja) * 2003-12-18 2005-07-07 Canon Inc 記録装置、電子機器
CN100507867C (zh) * 2007-06-12 2009-07-01 北京中星微电子有限公司 自动测试usb装置兼容性的系统
US20090019192A1 (en) * 2007-07-09 2009-01-15 Aten International Co., Ltd. Usb transmission system and related method for accessing data in a first usb specification with a speed of a second usb specification
JP5936498B2 (ja) * 2012-01-16 2016-06-22 ルネサスエレクトロニクス株式会社 Ｕｓｂ３．０デバイス及び制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6839778B1 (en) * 2000-06-09 2005-01-04 Cypress Semiconductor Corp. Speed power efficient USB method
JP2003281088A (ja) * 2002-03-20 2003-10-03 Seiko Epson Corp Ｕｓｂインターフェースを搭載した記録装置の評価方法、記録装置の評価用ｕｓｂインターフェース制御プログラム
US20060236003A1 (en) 2005-04-13 2006-10-19 Lum Richard S Systems and methods for controlling rise and fall times of USB signals
JP2008204005A (ja) * 2007-02-16 2008-09-04 Canon Inc 周辺装置の通信方法、コンピュータプログラム、及び周辺装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3195134A1 *

Also Published As

Publication number Publication date
FR3025332A1 (fr) 2016-03-04
FR3025332B1 (fr) 2016-12-02
EP3195134A1 (fr) 2017-07-26
CN106663080A (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
US20080162984A1 (en) Method and apparatus for hardware assisted takeover
US7010639B2 (en) Inter integrated circuit bus router for preventing communication to an unauthorized port
CN104536844B (zh) 实时错误恢复的方法和系统
US7240130B2 (en) Method of transmitting data through an 12C router
US7082488B2 (en) System and method for presence detect and reset of a device coupled to an inter-integrated circuit router
US20050055456A1 (en) Method, system, and program for managing a speed at which data is transmitted between network adaptors
FR2896368A1 (fr) Appareil pour ameliorer l'efficacite du microprogramme pour une interface serie multitrame
US7630304B2 (en) Method of overflow recovery of I2C packets on an I2C router
JPH0731647B2 (ja) 分散データ処理ネットワークにおける遠隔保守及び誤り回復方法及び装置
US7398345B2 (en) Inter-integrated circuit bus router for providing increased security
US20040255070A1 (en) Inter-integrated circuit router for supporting independent transmission rates
US7685442B2 (en) Method and systems for a radiation tolerant bus interface circuit
WO2016030595A1 (fr) Dispositif de gestion d'erreurs sur un bus universel serie
CN111897582B8 (zh) 一体机以太网刷新方法、装置、存储介质及一体机设备
CN106354594A (zh) 多控制器通信的容错方法、装置及ntb设备
US20040255193A1 (en) Inter integrated circuit router error management system and method
EP3167379B1 (fr) Dispositif de gestion d'erreurs sur un bus universel série
EP2497235B1 (fr) Outil de diagnostic pour réseaux à haut débit
EP1426843B1 (fr) Réseau local industriel ou domestique
US20040255195A1 (en) System and method for analysis of inter-integrated circuit router
EP0481896B1 (fr) ContrÔleur de communication entre un ordinateur et une pluralité de terminaux, appartenant à un réseau de type CSMA/CD
EP4368949A1 (fr) Procede de transmission de donnees selon un protocole comprenant une classe d'objets d'interface de communication de type port-serie, et dispositif electronique executant ledit procede
EP2840762B1 (fr) Équipement de type lame productive multiserveur pour châssis modulaire, avec accès multiples par le réseau de gestion du châssis
JP2003333044A (ja) コンピュータシステム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15748296

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2015748296

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015748296

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE