[go: up one dir, main page]

WO2016093520A2 - 배선용 인터포저 및 이를 구비하는 전자 모듈 - Google Patents

배선용 인터포저 및 이를 구비하는 전자 모듈 Download PDF

Info

Publication number
WO2016093520A2
WO2016093520A2 PCT/KR2015/012838 KR2015012838W WO2016093520A2 WO 2016093520 A2 WO2016093520 A2 WO 2016093520A2 KR 2015012838 W KR2015012838 W KR 2015012838W WO 2016093520 A2 WO2016093520 A2 WO 2016093520A2
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
electrode
layer
conductive layer
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2015/012838
Other languages
English (en)
French (fr)
Other versions
WO2016093520A3 (ko
Inventor
송철
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of WO2016093520A2 publication Critical patent/WO2016093520A2/ko
Publication of WO2016093520A3 publication Critical patent/WO2016093520A3/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/023—Stackable modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/026—Multiple connections subassemblies

Definitions

  • the present invention relates to an electronic module having an interposer, and more particularly, to a wiring interposer for improving performance by forming a wiring layer in an interposer and facilitating circuit design and pattern implementation, and an electronic module having the same. will be.
  • the electronic module is formed by mounting an electronic component on a base substrate, and a surface mount technology (SMT) method is used to mount the electronic component on the base substrate.
  • SMT surface mount technology
  • the solder ball formed on the electronic component and the solder paste printed on the base substrate undergo a reflow process to connect the solder connecting the electronic component and the base substrate. To form.
  • an electronic module is connected between an electronic component and a base substrate by connecting an electronic component and a base substrate through an interposer having a low coefficient of thermal expansion such as silicon (Si), glass, or ceramic.
  • an interposer having a low coefficient of thermal expansion such as silicon (Si), glass, or ceramic. The method of forming is used.
  • the electronic module 100 includes a base substrate 110, an electronic component 120, and a base substrate 110 and an electronic component.
  • An interposer 130 is interposed between the 120 and the base substrate 110 to connect the electronic component 120.
  • the interposer 130 includes upper and lower layers 132 and 133 formed on both sides of the insulating layer 131, respectively. That is, the interposer 130 has a structure in which one layer is formed on each side of the insulating layer 131 (two-layer structure).
  • the upper layer 132 and the lower layer 133 match 1: 1 via holes, the upper electrode 141 and the lower electrode 142 are matched.
  • the position of the is limited, and the size of the upper electrode 141 and the lower electrode 142 also had to be formed in a size similar to the electronic component.
  • the present invention has been made to solve the problems of the prior art as described above, the object of the present invention is to improve the performance by forming a wiring layer in the interposer, the wiring inter easy for circuit design and pattern implementation It is to provide a poser and an electronic module having the same.
  • a wiring interposer for achieving the above object is located between electronic devices, the wiring interposer for electrically connecting the electronic devices, the interposer is a first electrical A first conductive layer in electrical connection with the device; A second conductive layer in electrical connection with the second electrical device; And a wiring layer positioned between the first and second conductive layers to electrically connect the first and second electrical devices, and having a multilayer structure.
  • the wiring layer includes a wiring electrode
  • the first conductive layer includes a first electrode electrically connected to the first electrical device and the wiring electrode
  • the second conductive layer includes the second electrical device and the wiring. And a second electrode electrically connected with the electrode.
  • the wiring layer includes a wiring insulating layer; An upper wiring layer positioned on the wiring insulation layer; And a lower wiring layer positioned below the wiring insulating layer, wherein the wiring electrode is formed through the wiring insulating layer, the upper wiring layer, and the lower wiring layer.
  • the first conductive layer is an insulating material, and the first electrode is located in a via hole formed in the first conductive layer, and an upper portion of the first electrode is exposed to the outside of the first conductive layer so that the first electrical device is formed.
  • the second conductive layer is an insulating material, and the second electrode is positioned in a via hole formed in the second conductive layer, and a lower portion of the second electrode is exposed to the outside of the second conductive layer so that the second electrical device Connected.
  • the first electrode is connected to the wiring electrode through a wiring formed between the first conductive layer and the wiring layer
  • the second electrode is connected to the wiring electrode through wiring formed between the wiring layer and the second conductive layer.
  • the second electrode is formed in a land grid array.
  • a plurality of first electrodes and a plurality of second electrodes are formed respectively, and a plurality of first electrodes are densely located in a predetermined region of the first conductive layer, and a plurality of second electrodes electrically connected to the plurality of first electrodes, respectively. Electrodes are located in all regions of the second conductive layer.
  • an electronic module includes: an electronic module in which a base substrate, an interposer, and an electronic component are sequentially stacked, the interposer including: a wiring layer; An upper conductive layer provided on the wiring layer and electrically connected to the wiring layer and the electronic component; And a lower conductive layer provided below the wiring layer and electrically connected to the wiring layer and the base substrate.
  • the wiring layer includes a wiring electrode
  • the upper conductive layer includes an upper electrode electrically connected to the electronic component and the wiring electrode
  • the lower conductive layer is a lower portion electrically connected to the base substrate and the wiring electrode.
  • the wiring layer includes a wiring insulating layer; An upper wiring layer positioned on the wiring insulation layer; And a lower wiring layer positioned below the wiring insulation layer, wherein the wiring electrode is positioned in a via hole formed through the wiring insulation layer, the upper wiring layer, and the lower wiring layer.
  • the upper conductive layer is an insulating material, and the upper electrode is positioned in a via hole formed in the upper conductive layer, and an upper portion of the upper electrode is exposed to the outside of the upper conductive layer to be connected to the electronic component.
  • the lower conductive layer is an insulating material, and the lower electrode is positioned in a via hole formed in the lower conductive layer, and a lower portion of the lower electrode is exposed to the outside of the lower conductive layer and is connected to the base substrate.
  • the upper electrode is connected to the wiring electrode through a wiring formed between the upper conductive layer and the wiring layer
  • the lower electrode is connected to the wiring electrode through a wiring formed between the wiring layer and the lower conductive layer.
  • the lower electrodes are formed in a land grid array.
  • a plurality of upper electrodes and a plurality of lower electrodes are formed, and a plurality of upper electrodes are densely located in a predetermined region of the upper conductive layer, and a plurality of lower electrodes electrically connected to the plurality of upper electrodes are respectively the lower conductive layer. It is located in the whole area of.
  • the interposer is formed in a multilayer structure and includes a wiring layer therein, free wiring design is possible inside the interposer.
  • the lower electrode positioned below the interposer is not limited to the position and size of the electronic component. Since it can be arrange
  • the contact area with the base substrate is widened, so that the adhesion and reliability can be improved.
  • 1 is a view showing the structure of an electronic module having a conventional interposer.
  • FIGS 2 and 3 are partial cross-sectional views showing the structure of an electronic module having an interposer according to an embodiment of the present invention.
  • FIG. 4 is a plan view illustrating the top and bottom surfaces of an interposer according to an embodiment of the present invention.
  • FIGS. 2 and 3 are partial cross-sectional views showing the structure of an electronic module having a wiring interposer according to an embodiment of the present invention.
  • an electronic module 200 includes a base substrate 210, an electronic component 220, and an interposer 230 having a multilayer structure.
  • the base substrate 210 forms the basis of the electronic module 200 is provided on the lowest layer of the electronic module 200, the base substrate ( The interposer 230 is stacked on the 210, and the electronic component 220 is stacked on the interposer 230.
  • the electronic module 200 has a structure in which the base substrate 210, the interposer 230, and the electronic component 220 are sequentially stacked.
  • connection of the base substrate 210 and the interposer 230 and the connection of the interposer 230 and the electronic component 220 may be performed by various methods, for example, in the Surface Mount Technology (SMT) method. It can be made by.
  • SMT Surface Mount Technology
  • the interposer 230 includes a wiring layer 231, an upper conductive layer 232, and a lower conductive layer 233 positioned at both sides of the wiring layer 231, respectively.
  • a wiring electrode 234 is provided on the wiring layer 231, an upper electrode 235 is provided on the upper conductive layer 232, and a lower electrode 236 is provided on the lower conductive layer 233. .
  • the wiring electrode 234 is electrically connected to the upper electrode 235 and the lower electrode 236, and the upper electrode 235 is electrically connected to the electronic component 220 and the lower electrode 236. Is electrically connected to the base substrate 210.
  • the wiring layer 231 has a three-layer structure, and may include a wiring insulating layer 231a and upper and lower wiring layers 231b and 231c positioned at both sides of the wiring insulating layer 231a.
  • Via holes are formed in the wiring layer 231 through the wiring insulation layer 231a, the upper wiring layer 231b, and the lower wiring layer 231c, and the wiring electrodes 234 are positioned in the via holes formed in the wiring layer 231. do.
  • the upper conductive layer 232 is formed of an insulating material, a via hole is formed in the upper conductive layer 232, and an upper electrode 235 is positioned in the via hole formed in the upper conductive layer 232.
  • An upper portion of the upper electrode 235 is exposed to the outside of the upper conductive layer 232 to be connected to the electronic component 220, and a lower portion of the upper electrode 235 is disposed between the wiring layer 231 and the upper conductive layer 232. It is connected to the upper portion of the wiring electrode 234 through the formed wiring.
  • the lower conductive layer 233 is formed of an insulating material, a via hole is formed in the lower conductive layer 233, and a lower electrode 236 is positioned in the via hole formed in the lower conductive layer 233.
  • An upper portion of the lower electrode 236 is connected to a lower portion of the wiring electrode 234 through a wiring formed between the wiring layer 231 and the lower conductive layer 233, and the lower portion of the lower electrode 236 is exposed to the outside. And is connected to the base substrate 210.
  • the base substrate 210-lower electrode 236-wiring electrode 234-upper electrode 235-electronic component 220 An electrical path is formed that leads to.
  • the wiring layer 231 is composed of three layers 231a to 231c is illustrated in FIG. 2, the wiring layer 231 according to the embodiment of the present invention has five layers 231a as shown in FIG. 3. 231e), may be formed in various structures to adjust the distance between the base substrate 210 and the electronic component 220, and the use of each layer may also be variously set.
  • FIG. 4 is a plan view illustrating the top and bottom surfaces of an interposer according to an embodiment of the present invention.
  • FIG. 4A is a plan view illustrating an upper surface of an interposer according to an embodiment of the present invention. As shown in FIG. 4A, a plurality of upper electrodes 235 are formed on an upper surface of the interposer 230. 4A illustrates an example in which the upper electrode 235 is densely formed in a predetermined area according to the arrangement of the electronic components.
  • FIG. 4B is a plan view illustrating a lower surface of the interposer according to an embodiment of the present invention, whereas a plurality of upper electrodes 235 are densely formed in a predetermined region of the upper surface of the interposer, and FIG. As shown in FIG. 2, the plurality of lower electrodes 236 formed on the lower surface of the interposer 230 are distributed in all regions of the lower surface of the interposer. In this case, the plurality of upper electrodes 235 may be formed in a land grid array (LGA).
  • LGA land grid array
  • the lower electrode 236 is formed to have a larger area than the upper electrode 235, and the interval between the lower electrodes 236 is wider than that of the upper electrode 235.
  • the interposer is formed in a multilayer structure and includes a wiring layer therein, free wiring design is possible inside the interposer.
  • the lower electrode positioned below the interposer is not limited to the position and size of the electronic component. Since it can be arrange
  • the contact area with the base substrate is widened, so that the adhesion and reliability can be improved.
  • the present invention can be applied to various electronic products in which an interposer is used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인터포저 내에 배선층을 형성함으로써 성능을 개선할 수 있으며, 회로 설계 및 패턴 구현이 용이한 배선용 인터포저 및 이를 구비하는 전자 모듈에 관한 것이다. 본 발명에 따른 배선용 인터포저는, 전자 장치들 사이에 위치하여, 상기 전자 장치들을 전기적으로 연결하며, 상기 인터포저는, 제 1 전기 장치와 전기적으로 연결되는 제 1 도전층; 제 2 전기 장치와 전기적으로 연결되는 제 2 도전층; 및 상기 제 1 및 제 2 도전층 사이에 위치하여, 상기 제 1 및 제 2 전기 장치를 전기적으로 연결하며, 복층 구조로 이루어지는 배선층을 포함한다.

Description

배선용 인터포저 및 이를 구비하는 전자 모듈
본 발명은 인터포저를 구비하는 전자 모듈에 관한 것으로, 상세하게는 인터포저 내에 배선층을 형성함으로써 성능을 개선할 수 있으며, 회로 설계 및 패턴 구현이 용이한 배선용 인터포저 및 이를 구비하는 전자 모듈에 관한 것이다.
통상적으로 전자 모듈은 베이스 기판에 전자 부품을 실장하여 형성되는 것으로, 전자 부품을 베이스 기판에 실장하기 위해 SMT(Surface Mount Technology) 방식이 사용된다.
SMT 방식의 경우, 전자 부품에 형성된 솔더 볼(Solder Ball)과 베이스 기판에 인쇄된 솔더 페이스트(Solder Paste)가 리플로우(Reflow) 공정을 거치면서 전자 부품과 베이스 기판을 연결하는 솔더(Solder)를 형성하게 된다.
최근에는 전자 부품과 베이스 기판 사이에, 실리콘(Si), 유리(Glass) 또는 세라믹(Ceramic) 등 낮은 열팽창 계수를 갖는 인터포저(interposer)를 개재하여, 전자 부품과 베이스 기판을 연결하여 전자 모듈을 형성하는 방법이 사용되고 있다.
도 1에는 종래 인터포저를 이용한 전자 모듈의 구조가 도시되어 있으며, 도 1을 참조하면, 전자 모듈(100)은 베이스 기판(110), 전자 부품(120), 그리고 베이스 기판(110)과 전자 부품(120) 사이에 개재되어 베이스 기판(110)과 전자 부품(120)을 연결하는 인터포저(130)를 구비한다.
이때, 상기 인터포저(130)는 절연층(131)의 양 측에 각각 형성되는 상, 하부층(132, 133)으로 구성된다. 즉, 상기 인터포저(130)는 절연층(131)을 기준으로 양 면에 각각 하나의 층이 형성되는 구조(2-층 구조)로 이루어진다.
따라서, 종래와 같은 2-층 구조의 인터포저에서는 상부층(132)과 하부층(133)이 1:1로 비아 홀(via hole)을 통해 매칭되기 때문에, 상부 전극(141)과 하부 전극(142)의 위치의 배치가 제한적이며, 상부 전극(141) 및 하부 전극(142)의 크기 또한 전자 부품과 유사한 크기로 형성될 수밖에 없었다.
따라서, 종래의 인터포저를 이용하여 전자 부품을 베이스 기판에 실장하는 경우, 설계적 제약으로 인하여 회로 설계 및 패턴 구현이 어렵다는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 인터포저 내에 배선층을 형성함으로써 성능을 개선할 수 있으며, 회로 설계 및 패턴 구현이 용이한 배선용 인터포저 및 이를 구비하는 전자 모듈을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 일 측면에 따른 배선용 인터포저는, 전자 장치들 사이에 위치하여, 상기 전자 장치들을 전기적으로 연결하는 배선용 인터포저에 있어서, 상기 인터포저는, 제 1 전기 장치와 전기적으로 연결되는 제 1 도전층; 제 2 전기 장치와 전기적으로 연결되는 제 2 도전층; 및 상기 제 1 및 제 2 도전층 사이에 위치하여, 상기 제 1 및 제 2 전기 장치를 전기적으로 연결하며, 복층 구조로 이루어지는 배선층을 포함한다.
상기 배선층은 배선 전극을 포함하고, 상기 제 1 도전층은 상기 제 1 전기 장치와 상기 배선 전극과 전기적으로 연결되는 제 1 전극을 포함하고, 상기 제 2 도전층은 상기 제 2 전기 장치와 상기 배선 전극과 전기적으로 연결되는 제 2 전극을 포함한다.
상기 배선층은, 배선 절연층; 상기 배선 절연층 상부에 위치하는 상부 배선층; 및 사이 배선 절연층 하부에 위치하는 하부 배선층을 포함하고, 상기 배선 전극은 상기 배선 절연층, 상기 상부 배선층 및 상기 하부 배선층을 관통하여 형성된다.
상기 제 1 도전층은 절연 재질이고, 상기 제 1 전극은 상기 제 1 도전층에 형성되는 비아 홀에 위치하며, 상기 제 1 전극의 상부가 상기 제 1 도전층 외부로 노출되어 상기 제 1 전기 장치와 연결된다.
상기 제 2 도전층은 절연 재질이고, 상기 제 2 전극은 상기 제 2 도전층에 형성되는 비아 홀에 위치하고, 상기 제 2 전극의 하부가 상기 제 2 도전층 외부로 노출되어 상기 제 2 전기 장치와 연결된다.
상기 제 1 전극은 상기 제 1 도전층과 상기 배선층 사이에 형성되는 배선을 통해 상기 배선 전극과 연결되고, 상기 제 2 전극은 상기 배선층과 상기 제 2 도전층 사이에 형성되는 배선을 통해 상기 배선 전극과 연결된다.
상기 제 2 전극은 랜드 그리드 배열(Land Grid Array)로 형성된다.
상기 제 1 전극 및 상기 제 2 전극이 각각 다수 형성되고, 다수의 제 1 전극은 상기 제 1 도전층의 일정 영역에 밀집하여 위치하고, 상기 다수의 제 1 전극과 각각 전기적으로 연결되는 다수의 제 2 전극은 상기 제 2 도전층의 전 영역에 분포하여 위치한다.
본 발명의 타 측면에 따른 전자 모듈은, 베이스 기판, 인터포저 및 전자 부품이 순차적으로 적층되어 구현되는 전자 모듈에 있어서, 상기 인터포저는, 배선층; 상기 배선층의 상부에 구비되고, 상기 배선층 및 상기 전자 부품과 전기적으로 연결되는 상부 도전층; 및 상기 배선층의 하부에 구비되고, 상기 배선층 및 상기 베이스 기판과 전기적으로 연결되는 하부 도전층을 구비한다.
상기 배선층은 배선 전극을 포함하고, 상기 상부 도전층은 상기 전자 부품과 상기 배선 전극과 전기적으로 연결되는 상부 전극을 포함하고, 상기 하부 도전층은 상기 베이스 기판과 상기 배선 전극과 전기적으로 연결되는 하부 전극을 포함한다.
상기 배선층은, 배선 절연층; 상기 배선 절연층 상부에 위치하는 상부 배선층; 및 사이 배선 절연층 하부에 위치하는 하부 배선층을 포함하고, 상기 배선 전극은 상기 배선 절연층, 상기 상부 배선층 및 상기 하부 배선층을 관통하여 형성되는 비아 홀에 위치한다.
상기 상부 도전층은 절연 재질이고, 상기 상부 전극은 상기 상부 도전층에 형성되는 비아 홀에 위치하며, 상기 상부 전극의 상부가 상기 상부 도전층 외부로 노출되어 상기 전자 부품과 연결된다.
상기 하부 도전층은 절연 재질이고, 상기 하부 전극은 상기 하부 도전층에 형성되는 비아 홀에 위치하고, 상기 하부 전극의 하부가 상기 하부 도전층 외부로 노출되어 상기 베이스 기판과 연결된다.
상기 상부 전극은 상기 상부 도전층과 상기 배선층 사이에 형성되는 배선을 통해 상기 배선 전극과 연결되고, 상기 하부 전극은 상기 배선층과 상기 하부 도전층 사이에 형성되는 배선을 통해 상기 배선 전극과 연결된다.
상기 하부 전극은 랜드 그리드 배열(Land Grid Array)로 형성된다.
상기 상부 전극 및 상기 하부 전극이 각각 다수 형성되고, 다수의 상부 전극은 상기 상부 도전층의 일정 영역에 밀집하여 위치하고, 상기 다수의 상부 전극과 각각 전기적으로 연결되는 다수의 하부 전극은 상기 하부 도전층의 전 영역에 분포하여 위치한다.
상기와 같은 구성에 따르면, 인터포저는 다층 구조로 형성되어, 내부에 배선층을 포함하기 때문에, 인터포저 내부에서 자유로운 배선 설계가 가능하다.
따라서, 인터포저의 상부에 위치하는 상부 전극의 크기 및 위치는 전자 부품의 크기 및 위치에 따라 국한되더라도, 인터포저의 하부에 위치하는 하부 전극은 전자 부품의 위치 및 크기에 국한되지 않고 인터포저의 다양한 위치에 배치될 수 있기 때문에, 하부 전극의 크기와 하부 전극 사이의 간격을 넓게 할 수 있어, 방열 성능을 향상시킬 수 있다.
또한, 하부 전극의 크기를 넓게 하면, 베이스 기판과의 접촉 면적이 넓어지기 때문에, 부착력과 신뢰성을 향상시킬 수 있다.
또한, 자유로운 배선 설계가 가능하기 때문에, RF 성능과 밀접함 상관이 있는 입출력 패턴에 대한 Line impedance matching 작업이 용이하기 때문에 전자 모듈의 RF 성능을 향상시킬 수 있다.
도 1은 종래 인터포저를 구비하는 전자 모듈의 구조를 도시한 도면이다.
도 2 및 3은 본 발명의 실시 예에 따른 인터포저를 구비하는 전자 모듈의 구조를 도시한 부분 단면도이다.
도 4는 본 발명의 실시 예에 따른 인터포저의 상면과 하면을 도시한 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 도면부호는 동일 구성 요소를 지칭한다.
본 발명의 실시 예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명의 실시 예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하, 본 발명의 실시 예에 따른 배선용 인터포저 및 이를 구비하는 전자 모듈의 구조에 대해서 첨부한 도면을 참조하여 상세하게 설명해 보기로 한다.
도 2 및 3은 본 발명의 실시 예에 따른 배선용 인터포저를 구비하는 전자 모듈의 구조를 도시한 부분 단면도이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 전자 모듈(200)은 베이스 기판(210), 전자 부품(220) 및 다층 구조의 인터포저(230)를 포함한다.
이때, 본 발명의 실시 예에 따른 전자 모듈(200)의 구조에 따르면, 상기 베이스 기판(210)은 전자 모듈(200)의 기저를 이루는 것으로 전자 모듈(200)의 최하위층에 마련되고, 베이스 기판(210) 상에 인터포저(230)가 적층되고, 인터포저(230) 상에 전자 부품(220)이 적층된다.
따라서, 본 발명의 실시 예에 따른 전자 모듈(200)은 베이스 기판(210), 인터포저(230) 및 전자 부품(220)이 순차적으로 적층된 구조로 이루어진다.
이때, 상기 베이스 기판(210)과 인터포저(230)의 연결 및 인터포저(230)와 전자 부품(220)의 연결은 다양한 방식에 의해서 이루어질 수 있으며, 예를 들어 SMT(Surface Mount Technology) 방식에 의해 이루어질 수 있다.
한편, 상기 인터포저(230)는 배선층(231), 배선층(231)의 양측에 각각 위치하는 상부 도전층(232) 및 하부 도전층(233)을 포함한다.
이때, 상기 배선층(231)에는 배선 전극(234)이 마련되고, 상기 상부 도전층(232)에는 상부 전극(235)이 마련되며, 상기 하부 도전층(233)에는 하부 전극(236)이 마련된다.
또한, 상기 배선 전극(234)은 상부 전극(235)과 하부 전극(236)과 전기적으로 연결되고, 상기 상부 전극(235)은 전자 부품(220)과 전기적으로 연결되며, 상기 하부 전극(236)은 베이스 기판(210)과 전기적으로 연결된다.
한편, 상기 배선층(231)은 3-층 구조로서, 배선 절연층(231a), 배선 절연층(231a)의 양측에 위치하는 상부 및 하부 배선층(231b, 231c)으로 이루어질 수 있다.
상기 배선층(231)에는 배선 절연층(231a), 상부 배선층(231b) 및 하부 배선층(231c)를 관통하여 비아 홀이 형성되고, 배선층(231)에 형성되는 비아 홀에 배선 전극(234)이 위치한다.
상기 상부 도전층(232)은 절연 재질로 형성되고, 상기 상부 도전층(232)에는 비아 홀이 형성되고, 상부 도전층(232)에 형성되는 비아 홀에 상부 전극(235)이 위치한다.
상기 상부 전극(235)의 상부는 상부 도전층(232) 외부로 노출되어 전자 부품(220)과 연결되고, 상기 상부 전극(235)의 하부는 배선층(231)과 상부 도전층(232) 사이에 형성되는 배선을 통해 배선 전극(234)의 상부와 연결된다.
상기 하부 도전층(233)은 절연 재질로 형성되고, 상기 하부 도전층(233)에는 비아 홀이 형성되고, 하부 도전층(233)에 형성되는 비아 홀에 하부 전극(236)이 위치한다.
상기 하부 전극(236)의 상부는 배선층(231)과 하부 도전층(233) 사이에 형성되는 배선을 통해 배선 전극(234)의 하부와 연결되고, 상기 하부 전극(236)의 하부는 외부로 노출되어 베이스 기판(210)과 연결된다.
따라서, 본 발명의 제 1 실시 예에 따른 전자 모듈(200)의 구조에 따르면, 베이스 기판(210)-하부 전극(236)-배선 전극(234)-상부 전극(235)-전자 부품(220)으로 이어지는 전기적 경로가 형성된다.
한편, 도 2에는 배선층(231)이 3개의 층(231a ~ 231c)으로 이루어지는 구조가 도시되어 있으나, 본 발명의 실시 예에 따른 배선층(231)은 도 3에 도시된 바와 같이 5개의 층(231a ~ 231e)으로 이루어질 수도 있으며, 베이스 기판(210)과 전자 부품(220) 사이의 간격을 조절하기 위하여 다양한 구조로 이루어질 수 있으며, 각 층의 용도 또한 다양하게 설정될 수 있다.
도 4는 본 발명의 실시 예에 따른 인터포저의 상면과 하면을 도시한 평면도이다.
도 4(a)는 본 발명의 실시 예에 따른 인터포저의 상면을 도시한 평면도로서, 도 4(a)와 같이, 인터포저(230)의 상면에는 다수의 상부 전극(235)이 형성되는데, 이때, 도 4(a)에는 상기 상부 전극(235)이 전자 부품의 배치에 따라 일정 영역 내에 밀집하여 형성되는 구조가 예로 도시되어 있다.
한편, 도 4(b)는 본 발명의 실시 예에 따른 인터포저의 하면을 도시한 평면도로서, 다수의 상부 전극(235)이 인터포저 상면의 일정 영역 내에 밀집하여 형성되는 것에 반해, 4(b)와 같이, 인터포저(230)의 하면에 형성되는 다수의 하부 전극(236)은 인터포저 하면의 전 영역에 분포되어 형성된다. 이때, 상기 다수의 상부 전극(235)은 랜드 그리드 배열(Land Grid Array, LGA)로 형성될 수 있다.
따라서, 하부 전극(236)은 상부 전극(235)에 비하여 넓은 면적으로 형성되며, 또한, 하부 전극(236)의 간격은 상부 전극(235)의 간격보다 넓게 형성된다.
상기와 같은 구성에 따르면, 인터포저는 다층 구조로 형성되어, 내부에 배선층을 포함하기 때문에, 인터포저 내부에서 자유로운 배선 설계가 가능하다.
따라서, 인터포저의 상부에 위치하는 상부 전극의 크기 및 위치는 전자 부품의 크기 및 위치에 따라 국한되더라도, 인터포저의 하부에 위치하는 하부 전극은 전자 부품의 위치 및 크기에 국한되지 않고 인터포저의 다양한 위치에 배치될 수 있기 때문에, 하부 전극의 크기와 하부 전극 사이의 간격을 넓게 할 수 있어, 방열 성능을 향상시킬 수 있다.
또한, 하부 전극의 크기를 넓게 하면, 베이스 기판과의 접촉 면적이 넓어지기 때문에, 부착력과 신뢰성을 향상시킬 수 있다.
또한, 자유로운 배선 설계가 가능하기 때문에, RF 성능과 밀접함 상관이 있는 입출력 패턴에 대한 Line impedance matching 작업이 용이하기 때문에 전자 모듈의 RF 성능을 향상시킬 수 있다.
한편, 본 발명에 따른 배선용 인터포저 및 이를 구비하는 전자 모듈을 실시 예에 따라 설명하였지만, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 본 발명과 관련하여 통상의 지식을 가진 자에게 자명한 범위 내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
따라서, 본 발명에 기재된 실시 예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명은 인터포저가 이용되는 다양한 전자제품에 적용될 수 있다.

Claims (16)

  1. 전자 장치들 사이에 위치하여, 상기 전자 장치들을 전기적으로 연결하는 배선용 인터포저에 있어서, 상기 인터포저는,
    제 1 전기 장치와 전기적으로 연결되는 제 1 도전층;
    제 2 전기 장치와 전기적으로 연결되는 제 2 도전층; 및
    상기 제 1 및 제 2 도전층 사이에 위치하여, 상기 제 1 및 제 2 전기 장치를 전기적으로 연결하며, 복층 구조로 이루어지는 배선층을 포함하는 배선용 인터포저.
  2. 제 1 항에 있어서,
    상기 배선층은 배선 전극을 포함하고, 상기 제 1 도전층은 상기 제 1 전기 장치와 상기 배선 전극과 전기적으로 연결되는 제 1 전극을 포함하고, 상기 제 2 도전층은 상기 제 2 전기 장치와 상기 배선 전극과 전기적으로 연결되는 제 2 전극을 포함하는 배선층을 포함하는 배선용 인터포저.
  3. 제 2 항에 있어서,
    상기 배선층은,
    배선 절연층;
    상기 배선 절연층 상부에 위치하는 상부 배선층; 및
    사이 배선 절연층 하부에 위치하는 하부 배선층을 포함하고,
    상기 배선 전극은 상기 배선 절연층, 상기 상부 배선층 및 상기 하부 배선층을 관통하여 형성되는 비아 홀에 위치하는 배선용 인터포저.
  4. 제 2 항에 있어서,
    상기 제 1 도전층은 절연 재질이고, 상기 제 1 전극은 상기 제 1 도전층에 형성되는 비아 홀에 위치하며, 상기 제 1 전극의 상부가 상기 제 1 도전층 외부로 노출되어 상기 제 1 전기 장치와 연결되는 배선용 인터포저.
  5. 제 2 항에 있어서,
    상기 제 2 도전층은 절연 재질이고, 상기 제 2 전극은 상기 제 2 도전층에 형성되는 비아 홀에 위치하고, 상기 제 2 전극의 하부가 상기 제 2 도전층 외부로 노출되어 상기 제 2 전기 장치와 연결되는 배선용 인터포저.
  6. 제 2 항에 있어서,
    상기 제 1 전극은 상기 제 1 도전층과 상기 배선층 사이에 형성되는 배선을 통해 상기 배선 전극과 연결되고, 상기 제 2 전극은 상기 배선층과 상기 제 2 도전층 사이에 형성되는 배선을 통해 상기 배선 전극과 연결되는 배선용 인터포저.
  7. 제 2 항에 있어서,
    상기 제 2 전극은 랜드 그리드 배열(Land Grid Array)로 형성되는 배선용 인터포저.
  8. 제 2 항에 있어서,
    상기 제 1 전극 및 상기 제 2 전극이 각각 다수 형성되고,
    다수의 제 1 전극은 상기 제 1 도전층의 일정 영역에 밀집하여 위치하고, 상기 다수의 제 1 전극과 각각 전기적으로 연결되는 다수의 제 2 전극은 상기 제 2 도전층의 전 영역에 분포하여 위치하는 배선용 인터포저.
  9. 베이스 기판, 인터포저 및 전자 부품이 순차적으로 적층되어 구현되는 전자 모듈에 있어서, 상기 인터포저는,
    배선층;
    상기 배선층의 상부에 구비되고, 상기 배선층 및 상기 전자 부품과 전기적으로 연결되는 상부 도전층; 및
    상기 배선층의 하부에 구비되고, 상기 배선층 및 상기 베이스 기판과 전기적으로 연결되는 하부 도전층을 구비하는 배선층을 포함하는 전자 모듈.
  10. 제 9 항에 있어서,
    상기 배선층은 배선 전극을 포함하고, 상기 상부 도전층은 상기 전자 부품과 상기 배선 전극과 전기적으로 연결되는 상부 전극을 포함하고, 상기 하부 도전층은 상기 베이스 기판과 상기 배선 전극과 전기적으로 연결되는 하부 전극을 포함하는 전자 모듈.
  11. 제 10 항에 있어서,
    상기 배선층은,
    배선 절연층;
    상기 배선 절연층 상부에 위치하는 상부 배선층; 및
    사이 배선 절연층 하부에 위치하는 하부 배선층을 포함하고,
    상기 배선 전극은 상기 배선 절연층, 상기 상부 배선층 및 상기 하부 배선층을 관통하여 형성되는 비아 홀에 위치하는 전자 모듈.
  12. 제 10 항에 있어서,
    상기 상부 도전층은 절연 재질이고, 상기 상부 전극은 상기 상부 도전층에 형성되는 비아 홀에 위치하며, 상기 상부 전극의 상부가 상기 상부 도전층 외부로 노출되어 상기 전자 부품과 연결되는 전자 모듈.
  13. 제 10 항에 있어서,
    상기 하부 도전층은 절연 재질이고, 상기 하부 전극은 상기 하부 도전층에 형성되는 비아 홀에 위치하고, 상기 하부 전극의 하부가 상기 하부 도전층 외부로 노출되어 상기 베이스 기판과 연결되는 전자 모듈.
  14. 제 10 항에 있어서,
    상기 상부 전극은 상기 상부 도전층과 상기 배선층 사이에 형성되는 배선을 통해 상기 배선 전극과 연결되고, 상기 하부 전극은 상기 배선층과 상기 하부 도전층 사이에 형성되는 배선을 통해 상기 배선 전극과 연결되는 전자 모듈.
  15. 제 10 항에 있어서,
    상기 하부 전극은 랜드 그리드 배열(Land Grid Array)로 형성되는 전자 모듈.
  16. 제 10 항에 있어서,
    상기 상부 전극 및 상기 하부 전극이 각각 다수 형성되고,
    다수의 상부 전극은 상기 상부 도전층의 일정 영역에 밀집하여 위치하고, 상기 다수의 상부 전극과 각각 전기적으로 연결되는 다수의 하부 전극은 상기 하부 도전층의 전 영역에 분포하여 위치하는 전자 모듈.
PCT/KR2015/012838 2014-12-11 2015-11-27 배선용 인터포저 및 이를 구비하는 전자 모듈 Ceased WO2016093520A2 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140178227A KR102279152B1 (ko) 2014-12-11 2014-12-11 배선용 인터포저 및 이를 구비하는 전자 모듈
KR10-2014-0178227 2014-12-11

Publications (2)

Publication Number Publication Date
WO2016093520A2 true WO2016093520A2 (ko) 2016-06-16
WO2016093520A3 WO2016093520A3 (ko) 2016-07-28

Family

ID=56108323

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/012838 Ceased WO2016093520A2 (ko) 2014-12-11 2015-11-27 배선용 인터포저 및 이를 구비하는 전자 모듈

Country Status (2)

Country Link
KR (1) KR102279152B1 (ko)
WO (1) WO2016093520A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12069803B2 (en) 2021-08-17 2024-08-20 Samsung Electronics Co., Ltd. Interposer and electronic device including the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014576B1 (ko) * 2004-02-24 2011-02-16 이비덴 가부시키가이샤 반도체 탑재용 기판
KR100789571B1 (ko) * 2006-08-31 2007-12-28 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR101102215B1 (ko) * 2008-11-17 2012-01-05 신코 덴키 코교 가부시키가이샤 배선 기판 및 그 제조 방법
KR101060862B1 (ko) * 2009-09-14 2011-08-31 삼성전기주식회사 인터포저 및 그의 제조방법
US8709933B2 (en) * 2011-04-21 2014-04-29 Tessera, Inc. Interposer having molded low CTE dielectric
US8841765B2 (en) * 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
KR101904926B1 (ko) * 2012-05-04 2018-10-08 에스케이하이닉스 주식회사 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12069803B2 (en) 2021-08-17 2024-08-20 Samsung Electronics Co., Ltd. Interposer and electronic device including the same

Also Published As

Publication number Publication date
WO2016093520A3 (ko) 2016-07-28
KR102279152B1 (ko) 2021-07-19
KR20160071029A (ko) 2016-06-21

Similar Documents

Publication Publication Date Title
TWI248330B (en) High frequency and wide band impedance matching via
WO2016099011A1 (ko) 연성 회로 기판과 이를 포함하는 전자 장치 및 연성 회로 기판의 제조 방법
WO2012169866A2 (en) Printed circuit board and method for manufacturing the same
WO2018182379A1 (ko) 안테나 어셈블리 및 안테나 어셈블리를 포함하는 장치
WO2012028064A1 (zh) 裸芯片与印制电路板的连接结构及印制电路板、通信设备
WO2015020258A1 (ko) 착탈형 전기 접속 구조와 이를 구비한 전기 접속용 커넥터, 반도체 패키지 조립체 및 전자기기
WO2017146394A1 (ko) 연성회로기판
WO2014069734A1 (en) Printed circuit board
WO2018016829A1 (ko) 연성 회로 기판 및 그 제조 방법
WO2016117761A1 (ko) 전기 접속 구조의 제조 방법
WO2017138745A1 (ko) 연성회로기판
WO2020226277A1 (en) Flexible cable
WO2014171621A1 (ko) 반도체 칩 테스트용 소켓 및 그 제조 방법
WO2016163694A1 (ko) 반도체 패키지 및 그 제조 방법
WO2019078408A1 (ko) Rf 패키지 모듈 및 rf 패키지 모듈을 포함하는 전자 장치
WO2011111888A1 (ko) 일체형 커플러-써큘레이터 및 그를 포함하는 전력 증폭기
WO2019160240A1 (ko) 연성 회로 기판 및 이를 포함하는 전자 장치
WO2019054668A1 (ko) 회로 기판 및 그 제조 방법
US7262974B2 (en) Techniques for alleviating the need for DC blocking capacitors in high-speed differential signal pairs
WO2016093520A2 (ko) 배선용 인터포저 및 이를 구비하는 전자 모듈
CN214481451U (zh) 一种pcb层叠结构及电路板
WO2012150777A2 (en) The printed circuit board and the method for manufacturing the same
WO2016117760A1 (ko) 착탈형 전기 접속 구조와 이를 구비하는 전자기기
WO2011087319A2 (ko) 발광 장치
WO2016148429A1 (ko) 연성회로기판

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15868278

Country of ref document: EP

Kind code of ref document: A2

122 Ep: pct application non-entry in european phase

Ref document number: 15868278

Country of ref document: EP

Kind code of ref document: A2