[go: up one dir, main page]

WO2016060088A1 - 半導体デバイス用層間充填剤組成物及び半導体デバイスの製造法 - Google Patents

半導体デバイス用層間充填剤組成物及び半導体デバイスの製造法 Download PDF

Info

Publication number
WO2016060088A1
WO2016060088A1 PCT/JP2015/078803 JP2015078803W WO2016060088A1 WO 2016060088 A1 WO2016060088 A1 WO 2016060088A1 JP 2015078803 W JP2015078803 W JP 2015078803W WO 2016060088 A1 WO2016060088 A1 WO 2016060088A1
Authority
WO
WIPO (PCT)
Prior art keywords
filler composition
interlayer filler
semiconductor device
curing agent
interlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/078803
Other languages
English (en)
French (fr)
Inventor
慎 池本
河瀬　康弘
英広 山本
雅哉 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Publication of WO2016060088A1 publication Critical patent/WO2016060088A1/ja
Priority to US15/486,330 priority Critical patent/US20170287866A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/20—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the epoxy compounds used
    • C08G59/22—Di-epoxy compounds
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/20—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the epoxy compounds used
    • C08G59/32—Epoxy compounds containing three or more epoxy groups
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/42—Polycarboxylic acids; Anhydrides, halides or low molecular weight esters thereof
    • C08G59/4215—Polycarboxylic acids; Anhydrides, halides or low molecular weight esters thereof cycloaliphatic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/50—Amines
    • C08G59/5033—Amines aromatic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27318—Manufacturing methods by local deposition of the material of the layer connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/364—Polymers

Definitions

  • the present invention relates to an interlayer filler composition for a semiconductor device and a method for producing a semiconductor device using the interlayer filler composition.
  • a laminated semiconductor device is known in which a semiconductor substrate and an organic substrate are laminated. More specifically, semiconductor substrates are connected with each other by electrical signal terminals such as solder bumps between the substrates.
  • electrical signal terminals such as solder bumps between the substrates.
  • a three-dimensional stacked semiconductor device which is connected and filled with an interlayer filler composition between substrates and has a structure in which the substrates are bonded to each other with an interlayer filler composition layer.
  • a layer made of an inter-layer filler composition (ICF: Inter Chip Fill) is formed on a wafer on which a semiconductor device layer is formed, and heated to be B-staged as necessary. Then, the chip is cut out by dicing, the obtained semiconductor substrates are stacked, a plurality of temporary bondings are repeated by pressure heating, and finally the pre-application method (Pre- A process based on applied process has been proposed (see, for example, Non-Patent Document 1).
  • ICF Inter Chip Fill
  • FIG. 1 is a perspective view showing a method of manufacturing a semiconductor device by a pre-apply method, and an interlayer filling is performed from a coating nozzle 4 on a semiconductor chip 2 on which a plurality of solder bumps 1 composed of land terminals 1A and solder 1B are formed.
  • the agent composition 3 FIG. 1 (a)
  • the interlayer filler composition layer 5 FIG. 1 (b)
  • the B-stage is formed, and the interlayer filler composition
  • the semiconductor chip 2 on which the physical layer 5 is formed is reversed, and the interlayer filler composition is placed on the semiconductor substrate 7 on which the electrode pad 6 is formed, which is placed on the stage (not shown) of the thermocompression bonding apparatus.
  • the layer 5 side is made to oppose and it presses with the head which is not illustrated (FIG.1 (c)).
  • the interlayer filler composition is cured, and the semiconductor is interposed through the cured adhesive layer 8 of the interlayer filler composition.
  • a semiconductor device 10 in which the chip 2 and the semiconductor substrate 7 are bonded can be obtained (FIG. 1D).
  • the stacked semiconductor device repeats such a process, and an electrode pad is provided on the surface of the semiconductor device 10 shown in FIG. 1D on the side opposite to the cured adhesive layer 8 of the semiconductor chip 2.
  • 1) is further manufactured by repeating the step of bonding the semiconductor chip 2 on which the interlayer filler composition layer 5 shown in FIG. 1B is formed.
  • Voids occur in the cured adhesive layer.
  • the generation of voids is thought to be caused by the low-molecular components in the interlayer filler composition volatilizing under the heating conditions of the bonding process and curing process, but if voids exist in the cured adhesive layer, electrical bonding
  • the shrinkage difference such as temperature change is increased, and the adhesion surface is peeled off or cracked, so that the performance as a semiconductor device is impaired.
  • the interlayer filler composition layer is formed by supplying the interlayer filler composition 3 on the semiconductor chip 2 on which the solder bumps 1 are formed as shown in FIG.
  • the agent composition 3 does not reach the narrow gap between the solder bumps 1 and 1 sufficiently, a void portion that becomes a void is formed similarly to the above (1), and the same problem as described above occurs.
  • the interlayer filler composition protrudes from the periphery of the semiconductor chip (hereinafter referred to as “excess of the filler”), and the appearance of the product is impaired. Further, since the protruding portion does not participate in the bonding, the protruding interlayer filler composition is wasted.
  • voids are not generated in the cured adhesive layer, and the protrusion of the filler is minimized. It is desired to form a cured adhesive layer that is sufficiently cured and excellent in adhesiveness.
  • the present invention does not cause voids (voids) in the cured adhesive layer during bonding between a semiconductor chip and a substrate or between a semiconductor chip and a semiconductor chip, and prevents the filler from protruding.
  • An interlayer filler composition for a semiconductor device capable of forming a cured adhesive layer that is sufficiently cured and excellent in adhesiveness, while reducing the amount of the resin as much as possible, and a method for producing a semiconductor device using the interlayer filler composition The issue is to provide.
  • the gist of the present invention is as follows. [1] Contains an epoxy resin (A), a curing agent (B), a filler (C) and a flux (D), has a minimum value of viscosity at 100 to 150 ° C., and has the following formulas (1) and ( An interlayer filler composition for semiconductor devices, characterized in that 2) is satisfied at the same time. 10 ⁇ 50 / ⁇ 120 ⁇ 500 (1) 1000 ⁇ 150 / ⁇ 120 (2) (However, ⁇ 50, ⁇ 120, and ⁇ 150 indicate the viscosity of the interlayer filler composition at 50 ° C, 120 ° C, and 150 ° C, respectively.)
  • the curing agent (B) has an equivalent ratio of the functional group in the curing agent (B) to the epoxy group in the epoxy resin (A) in the range of 0.8 to 1.5.
  • a void is not generated in the cured adhesive layer at the time of bonding between a semiconductor chip and a substrate or between a semiconductor chip and a semiconductor chip. It is possible to form a cured adhesive layer that is sufficiently cured and excellent in adhesiveness while minimizing protrusion, and a semiconductor device that is excellent in reliability can be manufactured. According to the present invention, it is possible to further increase the speed and capacity of the stacked semiconductor device.
  • FIG. 1A is a view showing an operation of applying an interlayer filler composition to a semiconductor chip.
  • FIG. 1B is a diagram showing a semiconductor chip having an interlayer filler composition layer.
  • FIG.1 (c) is the figure which showed operation which heat-press-bonds the semiconductor chip which has an interlayer filler composition layer on a semiconductor substrate with a thermocompression bonding apparatus (not shown).
  • FIG. 1 (d) is a diagram of a semiconductor device in which a semiconductor chip and a semiconductor substrate are bonded via a cured adhesive layer of an interlayer filler composition.
  • FIG. 2A is an appearance photograph of the semiconductor device manufactured in Example 11, and FIG. 2B is a cross-sectional photograph thereof.
  • interlayer filler composition for semiconductor devices of the present invention (hereinafter sometimes referred to as “interlayer filler composition”) includes an epoxy resin (A), a curing agent (B), a filler (C), and a flux (D ), Has a minimum value of viscosity at 100 to 150 ° C., and satisfies the following formulas (1) and (2) at the same time. 10 ⁇ 50 / ⁇ 120 ⁇ 500 (1) 1000 ⁇ 150 / ⁇ 120 (2) However, (eta) 50, (eta) 120, and (eta) 150 show each viscosity of this interlayer filler composition in 50 degreeC, 120 degreeC, and 150 degreeC, respectively.
  • the interlayer filler composition of the present invention preferably further contains a curing accelerator (E) and has a viscosity at 120 ° C. of 0.1 to 100 Pa ⁇ s.
  • the viscosity of the interlayer filler composition was measured as follows using a viscoelasticity measuring device (Physica MCR102) manufactured by Anton Paar Japan. Viscosity) was measured. First, the interlayer filler composition to be measured was placed between a parallel plate dish (Parallel Plate Dish) and a parallel plate ( ⁇ 20 mm), and dynamic viscoelasticity measurement was performed. The measurement condition is that 0.5% sinusoidal distortion is applied to the sample, the frequency of the distortion is 1 (Hz), and the viscosity in the process of raising the temperature at a rate of 3 ° C. per minute is from 40 ° C. to 200 ° C. Measurements were made to determine the temperature (minimum value temperature) showing the minimum value of the viscosity, the viscosity value ( ⁇ min ), ⁇ 50, ⁇ 120, and ⁇ 150, which are the minimum value.
  • the interlayer filler composition of the present invention exhibits a minimum value of viscosity in the temperature range of 100 to 150 ° C.
  • the minimum value of viscosity is in the temperature range of 110 to 140 ° C.
  • the viscosity of the interlayer filler composition of the present invention has a minimum value in the above temperature range, satisfies the above formulas (1) and (2), and preferably has a viscosity ⁇ 120 at 120 ° C. of 0.1. It is preferably ⁇ 100 Pa ⁇ s.
  • ⁇ 120 of the interlayer filler composition is higher than 100 Pa ⁇ s, the interlayer filler composition hardly flows at the time of bonding, and bonding failure may occur.
  • ⁇ 120 of the interlayer filler composition of the present invention is more preferably 0.1 to 50 Pa ⁇ s, particularly preferably 0.1 to 10 Pa ⁇ s. However, if this viscosity is excessively low, fillet formation becomes difficult, so that the ⁇ 120 of the interlayer filler composition of the present invention is preferably 0.1 Pa ⁇ s or more.
  • the viscosity of the interlayer filler composition of the present invention is characterized by satisfying the above formulas (1) and (2) simultaneously.
  • ⁇ 50 / ⁇ 120 is 500 or more, the viscosity at the time of application is high and it is difficult to apply, and when it is 10 or less, the interlayer filler composition hardly flows at the time of bonding, resulting in voids or poor bonding, and difficult to form fillets.
  • a semiconductor device layer may be broken, an electric signal connection terminal may be broken, or the like due to a difference in stress due to a difference in linear expansion coefficient.
  • the interlayer filler composition is cured after bonding, and a thin semiconductor chip or semiconductor substrate can be protected.
  • this value is excessively large, hardening may occur before joining and defective joining may occur.
  • the viscosity of the interlayer filler composition of the present invention more preferably satisfies the following formulas (1 ′) and (2 ′). 20 ⁇ ⁇ 50 / ⁇ 120 ⁇ 400 (1 ′) 1100 ⁇ ⁇ 150 / ⁇ 120 (2 ′)
  • Epoxy resin (A) The epoxy resin (A) used in the present invention is preferably a compound having two or more epoxy groups in order to improve the glass transition temperature of the interlayer filler composition of the present invention.
  • the range of epoxy groups contained in one molecule is 1 or more and 8 or less. Is more preferable, and more preferably 2 or more and 3 or less.
  • the epoxy resin (A) used in the present invention is an epoxy compound having an aromatic ring of a bisphenol A skeleton, a bisphenol F skeleton, or a biphenyl skeleton. It is preferable to use it.
  • bisphenol A type epoxy resin bisphenol F type epoxy resin, bisphenol S type epoxy resin, biphenyl type epoxy resin, naphthalene ring-containing epoxy resin, epoxy resin having a dicyclopentadiene skeleton, phenol novolac type resin, cresol
  • novolac type epoxy resins triphenylmethane type epoxy resins, aliphatic epoxy resins, aliphatic epoxy resin copolymer epoxy resins, and the like.
  • bisphenol A type epoxy resins bisphenol F type epoxy resins, bisphenol S type epoxy resins, biphenyl type epoxy resins or naphthalene ring-containing epoxy resins are preferable, and bisphenol A type epoxy resins and bisphenol F type epoxy resins are more preferable.
  • Naphthalene ring-containing epoxy resin or biphenyl type epoxy resin is used.
  • a polyfunctional epoxy resin is also used as the epoxy resin (A) used in the present invention.
  • Polyfunctional epoxy resins include phenol novolac resin, cresol novolac resin, bisphenol A novolak resin, dicyclopentadiene phenol resin, phenol aralkyl resin, naphthol novolac resin, biphenyl novolac resin, terpene phenol resin, heavy oil modified phenol resin, etc.
  • Glycidyl ethers such as epoxy resins produced from phenols and various phenolic compounds such as polyhydric phenol resins obtained by condensation reaction of phenols with aldehydes such as hydroxybenzaldehyde, crotonaldehyde, and glyoxal, and epihalohydrin A polyfunctional epoxy resin is preferred.
  • epoxy resins (A) may be used alone or in a combination of two or more in any combination and ratio.
  • the curing agent (B) used in the present invention refers to a substance that contributes to the crosslinking reaction between the crosslinking groups of the epoxy resin (A).
  • curing agent (B) What is generally known as an epoxy resin hardening
  • phenolic curing agents aliphatic amines, polyether amines, alicyclic amines, aromatic amines and other amine curing agents, acid anhydride curing agents, amide curing agents, tertiary amines, imidazoles or the like Derivatives, organic phosphines, phosphonium salts, tetraphenylboron salts, organic acid dihydrazides, boron halide amine complexes, polymercaptan curing agents, isocyanate curing agents, blocked isocyanate curing agents, and the like.
  • phenolic curing agents include bisphenol A, bisphenol F, 4,4'-dihydroxydiphenylmethane, 4,4'-dihydroxydiphenyl ether, 1,4-bis (4-hydroxyphenoxy) benzene, 1,3-bis (4-hydroxyphenoxy) benzene, 4,4'-dihydroxydiphenyl sulfide, 4,4'-dihydroxydiphenyl ketone, 4,4'-dihydroxydiphenyl sulfone, 4,4'-dihydroxybiphenyl, 2,2'-dihydroxybiphenyl 10- (2,5-dihydroxyphenyl) -10H-9-oxa-10-phosphaphenanthrene-10-oxide, phenol novolak, bisphenol A novolak, o-cresol novolak, m-cresol novolak, p-ke Zole novolak, xylenol novolak, poly-p-hydroxystyrene, hydroquinone, re
  • Examples of aliphatic amines that are amine curing agents include ethylenediamine, 1,3-diaminopropane, 1,4-diaminopropane, hexamethylenediamine, 2,5-dimethylhexamethylenediamine, trimethylhexamethylenediamine, diethylenetriamine, Examples include iminobispropylamine, bis (hexamethylene) triamine, triethylenetetramine, tetraethylenepentamine, pentaethylenehexamine, N-hydroxyethylethylenediamine, tetra (hydroxyethyl) ethylenediamine, and the like.
  • polyether amines examples include triethylene glycol diamine, tetraethylene glycol diamine, diethylene glycol bis (propylamine), polyoxypropylene diamine, polyoxypropylene triamines, and the like.
  • Cycloaliphatic amines include isophorone diamine, metacene diamine, N-aminoethylpiperazine, bis (4-amino-3-methyldicyclohexyl) methane, bis (aminomethyl) cyclohexane, 3,9-bis (3-amino). (Propyl) -2,4,8,10-tetraoxaspiro (5,5) undecane, norbornenediamine and the like.
  • Aromatic amines include tetrachloro-p-xylenediamine, m-xylenediamine, p-xylenediamine, m-phenylenediamine, o-phenylenediamine, p-phenylenediamine, 2,4-diaminoanisole, 2,4 -Toluenediamine, 2,4-diaminodiphenylmethane, 4,4'-diaminodiphenylmethane, 4,4'-diamino-1,2-diphenylethane, 2,4-diaminodiphenylsulfone, 4,4'-diaminodiphenylsulfone, m-aminophenol, m-aminobenzylamine, benzyldimethylamine, 2-dimethylaminomethyl) phenol, triethanolamine, methylbenzylamine, ⁇ - (m-aminophenyl) ethylamine,
  • acid anhydride curing agents include dodecenyl succinic anhydride, polyadipic acid anhydride, polyazeline acid anhydride, polysebacic acid anhydride, poly (ethyloctadecanedioic acid) anhydride, poly (phenylhexadecanedioic acid) Anhydride, Methyltetrahydrophthalic anhydride, Methylhexahydrophthalic anhydride, Hexahydrophthalic anhydride, Methylhymic anhydride, Tetrahydrophthalic anhydride, Trialkyltetrahydrophthalic anhydride, Methylcyclohexene dicarboxylic anhydride, Methylcyclohexene tetracarboxylic Acid anhydride, phthalic anhydride, trimellitic anhydride, pyromellitic anhydride, benzophenone tetracarboxylic anhydride, ethylene glycol
  • amide type curing agents examples include dicyandiamide and polyamide resin.
  • tertiary amines examples include 1,8-diazabicyclo (5,4,0) undecene-7, triethylenediamine, benzyldimethylamine, triethanolamine, dimethylaminoethanol, tris (dimethylaminomethyl) phenol, and the like. .
  • imidazole or derivatives thereof examples include 1-cyanoethyl-2-phenylimidazole, 2-phenylimidazole, 2-ethyl-4 (5) -methylimidazole, 2-phenyl-4-methylimidazole, 1-benzyl-2-methylimidazole 1-benzyl-2-phenylimidazole, 1-cyanoethyl-2-undecylimidazole, 1-cyano-2-phenylimidazole, 1-cyanoethyl-2-undecylimidazole trimellitate, 1-cyanoethyl-2-phenylimidazo Lithium trimellitate, 2,4-diamino-6- [2'-methylimidazolyl- (1 ')]-ethyl-s-triazine, 2,4-diamino-6- [2'-ethyl-4'-methyl Imidazolyl- (1 ′)]-ethyl-s-triazine, 2,4 Diamin
  • organic phosphines include tributylphosphine, methyldiphenylphosphine, triphenylphosphine, diphenylphosphine, phenylphosphine and the like
  • phosphonium salts include tetraphenylphosphonium / tetraphenylborate, tetraphenylphosphonium / ethyltriphenylborate, Examples thereof include tetrabutylphosphonium and tetrabutylborate.
  • the tetraphenylboron salt include 2-ethyl-4-methylimidazole / tetraphenylborate, N-methylmorpholine / tetraphenylborate and the like.
  • curing agents (B) may be used alone or in a combination of two or more in any combination and ratio.
  • the content of the curing agent (B) in the interlayer filler composition of the present invention is preferably 30 to 150 parts by weight, more preferably 50 to 120 parts by weight, per 100 parts by weight of the epoxy resin (A).
  • curing agent (B) is a phenol type hardening
  • the curing agent (B) is an amide-based curing agent, a tertiary amine, imidazole or a derivative thereof, an organic phosphine, a phosphonium salt, a tetraphenylboron salt, an organic acid dihydrazide, a boron halide amine complex, a polymercaptan-based curing agent.
  • an isocyanate curing agent, a blocked isocyanate curing agent, etc. it is preferably used in an amount of 0.1 to 20 parts by weight, preferably 0.5 to 10 parts by weight, based on 100 parts by weight of the epoxy resin (A). It is more preferable to use so that it may become this range.
  • a dicyandiamine compound it is preferably used in the range of 0.1 to 10 parts by weight, and preferably in the range of 0.5 to 6 parts by weight with respect to 100 parts by weight of the epoxy resin (A). More preferably, it is used.
  • the filler (C) is added for the purpose of improving thermal conductivity and controlling the linear expansion coefficient, and is mainly intended for controlling the linear expansion coefficient.
  • Examples of the filler (C) include at least one particle selected from the group consisting of metal, carbon, metal carbide, metal oxide, and metal nitride.
  • Examples of carbon include carbon black, carbon fiber, graphite, fullerene and diamond.
  • Examples of metal carbides include silicon carbide, titanium carbide, tungsten carbide and the like.
  • Examples of metal oxides include magnesium oxide, aluminum oxide, silicon oxide, calcium oxide, zinc oxide, yttrium oxide, zirconium oxide, cerium oxide, ytterbium oxide, sialon (ceramics made of silicon, aluminum, oxygen and nitrogen). Can be mentioned.
  • Examples of metal nitrides include boron nitride, aluminum nitride, silicon nitride and the like.
  • the shape of the filler (C) is not limited, and may be particulate, whisker, fiber, plate, or an aggregate thereof.
  • oxide or nitride is preferable among the fillers (C). More specifically, as such filler (C), alumina (Al 2 O 3 ), aluminum nitride (AlN), boron nitride (BN), silicon nitride (Si 3 N 4 ), silica (SiO 2 ), etc. Among them, Al 2 O 3 , AlN, BN or SiO 2 is preferable, and Al 2 O 3 , BN or SiO 2 is particularly preferable. As the BN filler, those disclosed in Japanese Unexamined Patent Publication No. 2013-241321 are preferably used.
  • fillers (C) may be used alone or in a combination of two or more in any combination and ratio.
  • the maximum particle size of the filler to be blended is preferably about 1/3 or less of the thickness of the interlayer filling layer.
  • the maximum particle size of the filler (C) is preferably 5 ⁇ m, more preferably 3 ⁇ m.
  • the content of the filler (C) in the interlayer filler composition of the present invention is preferably 10 to 500 parts by weight, preferably 20 to 400 parts by weight per 100 parts by weight of the total of the epoxy resin (A) and the curing agent (B). More preferred.
  • the content of the filler (C) is less than 10 parts by weight per 100 parts by weight of the total of the epoxy resin (A) and the curing agent (B)
  • the effect of adding the filler (C) is reduced, and the intended linear expansion
  • the coefficient and thermal conductivity may not be obtained.
  • the amount exceeds 500 parts by weight the presence of the filler (C) may inhibit the bonding property.
  • the flux (D) means that the metal electrical signal terminals such as solder bumps and the surface oxide film of the land (Land) are dissolved and removed when the metal terminals are soldered together, and the solder bumps are spread on the land surface. It is a compound having a function of improving the property and preventing reoxidation of the metal terminal surface of the solder bump.
  • fats such as succinic acid, malonic acid, succinic acid, glutaric acid, adipic acid, malic acid, tartaric acid, citric acid, lactic acid, acetic acid, propionic acid, butyric acid, oleic acid, stearic acid, etc.
  • Aromatic carboxylic acids such as benzoic acid, salicylic acid, phthalic acid, trimellitic acid, trimellitic acid anhydride, trimesic acid, benzenetetracarboxylic acid or acid anhydrides thereof; terpene carboxylic acids such as abietic acid and rosin
  • An organic carboxylic acid which is a hemiacetal ester obtained by reacting an organic carboxylic acid with an alkyl vinyl ether; glutamic acid hydrochloride, aniline hydrochloride, hydrazine hydrochloride, cetylpyridine bromide, phenylhydrazine hydrochloride, Tetrachloronaphthalene, methyl hydrazine
  • Organic halogen compounds such as acid salts, methylamine hydrochloride, ethylamine hydrochloride, diethylamine hydrochloride, butylamine hydrochloride; amines such as urea and diethylenetriamine hydrazine; ethylene glyco
  • Polyhydric alcohols such as hydrochloric acid, hydrofluoric acid, phosphoric acid and borohydrofluoric acid; fluorides such as potassium fluoride, sodium fluoride, ammonium fluoride, copper fluoride, nickel fluoride and zinc fluoride; Chlorides such as potassium, sodium chloride, cuprous chloride, nickel chloride, ammonium chloride, zinc chloride, stannous chloride; bromides such as potassium bromide, sodium bromide, ammonium bromide, tin bromide, zinc bromide And so on. These compounds may be used as they are or may be microencapsulated using a coating agent made of an organic polymer or an inorganic compound. These compounds may be used individually by 1 type, and 2 or more types may be mixed and used for them in arbitrary combinations and ratios.
  • fluorides such as potassium fluoride, sodium fluoride, ammonium fluoride, copper fluoride, nickel fluoride and zinc fluoride
  • Chlorides such as potassium, sodium
  • the content of the flux (D) in the interlayer filler composition of the present invention is preferably 0.1 to 10 parts by weight, more preferably 100 parts by weight of the total of the epoxy resin (A) and the curing agent (B). 0.5 to 5 parts by weight. If the content of the flux (D) is less than 0.1 parts by weight per 100 parts by weight of the total of the epoxy resin (A) and the curing agent (B), there is a risk of poor solder connection due to a decrease in oxide film removal, and 10 weights. If it exceeds the part, there is a risk of poor connection due to an increase in the viscosity of the composition.
  • the interlayer filler composition of the present invention may contain a curing accelerator (E) together with the curing agent (B) in order to lower the curing temperature and shorten the curing time.
  • a curing accelerator (E) include microencapsulation of the above compound using a coating agent such as a compound containing a tertiary amino group, imidazole or a derivative thereof, an organic phosphine, dimethylurea, an organic polymer or an inorganic compound. And the like.
  • Compounds containing tertiary amino groups include 1,8-diazabicyclo (5,4,0) undecene-7, triethylenediamine, benzyldimethylamine, triethanolamine, dimethylaminoethanol, tris (dimethylaminomethyl) phenol, etc. Is exemplified.
  • imidazole and its derivatives examples include 1-cyanoethyl-2-phenylimidazole, 2-phenylimidazole, 2-ethyl-4 (5) -methylimidazole, 2-phenyl-4-methylimidazole, 1-benzyl-2-methylimidazole 1-benzyl-2-phenylimidazole, 1-cyanoethyl-2-undecylimidazole, 1-cyano-2-phenylimidazole, 1-cyanoethyl-2-undecylimidazole trimellitate, 1-cyanoethyl-2-phenylimidazo Lithium trimellitate, 2,4-diamino-6- [2'-methylimidazolyl- (1 ')]-ethyl-s-triazine, 2,4-diamino-6- [2'-ethyl-4'-methyl Imidazolyl- (1 ′)]-ethyl-s-triazine, 2,4-d
  • organic phosphines include tributylphosphine, methyldiphenylphosphine, triphenylphosphine, diphenylphosphine, and phenylphosphine.
  • examples of the phosphonium salt include tetraphenylphosphonium / tetraphenylborate, tetraphenylphosphonium / ethyltriphenylborate, and tetrabutylphosphonium / tetrabutylborate.
  • examples of the tetraphenylboron salt include 2-ethyl-4-methylimidazole / tetraphenylborate, N-methylmorpholine / tetraphenylborate and the like.
  • imidazole compounds (imidazole or its derivatives), and coatings made of organic polymers and inorganic compounds are used because of their relatively long pot life, high curability in the middle temperature range, and high heat resistance of the cured resin. It is preferable to use a microencapsulated product of the above compound.
  • curing accelerators (E) may be used alone or in a combination of two or more in any combination and ratio.
  • the content of the curing accelerator (E) is based on 100 parts by weight of the total of the epoxy resin (A) and the curing agent (B).
  • the amount is preferably 0.001 to 15 parts by weight, more preferably 0.01 to 10 parts by weight. If the content of the curing accelerator (E) is less than 0.001 part by weight per 100 parts by weight of the total of the epoxy resin (A) and the curing agent (B), the curing acceleration effect may be insufficient, If the amount exceeds part by weight, the catalyst curing reaction becomes dominant, and the reduction of voids may not be achieved.
  • the interlayer filler composition of the present invention preferably contains a dispersant (F) in order to enhance the dispersibility of the filler (C).
  • a dispersing agent (F) Any conventionally well-known thing can be used as a dispersing agent mix
  • the content of the dispersant (F) may be any ratio as long as it can solve the problems of the present invention.
  • the dispersant (F) is preferably 0.1 to 4 parts by weight, more preferably 0.1 to 2 parts by weight.
  • the interlayer filler composition of the present invention may contain various additives other than those described above within a range not impairing the effects of the present invention for the purpose of further improving the functionality.
  • additives include coupling agents for improving bondability and bondability between the epoxy resin (A) and the filler (C), UV inhibitors for improving storage stability, antioxidants, plasticizers, Examples include flame retardants, colorants, fluidity improvers, adhesion improvers with substrates (for example, thermoplastic oligomers), and the like.
  • any of these other additives may be used alone, or two or more of them may be used in a combination and ratio.
  • the amount of other additives used is that of an epoxy resin (to the extent that necessary functionality is obtained). It is preferably 10 parts by weight or less, more preferably 5 parts by weight or less, per 100 parts by weight of the total of A) and the curing agent (B).
  • Examples of the coupling agent include silane coupling agents and titanate coupling agents.
  • silane coupling agents include epoxy silanes such as ⁇ -glycidoxypropyltrimethoxysilane, ⁇ -glycidoxypropyltriethoxysilane, ⁇ - (3,4-epoxycyclohexyl) ethyltrimethoxysilane, and ⁇ -aminopropyl.
  • Triethoxysilane N- ⁇ (aminoethyl) ⁇ -aminopropyltrimethoxysilane, N- ⁇ (aminoethyl) ⁇ -aminopropylmethyldimethoxysilane, ⁇ -aminopropyltrimethoxysilane, ⁇ -ureidopropyltriethoxysilane, etc.
  • Aminosilanes such as 3-mercaptopropyltrimethoxysilane, p-styryltrimethoxysilane, vinyltrichlorosilane, vinyltris ( ⁇ -methoxyethoxy) silane, vinyltrimethoxysilane, vinyltriethoxysilane, ⁇ Methacryloxypropyl trimethoxysilane vinylsilane such, further, epoxy, amino-based, and a silane of the polymer type vinyl.
  • mercaptosilanes such as 3-mercaptopropyltrimethoxysilane, p-styryltrimethoxysilane, vinyltrichlorosilane, vinyltris ( ⁇ -methoxyethoxy) silane, vinyltrimethoxysilane, vinyltriethoxysilane, ⁇ Methacryloxypropyl trimethoxysilane vinylsilane such, further, epoxy, amino-based, and a silane of the polymer type vinyl.
  • Titanate coupling agents include isopropyl triisostearoyl titanate, isopropyl tri (N-aminoethyl / aminoethyl) titanate, diisopropyl bis (dioctyl phosphate) titanate, tetraisopropyl bis (dioctyl phosphite) titanate, tetraoctyl bis (ditridecyl) Examples thereof include phosphite) titanate, tetra (2,2-diallyloxymethyl-1-butyl) bis (ditridecyl) phosphite titanate, bis (dioctylpyrophosphate) oxyacetate titanate, and bis (dioctylpyrophosphate) ethylene titanate.
  • These coupling agents may be used alone or in a combination of two or more in any combination and ratio.
  • the content is preferably about 0.1 to 2.0% by weight with respect to the total solid content in the interlayer filler composition. If the amount of the coupling agent is small, the effect of improving the adhesion between the epoxy resin (A) and the filler (C), which is a matrix resin, by blending the coupling agent cannot be sufficiently obtained, and the amount is too large. There is a problem that the coupling agent bleeds out from the obtained cured product.
  • the interlayer filler composition of the present invention may contain thermoplastic oligomers in order to improve the fluidity during molding and to improve the adhesion to the substrate.
  • Thermoplastic oligomers include C5 or C9 petroleum resin, styrene resin, indene resin, indene / styrene copolymer resin, indene / styrene / phenol copolymer resin, indene / coumarone copolymer resin, indene / benzothiophene. Examples thereof include copolymer resins. These may be used alone or in combination of two or more.
  • the content thereof is usually 2 to 30 parts by weight, preferably 5 to 20 parts by weight with respect to 100 parts by weight of the epoxy resin (A). Part.
  • the interlayer filler composition of the present invention may further contain a surfactant, an emulsifier, a low elasticity agent, a diluent, an antifoaming agent, an ion trapping agent and the like.
  • any of conventionally known anionic surfactants, nonionic surfactants, and cationic surfactants can be used.
  • fluorine surfactants in which some or all of the C—H bonds are C—F bonds can also be preferably used.
  • the content thereof is usually 0.001 to 0.00 with respect to 100 parts by weight of the total of the epoxy resin (A) and the curing agent (B). It is 1 part by weight, preferably in the range of 0.003 to 0.05 part by weight.
  • an organic solvent can also be added to the interlayer filler composition of the present invention.
  • the organic solvent include acetone, methyl ethyl ketone (MEK), methyl isobutyl ketone, methyl amyl ketone, cyclohexanone and other ketones, ethyl acetate and other esters, ethylene glycol monomethyl ether and other ethers, N, N-dimethylformamide, and the like.
  • Amides such as N, N-dimethylacetamide, alcohols such as methanol and ethanol, alkanes such as hexane and cyclohexane, and aromatics such as toluene and xylene.
  • ketones such as methyl ethyl ketone and cyclohexanone, esters or ethers are preferable, and ketones such as methyl ethyl ketone and cyclohexanone are particularly preferable.
  • These organic solvents may be used alone or in a combination of two or more in any combination and ratio.
  • the interlayer filler composition of the present invention preferably does not contain an organic solvent.
  • the interlayer filler composition of the present invention usually comprises an epoxy resin (A), a curing agent (B), a filler (C), a flux (D), a curing accelerator (E) used as necessary, a dispersing agent ( F) and other additive components are uniformly mixed by a mixer or the like and then kneaded by a heating roll, a kneader or the like.
  • a dispersing agent F
  • other additive components are uniformly mixed by a mixer or the like and then kneaded by a heating roll, a kneader or the like.
  • the interlayer filling of the present invention is applied from a coating nozzle 4 onto a semiconductor substrate (semiconductor chip) 2 on which a plurality of solder bumps 1 composed of land terminals 1A and solder 1B are formed.
  • a coating nozzle 4 onto a semiconductor substrate (semiconductor chip) 2 on which a plurality of solder bumps 1 composed of land terminals 1A and solder 1B are formed.
  • B stage is performed as needed.
  • the semiconductor chip 2 on which the interlayer filler composition layer 5 was formed was turned upside down and placed on a stage (not shown) of a thermocompression bonding apparatus, as shown in FIG.
  • the interlayer filler composition layer 5 side is opposed to the semiconductor substrate 7 on which the electrode pads 6 are formed, and pressed by a head (not shown).
  • the interlayer filler composition is cured by heating and pressurizing the semiconductor substrate 7 and the semiconductor chip 2 between the head and the stage of the thermocompression bonding apparatus, and as shown in FIG. A semiconductor device 10 is obtained in which the semiconductor chip 2 and the semiconductor substrate 7 are bonded via the cured adhesive layer 8 of the product.
  • the stacked semiconductor device repeats such a process, and an electrode pad is provided on the surface of the semiconductor device 10 shown in FIG. 1D on the side opposite to the cured adhesive layer 8 of the semiconductor chip 2. Further, it can be manufactured by repeating the step of bonding the semiconductor chip 2 on which the interlayer filler composition layer 5 shown in FIG.
  • any material that can be used as a substrate in the manufacture of an integrated circuit can be used, but a silicon substrate is preferably used.
  • the silicon substrate may be used as it is depending on the aperture, or may be used after being thinned to 100 ⁇ m or less by backside polishing such as backside etching or backgrinding. Good.
  • Fine solder balls may be used to form the solder bumps, and after forming an opening by lithography, solder plating is performed directly on the base of the opening or on a nickel or copper post, After removing the resist material, solder bumps may be formed by heat treatment.
  • the composition of the solder is not particularly limited, but a solder containing tin as a main component is preferably used in consideration of electrical bondability and low-temperature bondability.
  • the land terminal can be formed by forming a thin film on a semiconductor substrate using PVD (Physical Vapor Deposition) or the like, and then removing an unnecessary portion by forming a resist film by lithography and performing dry or wet etching. .
  • the material of the land terminal is not particularly limited as long as it can be bonded to the solder bump, but gold, copper, nickel and the like can be preferably used in consideration of the bonding property and reliability to the solder.
  • the interlayer filler composition layer by the pre-apply method can be formed by a conventionally known forming method, for example, a dip method, a spin coat method, a spray coat method, a blade method, or any other method.
  • the interlayer filler composition layer may be applied to either the semiconductor chip having solder bumps or the semiconductor substrate having electrode pads, or may be applied to both sides. Preferably it is formed.
  • this amount of supply The interlayer filler composition may be applied so as to be.
  • any temperature of 50 to 150 ° C. is used to remove low molecular weight components contained in the interlayer filler composition
  • a B-stage process may be performed by performing a baking process at an arbitrary temperature of 60 to 130 ° C.
  • the baking treatment may be performed at a constant temperature, but in order to smoothly remove the volatile components in the composition, the baking treatment may be performed under reduced pressure conditions.
  • temporary bonding may be performed with the substrates to be bonded.
  • the temperature for temporary bonding is preferably 80 to 150 ° C.
  • the temporary bonding may be repeated for the number of layers of the substrate, or the substrates may be stacked and then temporarily bonded together by heating.
  • the temporary bonding between the substrates as necessary, preferably 1gf / cm 2 ⁇ 50Kgf / cm 2, more preferably it is preferably carried out under a load of 10gf / cm 2 ⁇ 10Kgf / cm 2.
  • the “bonding” in the present invention is a heat and pressure bonding performed in the main bonding.
  • the temporarily bonded laminated substrates are pressure bonded at 200 ° C. or higher, preferably 220 ° C. or higher, thereby reducing the melt viscosity of the composition contained in the interlayer filler layer and connecting the electrical terminals between the substrates.
  • solder bonding between the semiconductor substrates can be realized.
  • the upper limit of the heating temperature may be appropriately determined as long as the epoxy compound (A) to be used is not decomposed or deteriorated, but is usually 300 ° C. or lower.
  • the temperature of the head of the thermocompression bonding apparatus is preferably 200 to 500 ° C., more preferably 250 to 450 ° C.
  • the stage temperature is preferably 70 ° C. to 200 ° C., more preferably 100 ° C. to 150 ° C.
  • the heating and pressing time is preferably 0.1 to 30 seconds, more preferably 0.5 to 10 seconds, and particularly preferably 3 to 10 seconds.
  • thermocompression bonding apparatus In the method of manufacturing a semiconductor device, including the step of bonding a semiconductor chip having a solder bump and a semiconductor substrate having an electrode pad as described above using a thermocompression bonding apparatus through an interlayer filler composition.
  • the conditions of the various processes in the previous stage are also independently important for manufacturing a high-quality semiconductor device.
  • a high quality semiconductor device can be manufactured especially when the conditions of the process of joining using a thermocompression bonding apparatus and the conditions of various processes before the joining are preferable conditions.
  • the solder bump and the electrode pad are in contact with each other in the step before the heat and pressure bonding, and in this case, the stage temperature of the thermocompression bonding apparatus is 100 ° C. or higher and the head temperature is 100 ° C. or lower.
  • the solder bump and the electrode pad are brought into contact with each other. It is preferable to perform heat-pressure bonding after this contact.
  • the layer of the interlayer filler composition is previously formed on a semiconductor chip having solder bumps.
  • the method for producing a semiconductor device of the present invention can be carried out through a bonding step under such temperature conditions.
  • the interlayer filler composition can be sufficiently cured to form a cured adhesive layer having excellent adhesiveness.
  • the head temperature is the temperature of the heater of the head of the thermocompression bonding apparatus
  • the stage temperature is the temperature of the heater of the stage of the thermocompression bonding apparatus.
  • the stage temperature In the process of contact between the solder bump and the electrode pad before heat and pressure bonding, if the stage temperature is less than 100 ° C., it is necessary to increase the head temperature at the time of heat and pressure bonding, and voids are likely to be generated. If the temperature exceeds 100 ° C., the progress of curing of the interlayer filler composition becomes too fast. Even if the stage temperature is 100 ° C. or higher, if the head temperature exceeds 100 ° C., the progress of curing of the interlayer filler composition becomes too fast, and even if the head temperature is 100 ° C. or lower, the stage temperature is 100 ° C. If it is less than the range, it is necessary to increase the head temperature during heat-pressure bonding, and voids are likely to occur.
  • the stage temperature is preferably 200 ° C. or lower.
  • the head temperature is too low, the viscosity of the interlayer filler composition is high when the semiconductor chip having solder bumps and the semiconductor substrate having electrode pads are pressed, and the solder bumps and electrode pads are difficult to contact. It is preferable that the temperature is at least ° C.
  • the stage temperature is 100 to 200 ° C., more preferably 100 to 160 ° C., particularly preferably 100 to 150 ° C., and the head temperature is preferably 40 to 100 ° C., particularly 60 to 100 ° C.
  • Acid anhydride curing agent (B1) manufactured by Mitsubishi Chemical Corporation, product name “jER Cure YH306” (3,4-dimethyl-6- (2-methyl-1-propenyl) -4-cyclohexene-1, 2-dicarboxylic acid anhydride, acid anhydride equivalent 117 g / equivalent, viscosity at 25 ° C. 0.1 Pa ⁇ s)
  • Amine-based curing agent (B2) manufactured by Ihara Chemical Industry Co., Ltd., “Elastomer 250P” (polytetramethyleneoxybis-4-aminobenzoate, amine value 235 g / equivalent, melting point 60 ° C., viscosity at 25 ° C. 100 Pa ⁇ s)
  • Amine curing agent (B3) manufactured by Wakayama Seika Kogyo Co., Ltd., product name “Seika Cure S” (amine value 124 g / equivalent, melting point 177 ° C.)
  • the voids and bondability (evaluation by electric resistance value) of the interlayer filler composition were evaluated by the following methods.
  • the interlayer filler composition was prepared by mixing the compounding components of the interlayer filler composition shown in Table 1 as the compounding weight ratio shown in Table 1 with a rotation and revolution mixer. With respect to the prepared interlayer filler composition, the temperature indicating the minimum value of viscosity (minimum value temperature), the viscosity value ( ⁇ min), ⁇ 50, ⁇ 120, and ⁇ 150 that are the minimum values were measured, and the results are shown in Table 2. It was shown to.
  • the prepared interlayer filler composition was applied to an interposer (IP80ModelI, 10 mm square) manufactured by WALTS or a silicon solder bump substrate (CC80ModelI, 7.3 mm square) at 70 ° C. About 10 mg was applied while heating.
  • an interposer IP80Model I
  • a silicon solder bump substrate CC80 Model I, 7.3 mm square
  • FC3000S thermocompression bonding apparatus “Flip Chip Bonder (FC3000S)” manufactured by Toray Engineering Co., Ltd. was used. Bonding was performed at the head temperature and stage temperature when the interposer and the silicon solder bump substrate contacted as shown in FIG.
  • the prepared interlayer filler composition was heated to 70 ° C. on KIT (CC80-103JY Model I) or a silicon solder bump substrate (CC80 Model I, 7.3 mm square). About 10 mg was applied.
  • KIT CC80-103JY Model I, 17 mm square
  • a silicon solder bump substrate CC80 Model I, 7.3 mm square
  • thermocompression bonding apparatus “Flip Chip Bonder ( FC3000S) ”, and bonding was performed at the head temperature and stage temperature when the KIT and the silicon solder bump substrate contacted, and the head temperature, stage temperature and applied pressure at the time of bonding, as shown in Table 3.
  • (3) Evaluation of curability The prepared interlayer filler composition was subjected to the above 1. 1. Si-Si junction, and At the time of bonding the Si-organic substrate, the interposer and the KIT were turned upside down and bonded in the same manner as described above under the conditions shown in Table 3. The case where the silicon solder bump board
  • Example 11 About 3 mg (about 6 mg / cm 2 per effective area) of the interlayer filler composition used in Example 4 was applied to an interposer (CC80ModelI, 10 mm square) manufactured by WALTS Co., Ltd. while heating at 70 ° C. Using an interposer (IP80Model I) coated with this interlayer filler composition and a silicon TSV chip (CC80TSV-2, 7.3 mm square) using a thermocompression bonding apparatus “Flip Chip Bonder (FC3000S)” manufactured by Toray Engineering Co., Ltd.
  • FC3000S thermocompression bonding apparatus
  • Thermocompression bonding was performed at a temperature of 250 ° C., a stage temperature of 250 ° C., a bonding time of 5 seconds, and a bonding pressure of 20 N (3.8 Kgf / cm 2 ). Then, about 8 mg of the interlayer filler composition was applied to the bonded substrates while heating to 70 ° C. (about 16 mg / cm 2 per effective area), and a silicon solder bump chip (CC80 Model I, 7.3 mm square) was applied. Thermocompression bonding was performed under the same conditions. Then, it heat-hardened at 180 degreeC for 1 hour, and manufactured the semiconductor device. As a result, no void was present and electrical conduction was confirmed. An appearance shape and a cross-sectional photograph are shown in FIG.
  • a stacked semiconductor device using the interlayer filler composition of the present invention is excellent in reliability and useful for increasing the speed and capacity of semiconductor devices. It should be noted that the entire content of the specification, claims, drawings and abstract of Japanese Patent Application No. 2014-209592 filed on October 14, 2014 is cited herein as the disclosure of the specification of the present invention. Incorporated.
  • Solder bump 2 Semiconductor substrate (semiconductor chip) 3: Interlayer filler composition 5: Interlayer filler composition layer 6: Electrode pad 7: Semiconductor substrate 8: Hardened adhesive layer 10: Semiconductor device 11: Through electrode (TSV) )

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Epoxy Resins (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

　硬化接着層にボイドを発生させることなく、充填剤のはみ出しが極力少なく、接着性に優れ、かつ十分に硬化した硬化接着層の形成が可能な層間充填剤組成物を提供する。　エポキシ樹脂（Ａ）、硬化剤（Ｂ）、フィラー（Ｃ）及びフラックス（Ｄ）を含有し、１００～１５０℃において粘度の極小値を有し、かつ、下記式（１）及び（２）を同時に満たす半導体デバイス用層間充填剤組成物。　１０＜η５０／η１２０＜５００　（１）　１０００　＜η１５０／η１２０　（２） （但し、η５０、η１２０及びη１５０は、それぞれ５０℃、１２０℃及び１５０℃における該層間充填剤組成物の粘度を示す。）

Description

半導体デバイス用層間充填剤組成物及び半導体デバイスの製造法
　本発明は、半導体デバイス用層間充填剤組成物と、この層間充填剤組成物を用いた半導体デバイスの製造法に関するものである。
　近年、半導体デバイスの更なる性能向上のために、トランジスタや配線の微細化に加えて、半導体デバイス層が形成された半導体基板や、有機基板などの複数の基板を、基板面に対して垂直に積み上げて積層化した積層型半導体装置の研究開発が進められている。
　積層型半導体装置には、半導体基板と有機基板とを積層したものなどが知られているが、より具体的には、半導体基板同士が、その基板間において、半田バンプ等の電気信号端子等で接続されると共に、基板間に層間充填剤組成物が充填されており、層間充填剤組成物層により基板同士が接着された構造を有する三次元積層型半導体装置が知られている。
　積層型半導体装置の製造方法として、半導体デバイス層を形成したウエハー上に、層間充填剤組成物（ＩＣＦ：Ｉｎｔｅｒ　Ｃｈｉｐ　Ｆｉｌｌ）からなる層を形成し、必要に応じて加熱してＢステージ化を行い、次いでダイシング（Dicing）によるチップの切り出しを行い、得られた半導体基板を複数積層し、加圧加熱による仮接合を繰り返し、最終的に加圧加熱条件下で本接合を行うプレアプライ法（Pre-applied process）によるプロセスが提案されている（例えば、非特許文献１参照）。
　図１は、プレアプライ法による半導体デバイスの製造方法を示す斜視図であり、ランド端子１Ａとハンダ１Ｂとからなる複数の半田バンプ１が形成された半導体チップ２の上に、塗布ノズル４より層間充填剤組成物３を供給して（図１（ａ））、層間充填剤組成物層５を形成した後（図１（ｂ））、必要に応じて、Ｂステージ化を行い、層間充填剤組成物層５が形成された半導体チップ２を反転させて、熱圧着接合装置のステージ（図示せず）上に載置された、電極パッド６が形成された半導体基板７上に層間充填剤組成物層５側を対向させて、図示しないヘッドにより押圧する（図１（ｃ））。熱圧着接合装置のヘッドとステージ間で、半導体基板７と半導体チップ２とを加熱加圧することにより、層間充填剤組成物を硬化させて、層間充填剤組成物の硬化接着層８を介して半導体チップ２と半導体基板７とが接合された半導体デバイス１０を得ることができる（図１（ｄ））。
　積層型半導体装置は、このような工程を繰り返し、図１（ｄ）に示される半導体デバイス１０の半導体チップ２（この場合、半導体チップ２の硬化接着層８とは反対側の面には電極パッドが形成されている。）上に、更に、図１（ｂ）に示す層間充填剤組成物層５を形成した半導体チップ２を接着する工程を繰り返すことにより製造される。
エレクトロニクス実装学会講演論文集（61-62頁 第23回, 2009年）
　プレアプライ法による半導体デバイスの製造においては、以下のような課題がある。
(1)　硬化接着層にボイド（空隙）が生じる。ボイドの発生は、接合工程や硬化工程の加熱条件下で、層間充填剤組成物中の低分子成分などが揮発することが原因と考えられるが、硬化接着層にボイドが存在すると、電気的接合が損なわれる上に、温度変化などの収縮差などが大きくなり、接着面が剥がれたり割れたりすることで、半導体装置としての性能が損なわれる。
(2)　図１（ａ）に示されるように、半田バンプ１が形成された半導体チップ２上に、層間充填剤組成物３を供給して層間充填剤組成物層を形成する際、層間充填剤組成物３が半田バンプ１，１間の狭い間隙に十分に行きわたらないことによっても、上記(1)と同様、ボイドとなる空隙部が形成され、上記と同様の問題が起こる。
(3)　半導体チップ－基板間、或いは半導体チップ－半導体チップ間の接合時に、層間充填剤組成物が半導体チップの周縁からはみ出し（以下「充填剤のはみ出し」と称す。）、製品の外観を損なう上に、はみ出し分は、接合に関与しないため、はみ出した層間充填剤組成物が無駄となる。
　このようなことから、半導体チップ－基板間、或いは半導体チップ－半導体チップ間の接合にあたっては、硬化接着層にボイド（空隙）を発生させることなく、また、充填剤のはみ出しを極力少なくした上で、十分に硬化した、接着性に優れた硬化接着層を形成することが望まれる。
　本発明は、半導体デバイスの製造において、半導体チップ－基板間、あるいは半導体チップ－半導体チップ間の接合の際に、硬化接着層にボイド（空隙）を発生させることなく、また、充填剤のはみ出しを極力少なくした上で、十分に硬化した、接着性に優れた硬化接着層を形成することができる半導体デバイス用層間充填剤組成物と、この層間充填剤組成物を用いた半導体デバイスの製造法を提供することを課題とする。
　本発明者は、上記課題を解決すべく鋭意検討した結果、上記課題を解決できることを見出し、本発明を完成するに至った。
　すなわち、本発明は以下を要旨とする。
［１］エポキシ樹脂（Ａ）、硬化剤（Ｂ）、フィラー（Ｃ）及びフラックス（Ｄ）を含有し、１００～１５０℃において粘度の極小値を有し、かつ、下記式（１）及び（２）を同時に満たすことを特徴とする半導体デバイス用層間充填剤組成物。
　　１０＜η５０／η１２０＜５００　　　（１）
　　１０００　＜η１５０／η１２０　　　（２）
（但し、η５０、η１２０及びη１５０は、それぞれ５０℃、１２０℃及び１５０℃における該層間充填剤組成物の粘度を示す。）
［２］１２０℃での粘度が０．１～１００Ｐａ・ｓである、上記［１］に記載の半導体デバイス用層間充填剤組成物。
［３］さらに、硬化促進剤（Ｅ）を含有する、上記［１］又は［２］に記載の半導体デバイス用層間充填剤組成物。
［４］硬化剤（Ｂ）が、エポキシ樹脂（Ａ）の１００重量部あたり、３０～１５０重量部である、［１］乃至［３］のいずれかに記載の半導体デバイス用層間充填剤組成物。
［５］硬化剤（Ｂ）が、エポキシ樹脂（Ａ）中のエポキシ基に対する硬化剤（Ｂ）中の官能基の当量比で、０．８～１．５の範囲である、［１］乃至［３］のいずれかに記載の半導体デバイス用層間充填剤組成物。
［６］硬化剤（Ｂ）が、アミン系硬化剤および酸無水物系硬化剤から選ばれる少なくとも１種の硬化剤を含有する、［１］乃至［５］のいずれかに記載の半導体デバイス用層間充填剤組成物。
［７］半田バンプを有する半導体チップと、電極パッドを有する半導体基板とを、［１］乃至［６］のいずれかに記載の層間充填剤組成物を介して、熱圧着接合装置を用いて接合することを特徴とする半導体デバイスの製造法。
［８］前記層間充填剤組成物を、半導体チップの面積あたり１～５０ｍｇ／ｃｍ２使用する、［７］に記載の半導体デバイスの製造法。
［９］前記半田バンプを有する半導体チップに前記層間充填剤組成物の層を形成し、前記熱圧着接合装置のステージ温度が１００℃以上、かつヘッド温度が１００℃以下にて半田バンプと電極パッドとを接触する、［７］又は［８］に記載の半導体デバイスの製造法。
［１０］前記接合時のヘッド温度が２００℃～５００℃、ステージ温度が７０℃～２００℃、加圧力が０．１～５０Ｋｇｆ／ｃｍ２であり、接合時間が０．１～３０秒である、［７］乃至［９］のいずれかに記載の製造法。
　本発明によれば、半導体デバイスの製造において、半導体チップ－基板間、あるいは半導体チップ－半導体チップ間の接合の際に、硬化接着層にボイド（空隙）を発生させることなく、また、充填剤のはみ出しを極力少なくした上で、十分に硬化した、接着性に優れた硬化接着層を形成することができ、信頼性に優れた半導体デバイスを製造することができる。
　本発明によれば、積層型半導体装置のより一層の高速、高容量化を図ることが可能となる。
プレアプライ法による半導体デバイスの製造法を示す斜視図である。図１（ａ）は半導体チップに層間充填剤組成物を塗布する操作を示した図である。図１（ｂ）は層間充填剤組成物層を有する半導体チップを示した図である。図１（ｃ）は層間充填剤組成物層を有する半導体チップを熱圧着接合装置（図示せず）により半導体基板上に加熱加圧接合する操作を示した図である。図１（ｄ）は層間充填剤組成物の硬化接着層を介して半導体チップと半導体基板とが接合された半導体デバイスの図である。 図２（ａ）は実施例１１で製造した半導体デバイスの外観写真であり、図２（ｂ）は同断面写真である。
　以下、本発明の実施の形態について説明するが、本発明は以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。
〔層間充填剤組成物〕
　本発明の半導体デバイス用層間充填剤組成物（以下、「層間充填剤組成物」と称することがある。）は、エポキシ樹脂（Ａ）、硬化剤（Ｂ）、フィラー（Ｃ）及びフラックス（Ｄ）を含有し、１００～１５０℃において粘度の極小値を有し、かつ下記式（１）及び（２）を同時に満たすことを特徴とする。
　　１０＜η５０／η１２０＜５００　　　（１）
　　１０００＜η１５０／η１２０　　　　（２）
　但し、η５０、η１２０及びη１５０は、それぞれ５０℃、１２０℃及び１５０℃における該層間充填剤組成物の各粘度を示す。
　本発明の層間充填剤組成物は、好ましくは、更に硬化促進剤（Ｅ）を含有し、１２０℃での粘度が０．１～１００Ｐａ・ｓである。
　なお、層間充填剤組成物の粘度については、アントンパール・ジャパン社製 の粘弾性測定装置(Ｐｈｙｓｉｃａ ＭＣＲ１０２)を用いて、以下の通り、層間充填剤組成物の粘度（動的粘弾性測定による複素粘度）を測定した。
　まず、測定対象である層間充填剤組成物をパラレルプレートディッシュ（Parallel Plate Dish）とパラレルプレート（φ２０ｍｍ）の間に載置し、動的粘弾性測定を行った。
　測定条件は、上記サンプルに正弦波歪みを０．５％与え、その歪みの周波数は１（Ｈｚ）とし、１分間に３℃の割合で昇温させる過程での粘度を４０℃～２００℃まで測定し、粘度の極小値を示す温度（極小値温度）と、その極小値となる粘度値（ηｍｉｎ）、η５０、η１２０、及びη１５０を求めた。
［粘度］
＜極小値＞
　本発明の層間充填剤組成物は、１００～１５０℃の温度範囲において、粘度の極小値を示す。この温度範囲において粘度の極小値（ηｍｉｎ）を示すことによって、半田バンプを有する半導体チップと電極パッドを有する半導体基板の接合時に押し付けやすくなり、接合が良好にできる。好ましくは、粘度の極小値は、１１０～１４０℃の温度範囲にあることが望ましい。
　なお、本発明の層間充填剤組成物の粘度は、極小値が上記温度範囲に存在し、上記の式（１）及び（２）を満たすと共に、好ましくは１２０℃での粘度η１２０が０．１～１００Ｐａ・ｓであることが好ましい。層間充填剤組成物のη１２０が１００Ｐａ・ｓよりも高いと接合時に層間充填剤組成物が流動しにくくなり、接合不良が生じる場合がある。本発明の層間充填剤組成物のη１２０は、より好ましくは０．１～５０Ｐａ・ｓ、特に好ましくは０．１～１０Ｐａ・ｓである。ただし、この粘度が過度に低いとフィレット形成（Fillet Formation）が難しくなるため、本発明の層間充填剤組成物のη１２０は０．１Ｐａ・ｓ以上であることが好ましい。
　本発明の層間充填剤組成物の粘度は、前記式（１）及び式（２）を同時に満たすことを特徴とする。η５０／η１２０が５００以上では塗布時の粘度が高く塗布することが難しくなり、１０以下では接合時に層間充填剤組成物が流動しにくくなり、ボイドや接合不良が生じたり、フィレット形成が難しくなったりする場合がある。
　また、特に大きな半導体チップと電極パッドを有する有機半導体基板の接合では、それぞれの線膨張係数の違いによる応力差で、半導体デバイス層の破壊や電気信号接続端子の破断等が起こる場合がある。
　式（２）を満たし、η１５０／η１２０が１０００より大きいことにより、接合後に層間充填剤組成物の硬化が進み、厚みの薄い半導体チップや半導体基板を保護することができる。ただし、この値が過度に大きいと、接合される前に硬化が進み接合不良が生じる場合がある。
　本発明の層間充填剤組成物の粘度は、なかでも、下記式（１’）、（２’）を満たすことがより好ましい。
　　２０≦η５０／η１２０≦４００　　　（１’）
　　１１００≦η１５０／η１２０　　　　（２’）
［エポキシ樹脂（Ａ）］
　本発明で用いるエポキシ樹脂（Ａ）は、本発明の層間充填剤組成物のガラス転移温度を向上させるため、２以上のエポキシ基を有する化合物であることが好ましい。また、本発明の層間充填剤組成物を熱硬化させた硬化物の破壊靭性値Ｋ１ｃ値を高いものとするためには、１分子中に含まれるエポキシ基の範囲は１以上８以下であることが好ましく、より好ましくは２以上３以下である。
　本発明の層間充填剤組成物の熱伝導性を向上させるため、本発明で用いるエポキシ樹脂（Ａ）としては、ビスフェノールＡ型骨格、ビスフェノールＦ型骨格、又はビフェニル骨格の芳香環を有するエポキシ化合物を用いることが好ましい。
　より具体的には、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン環含有エポキシ樹脂、ジシクロペンタジエン骨格を有するエポキシ樹脂、フェノールノボラック型樹脂、クレゾールノボラック型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂、脂肪族系エポキシ樹脂、脂肪族系エポキシ樹脂と芳香族系エポキシ樹脂の共重合体エポキシ樹脂等が例示される。これらの中でも、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビフェニル型エポキシ樹脂又はナフタレン環含有エポキシ樹脂が好ましく、より好ましくは、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ナフタレン環含有エポキシ樹脂又はビフェニル型エポキシ樹脂が用いられる。
　また、層間充填剤組成物を熱硬化させた硬化物の破壊靭性を向上させるため、本発明で用いるエポキシ樹脂（Ａ）としては、多官能エポキシ樹脂も用いられる。
　多官能エポキシ樹脂としては、フェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡノボラック樹脂、ジシクロペンタジエンフェノール樹脂、フェノールアラルキル樹脂、ナフトールノボラック樹脂、ビフェニルノボラック樹脂、テルペンフェノール樹脂、重質油変性フェノール樹脂などのフェノール類や、フェノール類と、ヒドロキシベンズアルデヒド、クロトンアルデヒド、グリオキザールなどのアルデヒド類との縮合反応で得られる多価フェノール樹脂等の各種のフェノール系化合物とエピハロヒドリンとから製造されるエポキシ樹脂等のグリシジルエーテル型多官能エポキシ樹脂が好ましい。
　これらのエポキシ樹脂（Ａ）は、１種を単独で用いてもよく、２種以上を任意の組み合わせ及び比率で混合して用いてもよい。
［硬化剤（Ｂ）］
　本発明で用いる硬化剤（Ｂ）とは、エポキシ樹脂（Ａ）の架橋基間の架橋反応に寄与する物質を示す。
　硬化剤（Ｂ）としては特に制限はなく、一般的にエポキシ樹脂硬化剤として知られているものが使用できる。例えば、フェノール系硬化剤、脂肪族アミン、ポリエーテルアミン、脂環式アミン、芳香族アミンなどのアミン系硬化剤、酸無水物系硬化剤、アミド系硬化剤、第３級アミン、イミダゾール若しくはその誘導体、有機ホスフィン類、ホスホニウム塩、テトラフェニルボロン塩、有機酸ジヒドラジド、ハロゲン化ホウ素アミン錯体、ポリメルカプタン系硬化剤、イソシアネート系硬化剤、ブロックイソシアネート系硬化剤等が挙げられる。
　フェノール系硬化剤の具体例としては、ビスフェノールＡ、ビスフェノールＦ、４，４’－ジヒドロキシジフェニルメタン、４，４’－ジヒドロキシジフェニルエーテル、１，４－ビス（４－ヒドロキシフェノキシ）ベンゼン、１，３－ビス（４－ヒドロキシフェノキシ）ベンゼン、４，４’－ジヒドロキシジフェニルスルフィド、４，４’－ジヒドロキシジフェニルケトン、４，４’－ジヒドロキシジフェニルスルホン、４，４’－ジヒドロキシビフェニル、２，２’－ジヒドロキシビフェニル、１０－（２，５－ジヒドロキシフェニル）－１０Ｈ－９－オキサ－１０－ホスファフェナンスレン－１０－オキサイド、フェノールノボラック、ビスフェノールＡノボラック、ｏ－クレゾールノボラック、ｍ－クレゾールノボラック、ｐ－クレゾールノボラック、キシレノールノボラック、ポリ－ｐ－ヒドロキシスチレン、ハイドロキノン、レゾルシン、カテコール、ｔ－ブチルカテコール、ｔ－ブチルハイドロキノン、フルオログリシノール、ピロガロール、ｔ－ブチルピロガロール、アリル化ピロガロール、ポリアリル化ピロガロール、１，２，４－ベンゼントリオール、２，３，４－トリヒドロキシベンゾフェノン、１，２－ジヒドロキシナフタレン、１，３－ジヒドロキシナフタレン、１，４－ジヒドロキシナフタレン、１，５－ジヒドロキシナフタレン、１，６－ジヒドロキシナフタレン、１，７－ジヒドロキシナフタレン、１，８－ジヒドロキシナフタレン、２，３－ジヒドロキシナフタレン、２，４－ジヒドロキシナフタレン、２，５－ジヒドロキシナフタレン、２，６－ジヒドロキシナフタレン、２，７－ジヒドロキシナフタレン、２，８－ジヒドロキシナフタレン、上記ジヒドロキシナフタレンのアリル化物又はポリアリル化物、アリル化ビスフェノールＡ、アリル化ビスフェノールＦ、アリル化フェノールノボラック、アリル化ピロガロール等が例示される。
　アミン系硬化剤である、脂肪族アミン類としては、エチレンジアミン、１，３－ジアミノプロパン、１，４－ジアミノプロパン、ヘキサメチレンジアミン、２，５－ジメチルヘキサメチレンジアミン、トリメチルヘキサメチレンジアミン、ジエチレントリアミン、イミノビスプロピルアミン、ビス（ヘキサメチレン）トリアミン、トリエチレンテトラミン、テトラエチレンペンタミン、ペンタエチレンヘキサミン、Ｎ－ヒドロキシエチルエチレンジアミン、テトラ（ヒドロキシエチル）エチレンジアミン等が例示される。ポリエーテルアミン類としては、トリエチレングリコールジアミン、テトラエチレングリコールジアミン、ジエチレングリコールビス（プロピルアミン）、ポリオキシプロピレンジアミン、ポリオキシプロピレントリアミン類等が例示される。脂環式アミン類としては、イソホロンジアミン、メタセンジアミン、Ｎ－アミノエチルピペラジン、ビス（４－アミノ－３－メチルジシクロヘキシル）メタン、ビス（アミノメチル）シクロヘキサン、３，９－ビス（３－アミノプロピル）－２，４，８，１０－テトラオキサスピロ（５，５）ウンデカン、ノルボルネンジアミン等が例示される。芳香族アミン類としては、テトラクロロ－ｐ－キシレンジアミン、ｍ－キシレンジアミン、ｐ－キシレンジアミン、ｍ－フェニレンジアミン、ｏ－フェニレンジアミン、ｐ－フェニレンジアミン、２，４－ジアミノアニソール、２，４－トルエンジアミン、２，４－ジアミノジフェニルメタン、４，４’－ジアミノジフェニルメタン、４，４’－ジアミノ－１，２－ジフェニルエタン、２，４－ジアミノジフェニルスルホン、４，４’－ジアミノジフェニルスルホン、ｍ－アミノフェノール、ｍ－アミノベンジルアミン、ベンジルジメチルアミン、２－ジメチルアミノメチル）フェノール、トリエタノールアミン、メチルベンジルアミン、α－（ｍ－アミノフェニル）エチルアミン、α－（ｐ－アミノフェニル）エチルアミン、ジアミノジエチルジメチルジフェニルメタン、α，α’－ビス（４－アミノフェニル）－ｐ－ジイソプロピルベンゼン等が例示される。
　酸無水物系硬化剤の具体例としては、ドデセニル無水コハク酸、ポリアジピン酸無水物、ポリアゼライン酸無水物、ポリセバシン酸無水物、ポリ（エチルオクタデカン二酸）無水物、ポリ（フェニルヘキサデカン二酸）無水物、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、ヘキサヒドロ無水フタル酸、無水メチルハイミック酸、テトラヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、メチルシクロヘキセンジカルボン酸無水物、メチルシクロヘキセンテトラカルボン酸無水物、無水フタル酸、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物、エチレングリコールビストリメリテート二無水物、無水ヘット酸、無水ナジック酸、無水メチルナジック酸、５－（２，５－ジオキソテトラヒドロ－３－フラニル）－３－メチル－３－シクロヘキサン－１，２－ジカルボン酸無水物、３，４－ジメチル－６－（２－メチル－１－プロペニル）－４－シクロヘキセン－１，２－ジカルボン酸無水物、３，４－ジカルボキシ－１，２，３，４－テトラヒドロ－１－ナフタレンコハク酸二無水物、１－メチル－ジカルボキシ－１，２，３，４－テトラヒドロ－１－ナフタレンコハク酸二無水物等が例示される。
　アミド系硬化剤としては、ジシアンジアミド、ポリアミド樹脂等が例示される。
　第３級アミンとしては、１，８－ジアザビシクロ（５，４，０）ウンデセン－７、トリエチレンジアミン、ベンジルジメチルアミン、トリエタノールアミン、ジメチルアミノエタノール、トリス（ジメチルアミノメチル）フェノール等が例示される。
　イミダゾール若しくはその誘導体としては、１－シアノエチル－２－フェニルイミダゾール、２－フェニルイミダゾール、２－エチル－４（５）－メチルイミダゾール、２－フェニル－４－メチルイミダゾール、１－ベンジル－２－メチルイミダゾール、１－ベンジル－２－フェニルイミダゾール、１－シアノエチル－２－ウンデシルイミダゾール、１－シアノ－２－フェニルイミダゾール、１－シアノエチル－２－ウンデシルイミダゾールトリメリテイト、１－シアノエチル－２－フェニルイミダゾリウムトリメリテイト、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－エチル－４’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジンイソシアヌル酸付加体、２－フェニルイミダゾールイソシアヌル酸付加体、２－フェニル－４，５－ジヒドロキシメチルイミダゾール、２－フェニル－４－メチル－５－ヒドロキシメチルイミダゾール、エポキシ樹脂と上記イミダゾール類との付加体等が例示される。
　有機ホスフィン類としては、トリブチルホスフィン、メチルジフェニルホスフイン、トリフェニルホスフィン、ジフェニルホスフィン、フェニルホスフィン等が例示され、ホスホニウム塩としては、テトラフェニルホスホニウム・テトラフェニルボレート、テトラフェニルホスホニウム・エチルトリフェニルボレート、テトラブチルホスホニウム・テトラブチルボレート等が例示される。テトラフェニルボロン塩としては、２－エチル－４－メチルイミダゾール・テトラフェニルボレート、Ｎ－メチルモルホリン・テトラフェニルボレート等が例示される。
　これらの硬化剤（Ｂ）は、１種を単独で用いてもよく、２種以上を任意の組み合わせ及び比率で混合して用いてもよい。
　本発明の層間充填剤組成物における硬化剤（Ｂ）の含有量は、エポキシ樹脂（Ａ）の１００重量部当たり、３０～１５０重量部が好ましく、５０～１２０重量部がより好ましい。
　また、硬化剤（Ｂ）がフェノール系硬化剤、アミン系硬化剤、酸無水物系硬化剤の場合は、エポキシ樹脂（Ａ）中のエポキシ基に対する、硬化剤（Ｂ）中の官能基との当量比で、０．８～１．５の範囲となるように用いることが好ましく、０．８～１．２の範囲となるように用いることがより好ましい。この範囲外であると、未反応のエポキシ基や硬化剤の官能基が残留し、所望の物性が得られないことがある。
　また、硬化剤（Ｂ）がアミド系硬化剤、第３級アミン、イミダゾール若しくはその誘導体、有機ホスフィン類、ホスホニウム塩、テトラフェニルボロン塩、有機酸ジヒドラジド、ハロゲン化ホウ素アミン錯体、ポリメルカプタン系硬化剤、イソシアネート系硬化剤、ブロックイソシアネート系硬化剤等の場合は、エポキシ樹脂（Ａ）１００重量部に対して、０．１～２０重量部の範囲で用いることが好ましく、０．５～１０重量部の範囲となるように用いることがより好ましい。
　また、ジシアンジアミン化合物の場合は、エポキシ樹脂（Ａ）１００重量部に対して、０．１～１０重量部の範囲で用いることが好ましく、０．５～６重量部の範囲となるように用いることがより好ましい。
［フィラー（Ｃ）］
　フィラー（Ｃ）は、熱伝導性の向上と線膨張係数の制御を目的に添加されるものであり、特に線膨張係数の制御が主目的である。
　フィラー（Ｃ）としては、金属、炭素、金属炭化物、金属酸化物及び金属窒化物からなる群から選ばれる少なくとも１種の粒子が挙げられる。
　炭素の例としては、カーボンブラック、炭素繊維、グラファイト、フレーレン、ダイヤモンドなどが挙げられる。金属炭化物の例としては、炭化ケイ素、炭化チタン、炭化タングステンなどが挙げられる。金属酸化物の例としては、酸化マグネシウム、酸化アルミニウム、酸化ケイ素、酸化カルシウム、酸化亜鉛、酸化イットリウム、酸化ジルコニウム、酸化セリウム、酸化イッテルビウム、サイアロン（ケイ素、アルミニウム、酸素及び窒素からなるセラミックス）等が挙げられる。金属窒化物の例としては、窒化ホウ素、窒化アルミニウム、窒化ケイ素等が挙げられる。
　フィラー（Ｃ）の形状について制限はなく、粒子状、ウィスカー状、繊維状、板状、又はそれらの凝集体であってもよい。
　積層型半導体装置用の層間充填剤組成物においては、絶縁性が要求される場合が多いことから、フィラー（Ｃ）の中でも、酸化物又は窒化物が好ましい。このようなフィラー（Ｃ）として、より具体的には、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）、窒化ケイ素（Ｓｉ３Ｎ４）、シリカ（ＳｉＯ２）などが挙げられ、なかでも、Ａｌ２Ｏ３、ＡｌＮ、ＢＮ又はＳｉＯ２が好ましく、とりわけＡｌ２Ｏ３、ＢＮ又はＳｉＯ２が好ましい。
　ＢＮ系フィラーとしては、日本特開２０１３－２４１３２１号公報に開示されるものが、好ましく用いられる。
　これらのフィラー（Ｃ）は、１種を単独で用いてもよく、２種以上を任意の組み合わせ及び比率で混合して用いてもよい。
　近年、三次元集積回路は、更なる高速化・高容量化などの性能向上のために、各チップ間の距離が１０～５０μｍ程度にまで小さくなっているが、チップ間の層間充填層において、配合されるフィラーの最大粒子径は層間充填層の厚みの１／３以下程度にすることが好ましい。
　フィラー（Ｃ）の最大粒子径が１０μｍを超えると、硬化した後の層間充填層の表面にフィラー（Ｃ）が突出して、層間充填層の表面形状が悪化する傾向になる。
　フィラー（Ｃ）の最大粒子径としては、５μｍが好ましく、より好ましくは３μｍである。
　本発明の層間充填剤組成物のフィラー（Ｃ）の含有量は、エポキシ樹脂（Ａ）及び硬化剤（Ｂ）の総和１００重量部当たり、１０～５００重量部が好ましく、２０～４００重量部がより好ましい。フィラー（Ｃ）の含有量がエポキシ樹脂（Ａ）及び硬化剤（Ｂ）の総和１００重量部当たり、１０重量部未満であると、フィラー（Ｃ）の添加効果が小さくなり、目的とする線膨張係数や熱伝導性が得られない場合があり、５００重量部を超えるとフィラー（Ｃ）の存在が、接合性を阻害することがある。
［フラックス（Ｄ）］
　フラックス（Ｄ）とは、具体的には、金属端子の半田接合時において、半田バンプ等の金属電気信号端子及びランド（Land）の表面酸化膜の溶解除去や、半田バンプのランド表面における濡れ広がり性の向上、更には半田バンプの金属端子表面の再酸化防止などの機能を有する化合物である。
　本発明で用いるフラックス（Ｄ）としては、蓚酸、マロン酸、コハク酸、グルタル酸、アジピン酸、リンゴ酸、酒石酸、クエン酸、乳酸、酢酸、プロピオン酸、酪酸、オレイン酸、ステアリン酸などの脂肪族カルボン酸；安息香酸、サリチル酸、フタル酸、トリメリト酸、トリメリト酸無水物、トリメシン酸、ベンゼンテトラカルボン酸などの芳香族カルボン酸若しくはその酸無水物；アビエチン酸、ロジンなどのテルペン系カルボン酸などの有機カルボン酸；有機カルボン酸をアルキルビニルエーテル類と反応して変換したヘミアセタールエステルである有機カルボン酸エステル；グルタミン酸塩酸塩、アニリン塩酸塩、ヒドラジン塩酸塩、臭化セチルピリジン、フェニルヒドラジン塩酸塩、テトラクロルナフタレン、メチルヒドラジン塩酸塩、メチルアミン塩酸塩、エチルアミン塩酸塩、ジエチルアミン塩酸塩、ブチルアミン塩酸塩などの有機ハロゲン化合物；尿素、ジエチレントリアミンヒドラジンなどのアミン類；エチレングリコール、ジエチレングリコール、トリエチレングリコール、テトラエチレングリコール、グリセリンなどの多価アルコール類；塩酸、フッ酸、燐酸、ホウフッ化水素酸などの無機酸；フッ化カリウム、フッ化ナトリウム、フッ化アンモニウム、フッ化銅、フッ化ニッケル、フッ化亜鉛などのフッ化物；塩化カリウム、塩化ナトリウム、塩化第一銅、塩化ニッケル、塩化アンモニウム、塩化亜鉛、塩化第一錫などの塩化物；臭化カリウム、臭化ナトリウム、臭化アンモニウム、臭化錫、臭化亜鉛などの臭化物；などが挙げられる。これらの化合物は、そのまま用いても、また有機ポリマーや無機化合物等による被覆剤を用いてマイクロカプセル化したものを用いても良い。これらの化合物は１種を単独で用いてもよく、２種以上を任意の組み合わせ及び比率で混合して用いてもよい。
　本発明の層間充填剤組成物中のフラックス（Ｄ）の含有量は、エポキシ樹脂（Ａ）及び硬化剤（Ｂ）の総和１００重量部当たり、好ましくは０．１～１０重量部、より好ましくは０．５～５重量部である。フラックス（Ｄ）の含有量がエポキシ樹脂（Ａ）及び硬化剤（Ｂ）の総和１００重量部当たり０．１重量部未満では、酸化膜除去性低下による半田接続不良の恐れがあり、また１０重量部を超えると組成物の粘度上昇による接続不良の恐れがでてくる。
［硬化促進剤（Ｅ）］
　本発明の層間充填剤組成物は、硬化温度を下げ、硬化時間を短くするために硬化剤（Ｂ）とともに、硬化促進剤（Ｅ）を含有していてもよい。
　硬化促進剤（Ｅ）の例としては、三級アミノ基を含有する化合物、イミダゾール若しくはその誘導体、有機ホスフィン類、ジメチル尿素、有機ポリマーや無機化合物等による被覆剤を用いて上記化合物をマイクロカプセル化したものなどが挙げられる。
　三級アミノ基を含有する化合物としては、１，８－ジアザビシクロ（５，４，０）ウンデセン－７、トリエチレンジアミン、ベンジルジメチルアミン、トリエタノールアミン、ジメチルアミノエタノール、トリス（ジメチルアミノメチル）フェノール等が例示される。
　イミダゾール及びその誘導体としては、１－シアノエチル－２－フェニルイミダゾール、２－フェニルイミダゾール、２－エチル－４（５）－メチルイミダゾール、２－フェニル－４－メチルイミダゾール、１－ベンジル－２－メチルイミダゾール、１－ベンジル－２－フェニルイミダゾール、１－シアノエチル－２－ウンデシルイミダゾール、１－シアノ－２－フェニルイミダゾール、１－シアノエチル－２－ウンデシルイミダゾールトリメリテイト、１－シアノエチル－２－フェニルイミダゾリウムトリメリテイト、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－エチル－４’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジンイソシアヌル酸付加体、２－フェニルイミダゾールイソシアヌル酸付加体、２－フェニル－４，５－ジヒドロキシメチルイミダゾール、２－フェニル－４－メチル－５－ヒドロキシメチルイミダゾール、エポキシ樹脂と上記イミダゾール類との付加体、２－フェニル－４，５－ジヒドロキシメチルイミダゾール、２－フェニル－４－メチル－５－ヒドロキシメチルイミダゾール等が例示される。
　有機ホスフィン類としては、トリブチルホスフィン、メチルジフェニルホスフイン、トリフェニルホスフィン、ジフェニルホスフィン、フェニルホスフィン等が例示される。ホスホニウム塩としては、テトラフェニルホスホニウム・テトラフェニルボレート、テトラフェニルホスホニウム・エチルトリフェニルボレート、テトラブチルホスホニウム・テトラブチルボレート等が例示される。テトラフェニルボロン塩としては、２－エチル－４－メチルイミダゾール・テトラフェニルボレート、Ｎ－メチルモルホリン・テトラフェニルボレート等が例示される。
　これらのうち、比較的長いポットライフ、中温域での高い硬化性、硬化樹脂の高い耐熱性などの特徴から、イミダゾール化合物（イミダゾール若しくはその誘導体）、及び有機ポリマーや無機化合物等による被覆剤を用いて上記化合物をマイクロカプセル化したものを用いることが好ましい。
　これらの硬化促進剤（Ｅ）は、１種を単独で用いてもよく、２種以上を任意の組み合わせ及び比率で混合して用いてもよい。
　本発明の層間充填剤組成物中に硬化促進剤（Ｅ）を含有する場合、硬化促進剤（Ｅ）の含有量は、エポキシ樹脂（Ａ）及び硬化剤（Ｂ）の総和１００重量部当たり、０．００１～１５重量部であることが好ましく、より好ましくは０．０１～１０重量部である。硬化促進剤（Ｅ）の含有量がエポキシ樹脂（Ａ）及び硬化剤（Ｂ）の総和１００重量部当たり０．００１重量部未満であると、硬化促進効果が不十分になるおそれがあり、１５重量部を超えると触媒硬化反応が支配的となり、ボイドの低減が達成できない場合がある。
［分散剤（Ｆ）］
　本発明の層間充填剤組成物は、フィラー（Ｃ）の分散性を高めるために、分散剤（Ｆ）を含有することが好ましい。分散剤（Ｆ）としては、特に制限はなく、従来、層間充填剤組成物に配合される分散剤として公知のものをいずれも用いることができる。
　本発明の層間充填剤組成物において、分散剤（Ｆ）の含有量は、本発明の課題を解決できるものであれば、いかなる比率であっても構わないが、前記フィラー（Ｃ）を１００重量部としたときに、分散剤（Ｆ）が、０．１～４重量部であることが好ましく、０．１～２重量部であることがより好ましい。
［その他の添加剤］
　本発明の層間充填剤組成物は、その機能性の更なる向上を目的として、本発明の効果を損なわない範囲において、上記したもの以外の各種の添加剤を含んでいてもよい。
　添加剤の例としては、接合性やエポキシ樹脂（Ａ）とフィラー（Ｃ）との接合性向上のためのカップリング剤、保存安定性向上のための紫外線防止剤、酸化防止剤、可塑剤、難燃剤、着色剤、流動性改良剤、基材との密着性向上剤(例えば、熱可塑性のオリゴマー類)等が挙げられる。
　これらのその他の添加剤は、いずれも１種を単独で用いてもよく、２種以上を任意の組み合わせ及び比率で混合して用いてもよい。
　その他の添加剤の配合量には特に制限はなく、必要な機能性が得られる程度に、通常の樹脂組成物の配合量で用いられるが、その他の添加剤成分の配合量は、エポキシ樹脂（Ａ）及び硬化剤（Ｂ）の総和１００重量部当たり、１０重量部以下が好ましく、特に５重量部以下であることがより好ましい。
　上記カップリング剤としては、シランカップリング剤、チタネートカップリング剤等が挙げられる。
　シランカップリング剤としては、γ－グリシドキシプロピルトリメトキシシラン、γ－グリシドキシプロピルトリエトキシシラン、β－（３，４－エポキシシクロヘキシル）エチルトリメトキシシラン等のエポキシシラン、γ－アミノプロピルトリエトキシシラン、Ｎ－β（アミノエチル）γ－アミノプロピルトリメトキシシラン、Ｎ－β（アミノエチル）γ－アミノプロピルメチルジメトキシシラン、γ－アミノプロピルトリメトキシシラン、γ－ウレイドプロピルトリエトキシシラン等のアミノシラン、３－メルカプトプロピルトリメトキシシラン等のメルカプトシラン、ｐ－スチリルトリメトキシシラン、ビニルトリクロルシラン、ビニルトリス（β－メトキシエトキシ）シラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、γ－メタクリロキシプロピルトリメトキシシラン等のビニルシラン、さらに、エポキシ系、アミノ系、ビニル系の高分子タイプのシラン等が挙げられる。
　チタネートカップリング剤としては、イソプロピルトリイソステアロイルチタネート、イソプロピルトリ（Ｎ－アミノエチル・アミノエチル）チタネート、ジイソプロピルビス（ジオクチルホスフェート）チタネート、テトライソプロピルビス（ジオクチルホスファイト）チタネート、テトラオクチルビス（ジトリデシルホスファイト）チタネート、テトラ（２，２－ジアリルオキシメチル－１－ブチル）ビス（ジトリデシル）ホスファイトチタネート、ビス（ジオクチルパイロホスフェート）オキシアセテートチタネート、ビス（ジオクチルパイロホスフェート）エチレンチタネート等が挙げられる。
　これらのカップリング剤は、１種を単独で用いてもよく、２種以上を任意の組み合わせ及び比率で混合して用いてもよい。
　本発明の層間充填剤組成物がカップリング剤を含む場合、その含有量は、層間充填剤組成物中の全固形分に対して０．１～２．０重量％程度とすることが好ましい。カップリング剤の配合量が少ないと、カップリング剤を配合したことによるマトリックス樹脂であるエポキシ樹脂（Ａ）とフィラー（Ｃ）との密着性の向上効果を十分に得ることができず、多過ぎると得られる硬化物からカップリング剤がブリードアウトする問題がある。
　本発明の層間充填剤組成物は、成形時の流動性改良及び基材との密着性向上のために、熱可塑性のオリゴマー類を含んでいてもよい。熱可塑性のオリゴマー類としては、Ｃ５系若しくはＣ９系の石油樹脂、スチレン樹脂、インデン樹脂、インデン・スチレン共重合樹脂、インデン・スチレン・フェノール共重合樹脂、インデン・クマロン共重合樹脂、インデン・ベンゾチオフェン共重合樹脂等が例示される。これらは、１種を単独で用いてもよく、２種以上を混合して用いてもよい。
　本発明の層間充填剤組成物がこれらの熱可塑性のオリゴマー類を含む場合、その含有量は、通常、エポキシ樹脂（Ａ）１００重量部に対して２～３０重量部、好ましくは５～２０重量部である。
　本発明の層間充填剤組成物は、更に、界面活性剤、乳化剤、低弾性化剤、希釈剤、消泡剤、イオントラップ剤等を含有していてもよい。
　界面活性剤としては、従来公知のアニオン系界面活性剤、ノニオン系界面活性剤、及びカチオン系界面活性剤のいずれも使用できる。
　例えば、ポリオキシエチレンアルキルエーテル類、ポリオキシエチレンアルキルアリールエーテル類、ポリオキシエチレンアルキルエステル類、ソルビタンアルキルエステル類、モノグリセリドアルキルエステル類、アルキルベンゼンスルホン酸塩類、アルキルナフタレンスルホン酸塩類、アルキル硫酸塩類、アルキルスルホン酸塩類、スルホコハク酸エステル塩類、アルキルベタイン類、アミノ酸類などが挙げられる。
　また、これら界面活性剤において、Ｃ－Ｈ結合の一部又は全てがＣ－Ｆ結合となったフッ素界面活性剤も好ましく用いることができる。
　本発明の層間充填剤組成物がこれらの界面活性剤を含む場合、その含有量は、通常、エポキシ樹脂（Ａ）及び硬化剤（Ｂ）の総和１００重量部に対して０．００１～０．１重量部、好ましくは０．００３～０．０５重量部の範囲である。
　更に、本発明の層間充填剤組成物には、有機溶媒を添加することもできる。
　有機溶媒としては、例えば、アセトン、メチルエチルケトン（ＭＥＫ）、メチルイソブチルケトン、メチルアミルケトン、シクロヘキサノン等のケトン類、酢酸エチル等のエステル類、エチレングリコールモノメチルエーテル等のエーテル類、Ｎ，Ｎ－ジメチルホルムアミド、Ｎ，Ｎ－ジメチルアセトアミド等のアミド類、メタノール、エタノール等のアルコール類、ヘキサン、シクロヘキサン等のアルカン類、トルエン、キシレン等の芳香族類などが挙げられる。
　これらのうち、樹脂の溶解性及び有機溶媒の沸点等を勘案すると、メチルエチルケトン、シクロヘキサノン等のケトン類、エステル類又はエーテル類が好ましく、メチルエチルケトン、シクロヘキサノン等のケトン類を用いることが特に好ましい。
　これらの有機溶媒は、１種を単独で用いてもよく、２種以上を任意の組み合わせ及び比率で混合して用いてもよい。
　ただし、有機溶媒を用いると、接合工程において有機溶媒が揮発することで、硬化接着層にボイドが形成され易くなるため、本発明の層間充填剤組成物は、有機溶媒を含まないことが好ましい。
［層間充填剤組成物の製造方法］
　本発明の層間充填剤組成物は、通常、エポキシ樹脂（Ａ）、硬化剤（Ｂ）、フィラー（Ｃ）、フラックス（Ｄ）、必要に応じて用いられる硬化促進剤（Ｅ）、分散剤（Ｆ）及びその他の添加剤成分をミキサー等によって均一に混合した後、加熱ロール、ニーダー等によって混練して製造される。これらの成分の配合順序には特に制限はない。また、混練後にプレス機などを用いてフィルム化することも可能である。更には、混練後に溶融混練物の粉砕を行い、パウダー化することやタブレット化することも可能である。
〔半導体デバイスの製造法〕
　以下、本発明の層間充填剤組成物を用いる、本発明の半導体デバイスの製造法について説明する。
　本発明の半導体デバイスの製造法では、熱圧着接合装置を用いて、上記の本発明の層間充填剤組成物を介して、半田バンプを有する半導体チップと電極パッドを有する半導体基板とを加熱加圧することで接合する。
　例えば、図１（ａ）に示すように、ランド端子１Ａとハンダ１Ｂとからなる複数の半田バンプ１が形成された半導体基板（半導体チップ）２の上に、塗布ノズル４より本発明の層間充填剤組成物３を供給することにより、図１（ｂ）に示すように、層間充填剤組成物層５を形成した後、必要に応じて、Ｂステージ化を行う。その後、層間充填剤組成物層５が形成された半導体チップ２を上下反転させて、図１（ｃ）に示すように、熱圧着接合装置のステージ（図示せず）上に載置された、電極パッド６が形成された半導体基板７上に、層間充填剤組成物層５側を対向させて、図示しないヘッドにより押圧する。熱圧着接合装置のヘッドとステージ間で、半導体基板７と半導体チップ２とを加熱加圧することにより、層間充填剤組成物を硬化させて、図１（ｄ）に示すように、層間充填剤組成物の硬化接着層８を介して半導体チップ２と半導体基板７とが接合された半導体デバイス１０を得る。
　積層型半導体装置は、このような工程を繰り返し、図１（ｄ）に示される半導体デバイス１０の半導体チップ２（この場合、半導体チップ２の硬化接着層８とは反対側の面には電極パッドが形成されている。）上に更に、図１（ｂ）に示す層間充填剤組成物層５を形成した半導体チップ２を接着する工程を繰り返すことにより製造することができる。
　本発明における半導体基板としては、集積回路の製造において基板として用いることができる任意の材質のものを用いることができるが、シリコン基板が好ましく使用される。シリコン基板としては、口径に応じた基板膜厚のまま用いてもよいし、バックサイドエッチング（Backside Etching）やバックグラインド（Back grinding）等の裏面研磨により、１００μｍ以下に薄膜化した後に用いてもよい。
　半田バンプの形成には微細な半田ボールを用いてもよいし、リソグラフィーにて開口部を形成後、開口部の下地に直接、又はニッケルや銅のポストを形成した上に半田めっきを施して、レジスト材を除去後、加熱処理により半田バンプを形成してもよい。半田の組成としては特に限定されないが、電気的な接合性及び低温接合性を勘案して、錫を主要成分として含有する半田が好ましく用いられる。
　ランド端子は半導体基板上にＰＶＤ（Ｐｈｙｓｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）等を用いて薄膜を成膜した後、リソグラフィーによるレジスト膜形成、及びドライ又はウエットエッチイングにより、不要部を除去することにより形成することができる。ランド端子の材料としては、半田バンプと接合可能なものであれば特に限定はされないが、半田との接合性及び信頼性等を勘案して、金、銅、ニッケルなどを好ましく用いることができる。
　プレアプライ法による層間充填剤組成物層は、従来公知の形成法、例えば、ディップ法、スピンコート法、スプレーコート法、ブレード法、その他の任意の方法で形成することができる。層間充填剤組成物層は、半田バンプを有する半導体チップと電極パッドを有する半導体基板のどちら側に塗布してもよいし、両側に塗布してもよいが、半導体チップの半田バンプを有する面に形成されることが好ましい。
　半導体チップへの層間充填剤組成物の供給量は、半導体チップの面積当たり、１～５０ｍｇ／ｃｍ２、特に２～３０ｍｇ／ｃｍ２であることが好ましい。半導体基板側へ層間充填剤組成物を供給する場合や、半導体チップと半導体基板の両方に層間充填剤組成物を供給して層間充填剤組成物層を形成する場合も、この程度の供給量となるように、層間充填剤組成物を塗布すればよい。
　半導体チップ（及び／又は半導体基板）上に層間充填剤組成物層を形成した後に、層間充填剤組成物中に含まれる低分子量成分などを除去するために、５０～１５０℃の任意の温度、好ましくは６０～１３０℃の任意の温度でベーキング処理を行い、Ｂステージ化処理を行ってもよい。
　この際、一定の温度においてベーキング処理を行ってもよいが、組成物中の揮発成分除去を円滑に進めるために、減圧条件下にてベーキング処理を行ってもよい。また、樹脂の硬化が進行しない範囲で、段階的な昇温によるベーキング処理を行ってもよい。例えば、初めに６０℃、次に８０℃、更に１２０℃で各５～９０分程度のべーキング処理を実施することができる。
　層間充填剤組成物層を形成した後に、接合対象の基板と仮接合を行ってもよい。仮接合の温度としては、８０～１５０℃の温度で行うことが好ましい。半導体基板の接合が複数層の場合には、前記仮接合を基板の層数分繰り返してもよいし、基板を複数層重ね合わせた後に、加熱してまとめて仮接合させてもよい。仮接合の際には、必要に応じて基板間に、好ましくは１ｇｆ／ｃｍ２～５０Ｋｇｆ／ｃｍ２、より好ましくは１０ｇｆ／ｃｍ２～１０Ｋｇｆ／ｃｍ２の荷重をかけて実施することが好ましい。
　層間充填剤組成物層を形成した後に、接合を行う。上記の仮接合を行った場合は、その後に本接合を行うが、その場合の本発明においての「接合」とは、この本接合で行う加熱加圧接合のことである。場合により仮接合した積層基板を２００℃以上、好ましくは２２０℃以上で加圧接合することにより、層間充填材層に含まれる組成物の溶融粘度を低下させて、基板間の電気端子の接続を促進すると同時に、半導体基板間の半田接合を実現することができる。なお、加熱温度の上限は、使用するエポキシ化合物（Ａ）が分解、変質しない温度であれば、適宜決定してかまわないが、通常３００℃以下で行われる。この場合、熱圧着接合装置のヘッドの温度が２００～５００℃が好ましく、より好ましくは２５０℃～４５０℃である。また、ステージの温度が７０℃～２００℃が好ましく、より好ましくは１００℃～１５０℃である。また、必要に応じて基板間に、好ましくは０．１～５０Ｋｇｆ／ｃｍ２、より好ましくは０．１～１０Ｋｇｆ／ｃｍ２の荷重をかけて実施することが好ましい。加熱加圧時間は、好ましくは０．１～３０秒、より好ましくは０．５～１０秒、特に好ましくは３～１０秒である。
　上記のような、半田バンプを有する半導体チップと、電極パッドを有する半導体基板とを、層間充填材組成物を介して熱圧着接合装置を用いて接合する工程を有する半導体デバイスの製造法において、接合前段階の各種工程の条件も、高品質の半導体デバイスを製造するのに独立的に重要である。勿論、熱圧着接合装置を用いて接合する工程の条件と、接合前段階の各種工程の条件とが、両方好ましい条件である場合に特に高品質の半導体デバイスを製造することができる。
　加熱加圧接合の前段階の工程で、半田バンプと電極パッドとは接触することになるが、その接触の際には、熱圧着接合装置のステージ温度を１００℃以上、かつヘッド温度１００℃以下で押し付け、半田バンプと電極パッドとを接触させることが好ましい。この接触の後に、加熱加圧接合することが好ましい。通常、層間充填剤組成物の層は、半田バンプを有する半導体チップに予め形成する。
　本発明の半導体デバイスの製造法は、このような温度条件の接合工程を経て行うことができる。前述の粘度特性を有する本発明の層間充填剤組成物を用いて、このような温度条件で熱圧着接合装置による接合を行うことで、加熱加圧接合前の層間充填剤組成物の硬化による粘度上昇を抑制することができ、ボイドの発生を抑制し良好な接続をすることができる。また、本発明の層間充填剤組成物のη５０／η１２０をコントロールすることにより、充填剤のはみ出しを防止することができ、また、本発明の層間充填剤組成物のη１５０／η１２０をコントロールすることにより、層間充填剤組成物を十分に硬化させて、接着性に優れた硬化接着層を形成することができる。
　ここで、ヘッド温度とは、熱圧着接合装置のヘッドのヒータの温度であり、ステージ温度とは、熱圧着接合装置のステージのヒータの温度である。
　加熱加圧接合前の半田バンプと電極パッドとが接触する工程において、ステージ温度が１００℃未満であると加熱加圧接合時にヘッド温度を高くする必要がありボイドが発生しやすくなり、ヘッド温度が１００℃を超えると層間充填剤組成物の硬化の進行が速くなりすぎる。また、ステージ温度が１００℃以上であってもヘッド温度が１００℃を超えると層間充填剤組成物の硬化の進行が速くなりすぎ、ヘッド温度が１００℃以下であっても、ステージ温度が１００℃未満であると加熱加圧接合時にヘッド温度を高くする必要がありボイドが発生しやすくなる。
　ただし、ステージ温度が高過ぎると半田バンプを有する半導体チップと電極パッドを有する半導体基板を押し付ける時に層間充填剤組成物が硬化してしまうので、ステージ温度は２００℃以下であることが好ましい。
　また、ヘッド温度が低過ぎると半田バンプを有する半導体チップと電極パッドを有する半導体基板を押し付ける時に層間充填剤組成物の粘度が高く、半田バンプと電極パッドが接触しにくくなるので、ヘッド温度は４０℃以上であることが好ましい。
　ステージ温度は１００～２００℃、より好ましくは１００～１６０℃で、特に好ましくは１００～１５０℃で、ヘッド温度は４０～１００℃、特に６０～１００℃であることが好ましい。
　以下に実施例及び比較例を挙げて本発明をより具体的に説明するが、本発明はその要旨を超えない限り、以下の実施例により何ら限定されるものではない。
　以下において、層間充填剤組成物の調製に用いた配合成分は次の通りである。
＜エポキシ樹脂（Ａ）＞
　エポキシ樹脂（Ａ１）：ダイソーケミカル社製、品名「ＬＸ－０１」（ビスフェノールＡ型グリシジルエーテルエポキシ樹脂、エポキシ当量１８１ｇ／当量、２５℃での粘度１０Ｐａ・ｓ）
　エポキシ樹脂（Ａ２）：三菱化学社製、品名「ｊＥＲ　１０３２Ｈ６０」（トリス（ヒドロキシフェニル）メタン型固形エポキシ樹脂、エポキシ当量１６９ｇ／当量、融点５６～６２℃）
＜硬化剤（Ｂ）＞
　酸無水物系硬化剤（Ｂ１）：三菱化学社製、品名「ｊＥＲキュア　ＹＨ３０６」（３，４-ジメチル－６－（２－メチル－１－プロペニル）－４－シクロヘキセン－１，
２－ジカルボン酸無水物、酸無水物当量１１７ｇ／当量、２５℃での粘度０．１Ｐａ・ｓ）
　アミン系硬化剤（Ｂ２）：イハラケミカル工業社製、品名「エラスマー２５０Ｐ」（ポリテトラメチレンオキシビス－４－アミノベンゾエート、アミン価２３５ｇ／当量、融点６０℃、２５℃での粘度１００Ｐａ・ｓ）
　アミン系硬化剤（Ｂ３）：和歌山精化工業社製、品名「セイカキュアＳ」（アミン価１２４ｇ／当量、融点１７７℃）
＜フィラー（Ｃ）＞
　無機フィラー（Ｃ１）：住友化学社製、品名「ＡＡ－３」（アルミナ）
　無機フィラー（Ｃ２）：住友化学社製、品名「ＡＡ－０７」（アルミナ）
　無機フィラー（Ｃ３）：龍森社製、品名「ＰＬＶ－４」（溶融シリカ）
　無機フィラー（Ｃ４）：龍森社製、品名「ＭＵＦ－２ＢＶ」（溶融シリカ）
　無機フィラー（Ｃ５）：日新リフラテック社製、品名「ＲＢＮ」（窒化ホウ素）
　無機フィラー（Ｃ６）：アドマテックス社製、品名「ＳＥ－４０５０－ＳＥＣ」（溶融シリカ）
　無機フィラー（Ｃ７）：アドマテックス社製、品名「ＡＥ９１０４－ＳＸＥ」（アルミナ）
　無機フィラー（Ｃ８）：龍森社製、品名「ＴＳ－ＡＰ－９」（アルミナ）
＜フラックス（Ｄ）＞
　フラックス（Ｄ１）：日油社製、品名「サンタシッドＩ」（モノアルキルビニルエーテルブロック２官能カルボン酸）
　フラックス（Ｄ２）：和光純薬社製、品名「アジピン酸」
　フラックス（Ｄ３）：和光純薬社製、品名「ピメリン酸」
　フラックス（Ｄ４）：和光純薬社製、品名「グルタル酸」
　フラックス（Ｄ５）：日油社製、品名「サンタシッドＧ」（ジアルキルビニルエーテルブロック２官能ポリマー型カルボン酸）
＜硬化促進剤（Ｅ）＞
　硬化促進剤（Ｅ１）：旭化成イーマテリアルズ社製、品名「ノバキュアＨＸＡ３７９２」（マイクロカプセル化されたアミン系硬化剤及びビスフェノールＡ型液状エポキシ樹脂の混合物）
　層間充填剤組成物のボイド及び接合性（電気抵抗値による評価）は、以下の方法で評価した。
（１）ボイド
　製造された半導体デバイスについて、日立パワーソリューションズ社製の超音波探査映像装置（ＦＳ３００III）を用いて、接合チップ間のバンプとバンプの間におけるボイドの有無を観察した。ボイドが１０個以下の場合を「○」と評価し、ボイドが１１個以上のものを「×」とした。
（２）接合性(抵抗値)
１．Ｓｉ－Ｓｉ接合の場合
　製造された半導体デバイス内部のデイジーチェイン（Daisy Chain）の電気抵抗をデジタルマルチメーターにより四端子法にて測定した。ペリフェラル（Peripheral）部の外周の抵抗値Ｒ１＝７０Ω、内周の抵抗値Ｒ２＝２７Ωに対して、±５％に収まっている場合を「○」と評価し、±５％を超える場合を「×」とした。
２．Ｓｉ－有機基板接合の場合
　製造された半導体デバイス内部のデイジーチェインの電気抵抗をデジタルマルチメーターにより四端子法にて測定した。ペリフェラル部の外周の抵抗値Ｒ１＝１５Ωに対して、±５％に収まっている場合を「○」と評価し、±５％を超える場合を「×」とした。
［実施例１～１０、比較例１～４］
　表１に示す層間充填剤組成物の配合成分を、表１に示す配合重量割合として、自転公転ミキサーで混合して層間充填剤組成物を調製した。
　調製された層間充填剤組成物について、粘度の極小値を示す温度（極小値温度）と、その極小値となる粘度値（ηｍｉｎ）、η５０、η１２０、及びη１５０をそれぞれ測定し、結果を表２に示した。
１．Ｓｉ－Ｓｉ接合の場合
　調製された層間充填材組成物を表３に示す通り、ＷＡＬＴＳ社製のインターポーザ（ＩＰ８０ＭｏｄｅｌＩ、１０ｍｍ角）もしくはシリコン製はんだバンプ基板（ＣＣ８０ＭｏｄｅｌＩ、７．３ｍｍ角）に、７０℃に加熱しながら約１０ｍｇ塗布した。
　このインターポーザ（ＩＰ８０ＭｏｄｅｌＩ）をステージ側にし、シリコン製はんだバンプ基板（ＣＣ８０ＭｏｄｅｌＩ、７．３ｍｍ角）をヘッド側にし、東レエンジニアリング社製の熱圧着接合装置「フリップチップボンダ（ＦＣ３０００Ｓ）」を用い、表３に示した、インターポーザとシリコン製はんだバンプ基板が接触した時のヘッド温度及びステージ温度と、接合時のヘッド温度、ステージ温度及び加圧力で、接合を行った。
２．Ｓｉ－有機基板接合の場合
　調製された層間充填材組成物を表３に示す通り、ＫＩＴ（ＣＣ８０－１０３ＪＹ　ＭｏｄｅｌＩ）もしくはシリコン製はんだバンプ基板（ＣＣ８０ＭｏｄｅｌＩ、７．３ｍｍ角）に、７０℃に加熱しながら約１０ｍｇ塗布した。
　この有機基板ＫＩＴ（ＣＣ８０－１０３ＪＹ　ＭｏｄｅｌＩ、１７ｍｍ角）をステージ側にし、シリコン製はんだバンプ基板（ＣＣ８０ＭｏｄｅｌＩ、７．３ｍｍ角）をヘッド側にし、東レエンジニアリング社製の熱圧着接合装置「フリップチップボンダ（ＦＣ３０００Ｓ）」を用い、表３に示した、ＫＩＴとシリコン製はんだバンプ基板が接触した時のヘッド温度及びステージ温度と、接合時のヘッド温度、ステージ温度及び加圧力で、接合を行った。
（１）ボイド及び（２）接合性の評価
　上記１．Ｓｉ－Ｓｉ接合、及び２．Ｓｉ－有機基板の接合で得られた半導体デバイスについて、前述の評価を行い、結果を表３に示した。
（３）硬化性の評価
　調製された層間充填材組成物を、上記１．Ｓｉ－Ｓｉ接合、及び２．Ｓｉ－有機基板の接合時に、それぞれインターポーザ及びＫＩＴを裏返して、表３に示す条件にて、上記と同様に接合した。得られた半導体デバイスのシリコン製はんだバンプ基板を横から押して剥がれなかった場合を○、剥がれた場合を×とした。結果を表３に示した。
［実施例１１］
　実施例４で用いた層間充填材組成物を、それぞれ、株式会社ＷＡＬＴＳ社製のインターポーザ（ＣＣ８０ＭｏｄｅｌＩ、１０ｍｍ角）に７０℃に加熱しながら約３ｍｇ塗布（有効面積当たり約６ｍｇ／ｃｍ２）した。
　この層間充填材組成物を塗布したインターポーザ（ＩＰ８０ＭｏｄｅｌＩ）およびシリコン製ＴＳＶチップ（ＣＣ８０ＴＳＶ－２、７．３ｍｍ角）を東レエンジニアリング社製熱圧着接合装置「フリップチップボンダ（ＦＣ３０００Ｓ）」を用いて、ヘッド温度２５０℃、ステージ温度２５０℃、接合時間５秒、接合圧力２０Ｎ（３．８Ｋｇｆ／ｃｍ２）にて加熱圧着接合した。
　その後、層間充填剤組成物を上記接合した基板に７０℃に加熱しながら約８ｍｇ塗布（有効面積当たり約１６ｍｇ／ｃｍ２）し、更にシリコン製はんだバンプチップ（ＣＣ８０ＭｏｄｅｌＩ、７．３ｍｍ角）を、同条件で加熱圧着接合した。その後、１８０℃で１時間加熱硬化させて、半導体デバイスを製造した。
　その結果、ボイドは存在せず、電気的導通も確認できた。外観形状と断面写真を図２に示す。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003
　実施例１～１０及び比較例１～５の結果から、本発明によれば、良好な接合性が得られることが分かった。
　本発明の層間充填剤組成物を用いてなる積層型半導体装置は、信頼性に優れ、半導体デバイスの高速化・高容量化に有用である。
　なお、２０１４年１０月１４日に出願された日本特許出願２０１４－２０９５９２号の明細書、特許請求の範囲、図面及び要約書の全内容をここに引用し、本発明の明細書の開示として、取り入れるものである。
　１：半田バンプ　　２：半導体基板（半導体チップ）　　３：層間充填剤組成物　　５：層間充填剤組成物層　　６：電極パッド　　７：半導体基板　８：硬化接着層　　１０：半導体デバイス　　１１：貫通電極（ＴＳＶ）

Claims (10)

  1. 　エポキシ樹脂（Ａ）、硬化剤（Ｂ）、フィラー（Ｃ）及びフラックス（Ｄ）を含有し、１００～１５０℃において粘度の極小値を有し、かつ、下記式（１）及び（２）を同時に満たすことを特徴とする半導体デバイス用層間充填剤組成物。
    　　１０＜η５０／η１２０＜５００　　　（１）
    　　１０００　＜η１５０／η１２０　　　（２）
    （但し、η５０、η１２０及びη１５０は、それぞれ、５０℃、１２０℃及び１５０℃における該層間充填剤組成物の粘度を示す。）
  2. 　１２０℃での粘度が０．１～１００Ｐａ・ｓである請求項１に記載の半導体デバイス用層間充填剤組成物。
  3. 　さらに、硬化促進剤（Ｅ）を含有する請求項１又は２に記載の半導体デバイス用層間充填剤組成物。
  4. 　硬化剤（Ｂ）が、エポキシ樹脂（Ａ）の１００重量部あたり、３０～１５０重量部である、請求項１乃至３のいずれか１項に記載の半導体デバイス用層間充填剤組成物。
  5. 　硬化剤（Ｂ）が、エポキシ樹脂（Ａ）中のエポキシ基に対する硬化剤（Ｂ）中の官能基の当量比で、０．８～１．５の範囲である、請求項１乃至３のいずれか１項に記載の半導体デバイス用層間充填剤組成物。
  6. 　硬化剤（Ｂ）が、アミン系硬化剤および酸無水物系硬化剤から選ばれる少なくとも１種の硬化剤を含有する、請求項１乃至５のいずれか１項に記載の半導体デバイス用層間充填剤組成物。
  7. 　半田バンプを有する半導体チップと、電極パッドを有する半導体基板とを、請求項１乃至６のいずれか１項に記載の層間充填剤組成物を介して、熱圧着接合装置を用いて接合することを特徴とする半導体デバイスの製造法。
  8. 　前記層間充填剤組成物を、半導体チップの面積あたり１～５０ｍｇ／ｃｍ２使用する、請求項７に記載の半導体デバイスの製造法。
  9. 　前記半田バンプを有する半導体チップに前記層間充填剤組成物の層を形成し、前記熱圧着接合装置のステージ温度が１００℃以上、かつヘッド温度が１００℃以下にて半田バンプと電極パッドとを接触する、請求項７又は８に記載の半導体デバイスの製造法。
  10. 　前記接合時のヘッド温度が２００℃～５００℃、ステージ温度が７０℃～２００℃、加圧力が０．１～５０Ｋｇｆ／ｃｍ２であり、接合時間が０．１～３０秒である、請求項７乃至９のいずれか１項に記載の製造法。
PCT/JP2015/078803 2014-10-14 2015-10-09 半導体デバイス用層間充填剤組成物及び半導体デバイスの製造法 Ceased WO2016060088A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/486,330 US20170287866A1 (en) 2014-10-14 2017-04-13 Interlayer filler composition for semiconductor device and method for producing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-209592 2014-10-14
JP2014209592 2014-10-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/486,330 Continuation US20170287866A1 (en) 2014-10-14 2017-04-13 Interlayer filler composition for semiconductor device and method for producing semiconductor device

Publications (1)

Publication Number Publication Date
WO2016060088A1 true WO2016060088A1 (ja) 2016-04-21

Family

ID=55746634

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/078803 Ceased WO2016060088A1 (ja) 2014-10-14 2015-10-09 半導体デバイス用層間充填剤組成物及び半導体デバイスの製造法

Country Status (4)

Country Link
US (1) US20170287866A1 (ja)
JP (1) JP2016079404A (ja)
TW (1) TW201618251A (ja)
WO (1) WO2016060088A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7035320B2 (ja) * 2017-02-28 2022-03-15 住友ベークライト株式会社 熱硬化性樹脂組成物、樹脂膜および半導体装置
KR102361346B1 (ko) * 2017-05-24 2022-02-10 도레이 카부시키가이샤 섬유 강화 복합 재료용 에폭시 수지 조성물, 및 섬유 강화 복합 재료
JP2019056041A (ja) * 2017-09-20 2019-04-11 旭化成株式会社 熱硬化性樹脂組成物
JP2019125691A (ja) * 2018-01-16 2019-07-25 日立化成株式会社 半導体装置の製造方法及び半導体用接着剤
CN113474395A (zh) * 2019-02-26 2021-10-01 富士胶片株式会社 内窥镜用粘接剂及其固化物、以及内窥镜及其制造方法
JP7103515B2 (ja) * 2020-01-29 2022-07-20 株式会社村田製作所 電極付き受動部品及び電極付き受動部品の集合体
CN116606528B (zh) * 2023-07-18 2023-09-29 成都上泰科技有限公司 一种用于宽禁带半导体封装的增韧改性环氧树脂高聚物及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002097255A (ja) * 2000-09-26 2002-04-02 Matsushita Electric Works Ltd エポキシ樹脂組成物及び半導体装置
JP2003171535A (ja) * 2001-09-28 2003-06-20 Nitto Denko Corp 熱硬化性樹脂組成物およびそれを用いた半導体装置
WO2004037885A1 (ja) * 2002-10-25 2004-05-06 Asahi Kasei Chemicals Corporation カプセル型硬化剤及び組成物
JP2010118649A (ja) * 2008-10-16 2010-05-27 Hitachi Chem Co Ltd 封止用液状樹脂組成物、及びこれを用いた電子部品装置
JP2010132793A (ja) * 2008-12-05 2010-06-17 Toray Ind Inc 熱硬化性樹脂組成物、それを用いたアンダーフィル剤および半導体装置
WO2013080732A1 (ja) * 2011-11-29 2013-06-06 ナミックス株式会社 一液型エポキシ樹脂組成物

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002097255A (ja) * 2000-09-26 2002-04-02 Matsushita Electric Works Ltd エポキシ樹脂組成物及び半導体装置
JP2003171535A (ja) * 2001-09-28 2003-06-20 Nitto Denko Corp 熱硬化性樹脂組成物およびそれを用いた半導体装置
WO2004037885A1 (ja) * 2002-10-25 2004-05-06 Asahi Kasei Chemicals Corporation カプセル型硬化剤及び組成物
JP2010118649A (ja) * 2008-10-16 2010-05-27 Hitachi Chem Co Ltd 封止用液状樹脂組成物、及びこれを用いた電子部品装置
JP2010132793A (ja) * 2008-12-05 2010-06-17 Toray Ind Inc 熱硬化性樹脂組成物、それを用いたアンダーフィル剤および半導体装置
WO2013080732A1 (ja) * 2011-11-29 2013-06-06 ナミックス株式会社 一液型エポキシ樹脂組成物

Also Published As

Publication number Publication date
TW201618251A (zh) 2016-05-16
JP2016079404A (ja) 2016-05-16
US20170287866A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
JP2018138634A (ja) 樹脂組成物および該樹脂組成物を用いた半導体装置
JP5831122B2 (ja) 三次元集積回路用の層間充填材組成物、塗布液及び三次元集積回路の製造方法
WO2016060088A1 (ja) 半導体デバイス用層間充填剤組成物及び半導体デバイスの製造法
WO2012133818A1 (ja) 三次元集積回路積層体、及び三次元集積回路積層体用の層間充填材
JP5353449B2 (ja) 半導体装置の製造方法、半導体封止用接着剤及び半導体装置
JP2013222889A (ja) 三次元積層型半導体装置用の層間充填剤組成物およびその塗布液
TWI411049B (zh) An adhesive for an electronic component, a lamination method for a semiconductor wafer, and a semiconductor device
JP7167912B2 (ja) 液状封止樹脂組成物、電子部品装置及び電子部品装置の製造方法
TWI481685B (zh) Adhesive for electronic parts
JP2013145840A (ja) 三次元集積回路の層間充填層形成用塗布液、及び三次元集積回路の製造方法
JP2017130676A (ja) 三次元集積回路積層体
JP2018039992A (ja) 樹脂組成物および該樹脂組成物を用いた三次元積層型半導体装置
JP2015183093A (ja) 積層型半導体装置用の層間充填材に好適な組成物、積層型半導体装置、および積層型半導体装置の製造方法
JP6451867B2 (ja) 金属ベース基板、回路基板および発熱体搭載基板
JP2012216836A (ja) 三次元集積回路積層体
TW202033708A (zh) 半導體用接著劑、半導體裝置的製造方法及半導體裝置
JP2012216837A (ja) 三次元集積回路積層体
JP2017101140A (ja) 樹脂組成物および該樹脂組成物からなる層を有する半導体装置
JP5970859B2 (ja) 三次元集積回路用の層間充填材組成物、塗布液及び三次元集積回路の製造方法
JP5768529B2 (ja) 三次元積層型半導体装置用の層間充填材組成物及びその塗布液
JP2010239106A (ja) 半導体チップ接合用接着剤
JP2011192818A (ja) 半導体チップ接合用接着フィルム
WO2016056655A1 (ja) 半導体デバイスの製造法
JP2014175462A (ja) 三次元集積回路の製造方法
JP2013145841A (ja) 三次元集積回路の層間充填層形成用塗布液、及び三次元集積回路の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15851533

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15851533

Country of ref document: EP

Kind code of ref document: A1