[go: up one dir, main page]

WO2015145944A1 - 光電変換素子及び光電変換素子の製造方法 - Google Patents

光電変換素子及び光電変換素子の製造方法 Download PDF

Info

Publication number
WO2015145944A1
WO2015145944A1 PCT/JP2015/000601 JP2015000601W WO2015145944A1 WO 2015145944 A1 WO2015145944 A1 WO 2015145944A1 JP 2015000601 W JP2015000601 W JP 2015000601W WO 2015145944 A1 WO2015145944 A1 WO 2015145944A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
photoelectric conversion
conversion element
mask
film formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/000601
Other languages
English (en)
French (fr)
Inventor
稔枝 國井
敏宏 木下
章義 大鐘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of WO2015145944A1 publication Critical patent/WO2015145944A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present disclosure relates to a photoelectric conversion element and a method for manufacturing the photoelectric conversion element.
  • Patent Document 1 discloses a method of forming a vapor deposition element layer of an electroluminescence element on a glass substrate using a vapor deposition mask composed of a specific material.
  • the film-forming process of the photoelectric conversion element it is required to form the film-forming layer as wide as possible on the substrate while stably holding the substrate and preventing damage to the substrate.
  • a method for manufacturing a photoelectric conversion element is a method for manufacturing a photoelectric conversion element including a substrate and a film formation layer formed on at least one surface of the substrate, the main film formation region Preparing a mask having a main opening that defines the substrate, a substrate pressing portion that covers an edge region of one surface of the substrate, and a small opening formed in the pressing portion, and placing the mask on one surface; A film formation layer is formed on one surface through each opening of the mask.
  • a photoelectric conversion element which is one embodiment of the present disclosure includes a substrate and a film formation layer formed on at least one surface of the substrate, and an edge region of one surface of the substrate is outside the one surface. Then, after the thickness of the film formation layer decreases, a film formation pattern that increases again is formed.
  • the method for manufacturing a photoelectric conversion element which is one embodiment of the present disclosure, it is possible to form a film formation layer over a wide range on the substrate while stably holding the substrate in the film formation layer forming step.
  • the photoelectric conversion element obtained by this production method has, for example, excellent photoelectric conversion efficiency.
  • the description of “substantially **” is intended to include a state where it is recognized as being substantially parallel as well as being completely parallel, taking “substantially parallel” as an example.
  • descriptions such as “providing the second member on the first member” do not intend only when the first and second members are provided in direct contact unless specifically limited. That is, this description includes a case where another member exists between the first and second members.
  • FIG. 1 is a cross-sectional view of the photoelectric conversion element 10.
  • FIG. 2 is a plan view of the photoelectric conversion element 10 as viewed from the first surface 11 a side of the substrate 11.
  • FIG. 3 is a diagram showing a part of a cross section taken along line AA of FIG.
  • FIG. 4 is an enlarged view showing one of the four corners of the first surface 11a. 2 and 3, the transparent conductive layer 14 is omitted.
  • FIG. 1 is a diagram showing a configuration of the photoelectric conversion element 10.
  • the photoelectric conversion element 10 includes a substrate 11.
  • a semiconductor layer 12 and a transparent conductive layer 14 are provided on the light receiving surface side (the upper side in FIG. 1) of the substrate 11.
  • the semiconductor layer 12 on the light receiving surface side includes an i-type amorphous semiconductor layer 121 and an n-type amorphous semiconductor layer 122.
  • a semiconductor layer 12 and a transparent conductive layer 14 are provided on the back side of the substrate 11 (the lower side in FIG. 1).
  • the semiconductor layer 12 on the back side includes an i-type amorphous semiconductor layer 123 and a p-type amorphous semiconductor layer 124.
  • the photoelectric conversion element 10 includes a substrate 11 and a film formation layer formed on the first surface 11a which is at least one surface of the substrate 11.
  • the photoelectric conversion element 10 generates carriers by receiving light such as sunlight.
  • a transparent conductive layer 14 and a grid electrode (not shown) for collecting the generated carriers are formed on, for example, the first surface 11a of the substrate 11 and the second surface 11b (see FIG. 7) which is the other surface of the substrate 11.
  • a solar battery cell including the photoelectric conversion element 10 can be manufactured.
  • the semiconductor layer 12 is formed as the film formation layer.
  • the semiconductor layer 12 is preferably formed also on the second surface 11 b of the substrate 11.
  • a transparent conductive layer 14 (see FIG. 4) is also formed on the substrate 11, but the transparent conductive layer 14 is formed by a method different from a film forming process using a mask 20 described later.
  • the substrate 11 is a semiconductor substrate such as crystalline silicon (c-Si), gallium arsenide (GaAs), indium phosphide (InP), and the like.
  • a semiconductor substrate such as crystalline silicon (c-Si), gallium arsenide (GaAs), indium phosphide (InP), and the like.
  • an n-type single crystal silicon substrate is used as the substrate 11.
  • the substrate 11 has a substantially square shape in a plan view (when the substrate 11 is viewed perpendicularly to the first surface 11a), and four corners are cut obliquely and linearly. That is, short hypotenuses 11d that intersect with long sides 11c perpendicular to each other are formed at the four corners of the first surface 11a.
  • the four long sides 11c and the four oblique sides 11d constituting the outline of the first surface 11a have substantially the same length.
  • the semiconductor layer 12 is, for example, an amorphous semiconductor layer.
  • the amorphous semiconductor layer include an i-type amorphous silicon layer, a p-type amorphous silicon layer, and an n-type amorphous silicon layer.
  • an i-type amorphous silicon layer and an n-type amorphous silicon layer are sequentially formed on one surface of an n-type single crystal silicon substrate, and an i-type is formed on the other surface.
  • a structure in which an amorphous silicon layer and a p-type amorphous silicon layer are sequentially formed can be given.
  • the layer structure formed on the first surface 11a will be described as an example. However, it is preferable to form the same structure as that of the first surface 11a on the second surface 11b.
  • a film formation pattern 13 is formed in an edge region located at the edge of the first surface 11 a of the substrate 11.
  • the film formation pattern 13 includes at least a pattern that increases again after the thickness of the semiconductor layer 12 decreases toward the outside of the first surface 11a (see FIG. 3). That is, the film formation pattern 13 includes a pattern in which the thickness of the semiconductor layer 12 decreases toward the outside of the first surface 11a, and then the thickness of the semiconductor layer 12 increases.
  • the region along the second straight line portion of the third film forming unit 12c described later includes a region where the thickness of the semiconductor layer 12 is reduced.
  • the film forming pattern 13 is positioned between the first film forming unit 12a, the second film forming unit 12b positioned outside the first film forming unit 12a, and between the first film forming unit 12a and the second film forming unit 12b.
  • the third film forming unit 12c is configured.
  • the film formation pattern 13 is a trace of the mask 20 used in the film formation process of the semiconductor layer 12.
  • the film formation pattern tracking mark and alignment used for alignment during film formation are used. It can be used as a mark.
  • the first film forming unit 12 a is formed corresponding to the main opening 22 of the mask 20, and the second film forming unit 12 b is formed corresponding to the small opening 26 of the mask 20.
  • the third film forming portion 12 c is a portion where the thickness of the semiconductor layer 12 is reduced, and is formed in a region covered with the substrate pressing portion 23 of the mask 20.
  • the thickness t 12b of thickness t 12a and the second film forming unit 12b of the first deposition unit 12a is, for example, substantially identical to each other, the semiconductor layer 12 i-type amorphous silicon layer and the p-type amorphous silicon layer ( Or an n-type amorphous silicon layer) is preferably about 5 to 100 nm.
  • the thickness t 12c of the third film forming section 12c is thinner than the thickness t 12a, for example, 10 to 90% of the thickness t 12a, is preferably 50% or more.
  • a region where the semiconductor layer 12 is not formed may be formed between the first film forming unit 12a and the second film forming unit 12b.
  • the film formation pattern 13 is formed in at least two places that are substantially symmetrical with respect to the center C of the first surface 11a in the edge region of the first surface 11a.
  • film formation patterns 13 are formed at the four corners of the first surface 11a.
  • the film formation patterns 13 formed at the four corners of the first surface 11a have substantially the same shape.
  • the first film forming portion 12a formed corresponding to the main opening 22 of the mask 20 is formed over substantially the entire area of the first surface 11a except for the four corners of the first surface 11a.
  • the third film forming unit 12c and the second film forming unit 12b are formed in this order from the first film forming unit 12a side.
  • the first film forming unit 12a and the second film forming unit 12b are separated by the third film forming unit 12c and are not connected to each other.
  • the third film forming unit 12c includes a first straight line portion formed substantially parallel to the hypotenuse 11d of the first surface 11a and a second straight line portion formed substantially perpendicular to the first straight line portion. .
  • the first straight line portion is formed from one long side 11c to the other long side 11c.
  • Two second linear portions are formed substantially parallel to each other, and both are formed from the first linear portion to the hypotenuse 11d.
  • the second film forming unit 12b is divided into three by a third film forming unit 12c (second straight line part).
  • a transparent conductive layer 14 is formed on the semiconductor layer 12.
  • the generated carrier flows to the grid electrode through the transparent conductive layer 14.
  • the transparent conductive layer 14 is preferably formed not only on the first film forming unit 12a of the semiconductor layer 12 but also to the region including the second film forming unit 12b beyond the third film forming unit 12c. Thereby, the carriers generated in the region where the second film forming unit 12b and the third film forming unit 12c are formed can be efficiently collected.
  • the transparent conductive layer 14 is formed over substantially the entire area of the semiconductor layer 12 except for a region having a predetermined width along the long side 11c and the oblique side 11d of the first surface 11a, for example.
  • the transparent conductive layer 14 is preferably composed of a transparent conductive oxide obtained by doping Sn, Sb or the like with a metal oxide such as indium oxide (In 2 O 3 ) or zinc oxide (ZnO).
  • FIG. 5 is a diagram illustrating a state in which the mask 20 is disposed on the first surface 11 a of the substrate 11 in the manufacturing process of the photoelectric conversion element 10.
  • FIG. 6 is an enlarged view of a portion B in FIG. 5 and is an enlarged view of the substrate pressing portion 23.
  • FIG. 7A is a cross-sectional view taken along the line CC in FIG. 5, and is a vertical cross-sectional view at the position of the substrate pressing portion 23.
  • FIG. 7B is a cross-sectional view taken along the line DD in FIG. 5, and is a vertical cross-sectional view at the position of the support pin 28.
  • the substrate 11 constituting the photoelectric conversion element 10 can be produced by a conventionally known method.
  • the above-described n-type single crystal silicon substrate having a substantially square shape in plan view is used as the substrate 11, but the substrate 11 is not limited to this.
  • a semiconductor layer 12 is formed as a film formation layer on the n-type single crystal silicon substrate.
  • the semiconductor layer 12 is formed on the first surface 11a and the second surface 11b of the substrate 11 by a film forming process using a mask 20 described later.
  • the transparent conductive layer 14 is formed using a mask different from the mask 20.
  • the transparent conductive layer 14 is formed over substantially the entire area of the first surface 11a excluding a region having a predetermined width from the end of the first surface 11a, for example.
  • the transparent conductive layer 14 is preferably formed so as to cover not only the first film forming unit 12a but also at least part of the second film forming unit 12b and the third film forming unit 12c.
  • the manufacturing process of the photoelectric conversion element 10 includes the following steps (a) to (c).
  • a mask 20 having a main opening 22 defining a main film formation region, a substrate pressing portion 23 covering the edge region of the first surface 11a of the substrate 11, and a small opening 26 formed in the pressing portion.
  • the mask 20 is disposed on the first surface 11 a of the substrate 11.
  • the substrate pressing portion 23 of the mask 20 covers a part of the edge region of the first surface 11 a of the substrate 11.
  • the semiconductor layer 12 is formed on the first surface 11 a through each opening of the mask 20.
  • a holder 18 that holds the substrate 11 is provided by a tray 19 (see FIG. 7) disposed on the second surface 11 b side of the substrate 11 and a mask 20 disposed on the first surface 11 a side of the substrate 11. It is configured.
  • the tray 19 covers the second surface 11b of the substrate 11, and prevents the semiconductor layer 12 formed on the first surface 11a from being formed on the second surface 11b.
  • the tray 19 may have a shape with an opening (not shown) as long as the semiconductor layer 12 can be prevented from being formed on the second surface 11b.
  • the holder 18 holds the plurality of substrates 11 in an upright state when the semiconductor layer 12 is formed. That is, the substrate 11 is held by the holder 18 with the first surface 11a along the vertical direction.
  • the procedure for setting the substrate 11 in the holder 18 is, for example, as follows. The following procedure is performed in a state where the surface of the tray 19 on which the substrate 11 is arranged is directed vertically upward. (1) A plurality of substrates 11 are arranged on the tray 19.
  • the tray 19 or the mask 20 is provided with a positioning member that partitions, for example, a space in which each substrate 11 is arranged so that each substrate 11 does not move greatly in the holder 18.
  • a support pin 28 to be described later is one of the positioning members.
  • a mask 20 is attached to the tray 19 on which the substrate 11 is placed (step (b)).
  • a certain amount of gap is preferably provided between the substrate 11 and the tray 19 and the mask 20 in order to prevent damage to the substrate 11, but the gap is set to such an extent that the holding of the substrate 11 does not become unstable. Is done.
  • a mask 20 having a main opening 22, a substrate pressing part 23, and a small opening 26 is prepared.
  • the mask 20 is produced using a metal material such as stainless steel.
  • the mask 20 is formed with a main opening 22 surrounded on four sides by a frame portion 21. Since the mask 20 is arranged on the first surfaces 11 a of the plurality of substrates 11 arranged in the tray 19 as described above, a plurality of the main openings 22 are formed corresponding to the number of the substrates 11. Is done.
  • the plurality of main openings 22 are divided by the frame portion 21 and are independent without being connected to each other.
  • Substrate pressing portions 23 are provided outside the main openings 22, respectively.
  • the substrate pressing portion 23 is a portion where a part of the frame portion 21 protrudes inward, and plays a role of preventing the substrate 11 from falling off from the main opening 22.
  • the main opening 22 is an opening that defines a main film formation region of the semiconductor layer 12. On the first surface 11a exposed from the main opening 22, a first film forming portion 12a (see FIG. 2) is formed.
  • the main opening 22 is formed large in a range where there is no problem in retention of the substrate 11 in order to increase the film formation area of the semiconductor layer 12 (first film formation part 12a). However, if the main opening 22 is made too large, for example, when the substrate 11 is swung during transfer of the holder, or when the mask 20 is deformed due to heat during film formation and the main opening 22 is widened, the substrate 11 is expanded. May fall out of the main opening 22.
  • the protruding length of the substrate pressing portion 23 that is, the position of the end portion 23z protruding to the innermost side of the substrate pressing portion 23 so that the substrate 11 does not fall out of the main opening portion 22.
  • the end 23z constitutes a part of the edge of the main opening 22.
  • the main opening 22 has a substantially square shape in plan view corresponding to the shape of the first surface 11a. That is, it is preferable that the edge of the main opening 22 is formed so as to be substantially along each side (long side 11c and oblique side 11d) of the first surface 11a. It is preferable to form the substrate pressing portion 23 so that the opening area of the main opening portion 22 is as large as possible.
  • a notch 27 having a substantially U shape in plan view is formed in the lower edge portion 22z positioned vertically downward with the holder 18 in the edge portion of the main opening portion 22.
  • the support pin 28 is a support member that mainly takes the weight of the substrate 11 when the holder 18 is erected.
  • the notches 27 and the support pins 28 are used for alignment of the tray 19 and the mask 20. Since the upper end portion of the support pin 28 is located at substantially the same height as the straight portion of the lower edge portion 22z, the end edge region of the first surface 11a is not covered with the frame portion 21, and is exposed from the main opening portion 22. . Also, at the other edge of the main opening 22, the edge region of the first surface 11 a is exposed from the main opening 22 without being covered with the frame 21.
  • the substrate pressing portion 23 is a portion that covers a part of the edge region of the first surface 11a as described above, and prevents the substrate 11 from falling off from the main opening portion 22.
  • the substrate pressing portions 23 are preferably provided in at least two locations that are substantially symmetrical with respect to the center C of the first surface 11a when the mask 20 is disposed on the first surface 11a of the substrate 11.
  • the substrate pressing portion 23 may be provided at two locations directly above and below the center C of the first surface 11a, or the substrate pressing portion 23 may be provided along two opposing long sides 11c.
  • the substrate pressing part 23 is provided at at least two adjacent positions among the parts corresponding to the four corners of the first surface 11a.
  • the two substrate pressing portions 23 are provided at positions corresponding to both ends of the first surface 11 a opposite to the side that contacts the support pins 28.
  • the substrate pressing portions 23 are preferably provided at four locations that are substantially symmetric with respect to the center C of the first surface 11a, and specifically, provided at portions corresponding to the four corners of the first surface 11a. Is preferred. That is, the substrate pressing part 23 is provided so as to cover only the four corners of the first surface 11a. By providing the substrate pressing portions 23 at the four corners of the first surface 11a, the substrate 11 can be stably pressed.
  • all the substrate holding portions 23 have substantially the same shape.
  • the substrate holder 23 is composed of two types of thin frames (a main frame 24 and an auxiliary frame 25). According to this configuration, the source gas also flows into the region covered with the substrate pressing portion 23 on the first surface 11a, and the semiconductor layer 12 (third film forming portion 12c) can be formed.
  • the main frame 24 is provided so as to extend substantially linearly along the oblique side 11d of the first surface 11a when the mask 20 is disposed on the first surface 11a. Both end portions of the main frame 24 are connected to the frame portion 21, and form an edge portion of the main opening 22. That is, the side along the inner side of the main frame 24 becomes the end 23z.
  • the auxiliary frame 25 is provided to reinforce the main frame 24.
  • the auxiliary frame 25 connects the main frame 24 and the frame portion 21.
  • Two auxiliary frames 25 are provided substantially perpendicular to the main frame 24.
  • the small opening 26 is an opening formed in the substrate pressing portion 23.
  • the semiconductor layer 12 (second film forming portion 12b) is formed.
  • the mask 20 has an opening outside the edge (end portion 23z) of the main opening 22 formed by the main frame 24.
  • the film-forming area of the semiconductor layer 12 can be increased while reliably preventing the substrate 11 from falling out of the main opening 22. That is, it is the main opening 22 that may cause the substrate 11 to fall out, and the size of the main opening 22 is determined by the end 23z of the substrate pressing portion 23, so that a small opening is formed outside the end 23z. Even if 26 is formed, the substrate 11 does not fall out.
  • the opening area of the small opening 26 is large as long as there is no problem with the strength of the substrate pressing portion 23.
  • a suitable opening area of the small opening 26 varies depending on the shape or the like of the substrate pressing portion 23, but is, for example, larger than 0% and not more than 0.3% with respect to the area of the first surface 11a.
  • the small opening 26 is separated from the main opening 22 by the main frame 24. That is, since the main frame 24 is formed across the main opening 22 and the small opening 26, the small opening 26 is formed independently without being connected to the main opening 22. Thereby, compared with the case where the main opening part 22 and the small opening part 26 are connected and formed, for example, the intensity
  • a small opening 26 is formed between the main frame 24 and the auxiliary frame 25.
  • a plurality of small openings 26 are formed in the substrate holder 23.
  • a total of three small openings 26 are formed between each of the two auxiliary frames 25 and between each auxiliary frame 25 and the frame portion 21. That is, the small openings 26 are separated by the plurality of auxiliary frames 25.
  • the opening areas of the small openings 26 are the same, it is preferable to provide a large number of thin frames rather than a small number of thick frames in order to form a film by wrapping the source gas.
  • Step (b) is a step of disposing the mask 20 on the first surface 11 a of the substrate 11.
  • the mask 20 is attached to the tray 19 on which the plurality of substrates 11 are arranged, and the plurality of substrates 11 are sandwiched between the tray 19 and the mask 20.
  • the mask 20 is attached so that the support pins 28 installed on the tray 19 fit into the notches 27.
  • the gap between the substrate 11 and the tray 19 and the mask 20 is set to such an extent that the substrate 11 does not swing greatly in the state where the holder 18 is raised and the holding of the substrate 11 does not become unstable.
  • the substrate holder 23 covers the first surface 11a. That is, of the edge region of the first surface 11a, only the four corners of the first surface 11a are covered with the mask 20, and the region located inside the substrate pressing portion 23 of the first surface 11a is the main opening 22. Is exposed from. Furthermore, since the small opening 26 is formed in the substrate pressing portion 23, only the main frame 24 and the auxiliary frame 25 cover the first surface 11a.
  • Step (c) is a step of forming the semiconductor layer 12 on the first surface 11 a of the substrate 11.
  • a conventionally known film formation method such as a vapor deposition method or a sputtering method can be applied.
  • chemical vapor deposition hereinafter referred to as “CVD” is applied.
  • the mask 18 is disposed on the first surface 11a and the holder 18 holding the plurality of substrates 11 stably is conveyed into the CVD apparatus to form the semiconductor layer 12.
  • the semiconductor layer 12 is formed on the first surface 11a in an exposed region that is not covered with the mask 20. That is, the semiconductor layer 12 (the first film forming unit 12a and the second film forming unit 12a is formed on the main film forming region of the first surface 11a exposed from the main opening 22 and part of the four corners of the first surface 11a exposed from the small opening 26. A film forming portion 12b) is formed. In addition, since the substrate pressing portion 23 is composed of two types of thin frames, the source gas flows into the regions covered with the respective frames, and the semiconductor layer 12 (third film forming portion 12c) is formed.
  • the semiconductor layer 12 formed in the step (c) is, for example, an i-type amorphous silicon layer and a p-type amorphous silicon layer.
  • silane gas (SiH 4 ) diluted with hydrogen (H 2 ) is used as a source gas.
  • diborane (B 2 H 6 ) added to silane (SiH 4 ) and diluted with hydrogen (H 2 ) is used as a source gas.
  • an n-type amorphous silicon layer is formed on the second surface 11b instead of the p-type amorphous silicon layer.
  • phosphine (PH 3 ) is used as a source gas instead of diborane (B 2 H 6 ).
  • step (c) for example, the holder 18 is disposed so that the first surface 11a of the substrate 11 faces vertically upward, and the mask 20 is removed from the tray 19.
  • the substrate 11 is inverted so that the second surface 11b faces vertically upward (on the mask 20 side), and the mask 20 is attached to the tray 19 again.
  • the mask 20 is arrange
  • the semiconductor layer 12 can be formed on the second surface 11b by the same method as that for the first surface 11a.
  • the semiconductor layer 12 can be formed over a wide area on the substrate 11 while stably holding the substrate 11 in the film forming process of the semiconductor layer 12.
  • the main frame 24 and the auxiliary frame 25 of the substrate pressing portion 23 prevent the substrate 11 from falling out of the main opening portion 22, and the small opening portion 26 formed in the substrate pressing portion 23 has the film formation area of the semiconductor layer 12.
  • the mask 20 is formed with a small opening 26 outside the end 23z (the edge of the main opening 22) of the substrate pressing portion 23, thereby reliably preventing the substrate 11 from falling off and opening area of the mask 20 as a whole.
  • the design is made larger. According to the mask 20, it is possible to improve the retainability of the substrate 11 by positioning the end portion 23 z of the substrate pressing portion 23 on the inner side as compared with the conventional case, and to enlarge the film formation area of the semiconductor layer 12.
  • the photoelectric conversion element 10 manufactured by the above manufacturing method has, for example, excellent photoelectric conversion efficiency because the film formation area of the semiconductor layer 12 is large, that is, the power generation effective area is wide.
  • the photoelectric conversion element 10 it is possible to provide a solar battery cell whose output is improved as compared with the related art.
  • 8 to 10 show examples of the design change of the mask 20 (masks 30, 40, 50).
  • the shape other than the substrate pressing portion is the same as that of the mask 20.
  • the substrate pressing portion 33 is configured only by the main frame 24.
  • the mask 30 illustrated in FIG. since the auxiliary frame 25 is not provided, the opening area of the small opening 36 is increased accordingly.
  • the main frame 24 if the main frame 24 is formed with the same width as that of the mask 20, the strength of the substrate pressing portion 33 is lower than that of the mask 20.
  • the width of the main frame 24 may be slightly increased.
  • the thickness of the main frame 24 may be increased by providing a reinforcing member on the main frame 24.
  • the thickness of the semiconductor layer 12 decreases toward the outside of the first surface 11a and then increases again.
  • the formed film pattern is formed at the four corners of the first surface 11a.
  • auxiliary frame 45 is provided in a lattice shape (mesh shape).
  • a plurality of small openings 46 are formed between the plurality of auxiliary frames 45.
  • lattice-like (mesh-like) film formation patterns are formed at the four corners of the first surface 11a. Since the mask 40 is provided with the plurality of auxiliary frames 45, the strength of the substrate pressing portion 43 is improved as compared with the masks 20 and 30. On the other hand, in the mask 40, since the opening area of the small opening 46 is likely to be small, it is preferable that the width of each auxiliary frame 45 be narrowed.
  • a plurality of small circular openings 56 are formed in the substrate pressing portion 53.
  • the substrate pressing portion 53 is not formed by combining thin frames like the substrate pressing portions 23 and 43, but has a plurality of through holes (small openings 56) formed in the plate-shaped portion.
  • the shape of the through hole is not limited to a circular shape, and may be an elliptical shape or a polygonal shape.
  • the same shape of the substrate pressing portion (23, 33, 43, 53) is provided in at least two corners of the substrate 11.
  • the substrate pressing portions are provided at the four corners, but at least one substrate pressing portion may have a shape different from the other three substrate pressing portions.
  • one place employs a substrate pressing portion having a large number of small openings as shown in FIGS. 9 and 10, and three places have a small number of small openings, for example, as shown in FIG.
  • a substrate pressing portion having a small opening may be employed.
  • the film formation pattern 13 can be used as information indicating the orientation of the substrate 11 during film formation.
  • the substrate pressing portions are provided at the four corners of the first surface 11a of the substrate 11.
  • the present disclosure is not limited to this configuration, and for example, the four long sides of the first surface 11a of the substrate 11 may be provided along the long sides.
  • the substrate pressing portion is provided along the long side of the substrate 11 and the substrate 11 is disposed on the support pins 28 as shown in FIG. 7, the substrate pressing portion is at least in contact with the support pins 28. It is provided at a position along the long side opposite to the side.

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

　光電変換素子１０の製造方法は、主成膜領域を規定する主開口部２２、基板１１の一方の面の端縁領域を覆う基板押え部２３、及び基板押え部２３に形成された小開口部２６を有するマスク２０を準備し、基板１１の一方の面上にマスク２０を配置し、マスク２０の各開口部を通して基板１１の一方の面上に成膜層を形成する。

Description

光電変換素子及び光電変換素子の製造方法
　本開示は、光電変換素子及び光電変換素子の製造方法に関する。
　光電変換素子の基板上には、半導体層、導電層等の薄膜層が形成される。基板上に薄膜層を形成する方法としては、蒸着法やスパッタリング法が広く知られている。例えば、特許文献１は、特定材料から構成される蒸着マスクを用いて、ガラス基板上にエレクトロルミネッセンス素子の蒸着素子層を形成する方法を開示している。
特開２００３－１５７９７４号公報
　ところで、光電変換素子の成膜工程では、基板を安定に保持して基板の損傷等を防止しながら、基板上のできるだけ広範囲に成膜層を形成することが求められている。
　本開示の一態様である光電変換素子の製造方法は、基板と、基板の少なくとも一方の面上に形成された成膜層とを備えた光電変換素子の製造方法であって、主成膜領域を規定する主開口部、基板の一方の面の端縁領域を覆う基板押え部、及び当該押え部に形成された小開口部を有するマスクを準備し、一方の面上にマスクを配置し、マスクの各開口部を通して一方の面上に成膜層を形成する。
　本開示の一態様である光電変換素子は、基板と、基板の少なくとも一方の面上に形成された成膜層とを備え、基板の一方の面の端縁領域には、一方の面の外側に向かって、成膜層の厚みが減少した後、再び増加する成膜パターンが形成されている。
　本開示の一態様である光電変換素子の製造方法によれば、成膜層の形成工程において基板を安定に保持しながら、基板上の広範囲に成膜層を形成することができる。本製造方法により得られる光電変換素子は、例えば優れた光電変換効率を有する。
実施形態の一例である光電変換素子の断面図である。 実施形態の一例である光電変換素子を示す図である。 図２のＡＡ線断面の一部を示す図である。 実施形態の一例である光電変換素子において、基板の第１面の四隅の１つを拡大して示す図である。 実施形態の一例である光電変換素子の製造方法を説明するための図である。 図５のＢ部拡大図である。 （ａ）図５のＣＣ線断面図、（ｂ）図５のＤＤ線断面図である。 実施形態の他の一例であるマスクの基板押え部を示す図である。 実施形態の他の一例であるマスクの基板押え部を示す図である。 実施形態の他の一例であるマスクの基板押え部を示す図である。
　以下、図面を参照しながら、実施形態の一例について詳細に説明する。
　実施形態において参照する図面は、模式的に記載されたものであり、図面に描画された構成要素の寸法比率などは、現物と異なる場合がある。具体的な寸法比率等は、以下の説明を参酌して判断されるべきである。
　本明細書において、「略＊＊」との記載は、「略平行」を例に挙げて説明すると、全く平行はもとより、実質的に平行と認められる状態を含む意図である。また、「第１の部材上に第２の部材を設ける」等の記載は、特に限定を付さない限り、第１及び第２の部材が直接接触して設けられる場合のみを意図しない。即ち、この記載は、第１及び第２の部材の間に他の部材が存在する場合を含む。
　以下、図１～図４を参照しながら、実施形態の一例である光電変換素子１０について詳細に説明する。図１は、光電変換素子１０の断面図である。図２は、光電変換素子１０を基板１１の第１面１１ａ側から見た平面図である。図３は、図２のＡＡ線断面の一部を示す図である。図４は、第１面１１ａの四隅の１つを拡大して示す図である。図２及び図３では、透明導電層１４を省略している。
　図１は、光電変換素子１０の構成を示す図である。光電変換素子１０は基板１１を備える。基板１１の受光面側（図１の上側）には、半導体層１２と、透明導電層１４と、が設けられる。受光面側の半導体層１２は、ｉ型非晶質半導体層１２１と、ｎ型非晶質半導体層１２２とを含む。また、基板１１の裏面側（図１の下側）には、半導体層１２と、透明導電層１４と、が設けられる。裏面側の半導体層１２は、ｉ型非晶質半導体層１２３と、ｐ型非晶質半導体層１２４とを含む。
　図２及び図３に示すように、光電変換素子１０は、基板１１と、基板１１の少なくとも一方の面である第１面１１ａ上に形成された成膜層とを備える。光電変換素子１０は、太陽光等の光を受光することでキャリアを生成する。生成したキャリアを収集する透明導電層１４及びグリッド電極（図示せず）を、例えば基板１１の第１面１１ａ、及び基板１１の他方の面である第２面１１ｂ（図７参照）上に形成することで、光電変換素子１０を備えた太陽電池セルを作製することができる。
　本実施形態では、上記成膜層として、半導体層１２を形成する。半導体層１２は、基板１１の第２面１１ｂ上にも形成されることが好適である。基板１１上には、透明導電層１４（図４参照）も形成されるが、透明導電層１４は後述のマスク２０を用いた成膜工程とは異なる方法で形成される。
　基板１１は、例えば結晶系シリコン（ｃ‐Ｓｉ）、ガリウム砒素（ＧａＡｓ）、インジウム燐（ＩｎＰ）等の半導体基板である。本実施形態では、基板１１として、ｎ型単結晶シリコン基板を用いるものとする。基板１１は、平面視（第１面１１ａに対して垂直に基板１１を見た場合）において略正方形状を有し、４つの角が斜めに且つ直線状にカットされている。即ち、第１面１１ａの四隅には、互いに垂直な長辺１１ｃに交差する短い斜辺１１ｄが形成されている。第１面１１ａの輪郭線を構成する４つの長辺１１ｃ、及び４つの斜辺１１ｄは、それぞれ互いに略同じ長さを有する。
　半導体層１２は、例えば非晶質半導体層である。非晶質半導体層としては、ｉ型非晶質シリコン層、ｐ型非晶質シリコン層、ｎ型非晶質シリコン層が例示できる。好適な光電変換素子１０の構造としては、ｎ型単結晶シリコン基板の一方の面上にｉ型非晶質シリコン層、ｎ型非晶質シリコン層を順に形成し、他方の面上にｉ型非晶質シリコン層、ｐ型非晶質シリコン層を順に形成した構造が挙げられる。以下では、第１面１１ａ上に形成される層構造を例に挙げて説明するが、第２面１１ｂについても第１面１１ａの場合と同様の構造を形成することが好適である。
　光電変換素子１０には、基板１１の第１面１１ａの端縁に位置する端縁領域に、成膜パターン１３が形成されている。成膜パターン１３は、第１面１１ａの外側に向かって、半導体層１２の厚みが減少した後、再び増加したパターンを少なくとも含む（図３参照）。即ち、成膜パターン１３は、第１面１１ａの外側に向かって、半導体層１２の厚みが減少し、その後、半導体層１２の厚みが増加するパターンを含む。なお、後述する第３成膜部１２ｃの第２の直線部に沿った領域では、半導体層１２の厚みが減少した領域を含む。
　成膜パターン１３は、第１成膜部１２ａ、第１成膜部１２ａよりも外側に位置する第２成膜部１２ｂ、及び第１成膜部１２ａと第２成膜部１２ｂの間に位置する第３成膜部１２ｃにより構成される。成膜パターン１３は、詳しくは後述するように、半導体層１２の成膜工程で使用されるマスク２０の跡であり、例えば成膜処理状態の追跡マークや、成膜時の位置合わせに用いるアライメントマークとして利用することができる。第１成膜部１２ａは、マスク２０の主開口部２２に対応して形成され、第２成膜部１２ｂは、マスク２０の小開口部２６に対応して形成される。第３成膜部１２ｃは、半導体層１２の厚みが薄くなった部分であり、マスク２０の基板押え部２３に覆われた領域に形成される。
　第１成膜部１２ａの厚みｔ12a及び第２成膜部１２ｂの厚みｔ12bは、例えば互いに略同一であり、半導体層１２がｉ型非晶質シリコン層及びｐ型非晶質シリコン層（又はｎ型非晶質シリコン層）である場合、５～１００ｎｍ程度が好ましい。第３成膜部１２ｃの厚みｔ12cは、厚みｔ12aよりも薄く、例えば厚みｔ12aの１０～９０％であり、好ましくは５０％以上である。なお、第１成膜部１２ａと第２成膜部１２ｂの間には、半導体層１２が成膜されない領域が形成される場合もある。
　成膜パターン１３は、第１面１１ａの端縁領域のうち、第１面１１ａの中心Ｃに対して略対称となる少なくとも２箇所に形成されることが好適である。本実施形態では、第１面１１ａの四隅に成膜パターン１３がそれぞれ形成されている。第１面１１ａの四隅に形成される各成膜パターン１３は、互いに略同じ形状を有する。マスク２０の主開口部２２に対応して形成される第１成膜部１２ａは、第１面１１ａの四隅を除く第１面１１ａの略全域に形成される。第１面１１ａの四隅には、第１成膜部１２ａ側から、第３成膜部１２ｃ、第２成膜部１２ｂの順に形成される。
　本実施形態では、第１成膜部１２ａと第２成膜部１２ｂとが、第３成膜部１２ｃによって分離されており、互いにつながっていない。第３成膜部１２ｃは、第１面１１ａの斜辺１１ｄと略平行に形成された第１の直線部、及び第１の直線部に対して略垂直に形成された第２の直線部を含む。第１の直線部は、一方の長辺１１ｃから他方の長辺１１ｃに亘って形成されている。第２の直線部は、互いに略平行に２本形成されており、いずれも第１の直線部から斜辺１１ｄに亘って形成されている。第２成膜部１２ｂは、第３成膜部１２ｃ（第２の直線部）によって３つに分割されている。
　図４に示すように、半導体層１２上には、透明導電層１４が形成されている。光電変換素子１０を備えた太陽電池セルでは、生成したキャリアが透明導電層１４を介してグリッド電極に流れる。透明導電層１４は、半導体層１２の第１成膜部１２ａ上だけでなく、第３成膜部１２ｃを超えて第２成膜部１２ｂを含む領域まで形成されることが好適である。これにより、第２成膜部１２ｂ及び第３成膜部１２ｃが形成された領域で発生したキャリアを効率良く収集することができる。
　透明導電層１４は、例えば第１面１１ａの長辺１１ｃ及び斜辺１１ｄに沿った所定幅の領域を除く、半導体層１２上の略全域に形成される。透明導電層１４は、酸化インジウム（Ｉｎ2Ｏ3）や酸化亜鉛（ＺｎＯ）等の金属酸化物に、ＳｎやＳｂ等をドープした透明導電性酸化物から構成されることが好ましい。
　以下、図５～図７を参照しながら、実施形態の一例である光電変換素子１０の製造方法について詳細に説明する。図５の矢印αに沿った方向が鉛直方向（以下、上下方向ともいう）であり、矢先が向いた方向が鉛直上方である。図５は、光電変換素子１０の製造工程において、基板１１の第１面１１ａ上にマスク２０を配置した状態を示す図である。図６は、図５のＢ部拡大図であって、基板押え部２３を拡大して示す図である。図７（ａ）は、図５のＣＣ線断面図であって、基板押え部２３の位置における上下方向断面図である。図７（ｂ）は、図５のＤＤ線断面図であって、支持ピン２８の位置における上下方向断面図である。
　光電変換素子１０を構成する基板１１は、従来公知の方法により作製することができる。以下で例示する光電変換素子１０の製造工程では、基板１１として、上述した平面視略正方形状のｎ型単結晶シリコン基板を用いるが、基板１１はこれに限定されるものではない。ｎ型単結晶シリコン基板上には、成膜層として、半導体層１２を形成する。半導体層１２は、後述のマスク２０を用いた成膜工程により、基板１１の第１面１１ａ及び第２面１１ｂ上に形成する。
　透明導電層１４は、本実施形態では、マスク２０と別のマスクを用いて成膜する。透明導電層１４は、例えば第１面１１ａの端から所定幅の領域を除く第１面１１ａの略全域に形成する。透明導電層１４は、第１成膜部１２ａ上だけでなく、第２成膜部１２ｂ及び第３成膜部１２ｃ上の少なくとも一部を覆って形成することが好適である。
　光電変換素子１０の製造工程は、下記（ａ）～（ｃ）の工程を含む。
（ａ）主成膜領域を規定する主開口部２２、基板１１の第１面１１ａの端縁領域を覆う基板押え部２３、及び該押え部に形成された小開口部２６を有するマスク２０を準備する。なお、後述するメインフレーム２４、補助フレーム２５、及び小開口部２６を含む部分を基板押え部２３と定義する。
（ｂ）次に、基板１１の第１面１１ａ上にマスク２０を配置する。このとき、マスク２０の基板押え部２３が、基板１１の第１面１１ａの端縁領域の一部を覆う。
（ｃ）次に、マスク２０の各開口部を通して第１面１１ａ上に半導体層１２を成膜する。
　本実施形態では、基板１１の第２面１１ｂ側に配置されるトレイ１９（図７参照）、及び基板１１の第１面１１ａ側に配置されるマスク２０により、基板１１を保持するホルダー１８が構成されている。トレイ１９は、基板１１の第２面１１ｂを覆っており、第１面１１ａ上に成膜される半導体層１２が第２面１１ｂ上に成膜されることを防止する。トレイ１９は、半導体層１２が第２面１１ｂ上に成膜されることを防止できる限りにおいて、図示しない開口を設けた形状としてもよい。
　図５～図７に示すように、ホルダー１８は、半導体層１２の成膜時において、複数の基板１１を立てた状態で保持する。即ち、基板１１は第１面１１ａが鉛直方向に沿った状態でホルダー１８に保持される。ホルダー１８に基板１１をセットする手順は、例えば下記の通りである。下記の手順は、基板１１が配置されるトレイ１９の面を鉛直上方に向けた状態で行われる。
（１）トレイ１９上に複数の基板１１を配置する。トレイ１９又はマスク２０には、各基板１１がホルダー１８内で大きく動かないように、例えば各基板１１を配置するスペースを区画する位置決め部材が設けられている。後述する支持ピン２８は、当該位置決め部材の１つである。
（２）基板１１を配置したトレイ１９にマスク２０を取り付ける（工程（ｂ））。基板１１と、トレイ１９及びマスク２０との間には、基板１１の損傷を防止するために、ある程度の隙間を設けることが好ましいが、当該隙間は基板１１の保持が不安定とならない程度に設定される。
　工程（ａ）では、主開口部２２、基板押え部２３、及び小開口部２６を有するマスク２０を準備する。マスク２０は、例えばステンレス鋼等の金属材料を用いて作製する。マスク２０には、四方が枠部２１に囲まれた主開口部２２を形成する。マスク２０は、上記のように、トレイ１９に並べられた複数の基板１１の第１面１１ａ上に配置されるものであるから、主開口部２２は、基板１１の数に対応して複数形成される。複数の主開口部２２は、枠部２１によって区分けされており、互いにつながることなく独立している。各主開口部２２の外側には、基板押え部２３をそれぞれ設ける。基板押え部２３は、枠部２１の一部が内側に張り出した部分であって、主開口部２２から基板１１が抜け落ちることを防止する役割を果たす。
　主開口部２２は、半導体層１２の主成膜領域を規定する開口部である。主開口部２２から露出した第１面１１ａ上には、第１成膜部１２ａ（図２参照）が形成される。主開口部２２は、半導体層１２（第１成膜部１２ａ）の成膜面積を大きくするために、基板１１の保持性に問題のない範囲で大きく形成される。但し、主開口部２２を大きくし過ぎると、例えばホルダーの搬送時に基板１１が揺動した場合や、成膜時の熱によりマスク２０が変形して主開口部２２が広がった場合に、基板１１が主開口部２２から抜け落ちることが生じ得る。したがって、かかる場合でも主開口部２２から基板１１が抜け落ちることがないように、基板押え部２３の張り出し長さ、即ち基板押え部２３の最も内側に張り出した端部２３ｚの位置を設定することが好適である。なお、端部２３ｚは、主開口部２２の縁部の一部を構成する。
　主開口部２２は、第１面１１ａの形状に対応した平面視略正方形状とすることが好適である。即ち、主開口部２２の縁部は、第１面１１ａの各辺（長辺１１ｃ及び斜辺１１ｄ）に略沿うように形成されることが好適である。主開口部２２の開口面積ができるだけ広くなるように、基板押え部２３を形成することが好ましい。
　本実施形態では、主開口部２２の縁部のうち、ホルダー１８を立てた状態で鉛直下方に位置する下縁部２２ｚに、平面視略Ｕ字状の切欠き２７が形成されている。切欠き２７には、トレイ１９にマスク２０を取り付けたときに、トレイ１９に設置された支持ピン２８が挿入される。支持ピン２８は、ホルダー１８を立てたときに基板１１の重量が主にかかる支持部材である。また、切欠き２７及び支持ピン２８は、トレイ１９とマスク２０の位置合わせに用いられる。支持ピン２８の上端部は、下縁部２２ｚの直線部分と略同じ高さに位置するため、第１面１１ａの端縁領域が枠部２１で覆われることなく、主開口部２２から露出する。また、主開口部２２の他の縁部においても、第１面１１ａの端縁領域が枠部２１で覆われることなく、主開口部２２から露出する。
　基板押え部２３は、上記のように、第１面１１ａの端縁領域の一部を覆う部分であって、主開口部２２から基板１１が抜け落ちることを防止する。基板押え部２３は、基板１１の第１面１１ａ上にマスク２０を配置したときに、第１面１１ａの中心Ｃに対して略対称となる少なくとも２箇所に設けることが好適である。例えば、第１面１１ａの中心Ｃの真上及び真下の２箇所に基板押え部２３を設けてもよく、対向する２つの長辺１１ｃに沿って基板押え部２３を設けてもよい。
　基板押え部２３は、第１面１１ａの四隅に対応する部分のうち、少なくとも隣接する２箇所に設けられる。支持ピン２８がある場合、２箇所の基板押え部２３は第１面１１ａのうち、支持ピン２８と接触する辺と反対の辺の両端に対応する位置に設けられる。基板押え部２３は、第１面１１ａの中心Ｃに対して略対称となる４箇所に設けられることが好適であり、具体的には、第１面１１ａの四隅に対応する部分にそれぞれ設けることが好適である。即ち、基板押え部２３は、第１面１１ａの四隅のみを覆うように設けられる。第１面１１ａの四隅に基板押え部２３を設けることで、基板１１を安定に押えることができる。
　本実施形態では、各基板押え部２３がいずれも略同じ形状を有している。基板押え部２３は、２種類の細いフレーム（メインフレーム２４及び補助フレーム２５）により構成されている。当該構成によれば、第１面１１ａ上の基板押え部２３で覆われた領域にも原料ガスが回り込み、半導体層１２（第３成膜部１２ｃ）を形成することが可能となる。
　メインフレーム２４は、第１面１１ａ上にマスク２０を配置したときに、第１面１１ａの斜辺１１ｄに沿って略直線状に延びるように設けられる。メインフレーム２４の両端部は、枠部２１につながっており、主開口部２２の縁部を形成する。即ち、メインフレーム２４の内側に沿った辺が端部２３ｚとなる。補助フレーム２５は、メインフレーム２４を補強するために設けられる。補助フレーム２５は、メインフレーム２４と枠部２１とを連結する。補助フレーム２５は、メインフレーム２４に対して略垂直に２本設けられている。複数の補助フレーム２５を設けたことにより、メインフレーム２４、及び補助フレーム２５の各々の幅を細くすることが可能になる。これにより、第１面１１ａ上の各フレームで覆われた領域に原料ガスが回り込み易くなる。
　小開口部２６は、基板押え部２３に形成される開口部である。小開口部２６から露出した第１面１１ａ上には、半導体層１２（第２成膜部１２ｂ）が形成される。つまり、マスク２０には、メインフレーム２４により形成される主開口部２２の縁部（端部２３ｚ）よりも外側に開口部が存在する。これにより、基板１１が主開口部２２から抜け落ちることを確実に防止しながら、半導体層１２の成膜面積を大きくすることができる。つまり、基板１１が抜け落ちる可能性があるのは主開口部２２であり、主開口部２２の大きさは基板押え部２３の端部２３ｚにより決定されるから、端部２３ｚの外側に小開口部２６を形成しても基板１１が抜け落ちることはない。
　小開口部２６の開口面積は、基板押え部２３の強度に問題のない範囲で大きいことが好ましい。小開口部２６の好適な開口面積は、基板押え部２３の形状等によっても異なるが、例えば第１面１１ａの面積に対して０％より大きく、０．３％以下程度とする。
　小開口部２６は、メインフレーム２４によって主開口部２２から分離されている。つまり、メインフレーム２４が主開口部２２と小開口部２６の間を横切って形成されているため、小開口部２６が主開口部２２につながることなく独立して形成される。これにより、例えば主開口部２２と小開口部２６をつなげて形成した場合と比べて、基板押え部２３（メインフレーム２４）の強度を向上させることができる。本実施形態では、メインフレーム２４と補助フレーム２５との間に小開口部２６が形成されている、
　小開口部２６は、基板押え部２３に複数形成されることが好適である。本実施形態では、２本の補助フレーム２５の間、及び各補助フレーム２５と枠部２１との間に、１つずつ合計３つの小開口部２６が形成されている。即ち、複数の補助フレーム２５によって小開口部２６が分離されている。小開口部２６の開口面積が同じである場合、原料ガスの回り込みによる成膜を図るため、太いフレームを少数設けるよりも、細いフレームを多数設ける方が好ましい。
　工程（ｂ）は、基板１１の第１面１１ａ上にマスク２０を配置する工程である。上記のように、複数の基板１１が配置されたトレイ１９にマスク２０を取り付けて、複数の基板１１をトレイ１９及びマスク２０で挟持する。マスク２０は、トレイ１９に設置された支持ピン２８が切欠き２７に嵌るように取り付けられる。基板１１と、トレイ１９及びマスク２０との隙間は、ホルダー１８を立てた状態で基板１１が大きく搖動することなく、基板１１の保持が不安定とならない程度に設定される。
　マスク２０のうち、基板押え部２３のみが第１面１１ａ上を覆う。即ち、第１面１１ａの端縁領域のうち、第１面１１ａの四隅のみがマスク２０で覆われており、第１面１１ａの基板押え部２３よりも内側に位置する領域は主開口部２２から露出している。更に、基板押え部２３には、小開口部２６が形成されているため、メインフレーム２４及び補助フレーム２５のみが第１面１１ａ上を覆っている。
　工程（ｃ）は、基板１１の第１面１１ａ上に半導体層１２を成膜する工程である。半導体層１２の成膜には、従来公知の成膜法、例えば蒸着法、スパッタリング法が適用できる。本実施形態では、化学気相成長（以下、「ＣＶＤ」という）を適用するものとする。工程（ｃ）では、第１面１１ａ上にマスク２０を配置して複数の基板１１を安定に保持したホルダー１８をＣＶＤ装置内に搬送して半導体層１２を成膜する。
　半導体層１２は、第１面１１ａ上において、マスク２０で覆われず露出した領域に成膜される。つまり、主開口部２２から露出した第１面１１ａの主成膜領域、及び小開口部２６から露出した第１面１１ａの四隅の一部に半導体層１２（第１成膜部１２ａ及び第２成膜部１２ｂ）が形成される。また、基板押え部２３は、２種類の細いフレームで構成されているため、各フレームに覆われた領域にも原料ガスが回り込み、半導体層１２（第３成膜部１２ｃ）が形成される。
　工程（ｃ）で成膜される半導体層１２は、例えばｉ型非晶質シリコン層及びｐ型非晶質シリコン層である。ＣＶＤによるｉ型非晶質シリコン層の成膜では、例えば水素（Ｈ2）で希釈したシランガス（ＳｉＨ4）を原料ガスとして使用する。ｐ型非晶質シリコン層の成膜では、例えばシラン（ＳｉＨ4）にジボラン（Ｂ2Ｈ6）を添加し、水素（Ｈ2）で希釈したものを原料ガスとして使用する。第２面１１ｂには、ｐ型非晶質シリコン層に代えて、例えばｎ型非晶質シリコン層が製膜される。ｎ型非晶質シリコン層の成膜には、例えばジボラン（Ｂ2Ｈ6）の代わりに、ホスフィン（ＰＨ3）を原料ガスとして使用する。
　工程（ｃ）が終了すると、例えば基板１１の第１面１１ａが鉛直上方を向くようにホルダー１８を配置し、マスク２０をトレイ１９から取り外す。次に、第２面１１ｂが鉛直上方（マスク２０側）を向くように基板１１を反転させ、再びマスク２０をトレイ１９に取り付ける。これにより、第２面１１ｂ上にマスク２０が配置され、第２面１１ｂの四隅が基板押え部２３に覆われる。半導体層１２は、第１面１１ａの場合と同様の方法で、第２面１１ｂ上に成膜することができる。
　上記製造方法によれば、半導体層１２の成膜工程において基板１１を安定に保持しながら、基板１１上の広範囲に半導体層１２を形成することができる。
　つまり、基板押え部２３のメインフレーム２４及び補助フレーム２５により、基板１１が主開口部２２から抜け落ちることを防止し、基板押え部２３に形成された小開口部２６が半導体層１２の成膜面積を拡大する。上述のように、基板１１が抜け落ちるおそれがあるのは主開口部２２である。マスク２０は、基板押え部２３の端部２３ｚ（主開口部２２の縁部）の外側に小開口部２６を形成することで、基板１１の抜け落ちを確実に防止しながらマスク２０全体として開口面積を大きくした設計である。マスク２０によれば、基板押え部２３の端部２３ｚを従来よりも内側に位置させて基板１１の保持性を向上させ、且つ半導体層１２の成膜面積を拡大することが可能になる。
　上記製造方法により製造された光電変換素子１０は、半導体層１２の成膜面積が広く、即ち発電有効面積が広いため、例えば優れた光電変換効率を有する。光電変換素子１０を用いることで、従来よりも出力が向上した太陽電池セルを提供することが可能である。
　上記実施形態は、本開示の目的を損なわない範囲で適宜設計変更できる。
　図８～図１０に、マスク２０の設計変更例（マスク３０，４０，５０）を示す。以下では、基板押え部以外の形状は、マスク２０の場合と同じとする。
　図８に例示するマスク３０は、メインフレーム２４のみで基板押え部３３が構成されている点で、マスク２０と異なる。この場合、補助フレーム２５が設けられていないため、その分、小開口部３６の開口面積が大きくなる。一方、マスク３０の場合、メインフレーム２４をマスク２０の場合と同じ幅で形成すると、マスク２０に比べて基板押え部３３の強度が低下する。基板押え部３３の強度を高くする必要がある場合は、メインフレーム２４の幅を多少太くしてもよい。或いは、メインフレーム２４上に補強部材を設ける等して、メインフレーム２４の厚みを厚くしてもよい。
　マスク３０を用いて半導体層１２を成膜した場合（後述のマスク４０，５０を用いた場合も同様）、第１面１１ａの外側に向かって、半導体層１２の厚みが減少した後、再び増加した成膜パターンが第１面１１ａの四隅に形成される。
　図９に例示するマスク４０は、補助フレーム４５が格子状（網目状）に設けられている点で、マスク２０と異なる。この場合、複数の補助フレーム４５の間に複数の小開口部４６が形成されている。マスク４０を用いた場合は、第１面１１ａの四隅に格子状（網目状）の成膜パターンが形成される。マスク４０は、複数の補助フレーム４５を設けたことにより、マスク２０，３０と比べて、基板押え部４３の強度が向上する。一方、マスク４０では、小開口部４６の開口面積が小さくなり易いため、各補助フレーム４５の幅を細くすることが好ましい。
　図１０に例示するマスク５０には、基板押え部５３に円形状の小開口部５６が複数形成されている。基板押え部５３は、基板押え部２３，４３のように細いフレームを組み合わせて形成されたものではなく、板状部に複数の貫通孔（小開口部５６）が形成されてなる。貫通孔の形状は、円形状に限定されず、楕円形状や多角形状であってもよい。
　本実施形態では、同じ形状の基板押え部（２３，３３，４３，５３）が、基板１１の少なくとも２箇所の隅に設けられる構成とした。しかし、本開示はこの構成に限定されず、例えば、基板押え部を四隅に設けるが、少なくとも１つの基板押え部は、他の３つの基板押え部と異なる形状としてもよい。具体的には、１箇所は図９、図１０に示すような多数の小開口部を有する基板押え部を採用し、３か所は小開口部の数が少ない、例えば図８に示すような小開口部を有する基板押え部を採用してもよい。基板押え部の形状を異ならせることで、例えば、成膜パターン１３を成膜中の基板１１の向きを示す情報として使用することができる。
　本実施形態では、基板押え部（２３，３３，４３，５３）が基板１１の第１面１１ａの四隅に設けられる構成とした。しかし、本開示はこの構成に限定されず、例えば、基板１１の第１面１１ａの４つの長辺に、それぞれの長辺に沿うように設けてもよい。基板押え部を基板１１の長辺に沿うように設ける場合であって、図７に示すような支持ピン２８の上に基板１１を配置する場合、基板押え部は少なくとも支持ピン２８と接触する長辺と反対の長辺に沿う位置に設けられる。
　１０　光電変換素子、１１　基板、１１ａ　第１面、１１ｂ　第２面、１１ｃ　長辺、１１ｄ　斜辺、１２　半導体層、１２ａ　第１成膜部、１２ｂ　第２成膜部、１２ｃ　第３成膜部、１３　成膜パターン、１４　透明導電層、１８　ホルダー、１９　トレイ、２０，３０，４０，５０　マスク、２１　枠部、２２　主開口部、２３，３３，４３，５３　基板押え部、２４，３４，４４　メインフレーム、２５，４５　補助フレーム、２６，３６，４６，５６　小開口部、２７　切欠き、２８　支持ピン、Ｃ　中心

Claims (10)

  1. 　基板と、
    　前記基板の少なくとも一方の面上に形成された成膜層と、
    　を備えた光電変換素子の製造方法であって、
    　主成膜領域を規定する主開口部、前記基板の前記一方の面の端縁領域を覆う基板押え部、及び当該押え部に形成された小開口部を有するマスクを準備し、
    　前記一方の面上に前記マスクを配置し、
    　前記マスクの前記各開口部を通して前記一方の面上に前記成膜層を形成する、光電変換素子の製造方法。
  2. 　前記基板は４つの長辺を備え、
    　前記基板押え部は、前記基板の前記一方の面上に前記マスクを配置したときに、前記基板の長辺のうちの１つの長辺の両端に対応する位置に設けられている、請求項１に記載の光電変換素子の製造方法。
  3. 　前記基板押え部は、前記基板の前記一方の面の四隅に対応する部分にそれぞれ設けられている、請求項２に記載の光電変換素子の製造方法。
  4. 　前記小開口部は、それぞれ独立して複数形成されている、請求項１に記載の光電変換素子の製造方法。
  5. 　前記基板押え部は、前記基板の前記一方の面上に前記マスクを配置したときに、前記一方の面の辺に沿って略直線状に延びるメインフレームと、当該フレームを補強する補助フレームと、を有し、
    　前記小開口部は、前記メインフレームと前記補助フレームとの間に形成されている、請求項４に記載の光電変換素子の製造方法。
  6. 　前記成膜層の前記一方の面上に、前記主開口部と前記小開口部とに対応する領域を含むように透明導電層を形成する、請求項１に記載の光電変換素子の製造方法。
  7. 　基板と、
    　前記基板の少なくとも一方の面上に形成された成膜層と、
    　を備え、
    　前記基板の前記一方の面の端縁領域には、前記一方の面の外側に向かって、前記成膜層の厚みが減少した後、再び増加した成膜パターンが形成されている、光電変換素子。
  8. 　前記成膜パターンは、前記一方の面の四隅にそれぞれ形成されている、請求項７に記載の光電変換素子。
  9. 　前記成膜層の前記一方の面上に、前記成膜パターンを含んで形成された透明導電層を更に備える、請求項８に記載の光電変換素子。
  10. 　前記一方の面の四隅に形成された前記成膜パターンのうちの少なくとも１つは、他の成膜パターンとは異なる、請求項８に記載の光電変換素子。
PCT/JP2015/000601 2014-03-25 2015-02-10 光電変換素子及び光電変換素子の製造方法 Ceased WO2015145944A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014061927 2014-03-25
JP2014-061927 2014-03-25

Publications (1)

Publication Number Publication Date
WO2015145944A1 true WO2015145944A1 (ja) 2015-10-01

Family

ID=54194506

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/000601 Ceased WO2015145944A1 (ja) 2014-03-25 2015-02-10 光電変換素子及び光電変換素子の製造方法

Country Status (1)

Country Link
WO (1) WO2015145944A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264376A (en) * 1991-06-24 1993-11-23 Texas Instruments Incorporated Method of making a thin film solar cell
JPH0927454A (ja) * 1995-07-13 1997-01-28 Fuji Electric Co Ltd 選択蒸着用マスク
JPH09129904A (ja) * 1995-10-26 1997-05-16 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
WO2012105155A1 (ja) * 2011-01-31 2012-08-09 三洋電機株式会社 光電変換装置及びその製造方法
JP2013118351A (ja) * 2011-10-31 2013-06-13 Mitsubishi Electric Corp 太陽電池の製造装置、太陽電池、及び太陽電池の製造方法
WO2014042114A1 (ja) * 2012-09-12 2014-03-20 シャープ株式会社 光電変換素子および光電変換素子の製造方法
WO2015025510A1 (ja) * 2013-08-21 2015-02-26 三洋電機株式会社 光電変換素子及び光電変換素子の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264376A (en) * 1991-06-24 1993-11-23 Texas Instruments Incorporated Method of making a thin film solar cell
JPH0927454A (ja) * 1995-07-13 1997-01-28 Fuji Electric Co Ltd 選択蒸着用マスク
JPH09129904A (ja) * 1995-10-26 1997-05-16 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
WO2012105155A1 (ja) * 2011-01-31 2012-08-09 三洋電機株式会社 光電変換装置及びその製造方法
JP2013118351A (ja) * 2011-10-31 2013-06-13 Mitsubishi Electric Corp 太陽電池の製造装置、太陽電池、及び太陽電池の製造方法
WO2014042114A1 (ja) * 2012-09-12 2014-03-20 シャープ株式会社 光電変換素子および光電変換素子の製造方法
WO2015025510A1 (ja) * 2013-08-21 2015-02-26 三洋電機株式会社 光電変換素子及び光電変換素子の製造方法

Similar Documents

Publication Publication Date Title
US20090151783A1 (en) Translucent solar cell and manufacturing method thereof
US10069022B2 (en) Solar cell and method for manufacturing same
US20120186634A1 (en) Solar cell apparatus and method of fabricating the same
US20200203540A1 (en) Solar cell and electronic device provided with said solar cell
JP2018085509A (ja) 太陽電池及びその製造方法
JP6125594B2 (ja) 光電変換装置の作製方法
CN102194900B (zh) 太阳能电池及其制造方法
TW201724538A (zh) 薄膜型太陽能電池及其製造方法
JPWO2013121840A1 (ja) 太陽電池モジュール
JP5894379B2 (ja) 光電変換装置
JP5868661B2 (ja) バイパスダイオードおよびその製造方法
JP4974545B2 (ja) 太陽電池ストリングの製造方法
US9960291B2 (en) Solar cell
WO2015145944A1 (ja) 光電変換素子及び光電変換素子の製造方法
KR100958707B1 (ko) 마스크를 이용한 ｃｉｇｓ 태양전지 패터닝 방법
KR101189368B1 (ko) 태양전지 및 태양전지 제조방법
JP7270598B2 (ja) 太陽電池およびその太陽電池を備えた電子機器
JP7270597B2 (ja) 太陽電池およびその太陽電池を備えた電子機器
KR101757877B1 (ko) 태양 전지 및 그의 제조 방법
JPH0518273B2 (ja)
WO2015025510A1 (ja) 光電変換素子及び光電変換素子の製造方法
US10074763B2 (en) Solar cell
KR20150052920A (ko) 태양 전지 제조용 스크라이빙 장치
KR20100111058A (ko) 광기전력 변환 소자의 제조 방법
WO2020158379A1 (ja) 太陽電池ストリング

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15767773

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 15767773

Country of ref document: EP

Kind code of ref document: A1