[go: up one dir, main page]

WO2014106966A1 - Dynamic memory device having selective refresh function based on read and write access, and selective refresh method therefor - Google Patents

Dynamic memory device having selective refresh function based on read and write access, and selective refresh method therefor Download PDF

Info

Publication number
WO2014106966A1
WO2014106966A1 PCT/KR2013/000558 KR2013000558W WO2014106966A1 WO 2014106966 A1 WO2014106966 A1 WO 2014106966A1 KR 2013000558 W KR2013000558 W KR 2013000558W WO 2014106966 A1 WO2014106966 A1 WO 2014106966A1
Authority
WO
WIPO (PCT)
Prior art keywords
refresh
cell
dynamic memory
bit
access
Prior art date
Application number
PCT/KR2013/000558
Other languages
French (fr)
Korean (ko)
Inventor
김선욱
이호균
최규현
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Publication of WO2014106966A1 publication Critical patent/WO2014106966A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing

Definitions

  • a dynamic memory history cell configured based on a refresh candidate designation unit for specifying one or more cells to be refreshed in the dynamic memory data cell based on a record of read access and write access stored in the dynamic memory history cell; Data exchange due to read or write access to one or more of the storage media And a controller configured to control recording and storage of the dynamic memory history cell, and to selectively refresh a cell designated by the refresh candidate designator.
  • the control unit may further include a bit value corresponding to a corresponding output access to a corresponding refresh bit vector cell when data is output from the row or one or more access blocks of the dynamic memory data cell to the LLC or the physical storage medium. Can be saved.
  • the dynamic memory controller 110 preferably includes a refresh candidate designation unit 112 that designates a candidate cell to be refreshed by setting a bit value for distinguishing a row or an access block to be refreshed.
  • the dynamic memory device 100 having the selective refresh function according to the read and write access may read at least one of the LLC 230 or the physical storage medium 300.
  • the dynamic memory device 100 For access and write access (0 in FIG. 2), it corresponds to a row or an access block (131) of the dynamic memory data cell 130 being accessed, and to each other according to the read access and the write access (1).
  • the refresh bit vector cell 141 whose bit values are updated to be differently distinguished, and each bit whose own bit value is updated in the plurality of refresh bit vector cells 141.
  • a dynamic memory history cell 140 having refresh bit cells 145 updated to a value representative of a value, based on the updated bit value of the refresh bit cell 145, A refresh candidate designation unit 112 and the refresh bit vector cell 143 and the refresh bit cell that designate one or more cells to be refreshed 131... 132 corresponding to the updated bit value in the data cell 130.
  • a control unit 111 that controls the update of the bit value of 146 and selectively refreshes the cells 131... 132 designated to be refreshed by the updated bit value in the refresh candidate designation unit 112. ) May be included.
  • the control unit 111 performs an OR bitwise operation on a bit value of the refresh bit vector cells 141... 142 represented by the bit value of the refresh bit cell 145. It is desirable to update to the bit value of cell 145.
  • the control unit 111 of the dynamic memory device 100 controls the refresh bit vector cells 141... 142 represented by the refresh bit cell 145. If one or more of the bit values is 1, the bit value of the refresh bit cell 145 is stored as 1. If the bit values of the refresh bit vector cells 141 ... 142 are all 0, the refresh bit cell 145 is stored. The bit value of can be stored as 0.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

The present invention relates to a dynamic memory device having a selective refresh function based on a read and write access and to a selective refresh method thereof, wherein a refresh operation is minimized by means of a selective refresh method in a dynamic memory semiconductor device.

Description

읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치 및 그 선택적 리프레쉬 방법Dynamic memory device with selective refresh function according to read and write access and its selective refresh method
본 발명은 동적 메모리 장치 및 그 리프레쉬 방법에 관한 것으로, 특히 동적 메모리 반도체 장치에서 선택적인 리프레쉬 방식을 통해 리프레쉬를 최소화하도록 한 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치 및 그 선택적 리프레쉬 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dynamic memory device and a refresh method thereof, and more particularly, to a dynamic memory device having a selective refresh function according to a read and write access to minimize refresh through a selective refresh method in a dynamic memory semiconductor device, and a selective refresh thereof. It is about a method.
DRAM(DYNAMIC RANDOM ACCESS MEMORY)과 같은 동적인 반도체 메모리 장치는 1-트랜지스터와 1-커패시터로 구성되는 메모리 셀 구조 특성상 리프레쉬 동작이 필수적이다. Dynamic semiconductor memory devices such as DRAM (DYNAMIC RANDOM ACCESS MEMORY) require a refresh operation due to the memory cell structure consisting of 1-transistor and 1-capacitor.
DRAM 셀 커패시터에 저장된 데이터는 주기적인 리프레쉬 동작을 통하여 유지 및 보존된다.Data stored in the DRAM cell capacitor is maintained and preserved through periodic refresh operations.
동적 메모리 장치에서의 이러한 리프레쉬 동작은 전력 소모를 증가시키며, 리프레쉬 동작이 많을수록 레이턴시(Latency)가 커져 데이터 입출력 속도의 효율성을 떨어트리는 요인으로 작용하게 된다.Such a refresh operation in a dynamic memory device increases power consumption. As the refresh operation increases, the latency increases, which reduces the efficiency of data input / output speed.
이러한 점을 개선하기 위해, 종래에도 선택적 리프레쉬 방식을 통해 동적 메모리 사용의 효율성을 향상시키는 구성 및 방법이 있었다.In order to improve this point, there has been a conventional configuration and method for improving the efficiency of dynamic memory use through the selective refresh method.
그러나, 종래의 동적 메모리에서의 선택적 리프레쉬 구성 및 방법은 동적 메모리와 연계된 메모리나 디스크 장치와 같은 다른 저장 장치와의 실제적 데이터 입출력 동작 방식을 고려하지 않고 단순히 입출력 시간이나 데이터의 상태 또는 동적 메모리 어레이(Array)의 내부 정보만을 이용하여 선택적인 리프레쉬를 수행하여 근본적인 리프레쉬 효율의 향상을 기대하기 어려웠다.However, conventional refresh configurations and methods in dynamic memory simply do not take into account the actual data input / output operations with other storage devices, such as memory or disk devices associated with dynamic memory, or simply by input / output time or data state or dynamic memory array. It was difficult to expect a fundamental improvement in refresh efficiency by performing selective refresh using only the internal information of (Array).
[선행기술문헌][Preceding technical literature]
[특허문헌][Patent Documents]
(특허문헌 1) 한국 등록 특허 제10-0642759호(Patent Document 1) Korean Registered Patent No. 10-0642759
전술한 문제점을 개선하기 위한 본 발명 실시 예의 목적은 동적 메모리와 직접적인 데이터 교환을 수행하는 LLC와 물리적 저장 매체의 읽기 접근 및 쓰기 접근을 기초로 데이터 셀을 선택적으로 리프레쉬함으로써 동적메모리, LLC 및 물리적 저장 매체간의 중복 데이터의 연관성을 고려하여 리프레쉬를 최소화하도록 한 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치 및 그 선택적 리프레쉬 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention for improving the above-described problem is to dynamically refresh a dynamic memory, LLC and physical storage by selectively refreshing data cells based on read access and write access of an LLC and a physical storage medium performing direct data exchange with the dynamic memory. The present invention provides a dynamic memory device having a selective refresh function according to a read and write access to minimize refresh in consideration of the association of duplicate data between media, and a selective refresh method thereof.
전술한 문제점을 개선하기 위한 본 발명 실시 예의 다른 목적은 데이터 셀의 행 또는 액세스 블록과 대응하는 리프레쉬 비트 벡터 셀 및 복수의 리프레쉬 비트 벡터 셀을 대표하는 리프레쉬 비트 셀을 구성함으로써 리프레쉬 비트 셀의 갱신된 비트 값에 근거하여 리프레쉬할 행 또는 액세스 블록을 선택적으로 지정하여 리프레쉬하도록 한 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치 및 그 선택적 리프레쉬 방법을 제공하는 것이다.Another object of an embodiment of the present invention for improving the above-described problem is to update a refresh bit cell by configuring a refresh bit cell representing a refresh bit vector cell and a plurality of refresh bit vector cells corresponding to a row or access block of the data cell. The present invention provides a dynamic memory device having a selective refresh function according to a read and write access to selectively refresh a row or an access block to be refreshed based on a bit value, and a selective refresh method thereof.
상기한 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 동적 메모리 장치는 동적 메모리 데이터 셀을 통해, 프로세서(Processor)의 LLC(Last Level Cache) 및 HDD(Hard Disk Drive) 또는 SSD(Solid State Drive)인 물리적 저장 매체 사이에서 데이터를 전달하는 동적 메모리 장치로서, 상기 LLC 또는 상기 물리적 저장 매체 중 하나 이상의 읽기 접근 및 쓰기 접근에 따른 기록이 저장되며, 상기 동적 메모리 데이터 셀의 행마다 액세스 블록의 수를 기준으로 구성된 동적 메모리 히스토리 셀, 상기 동적 메모리 히스토리 셀에 저장된 읽기 접근 및 쓰기 접근의 기록에 근거하여 상기 동적 메모리 데이터 셀에서 하나 이상의 리프레쉬할 셀을 지정하는 리프레쉬 후보 지정부 및 상기 LLC 또는 상기 물리적 저장 매체 중 하나 이상의 읽기 접근 및 쓰기 접근에 따른 데이터 교환 시에 상기 동적 메모리 히스토리 셀의 기록 저장을 제어하며, 상기 리프레쉬 후보 지정부에서 지정된 셀을 선택적으로 리프레쉬하는 제어부를 포함한다.A dynamic memory device according to an embodiment of the present invention for achieving the above object is a LLC (Last Level Cache) and a HDD (Hard Disk Drive) or SSD (Solid State Drive) of a processor through a dynamic memory data cell A dynamic memory device for transferring data between physical storage media, wherein a record according to read access and write access of at least one of the LLC or the physical storage media is stored, the number of access blocks per row of the dynamic memory data cells. A dynamic memory history cell configured based on a refresh candidate designation unit for specifying one or more cells to be refreshed in the dynamic memory data cell based on a record of read access and write access stored in the dynamic memory history cell; Data exchange due to read or write access to one or more of the storage media And a controller configured to control recording and storage of the dynamic memory history cell, and to selectively refresh a cell designated by the refresh candidate designator.
상기 제어부는 상기 동적 메모리 히스토리 셀에 상기 LLC의 캐쉬 라인(Cache line) 갱신에 의한 읽기 접근 및 쓰기 접근 또는 상기 물리적 저장 매체와의 페이징(Paging)에 의한 읽기 접근 및 쓰기 접근에 따른 기록을 저장한다.The controller stores in the dynamic memory history cell a record according to a read access and a write access by a cache line update of the LLC or a read access and a write access by paging the physical storage medium. .
상기 제어부는 상기 동적 메모리 히스토리 셀에 비트(Bit) 값으로 상기 읽기 접근과 상기 쓰기 접근을 서로 상이하게 구분하여 상기 기록으로 저장한다.The control unit stores the read access and the write access differently from each other in the dynamic memory history cell by a bit value, and stores the read access and the write access.
이때, 상기 동적 메모리 히스토리 셀은 상기 동적 메모리 데이터 셀의 행(Row) 또는 하나 이상의 액세스 블록(Access Block)의 읽기 접근 및 쓰기 접근의 기록이 비트(Bit) 값으로 서로 상이하게 구분되어 저장되도록 상기 행 또는 하나 이상의 액세스 블록에 대응하여 비트 값이 저장되는 리프레쉬 비트 벡터 셀(Refresh Bit Vector Cells)을 구비하는 것이 바람직하다.In this case, the dynamic memory history cell is configured such that records of read access and write access of a row or one or more access blocks of the dynamic memory data cell are stored differently from each other by bit values. It is desirable to have Refresh Bit Vector Cells in which bit values are stored corresponding to a row or one or more access blocks.
또한, 상기 동적 메모리 히스토리 셀은 기 설정된 기준에 따라, 복수의 상기 리프레쉬 비트 벡터 셀에 저장된 각각의 비트 값을 대표하는 비트(Bit) 값이 저장되는 리프레쉬 비트 셀(Refresh Bit Cells)을 더 구비하는 것이 바람직하다.The dynamic memory history cell may further include refresh bit cells in which bit values representing respective bit values stored in a plurality of refresh bit vector cells are stored according to preset criteria. It is preferable.
이때, 상기 리프레쉬 후보 지정부는 상기 리프레쉬 비트 셀의 저장된 비트 값에 근거하여, 상기 동적 메모리 데이터 셀에서 상기 저장된 비트 값에 대응하는 하나 이상의 리프레쉬할 셀을 지정하고, 상기 제어부는 상기 리프레쉬 비트 벡터 셀 및 상기 리프레쉬 비트 셀의 비트 값의 저장을 제어하며, 상기 리프레쉬 후보 지정부에서 상기 저장된 비트 값에 의해 리프레쉬하도록 지정된 셀을 선택적으로 리프레쉬한다..In this case, the refresh candidate designator designates one or more cells to be refreshed corresponding to the stored bit values in the dynamic memory data cell based on the stored bit values of the refresh bit cell, and the controller is configured to refresh the refresh bit vector cell and And control the storage of the bit value of the refresh bit cell, and selectively refresh the cell designated to be refreshed by the stored bit value in the refresh candidate designation unit.
상기 제어부는 상기 LLC 또는 상기 물리적 저장 매체로부터 상기 동적 메모리 데이터 셀의 행 또는 하나 이상의 액세스 블록으로 데이터가 입력될 때, 그에 대응하는 리프레쉬 비트 벡터 셀에 해당 입력 접근에 대응하는 비트 값으로 1을 저장할 수 있다.When the data is input from the LLC or the physical storage medium into the row or one or more access blocks of the dynamic memory data cell, the controller stores 1 as a bit value corresponding to the corresponding input access in the corresponding refresh bit vector cell. Can be.
또한, 상기 제어부는 상기 동적 메모리 데이터 셀의 행 또는 하나 이상의 액세스 블록으로부터 상기 LLC 또는 상기 물리적 저장 매체로 데이터가 출력될 때, 그에 대응하는 리프레쉬 비트 벡터 셀에 해당 출력 접근에 대응하는 비트 값으로 0을 저장할 수 있다.The control unit may further include a bit value corresponding to a corresponding output access to a corresponding refresh bit vector cell when data is output from the row or one or more access blocks of the dynamic memory data cell to the LLC or the physical storage medium. Can be saved.
더불어, 상기 제어부는 상기 리프레쉬 비트 셀이 대표하는 상기 리프레쉬 비트 벡터 셀의 비트 값 중 하나 이상이 1이면 상기 리프레쉬 비트 셀의 비트 값을 1로 저장하며, 상기 리프레쉬 비트 벡터 셀의 비트 값이 모두 0이면 상기 리프레쉬 비트 셀의 비트 값을 0으로 저장할 수 있다.In addition, the control unit stores a bit value of the refresh bit cell as 1 when at least one of the bit values of the refresh bit vector cell represented by the refresh bit cell is 1, and all bit values of the refresh bit vector cell are 0. In this case, the bit value of the refresh bit cell may be stored as zero.
한편, 상기 리프레쉬 후보 지정부는 상기 리프레쉬 비트 셀의 비트 값이 0이면 상기 리프레쉬 비트 셀에 대응하는 상기 동적 메모리 데이터 셀의 해당 행 또는 해당 액세스 블록의 셀은 리프레쉬할 셀에서 제외하는 것이 바람직하다.Meanwhile, when the bit value of the refresh bit cell is 0, the refresh candidate designator may exclude a cell of the row or the access block of the dynamic memory data cell corresponding to the refresh bit cell from the cell to be refreshed.
상기 제어부는 비트 값이 1인 리프레쉬 비트 셀이 대표하는 리프레쉬 비트 벡터 셀의 비트 값이 0인 개수가 기 설정된 기준 이상이면 상기 동적 메모리 데이터 셀에서 상기 리프레쉬 비트 벡터 셀에 대응하는 행 또는 하나 이상의 액세스 블록에 대응하는 셀의 비트 값을 모두 상기 LLC로 전송할 수 있다.The controller may be configured to access a row or one or more accesses corresponding to the refresh bit vector cell in the dynamic memory data cell when the number of bits of the refresh bit vector cell represented by the refresh bit cell having the bit value of 1 is equal to or greater than a preset reference value. All bit values of the cell corresponding to the block may be transmitted to the LLC.
상기 제어부는 비트 값이 1인 리프레쉬 비트 셀이 대표하는 리프레쉬 비트 벡터 셀의 비트 값이 1인 개수가 기 설정된 기준 이상이면 상기 동적 메모리 데이터 셀에서 상기 리프레쉬 비트 벡터 셀에 대응하는 행 또는 하나 이상의 액세스 블록에 대응하는 셀의 비트 값을 모두 상기 물리적 저장 매체로 전송할 수도 있다.The control unit may access a row or one or more accesses corresponding to the refresh bit vector cell in the dynamic memory data cell when the number of bit values of the refresh bit vector cell represented by the refresh bit cell having the bit value of 1 is equal to or greater than a preset reference value. All of the bit values of the cell corresponding to the block may be transmitted to the physical storage medium.
또한, 상기 제어부는 상기 LLC 또는 상기 물리적 저장 매체로 전송한 상기 동적 메모리 데이터 셀의 해당 셀에 대응하는 리프레쉬 비트 벡터 셀 및 이를 대표하는 리프레쉬 비트 셀의 비트 값을 모두 0으로 설정할 수도 있다.In addition, the control unit may set all of the bit values of the refresh bit vector cell corresponding to the corresponding cell of the dynamic memory data cell transmitted to the LLC or the physical storage medium and the refresh bit cell representative thereof to zero.
한편, 상기 리프레쉬 비트 벡터 셀의 개수는 행 버퍼 크기(Row buffer size) / 동적 메모리 데이터 셀의 액세스 블록 크기(DRAM access block size)인 것이 바람직하다.Meanwhile, the number of refresh bit vector cells is preferably a row buffer size / DRAM access block size of a dynamic memory data cell.
이때, 상기 동적 메모리 데이터 셀의 액세스 블록 크기는 상기 LLC의 캐쉬 라인 크기(Cache line size)인 것이 더욱 바람직하다.In this case, the access block size of the dynamic memory data cell is more preferably the cache line size of the LLC.
상기한 목적을 달성하기 위한 본 발명의 다른 실시 예에 따른 동적 메모리 장치는 동적 메모리 데이터 셀을 통해, 프로세서(Processor)의 LLC(Last Level Cache) 및 HDD(Hard Disk Drive) 또는 SSD(Solid State Drive)인 물리적 저장 매체 사이에서 데이터를 전달하는 동적 메모리 장치로서, 상기 LLC 또는 상기 물리적 저장 매체 중 하나 이상의 읽기 접근 및 쓰기 접근에 대해, 접근되는 상기 동적 메모리 데이터 셀의 행 또는 액세스 블록(Access Block)과 대응하며, 상기 읽기 접근과 쓰기 접근에 따라 서로 상이하게 구분되도록 비트 값이 갱신되는 리프레쉬 비트 벡터 셀 및 기 설정된 기준에 따라 자신의 비트(Bit) 값을 복수의 상기 리프레쉬 비트 벡터 셀에 갱신된 각각의 비트 값을 대표하는 값으로 갱신되는 리프레쉬 비트 셀(Refresh Bit Cells)을 구비하는 동적 메모리 히스토리 셀, 상기 리프레쉬 비트 셀의 갱신된 비트 값에 근거하여, 상기 동적 메모리 데이터 셀에서 상기 갱신된 비트 값에 대응하는 하나 이상의 리프레쉬할 셀을 지정하는 리프레쉬 후보 지정부 및 상기 리프레쉬 비트 벡터 셀 및 상기 리프레쉬 비트 셀의 비트 값의 갱신을 제어하며, 상기 리프레쉬 후보 지정부에서 상기 갱신된 비트 값에 의해 리프레쉬하도록 지정된 셀을 선택적으로 리프레쉬하는 제어부를 포함한다.A dynamic memory device according to another embodiment of the present invention for achieving the above object is a LLC (Last Level Cache) and a HDD (Hard Disk Drive) or SSD (Solid State Drive) of a processor through a dynamic memory data cell A dynamic memory device for transferring data between physical storage media, the read or write access of one or more of the LLC or the physical storage media, the row or access block of the dynamic memory data cell being accessed. And a refresh bit vector cell in which bit values are updated to be differently distinguished from each other according to the read access and the write access, and their bit values are updated in the plurality of refresh bit vector cells according to a predetermined criterion. A dynamic memory history cell having Refresh Bit Cells updated with a value representative of each bit value, A refresh candidate designation unit for designating one or more cells to be refreshed corresponding to the updated bit value in the dynamic memory data cell and the refresh bit vector cell and the refresh bit cell based on the updated bit value of the refresh bit cell; And a control unit for controlling the update of the bit value of and selectively refreshing a cell designated to be refreshed by the updated bit value in the refresh candidate designation unit.
상기 제어부는 상기 리프레쉬 비트 셀의 비트 값이 대표하는 상기 리프레쉬 비트 벡터 셀들의 비트 값을 OR 비트 연산(OR Bitwise operation)한 비트 값을 상기 리프레쉬 비트 셀의 비트 값으로 갱신할 수 있다.The controller may update a bit value obtained by performing an OR bitwise operation on a bit value of the refresh bit vector cells represented by a bit value of the refresh bit cell to a bit value of the refresh bit cell.
또한, 상기 제어부는 비트 값이 0 또는 1인 리프레쉬 비트 셀이 대표하는 리프레쉬 비트 벡터 셀의 비트 값이 상기 리프레쉬 비트 셀의 비트 값과 상이한 개수가 기 설정된 기준 이상이면 상기 동적 메모리 데이터 셀에서 상기 리프레쉬 비트 벡터 셀에 대응하는 행 또는 하나 이상의 액세스 블록에 대응하는 셀의 비트 값을 모두 상기 LLC 또는 상기 물리적 저장 매체로 전송할 수 있다.The controller may be configured to refresh the dynamic memory data cell when the number of bits of a refresh bit vector cell represented by a refresh bit cell having a bit value of 0 or 1 is greater than or equal to a preset reference value. All of the bit values of a row corresponding to a bit vector cell or a cell corresponding to one or more access blocks may be transmitted to the LLC or the physical storage medium.
더불어, 상기 제어부는 상기 LLC 또는 상기 물리적 저장 매체로 전송한 상기 동적 메모리 데이터 셀의 셀에 대응하는 리프레쉬 비트 벡터 셀 및 이를 대표하는 리프레쉬 비트 셀의 비트 값을 상기 리프레쉬 비트 셀이 저장했던 비트 값과 다른 값으로 모두 갱신하는 것이 바람직하다.The control unit may further include a bit value of the refresh bit cell storing a refresh bit vector cell corresponding to a cell of the dynamic memory data cell transmitted to the LLC or the physical storage medium and a refresh bit cell representative thereof. It is desirable to update all other values.
한편, 상기 리프레쉬 비트 벡터 셀의 개수는 행 버퍼 크기(Row buffer size) / 동적 메모리 데이터 셀의 액세스 블록 크기(DRAM access block size)일 수 있다.The number of refresh bit vector cells may be a row buffer size / DRAM access block size of a dynamic memory data cell.
상기 동적 메모리 데이터 셀의 액세스 블록의 크기는 상기 LLC의 캐쉬 라인 크기(Cache line size)일 수 있다.The size of the access block of the dynamic memory data cell may be a cache line size of the LLC.
상기한 목적을 달성하기 위한 본 발명의 또 다른 실시 예에 따른 선택적 리프레쉬 방법은 동적 메모리 데이터 셀을 통해, 프로세서(Processor)의 LLC(Last Level Cache) 및 HDD(Hard Disk Drive) 또는 SSD(Solid State Drive)인 물리적 저장 매체 사이에서 데이터를 전달하는 동적 메모리 장치의 선택적 리프레쉬 방법으로서, 제어부가 상기 동적 메모리 데이터 셀의 행마다 액세스 블록의 수를 기준으로 구성된 동적 메모리 히스토리 셀에 상기 LLC 또는 상기 물리적 저장 매체 중 하나 이상의 읽기 접근 및 쓰기 접근에 따른 기록을 저장하는 단계, 리프레쉬 후보 지정부가 상기 동적 메모리 히스토리 셀에 저장된 읽기 접근 및 쓰기 접근의 기록에 근거하여 상기 동적 메모리 데이터 셀에서 하나 이상의 리프레쉬할 셀을 지정하는 단계 및 상기 제어부가 상기 리프레쉬 후보 지정부에서 지정된 셀을 선택적으로 리프레쉬하는 단계를 포함한다.Selective refresh method according to another embodiment of the present invention for achieving the above object is a LLC (Last Level Cache) and HDD (Hard Disk Drive) or SSD (Solid State) of the processor through a dynamic memory data cell A selective refresh method of a dynamic memory device for transferring data between physical storage media, wherein the control unit stores the LLC or the physical storage in a dynamic memory history cell configured based on the number of access blocks per row of the dynamic memory data cells. Storing a record according to one or more read accesses and write accesses of a medium, wherein a refresh candidate designator selects one or more cells to be refreshed in the dynamic memory data cell based on a record of read accesses and write accesses stored in the dynamic memory history cell; Designating and the control unit designates the refresh candidate In a step of selectively refreshing the specified cell.
상기한 목적을 달성하기 위한 본 발명의 또 다른 실시 예에 따른 선택적 리프레쉬 방법은 동적 메모리 데이터 셀을 통해, 프로세서(Processor)의 LLC(Last Level Cache) 및 HDD(Hard Disk Drive) 또는 SSD(Solid State Drive)인 물리적 저장 매체 사이에서 데이터를 전달하는 동적 메모리 장치의 선택적 리프레쉬 방법으로서, 제어부가 상기 LLC 또는 상기 물리적 저장 매체 중 하나 이상의 읽기 접근 및 쓰기 접근에 대해, 접근되는 상기 동적 메모리 데이터 셀의 행 또는 액세스 블록에 대응하는 리프레쉬 비트 벡터 셀에 상기 읽기 접근과 쓰기 접근에 따라 서로 상이하게 구분되도록 비트 값을 갱신하는 단계, 상기 제어부가 기 설정된 기준에 따라 복수의 리프레쉬 비트 벡터 셀에 대응하는 리프레쉬 비트 셀의 비트 값을 상기 복수의 리프레쉬 비트 벡터 셀에 갱신된 각각의 비트 값을 대표하는 값으로 갱신하는 단계, 리프레쉬 후보 지정부가 상기 리프레쉬 비트 셀의 갱신된 비트 값에 근거하여, 상기 동적 메모리 데이터 셀에서 상기 갱신된 비트 값에 대응하는 하나 이상의 리프레쉬할 셀을 지정하는 단계 및 상기 제어부가 상기 리프레쉬 후보 지정부에서 상기 갱신된 비트 값에 의해 리프레쉬하도록 지정된 셀을 선택적으로 리프레쉬하는 단계를 포함한다.Selective refresh method according to another embodiment of the present invention for achieving the above object is a LLC (Last Level Cache) and HDD (Hard Disk Drive) or SSD (Solid State) of the processor through a dynamic memory data cell A method of selectively refreshing a dynamic memory device for transferring data between physical storage media, the method comprising: a row of dynamic memory data cells accessed by a controller for read access and write access of one or more of the LLC or the physical storage media. Or updating a bit value in a refresh bit vector cell corresponding to an access block so as to be different from each other according to the read access and the write access, wherein the control unit refresh bits corresponding to a plurality of refresh bit vector cells according to a preset criterion. Each ratio of the bit value of the cell updated to the plurality of refresh bit vector cells Updating, by a refresh candidate designator, at least one cell to be refreshed corresponding to the updated bit value in the dynamic memory data cell based on the updated bit value of the refresh bit cell; And selectively refreshing, by the control unit, a cell designated to be refreshed by the updated bit value in the refresh candidate designation unit.
또한, 상기 본 발명의 또 다른 실시 예에 따른 선택적 리프레쉬 방법은 상기 제어부가 상기 LLC 또는 상기 물리적 저장 매체가 요청한 상기 동적 메모리 데이터 셀의 읽기 접근에 대해 요청한 LLC 또는 물리적 저장 매체로 해당 행 또는 액세스 블록의 데이터를 전송하는 단계 및 상기 제어부가 상기 LLC 또는 상기 물리적 저장 매체와의 상기 동적 메모리 데이터 셀의 쓰기 접근에 대해 상기 LLC 또는 물리적 저장 매체로부터 해당 행 또는 액세스 블록의 데이터를 전송받아 저장하는 단계를 더 포함할 수도 있다.In addition, the selective refresh method according to another embodiment of the present invention, the row or access block to the LLC or physical storage medium requested by the control unit for the read access of the dynamic memory data cell requested by the LLC or the physical storage medium. Transmitting data of the row or access block from the LLC or the physical storage medium for the write access of the dynamic memory data cell with the LLC or the physical storage medium. It may further include.
본 발명의 일 실시 예에 따른 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치 및 그 선택적 리프레쉬 방법은 동적 메모리와 직접적인 데이터 교환을 수행하는 LLC와 물리적 저장 매체의 읽기 접근 및 쓰기 접근을 기초로 데이터 셀을 선택적으로 리프레쉬함으로써 동적메모리, LLC 및 물리적 저장 매체간의 중복 데이터의 연관성을 고려하여 리프레쉬를 최소화하도록 하여 전력 소모를 감소시키며 실질적인 리프레쉬 효율 및 로우 버퍼 히트 비율을 높이는 효과가 있다.According to an embodiment of the present invention, a dynamic memory device having a selective refresh function according to a read and write access method and a selective refresh method thereof may be used for read access and write access of an LLC and a physical storage medium performing direct data exchange with the dynamic memory. By selectively refreshing the data cells based on the redundant data between the dynamic memory, the LLC, and the physical storage medium, the refresh is minimized to reduce the power consumption and increase the effective refresh efficiency and the low buffer hit ratio.
본 발명의 일 실시 예에 따른 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치 및 그 선택적 리프레쉬 방법은 데이터 셀의 행 또는 액세스 블록과 대응하는 리프레쉬 비트 벡터 셀 및 복수의 리프레쉬 비트 벡터 셀을 대표하는 리프레쉬 비트 셀을 구성함으로써 리프레쉬 비트 셀의 갱신된 비트 값에 근거하여 리프레쉬할 행 또는 액세스 블록을 선택적으로 지정하여 리프레쉬하도록 하여 메모리 접근 시간을 감소시키고 읽기 및 쓰기 성능을 향상시키는 효과가 있다.According to an embodiment of the present invention, a dynamic memory device having a selective refresh function according to a read and write access method and a selective refresh method thereof include a refresh bit vector cell and a plurality of refresh bit vector cells corresponding to a row or an access block of a data cell. By configuring a refresh bit cell that is representative of the refresh bit cell, it is possible to selectively specify a row or an access block to refresh based on the updated bit value of the refresh bit cell, thereby reducing memory access time and improving read and write performance. .
도 1은 본 발명의 일 실시 예에 따른 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치의 개략도.1 is a schematic diagram of a dynamic memory device having a selective refresh function according to a read and write access according to an embodiment of the present invention.
도 2는 본 발명의 일 실시 예에 따른 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치의 구성도.2 is a block diagram of a dynamic memory device having a selective refresh function according to a read and write access according to an embodiment of the present invention.
도 3은 본 발명의 일 실시 예에 따른 제어부의 리프레쉬 동작의 순서도.3 is a flowchart illustrating a refresh operation of a controller according to an embodiment of the present invention.
도 4는 본 발명의 일 실시 예에 따른 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치의 동작 예시도.4 is a diagram illustrating an operation of a dynamic memory device having a selective refresh function according to a read and write access according to an embodiment of the present invention.
도 5 내지 도 8은 본 발명의 일 실시 예에 따른 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 방법의 순서도.5 to 8 are flowcharts of a selective refresh method according to a read and write access according to an embodiment of the present invention.
상기한 바와 같은 본 발명을 첨부된 도면들과 실시 예들을 통해 상세히 설명하도록 한다.The present invention as described above will be described in detail with reference to the accompanying drawings and embodiments.
도 1은 본 발명의 일 실시 예에 따른 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치(100)의 개략도다.1 is a schematic diagram of a dynamic memory device 100 having a selective refresh function according to a read and write access according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치(100)는 동적 메모리 데이터 셀(130)을 통해, 프로세서(Processor)의 LLC(Last Level Cache) 및 HDD(Hard Disk Drive) 또는 SSD(Solid State Drive)인 물리적 저장 매체 사이에서 데이터를 전달하는 동적 메모리 장치로서, 상기 LLC 또는 상기 물리적 저장 매체 중 하나 이상의 읽기 접근 및 쓰기 접근(1)에 따른 기록이 저장(2,3)되며, 상기 동적 메모리 데이터 셀(130)의 행마다 액세스 블록의 수를 기준으로 구성된 동적 메모리 히스토리 셀(140), 상기 동적 메모리 히스토리 셀(140)에 저장된 읽기 접근 및 쓰기 접근의 기록에 근거하여 상기 동적 메모리 데이터 셀(130)에서 하나 이상의 리프레쉬할 셀을 지정하는 동적 메모리 콘트롤러(110)를 포함한다.Referring to FIG. 1, a dynamic memory device 100 having a selective refresh function according to a read and write access according to an exemplary embodiment of the present invention may use an LLC (processor) LLC of a processor through a dynamic memory data cell 130. A dynamic memory device that transfers data between a physical storage medium such as a last level cache (HDD) and a hard disk drive (HDD) or a solid state drive (SSD), wherein the read access and write access (1) ) Is stored (2, 3), and stored in the dynamic memory history cell 140 and the dynamic memory history cell 140 configured based on the number of access blocks for each row of the dynamic memory data cell 130 And a dynamic memory controller 110 that specifies one or more cells to refresh in the dynamic memory data cell 130 based on the write of read access and write access.
상기 동적 메모리 콘트롤러(110)는 상기 LLC 또는 상기 물리적 저장 매체 중 하나 이상의 읽기 접근 및 쓰기 접근에 따른 데이터 교환 시에 상기 동적 메모리 히스토리 셀(140)의 기록 저장을 제어하며, 상기 지정된 셀을 선택적으로 리프레쉬(4)한다.The dynamic memory controller 110 controls the write storage of the dynamic memory history cell 140 during data exchange according to read access and write access of one or more of the LLC or the physical storage medium, and selectively selects the designated cell. Refresh (4).
상기 동적 메모리 장치(100)에 대한 기본적 구성의 바람직한 실시 예로서, DRAM과 같은 동적 메모리 반도체 장치를 들 수 있다.A preferred embodiment of the basic configuration of the dynamic memory device 100 may be a dynamic memory semiconductor device such as a DRAM.
상술한 바와 같이, 본 발명의 일 실시 예에 따른 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치(100)는 기존의 DRAM 셀(130: cell) 구조에 동적 메모리 히스토리 셀(140: DRAM history cell)을 추가하여 구성하는 것이 바람직하다.As described above, the dynamic memory device 100 having the selective refresh function according to the read and write access according to the embodiment of the present invention has a dynamic memory history cell 140 in the existing DRAM cell 130 cell structure. DRAM history cell) is preferably configured.
상기 동적 메모리 히스토리 셀(140)은 상기 동적 메모리 콘트롤러(110)의 DRAM에 대한 읽기 및 쓰기 요청(read/write request)의 기록(read/write history)을 관리하며, 상기 동적 메모리 콘트롤러(110)는 상기 기록을 이용하여 기존의 동적 메모리 데이터 셀(130)을 선택적으로 리프레쉬 한다.The dynamic memory history cell 140 manages a read / write history of read / write requests for DRAM of the dynamic memory controller 110, and the dynamic memory controller 110 The writes are used to selectively refresh existing dynamic memory data cells 130.
이때, 상기 동적 메모리 히스토리 셀(140)은 기존의 일반적인 순차적 리프레쉬 정책을 그대로 이용하여 리프레쉬(0)할 수 있다.In this case, the dynamic memory history cell 140 may refresh (0) using an existing general sequential refresh policy as it is.
또한, 바람직한 실시 예로서, 상기 동적 메모리 콘트롤러(110)는 상기 동적 메모리 히스토리 셀(140)에 상기 LLC의 캐쉬 라인(Cache line) 갱신에 의한 읽기 접근 및 쓰기 접근 또는 상기 물리적 저장 매체와의 페이징(Paging)에 의한 읽기 접근 및 쓰기 접근에 따른 기록을 저장(2,3)한다.In addition, according to a preferred embodiment, the dynamic memory controller 110 reads and writes accesses to the dynamic memory history cell 140 by updating the cache line of the LLC or paging with the physical storage medium. Record (2,3) according to read access and write access by Paging).
이때, 더욱 바람직하게는, 상기 동적 메모리 콘트롤러(110)는 상기 동적 메모리 히스토리 셀(140)에 비트(Bit) 값으로 상기 읽기 접근과 상기 쓰기 접근(1)을 서로 상이하게 구분하여 상기 기록으로 저장(2,3)하는 것이 바람직하다.At this time, more preferably, the dynamic memory controller 110 stores the read access and the write access 1 differently from each other by using a bit value in the dynamic memory history cell 140 and stores them as the records. It is preferable to (2, 3).
본 발명의 일 실시 예에 따른 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치(100)는 상술한 바와 같이, 동적 메모리 데이터 셀(130)에 대한 읽기 접근 및 쓰기 접근에 대한 기록을 기반으로 개선된 선택적 리프레쉬 정책을 통해 리프레쉬를 최소화하여 전력소모를 줄이며 동시에 읽기 및 쓰기 성능을 향상시키는 방법을 적용한 것이다.The dynamic memory device 100 having the selective refresh function according to the read and write access according to an embodiment of the present invention, as described above, writes the read access and the write access to the dynamic memory data cell 130. Based on the improved selective refresh policy, it minimizes the refresh to reduce power consumption and at the same time improves the read and write performance.
즉, 본 발명의 일 실시 예에 따른 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치(100)는 상기 동적 메모리 장치(100)와 직접적으로 연결되어 데이터 입출력이 가장 빈번한 LLC 또는 물리적 저장 매체와의 상호 작용을 반영하여 선택적인 데이터 리프레쉬를 수행(4)하여 파워 및 에너지 측면에서 좋은 효율을 보인다. 동시에 메모리 접근시간을 감소시키고, 로우 버퍼 히트 비율을 높일 수 있다.That is, the dynamic memory device 100 having the selective refresh function according to the read and write access according to an embodiment of the present invention is directly connected to the dynamic memory device 100 so that data input / output is most frequented by LLC or physical storage. Selective data refresh is performed to reflect the interaction with the medium (4), showing good efficiency in terms of power and energy. At the same time, it reduces memory access time and increases the low buffer hit ratio.
도 2는 본 발명의 일 실시 예에 따른 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치(100)의 구성도다.2 is a block diagram of a dynamic memory device 100 having a selective refresh function according to a read and write access according to an embodiment of the present invention.
도 2를 참조하면, 본 발명의 일 실시 예에 따른 동적 메모리 히스토리 셀(140)은 상기 동적 메모리 데이터 셀(130)과 같은 구조 또는 유사한 구조의 리프레쉬 비트 벡터 셀(143: Refresh Bit Vector Cells)과 리프레쉬 비트 셀(146: Refresh Bit Cells)로 구성할 수 있다.Referring to FIG. 2, the dynamic memory history cell 140 according to an embodiment of the present invention may include a refresh bit vector cell 143 having the same structure as or similar to that of the dynamic memory data cell 130. It may be configured as refresh bit cells (146).
이때, 상기 동적 메모리 콘트롤러(110)는 리프레쉬를 수행할 행 또는 액세스 블록을 구별하기 위한 비트 값을 설정하여 리프레쉬할 후보 셀을 지정하는 리프레쉬 후보 지정부(112)를 포함하는 것이 바람직하다.In this case, the dynamic memory controller 110 preferably includes a refresh candidate designation unit 112 that designates a candidate cell to be refreshed by setting a bit value for distinguishing a row or an access block to be refreshed.
바람직한 실시 예로서, 상기 동적 메모리 히스토리 셀(140)은 상기 동적 메모리 데이터 셀(130)의 행(Row) 또는 하나 이상의 액세스 블록(Access Block)의 읽기 접근 및 쓰기 접근(1)의 기록이 비트(Bit) 값으로 서로 상이하게 구분되어 저장되도록 상기 행 또는 하나 이상의 액세스 블록에 대응하여 비트 값이 저장되는 리프레쉬 비트 벡터 셀(143)을 구비할 수 있다.According to a preferred embodiment, the dynamic memory history cell 140 has a bit of read and write access 1 of a row or one or more access blocks of the dynamic memory data cell 130. A refresh bit vector cell 143 in which a bit value is stored corresponding to the row or one or more access blocks may be provided to be stored differently from each other as a Bit) value.
더욱 바람직한 실시 예로서, 상기 동적 메모리 히스토리 셀(140)은 기 설정된 기준에 따라, 복수의 상기 리프레쉬 비트 벡터 셀(143)에 저장된 각각의 비트 값을 대표하는 비트(Bit) 값이 저장되는 리프레쉬 비트 셀(146)을 더 구비할 수 있다.According to a preferred embodiment, the dynamic memory history cell 140 is a refresh bit in which a bit value representing each bit value stored in the plurality of refresh bit vector cells 143 is stored according to a preset criterion. The cell 146 may be further provided.
다른 바람직한 실시 예로서, 상기 리프레쉬 비트 벡터 셀(143)의 개수는 행 버퍼 크기(Row buffer size) / 동적 메모리 데이터 셀의 액세스 블록 크기(DRAM access block size)일 수 있다.In another preferred embodiment, the number of refresh bit vector cells 143 may be a row buffer size / DRAM access block size of a dynamic memory data cell.
또한, 또 다른 바람직한 실시 예로서, 상기 동적 메모리 데이터 셀(130)의 액세스 블록 크기는 상기 LLC(230)의 캐쉬 라인 크기(Cache line size)일 수 있다.In addition, as another preferred embodiment, the access block size of the dynamic memory data cell 130 may be a cache line size of the LLC 230.
한편, 본 발명의 일 실시 예에 따른 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치(100)에서 상기 리프레쉬 비트 셀(145)의 비트 값은 이와 대응되는 복수의 리프레쉬 비트 벡터 셀(141...142)의 대표값으로 표시할 수 있으며, 상기 리프레쉬 비트 셀(145)의 비트 값을 이용하여 이와 대응되는 복수의 상기 리프레쉬 비트 벡터 셀(141...142)이 대응하는 동적 메모리 데이터 셀(131...132)의 리프레쉬 여부를 표시할 수 있다.Meanwhile, in the dynamic memory device 100 having the selective refresh function according to the read and write access according to an embodiment of the present invention, a bit value of the refresh bit cell 145 may correspond to a plurality of refresh bit vector cells corresponding thereto. A dynamic memory corresponding to the plurality of refresh bit vector cells 141... Whether data cells 131 ... 132 are refreshed may be displayed.
이때, 복수의 상기 리프레쉬 비트 벡터 셀(141...142)이 대응하는 동적 메모리 데이터 셀(131...132)은 동적 메모리 데이터 셀에서 한 행(Row, 131...132)인 것이 바람직하나, 복수의 행이거나 하나 이상의 액세스 블록일 수도 있는 등 다양한 변경이 가능하다.In this case, it is preferable that the dynamic memory data cells 131 ... 132 corresponding to the plurality of refresh bit vector cells 141 ... 142 are one row (Row, 131 ... 132) in the dynamic memory data cells. Various changes are possible, such as one, a plurality of rows, or one or more access blocks.
또한, 상기 리프레쉬 비트 벡터 셀(143)과 리프레쉬 비트 셀(146)의 설계 및 동작은 효용성을 위하여 동적 메모리 장치(100)의 어디에나 위치할 수 있으며 동적 메모리 이외의 메모리로 구현할 수도 있다.In addition, the design and operation of the refresh bit vector cell 143 and the refresh bit cell 146 may be located anywhere in the dynamic memory device 100 for efficiency, and may be implemented as a memory other than the dynamic memory.
상기 동적 메모리 콘트롤러(110)는 리프레쉬 명령을 수행할 때, 상기 리프레쉬 비트 셀(141...142)의 비트 값에 따라 대응하는 해당 행 또는 해당 액세스 블록의 셀(131...132)들을 선택적으로 리프레쉬할 수 있다.When the dynamic memory controller 110 performs a refresh command, the dynamic memory controller 110 selectively selects cells 131... 132 of a corresponding row or a corresponding access block according to bit values of the refresh bit cells 141. You can refresh with.
바람직한 실시 예로서, 상기 리프레쉬 후보 지정부(112)는 상기 리프레쉬 비트 셀(145)의 저장된 비트 값에 근거하여 상기 동적 메모리 데이터 셀(130)에서 상기 저장된 비트 값에 대응하는 하나 이상의 리프레쉬할 셀(131...132)을 지정하고, 상기 제어부(111)는 상기 리프레쉬 비트 벡터 셀(141...142) 및 상기 리프레쉬 비트 셀(145)의 비트 값의 저장을 제어하며, 상기 리프레쉬 후보 지정부(112)에서 상기 저장된 비트 값에 의해 리프레쉬하도록 지정된 셀(131...132)을 선택적으로 리프레쉬할 수 있다.According to an exemplary embodiment, the refresh candidate designation unit 112 may include one or more cells to be refreshed corresponding to the stored bit values in the dynamic memory data cell 130 based on the stored bit values of the refresh bit cell 145. 131 ... 132, and the controller 111 controls the storage of the bit values of the refresh bit vector cells 141 ... 142 and the refresh bit cell 145, and specifies the refresh candidate designator. The cell 131... 132 designated to be refreshed by the stored bit value may be selectively refreshed at 112.
상세한 실시 예로서, 상기 동적 메모리 콘트롤러(110)의 어드레스 지정부(113)가 상기 리프레쉬 후보 지정부(112)에서 지정된 셀의 어드레스를 읽어(3) 판별한 워드 라인 어드레스(4:Word-line address) 및 비트 라인 어드레스(5: Bit-line address)를 지정하고 인에이블된 워드 라인에 연결된 동적 메모리 데이터 셀(130)이 센스 증폭기(135)에 의해 증폭된 후 다시 셀(131)에 저장되며, 이러한 동작은 워드 디코더부(114) 및 비트 디코더부(115)를 통해 이루어질 수 있다.According to a detailed embodiment, a word line address (4: Word-line address) determined by the address designation unit 113 of the dynamic memory controller 110 reading (3) and determining the address of a cell designated by the refresh candidate designation unit 112. ) And a bit line address (5) and the dynamic memory data cell 130 connected to the enabled word line are amplified by the sense amplifier 135 and then stored in the cell 131 again. This operation may be performed through the word decoder 114 and the bit decoder 115.
더욱 바람직하게는, 상술한 셀의 리프레쉬의 수행이나 어드레스의 지정과 같이 본 발명의 실시 예에 따른 선택적 리프레쉬의 실질적 수행(2)의 제어는 상기 제어부(111)에서 수행하도록 구성하는 것이 바람직하다.More preferably, the control of the selective execution (2) of the selective refresh according to an embodiment of the present invention, such as performing the refresh of the cell described above or designation of the address is preferably configured to be performed by the control unit 111.
도 3은 본 발명의 일 실시 예에 따른 제어부의 리프레쉬 동작의 순서도다.3 is a flowchart illustrating a refresh operation of a controller according to an embodiment of the present invention.
도 2 및 도 3을 참조하면, 본 발명의 일 실시 예에 따른 리프레쉬 후보 지정부(112)는 동적 메모리 데이터 셀(130)에서 리프레쉬할 셀(131...132)을 지정하기 위해 기 설정된 리프레쉬 후보 설정 로직에 따라 이와 대응하는 리프레쉬 비트 벡터 셀(141..142) 및 리프레쉬 비트 셀(145)의 어드레스를 지정하여 해당 리프레쉬 비트 벡터 셀(141..142) 및 리프레쉬 비트 셀(145)의 비트 값을 갱신할 수 있다.2 and 3, the refresh candidate designation unit 112 according to an embodiment of the present disclosure may be configured to designate the cells 131... 132 to be refreshed in the dynamic memory data cell 130. Bits of the refresh bit vector cell 141..142 and the refresh bit cell 145 are designated by addressing the corresponding refresh bit vector cell 141..142 and the refresh bit cell 145 according to the candidate setting logic. You can update the value.
또한, 본 발명의 일 실시 예에 따른 제어부(111)는 상기 갱신된 리프레쉬 비트 벡터 셀(141...142) 및 리프레쉬 비트 셀(145)의 비트 값에 따라 동적 메모리 데이터 셀(130)의 해당 셀(131...132)의 어드레스를 지정하여 리프레쉬를 수행(2)한다.In addition, the control unit 111 according to an embodiment of the present invention corresponds to the bit values of the updated refresh bit vector cells 141... 142 and the refresh bit cell 145. The refresh is performed (2) by specifying the addresses of the cells 131 ... 132.
더불어, 본 발명의 일 실시 예에 따른 제어부(111)는 리프레쉬 비트 벡터 셀 (143)및 리프레쉬 비트 셀(146)의 비트 값을 갱신하는데, 바람직한 실시 예로서, 상기 리프레쉬 비트 셀(145)과 같은 행의 리프레쉬 비트 벡터(141...142)의 비트 값이 하나라도 1인 경우 1로 갱신할 수 있으며, 이는 OR 연산으로 용이하게 구현할 수 있다.In addition, the control unit 111 according to an embodiment of the present invention updates the bit values of the refresh bit vector cell 143 and the refresh bit cell 146. As a preferred embodiment, the refresh bit cell 145 If any of the bit values of the refresh bit vectors 141... 142 of a row are 1, it can be updated to 1, which can be easily implemented by an OR operation.
또한, 본 발명의 일 실시 예에 따른 제어부(111)는 한 행의 리프레쉬 비트 벡터 셀(141...142)의 비트 값이 모두 0인 경우 해당 행의 리프레쉬 비트 셀(145)의 비트 값을 0으로 설정할 수 있다.In addition, when the bit values of the refresh bit vector cells 141... 142 of one row are all zero, the control unit 111 according to an embodiment of the present invention selects the bit values of the refresh bit cell 145 of the row. Can be set to zero.
이때, 본 발명의 일 실시 예에 따른 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치(100)는 상기 리프레쉬 후보 설정 로직을 상기 리프레쉬 비트 셀(145)의 비트 값이 0인 경우 리프레쉬 하지 않아도 되도록 즉, 동적 메모리 데이터 셀(130)의 해당 셀(131...132)의 데이터가 유실되어도 관계없도록 설정할 수 있다.At this time, the dynamic memory device 100 having the selective refresh function according to the read and write access according to an embodiment of the present invention refreshes the refresh candidate setting logic when the bit value of the refresh bit cell 145 is 0. In other words, it may be set so that data of the corresponding cells 131... 132 of the dynamic memory data cell 130 may be lost.
또한, 본 발명의 일 실시 예에 따른 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치(100)는 상기 리프레쉬 후보 설정 로직을 상기 리프레쉬 비트 셀(145)의 비트 값이 1인 경우 리프레쉬 하도록 즉, 동적 메모리 데이터 셀(130)의 해당 셀(131...132)의 데이터를 유지하도록 설정할 수 있으며, 상기 리프레쉬 비트 셀(145) 및 상기 리프레쉬 비트 벡터 셀(141...142)의 비트 값은 초기값으로 모두 0의 값을 갖도록 설정할 수 있다.In addition, the dynamic memory device 100 having the selective refresh function according to the read and write access according to an embodiment of the present invention refreshes the refresh candidate setting logic when the bit value of the refresh bit cell 145 is 1. In other words, the refresh bit cell 145 and the refresh bit vector cell 141 ... 142 may be configured to hold data of the corresponding cells 131 ... 132 of the dynamic memory data cell 130. Bit values can be set to have all 0's as initial values.
더욱 바람직한 실시 예로서, 본 발명의 일 실시 예에 따른 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치(100)는 상기 LLC(230) 또는 상기 물리적 저장 매체(300) 중 하나 이상의 읽기 접근 및 쓰기 접근(도 2의 0)에 대해, 접근되는 상기 동적 메모리 데이터 셀(130)의 행 또는 액세스 블록(131: Access Block)과 대응하며, 상기 읽기 접근과 쓰기 접근(1)에 따라 서로 상이하게 구분되도록 비트 값이 갱신되는 리프레쉬 비트 벡터 셀(141) 및 기 설정된 기준에 따라 자신의 비트(Bit) 값을 복수의 상기 리프레쉬 비트 벡터 셀(141...142)에 갱신된 각각의 비트 값을 대표하는 값으로 갱신되는 리프레쉬 비트 셀(145: Refresh Bit Cells)을 구비하는 동적 메모리 히스토리 셀(140), 상기 리프레쉬 비트 셀(145)의 갱신된 비트 값에 근거하여, 상기 동적 메모리 데이터 셀(130)에서 상기 갱신된 비트 값에 대응하는 하나 이상의 리프레쉬할 셀(131...132)을 지정하는 리프레쉬 후보 지정부(112) 및 상기 리프레쉬 비트 벡터 셀(143) 및 상기 리프레쉬 비트 셀(146)의 비트 값의 갱신을 제어하며, 상기 리프레쉬 후보 지정부(112)에서 상기 갱신된 비트 값에 의해 리프레쉬하도록 지정된 셀(131...132)을 선택적으로 리프레쉬(2)하는 제어부(111)를 포함할 수 있다.According to a preferred embodiment, the dynamic memory device 100 having the selective refresh function according to the read and write access according to an embodiment of the present invention may read at least one of the LLC 230 or the physical storage medium 300. For access and write access (0 in FIG. 2), it corresponds to a row or an access block (131) of the dynamic memory data cell 130 being accessed, and to each other according to the read access and the write access (1). The refresh bit vector cell 141 whose bit values are updated to be differently distinguished, and each bit whose own bit value is updated in the plurality of refresh bit vector cells 141. A dynamic memory history cell 140 having refresh bit cells 145 updated to a value representative of a value, based on the updated bit value of the refresh bit cell 145, A refresh candidate designation unit 112 and the refresh bit vector cell 143 and the refresh bit cell that designate one or more cells to be refreshed 131... 132 corresponding to the updated bit value in the data cell 130. A control unit 111 that controls the update of the bit value of 146 and selectively refreshes the cells 131... 132 designated to be refreshed by the updated bit value in the refresh candidate designation unit 112. ) May be included.
이때, 상술한 바와 같이, 예를 들어, 하나 이상의 지정된 셀은 상기 리프레쉬 비트 벡터 셀(141...142)에 대응되는 행(131...132)을 기준으로 선택될 수 있거나 하나 이상의 상기 리프레쉬 비트 벡터 셀에 대응되는 복수의 액세스 블록을 기준으로 지정될 수 있다.As described above, for example, one or more designated cells may be selected based on the rows 131... 132 corresponding to the refresh bit vector cells 141. It may be specified based on a plurality of access blocks corresponding to bit vector cells.
상기 제어부(111)는 상기 리프레쉬 비트 셀(145)의 비트 값이 대표하는 상기 리프레쉬 비트 벡터 셀들(141...142)의 비트 값을 OR 비트 연산(OR Bitwise operation)한 비트 값을 상기 리프레쉬 비트 셀(145)의 비트 값으로 갱신하는 것이 바람직하다.The control unit 111 performs an OR bitwise operation on a bit value of the refresh bit vector cells 141... 142 represented by the bit value of the refresh bit cell 145. It is desirable to update to the bit value of cell 145.
또한, 상기 제어부(111)는 비트 값이 0 또는 1인 리프레쉬 비트 셀(145)이 대표하는 리프레쉬 비트 벡터 셀(141...142)의 비트 값이 상기 리프레쉬 비트 셀(145)의 비트 값과 상이한 개수가 기 설정된 기준 이상이면 상기 동적 메모리 데이터 셀(130)에서 상기 리프레쉬 비트 벡터 셀(141...142)에 대응하는 행 또는 하나 이상의 액세스 블록에 대응하는 셀(131...132)의 비트 값을 모두 상기 LLC(230) 또는 상기 물리적 저장 매체(300)로 전송할 수 있다.In addition, the control unit 111 determines that the bit values of the refresh bit vector cells 141... 142 represented by the refresh bit cells 145 having bit values of 0 or 1 are equal to the bit values of the refresh bit cells 145. If a different number is greater than or equal to a predetermined reference, the dynamic memory data cell 130 may include a row corresponding to the refresh bit vector cells 141... 142, or a cell 131. All bit values may be transmitted to the LLC 230 or the physical storage medium 300.
아울러, 상기 제어부(111)는 상기 LLC(230) 또는 상기 물리적 저장 매체(300)로 전송한 상기 동적 메모리 데이터 셀(130)의 셀(131...132)에 대응하는 리프레쉬 비트 벡터 셀(141...142) 및 이를 대표하는 리프레쉬 비트 셀(145)의 비트 값을 상기 리프레쉬 비트 셀(145)이 저장했던 비트 값과 다른 값으로 모두 갱신하는 것이 바람직하다.In addition, the control unit 111 may be a refresh bit vector cell 141 corresponding to the cells 131... 132 of the dynamic memory data cell 130 transmitted to the LLC 230 or the physical storage medium 300. It is preferable to update both the bit values of the refresh bit cell 145 representing the refresh bit cell 145 and the bit values different from the bit values stored in the refresh bit cell 145.
도 2 및 도 3에서 설명한 바와 같이, 본 발명의 일 실시 예에 따른 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치(100)는 동적 메모리와 직접적인 데이터 교환을 수행하는 LLC(230)와 물리적 저장 매체(300)의 읽기 접근 및 쓰기 접근(1)을 기초로 데이터 셀(130)을 선택적으로 리프레쉬(2)하여 동적메모리(100), LLC(230) 및 물리적 저장 매체(300) 간의 중복 데이터의 연관성을 고려하여 중복 데이터를 최소화하며 이와 관계되어 동적 메모리(100) 내에서 리프레쉬를 최소화하도록 하므로 전력 소모를 감소시키며 실질적인 리프레쉬 효율 및 로우 버퍼 히트 비율을 높일 수 있다.As described above with reference to FIGS. 2 and 3, the dynamic memory device 100 having the selective refresh function according to the read and write accesses according to an embodiment of the present invention is the LLC 230 performing direct data exchange with the dynamic memory. And selectively refresh (2) the data cells 130 based on the read access and write access (1) of the physical storage medium 300 to between the dynamic memory 100, the LLC 230, and the physical storage medium 300. Minimizing the redundant data in consideration of the association of the redundant data and related to minimizing the refresh in the dynamic memory 100 can reduce power consumption, increase the actual refresh efficiency and low buffer hit ratio.
아울러, 본 발명의 일 실시 예에 따른 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치(100)는 데이터 셀의 행 또는 액세스 블록과 대응하는 리프레쉬 비트 벡터 셀(141) 및 복수의 리프레쉬 비트 벡터 셀(141...142)을 대표하는 리프레쉬 비트 셀(145)을 구성하여 리프레쉬 비트 셀(145)의 갱신된 비트 값에 근거하여 리프레쉬할 행(131...132) 또는 액세스 블록을 선택적으로 지정하여 리프레쉬하도록 하므로 메모리 접근 시간을 감소시키고 읽기 및 쓰기 성능을 향상시킨다.In addition, the dynamic memory device 100 having a selective refresh function according to a read and write access according to an embodiment of the present invention may include a refresh bit vector cell 141 corresponding to a row or an access block of a data cell and a plurality of refreshes. A refresh bit cell 145 representing a bit vector cell 141 ... 142 is configured to select a row (131 ... 132) or an access block to refresh based on the updated bit value of the refresh bit cell 145. Optionally specified refresh to reduce memory access time and improve read and write performance.
도 4는 본 발명의 일 실시 예에 따른 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치(100)의 동작 예시도이며, 도 5 내지 도 8은 본 발명의 일 실시 예에 따른 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 방법의 순서도다.4 is a diagram illustrating an operation of a dynamic memory device 100 having a selective refresh function according to a read and write access according to an embodiment of the present invention, and FIGS. 5 to 8 are readings according to an embodiment of the present invention. And a flow chart of the selective refresh method according to the write access.
도 4를 참조하면, 본 발명의 일 실시 예에 따른 동적 메모리 장치(100)는 레지스터(210) 및 캐쉬(220)를 포함할 수 있는 프로세서(200)에서 LLC(230)의 캐쉬 라인(cache line)이 에빅션(eviction)되면 LLC(230)가 동적 메모리 장치(100)로 쓰기 요청(DRAM write request)을 전송(1)한다.Referring to FIG. 4, a dynamic memory device 100 according to an embodiment of the present invention may include a cache line of an LLC 230 in a processor 200 that may include a register 210 and a cache 220. ) Is eviction, the LLC 230 transmits (1) a write request (DRAM write request) to the dynamic memory device (100).
또한, 본 발명의 일 실시 예에 따른 동적 메모리 장치(100)는 상기 LLC(230)가 데이터를 동적 메모리 장치(100)로부터 읽으면 LLC(230)는 동적 메모리 장치(100)로 읽기 요청(DRAM read request)을 전송(2)한다.In addition, the dynamic memory device 100 according to an embodiment of the present invention requests that the LLC 230 read a data from the dynamic memory device 100 when the LLC 230 reads the data from the dynamic memory device 100 (DRAM read). request (2).
더불어, 본 발명의 일 실시 예에 따른 동적 메모리 장치(100)는 페이지 스왑이 일어나면 동적 메모리 데이터 셀(130)의 데이터를 읽어 물리적 저장 매체(300: 예를 들어, HDD)에 데이터를 쓴다(3).In addition, when page swap occurs, the dynamic memory device 100 reads data from the dynamic memory data cell 130 and writes data to a physical storage medium 300 (for example, an HDD) (3). ).
아울러, 본 발명의 일 실시 예에 따른 동적 메모리 장치(100)는 페이지 할당시 상기 물리적 저장 매체(300)로부터 데이터를 읽어 동적 메모리 데이터 셀(130)에 데이터를 쓴다(4).In addition, the dynamic memory device 100 according to an embodiment of the present invention reads data from the physical storage medium 300 and writes data to the dynamic memory data cell 130 when the page is allocated (4).
상술한 바에 따라, 도 4 및 도 8을 참조하면, 물리적 저장 매체(300)로부터 읽어들인 페이지는 본 발명의 일 실시 예에 따른 동적 메모리 장치(100)의 데이터 셀(131...132 중 일부 이상)에 할당(S13, S30)되고, 본 발명의 일 실시 예에 따른 동적 메모리 장치(100)는 해당 리프레쉬 비트 벡터 셀(141)의 비트를 1로 갱신(S50)한다. 이때, 상기 리프레쉬 비트 벡터 셀(141)을 대표하는 리프레쉬 비트 셀(145)은 1로 갱신(S90)된다.As described above, referring to FIGS. 4 and 8, pages read from the physical storage medium 300 may be partially selected from data cells 131... 132 of the dynamic memory device 100 according to an embodiment of the present invention. The dynamic memory device 100 according to an embodiment of the present invention updates the bit of the refresh bit vector cell 141 to 1 (S50). At this time, the refresh bit cell 145 representing the refresh bit vector cell 141 is updated to 1 (S90).
또한, 본 발명의 일 실시 예에 따른 동적 메모리 장치(100)는 프로세서(200)의 LLC(230)에서 상기 리프레쉬 비트 셀(145)이 대표하는 동적 메모리 장치(100)의 리프레쉬 비트 벡터 셀(141)에 대응되는 동적 메모리 데이터 셀의 데이터(예를 들어, 관계된 행 모두 또는 관계된 액세스 블록 모두)을 모두 읽어갈 때까지(S60, S70), 예를 들어, 상기 리프레쉬 비트 벡터 셀(141...142)의 비트 값이 하나라도 1이라면 상기 리프레쉬 비트 셀(145)의 비트 값을 1로 유지하여 지속적으로 리프레쉬를 수행한다.In addition, the dynamic memory device 100 according to an embodiment of the present invention may include a refresh bit vector cell 141 of the dynamic memory device 100 represented by the refresh bit cell 145 in the LLC 230 of the processor 200. E.g., until all of the data (e.g., all of the related rows or all of the related access blocks) of the dynamic memory data cells corresponding to (S60, S70) are read (e.g., the refresh bit vector cell). If any one bit value of 142 is 1, the bit value of the refresh bit cell 145 is kept at 1 to continuously refresh.
이의 바람직한 실시 예로서, 본 발명의 일 실시 예에 따른 동적 메모리 장치(100)의 제어부(111)는 상기 LLC(230) 또는 상기 물리적 저장 매체(300)로부터 상기 동적 메모리 데이터 셀(130)의 행 또는 하나 이상의 액세스 블록으로 데이터가 입력(1,4)될 때, 그에 대응하는 리프레쉬 비트 벡터 셀(143)에 해당 입력 접근에 대응하는 비트 값으로 1을 저장(S90)할 수 있다.As a preferred embodiment thereof, the control unit 111 of the dynamic memory device 100 according to an embodiment of the present invention is a row of the dynamic memory data cell 130 from the LLC 230 or the physical storage medium 300. Alternatively, when data is inputted to one or more access blocks (1,4), 1 may be stored as a bit value corresponding to the corresponding input access in the refresh bit vector cell 143 corresponding thereto (S90).
또한, 도 4 및 도 5를 참조하면, 본 발명의 일 실시 예에 따른 동적 메모리 장치(100)는 LLC(230)가 본 발명의 일 실시 예에 따른 동적 메모리 장치(100)로부터 데이터를 읽을 때(2, S10,S20), 상기 동적 메모리 콘트롤러(110)가 읽기 어드레스(read address)에 해당하는 리프레쉬 비트 벡터 셀(143)의 비트 값을 0으로 갱신(S30)하여 해당하는 동적 메모리 데이터 셀(130)의 데이터가 LLC(230)에 있음을 표시한다.4 and 5, when the LLC 230 reads data from the dynamic memory device 100 according to an embodiment of the present invention, the dynamic memory device 100 may read data from the dynamic memory device 100 according to an embodiment of the present invention. (2, S10, S20) and the dynamic memory controller 110 updates the bit value of the refresh bit vector cell 143 corresponding to the read address to 0 (S30) to correspond to the corresponding dynamic memory data cell ( The data of 130 is in the LLC 230.
이때, 상기 리프레쉬 비트 셀(146)의 비트 값은 상기 리프레쉬 비트 셀(145)이 대표하는 리프레쉬 비트 벡터 셀(141...142)의 비트 값이 모두 0이 될 때(S60,S70)까지 1로 유지(S90)한다.At this time, the bit value of the refresh bit cell 146 is 1 until the bit values of the refresh bit vector cells 141... 142 represented by the refresh bit cell 145 become 0 (S60, S70). Hold at (S90).
이의 바람직한 실시 예로서, 본 발명의 일 실시 예에 따른 동적 메모리 장치(100)의 상기 제어부(111)는 상기 동적 메모리 데이터 셀(130)의 행 또는 하나 이상의 액세스 블록(131...132)으로부터 상기 LLC(230) 또는 상기 물리적 저장 매체(300)로 데이터가 출력(2,3)될 때, 그에 대응하는 리프레쉬 비트 벡터 셀(141...142)에 해당 출력 접근에 대응하는 비트 값으로 0을 저장(S80)한다.As a preferred embodiment of the present invention, the control unit 111 of the dynamic memory device 100 according to an embodiment of the present invention may be arranged from a row of the dynamic memory data cell 130 or one or more access blocks 131. When data is output (2, 3) to the LLC (230) or the physical storage medium (300), a bit value corresponding to the corresponding output access is assigned to the corresponding refresh bit vector cells (141 ... 142). Save (S80).
한편, 도 4 및 도 6을 참조하면, 상기 LLC(230)의 캐쉬 라인(cache line)이 에빅션(eviction)되면(1, S11), 상기 동적 메모리 콘트롤러(110)에 쓰기(write) 명령이 전달(S30)되는데, 이때, 본 발명의 일 실시 예에 따른 동적 메모리 장치(100)는 해당하는 동적 메모리 데이터 셀(130)의 행 또는 해당 액세스 블록의 셀(131...132)을 리프레쉬 해주며, 리프레쉬되는 상기 동적 메모리 데이터 셀(130)의 행 또는 해당 액세스 블록의 셀(131...132)과 대응하는 리프레쉬 비트 벡터 셀(141...142)의 비트 값을 1로 갱신(S50)하고 동시에 갱신한 리프레쉬 비트 벡터 셀(141..142)을 대표하는 리프레쉬 비트 셀(145)의 비트 값도 1로 갱신(S90)한다.4 and 6, when a cache line of the LLC 230 is eviction (1, S11), a write command to the dynamic memory controller 110 is executed. In this case, the dynamic memory device 100 according to an embodiment of the present invention refreshes the row of the corresponding dynamic memory data cell 130 or the cells 131... 132 of the corresponding access block. The bit value of the refresh bit vector cells 141 ... 142 corresponding to the row of the dynamic memory data cell 130 to be refreshed or the cells 131 ... 132 of the corresponding access block is updated to 1 (S50). The bit value of the refresh bit cell 145 representing the refresh bit vector cells 141.. 142 updated at the same time is also updated to 1 (S90).
또한, 도 4 및 도 7을 참조하면, 동적 메모리 장치(100)에서 페이지 스왑(page swap)이 발생(3, S12)하면, 본 발명의 일 실시 예에 따른 동적 메모리 장치(100)는 동적 메모리 장치(100)의 페이지(page)를 상기 물리적 저장 매체(300)로 전송(S20)하고, 상기 페이지에 해당하는 데이터를 저장했던 상기 동적 메모리 데이터 셀(130)의 행 또는 해당 액세스 블록의 셀(131...132)과 대응하는 리프레쉬 비트 벡터 셀(141...142)의 비트 값을 0으로 모두 갱신(S40)하고 동시에 갱신한 리프레쉬 비트 벡터 셀(141...142)을 대표하는 리프레쉬 비트 셀(145)의 비트 값도 해당 행의 리프레쉬 비트 벡터 셀(141...142)의 비트 값이 0인 경우 모두 0으로 갱신(S80)한다.4 and 7, when page swap occurs in the dynamic memory device 100 (3, S12), the dynamic memory device 100 according to an embodiment of the present invention may be a dynamic memory. A row of the dynamic memory data cell 130 or a cell of the corresponding access block, in which the page of the device 100 is transferred (S20) to the physical storage medium 300 and stored data corresponding to the page (S20). 131 ... 132 and the refresh bit vector cells 141 ... 142 all of the bit values are updated to zero (S40), and the refresh bits representing the refresh bit vector cells 141 ... 142 simultaneously updated. If the bit values of the bit cells 145 are 0, the bit values of the bit cells 145 are updated to S0 (S80).
바람직한 실시 예로서, 본 발명의 일 실시 예에 따른 동적 메모리 장치(100)는 동적 메모리 데이터 셀의 행(131...132)이 닫힐(close) 때(S60), 이와 대응하는 리프레쉬 비트 벡터 셀(141...142)의 비트 값이 모두 0이면 이를 대표하는 리프레쉬 비트 셀(145)의 비트 값을 0으로 갱신(S70, S80)한다.According to a preferred embodiment, the dynamic memory device 100 according to an embodiment of the present invention may have a refresh bit vector cell corresponding to a row when the rows 131... 132 of the dynamic memory data cell are closed (S60). If the bit values of (141 ... 142) are all 0, the bit values of the refresh bit cell 145 representing them are updated to 0 (S70 and S80).
더욱 상세한 실시 예로서, 본 발명의 일 실시 예에 따른 동적 메모리 장치(100)의 상기 제어부(111)는 상기 리프레쉬 비트 셀(145)이 대표하는 상기 리프레쉬 비트 벡터 셀(141...142)의 비트 값 중 하나 이상이 1이면 상기 리프레쉬 비트 셀(145)의 비트 값을 1로 저장하며, 상기 리프레쉬 비트 벡터 셀(141...142)의 비트 값이 모두 0이면 상기 리프레쉬 비트 셀(145)의 비트 값을 0으로 저장할 수 있다.As a more detailed embodiment, the control unit 111 of the dynamic memory device 100 according to an embodiment of the present invention controls the refresh bit vector cells 141... 142 represented by the refresh bit cell 145. If one or more of the bit values is 1, the bit value of the refresh bit cell 145 is stored as 1. If the bit values of the refresh bit vector cells 141 ... 142 are all 0, the refresh bit cell 145 is stored. The bit value of can be stored as 0.
이때, 상기 리프레쉬 후보 지정부(112)는 상기 리프레쉬 비트 셀(145)의 비트 값이 0이면 상기 리프레쉬 비트 셀(145)에 대응하는 상기 동적 메모리 데이터 셀(130)의 해당 행 또는 해당 액세스 블록의 셀(131...132)은 리프레쉬할 셀에서 제외한다.In this case, when the bit value of the refresh bit cell 145 is 0, the refresh candidate designation unit 112 of the corresponding row or the corresponding access block of the dynamic memory data cell 130 corresponding to the refresh bit cell 145 is selected. Cells 131... 132 are excluded from the cell to be refreshed.
즉, 본 발명의 일 실시 예에 따른 동적 메모리 장치(100)는 상기 동적 메모리 데이터 셀(131...132)에 대한 리프레쉬를 수행할 때, 해당 리프레쉬 비트 셀(145)의 비트 값이 1인 경우 상기 리프레쉬 비트 벡터 셀(141...142)을 통해 상기 리프레쉬 비트 셀(145)과 대응하는 동적 메모리 데이터 셀의 해당하는 행 또는 액세스 블록(131...132)을 리프레쉬하며, 0인 경우 리프레쉬를 수행하지 않는다. That is, when the dynamic memory device 100 performs a refresh on the dynamic memory data cells 131... 132, the bit value of the corresponding refresh bit cell 145 is 1. If the refresh bit vector cell (141 ... 142) to refresh the corresponding row or access block (131 ... 132) of the dynamic memory data cell corresponding to the refresh bit cell 145, 0 Do not perform refresh.
이와 같이, 본 발명의 일 실시 예에 따른 동적 메모리 장치(100)에서 상기 리프레쉬 비트 셀(145)의 비트 값이 0인 것은 상기 리프레쉬 비트 벡터 셀(141...142)을 통해 대응되는 해당 동적 메모리 데이터 셀의 행 또는 액세스 블록(131...132)의 모든 데이터가 LLC(230) 또는 물리적 저장 매체(300)에 존재한다는 것을 의미하므로 리프레쉬를 수행하지 않을 수 있다.As described above, in the dynamic memory device 100 according to an exemplary embodiment, the bit value of the refresh bit cell 145 is 0 corresponding to the corresponding dynamic bit through the refresh bit vector cells 141. The refresh may not be performed because it means that all data in the row of memory data cells or the access blocks 131... 132 are present in the LLC 230 or the physical storage medium 300.
더욱 바람직하게는, 본 발명의 일 실시 예에 따른 동적 메모리 장치(100)는 리프레쉬 효율을 향상시키기 위해 행의 리프레쉬 비트 벡터 셀(141...142)의 비트 값이 0인 개수가 일정 수를 넘으면, 즉, 대부분의 데이터가 LLC(230)에 있으면, 리프레시 비트 벡터 셀(141...142)의 비트 값이 1로 설정된 동적 메모리 데이터 셀(130)의 데이터(131...132)를 모두 LLC(230)로 전송할 수 있다. More preferably, in the dynamic memory device 100 according to an embodiment of the present invention, the number of bit values of the refresh bit vector cells 141. If that is, i.e., most of the data is in LLC 230, then the data (131 ... 132) of dynamic memory data cell 130 with the bit value of refresh bit vector cells 141 ... 142 set to one. All can be sent to LLC 230.
또한, 본 발명의 일 실시 예에 따른 동적 메모리 장치(100)는 LLC(230)에서 에빅션(eviction)이 발생하여 해당 행(131...132)의 리프레쉬 비트 벡터 셀(141...142)의 비트 값이 1인 개수가 일정 수를 넘으면, 이에 해당하는 동적 메모리 데이터 셀(130)의 데이터(131...132)를 물리적 저장 매체(300)로 전송(3)하고 전송한 행(131...132)과 대응하는 모든 리프레쉬 비트 벡터 셀(141...142)의 비트 값을 0으로 갱신할 수 있다.In addition, in the dynamic memory device 100 according to an embodiment of the present invention, an eviction occurs in the LLC 230 so that the refresh bit vector cells 141... 142 of the row 131. If the number of bit values of 1 exceeds a predetermined number, the data (131 ... 132) of the corresponding dynamic memory data cell 130 is transferred (3) to the physical storage medium 300 and the row ( The bit values of all the refresh bit vector cells 141 ... 142 corresponding to 131 ... 132 may be updated to zero.
그 후, 갱신한 리프레쉬 비트 벡터 셀(141...142)의 비트 값 및 이를 대표하는 리프레쉬 비트 셀(145)의 비트 값을 0으로 갱신하여 해당하는 행은 리프레쉬하지 않도록 한다.Thereafter, the bit values of the updated refresh bit vector cells 141... 142 and 142 and the bit values of the refresh bit cells 145 representing them are updated to 0 so that the corresponding row is not refreshed.
바람직한 실시 예로서, 본 발명의 일 실시 예에 따른 동적 메모리 장치(100)의 상기 제어부(111)는 비트 값이 1인 리프레쉬 비트 셀(145)이 대표하는 리프레쉬 비트 벡터 셀(141...142)의 비트 값이 0인 개수가 기 설정된 기준 이상이면 상기 동적 메모리 데이터 셀(130)에서 상기 리프레쉬 비트 벡터 셀(141...142)에 대응하는 행 또는 하나 이상의 액세스 블록에 대응하는 셀(131...132)의 비트 값을 모두 상기 LLC(230)로 전송(2)할 수 있다.As a preferred embodiment, the control unit 111 of the dynamic memory device 100 according to an embodiment of the present invention is a refresh bit vector cell 141 ... 142 represented by a refresh bit cell 145 having a bit value of 1. If the number of bit values of 0) is greater than or equal to a preset reference, the dynamic memory data cell 130 corresponds to a row corresponding to the refresh bit vector cells 141 ... 142 or a cell 131 corresponding to one or more access blocks. All of the bit values of ... 132 may be transmitted (2) to the LLC (230).
또 다른 바람직한 실시 예로서, 본 발명의 일 실시 예에 따른 동적 메모리 장치(100)의 상기 제어부(111)는 비트 값이 1인 리프레쉬 비트 셀(145)이 대표하는 리프레쉬 비트 벡터 셀(141...142)의 비트 값이 1인 개수가 기 설정된 기준 이상이면 상기 동적 메모리 데이터 셀(130)에서 상기 리프레쉬 비트 벡터 셀(141...142)에 대응하는 행 또는 하나 이상의 액세스 블록에 대응하는 셀(131...132)의 비트 값을 모두 상기 물리적 저장 매체(300)로 전송(3)할 수 있다.In another preferred embodiment, the control unit 111 of the dynamic memory device 100 according to an embodiment of the present invention is a refresh bit vector cell 141 represented by a refresh bit cell 145 having a bit value of 1. If the number of bit values of .142 is equal to or greater than a predetermined reference value, the row corresponding to the refresh bit vector cells 141... 142 in the dynamic memory data cell 130 or a cell corresponding to one or more access blocks. All of the bit values of (131 ... 132) may be transmitted (3) to the physical storage medium (300).
이때, 상술한 바와 같이, 상기 제어부(111)는 상기 LLC(230) 또는 상기 물리적 저장 매체(300)로 전송(2,3)한 상기 동적 메모리 데이터 셀(130)의 해당 셀(131...132)에 대응하는 리프레쉬 비트 벡터 셀(141...142) 및 이를 대표하는 리프레쉬 비트 셀(145)의 비트 값을 모두 0으로 설정할 수 있다.In this case, as described above, the controller 111 transmits the corresponding cells of the dynamic memory data cell 130 to the LLC 230 or the physical storage medium 300 (2, 3). The bit values of the refresh bit vector cells 141... 142 corresponding to 132 and the refresh bit cells 145 representing the same may all be set to zero.
한편, 바람직한 실시 예로서, 본 발명의 일 실시 예에 따른 선택적 리프레쉬 방법은 동적 메모리 데이터 셀(130)을 통해, 프로세서(200: Processor)의 LLC(230: Last Level Cache) 및 HDD(Hard Disk Drive) 또는 SSD(Solid State Drive)인 물리적 저장 매체 사이(300)에서 데이터를 전달하는 동적 메모리 장치(100)의 선택적 리프레쉬 방법으로서, 제어부(111)가 상기 동적 메모리 데이터 셀(130)의 행마다 액세스 블록의 수를 기준으로 구성된 동적 메모리 히스토리 셀(140)에 상기 LLC(230) 또는 상기 물리적 저장 매체(300) 중 하나 이상의 읽기 접근 및 쓰기 접근에 따른 기록을 저장하는 단계, 리프레쉬 후보 지정부(112)가 상기 동적 메모리 히스토리 셀(140)에 저장된 읽기 접근 및 쓰기 접근의 기록에 근거하여 상기 동적 메모리 데이터 셀(130)에서 하나 이상의 리프레쉬할 셀(131...132)을 지정하는 단계 및 상기 제어부(111)가 상기 리프레쉬 후보 지정부(112)에서 지정된 셀(131...132)을 선택적으로 리프레쉬하는 단계를 포함한다.On the other hand, according to a preferred embodiment, the selective refresh method according to an embodiment of the present invention, LLC (230: Last Level Cache) and HDD (Hard Disk Drive) of the processor (200) through the dynamic memory data cell 130 A selective refresh method of the dynamic memory device 100 that transfers data between physical storage media 300, which is a solid state drive (SSD) or a solid state drive (SSD), wherein the control unit 111 accesses each row of the dynamic memory data cell 130. Storing records according to at least one read access or write access of the LLC 230 or the physical storage medium 300 in the dynamic memory history cell 140 configured based on the number of blocks, the refresh candidate designator 112 ) Designates one or more cells 131... 132 to be refreshed in the dynamic memory data cell 130 based on a record of read access and write access stored in the dynamic memory history cell 140. Step and a step of the controller 111 is selectively refreshing the cell (131 ... 132) specified in the refresh candidate designation unit 112.
다른 바람직한 실시 예에 따른 본 발명의 선택적 리프레쉬 방법은 제어부(111)가 상기 LLC(230) 또는 상기 물리적 저장 매체(300) 중 하나 이상의 읽기 접근 및 쓰기 접근에 대해, 접근되는 상기 동적 메모리 데이터 셀(130)의 행 또는 액세스 블록(131...132)에 대응하는 리프레쉬 비트 벡터 셀(141...142)에 상기 읽기 접근과 쓰기 접근에 따라 서로 상이하게 구분되도록 비트 값을 갱신하는 단계, 상기 제어부(111)가 기 설정된 기준에 따라 복수의 리프레쉬 비트 벡터 셀(141...142)에 대응하는 리프레쉬 비트 셀(145)의 비트 값을 상기 복수의 리프레쉬 비트 벡터 셀(141...142)에 갱신된 각각의 비트 값을 대표하는 값으로 갱신하는 단계, 리프레쉬 후보 지정부(112)가 상기 리프레쉬 비트 셀(145)의 갱신된 비트 값에 근거하여, 상기 동적 메모리 데이터 셀(130)에서 상기 갱신된 비트 값에 대응하는 하나 이상의 리프레쉬할 셀(131...132)을 지정하는 단계 및 상기 제어부(111)가 상기 리프레쉬 후보 지정부(112)에서 상기 갱신된 비트 값에 의해 리프레쉬하도록 지정된 셀(131...132)을 선택적으로 리프레쉬하는 단계를 포함한다.According to another exemplary embodiment, the selective refresh method of the present invention may include the dynamic memory data cell accessed by the controller 111 for read access and write access of one or more of the LLC 230 or the physical storage medium 300. Updating the bit values so that the refresh bit vector cells 141 ... 142 corresponding to the row or access blocks 131 ... 132 of 130 are differently distinguished from each other according to the read access and the write access, The control unit 111 determines the bit values of the refresh bit cells 145 corresponding to the plurality of refresh bit vector cells 141... 142 according to a preset criterion. Updating each bit value updated to a value representing the updated bit value by the refresh candidate designation unit 112 in the dynamic memory data cell 130 based on the updated bit value of the refresh bit cell 145. Updated Specifying one or more cells to be refreshed 131... 132 corresponding to the default value; and a cell 131 designated by the control unit 111 to be refreshed by the updated bit value in the refresh candidate designation unit 112. Selectively refreshing ... 132).
이때, 본 발명의 일 실시 예에 따른 선택적 리프레쉬 방법은 상기 제어부(111)가 상기 LLC(230) 또는 상기 물리적 저장 매체(300)가 요청한 상기 동적 메모리 데이터 셀(130)의 읽기 접근에 대해 요청한 LLC(230) 또는 물리적 저장 매체(300)로 해당 행 또는 액세스 블록의 데이터(131...132)를 전송하는 단계 및 상기 제어부(111)가 상기 LLC(230) 또는 상기 물리적 저장 매체(300)와의 상기 동적 메모리 데이터 셀(130)의 쓰기 접근에 대해 상기 LLC(230) 또는 물리적 저장 매체(300)로부터 해당 행 또는 액세스 블록의 데이터(131...132)를 전송받아 저장하는 단계를 더 포함할 수 있다.In this case, in the selective refresh method according to an embodiment of the present invention, the control unit 111 requests the LLC access for the read access of the dynamic memory data cell 130 requested by the LLC 230 or the physical storage medium 300. Transmitting data 131... 132 of the corresponding row or access block to the 230 or the physical storage medium 300 and the control unit 111 with the LLC 230 or the physical storage medium 300. And receiving and storing data (131 ... 132) of a corresponding row or access block from the LLC (230) or the physical storage medium (300) for the write access of the dynamic memory data cell (130). Can be.
이상에서는 본 발명에 따른 바람직한 실시 예들에 대하여 도시하고 또한 설명하였다. 그러나 본 발명은 상술한 실시 예에 한정되지 아니하며, 특허 청구의 범위에서 첨부하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능할 것이다.In the above described and illustrated with respect to preferred embodiments according to the present invention. However, the present invention is not limited to the above-described embodiments, and various modifications can be made by any person having ordinary skill in the art without departing from the gist of the present invention attached to the claims. .

Claims (24)

  1. 동적 메모리 데이터 셀을 통해, 프로세서(Processor)의 LLC(Last Level Cache) 및 HDD(Hard Disk Drive) 또는 SSD(Solid State Drive)인 물리적 저장 매체 사이에서 데이터를 전달하는 동적 메모리 장치에 있어서,A dynamic memory device for transferring data between a processor (Last Level Cache) (LLC) of a processor and a physical storage medium such as a hard disk drive (HDD) or a solid state drive (SSD) through a dynamic memory data cell,
    상기 LLC 또는 상기 물리적 저장 매체 중 하나 이상의 읽기 접근 및 쓰기 접근에 따른 기록이 저장되며, 상기 동적 메모리 데이터 셀의 행마다 액세스 블록의 수를 기준으로 구성된 동적 메모리 히스토리 셀;A dynamic memory history cell in which records according to at least one read access and write access of the LLC or the physical storage medium are stored, the dynamic memory history cell configured based on the number of access blocks per row of the dynamic memory data cell;
    상기 동적 메모리 히스토리 셀에 저장된 읽기 접근 및 쓰기 접근의 기록에 근거하여 상기 동적 메모리 데이터 셀에서 하나 이상의 리프레쉬할 셀을 지정하는 리프레쉬 후보 지정부;및A refresh candidate designation unit for designating one or more cells to be refreshed in the dynamic memory data cell based on recording of read access and write access stored in the dynamic memory history cell; and
    상기 LLC 또는 상기 물리적 저장 매체 중 하나 이상의 읽기 접근 및 쓰기 접근에 따른 데이터 교환 시에 상기 동적 메모리 히스토리 셀의 기록 저장을 제어하며, 상기 리프레쉬 후보 지정부에서 지정된 셀을 선택적으로 리프레쉬하는 제어부;를 포함하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치.And a controller configured to control recording and storing of the dynamic memory history cell during data exchange according to at least one read access or write access of the LLC or the physical storage medium, and to selectively refresh a cell designated by the refresh candidate designator. Dynamic memory device with selective refresh function for read and write access.
  2. 제 1항에 있어서, 상기 제어부는The method of claim 1, wherein the control unit
    상기 동적 메모리 히스토리 셀에 상기 LLC의 캐쉬 라인(Cache line) 갱신에 의한 읽기 접근 및 쓰기 접근 또는 상기 물리적 저장 매체와의 페이징(Paging)에 의한 읽기 접근 및 쓰기 접근에 따른 기록을 저장하는 것을 특징으로 하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치.Storing, in the dynamic memory history cell, a read access and write access by a cache line update of the LLC or a read access and write access by paging with the physical storage medium. Dynamic memory device with selective refresh function for read and write access.
  3. 제 1항에 있어서, 상기 제어부는The method of claim 1, wherein the control unit
    상기 동적 메모리 히스토리 셀에 비트(Bit) 값으로 상기 읽기 접근과 상기 쓰기 접근을 서로 상이하게 구분하여 상기 기록으로 저장하는 것을 특징으로 하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치.And a read refresh function according to a read and write access, wherein the read access and the write access are differently stored in the dynamic memory history cell as bit values.
  4. 제 3항에 있어서, 상기 동적 메모리 히스토리 셀은The method of claim 3, wherein the dynamic memory history cell
    상기 동적 메모리 데이터 셀의 행(Row) 또는 하나 이상의 액세스 블록(Access Block)의 읽기 접근 및 쓰기 접근의 기록이 비트(Bit) 값으로 서로 상이하게 구분되어 저장되도록 상기 행 또는 하나 이상의 액세스 블록에 대응하여 비트 값이 저장되는 리프레쉬 비트 벡터 셀(Refresh Bit Vector Cells)을 구비하는 것을 특징으로 하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치.Corresponding to the row or one or more access blocks such that records of read access and write access of the row or one or more access blocks of the dynamic memory data cell are stored differently from each other by bit values. And a refresh bit vector cells for storing bit values, wherein the dynamic memory device has a selective refresh function according to a read and write access.
  5. 제 4항에 있어서, 상기 동적 메모리 히스토리 셀은The method of claim 4, wherein the dynamic memory history cell
    기 설정된 기준에 따라, 복수의 상기 리프레쉬 비트 벡터 셀에 저장된 각각의 비트 값을 대표하는 비트(Bit) 값이 저장되는 리프레쉬 비트 셀(Refresh Bit Cells)을 더 구비하는 것을 특징으로 하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치.According to a predetermined criterion, the read and write access further comprises a refresh bit cell (Bit) that stores a bit value representing each bit value stored in the plurality of refresh bit vector cells Dynamic memory device having a selective refresh function according to.
  6. 제 5항에 있어서, The method of claim 5,
    상기 리프레쉬 후보 지정부는 상기 리프레쉬 비트 셀의 저장된 비트 값에 근거하여, 상기 동적 메모리 데이터 셀에서 상기 저장된 비트 값에 대응하는 하나 이상의 리프레쉬할 셀을 지정하고,The refresh candidate designation unit specifies one or more cells to be refreshed corresponding to the stored bit values in the dynamic memory data cell based on the stored bit values of the refresh bit cells,
    상기 제어부는 상기 리프레쉬 비트 벡터 셀 및 상기 리프레쉬 비트 셀의 비트 값의 저장을 제어하며, 상기 리프레쉬 후보 지정부에서 상기 저장된 비트 값에 의해 리프레쉬하도록 지정된 셀을 선택적으로 리프레쉬하는 것을 특징으로 하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치.The control unit controls the storage of the refresh bit vector cell and the bit value of the refresh bit cell, and selectively refreshes a cell designated to be refreshed by the stored bit value in the refresh candidate designation unit. Dynamic memory device with selective refresh function according to access.
  7. 제 6항에 있어서, 상기 제어부는The method of claim 6, wherein the control unit
    상기 LLC 또는 상기 물리적 저장 매체로부터 상기 동적 메모리 데이터 셀의 행 또는 하나 이상의 액세스 블록으로 데이터가 입력될 때, 그에 대응하는 리프레쉬 비트 벡터 셀에 해당 입력 접근에 대응하는 비트 값으로 1을 저장하는 것을 특징으로 하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치.When data is input from the LLC or the physical storage medium into a row or one or more access blocks of the dynamic memory data cell, storing a 1 as a bit value corresponding to the corresponding input access in the corresponding refresh bit vector cell; Dynamic memory device with selective refresh function for read and write access.
  8. 제 7항에 있어서, 상기 제어부는The method of claim 7, wherein the control unit
    상기 동적 메모리 데이터 셀의 행 또는 하나 이상의 액세스 블록으로부터 상기 LLC 또는 상기 물리적 저장 매체로 데이터가 출력될 때, 그에 대응하는 리프레쉬 비트 벡터 셀에 해당 출력 접근에 대응하는 비트 값으로 0을 저장하는 것을 특징으로 하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치.When data is output from the row or one or more access blocks of the dynamic memory data cell to the LLC or the physical storage medium, zero is stored as a bit value corresponding to the corresponding output access in the corresponding refresh bit vector cell. Dynamic memory device with selective refresh function for read and write access.
  9. 제 8항에 있어서, 상기 제어부는The method of claim 8, wherein the control unit
    상기 리프레쉬 비트 셀이 대표하는 상기 리프레쉬 비트 벡터 셀의 비트 값 중 하나 이상이 1이면 상기 리프레쉬 비트 셀의 비트 값을 1로 저장하며, 상기 리프레쉬 비트 벡터 셀의 비트 값이 모두 0이면 상기 리프레쉬 비트 셀의 비트 값을 0으로 저장하는 것을 특징으로 하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치.If one or more bit values of the refresh bit vector cell represented by the refresh bit cell are 1, the bit value of the refresh bit cell is stored as 1. If the bit values of the refresh bit vector cell are all 0, the refresh bit cell is stored. Dynamic memory device having a selective refresh function according to the read and write access, characterized in that stores the bit value of.
  10. 제 9항에 있어서, 상기 리프레쉬 후보 지정부는10. The method of claim 9, wherein the refresh candidate designation unit
    상기 리프레쉬 비트 셀의 비트 값이 0이면 상기 리프레쉬 비트 셀에 대응하는 상기 동적 메모리 데이터 셀의 해당 행 또는 해당 액세스 블록의 셀은 리프레쉬할 셀에서 제외하는 것을 특징으로 하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치.If the bit value of the refresh bit cell is 0, the cell of the corresponding row of the dynamic memory data cell corresponding to the refresh bit cell or the cell of the corresponding access block is excluded from the cell to be refreshed. Dynamic memory device with functions.
  11. 제 6항에 있어서, 상기 제어부는The method of claim 6, wherein the control unit
    비트 값이 1인 리프레쉬 비트 셀이 대표하는 리프레쉬 비트 벡터 셀의 비트 값이 0인 개수가 기 설정된 기준 이상이면 상기 동적 메모리 데이터 셀에서 상기 리프레쉬 비트 벡터 셀에 대응하는 행 또는 하나 이상의 액세스 블록에 대응하는 셀의 비트 값을 모두 상기 LLC로 전송하는 것을 특징으로 하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치.If the number of bits of the refresh bit vector cell represented by the refresh bit cell having the bit value of 1 is equal to or greater than a preset reference, the dynamic memory data cell corresponds to a row or one or more access blocks corresponding to the refresh bit vector cell. Dynamic memory device having a selective refresh function according to the read and write access, characterized in that for transmitting all the bit value of the cell to the LLC.
  12. 제 6항에 있어서, 상기 제어부는The method of claim 6, wherein the control unit
    비트 값이 1인 리프레쉬 비트 셀이 대표하는 리프레쉬 비트 벡터 셀의 비트 값이 1인 개수가 기 설정된 기준 이상이면 상기 동적 메모리 데이터 셀에서 상기 리프레쉬 비트 벡터 셀에 대응하는 행 또는 하나 이상의 액세스 블록에 대응하는 셀의 비트 값을 모두 상기 물리적 저장 매체로 전송하는 것을 특징으로 하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치.If the number of bit values of the refresh bit vector cell represented by the refresh bit cell having the bit value of 1 is greater than or equal to a preset reference, the dynamic memory data cell corresponds to a row or one or more access blocks corresponding to the refresh bit vector cell. A dynamic memory device having a selective refresh function according to read and write accesses, wherein all bit values of a cell are transmitted to the physical storage medium.
  13. 제 11항 또는 제 12항에 있어서, 상기 제어부는The method of claim 11 or 12, wherein the control unit
    상기 LLC 또는 상기 물리적 저장 매체로 전송한 상기 동적 메모리 데이터 셀의 해당 셀에 대응하는 리프레쉬 비트 벡터 셀 및 이를 대표하는 리프레쉬 비트 셀의 비트 값을 모두 0으로 설정하는 것을 특징으로 하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치.A bit value of a refresh bit vector cell corresponding to a corresponding cell of the dynamic memory data cell transmitted to the LLC or the physical storage medium and a refresh bit cell representative thereof is set to 0. Dynamic memory device having a selective refresh function according to.
  14. 제 6항에 있어서, 상기 리프레쉬 비트 벡터 셀의 개수는7. The method of claim 6, wherein the number of refresh bit vector cells is
    행 버퍼 크기(Row buffer size) / 동적 메모리 데이터 셀의 액세스 블록 크기(DRAM access block size)인 것을 특징으로 하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치.A dynamic memory device having a selective refresh function according to a read and write access, characterized in that a row buffer size / DRAM access block size of a dynamic memory data cell.
  15. 제 14항에 있어서, 상기 동적 메모리 데이터 셀의 액세스 블록 크기는15. The method of claim 14, wherein the access block size of the dynamic memory data cell is
    상기 LLC의 캐쉬 라인 크기(Cache line size)인 것을 특징으로 하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치.And a cache line size of the LLC. The dynamic memory device having a selective refresh function according to a read and write access.
  16. 동적 메모리 데이터 셀을 통해, 프로세서(Processor)의 LLC(Last Level Cache) 및 HDD(Hard Disk Drive) 또는 SSD(Solid State Drive)인 물리적 저장 매체 사이에서 데이터를 전달하는 동적 메모리 장치에 있어서,A dynamic memory device for transferring data between a processor (Last Level Cache) (LLC) of a processor and a physical storage medium such as a hard disk drive (HDD) or a solid state drive (SSD) through a dynamic memory data cell,
    상기 LLC 또는 상기 물리적 저장 매체 중 하나 이상의 읽기 접근 및 쓰기 접근에 대해, 접근되는 상기 동적 메모리 데이터 셀의 행 또는 액세스 블록(Access Block)과 대응하며, 상기 읽기 접근과 쓰기 접근에 따라 서로 상이하게 구분되도록 비트 값이 갱신되는 리프레쉬 비트 벡터 셀 및 기 설정된 기준에 따라 자신의 비트(Bit) 값을 복수의 상기 리프레쉬 비트 벡터 셀에 갱신된 각각의 비트 값을 대표하는 값으로 갱신되는 리프레쉬 비트 셀(Refresh Bit Cells)을 구비하는 동적 메모리 히스토리 셀;The read access and write access of one or more of the LLC or the physical storage medium correspond to a row or an access block of the dynamic memory data cell being accessed, and differently distinguished from each other according to the read access and the write access. A refresh bit cell in which a bit value is updated so as to be refreshed, and a refresh bit cell in which its bit value is updated to a value representing each bit value updated in the plurality of refresh bit vector cells according to a predetermined criterion; A dynamic memory history cell having Bit Cells;
    상기 리프레쉬 비트 셀의 갱신된 비트 값에 근거하여, 상기 동적 메모리 데이터 셀에서 상기 갱신된 비트 값에 대응하는 하나 이상의 리프레쉬할 셀을 지정하는 리프레쉬 후보 지정부;및A refresh candidate designation unit for designating one or more cells to be refreshed corresponding to the updated bit value in the dynamic memory data cell based on the updated bit value of the refresh bit cell; and
    상기 리프레쉬 비트 벡터 셀 및 상기 리프레쉬 비트 셀의 비트 값의 갱신을 제어하며, 상기 리프레쉬 후보 지정부에서 상기 갱신된 비트 값에 의해 리프레쉬하도록 지정된 셀을 선택적으로 리프레쉬하는 제어부;를 포함하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치.And a control unit configured to control update of the refresh bit vector cell and the bit value of the refresh bit cell, and to selectively refresh a cell designated to be refreshed by the updated bit value in the refresh candidate designation unit. Dynamic memory device having a selective refresh function according to.
  17. 제 16항에 있어서, 상기 제어부는The method of claim 16, wherein the control unit
    상기 리프레쉬 비트 셀의 비트 값이 대표하는 상기 리프레쉬 비트 벡터 셀들의 비트 값을 OR 비트 연산(OR Bitwise operation)한 비트 값을 상기 리프레쉬 비트 셀의 비트 값으로 갱신하는 것을 특징으로 하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치.Read and write accesses to the bit values of the refresh bit cell by updating the bit values of the bit cells of the refresh bit vector represented by the bit cells of the refresh bit cell. Dynamic memory device having a selective refresh function according to.
  18. 제 16항에 있어서, 상기 제어부는The method of claim 16, wherein the control unit
    비트 값이 0 또는 1인 리프레쉬 비트 셀이 대표하는 리프레쉬 비트 벡터 셀의 비트 값이 상기 리프레쉬 비트 셀의 비트 값과 상이한 개수가 기 설정된 기준 이상이면 상기 동적 메모리 데이터 셀에서 상기 리프레쉬 비트 벡터 셀에 대응하는 행 또는 하나 이상의 액세스 블록에 대응하는 셀의 비트 값을 모두 상기 LLC 또는 상기 물리적 저장 매체로 전송하는 것을 특징으로 하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치.If the number of bits of a refresh bit vector cell represented by a refresh bit cell having a bit value of 0 or 1 is different from a bit value of the refresh bit cell, the dynamic memory data cell corresponds to the refresh bit vector cell. And all bit values of a cell corresponding to one row or one or more access blocks to the LLC or the physical storage medium. The dynamic memory device having the selective refresh function according to the read and write accesses.
  19. 제 18항에 있어서, 상기 제어부는The method of claim 18, wherein the control unit
    상기 LLC 또는 상기 물리적 저장 매체로 전송한 상기 동적 메모리 데이터 셀의 셀에 대응하는 리프레쉬 비트 벡터 셀 및 이를 대표하는 리프레쉬 비트 셀의 비트 값을 상기 리프레쉬 비트 셀이 저장했던 비트 값과 다른 값으로 모두 갱신하는 것을 특징으로 하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치.Update both the bit value of the refresh bit vector cell corresponding to the cell of the dynamic memory data cell transmitted to the LLC or the physical storage medium and the refresh bit cell representing the same to a value different from the bit value stored by the refresh bit cell Dynamic memory device having a selective refresh function according to the read and write access, characterized in that.
  20. 제 16항에 있어서, 상기 리프레쉬 비트 벡터 셀의 개수는17. The method of claim 16, wherein the number of refresh bit vector cells is
    행 버퍼 크기(Row buffer size) / 동적 메모리 데이터 셀의 액세스 블록 크기(DRAM access block size)인 것을 특징으로 하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치.A dynamic memory device having a selective refresh function according to a read and write access, characterized in that a row buffer size / DRAM access block size of a dynamic memory data cell.
  21. 제 16항에 있어서, 상기 동적 메모리 데이터 셀의 액세스 블록의 크기는17. The method of claim 16, wherein the size of the access block of the dynamic memory data cell is
    상기 LLC의 캐쉬 라인 크기(Cache line size)인 것을 특징으로 하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치.And a cache line size of the LLC. The dynamic memory device having a selective refresh function according to a read and write access.
  22. 동적 메모리 데이터 셀을 통해, 프로세서(Processor)의 LLC(Last Level Cache) 및 HDD(Hard Disk Drive) 또는 SSD(Solid State Drive)인 물리적 저장 매체 사이에서 데이터를 전달하는 동적 메모리 장치의 선택적 리프레쉬 방법에 있어서,Selective refresh method for a dynamic memory device that transfers data between a processor's last level cache (LLC) and physical storage media, such as a hard disk drive (HDD) or a solid state drive (SSD), through a dynamic memory data cell. In
    a) 제어부가 상기 동적 메모리 데이터 셀의 행마다 액세스 블록의 수를 기준으로 구성된 동적 메모리 히스토리 셀에 상기 LLC 또는 상기 물리적 저장 매체 중 하나 이상의 읽기 접근 및 쓰기 접근에 따른 기록을 저장하는 단계;a) storing, by the control unit, records according to read access and write access of at least one of the LLC or the physical storage medium in a dynamic memory history cell configured based on the number of access blocks per row of the dynamic memory data cell;
    b) 리프레쉬 후보 지정부가 상기 동적 메모리 히스토리 셀에 저장된 읽기 접근 및 쓰기 접근의 기록에 근거하여 상기 동적 메모리 데이터 셀에서 하나 이상의 리프레쉬할 셀을 지정하는 단계;및b) a refresh candidate designator specifying one or more cells to refresh in the dynamic memory data cell based on a record of read access and write access stored in the dynamic memory history cell; and
    c) 상기 제어부가 상기 리프레쉬 후보 지정부에서 지정된 셀을 선택적으로 리프레쉬하는 단계;를 포함하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치의 선택적 리프레쉬 방법.and c) selectively refreshing a cell designated by the refresh candidate designation unit by the controller. 2. The selective refresh method of the dynamic memory device having the selective refresh function according to the read and write accesses.
  23. 동적 메모리 데이터 셀을 통해, 프로세서(Processor)의 LLC(Last Level Cache) 및 HDD(Hard Disk Drive) 또는 SSD(Solid State Drive)인 물리적 저장 매체 사이에서 데이터를 전달하는 동적 메모리 장치의 선택적 리프레쉬 방법에 있어서,Selective refresh method for a dynamic memory device that transfers data between a processor's last level cache (LLC) and a physical storage medium, such as a hard disk drive (HDD) or solid state drive (SSD), through a dynamic memory data cell. In
    a) 제어부가 상기 LLC 또는 상기 물리적 저장 매체 중 하나 이상의 읽기 접근 및 쓰기 접근에 대해, 접근되는 상기 동적 메모리 데이터 셀의 행 또는 액세스 블록에 대응하는 리프레쉬 비트 벡터 셀에 상기 읽기 접근과 쓰기 접근에 따라 서로 상이하게 구분되도록 비트 값을 갱신하는 단계;a) in response to the read access and write access to a refresh bit vector cell corresponding to a row or an access block of the dynamic memory data cell being accessed, for a control unit to read or write access of at least one of the LLC or the physical storage medium. Updating the bit values to be different from each other;
    b) 상기 제어부가 기 설정된 기준에 따라 복수의 리프레쉬 비트 벡터 셀에 대응하는 리프레쉬 비트 셀의 비트 값을 상기 복수의 리프레쉬 비트 벡터 셀에 갱신된 각각의 비트 값을 대표하는 값으로 갱신하는 단계;b) updating, by the controller, a bit value of a refresh bit cell corresponding to a plurality of refresh bit vector cells to a value representative of each bit value updated in the plurality of refresh bit vector cells according to a preset criterion;
    c) 리프레쉬 후보 지정부가 상기 리프레쉬 비트 셀의 갱신된 비트 값에 근거하여, 상기 동적 메모리 데이터 셀에서 상기 갱신된 비트 값에 대응하는 하나 이상의 리프레쉬할 셀을 지정하는 단계;및c) by the refresh candidate designator specifying one or more cells to be refreshed corresponding to the updated bit value in the dynamic memory data cell based on the updated bit value of the refresh bit cell; and
    d) 상기 제어부가 상기 리프레쉬 후보 지정부에서 상기 갱신된 비트 값에 의해 리프레쉬하도록 지정된 셀을 선택적으로 리프레쉬하는 단계;를 포함하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치의 선택적 리프레쉬 방법.and d) selectively refreshing, in the refresh candidate designator, a cell designated to be refreshed by the updated bit value; and selectively refreshing a dynamic memory device having a selective refresh function according to a read and write access. Way.
  24. 제 23항에 있어서, The method of claim 23, wherein
    e) 상기 제어부가 상기 LLC 또는 상기 물리적 저장 매체가 요청한 상기 동적 메모리 데이터 셀의 읽기 접근에 대해 요청한 LLC 또는 물리적 저장 매체로 해당 행 또는 액세스 블록의 데이터를 전송하는 단계;및e) the control unit transmitting data of the corresponding row or access block to the LLC or physical storage medium requested for read access of the dynamic memory data cell requested by the LLC or the physical storage medium; and
    f) 상기 제어부가 상기 LLC 또는 상기 물리적 저장 매체와의 상기 동적 메모리 데이터 셀의 쓰기 접근에 대해 상기 LLC 또는 물리적 저장 매체로부터 해당 행 또는 액세스 블록의 데이터를 전송받아 저장하는 단계;를 더 포함하는 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치 선택적 리프레쉬 방법.f) receiving and storing, by the controller, data of the corresponding row or access block from the LLC or the physical storage medium for the write access of the dynamic memory data cell with the LLC or the physical storage medium. And a dynamic memory device selective refresh method having a selective refresh function according to a write access.
PCT/KR2013/000558 2013-01-03 2013-01-24 Dynamic memory device having selective refresh function based on read and write access, and selective refresh method therefor WO2014106966A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0000616 2013-01-03
KR1020130000616A KR101436442B1 (en) 2013-01-03 2013-01-03 Dynamic random access memory device having selective refresh function according to read and write access and the selective refresh method the same

Publications (1)

Publication Number Publication Date
WO2014106966A1 true WO2014106966A1 (en) 2014-07-10

Family

ID=51062281

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2013/000558 WO2014106966A1 (en) 2013-01-03 2013-01-24 Dynamic memory device having selective refresh function based on read and write access, and selective refresh method therefor

Country Status (2)

Country Link
KR (1) KR101436442B1 (en)
WO (1) WO2014106966A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102017284B1 (en) 2015-05-26 2019-09-02 삼성전자주식회사 Booting device and operating method for the same
US11922051B2 (en) 2020-11-02 2024-03-05 Deepx Co., Ltd. Memory controller, processor and system for artificial neural network
US12235778B2 (en) 2020-11-02 2025-02-25 Deepx Co., Ltd. Memory system of artificial neural network based on artificial neural network data locality
KR20220059409A (en) * 2020-11-02 2022-05-10 주식회사 딥엑스 Memory apparatus for artificial neural network
US11972137B2 (en) 2020-11-02 2024-04-30 Deepx Co., Ltd. System and memory for artificial neural network (ANN) optimization using ANN data locality
US11693566B2 (en) 2021-02-22 2023-07-04 Samsung Electronics Co., Ltd. Storage device and storage system for storing sensor data in an autonomous vehicle

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0757460A (en) * 1993-08-12 1995-03-03 Sony Corp Refreshing control circuit
JPH11176154A (en) * 1997-12-09 1999-07-02 Nec Corp Dram with register
US6094705A (en) * 1999-03-10 2000-07-25 Picoturbo, Inc. Method and system for selective DRAM refresh to reduce power consumption
US6167484A (en) * 1998-05-12 2000-12-26 Motorola, Inc. Method and apparatus for leveraging history bits to optimize memory refresh performance
US20050002253A1 (en) * 2003-07-01 2005-01-06 Jun Shi Method and apparatus for partial refreshing of drams
US20050013185A1 (en) * 2003-07-15 2005-01-20 International Business Machines Corporation Dynamic random access memory with smart refresh scheduler

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0757460A (en) * 1993-08-12 1995-03-03 Sony Corp Refreshing control circuit
JPH11176154A (en) * 1997-12-09 1999-07-02 Nec Corp Dram with register
US6167484A (en) * 1998-05-12 2000-12-26 Motorola, Inc. Method and apparatus for leveraging history bits to optimize memory refresh performance
US6094705A (en) * 1999-03-10 2000-07-25 Picoturbo, Inc. Method and system for selective DRAM refresh to reduce power consumption
US20050002253A1 (en) * 2003-07-01 2005-01-06 Jun Shi Method and apparatus for partial refreshing of drams
US20050013185A1 (en) * 2003-07-15 2005-01-20 International Business Machines Corporation Dynamic random access memory with smart refresh scheduler

Also Published As

Publication number Publication date
KR101436442B1 (en) 2014-09-01
KR20140088725A (en) 2014-07-11

Similar Documents

Publication Publication Date Title
TWI240275B (en) SRAM-compatible memory device having three sense amplifiers between two memory blocks
WO2014106966A1 (en) Dynamic memory device having selective refresh function based on read and write access, and selective refresh method therefor
US7418526B2 (en) Memory hub and method for providing memory sequencing hints
US5226147A (en) Semiconductor memory device for simple cache system
JP4360766B2 (en) Method and apparatus for refreshing data in DRAM cache memory
WO2010107176A2 (en) Apparatus and method for managing a dram buffer
WO2019062747A1 (en) Data access method and computer system
JP7407134B2 (en) Method and apparatus for using a storage system as main memory
RU97117589A (en) MEMORY CONTROLLER THAT PERFORMES READING AND RECORDING COMMANDS NOT IN ORDER SIMPLE QUEUE
KR980004055A (en) Dual Port Memory and Its System and Method
JP4150718B2 (en) Destructive read type random access memory system
JPH0350651A (en) Storage rearranging method and hierarchical storage system
US7917692B2 (en) Method and system for using dynamic random access memory as cache memory
WO2013032101A1 (en) Memory system and management method therefor
US6282604B1 (en) Memory controller and method for meory devices with mutliple banks of memory cells
US7146454B1 (en) Hiding refresh in 1T-SRAM architecture
KR100482380B1 (en) SRAM compatable memory having memory banks capable of indepedently writing access and Operating Method thereof
US6433786B1 (en) Memory architecture for video graphics environment
JPH113324A (en) Data processing device and processing system with built-in memory
JP2006107245A (en) Memory controller
US20050044300A1 (en) Apparatus with dual writing function, and storage control apparatus
US20030051105A1 (en) Compact flash ATA card
KR100672029B1 (en) Apparatus and method for reducing the operation time delay that occurs during the DRAM hidden refresh operation
JPH05130549A (en) Image storage
JPH07153263A (en) Semiconductor memory device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13870178

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13870178

Country of ref document: EP

Kind code of ref document: A1