[go: up one dir, main page]

WO2014156434A1 - アクティブマトリクス基板、及び表示装置 - Google Patents

アクティブマトリクス基板、及び表示装置 Download PDF

Info

Publication number
WO2014156434A1
WO2014156434A1 PCT/JP2014/054507 JP2014054507W WO2014156434A1 WO 2014156434 A1 WO2014156434 A1 WO 2014156434A1 JP 2014054507 W JP2014054507 W JP 2014054507W WO 2014156434 A1 WO2014156434 A1 WO 2014156434A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
active matrix
matrix substrate
film
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/054507
Other languages
English (en)
French (fr)
Inventor
横井安弘
原田光徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to US14/776,925 priority Critical patent/US9690156B2/en
Priority to CN201480017538.1A priority patent/CN105122338A/zh
Publication of WO2014156434A1 publication Critical patent/WO2014156434A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/60—Temperature independent

Definitions

  • the present invention relates to an active matrix substrate having a gate bus line and a data bus line, and a display device using the active matrix substrate.
  • liquid crystal display devices have been widely used in liquid crystal televisions, monitors, mobile phones and the like as flat panel displays having features such as thinness and light weight compared to conventional cathode ray tubes.
  • a plurality of data bus lines (source wirings) and a plurality of gate bus lines (scanning wirings) are wired in a matrix, and a thin film transistor is provided near the intersection of the data bus lines and the gate bus lines.
  • TFT Thin-Film-Transistor
  • switching elements and active matrix substrates in which pixels having pixel electrodes connected to the switching elements are arranged in a matrix are known for use in liquid crystal panels as display panels. Yes.
  • the gate insulating film GI is provided so as to cover the gate bus line, the interlayer insulating film IN1, the first inorganic insulating film IN2 made of SiN, and the organic
  • the insulating film PAS is sequentially provided on the gate insulating film GI.
  • a counter electrode (common electrode) CT and a reflective film RAL are provided on the organic insulating film PAS, and the second inorganic insulating film IN3 includes the organic insulating film PAS, the counter electrode (common electrode) CT, and It is provided so as to cover the reflective film RAL and to be in contact with the first inorganic insulating film IN2.
  • the pixel electrode PX is provided on the second inorganic insulating film IN3, and an auxiliary capacitor is configured by the counter electrode CT, the second inorganic insulating film IN3, and the pixel electrode PX.
  • this conventional active matrix substrate as described above, it is possible to increase the auxiliary capacitance by providing the second inorganic insulating film IN3 made of SiN.
  • the second inorganic insulating film (third insulating layer) IN3 covers the organic insulating film (second insulating layer) PAS, and the first It was provided so as to be in contact with the inorganic insulating film (first insulating layer) IN2. Therefore, in this conventional active matrix substrate, the thermal expansion of the first inorganic insulating film IN2 and the organic insulating film PAS at the interface (contact surface) between the first inorganic insulating film IN2 and the second inorganic insulating film IN3. Due to the difference in coefficients, there is a problem that abnormalities such as deformation and peeling occur in the second inorganic insulating film IN3.
  • the present invention prevents the third insulating layer from becoming abnormal at the interface with the first insulating layer due to the difference in thermal expansion coefficient between the first and second insulating layers.
  • An object of the present invention is to provide an active matrix substrate that can be used, and a display device using the same.
  • an active matrix substrate is provided in a base material, a gate bus line provided on the base material, and a different layer through the gate bus line and an insulating film.
  • An active matrix substrate having a data bus line, A first insulating layer provided on the insulating film; A second insulating layer provided on the first insulating layer and having a coefficient of thermal expansion different from that of the first insulating layer; A third insulating layer provided so as to cover the second insulating layer, a part of which is in contact with the first insulating layer; At least a part of the notch is provided on the third insulating layer where the second insulating layer does not exist on the insulating film.
  • the active matrix substrate configured as described above, at least a part of the notch is provided on the insulating film and in the portion of the third insulating layer where the second insulating layer does not exist. This prevents the third insulating layer from being abnormal at the interface with the first insulating layer due to the difference in thermal expansion coefficient between the first and second insulating layers, unlike the conventional example. Can do.
  • the active matrix substrate is provided below the insulating film, and includes a routing wiring connected to the gate bus line or the data bus line, It is preferable that the insulating film includes a first conductive layer provided at least above the routing wiring and exposed at the notch.
  • the lead wiring can be protected by the first conductive layer, and disconnection of the lead wiring can be surely prevented.
  • the first conductive layer is formed of the same conductive layer as the data bus line.
  • an active matrix substrate having a simple structure and a simplified manufacturing process can be easily configured.
  • the active matrix substrate preferably includes a second conductive layer provided on the first insulating layer at least above the routing wiring and exposed at the notch.
  • the lead wiring can be protected by the second conductive layer, and disconnection of the lead wiring can be surely prevented.
  • the notch portion is provided so as to expose an end portion of the second insulating layer.
  • the occurrence of abnormality in the third insulating layer at the interface with the first insulating layer can be prevented more reliably.
  • the second insulating layer is composed of an organic insulating film.
  • the thickness of the second insulating layer can be easily increased, and the insulation by the second insulating layer can be easily increased.
  • the first, second, and third insulating layers are constituted by an inorganic insulating film, an organic insulating film, and an inorganic insulating film, respectively.
  • each of the first to third insulating layers can be easily made appropriate.
  • the first and third insulating layers may be made of the same insulating material.
  • an active matrix substrate with a low cost can be easily configured.
  • the notch may be provided in the vicinity of a connection terminal connected to the gate bus line or the data bus line.
  • the occurrence of the abnormality of the third insulating layer can be prevented by the notch portion.
  • the display device of the present invention is characterized by using any of the active matrix substrates described above.
  • an abnormality occurs in the third insulating layer at the interface with the first insulating layer due to the difference in thermal expansion coefficient between the first and second insulating layers. Since an active matrix substrate that can be prevented is used, a display device having excellent reliability can be easily configured.
  • the present invention it is possible to prevent an abnormality from occurring in the third insulating layer at the interface with the first insulating layer due to the difference in thermal expansion coefficient between the first and second insulating layers. It is possible to provide a matrix substrate and a display device using the same.
  • FIG. 1 is a diagram for explaining a liquid crystal display device using an active matrix substrate according to the first embodiment of the present invention.
  • FIG. 2 is a diagram for explaining the configuration of the liquid crystal panel shown in FIG.
  • FIG. 3 is an enlarged plan view for explaining the pixel structure of the liquid crystal panel.
  • 4A is a cross-sectional view taken along the line IVa-IVa in FIG. 3
  • FIG. 4B is a cross-sectional view taken along the line IVb-IVb in FIG.
  • FIG. 5 is a diagram for explaining an installation example of the terminal portion on the active matrix substrate.
  • FIG. 6A is a plan view for explaining the main part of the active matrix substrate
  • FIG. 6B is a cross-sectional view taken along the line VIb-VIb in FIG.
  • FIG. 7A is a plan view for explaining a main part of a comparative example of the active matrix substrate, and FIG. 7B is a sectional view taken along the line VIIb-VIIb in FIG. 7A.
  • FIG. 8A is a plan view for explaining the main part of the active matrix substrate according to the second embodiment of the present invention, and FIG. 8B is a sectional view taken along line VIIIb-VIIIb in FIG. It is.
  • FIG. 9A is a plan view for explaining the main part of the active matrix substrate according to the third embodiment of the present invention, and FIG. 9B is a sectional view taken along line IXb-IXb in FIG. 9A.
  • FIG. 10A is a plan view for explaining the main part of the active matrix substrate according to the fourth embodiment of the present invention, and FIG. 10B is a cross-sectional view taken along line Xb-Xb in FIG. It is.
  • FIG. 1 is a diagram for explaining a liquid crystal display device using an active matrix substrate according to the first embodiment of the present invention.
  • the liquid crystal display device 1 according to the present embodiment includes a liquid crystal panel 2 in which the upper side of FIG. 1 is installed as a viewing side (display surface side), and a non-display surface side of the liquid crystal panel 2 (lower side of FIG. 1). And a backlight device 3 that generates illumination light for illuminating the liquid crystal panel 2.
  • the liquid crystal panel 2 includes a counter substrate 4 constituting the pair of substrates and the active matrix substrate 5 of the present invention, and polarizing plates 6 and 7 provided on the outer surfaces of the counter substrate 4 and the active matrix substrate 5, respectively. Yes. A liquid crystal layer described later is sandwiched between the counter substrate 4 and the active matrix substrate 5.
  • the counter substrate 4 and the active matrix substrate 5 are made of a flat transparent glass material or a transparent synthetic resin such as an acrylic resin. Resin films such as TAC (triacetyl cellulose) or PVA (polyvinyl alcohol) are used for the polarizing plates 6 and 7 and correspond to cover at least the effective display area of the display surface provided in the liquid crystal panel 2. It is bonded to the counter substrate 4 or the active matrix substrate 5. In some cases, a ⁇ / 4 retardation plate (quarter wavelength plate) is disposed between the polarizing plates 6 and 7 and the liquid crystal layer.
  • the active matrix substrate 5 constitutes one of the pair of substrates.
  • pixel electrodes and thin film transistors in accordance with a plurality of pixels included in the display surface of the liquid crystal panel 2).
  • a thin film transistor (TFT), a common electrode, and the like are formed between the liquid crystal layer (details will be described later).
  • the counter substrate 4 constitutes the other substrate (counter substrate) of the pair of substrates, and a color filter or the like is formed between the liquid crystal layer and the counter substrate 4 (not shown). ).
  • the liquid crystal panel 2 is provided with an FPC (Flexible Printed Circuit) 8 connected to a control device (not shown) for controlling the drive of the liquid crystal panel 2 and operates the liquid crystal layer in units of pixels.
  • FPC Flexible Printed Circuit
  • the display surface is driven in units of pixels and a desired image is displayed on the display surface.
  • the liquid crystal mode and pixel structure of the liquid crystal panel 2 are arbitrary. Moreover, the drive mode of the liquid crystal panel 2 is also arbitrary. That is, as the liquid crystal panel 2, any liquid crystal panel that can display information can be used. Therefore, the detailed structure of the liquid crystal panel 2 is not shown in FIG.
  • the backlight device 3 includes a light emitting diode 9 as a light source, and a light guide plate 10 disposed to face the light emitting diode 9.
  • the light emitting diode 9 and the light guide plate 10 are sandwiched by the bezel 14 having an L-shaped cross section in a state where the liquid crystal panel 2 is installed above the light guide plate 10.
  • a case 11 is placed on the counter substrate 4.
  • the backlight device 3 is assembled to the liquid crystal panel 2 and is integrated as a transmissive liquid crystal display device 1 in which illumination light from the backlight device 3 is incident on the liquid crystal panel 2.
  • the light guide plate 10 for example, a synthetic resin such as a transparent acrylic resin is used, and light from the light emitting diode 9 enters.
  • a reflection sheet 12 is installed on the opposite side (opposite surface side) of the light guide plate 10 to the liquid crystal panel 2.
  • an optical sheet 13 such as a lens sheet or a diffusion sheet is provided on the liquid crystal panel 2 side (light emitting surface side) of the light guide plate 10, and the inside of the light guide plate 10 has a predetermined light guide direction (left side in FIG. 1). The light from the light emitting diode 9 guided in the direction from the right side to the right side is changed to the planar illumination light having uniform luminance and applied to the liquid crystal panel 2.
  • the present embodiment is not limited to this, and a direct type backlight device is used. May be.
  • a backlight device having other light sources such as a cold cathode fluorescent tube and a hot cathode fluorescent tube other than the light emitting diode can also be used.
  • liquid crystal panel 2 of the present embodiment will be specifically described with reference to FIG.
  • FIG. 2 is a diagram for explaining the configuration of the liquid crystal panel shown in FIG.
  • the liquid crystal display device 1 includes a panel control unit 15 that performs drive control of the liquid crystal panel 2 (FIG. 1) as the display unit that displays information such as characters and images, and the panel control.
  • a data driver (source driver) 16 and a gate driver 17 that operate based on an instruction signal from the unit 15 are provided.
  • the panel control unit 15 is provided in the control device, and receives a video signal from the outside of the liquid crystal display device 1. Further, the panel control unit 15 performs predetermined image processing on the input video signal to generate each instruction signal to the data driver 16 and the gate driver 17, and the input video signal. A frame buffer 15b capable of storing display data for one frame included. Then, the panel control unit 15 performs drive control of the data driver 16 and the gate driver 17 according to the input video signal, so that information corresponding to the video signal is displayed on the liquid crystal panel 2.
  • the data driver 16 and the gate driver 17 are installed on the active matrix substrate 5. Specifically, the data driver 16 is installed on the surface of the active matrix substrate 5 along the lateral direction of the liquid crystal panel 2 in the outer region of the effective display area A of the liquid crystal panel 2 as a display panel. . Further, the gate driver 17 is installed on the surface of the active matrix substrate 5 so as to be along the vertical direction of the liquid crystal panel 2 in the outer region of the effective display region A. Further, as will be described in detail later, the data driver 16 and the gate driver 17 are mounted on a terminal portion including a plurality of connection terminals provided on the active matrix substrate 5.
  • the data driver 16 and the gate driver 17 are driving circuits that drive a plurality of pixels P provided on the liquid crystal panel 2 side by pixel, and the data driver 16 and the gate driver 17 include a plurality of data bus lines ( Source wirings) D1 to DM (M is an integer of 2 or more, hereinafter collectively referred to as “D”) and a plurality of gate bus lines (gate wirings) G1 to GN (N is an integer of 2 or more; Are generally connected by "G").
  • the data bus lines D and the gate bus lines G are arranged in a matrix so as to intersect each other on a transparent glass material or a transparent synthetic resin substrate described later included in the active matrix substrate 5. Yes.
  • the data bus lines D are provided on the substrate so as to be parallel to the matrix column direction (vertical direction of the liquid crystal panel 2), and the gate bus lines G are arranged in the matrix row direction (the liquid crystal panel 2). In the horizontal direction) on the base material.
  • the pixel P having a thin film transistor 18 as a switching element and a pixel electrode 19 connected to the thin film transistor 18 is provided.
  • the common electrode 20 is provided on the active matrix substrate 5 so as to face the pixel electrode 19.
  • regions of a plurality of pixels P are formed in regions partitioned by the data bus lines D and the gate bus lines G in a matrix.
  • the plurality of pixels P include red (R), green (G), and blue (B) pixels.
  • the RGB pixels are sequentially arranged in this order, for example, in parallel with the gate bus lines G1 to GN. Further, these RGB pixels can display corresponding colors by the color filter layer provided on the counter substrate 4 side.
  • the gate driver 17 scans the gate electrodes of the corresponding thin film transistors 18 with respect to the gate bus lines G 1 to GN based on the instruction signal from the image processing unit 15 a ( The gate signal is output sequentially.
  • the data driver 16 applies data signals (voltage signals (gradation voltages)) corresponding to the luminance (gradation) of the display image based on the instruction signal from the image processing unit 15a to the corresponding data bus lines D1 to DM. Output to.
  • FIG. 3 a specific structure of the pixel P provided on the active matrix substrate 5 of the present embodiment will be described with reference to FIG. 3, FIG. 4 (a), and FIG. 4 (b).
  • FIG. 3 is an enlarged plan view for explaining the pixel structure of the liquid crystal panel.
  • 4A is a cross-sectional view taken along the line IVa-IVa in FIG. 3
  • FIG. 4B is a cross-sectional view taken along the line IVb-IVb in FIG.
  • the gate bus line G and the gate bus line G are integrated on the base material 5a.
  • a gate electrode 18g of the thin film transistor 18 configured as described above is provided.
  • a molybdenum film, an aluminum film, a titanium film, a tungsten film, a tantalum film, a copper film, or an alloy film thereof is used for the gate bus line G and the gate electrode 18g.
  • a metal film having a plurality of structures laminated to each other for example, a copper film and a titanium film, a copper film and a molybdenum film, or a two-layer metal film such as a copper film and a molybdenum alloy film, or an aluminum film, a titanium film, Alternatively, an aluminum film or a metal film having a three-layer structure such as a molybdenum film, an aluminum film, and a molybdenum film may be used.
  • a gate insulating film 21 is provided so as to cover the base material 5a, the gate bus line G, and the gate electrode 18g.
  • the gate insulating film 21 constitutes an insulating film.
  • silicon nitride (SiNx) or a laminated film of silicon nitride (SiNx) and silicon oxide (SiO 2 ) is used. ing.
  • the semiconductor layer 18 h of the thin film transistor 18 is formed on the gate insulating film 21.
  • an oxide semiconductor is used for the semiconductor layer 18h.
  • an In—Ga—Zn—O-based amorphous oxide semiconductor containing In, Ga, and Zn at a ratio of 1: 1: 1 is preferably used.
  • the ratio of In, G, and Zn is not limited to the above, and may be appropriately selected.
  • another oxide semiconductor film can be used instead of the above In—Ga—Zn—O-based amorphous oxide semiconductor film.
  • the semiconductor layer 18h may be formed of an InGaO3 (ZnO) film, magnesium zinc oxide (MgxZn1-xO), cadmium zinc oxide (CdxZn1-xO), cadmium oxide (CdO), or the like.
  • ZnO InGaO3
  • MgxZn1-xO magnesium zinc oxide
  • CdxZn1-xO cadmium zinc oxide
  • CdO cadmium oxide
  • ZnO may be formed using ZnO to which one or a plurality of impurity elements are added among a group 1 element, a group 13 element, a group 14 element, a group 15 element or a group 17 element.
  • An impurity element may not be added to ZnO.
  • ZnO may be in an amorphous state, a polycrystalline state, or a microcrystalline state in which an amorphous state and a polycrystalline state are mixed.
  • Amorphous oxide semiconductors have the advantage that they can be manufactured at low temperatures and can achieve high mobility.
  • a crystalline oxide semiconductor may be used instead of the amorphous oxide semiconductor.
  • As the crystalline oxide semiconductor layer a crystalline oxide semiconductor layer having a c-axis oriented substantially perpendicular to the layer surface is preferable.
  • a thin film transistor having such an oxide semiconductor layer is disclosed in, for example, Japanese Patent Application Laid-Open No. 2012-134475.
  • the semiconductor layer 18h may be configured using, for example, amorphous silicon, polysilicon, or microcrystalline silicon.
  • a data bus line D On the gate insulating film 21, a data bus line D, a source electrode 18s of the thin film transistor 18 integrally formed with the data bus line D, and a drain electrode 18d of the thin film transistor 18 are provided.
  • a molybdenum film, an aluminum film, a titanium film, a tungsten film, a tantalum film, a copper film, or an alloy film thereof is used for the data bus line D, the source electrode 18s, and the drain electrode 18d.
  • a metal film having a plurality of structures laminated to each other for example, a copper film and a titanium film, a copper film and a molybdenum film, or a two-layer metal film such as a copper film and a molybdenum alloy film, or an aluminum film, a titanium film, Alternatively, an aluminum film or a metal film having a three-layer structure such as a molybdenum film, an aluminum film, and a molybdenum film may be used.
  • the first inorganic insulating film 22 is provided on the gate insulating film 21 so as to cover the data bus line D, the source electrode 18s, the semiconductor layer 18h, and the drain electrode 18d.
  • the first inorganic insulating film 22 constitutes a first insulating layer and functions as a protective film.
  • the first inorganic insulating film 22 is made of, for example, silicon nitride (SiNx) or silicon oxide (SiO 2 ). Further, the first inorganic insulating film 22 is formed by, for example, a CVD method or a sputtering method, and the film thickness thereof is set to a value in the range of 50 nm to 5000 nm, for example.
  • the organic insulating film 23 is provided on the first inorganic insulating film 22.
  • the organic insulating film 23 constitutes a second insulating layer and functions as a planarizing film.
  • the organic insulating film 23 is made of, for example, acrylic resin.
  • the organic insulating film 23 is formed by, for example, a spin coating method, and the film thickness is set to a value in the range of 1 ⁇ m to 5 ⁇ m, for example. Furthermore, the organic insulating film 23 is not formed in the vicinity of a connection terminal of a terminal portion described later (details will be described later).
  • the common electrode 20 is formed on the organic insulating film 23. As illustrated in FIG. 3, the common electrode 20 is provided so as to be shared by all the pixels P, and has a shape corresponding to the effective display area of each pixel P (that is, the opening of the pixel P). Has been.
  • the common electrode 20 is made of a transparent electrode material such as ITO or IZO.
  • the second inorganic insulating film 24 is provided so as to cover the organic insulating film 23 and the common electrode 20.
  • the second inorganic insulating film 24 constitutes a third insulating layer and functions as a protective film.
  • the same insulating material as that of the first inorganic insulating film 22, for example, silicon nitride (SiNx), silicon oxide (SiO 2 ), or the like is used.
  • the second inorganic insulating film 24 is formed by, for example, a CVD method or a sputtering method, and the film thickness is set to a value in the range of 50 nm to 5000 nm, for example. Further, the second inorganic insulating film 24 is configured so that a part thereof is in contact with the first inorganic insulating film 22 in the vicinity of the connection terminal of the terminal portion (details will be described later).
  • the pixel electrode 19 is formed on the second inorganic insulating film 24.
  • the pixel electrode 19 is made of a transparent electrode material such as ITO or IZO.
  • the first inorganic insulating film 22, the organic insulating film 23, and the second inorganic insulating film 24 are provided with openings, and the drain electrode 18d and the pixel electrode A terminal contact hole H1 is formed to connect 19 to each other.
  • the liquid crystal panel 2 of the present embodiment is a so-called horizontal electric field liquid crystal panel, and for example, a pixel P in a horizontal alignment mode is used. Specifically, a horizontal alignment film is provided on each inner surface of the active matrix substrate 5 and the counter substrate 4, and a liquid crystal having a positive dielectric anisotropy is formed between these horizontal alignment films. The liquid crystal layer is provided.
  • FIG. 5 is a diagram for explaining an installation example of the terminal portion on the active matrix substrate.
  • FIG. 6A is a plan view for explaining the main part of the active matrix substrate, and
  • FIG. 6B is a cross-sectional view taken along the line VIb-VIb in FIG.
  • a routing line (described later) connected to the gate bus line G or the data bus line D is arranged outside the effective display area A.
  • a wiring region W is set, and three terminal portions T1, T2, and T3 each including the connection terminal are provided in a region outside the lead wiring region W.
  • two terminal portions T1 and T2 are provided along one side in the horizontal direction of the active matrix substrate 5, and two data drivers are provided. 16 is provided for each of the two terminal portions T1 and T2, and the terminals of the data driver 16 corresponding to the connection terminals included in the terminal portions T1 and T2 are mounted.
  • one terminal portion T3 is provided along one side in the vertical direction of the active matrix substrate 5, and one gate driver 17 is provided.
  • the terminal of the gate driver 17 is mounted on the connection terminal included in the terminal portion T3, which is installed on one terminal portion T3.
  • the routing wiring is connected to the corresponding data driver 16 or gate driver 17 so that the connected data bus line D or gate bus line G is disposed in the direction in which the routing bus area W is connected. Wired at an angle (not shown). Note that, on the side of the active matrix substrate 5 where the terminal portions T1 to T3 are not provided (the lower side and the left side in FIG. 5), the routing wiring is provided on a straight line with the connected data bus line D or gate bus line G. It has been.
  • each of the terminal portions T1 to T3 is provided with a plurality of the connection terminals 26, and each connection terminal 26 includes a gate bus line G or The routing wiring 25 connected to the data bus line D is connected.
  • a routing wire 25 composed of the same conductive layer as the gate bus line G is formed on the base material 5a.
  • a gate insulating film 21 and a first inorganic insulating film 22 are formed so as to cover the surface. That is, the lead wiring 25 is provided below the gate insulating film 21.
  • the organic insulating film 23 is connected to the terminal of the data driver 16 or the gate driver 17 of the connection terminal 26 in the vicinity of the connection terminal 25. It is not formed to ensure connectivity. That is, the organic insulating film 23 is not formed up to the edge in the vicinity of the portion where the terminal portions T1 to T3 are provided. As described later, the first and second inorganic insulating films 22 and 24 are formed. Are in contact with each other. On the other hand, the organic insulating film 23 is formed up to the edges of the active matrix substrate 5 (the lower side and the left side in FIG. 5) where the terminal portions T1 to T3 are not provided (first and second inorganic insulating layers). The membranes 22 and 24 are not in contact with each other).
  • the organic insulating film 23 is not formed up to the edge of the portion where the terminal portions T1 to T3 are not provided (the first and second inorganic insulating films 22 and 24 are in contact with each other). Configuration). In this case, it is preferable that a notch portion described later is provided at a location where the terminal portions T1 to T3 are not provided, similarly to the location where the terminal portions T1 to T3 are provided.
  • the second inorganic insulating film 24 is configured such that a part thereof is in contact with the first inorganic insulating film 22 in the vicinity of the connection terminal 26. Has been.
  • the gate insulating film 21, the first inorganic insulating film 22, and the second inorganic insulating film 24 have openings and are connected to the lead wiring 25.
  • a terminal contact hole H2 for connecting the terminals 26 to each other is formed.
  • the rectangular cutout portion K1 exists on the gate insulating film 21 and the organic insulating film 23 exists.
  • the second inorganic insulating film 24 is not provided. That is, the notch K ⁇ b> 1 is partially provided in a portion of the second inorganic insulating film 24 that is in contact with the first inorganic insulating film 22.
  • the cutout portion K1 is continuously formed so as to be parallel to one side (the upper side or the right side in FIG. 5) of the active matrix substrate, and the second inorganic insulating film 24 is formed as an organic insulating film. (Second insulating layer) The portion 24a on the 23 side and the portion 24b on the connecting terminal 26 side are completely separated.
  • the notch K1 is formed on the gate insulating film (insulating film) 21 and the organic insulating film (second insulating layer) 23 is not present. It is provided in a portion of the inorganic insulating film (third insulating layer) 24.
  • the first inorganic insulating film 22 and the organic insulating film (second insulating layer) 23 are caused by the difference in thermal expansion coefficient. It is possible to prevent the second inorganic insulating film 24 from being abnormal at the interface (contact surface) with the first inorganic insulating film 22.
  • FIG. 7A is a plan view for explaining the main part of the comparative example of the active matrix substrate
  • FIG. 7B is a cross-sectional view taken along the line VIIb-VIIb in FIG. 7A.
  • the lead wiring 101, the gate insulating film 102, and the first inorganic insulating film 103 are formed on the base material 100a. It is provided sequentially.
  • the organic insulating film 104 is provided on the first inorganic insulating film 103, and the second inorganic insulating film 105 covers the organic insulating film 104, and a part thereof is the first inorganic insulating film.
  • 103 is provided so as to be in contact with 103.
  • the gate insulating film 102, the first inorganic insulating film 103, and the second inorganic insulating film 105 are provided with openings and connected to the lead wiring 101.
  • a terminal contact hole H3 that connects the terminals 106 to each other is formed.
  • the cutout portion K1 is on the gate insulating film (insulating film) 21 and the second inorganic insulation without the organic insulating film (second insulating layer) 23 is present. Since it is provided in the portion of the film (third insulating layer) 24, the second inorganic due to the difference in thermal expansion coefficient between the first inorganic insulating film 22 and the organic insulating film 23 due to the notch K 1. It is possible to prevent an adverse effect (such as generation of stress) from following changes in the insulating film 24, and the second inorganic insulating film 24 at the interface (contact surface) between the first and second inorganic insulating films 22 and 24. It is possible to prevent abnormalities from occurring.
  • the second inorganic insulating film 24 covers the organic insulating film 23, the occurrence of swelling due to moisture absorption of the organic insulating film 23 can be suppressed, and as a result The occurrence of abnormality in the second inorganic insulating film 24 can be prevented more reliably.
  • the notch K1 is provided in the vicinity of the connection terminal 26 connected to the gate bus line G or the data bus line D. Thereby, in this embodiment, even in the vicinity of the connection terminal 26 where the abnormality of the second inorganic insulating film 24 is relatively likely to occur, the occurrence of the abnormality of the second inorganic insulating film 24 is prevented by the notch K1. be able to.
  • the liquid crystal display device (display device) 1 having excellent reliability is provided. It can be easily configured.
  • FIG. 8A is a plan view for explaining the main part of the active matrix substrate according to the second embodiment of the present invention
  • FIG. 8B is a sectional view taken along line VIIIb-VIIIb in FIG. It is.
  • the main difference between this embodiment and the first embodiment is that the notch is provided so as to expose the end of the organic insulating film (second insulating layer). .
  • symbol is attached
  • the cutout portion K2 exposes the end portion of the organic insulating film 23 (a part of the upper surface 23a and the side surface 23b). It is provided as follows. Specifically, in the second inorganic insulating film 24, the portion 24a on the organic insulating film 23 side is configured so as not to contact the first inorganic insulating film 22 at all unlike the first embodiment. ing. In addition, at least a part of the notch K2 is provided on the second inorganic insulating film 24 where the organic insulating film 23 does not exist on the gate insulating film 21 as in the above embodiment.
  • the present embodiment can achieve the same operations and effects as the first embodiment.
  • the notch K2 is provided so as to expose the end of the organic insulating film 23, the second inorganic insulating film 24 at the interface with the first inorganic insulating film 22 is provided. The occurrence of abnormalities can be prevented more reliably.
  • a configuration in which the notch K2 is provided so that only the side surface 23b of the organic insulating film 23 is exposed may be employed.
  • FIG. 9A is a plan view for explaining the main part of the active matrix substrate according to the third embodiment of the present invention
  • FIG. 9B is a sectional view taken along line IXb-IXb in FIG. 9A. It is.
  • the main difference between the present embodiment and the second embodiment is that the first conductive layer provided at least above the lead wiring on the gate insulating film and exposed at the notch portion. It is a point provided.
  • symbol is attached
  • the first conductive layer 27 is provided on the gate insulating film 21 so as to be exposed at the notch K3.
  • This notch K 3 is formed not only in the second inorganic insulating film 24 but also in the first inorganic insulating film 22. That is, in the active matrix substrate 5 of the present embodiment, the first and second inorganic insulating films 22 and 24 are patterned simultaneously, and the cutout portion K3 is formed by, for example, a dry etching method. At this time, the notch K3 is simultaneously formed in the first and second inorganic insulating films 22 and 24. As a result, at least a part of the notch K3 is provided on the second inorganic insulating film 24 where the organic insulating film 23 does not exist on the gate insulating film 21, as in the above embodiment.
  • a first conductive layer 27 made of, for example, the same conductive layer as the data bus line D is provided on the gate insulating film 21 on at least the lead wiring 25. .
  • the gate insulation Etching may occur up to the film 21 and further to the routing wiring 25, and as a result, the routing wiring 25 may be corroded or disconnected. Further, the protective film of the routing wiring 25 becomes only the gate insulating film 21, and the protection property of the routing wiring 25 is deteriorated. As a result, the routing wiring 25 may be corroded or disconnected. Further, when the first conductive layer 27 is not provided, an etchant used for patterning the connection terminal 26 may be routed to erode the wiring 25.
  • the present embodiment can achieve the same operations and effects as those of the second embodiment.
  • the first conductive layer 27 is provided on the gate insulating film (insulating film) 21 at least above the routing wiring 25 and exposed at the notch K3. Accordingly, in the present embodiment, the routing wiring 25 can be protected by the first conductive layer 27, and it is possible to reliably prevent an abnormality such as a disconnection from occurring in the routing wiring 25.
  • FIG. 10A is a plan view for explaining the main part of the active matrix substrate according to the fourth embodiment of the present invention
  • FIG. 10B is a cross-sectional view taken along line Xb-Xb in FIG. It is.
  • the main difference between the present embodiment and the first embodiment is that it is provided on the first inorganic insulating film (first insulating layer) at least above the routing wiring and is notched.
  • the second conductive layer exposed at the portion is provided.
  • symbol is attached
  • the second conductive layer 28 is exposed on the first inorganic insulating film 22 at the notch K4. Is provided. That is, the notch K4 is provided in the second inorganic insulating film 24 where the organic insulating film 23 does not exist on the gate insulating film 21 as in the above embodiment.
  • connection terminal 26 a transparent electrode material such as ITO or IZO is used for the second conductive layer 28.
  • the second conductive layer 28 is provided on at least the lead wiring 25.
  • the present embodiment can achieve the same operations and effects as the first embodiment.
  • the second conductive layer 28 is provided on the first inorganic insulating film 22 at least above the routing wiring 25 and exposed at the notch K4.
  • the routing wiring 25 can be protected by the 2nd conductive layer 28, and it can prevent reliably that abnormality, such as a disconnection and corrosion, arises in the said routing wiring 25.
  • the routing wiring 25 can be configured by the same conductive layer as the data bus line D.
  • the active matrix substrate of the present invention is not limited to this, and a display region having a plurality of pixels
  • the active matrix substrate of the present invention can be applied to any display device having a wiring for transmitting a signal for driving a pixel.
  • the present invention can be applied to an organic EL display, a microcapsule-type electrophoresis display device, and other display devices.
  • a microcapsule-type electrophoretic display device can be configured to display an image by applying a voltage to each microcapsule layer formed in a display region for each pixel, for example.
  • the display device can include, for example, a substrate including a display region wiring connected to a pixel electrode provided for each pixel via a switching element and a lead line connected to the display region wiring.
  • this substrate can be configured like the active matrix substrate in the above embodiment.
  • the active matrix substrate of the present invention can be applied to various sensor substrates such as a sensor substrate for an X-ray detection device.
  • a configuration in which a rectangular notch formed continuously so as to be parallel to one side of the active matrix substrate is provided that is, an organic insulating film (second insulating layer ) Side second inorganic insulating film (third insulating layer) and connection terminal side second inorganic insulating film (third insulating layer) are completely separated by a notch.
  • the active matrix substrate of the present invention is not limited to this.
  • the plurality of notches are formed so that the plurality of notches are arranged in parallel to one side of the active matrix substrate.
  • the structure provided intermittently that is, the second inorganic insulating film (third insulating layer) on the organic insulating film (second insulating layer) side and the second inorganic insulating film (third insulating film) on the connection terminal side Layer) and partially connected) .
  • the present invention is applied to a liquid crystal panel in a horizontal alignment mode (so-called lateral electric field liquid crystal panel) has been described.
  • the active matrix substrate of the present invention is not limited to this.
  • the present invention can be applied to a vertical alignment mode liquid crystal panel (so-called vertical electric field liquid crystal panel).
  • a vertical alignment film is provided on each inner surface of the active matrix substrate 5 and the counter substrate 4, and the liquid crystal layer has a negative dielectric anisotropy, for example. LCD is used.
  • the common electrode (counter electrode) is provided on the counter substrate 4 side so as to face the pixel electrode, and the common electrode in the liquid crystal panel of the horizontal electric field is used as an auxiliary capacitance electrode for generating an auxiliary capacitance. Used.
  • a vertical electric field is generated between the pixel electrode and the counter electrode (common electrode) (on the counter substrate 4 side) to control the alignment of the liquid crystal.
  • the counter electrode as the common electrode is made of a transparent electrode material, like the pixel electrode.
  • the active matrix substrate of the present invention includes a first insulating layer provided on an insulating film, and a second insulating layer provided on the first insulating layer and having a thermal expansion coefficient different from that of the first insulating layer.
  • a part thereof includes a third insulating layer that is in contact with the first insulating layer.
  • the first, second, and third insulating layers are each composed of the first inorganic insulating film, the organic insulating film, and the second inorganic insulating film. This is preferable in that each of the first to third insulating layers can be easily made appropriate.
  • the second insulating layer is formed of an organic insulating film, the thickness of the second insulating layer can be easily increased, and the insulating property by the second insulating layer can be easily increased. It is preferable in that it can be increased.
  • the active matrix substrate of the present invention is not limited to this, and the first and third insulating layers are not limited thereto.
  • the third insulating layer may be made of different insulating materials.
  • the case where the first and third insulating layers are made of the same insulating material as in each of the above embodiments is preferable in that an active matrix substrate can be easily formed at a low cost. .
  • the configuration using the gate insulating film as the insulating film has been described.
  • the active matrix substrate of the present invention is not limited to this, and as the insulating film, for example, the gate insulating film and the gate A configuration using another insulating film stacked on the insulating film may be used.
  • the first conductive layer is formed of the same conductive layer as the data bus line.
  • the active matrix substrate of the present invention is not limited to this. Instead, the first conductive layer may be formed of a conductive layer different from the data bus line.
  • the active matrix substrate in which the structure is simple and the manufacturing process is simplified when the first conductive layer is formed of the same conductive layer as the data bus line as in the third embodiment. Is preferable in that it can be easily configured.
  • the configuration in which the data bus line is provided in the pixel for each color of red (R), green (G), and blue (B) is described.
  • the active matrix substrate of the present invention is not limited to this.
  • the configuration may be such that RGB pixels are sequentially provided for one data bus line.
  • the thin film transistor is used as the switching element.
  • the switching element of the present invention is not limited to this, and for example, a field effect transistor can be used.
  • the present invention relates to an active matrix substrate capable of preventing the third insulating layer from becoming abnormal at the interface with the first insulating layer due to the difference in thermal expansion coefficient between the first and second insulating layers. And a display device using the same.
  • Liquid crystal display device (display device) 5 Active matrix substrate 5a Base material 21 Gate insulating film (insulating film) 22 First inorganic insulating film (first insulating layer) 23 Organic insulating film (second insulating layer) 24, 24a, 24b Second inorganic insulating film (third insulating layer) 25 Lead wiring 26 Connection terminal 27 First conductive layer 28 Second conductive layer G, G1 to GN Gate bus line D, D1 to DM Data bus line K1, K2, K3, K4 Notch

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

　アクティブマトリクス基板（５）において、ゲート絶縁膜（絶縁膜）（２１）上に設けられた第１の無機絶縁膜（第１の絶縁層）（２２）と、第１の無機絶縁膜（２２）上に設けられるとともに、当該第１の無機絶縁膜（２２）と熱膨張係数が互いに異なる有機絶縁膜（第２の絶縁層）（２３）と、有機絶縁膜（２３）を覆うように設けられるととともに、その一部分が第１の無機絶縁膜（２２）と接触する第２の無機絶縁膜（第３の絶縁層）（２４）を備える。切り欠き部（Ｋ１）が、ゲート絶縁膜（２１）上で、有機絶縁膜（２３）が存在しない第２の無機絶縁膜（２４）の部分に設けられている。

Description

アクティブマトリクス基板、及び表示装置
　本発明は、ゲートバスラインとデータバスラインを有するアクティブマトリクス基板、及びこれを用いた表示装置に関する。
　近年、例えば液晶表示装置は、在来のブラウン管に比べて薄型、軽量などの特長を有するフラットパネルディスプレイとして、液晶テレビ、モニター、携帯電話などに幅広く利用されている。このような液晶表示装置では、複数のデータバスライン（ソース配線）及び複数のゲートバスライン（走査配線）をマトリクス状に配線するとともに、データバスラインとゲートバスラインとの交差部の近傍に薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等のスイッチング素子と、このスイッチング素子に接続された画素電極を有する画素をマトリクス状に配置したアクティブマトリクス基板を、表示パネルとしての液晶パネルに用いたものが知られている。
　また、上記のような従来のアクティブマトリクス基板では、例えば下記特許文献１に記載されているように、有機絶縁膜ＰＡＳを覆うように、ＳｉＮからなる第２の無機絶縁膜ＩＮ３を設けることにより、補助容量を大きくすることが提案されている。
　具体的にいえば、この従来のアクティブマトリクス基板では、ゲート絶縁膜ＧＩが上記ゲートバスラインを覆うように設けられるとともに、この層間絶縁膜ＩＮ１、ＳｉＮからなる第１の無機絶縁膜ＩＮ２、及び有機絶縁膜ＰＡＳがゲート絶縁膜ＧＩ上に順次設けられている。また、有機絶縁膜ＰＡＳ上には、対向電極（コモン電極）ＣＴ及び反射膜ＲＡＬが設けられるとともに、上記第２の無機絶縁膜ＩＮ３が、有機絶縁膜ＰＡＳ、対向電極（コモン電極）ＣＴ、及び反射膜ＲＡＬを覆うように、かつ、第１の無機絶縁膜ＩＮ２に接触するように設けられている。さらに、第２の無機絶縁膜ＩＮ３上には、画素電極ＰＸが設けられており、対向電極ＣＴ、第２の無機絶縁膜ＩＮ３、及び画素電極ＰＸによって、補助容量が構成されている。そして、この従来のアクティブマトリクス基板では、上述したように、ＳｉＮからなる第２の無機絶縁膜ＩＮ３を設けることにより、補助容量を大きくすることが可能とされていた。
特開２００７－３２８２１０号公報
　しかしながら、上記のような従来のアクティブマトリクス基板では、第２の無機絶縁膜（第３の絶縁層）ＩＮ３が、有機絶縁膜（第２の絶縁層）ＰＡＳを覆うように、かつ、第１の無機絶縁膜（第１の絶縁層）ＩＮ２に接触するように設けられていた。このため、この従来のアクティブマトリクス基板では、第１の無機絶縁膜ＩＮ２と第２の無機絶縁膜ＩＮ３との界面（接触面）において、第１の無機絶縁膜ＩＮ２と有機絶縁膜ＰＡＳの熱膨張係数の差異に起因して、第２の無機絶縁膜ＩＮ３に変形や剥離などの異常が生じるという問題点があった。
　上記の課題を鑑み、本発明は、第１及び第２の絶縁層の熱膨張係数の差異に起因して、第１の絶縁層との界面で第３の絶縁層に異常が生じるのを防ぐことができるアクティブマトリクス基板、及びこれを用いた表示装置を提供することを目的とする。
　上記の目的を達成するために、本発明にかかるアクティブマトリクス基板は、基材と、前記基材上に設けられたゲートバスラインと、前記ゲートバスラインと絶縁膜を介して異なる層に設けられたデータバスラインを有するアクティブマトリクス基板であって、
　前記絶縁膜上に設けられた第１の絶縁層と、
　前記第１の絶縁層上に設けられるとともに、当該第１の絶縁層と熱膨張係数が互いに異なる第２の絶縁層と、
　前記第２の絶縁層を覆うように設けられるととともに、その一部分が前記第１の絶縁層と接触する第３の絶縁層を備え、
　切り欠き部の少なくとも一部が、前記絶縁膜上で、前記第２の絶縁層が存在しない前記第３の絶縁層の部分に設けられていることを特徴とするものである。
　上記のように構成されたアクティブマトリクス基板では、切り欠き部の少なくとも一部が絶縁膜上で、第２の絶縁層が存在しない第３の絶縁層の部分に設けられている。これにより、上記従来例と異なり、第１及び第２の絶縁層の熱膨張係数の差異に起因して、第１の絶縁層との界面で第３の絶縁層に異常が生じるのを防ぐことができる。
　また、上記アクティブマトリクス基板において、前記絶縁膜の下方に設けられるとともに、前記ゲートバスラインまたは前記データバスラインに接続された引回し配線を備え、
　前記絶縁膜上で、少なくとも前記引回し配線の上方に設けられるとともに、前記切り欠き部において露出した第１の導電層を有することが好ましい。
　この場合、第１の導電層により、引回し配線を保護することができ、当該引回し配線に断線が生じるのを確実に防止することができる。
　また、上記アクティブマトリクス基板において、前記第１の導電層が、前記データバスラインと同じ導電層によって構成されていることが好ましい。
　この場合、構造簡単で、かつ、製造工程を簡略化したアクティブマトリクス基板を容易に構成することができる。
　また、上記アクティブマトリクス基板において、前記第１の絶縁層上で、少なくとも前記引回し配線の上方に設けられるとともに、前記切り欠き部において露出した第２の導電層を有することが好ましい。
　この場合、第２の導電層により、引回し配線を保護することができ、当該引回し配線に断線が生じるのを確実に防止することができる。
　また、上記アクティブマトリクス基板において、前記切り欠き部は、前記第２の絶縁層の端部を露出するように、設けられていることが好ましい。
　この場合、第１の絶縁層との界面での第３の絶縁層の異常の発生をより確実に防ぐことができる。
　また、上記アクティブマトリクス基板において、前記第２の絶縁層が、有機絶縁膜によって構成されていることが好ましい。
　この場合、第２の絶縁層の厚みを容易に厚くすることができ、当該第２の絶縁層による絶縁性を容易に高めることができる。
　また、上記アクティブマトリクス基板において、前記第１、第２、及び第３の絶縁層が、それぞれ無機絶縁膜、有機絶縁膜、及び無機絶縁膜によって構成されていることが好ましい。
　この場合、第１～第３の各絶縁層を容易に適切なものとすることができる。
　また、上記アクティブマトリクス基板において、前記第１及び第３の絶縁層が、同じ絶縁材料によって構成されてもよい。
　この場合、コスト安価なアクティブマトリクス基板を容易に構成することができる。
　また、上記アクティブマトリクス基板において、前記切り欠き部は、前記ゲートバスラインまたは前記データバスラインに接続される接続端子の近傍に設けられてもよい。
　この場合、第３の絶縁層の異常が比較的生じ易い接続端子の近傍においても、切り欠き部により、当該第３の絶縁層の異常の発生を防ぐことができる。
　また、本発明の表示装置は、上記いずれかのアクティブマトリクス基板を用いたことを特徴とするものである。
　上記のように構成された表示装置では、第１及び第２の絶縁層の熱膨張係数の差異に起因して、第１の絶縁層との界面で第３の絶縁層に異常が生じるのを防ぐことができるアクティブマトリクス基板が用いられているので、優れた信頼性を有する表示装置を容易に構成することができる。
　本発明によれば、第１及び第２の絶縁層の熱膨張係数の差異に起因して、第１の絶縁層との界面で第３の絶縁層に異常が生じるのを防ぐことができるアクティブマトリクス基板、及びこれを用いた表示装置を提供することが可能となる。
図１は、本発明の第１の実施形態にかかるアクティブマトリクス基板を用いた液晶表示装置を説明する図である。 図２は、図１に示した液晶パネルの構成を説明する図である。 図３は、上記液晶パネルの画素構造を説明する拡大平面図である。 図４（ａ）は、図３のＩＶａ－ＩＶａ線断面図であり、図４（ｂ）は、図３のＩＶｂ－ＩＶｂ線断面図である。 図５は、上記アクティブマトリクス基板での端子部の設置例を説明する図である。 図６（ａ）は、上記アクティブマトリクス基板の主要部を説明する平面図であり、図６（ｂ）は、図６（ａ）のＶＩｂ－ＶＩｂ線断面図である。 図７（ａ）は、アクティブマトリクス基板の比較例の主要部を説明する平面図であり、図７（ｂ）は、図７（ａ）のＶＩＩｂ－ＶＩＩｂ線断面図である。 図８（ａ）は、本発明の第２の実施形態にかかるアクティブマトリクス基板の主要部を説明する平面図であり、図８（ｂ）は、図８（ａ）のＶＩＩＩｂ－ＶＩＩＩｂ線断面図である。 図９（ａ）は、本発明の第３の実施形態にかかるアクティブマトリクス基板の主要部を説明する平面図であり、図９（ｂ）は、図９（ａ）のＩＸｂ－ＩＸｂ線断面図である。 図１０（ａ）は、本発明の第４の実施形態にかかるアクティブマトリクス基板の主要部を説明する平面図であり、図１０（ｂ）は、図１０（ａ）のＸｂ－Ｘｂ線断面図である。
　以下、本発明のアクティブマトリクス基板及び表示装置の好ましい実施形態について、図面を参照しながら説明する。なお、以下の説明では、本発明を透過型の液晶表示装置に適用した場合を例示して説明する。また、各図中の構成部材の寸法は、実際の構成部材の寸法及び各構成部材の寸法比率等を忠実に表したものではない。
　［第１の実施形態］
　図１は、本発明の第１の実施形態にかかるアクティブマトリクス基板を用いた液晶表示装置を説明する図である。図１において、本実施形態の液晶表示装置１は、図１の上側が視認側（表示面側）として設置される液晶パネル２と、液晶パネル２の非表示面側（図１の下側）に配置されて、当該液晶パネル２を照明する照明光を発生するバックライト装置３とが設けられている。
　液晶パネル２は、一対の基板を構成する対向基板４及び本発明のアクティブマトリクス基板５と、対向基板４及びアクティブマトリクス基板５の各外側表面にそれぞれ設けられた偏光板６、７とを備えている。対向基板４とアクティブマトリクス基板５との間には、後述の液晶層が挟持されている。また、対向基板４及びアクティブマトリクス基板５には、平板状の透明なガラス材またはアクリル樹脂などの透明な合成樹脂が使用されている。偏光板６、７には、ＴＡＣ（トリアセチルセルロース）またはＰＶＡ（ポリビニルアルコール）などの樹脂フィルムが使用されており、液晶パネル２に設けられた表示面の有効表示領域を少なくとも覆うように対応する対向基板４またはアクティブマトリクス基板５に貼り合わせられている。なお、偏光板６、７と液晶層との間にλ／４位相差板（４分の１波長板）を配置する場合もある。
　また、アクティブマトリクス基板５は、上記一対の基板の一方の基板を構成するものであり、アクティブマトリクス基板５では、液晶パネル２の表示面に含まれる複数の画素に応じて、画素電極、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）やコモン電極などが上記液晶層との間に形成されている（詳細は後述。）。一方、対向基板４は、一対の基板の他方の基板（対向基板）を構成するものであり、対向基板４には、カラーフィルタなどが上記液晶層との間に形成されている（図示せず）。
　また、液晶パネル２では、当該液晶パネル２の駆動制御を行う制御装置（図示せず）に接続されたＦＰＣ（Flexible Printed Circuit）８が設けられており、上記液晶層を画素単位に動作することで表示面を画素単位に駆動して、当該表示面上に所望画像を表示するようになっている。
　尚、液晶パネル２の液晶モードや画素構造は任意である。また、液晶パネル２の駆動モードも任意である。すなわち、液晶パネル２としては、情報を表示できる任意の液晶パネルを用いることができる。それ故、図１においては液晶パネル２の詳細な構造を図示せず、その説明も省略する。
　バックライト装置３は、光源としての発光ダイオード９と、発光ダイオード９に対向して配置された導光板１０とを備えている。また、バックライト装置３では、断面Ｌ字状のベゼル１４により、導光板１０の上方に液晶パネル２が設置された状態で、発光ダイオード９及び導光板１０が挟持されている。また、対向基板４には、ケース１１が載置されている。これにより、バックライト装置３は、液晶パネル２に組み付けられて、当該バックライト装置３からの照明光が液晶パネル２に入射される透過型の液晶表示装置１として一体化されている。
　導光板１０には、例えば透明なアクリル樹脂などの合成樹脂が用いられており、発光ダイオード９からの光が入光される。導光板１０の液晶パネル２と反対側（対向面側）には、反射シート１２が設置されている。また、導光板１０の液晶パネル２側（発光面側）には、レンズシートや拡散シートなどの光学シート１３が設けられており、導光板１０の内部を所定の導光方向（図１の左側から右側への方向）に導かれた発光ダイオード９からの光が均一な輝度をもつ平面状の上記照明光に変えられて液晶パネル２に与えられる。
　尚、上記の説明では、導光板１０を有するエッジライト型のバックライト装置３を用いた構成について説明したが、本実施形態はこれに限定されるものではなく、直下型のバックライト装置を用いてもよい。また、発光ダイオード以外の冷陰極蛍光管や熱陰極蛍光管などの他の光源を有するバックライト装置も用いることができる。
　次に、図２も参照して、本実施形態の液晶パネル２について具体的に説明する。
　図２は、図１に示した液晶パネルの構成を説明する図である。
　図２において、液晶表示装置１（図１）には、文字や画像等の情報を表示する上記表示部としての液晶パネル２（図１）の駆動制御を行うパネル制御部１５と、このパネル制御部１５からの指示信号を基に動作するデータドライバ（ソースドライバ）１６及びゲートドライバ１７が設けられている。
　パネル制御部１５は、上記制御装置内に設けられたものであり、液晶表示装置１の外部からの映像信号が入力されるようになっている。また、パネル制御部１５は、入力された映像信号に対して所定の画像処理を行ってデータドライバ１６及びゲートドライバ１７への各指示信号を生成する画像処理部１５ａと、入力された映像信号に含まれた１フレーム分の表示データを記憶可能なフレームバッファ１５ｂとを備えている。そして、パネル制御部１５が、入力された映像信号に応じて、データドライバ１６及びゲートドライバ１７の駆動制御を行うことにより、その映像信号に応じた情報が液晶パネル２に表示される。
　データドライバ１６及びゲートドライバ１７は、アクティブマトリクス基板５上に設置されている。具体的には、データドライバ１６は、アクティブマトリクス基板５の表面上において、表示パネルとしての液晶パネル２の有効表示領域Ａの外側領域で当該液晶パネル２の横方向に沿うように設置されている。また、ゲートドライバ１７は、アクティブマトリクス基板５の表面上において、上記有効表示領域Ａの外側領域で当該液晶パネル２の縦方向に沿うように設置されている。さらに、これらのデータドライバ１６及びゲートドライバ１７は、後に詳述するように、アクティブマトリクス基板５に設けられた複数の接続端子を含んだ端子部に実装されるようになっている。
　また、データドライバ１６及びゲートドライバ１７は、液晶パネル２側に設けられた複数の画素Ｐを画素単位に駆動する駆動回路であり、データドライバ１６及びゲートドライバ１７には、複数のデータバスライン（ソース配線）Ｄ１～ＤＭ（Ｍは、２以上の整数、以下、"Ｄ"にて総称する。）及び複数のゲートバスライン（ゲート配線）Ｇ１～ＧＮ（Ｎは、２以上の整数、以下、"Ｇ"にて総称する。）がそれぞれ接続されている。これらのデータバスラインＤ及びゲートバスラインＧは、アクティブマトリクス基板５に含まれた透明なガラス材または透明な合成樹脂製の後述の基材上で互いに交差するように、マトリクス状に配列されている。すなわち、データバスラインＤは、マトリクス状の列方向（液晶パネル２の縦方向）に平行となるように上記基材上に設けられ、ゲートバスラインＧは、マトリクス状の行方向（液晶パネル２の横方向）に平行となるように上記基材上に設けられている。
　また、これらのデータバスラインＤと、ゲートバスラインＧとの交差部の近傍には、スイッチング素子としての薄膜トランジスタ１８と、薄膜トランジスタ１８に接続された画素電極１９を有する上記画素Ｐが設けられている。また、各画素Ｐでは、コモン電極２０が画素電極１９に対向するように、アクティブマトリクス基板５上に設けられている。
　また、アクティブマトリクス基板５では、データバスラインＤと、ゲートバスラインＧとによってマトリクス状に区画された各領域に、複数の各画素Ｐの領域が形成されている。これら複数の画素Ｐには、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の画素が含まれている。また、これらのＲＧＢの画素は、例えばこの順番で、各ゲートバスラインＧ１～ＧＮに平行に順次配設されている。さらに、これらのＲＧＢの画素は、対向基板４側に設けられた上記カラーフィルタ層により、対応する色の表示を行えるようになっている。
　また、アクティブマトリクス基板５では、ゲートドライバ１７は、画像処理部１５ａからの指示信号に基づいて、ゲートバスラインＧ１～ＧＮに対して、対応する薄膜トランジスタ１８のゲート電極をオン状態にする走査信号（ゲート信号）を順次出力する。また、データドライバ１６は、画像処理部１５ａからの指示信号に基づいて、表示画像の輝度（階調）に応じたデータ信号（電圧信号（階調電圧））を対応するデータバスラインＤ１～ＤＭに出力する。
　次に、図３、図４（ａ）、及び図４（ｂ）を参照して、本実施形態のアクティブマトリクス基板５に設けられた画素Ｐの具体的な構造について説明する。
　図３は、上記液晶パネルの画素構造を説明する拡大平面図である。図４（ａ）は、図３のＩＶａ－ＩＶａ線断面図であり、図４（ｂ）は、図３のＩＶｂ－ＩＶｂ線断面図である。
　図３、図４（ａ）、及び図４（ｂ）に示すように、本実施形態のアクティブマトリクス基板５では、上記基材５ａ上にゲートバスラインＧと、このゲートバスラインＧと一体的に構成された薄膜トランジスタ１８のゲート電極１８ｇが設けられている。これらゲートバスラインＧ及びゲート電極１８ｇには、例えばモリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜、あるいは銅膜または、これらの合金膜が用いられている。これ以外に、互いに積層された複数構造の金属膜、例えば銅膜及びチタン膜、銅膜及びモリブデン膜、あるいは銅膜及びモリブデン合金膜等の２層構造の金属膜、またはアルミニウム膜、チタン膜、及びアルミニウム膜、あるいはモリブデン膜、アルミニウム膜、及びモリブデン膜等の３層構造の金属膜を用いてもよい。
　また、ゲート絶縁膜２１が、基材５ａ、ゲートバスラインＧ、及びゲート電極１８ｇを覆うように、設けられている。このゲート絶縁膜２１は、絶縁膜を構成するものであり、ゲート絶縁膜２１には、例えば窒化シリコン（ＳｉＮｘ）、または窒化シリコン（ＳｉＮｘ）と酸化シリコン（ＳｉＯ2）との積層膜が用いられている。
　また、薄膜トランジスタ１８の半導体層１８ｈが、ゲート絶縁膜２１上に形成されている。この半導体層１８ｈには、例えば酸化物半導体が用いられている。さらに、この酸化物半導体としては、Ｉｎ、ＧａおよびＺｎを１：１：１の割合で含むＩｎ－Ｇａ－Ｚｎ－Ｏ系のアモルファス酸化物半導体が好適に用いられる。ただし、Ｉｎ、ＧおよびＺｎの割合は上記に限定されず適宜選択されてよい。また、上記Ｉｎ－Ｇａ－Ｚｎ－Ｏ系のアモルファス酸化物半導体膜の代わりに、他の酸化物半導体膜を用いることもできる。
　例えば、半導体層１８ｈは、ＩｎＧａＯ３（ＺｎＯ）膜、酸化マグネシウム亜鉛（ＭｇｘＺｎ１－ｘＯ）、又は、酸化カドミウム亜鉛（ＣｄｘＺｎ１－ｘＯ）、酸化カドミウム（ＣｄＯ）などから形成されていてよい。また、１族元素、１３族元素、１４族元素、１５族元素又は１７族元素等のうち一種、又は複数種の不純物元素が添加されたＺｎＯを用いて形成されていてもよい。ＺｎＯには不純物元素が添加されていなくてもよい。また、ＺｎＯは、非晶質（アモルファス）状態、多結晶状態又は非晶質状態と多結晶状態が混在する微結晶状態であってもよい。
　アモルファス酸化物半導体は、低温で製造でき、また、高い移動度を実現できるという利点を有する。ただし、アモルファス酸化物半導体に代えて、結晶性を有する酸化物半導体を用いても良い。結晶質酸化物半導体層としては、ｃ軸が層面に概ね垂直に配向した結晶質酸化物半導体層が好ましい。このような酸化物半導体層を有する薄膜トランジスタは、例えば、特開２０１２－１３４４７５号公報に開示されている。
　尚、上記の説明以外に、例えばアモルファスシリコン、ポリシリコン、または微結晶シリコンを用いて、半導体層１８ｈを構成してもよい。
　また、ゲート絶縁膜２１上には、データバスラインＤと、このデータバスラインＤと一体的に構成された薄膜トランジスタ１８のソース電極１８ｓと、薄膜トランジスタ１８のドレイン電極１８ｄとが設けられている。これらのデータバスラインＤ、ソース電極１８ｓ、及びドレイン電極１８ｄには、例えばモリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜、あるいは銅膜または、これらの合金膜が用いられている。これ以外に、互いに積層された複数構造の金属膜、例えば銅膜及びチタン膜、銅膜及びモリブデン膜、あるいは銅膜及びモリブデン合金膜等の２層構造の金属膜、またはアルミニウム膜、チタン膜、及びアルミニウム膜、あるいはモリブデン膜、アルミニウム膜、及びモリブデン膜等の３層構造の金属膜を用いてもよい。
　また、第１の無機絶縁膜２２が、データバスラインＤ、ソース電極１８ｓ、半導体層１８ｈ、及びドレイン電極１８ｄを覆うように、ゲート絶縁膜２１上に設けられている。この第１の無機絶縁膜２２は、第１の絶縁層を構成するものであり、保護膜として機能するようになっている。また、第１の無機絶縁膜２２には、例えば窒化シリコン（ＳｉＮｘ）、または酸化シリコン（ＳｉＯ2）などが用いられている。さらに、第１の無機絶縁膜２２は、例えばＣＶＤ法やスパッタ法などによって形成されており、その膜厚は、例えば５０ｎｍ～５０００ｎｍの範囲内の値とされている。
　また、有機絶縁膜２３が、第１の無機絶縁膜２２上に設けられている。この有機絶縁膜２３は、第２の絶縁層を構成するものであり、平坦化膜として機能するようになっている。また、有機絶縁膜２３には、例えばアクリル系樹脂などが用いられている。また、有機絶縁膜２３は、例えばスピンコート法などによって形成されており、その膜厚は、例えば１μｍ～５μｍの範囲内の値とされている。さらに、有機絶縁膜２３は、後述の端子部の接続端子の近傍には形成されていない（詳細は後述。）。
　また、コモン電極２０が、有機絶縁膜２３上に形成されている。このコモン電極２０は、図３に例示するように、全ての画素Ｐで共用されるように設けられるとともに、各画素Ｐの有効表示領域（つまり、画素Ｐの開口部）に対応した形状に構成されている。また、コモン電極２０には、例えばＩＴＯやＩＺＯなどの透明電極材料が用いられている。
　また、第２の無機絶縁膜２４が、有機絶縁膜２３及びコモン電極２０を覆うように設けられている。この第２の無機絶縁膜２４は、第３の絶縁層を構成するものであり、保護膜として機能するようになっている。また、第２の無機絶縁膜２４には、第１の無機絶縁膜２２と同じ絶縁材料、例えば窒化シリコン（ＳｉＮｘ）、または酸化シリコン（ＳｉＯ2）などが用いられている。また、第２の無機絶縁膜２４は、例えばＣＶＤ法やスパッタ法などによって形成されており、その膜厚は、例えば５０ｎｍ～５０００ｎｍの範囲内の値とされている。さらに、第２の無機絶縁膜２４は、上記端子部の接続端子の近傍においては、その一部分が第１の無機絶縁膜２２に接触するように構成されている（詳細は後述。）。
　また、画素電極１９が、第２の無機絶縁膜２４上に形成されている。この画素電極１９には、例えばＩＴＯやＩＺＯなどの透明電極材料が用いられている。
　さらに、図４（ａ）に示すように、第１の無機絶縁膜２２、有機絶縁膜２３、及び第２の無機絶縁膜２４には、開口部が設けられており、ドレイン電極１８ｄと画素電極１９を互いに接続する端子コンタクトホールＨ１が形成されている。
　また、本実施形態の液晶パネル２では、いわゆる、横電界の液晶パネルであり、例えば水平配向モードの画素Ｐが用いられている。具体的には、アクティブマトリクス基板５と対向基板４の各内側表面には、水平配向膜が設けられており、これらの水平配向膜の間には、誘電率異方性が正の液晶からなる上記液晶層が設けられている。
　次に、図５、図６（ａ）、及び図６（ｂ）も参照して、本実施形態のアクティブマトリクス基板５の主要部について具体的に説明する。
　図５は、上記アクティブマトリクス基板での端子部の設置例を説明する図である。図６（ａ）は、上記アクティブマトリクス基板の主要部を説明する平面図であり、図６（ｂ）は、図６（ａ）のＶＩｂ－ＶＩｂ線断面図である。
　本実施形態のアクティブマトリクス基板５では、図５に例示するように、有効表示領域Ａの外側に、ゲートバスラインＧまたはデータバスラインＤに接続された後述の引回し配線が配置される引回し配線領域Ｗが設定されており、この引回し配線領域Ｗの外側の領域には、上記接続端子を各々含んだ３つの上記端子部Ｔ１、Ｔ２、及びＴ３が設けられている。
　すなわち、本実施形態のアクティブマトリクス基板５では、図５に示すように、例えば２つの端子部Ｔ１及びＴ２が当該アクティブマトリクス基板５の横方向の一辺に沿って設けられており、２つのデータドライバ１６が２つの端子部Ｔ１及びＴ２に対しそれぞれ設置されて、各端子部Ｔ１及びＴ２に含まれた接続端子に対応するデータドライバ１６の端子が実装されるようになっている。
　また、本実施形態のアクティブマトリクス基板５では、図５に示すように、例えば１つの端子部Ｔ３が当該アクティブマトリクス基板５の縦方向の一辺に沿って設けられており、１つのゲートドライバ１７が１つの端子部Ｔ３に対し設置されて、端子部Ｔ３に含まれた接続端子にゲートドライバ１７の端子が実装されるようになっている。
　また、引回し配線領域Ｗでは、上記引回し配線は対応するデータドライバ１６またはゲートドライバ１７に接続されるように、接続されたデータバスラインＤまたはゲートバスラインＧが配置される方向に対して角度をもって配線されている（図示せず。）。なお、端子部Ｔ１～Ｔ３が設けられていないアクティブマトリクス基板５の辺（図５の下辺及び左辺）では、上記引回し配線は接続されたデータバスラインＤまたはゲートバスラインＧと直線上に設けられている。
　また、図６（ａ）及び図６（ｂ）に示すように、各端子部Ｔ１～Ｔ３においては、複数の上記接続端子２６が設けられるとともに、各接続端子２６には、ゲートバスラインＧまたはデータバスラインＤに接続された上記引回し配線２５が接続されている。
　具体的にいえば、図６（ｂ）に示すように、基材５ａ上には、ゲートバスラインＧと同じ導電層によって構成された引回し配線２５が形成されており、この引回し配線２５を覆うように、ゲート絶縁膜２１及び第１の無機絶縁膜２２が形成されている。すなわち、引回し配線２５は、ゲート絶縁膜２１の下方に設けられている。
　また、有機絶縁膜２３は、図６（ａ）及び図６（ｂ）に示すように、接続端子２５の近傍においては、当該接続端子２６の、データドライバ１６の端子またはゲートドライバ１７の端子への接続性を確保するために、形成されていない。すなわち、有機絶縁膜２３は、端子部Ｔ１～Ｔ３が設けられた箇所の付近においては、その縁までは形成されておらず、後述するように、第１及び第２の無機絶縁膜２２及び２４が互いに接触している。一方、有機絶縁膜２３は、端子部Ｔ１～Ｔ３が設けられていないアクティブマトリクス基板５の辺（図５の下辺及び左辺）において、その縁まで形成されている（第１及び第２の無機絶縁膜２２及び２４は互いに接触していない。）。
　なお、上記の説明以外に、端子部Ｔ１～Ｔ３が設けられていない箇所においても、その縁まで、有機絶縁膜２３を形成しない構成（第１及び第２の無機絶縁膜２２及び２４を互いに接触させる構成）でもよい。この場合は、端子部Ｔ１～Ｔ３が設けられていない箇所においても、端子部Ｔ１～Ｔ３が設けられた箇所と同様に、後述の切り欠き部を設ける構成が好ましい。
　また、第２の無機絶縁膜２４は、図６（ａ）及び図６（ｂ）に示すように、接続端子２６の近傍においては、その一部分が第１の無機絶縁膜２２に接触するよう構成されている。
　また、図６（ｂ）に示すように、ゲート絶縁膜２１、第１の無機絶縁膜２２、及び第２の無機絶縁膜２４には、開口部が設けられており、引回し配線２５と接続端子２６を互いに接続する端子コンタクトホールＨ２が形成されている。
　さらに、本実施形態のアクティブマトリクス基板５では、図６（ａ）及び図６（ｂ）に示すように、矩形状の切り欠き部Ｋ１が、ゲート絶縁膜２１上で、有機絶縁膜２３が存在しない第２の無機絶縁膜２４の部分に設けられている。つまり、切り欠き部Ｋ１は、第２の無機絶縁膜２４の、第１の無機絶縁膜２２と接触する部分に部分的に設けられている。この切り欠き部Ｋ１は、アクティブマトリクス基板の一辺（図５の上辺または右辺）に対して、平行となるように、連続的に形成されており、第２の無機絶縁膜２４を、有機絶縁膜（第２の絶縁層）２３側の部分２４ａと、接続端子２６側の部分２４ｂとに完全に分離するようになっている。
　以上のように構成された本実施形態のアクティブマトリクス基板５では、切り欠き部Ｋ１がゲート絶縁膜（絶縁膜）２１上で、有機絶縁膜（第２の絶縁層）２３が存在しない第２の無機絶縁膜（第３の絶縁層）２４の部分に設けられている。これにより、本実施形態のアクティブマトリクス基板５では、上記従来例と異なり、第１の無機絶縁膜２２と有機絶縁膜（第２の絶縁層）２３の熱膨張係数の差異に起因して、第１の無機絶縁膜２２との界面（接触面）で第２の無機絶縁膜２４に異常が生じるのを防ぐことができる。
　ここで、切り欠き部Ｋ１の作用・効果について、図７（ａ）及び図７（ｂ）も用いて具体的に説明する。
　図７（ａ）は、アクティブマトリクス基板の比較例の主要部を説明する平面図であり、図７（ｂ）は、図７（ａ）のＶＩＩｂ－ＶＩＩｂ線断面図である。
　図７（ａ）及び図７（ｂ）に示すように、比較例のアクティブマトリクス基板１００では、基材１００ａ上に、引回し配線１０１、ゲート絶縁膜１０２、及び第１の無機絶縁膜１０３が順次設けられている。また、有機絶縁膜１０４が、第１の無機絶縁膜１０３上に設けられるとともに、第２の無機絶縁膜１０５が、有機絶縁膜１０４を覆うように、かつ、その一部分が第１の無機絶縁膜１０３と接触するように設けられている。
　また、図７（ｂ）に示すように、ゲート絶縁膜１０２、第１の無機絶縁膜１０３、及び第２の無機絶縁膜１０５には、開口部が設けられており、引回し配線１０１と接続端子１０６を互いに接続する端子コンタクトホールＨ３が形成されている。
　図７（ａ）及び図７（ｂ）に示すように、比較例のアクティブマトリクス基板１００では、本実施形態のアクティブマトリクス基板５と異なり、第２の無機絶縁膜１０５に切り欠き部が形成されていない。これにより、この比較例のアクティブマトリクス基板１００では、第１の無機絶縁膜１０３と有機絶縁膜１０４との熱膨張係数の差異により、第２の無機絶縁膜１０５での追随変化の悪影響（ストレスの発生等）が生じるのを防ぐことができない。この結果、この比較例のアクティブマトリクス基板１００では、図７（ｂ）に“Ｘ”にて示す部分、つまり第１及び第２の無機絶縁膜１０３及び１０５の界面（接触面）でのストレスによって、第２の無機絶縁膜１０５に変形や剥離などの異常が生じるのを防ぐことができない。
　これに対して、本実施形態のアクティブマトリクス基板５では、切り欠き部Ｋ１がゲート絶縁膜（絶縁膜）２１上で、有機絶縁膜（第２の絶縁層）２３が存在しない第２の無機絶縁膜（第３の絶縁層）２４の部分に設けられているので、当該切り欠き部Ｋ１により、第１の無機絶縁膜２２と有機絶縁膜２３の熱膨張係数の差異に起因する第２の無機絶縁膜２４での追随変化の悪影響（ストレスの発生等）の発生を防ぐことができ、第１及び第２の無機絶縁膜２２及び２４の界面（接触面）で当該第２の無機絶縁膜２４に異常が生じるのを防ぐことができる。
　また、本実施形態のアクティブマトリクス基板５では、第２の無機絶縁膜２４が有機絶縁膜２３を覆っているので、当該有機絶縁膜２３の吸湿による膨潤の発生を抑制することができ、結果として第２の無機絶縁膜２４の異常の発生をより確実に防ぐことができる。
　また、本実施形態では、切り欠き部Ｋ１は、ゲートバスラインＧまたはデータバスラインＤに接続される接続端子２６の近傍に設けられている。これにより、本実施形態では、第２の無機絶縁膜２４の異常が比較的生じ易い接続端子２６の近傍においても、切り欠き部Ｋ１により、当該第２の無機絶縁膜２４の異常の発生を防ぐことができる。
　なお、図４（ａ）及び図４（ｂ）に示した画素構造では、第１及び第２の無機絶縁膜２２及び２４の界面（接触面）が存在しないため、第１の無機絶縁膜２２と有機絶縁膜２３の熱膨張係数の差異に起因する第２の無機絶縁膜２４の異常は発生しない。
　また、本実施形態では、第１の無機絶縁膜２２と有機絶縁膜（第２の絶縁層）２３の熱膨張係数の差異に起因して、第１及び第２の無機絶縁膜２２及び２４の界面（接触面）で当該第２の無機絶縁膜２４に異常が生じるのを防ぐことができるアクティブマトリクス基板５が用いられているので、優れた信頼性を有する液晶表示装置（表示装置）１を容易に構成することができる。
　［第２の実施形態］
　図８（ａ）は、本発明の第２の実施形態にかかるアクティブマトリクス基板の主要部を説明する平面図であり、図８（ｂ）は、図８（ａ）のＶＩＩＩｂ－ＶＩＩＩｂ線断面図である。
　図において、本実施形態と上記第１の実施形態との主な相違点は、切り欠き部は有機絶縁膜（第２の絶縁層）の端部を露出するように設けられている点である。なお、上記第１の実施形態と共通する要素については、同じ符号を付して、その重複した説明を省略する。
　すなわち、図８（ａ）及び図８（ｂ）において、本実施形態のアクティブマトリクス基板５では、切り欠き部Ｋ２が有機絶縁膜２３の端部（上面２３ａの一部及び側面２３ｂ）を露出するように設けられている。具体的には、第２の無機絶縁膜２４において、その有機絶縁膜２３側の部分２４ａは、第１の実施形態のものと異なり、第１の無機絶縁膜２２と全く接触しないように構成されている。また、切り欠き部Ｋ２の少なくとも一部は、上記実施形態と同様に、ゲート絶縁膜２１上で、有機絶縁膜２３が存在しない第２の無機絶縁膜２４の部分に設けられる。
　以上の構成により、本実施形態では、上記第１の実施形態と同様な作用・効果を奏することができる。また、本実施形態では、切り欠き部Ｋ２が有機絶縁膜２３の端部を露出するように、設けられているので、第１の無機絶縁膜２２との界面での第２の無機絶縁膜２４の異常の発生をより確実に防ぐことができる。
　なお、上記の説明以外に、有機絶縁膜２３の側面２３ｂだけを露出するように、切り欠き部Ｋ２を設ける構成でもよい。
　［第３の実施形態］
　図９（ａ）は、本発明の第３の実施形態にかかるアクティブマトリクス基板の主要部を説明する平面図であり、図９（ｂ）は、図９（ａ）のＩＸｂ－ＩＸｂ線断面図である。
　図において、本実施形態と上記第２の実施形態との主な相違点は、ゲート絶縁膜上で、少なくとも引回し配線の上方に設けられるとともに、切り欠き部において露出した第１の導電層を設けた点である。なお、上記第２の実施形態と共通する要素については、同じ符号を付して、その重複した説明を省略する。
　すなわち、図９（ａ）及び図９（ｂ）において、本実施形態のアクティブマトリクス基板５では、第１の導電層２７がゲート絶縁膜２１上で、切り欠き部Ｋ３において露出するように設けられている。この切り欠き部Ｋ３は、第２の無機絶縁膜２４だけでなく、第１の無機絶縁膜２２にも形成されている。つまり、本実施形態のアクティブマトリクス基板５では、第１及び第２の無機絶縁膜２２及び２４のパターニングが同時に行われるようになっており、例えばドライエッチング法などにより、切り欠き部Ｋ３を形成する際に、当該切り欠き部Ｋ３が第１及び第２の無機絶縁膜２２及び２４に同時に形成される。この結果、切り欠き部Ｋ３の少なくとも一部は、上記実施形態と同様に、ゲート絶縁膜２１上で、有機絶縁膜２３が存在しない第２の無機絶縁膜２４の部分に設けられる。
　一方、本実施形態のアクティブマトリクス基板５では、ゲート絶縁膜２１上に、例えばデータバスラインＤと同じ導電層により構成された第１の導電層２７が少なくとも引回し配線２５上に設けられている。これにより、第１及び第２の無機絶縁膜２２及び２４のパターニングを同時に行って、切り欠き部Ｋ３を形成したときでも、第１の導電層２７により、ゲート絶縁膜２１及び引回し配線２５を保護することができる。
　すなわち、第１の導電層２７を設けていない場合では、第１及び第２の無機絶縁膜２２及び２４のパターニングを同時に行って、例えばドライエッチング法によって切り欠き部Ｋ３を形成したとき、ゲート絶縁膜２１、さらには引回し配線２５までエッチングが作用するおそれがあり、結果として引回し配線２５の腐食や断線を生じるおそれがある。また、引回し配線２５の保護膜がゲート絶縁膜２１のみとなって、当該引回し配線２５の保護性が低下して、結果として引回し配線２５の腐食や断線を生じるおそれがある。また、第１の導電層２７を設けていない場合では、接続端子２６のパターニング形成時に用いられるエッチャントが引回し配線２５を侵食するおそれがある。
　以上の構成により、本実施形態では、上記第２の実施形態と同様な作用・効果を奏することができる。また、本実施形態では、ゲート絶縁膜（絶縁膜）２１上で、少なくとも引回し配線２５の上方に設けられるとともに、切り欠き部Ｋ３において露出した第１の導電層２７を備えている。これにより、本実施形態では、第１の導電層２７により、引回し配線２５を保護することができ、当該引回し配線２５に断線等の異常が生じるのを確実に防止することができる。
　［第４の実施形態］
　図１０（ａ）は、本発明の第４の実施形態にかかるアクティブマトリクス基板の主要部を説明する平面図であり、図１０（ｂ）は、図１０（ａ）のＸｂ－Ｘｂ線断面図である。
　図において、本実施形態と上記第１の実施形態との主な相違点は、第１の無機絶縁膜（第１の絶縁層）上で、少なくとも引回し配線の上方に設けられるとともに、切り欠き部において露出した第２の導電層を設けた点である。なお、上記第１の実施形態と共通する要素については、同じ符号を付して、その重複した説明を省略する。
　すなわち、図１０（ａ）及び図１０（ｂ）において、本実施形態のアクティブマトリクス基板５では、第２の導電層２８が第１の無機絶縁膜２２上で、切り欠き部Ｋ４において露出するように設けられている。つまり、切り欠き部Ｋ４は、上記実施形態と同様に、ゲート絶縁膜２１上で、有機絶縁膜２３が存在しない第２の無機絶縁膜２４の部分に設けられる。
　また、この第２の導電層２８には、接続端子２６と同様に、例えばＩＴＯやＩＺＯなどの透明電極材料が用いられている。第２の導電層２８は、少なくとも引回し配線２５上に設けられている。これにより、切り欠き部Ｋ４を形成するときに、第１の無機絶縁膜２２、ゲート絶縁膜２１、さらには引回し配線２５までエッチングが作用するのを防ぐことができる。
　以上の構成により、本実施形態では、上記第１の実施形態と同様な作用・効果を奏することができる。また、本実施形態では、第１の無機絶縁膜２２上で、少なくとも引回し配線２５の上方に設けられるとともに、切り欠き部Ｋ４において露出した第２の導電層２８を備えている。これにより、本実施形態では、第２の導電層２８により、引回し配線２５を保護することができ、当該引回し配線２５に断線や腐食等の異常が生じるのを確実に防止することができる。
　なお、本実施形態では、第１の無機絶縁膜２２上に、第２の導電層２８を設けているので、引回し配線２５をデータバスラインＤと同じ導電層により構成することができる。
　尚、上記の実施形態はすべて例示であって制限的なものではない。本発明の技術的範囲は特許請求の範囲によって規定され、そこに記載された構成と均等の範囲内のすべての変更も本発明の技術的範囲に含まれる。
　例えば、上記の説明では、本発明を透過型の液晶表示装置に適用した場合について説明したが、本発明のアクティブマトリクス基板はこれに限定されるものではなく、複数の画素を有する表示領域と、画素を駆動するための信号を伝達する配線を有するあらゆる表示装置に対して本発明のアクティブマトリクス基板を適用することができる。例えば、有機ＥＬディスプレイ、又は、マイクロカプセル型電気泳動方式の表示装置その他表示装置に本発明を適応することができる。マイクロカプセル型電気泳動方式の表示装置は、例えば、表示領域に形成されたマイクロカプセル層に画素ごとに電圧を印加することで、画像を表示する構成とすることができる。表示装置は、例えば、画素ごとに設けられた画素電極にスイッチング素子を介して接続された表示領域の配線と、表示領域の配線に接続された引き出し線を備える基板を備える構成とすることができ、この基板を例えば、上記実施形態におけるアクティブマトリクス基板のように構成することができる。また、このような表示装置以外に、本発明のアクティブマトリクス基板は、例えばＸ線検出装置用のセンサ基板等の各種センサ基板に適用することができる。
　また、上記の説明では、アクティブマトリクス基板の一辺に対して、平行となるように、連続的に形成された矩形状の切り欠き部を設けた構成（すなわち、有機絶縁膜（第２の絶縁層）側の第２の無機絶縁膜（第３の絶縁層）と接続端子側の第２の無機絶縁膜（第３の絶縁層）とが切り欠き部によって完全に分離されている構成）について説明したが、本発明のアクティブマトリクス基板は、これに限定されるものではなく、例えばアクティブマトリクス基板の一辺に対して、複数の切り欠き部が平行に配列されるように、複数の切り欠き部を断続的に設けた構成（すなわち、有機絶縁膜（第２の絶縁層）側の第２の無機絶縁膜（第３の絶縁層）と接続端子側の第２の無機絶縁膜（第３の絶縁層）とが部分的に接続されている構成）でもよい。
　また、上記の説明では、水平配向モードの液晶パネル（いわゆる、横電界の液晶パネル）に適用した場合について説明したが、本発明のアクティブマトリクス基板は、これに限定されるものではなく、例えばＣＰＡモードなどの垂直配向モードの液晶パネル（いわゆる、縦電界の液晶パネル）に適用することができる。
　具体的にいえば、垂直配向モードの液晶パネルでは、垂直配向膜がアクティブマトリクス基板５と対向基板４の各内側表面上に設けられており、さらに液晶層に、例えば誘電率異方性が負の液晶が使用されている。また、コモン電極（対向電極）が、画素電極に対向するように、対向基板４側に設けられるとともに、横電界の液晶パネルでの上記コモン電極は、補助容量を発生するための補助容量電極として用いられる。そして、垂直配向モードの液晶パネルでは、画素電極と（対向基板４側の）対向電極（共通電極）との間で縦電界を生じさせることで、液晶の配向を制御するようになっている。さらに、この垂直配向モードでは、共通電極としての対向電極が、画素電極と同様に、透明電極材料により構成されている。
　また、上記の説明では、第１、第２、及び第３の絶縁層がそれぞれ第１の無機絶縁膜、有機絶縁膜、及び第２の無機絶縁膜によって構成されている場合について説明したが、本発明のアクティブマトリクス基板は、絶縁膜上に設けられた第１の絶縁層と、第１の絶縁層上に設けられるとともに、当該第１の絶縁層と熱膨張係数が互いに異なる第２の絶縁層と、第２の絶縁層を覆うように設けられるととともに、その一部分が第１の絶縁層と接触する第３の絶縁層を有するものであれば何等限定されない。
　但し、上記の各実施形態のように、第１、第２、及び第３の絶縁層がそれぞれ第１の無機絶縁膜、有機絶縁膜、及び第２の無機絶縁膜によって構成されている場合の方が、第１～第３の各絶縁層を容易に適切なものとすることができる点で好ましい。また、第２の絶縁層が、有機絶縁膜によって構成されている場合の方が、第２の絶縁層の厚みを容易に厚くすることができ、当該第２の絶縁層による絶縁性を容易に高めることができる点で好ましい。
　また、上記の説明では、第１及び第３の絶縁層が同じ絶縁材料によって構成されている場合について説明したが、本発明のアクティブマトリクス基板は、これに限定されるものではなく、第１及び第３の絶縁層を互いに異なる絶縁材料によって構成してもよい。
　但し、上記の各実施形態のように、第１及び第３の絶縁層が同じ絶縁材料によって構成されている場合の方が、コスト安価なアクティブマトリクス基板を容易に構成することができる点で好ましい。
　また、上記の説明では、絶縁膜としてゲート絶縁膜を用いた構成について説明したが、本発明のアクティブマトリクス基板は、これに限定されるものではなく、絶縁膜として、例えばゲート絶縁膜とこのゲート絶縁膜上に積層された他の絶縁膜を用いた構成でもよい。
　また、上記第３の実施形態の説明では、第１の導電層がデータバスラインと同じ導電層によって構成されている場合について説明したが、本発明のアクティブマトリクス基板は、これに限定されるものではなく、データバスラインと異なる導電層によって第１の導電層を構成してもよい。
　但し、上記第３の実施形態のように、第１の導電層がデータバスラインと同じ導電層によって構成されている場合の方が、構造簡単で、かつ、製造工程を簡略化したアクティブマトリクス基板を容易に構成することができる点で好ましい。
　また、上記の説明では、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の色毎の画素にデータバスラインを設けた構成について説明したが、本発明のアクティブマトリクス基板はこれに限定されるものではなく、例えば１本のデータバスラインに対して、ＲＧＢの画素を順次設ける構成でもよい。
　また、上記の説明では、スイッチング素子として、薄膜トランジスタを用いた場合について説明したが、本発明のスイッチング素子はこれに限定されるものではなく、例えば電界効果トランジスタを使用することもできる。
　また、上記の説明以外に、上記第１～第４の各実施形態を適宜組み合わせたものでもよい。
　本発明は、第１及び第２の絶縁層の熱膨張係数の差異に起因して、第１の絶縁層との界面で第３の絶縁層に異常が生じるのを防ぐことができるアクティブマトリクス基板、及びこれを用いた表示装置に対して有用である。
　１　液晶表示装置（表示装置）
　５　アクティブマトリクス基板
　５ａ　基材
　２１　ゲート絶縁膜（絶縁膜）
　２２　第１の無機絶縁膜（第１の絶縁層）
　２３　有機絶縁膜（第２の絶縁層）
　２４、２４ａ、２４ｂ　第２の無機絶縁膜（第３の絶縁層）
　２５　引回し配線
　２６　接続端子
　２７　第１の導電層
　２８　第２の導電層
　Ｇ、Ｇ１～ＧＮ　ゲートバスライン
　Ｄ、Ｄ１～ＤＭ　データバスライン
　Ｋ１、Ｋ２、Ｋ３、Ｋ４　切り欠き部

Claims (10)

  1. 　基材と、前記基材上に設けられたゲートバスラインと、前記ゲートバスラインと絶縁膜を介して異なる層に設けられたデータバスラインを有するアクティブマトリクス基板であって、
    　前記絶縁膜上に設けられた第１の絶縁層と、
    　前記第１の絶縁層上に設けられるとともに、当該第１の絶縁層と熱膨張係数が互いに異なる第２の絶縁層と、
    　前記第２の絶縁層を覆うように設けられるととともに、その一部分が前記第１の絶縁層と接触する第３の絶縁層を備え、
    　切り欠き部の少なくとも一部が、前記絶縁膜上で、前記第２の絶縁層が存在しない前記第３の絶縁層の部分に設けられている、
    　ことを特徴とするアクティブマトリクス基板。
  2. 　前記絶縁膜の下方に設けられるとともに、前記ゲートバスラインまたは前記データバスラインに接続された引回し配線を備え、
    　前記絶縁膜上で、少なくとも前記引回し配線の上方に設けられるとともに、前記切り欠き部において露出した第１の導電層を有する請求項１に記載のアクティブマトリクス基板。
  3. 　前記第１の導電層が、前記データバスラインと同じ導電層によって構成されている請求項２に記載のアクティブマトリクス基板。
  4. 　前記第１の絶縁層上で、少なくとも前記引回し配線の上方に設けられるとともに、前記切り欠き部において露出した第２の導電層を有する請求項１～３のいずれか１項に記載のアクティブマトリクス基板。
  5. 　前記切り欠き部は、前記第２の絶縁層の端部を露出するように、設けられている請求項１～４のいずれか１項に記載のアクティブマトリクス基板。
  6. 　前記第２の絶縁層が、有機絶縁膜によって構成されている請求項１～５のいずれか１項に記載のアクティブマトリクス基板。
  7. 　前記第１、第２、及び第３の絶縁層が、それぞれ無機絶縁膜、有機絶縁膜、及び無機絶縁膜によって構成されている請求項１～６のいずれか１項に記載のアクティブマトリクス基板。
  8. 　前記第１及び第３の絶縁層が、同じ絶縁材料によって構成されている請求項１～７のいずれか１項に記載のアクティブマトリクス基板。
  9. 　前記切り欠き部は、前記ゲートバスラインまたは前記データバスラインに接続される接続端子の近傍に設けられている請求項１～８のいずれか１項に記載のアクティブマトリクス基板。
  10. 請求項１～９のいずれか１項に記載のアクティブマトリクス基板を用いたことを特徴とする表示装置。
PCT/JP2014/054507 2013-03-29 2014-02-25 アクティブマトリクス基板、及び表示装置 Ceased WO2014156434A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/776,925 US9690156B2 (en) 2013-03-29 2014-02-25 Active matrix substrate and display device
CN201480017538.1A CN105122338A (zh) 2013-03-29 2014-02-25 有源矩阵基板和显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013072047 2013-03-29
JP2013-072047 2013-03-29

Publications (1)

Publication Number Publication Date
WO2014156434A1 true WO2014156434A1 (ja) 2014-10-02

Family

ID=51623431

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/054507 Ceased WO2014156434A1 (ja) 2013-03-29 2014-02-25 アクティブマトリクス基板、及び表示装置

Country Status (3)

Country Link
US (1) US9690156B2 (ja)
CN (1) CN105122338A (ja)
WO (1) WO2014156434A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016167179A1 (ja) * 2015-04-13 2016-10-20 シャープ株式会社 撮像パネル、及びそれを備えたｘ線撮像装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010256517A (ja) * 2009-04-23 2010-11-11 Hitachi Displays Ltd アクティブマトリクス型表示装置
JP2011100041A (ja) * 2009-11-09 2011-05-19 Hitachi Displays Ltd 液晶表示装置の製造方法
WO2012011217A1 (ja) * 2010-07-21 2012-01-26 シャープ株式会社 アクティブマトリクス基板及びその製造方法、並びに液晶表示パネル

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100750872B1 (ko) * 2001-01-18 2007-08-22 엘지.필립스 엘시디 주식회사 액정표장치용 어레이기판과 그 제조방법
KR100770472B1 (ko) * 2003-03-27 2007-10-26 비오이 하이디스 테크놀로지 주식회사 액정표시소자용 어레이기판의 제조방법
JP5170985B2 (ja) 2006-06-09 2013-03-27 株式会社ジャパンディスプレイイースト 液晶表示装置
KR101448668B1 (ko) * 2007-07-05 2014-10-08 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
JP2009133722A (ja) * 2007-11-30 2009-06-18 Tokyo Electron Ltd プローブ装置
DE102008044984A1 (de) * 2008-08-29 2010-07-15 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit Verspannungsrelaxationsspalte zur Verbesserung der Chipgehäusewechselwirkungsstabilität
JP5487704B2 (ja) * 2009-04-27 2014-05-07 セイコーエプソン株式会社 電気光学装置及び電子機器
US8471267B2 (en) 2009-09-03 2013-06-25 Panasonic Corporation Semiconductor device and method for producing same
JP5442763B2 (ja) * 2009-11-18 2014-03-12 シャープ株式会社 配線基板及び表示装置
JP2014021170A (ja) * 2012-07-12 2014-02-03 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010256517A (ja) * 2009-04-23 2010-11-11 Hitachi Displays Ltd アクティブマトリクス型表示装置
JP2011100041A (ja) * 2009-11-09 2011-05-19 Hitachi Displays Ltd 液晶表示装置の製造方法
WO2012011217A1 (ja) * 2010-07-21 2012-01-26 シャープ株式会社 アクティブマトリクス基板及びその製造方法、並びに液晶表示パネル

Also Published As

Publication number Publication date
US9690156B2 (en) 2017-06-27
US20160041444A1 (en) 2016-02-11
CN105122338A (zh) 2015-12-02

Similar Documents

Publication Publication Date Title
US9536905B2 (en) Active matrix substrate and display device using same
US8482689B2 (en) Liquid crystal display device
US9348182B2 (en) Active matrix substrate and display device
US10437087B2 (en) Display device
CN104641285B (zh) 半导体装置和显示装置
US9853164B2 (en) Semiconductor device and display device
WO2011074336A1 (ja) アクティブマトリクス基板、及び製造方法
US10768496B2 (en) Thin film transistor substrate and display panel
JP6305047B2 (ja) 導電膜構造およびそれを用いた半導体装置、アクティブマトリックス基板、タッチパネル基板およびタッチパネル付表示装置、並びに配線または電極の形成方法
US10067393B2 (en) Thin film display panel and liquid crystal display device including the same
US9599866B2 (en) Active matrix substrate and display device
US20150279865A1 (en) Semiconductor device and display device
JP5185447B2 (ja) アクティブマトリクス基板、製造方法、及び表示装置
US20150255616A1 (en) Semiconductor device and display device
US10191323B2 (en) Display device
WO2012005198A1 (ja) アクティブマトリクス基板の製造方法
WO2014156434A1 (ja) アクティブマトリクス基板、及び表示装置
CN110890385A (zh) 薄膜晶体管基板、液晶显示装置及有机电致发光显示装置
US11637167B2 (en) Method of manufacturing display panel utilizing ratio of etching removal speeds and display panel manufactured by the same
US8405805B2 (en) Liquid crystal display device
JP2022175311A (ja) 表示装置
JP7463872B2 (ja) 電気光学装置および電子機器
JP2025171658A (ja) 耐湿性の低下を抑制しつつ開口率を向上できるアレイ基板、及び表示装置
WO2012117956A1 (ja) 表示素子、表示装置、及びテレビ受信装置
CN110931503A (zh) 元件基板、显示面板以及它们的制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14775206

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14776925

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14775206

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP