[go: up one dir, main page]

WO2014141601A1 - 成膜方法、半導体発光素子の製造方法、半導体発光素子、照明装置 - Google Patents

成膜方法、半導体発光素子の製造方法、半導体発光素子、照明装置 Download PDF

Info

Publication number
WO2014141601A1
WO2014141601A1 PCT/JP2014/001012 JP2014001012W WO2014141601A1 WO 2014141601 A1 WO2014141601 A1 WO 2014141601A1 JP 2014001012 W JP2014001012 W JP 2014001012W WO 2014141601 A1 WO2014141601 A1 WO 2014141601A1
Authority
WO
WIPO (PCT)
Prior art keywords
buffer layer
film
substrate
sapphire substrate
underlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/001012
Other languages
English (en)
French (fr)
Inventor
佳明 醍醐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to CN201480015032.7A priority Critical patent/CN105190842B/zh
Priority to JP2015505257A priority patent/JP6063035B2/ja
Priority to KR1020157019176A priority patent/KR101799330B1/ko
Priority to DE112014001272.6T priority patent/DE112014001272B4/de
Publication of WO2014141601A1 publication Critical patent/WO2014141601A1/ja
Priority to US14/791,543 priority patent/US10224463B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Definitions

  • the present invention relates to a film forming method, a method for manufacturing a semiconductor light emitting element, a semiconductor light emitting element, and a lighting device.
  • group III nitride semiconductor thin film For the epitaxial growth of a group III nitride semiconductor thin film, an organic metal compound chemical vapor deposition (MOCVD) method that easily obtains high productivity is used.
  • MOCVD organic metal compound chemical vapor deposition
  • group III nitride semiconductor thin films grown by the MOCVD method have conventionally had many low-quality ones having threading dislocation densities ranging from the latter half of 10 9 cm ⁇ 2 to 10 10 cm ⁇ 2. As a result of development progress, high-quality single crystal films have been obtained.
  • the group III nitride semiconductor thin film has a threading dislocation density of about 5 ⁇ 10 8 cm ⁇ 2 , and further about 1 ⁇ 10 8 cm ⁇ 2.
  • the threading dislocation density is more desirable.
  • on a sapphire substrate having a flat surface it is difficult to lower the threading dislocation density to about 5 ⁇ 10 8 cm ⁇ 2 , and further to about 1 ⁇ 10 8 cm ⁇ 2 .
  • a high-quality group III nitride is formed by forming a buffer layer made of an AlN film formed by a sputtering method on a sapphire substrate and forming a base layer made of a group III nitride semiconductor by a MOCVD method on the buffer layer.
  • a method for obtaining a semiconductor thin film has been studied (for example, Patent Document 1).
  • Patent Document 1 when the buffer layer made of an AlN film contains less than 1% oxygen, the lattice matching between the sapphire substrate and the buffer layer is improved, and the orientation of the buffer layer is improved. Describes that the crystallinity of the group III nitride semiconductor thin film formed thereon is improved.
  • a base layer with good crystallinity (Group III nitride semiconductor containing Ga in Patent Document 1) is formed on a buffer layer made of an AlN film containing less than 1% oxygen. Therefore, it is described that the film thickness of the underlayer is preferably in the range of 0.1 to 8 ⁇ m, and in the range of 0.1 to 2 ⁇ m from the viewpoint of productivity.
  • the base layer made of a group III nitride semiconductor thin film is formed on a buffer layer made of an AlN film containing less than 1% oxygen, and the film thickness is 0.1 to 8 ⁇ m. It is described that an underlayer having good crystallinity can be obtained by setting the range. However, nothing is disclosed about the relationship between the crystallinity of the underlayer and the film thickness in the range of 0.1 to 8 ⁇ m.
  • the crystallinity is extremely good in the underlayer having a film thickness of 5 ⁇ m or more. This is because dislocations generated at the interface between sapphire and the buffer layer or between the buffer layer and the underlayer are bent during the growth by increasing the thickness of the underlayer, and the threading dislocation density propagating to the surface is reduced. It is.
  • the base layer made of a group III nitride semiconductor thin film is formed on a buffer layer made of an AlN film containing less than 1% oxygen, and the film thickness is set to 0.1 to High productivity can be obtained by setting it as the range of 2 micrometers.
  • the threading dislocation density is about 1 ⁇ 10 9 cm ⁇ 2 in the underlayer having a film thickness of 2 ⁇ m. Crystallinity is good.
  • the threading dislocation density is about 5.0 ⁇ 10 8 cm ⁇ 2 or less, and a Group III nitride semiconductor thin film having excellent crystallinity can be obtained. That is, using the technique disclosed in Patent Document 1, in order to obtain an underlayer with extremely excellent crystallinity of about 5.0 ⁇ 10 8 cm ⁇ 2 or less, the film thickness is 5 ⁇ m. Since it is necessary to make it above, there is a problem that the time required for film formation becomes long and productivity is greatly impaired.
  • the technique described in Patent Document 1 can reduce the lattice mismatch rate at the AlN / sapphire interface, but on the other hand, a GaN layer (underlying layer made of a group III nitride semiconductor thin film) and an AlN film (buffer layer). There is a trade-off relationship that the lattice mismatch rate increases. For this reason, according to the technique described in Patent Document 1, it is possible to suppress the dislocation of the underlayer caused by the disorder of the orientation of the buffer layer, but it is caused by lattice mismatch at the GaN / AlN interface. It is difficult to suppress dislocations that occur.
  • the present invention has been made in view of the above-mentioned problems.
  • the object of the present invention is to achieve a high productivity by realizing an underlayer having extremely excellent crystallinity with a thin film thickness of about 2 ⁇ m.
  • Another object of the present invention is to provide a film forming technique capable of forming an underlayer having a good threading dislocation density.
  • One embodiment of the present invention is a film formation method, wherein Al x Ga 1-x N (where 0 ⁇ x ⁇ 1) is selected from the group of C, Si, Ge, Mg, Zn, Mn, and Cr. And a step of forming a buffer layer including an epitaxial film having a wurtzite structure to which at least one substance is added on a sapphire substrate held by a substrate holder by a sputtering method.
  • the substrate holder includes a heater capable of heating the sapphire substrate to an arbitrary temperature
  • the buffer layer has a predetermined distance between the sapphire substrate and the substrate facing surface of the substrate holder. It is more desirable if it is formed on the sapphire substrate while being held apart.
  • a method for manufacturing a semiconductor light emitting device the step of forming a buffer layer including an epitaxial film having a wurtzite structure on a sapphire substrate by a sputtering method, A step of forming a base layer and a step of forming a light emitting layer on the base layer, wherein the buffer layer is formed by the film formation method described above.
  • the present invention by realizing a base layer having excellent crystallinity with a thin film thickness of less than 5 ⁇ m, for example, about 2 ⁇ m, the time required for forming the base layer can be reduced, and a technology with high productivity can be achieved. Can be provided. Further, according to the present invention, it is possible to provide a technique capable of forming an underlayer having a good threading dislocation density.
  • FIG. 1 is a schematic configuration diagram of a sputtering apparatus S used for forming a buffer layer according to an embodiment of the present invention.
  • reference numeral 101 denotes a vacuum vessel
  • 102 denotes a chamber shield
  • 103 denotes a sputtering cathode
  • 104 denotes a sputtering target
  • 105 denotes a target shield
  • 106 denotes a magnet unit
  • 107 denotes a sputtering power source
  • 108 denotes a substrate holder
  • 109 denotes a heater
  • 110 denotes
  • the reflector 111 is a substrate mounting mechanism
  • 112 is a sapphire substrate
  • 113 is a process gas supply means
  • 114 is a vacuum exhaust means.
  • the vacuum vessel 101 is made of a metal member such as an Al alloy or SUS, and the inside of the vacuum vessel 101 can be kept at a high vacuum by the vacuum exhaust means 114.
  • the chamber shield 102 is a member that can suppress adhesion of a film to the vacuum vessel 101, and is made of a metal member that can withstand a relatively high temperature, such as SUS or a nickel alloy.
  • the sputtering cathode 103 is electrically insulated from the vacuum vessel 101 and plays a role of supplying power supplied from the sputtering power source 107 to the sputtering target 104.
  • the sputtering target 104 is attached to the sputtering cathode 103 via a bonding plate (not shown).
  • the sputtering target 104 is obtained by uniformly dispersing at least one element of C, Si, Ge, Mg, Zn, Mn, and Cr at a concentration of 5 at% or less in an Al metal or an AlGa alloy.
  • the target shield 105 is made of a metal member such as an Al alloy or SUS.
  • the magnet unit 106 is built in the sputtering cathode 103 and realizes magnetron sputtering by generating a magnetic field on the surface of the target 104.
  • the sputtering power source 107 supplies power to the sputtering cathode 103 to generate plasma, thereby causing a sputtering phenomenon.
  • a 13.56 MHz high frequency (RF) power source is preferably used as the sputtering power source 107.
  • RF high frequency
  • DC direct current
  • the substrate holder 108 includes a heater 109, a reflector 110, and a substrate placement mechanism 111.
  • the heater 109 is preferably pyrolytic graphite (PG: Pyrolytic Grahite) or PG coated with pyrolytic boron nitride (PBN) which can efficiently heat the substrate to an arbitrary temperature.
  • PG has a function as a heater electrode, and functions as a heating element by flowing a direct current or an alternating current through the heater electrode made of PG.
  • the reflector 110 is made of molybdenum, PBN, or the like, and is used for efficiently heating the heater 109.
  • the substrate mounting mechanism 111 is made of an insulating member such as quartz and holds the sapphire substrate 112 at the outer periphery.
  • the substrate mounting mechanism 111 holds the sapphire substrate 112 spaced apart from the surface P (substrate facing surface) of the substrate holder 108 (heater 109) by a predetermined distance. This makes it easier to obtain a + c polarity buffer layer.
  • the sapphire substrate 112 preferably has a c-plane ((0001) plane) surface. Further, as the sapphire substrate 112, an off-substrate having a c-axis inclined from the substrate normal direction may be used.
  • the process gas supply means 113 has a mass flow controller (not shown) and a process gas supply source (not shown), and introduces a rare gas and a nitrogen-containing gas into the vacuum vessel 101 at a predetermined flow rate.
  • Ar is preferably used as the rare gas
  • N 2 is preferably used as the nitrogen-containing gas.
  • the vacuum evacuation means 114 includes a turbo molecular pump (TMP), a cryopump and the like as a main exhaust pump and a roughing pump (auxiliary pump) as a dry pump.
  • TMP turbo molecular pump
  • cryopump a cryopump and the like as a main exhaust pump
  • auxiliary pump roughing pump
  • the film deposition procedure for the buffer layer is as follows. First, the sapphire substrate 112 is introduced into a load lock mechanism (not shown), the load lock mechanism is evacuated to a vacuum state, and then transferred to the sputtering apparatus S shown in FIG. 1 through a vacuum transfer mechanism (not shown). The sapphire substrate 112 transported to the sputtering apparatus S is placed on the substrate mounting mechanism 111. Thereafter, a rare gas and a nitrogen-containing gas are introduced into the vacuum vessel 101 at a predetermined flow rate using the process gas supply unit 113, and plasma is generated in the vacuum vessel 101 by supplying power to the sputtering target 104. Power is supplied to the sputtering target 104 from the sputtering power source 107 through the sputtering cathode 103.
  • an RF bias electrode (not shown) is arranged inside the heater 109 or on the outer periphery of the substrate mounting mechanism 111, and is generated by the RF bias electrode in a nitrogen-containing atmosphere before forming the buffer layer according to this embodiment.
  • the pretreatment of the substrate may be performed by the plasma.
  • the in-plane lattice constant in the vicinity of the buffer layer / sapphire substrate interface of the buffer layer according to the present embodiment formed as an epitaxial film having a wurtzite structure on the sapphire substrate as described above is obtained when Al is used as the target.
  • a buffer layer formed by a known technique see, for example, Patent Document 1.
  • there is no significant difference in their orientation That is, it is considered that there is no difference between the lattice matching and the buffer layer of the known technique, and as a result, there is no great difference in the orientation. A detailed description of the orientation will be described later.
  • the in-plane lattice constant in the vicinity of the surface of the buffer layer according to this embodiment is larger than the in-plane lattice constant in the vicinity of the buffer layer / sapphire substrate interface of the buffer layer.
  • the in-plane lattice constant in the vicinity of the surface of the buffer layer according to the present embodiment is larger than the in-plane lattice constant in the vicinity of the surface of the buffer layer according to a known technique.
  • the ratio of + c polarity in the vicinity of the surface of the buffer layer according to the present embodiment is larger than the ratio of + c polarity in the vicinity of the surface of the buffer layer of the known technique.
  • the buffer layer according to the present embodiment is greatly lattice-relaxed from the buffer layer / sapphire interface to the surface side, and has a large proportion of + c polarity.
  • the lattice relaxation is small and the ratio of + c polarity is small.
  • Al x Ga 1-x N C, Al x Ga 1-x N: Si, Al x Ga 1-x N: Ge, Al x Ga 1-x N: Mg, Al x Ga 1-x N: Zn, Al x Ga 1-x N: Mn, Al x Ga 1-x N: A buffer layer of a wurtzite crystal structure made of Cr (the symbol “:” represents a mixture of the substance described on the left side and the substance described on the right side) (where 0 ⁇ x ⁇ 1, and C, Si, Ge , Mg, Zn, Mn, and Cr, the ratio of the total of these substances is 5 at% or less), and the above substances of C, Si, Ge, Mg, Zn, Mn, and Cr are used.
  • the ratio of C, Si, Ge, Mg, Zn, Mn, and Cr to the entire buffer layer needs to be 5 at% or less. If the ratio is larger than 5 at%, the orientation is remarkably deteriorated. Further, in the present embodiment, the proportion of + c polarity of the buffer layer is likely to increase as compared with the known technique. This is because the sapphire substrate 112 is held away from the substrate facing surface of the substrate holder 108 as shown in FIG. The use of such a + c polarity buffer layer is considered to be one factor that makes the lattice relaxation easy to occur.
  • the crystal discontinuity in the in-plane direction is larger than that of a buffer layer in which + c polarity domains and ⁇ c polarity domains are mixed. Is improved. That is, it is considered that the relaxation of strain accumulated in the entire buffer layer at the inversion boundary is less likely to occur, so that the individual domains can be easily lattice-relaxed.
  • a buffer layer made of an AlN film formed by a known technique with a small percentage of + c polarity has a mixture of + c polarity domain and ⁇ c polarity domain, and an in-plane direction that forms an inversion boundary at the interface.
  • a buffer layer having a large proportion of + c polarity is obtained.
  • a buffer layer having a wurtzite crystal structure of N: Zn, Al x Ga 1-x N: Mn, and Al x Ga 1-x N: Cr tends to cause lattice relaxation.
  • the orientation of the buffer layer to + c polarity cannot be controlled, there is a problem that it is difficult to obtain a base layer made of a group III nitride semiconductor with high crystal quality. There is a possibility that it can be avoided by greatly improving the conditions. This is because, in general, the growth rate in the underlayer (GaN film) is higher in the + c polarity than in the ⁇ c polarity, so that the + c polarity is assumed to be + c on one domain of the underlayer oriented to the ⁇ c polarity by taking over the polarity of the buffer layer. This is because there is a possibility that another domain of the base layer oriented in polarity may cover.
  • the sapphire substrate on which the buffer layer is formed by the sputtering method according to the present embodiment is taken out from the sputtering apparatus S into the atmosphere, and then introduced into the reactor of the MOCVD apparatus.
  • the sapphire substrate introduced into the reactor of the MOCVD apparatus is heated to a predetermined temperature, and then a source gas such as ammonia (NH 3 ) and trimethyl gallium (TMG) is reacted with a carrier gas such as hydrogen (H 2 ).
  • a source gas such as ammonia (NH 3 ) and trimethyl gallium (TMG)
  • the buffer layer according to the present embodiment has the same lattice matching as the buffer layer made of an AlN film formed by a known technique at the buffer layer / sapphire substrate interface. Therefore, the buffer layer according to this embodiment and the buffer layer formed by a known technique have the same degree of orientation. On the other hand, the buffer layer according to this embodiment is more likely to cause lattice relaxation than the known layer, and the lattice mismatch that occurs at the underlayer / buffer layer interface is smaller in the buffer layer according to this embodiment. .
  • the base layer formed on the buffer layer by the method as described above has fewer dislocations at the base layer / buffer layer interface than the base layer obtained by a known technique.
  • the dislocation of the underlayer due to the disorder of the orientation of the buffer layer is almost the same in this embodiment and the buffer layer by a known technique.
  • the underlayer The threading dislocations generated in the above are approximately the same as when the base layer is 5 ⁇ m by a known technique. As a result, the time required for film formation is reduced, and a group III nitride semiconductor is formed with high productivity.
  • an n-type in which a base layer made of a group III nitride semiconductor thin film is formed on a buffer layer and then a trace amount of an impurity element such as Si is added.
  • a group III nitride semiconductor layer By sequentially laminating a group III nitride semiconductor layer, a light emitting layer having a multiple quantum well structure of InGaN and GaN, and an n-type group III nitride semiconductor layer to which a small amount of an impurity element such as Mg is added, An epitaxial wafer made of a group nitride semiconductor is formed. Thereafter, a well-known translucent electrode, p-type bonding pad electrode, etc.
  • n-type group III nitride semiconductor layer are formed on the p-type group III nitride semiconductor layer on the epitaxial wafer using lithography technology and RIE technology, and n-type A well-known n-type electrode is formed on the group III nitride semiconductor layer, and finally a well-known protective film is formed.
  • ITO Indium-Tin-Oxide
  • Ti titanium
  • Al aluminum
  • Au gold
  • Ni nickel
  • SiO 2 silicon oxide
  • the wafer formed with the LED structure thus obtained is separated into 350 ⁇ m square LED chips by scribing, this LED chip is placed on a lead frame, and connected to the lead frame with a gold wire to form an LED. It can be set as an element.
  • an illuminating device etc. can be comprised using this LED element.
  • FIGS. 2A and 2B show the concept of tilt mosaic spread (variation in crystal orientation in the vertical direction of the substrate) and twist mosaic spread (variation in crystal orientation in the in-plane direction) as indices representing the orientation of the buffer layer.
  • FIG. 2A is a diagram for explaining the mosaic spread of the tilt of the buffer layer formed on the sapphire substrate.
  • Reference numerals 201 to 204 denote the domain structure of the wurtzite crystal structure that constitutes the buffer layer, and all indicate the c-axis orientation.
  • Reference numeral 205 denotes a sapphire substrate.
  • the c-axis directions of the domains 201 and 202 are aligned, and the c-axis is the main crystal orientation in the buffer layer.
  • the c-axis directions of the domains 203 and 204 are the c-axis directions of the domains 201 and 202. Slightly inclined with respect to the direction.
  • FIG. 2B is a view for explaining the mosaic spread of the buffer layer twist formed on the sapphire substrate.
  • Reference numerals 206 to 209 denote domain structures made of a c-axis oriented wurtzite crystal structure constituting the buffer layer described above.
  • the orientation of the a-axis of the domains 206 and 207 (the crystal orientation in the in-plane direction) is aligned and is the main crystal orientation of the a-axis in the buffer layer, but the orientation of the a-axis of the domain 208 and the domain 209 is There is a slight in-plane rotation with respect to the direction of the a-axis of the domains 206 and 207.
  • Such a variation from the dominant crystal orientation to the whole is called a mosaic spread.
  • a variation in crystal orientation in the direction perpendicular to the substrate is a tilt mosaic spread
  • a variation in crystal orientation in the in-plane direction is a twist mosaic.
  • the size of the mosaic spread of tilt and twist is determined by the X-ray rocking curve with respect to a specific lattice plane (symmetric plane) formed parallel to the substrate surface or a specific lattice plane formed perpendicular to the substrate surface. Evaluation can be made by performing (XRC) measurement and examining the full width at half maximum (FWHM) of the obtained diffraction peak.
  • FIGS. 2A and 2B and the above description explain the tilt and twist mosaic spread conceptually in an easy-to-understand manner, and do not guarantee strictness.
  • the crystal orientation in the substrate vertical direction that is dominant with respect to the whole and the crystal orientation in the in-plane direction that is dominant with respect to the whole are not necessarily completely coincident with the directions of the c-axis and a-axis of the sapphire substrate. There is a case.
  • a gap between crystals as shown in FIGS. 2A and 2B may not necessarily be formed. What is important is that the mosaic spread indicates the degree of variation from the dominant crystal orientation.
  • FIG. 3A shows a state in which the buffer layer is formed with + c polarity
  • FIG. 3B shows a state in which the buffer layer is formed with -c polarity.
  • C, Si, Ge, Mg, Zn, Mn, and Cr included in the buffer layer are omitted.
  • reference numeral 301 denotes an Al or Ga atom
  • reference numeral 302 denotes an N atom
  • reference numeral 303 denotes a sapphire substrate.
  • the lattice position of Al or Ga atoms and the lattice position of N atoms are interchanged.
  • Such a polarity also exists in a group III nitride semiconductor thin film having a wurtzite crystal structure.
  • a group III nitride semiconductor thin film having a + c polarity is compared with a group III nitride semiconductor thin film having a + c polarity. The crystal quality tends to be good.
  • the polarity state of the buffer layer is easily maintained from the buffer layer to the base layer made of the group III nitride semiconductor thin film, it is desirable to obtain the buffer layer with + c polarity.
  • the base layer is prevented from taking over the ⁇ c polarity orientation state contained in the buffer layer. Therefore, it is not essential to form the buffer layer with + c polarity.
  • Al x Ga 1-x N C, Al x Ga 1-x N: Si, Al x Ga 1-x N: Ge, Al x Ga 1-x N: A buffer layer having at least one wurtzite crystal structure of Mg, Al x Ga 1-x N: Zn, Al x Ga 1-x N: Mn, and Al x Ga 1-x N: Cr (provided that 0 ⁇ x ⁇ 1, and the ratio of C, Si, Ge, Mg, Zn, Mn, and Cr in the entire buffer layer is 5 at% or less) formed on the sapphire substrate by sputtering, whereby a buffer using a known technique As compared with the above, it is possible to obtain a buffer layer whose lattice is relaxed on the surface of the buffer layer.
  • the base layer has an orientation equivalent to that of a buffer layer by a known technique.
  • the base layer has a threading dislocation density of 5 ⁇ m by a known technique. It is equivalent to a thick underlayer, that is, it is possible to keep the crystallinity of the underlayer of 2 ⁇ m in good condition, so that the time required for film formation is reduced and high-quality group III nitriding with high productivity A semiconductor thin film can be obtained.
  • Example 1 As an embodiment of the present invention, a buffer layer made of AlN: Si is formed on a sapphire substrate using the sputtering apparatus S of FIG. 1, and then a base layer made of a group III nitride semiconductor thin film is formed by MOCVD. An example of forming will be described.
  • a buffer layer made of AlN: Si is used, but other buffer layers (Al x Ga 1-x N: C, Al x Ga 1-x N: Si, Al x Ga 1-x N: At least one wurtzite of Ge, Al x Ga 1-x N: Mg, Al x Ga 1-x N: Zn, Al x Ga 1-x N: Mn, Al x Ga 1-x N: Cr
  • Al x Ga 1-x N Cr
  • a buffer layer having a crystal structure (however, 0 ⁇ x ⁇ 1, and the ratio of C, Si, Ge, Mg, Zn, Mn, and Cr to the entire buffer layer is 5 at% or less)) can get.
  • a buffer layer made of AlN: Si is formed on the sapphire substrate using the sputtering apparatus S of FIG. 1 under the following conditions. Note that the film formation conditions of the buffer layer in this example are the same as those in Patent Document 1 except for the target.
  • an underlayer made of 2 ⁇ m GaN is formed on the 40 nm AlN: Si buffer layer by MOCVD.
  • the threading dislocation density of the obtained underlayer is estimated to be about 3.5 ⁇ 10 8 cm ⁇ 2 by the cathodoluminescence method.
  • the presence or absence of the plasma treatment of the substrate before the formation of the buffer layer, and the number of dummy discharges by a known technique in the case of the plasma treatment is set to 0 and 16 times, respectively, the buffer layer is formed, There is no significant difference in the film quality of the buffer layer and the film quality of the underlying layer made of GaN formed thereon.
  • a confirmation experiment of the invention disclosed in Patent Document 1 was performed as a comparative example.
  • a buffer layer made of AlN was formed on a sapphire substrate by a sputtering apparatus having the same configuration as the sputtering apparatus described in FIG. Thereafter, an underlayer composed of 2 ⁇ m and 5 ⁇ m GaN is formed by MOCVD.
  • the film formation conditions for the buffer layer made of AlN are the same as the film formation conditions disclosed in Patent Document 1, and are the same as the film formation conditions for the buffer layer of Example 1. Furthermore, the film formation conditions of the underlayer made of GaN formed by the MOCVD method are the same as those in the first embodiment.
  • the buffer layer made of AlN formed in this comparative example contains less than 1% oxygen, and the orientation at 40 nm and the in-plane lattice constant at 10 nm are almost the same as the buffer layer in Example 1. is there.
  • the in-plane lattice constant at 40 nm is not significantly different from the in-plane lattice constant at 10 nm, and almost no lattice relaxation occurs.
  • a base layer made of a GaN film was formed to 2 ⁇ m, 5 ⁇ m, and 8 ⁇ m by MOCVD, and the threading dislocation densities were about 1 ⁇ 10 9 cm ⁇ 2 and about 5 ⁇ 10 8 cm ⁇ 2, respectively.
  • the buffer layer according to the embodiment of the present invention even if the base layer made of the GaN film is less than 5 ⁇ m, the film thickness of 5 ⁇ m or more formed by the technique disclosed in Patent Document 1 is used. A crystal quality equivalent to that of GaN can be obtained. As a result, a group III nitride semiconductor can be obtained with high productivity while having high crystal quality. Note that when a base layer made of 8 ⁇ m of GaN is formed on the buffer layer obtained by one embodiment of the present invention, the threading dislocation density is about 1.5 ⁇ 10 8 cm ⁇ 2 , and the quality is further improved. A Group III nitride semiconductor thin film having crystal quality is obtained. However, in this case, since productivity is lowered, it can be considered to be used for manufacturing ultra-high-spec LEDs that require a particularly low threading dislocation density.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　本発明は、極めて結晶性に優れた下地層を２μｍ程度の薄い膜厚により実現することによって、高い生産性を有する成膜技術を提供することを目的とする。本発明の一実施形態は、基板ホルダーに保持されたサファイア基板上にスパッタリング法によってバッファー層を形成する工程を有する成膜方法に関し、バッファー層は、ＡｌｘＧａ１－ｘＮ（ただし、０≦ｘ≦１）に、Ｃ，Ｓｉ，Ｇｅ，Ｍｇ，Ｚｎ，Ｍｎ，Ｃｒの群から選ばれた少なくとも一つの物質が添加されたウルツ鉱構造を有するエピタキシャル膜を備える。

Description

成膜方法、半導体発光素子の製造方法、半導体発光素子、照明装置
　本発明は、成膜方法，半導体発光素子の製造方法、半導体発光素子、照明装置に関する。
　ＩＩＩ族窒化物半導体薄膜のエピタキシャル成長には、高い生産性が得られやすい有機金属化合物化学気相成長（ＭＯＣＶＤ）法が用いられている。また、ＭＯＣＶＤ法によって成長したＩＩＩ族窒化物半導体薄膜は、従来、１０９ｃｍ－２台後半から１０１０ｃｍ－２台にかけての貫通転位密度を有する低品質なものが多かったが、近年の技術開発の進展によって、高品質な単結晶膜として得られるようになってきた。例えば、現在市販されている青色ＬＥＤにおいて、平坦な表面を有するサファイア基板上にＩＩＩ族窒化物半導体薄膜を５乃至１０μｍ程度の厚みとして結晶成長させた場合には、１×１０９ｃｍ－２程度まで貫通転位密度を低減することに成功している。他の化合物半導体デバイスに比べれば、この貫通転位密度は非常に高い値であるが、平坦な表面を有するサファイア基板上に形成した青色ＬＥＤで用いられるＩＩＩ族窒化物半導体薄膜としては良好な結晶性である。
　今後の更なるデバイス特性の向上を考えた場合、ＩＩＩ族窒化物半導体薄膜としては、５×１０８ｃｍ－２程度の貫通転位密度が得られることが望ましく、更に１×１０８ｃｍ－２程度の貫通転位密度であることがより望ましい。しかし、平坦な表面を有するサファイア基板上では、５×１０８ｃｍ－２程度まで貫通転位密度を下げることは難しく、更に１×１０８ｃｍ－２程度まで下げることはより難しい。このため、表面に凹凸のあるサファイア基板や、炭化珪素基板を用いることによって、貫通転位密度を低減することなどが検討されている。ただし、このような基板を用いると基板のコストが高くなるという問題がある。
　一方、サファイア基板上に、スパッタリング法により成膜したＡｌＮ膜からなるバッファー層を形成し、その上にＭＯＣＶＤ法によってＩＩＩ族窒化物半導体からなる下地層を形成することで高品質なＩＩＩ族窒化物半導体薄膜を得る方法が検討されている（例えば、特許文献１）。特許文献１には、ＡｌＮ膜からなるバッファー層に１％未満の酸素が含有されることにより、サファイア基板とバッファー層との間の格子整合性が向上し、バッファー層の配向性が向上することによって、その上に形成するＩＩＩ族窒化物半導体薄膜の結晶性が向上することが記載されている。また、特許文献１には、１％未満の酸素が含有されたＡｌＮ膜からなるバッファー層上に、結晶性の良好な下地層（特許文献１ではＧａを含むＩＩＩ族窒化物半導体）を形成するために、該下地層の膜厚を０．１乃至８μｍの範囲とすることが望ましく、生産性の観点からは０．１乃至２μｍの範囲が望ましいと記載されている。
特開２０１１－８２５７０号公報
　特許文献１によれば、１％未満の酸素が含有されたＡｌＮ膜からなるバッファー層上に、ＩＩＩ族窒化物半導体薄膜からなる該下地層を形成し、その膜厚を０．１乃至８μｍの範囲とすることによって、結晶性の良好な下地層を得ることができると記載されている。しかし、該下地層の膜厚が０．１乃至８μｍの範囲における、該下地層の結晶性と膜厚との関係については何ら開示されていない。
　本発明者らが行った特許文献１に記載された発明の確認実験によれば、膜厚が５μｍ以上の下地層において極めて結晶性が良好となる。これは、サファイアとバッファー層、または、バッファー層と下地層の界面で発生する転位が、下地層の膜厚を厚くすることによって成長途中で曲がり、表面へ伝播する貫通転位密度が低減された結果である。
　一方、特許文献１によれば、１％未満の酸素が含有されたＡｌＮ膜からなるバッファー層上に、ＩＩＩ族窒化物半導体薄膜からなる該下地層を形成し、その膜厚を０．１乃至２μｍの範囲とすることによって、高い生産性を得ることができる。先述したように、本発明者らが行った特許文献１に記載された発明の確認実験によれば、膜厚を２μｍとした下地層では、貫通転位密度は１×１０９ｃｍ－２程度と結晶性は良好である。しかし、下地層を５μｍ以上とすることによって、貫通転位密度は５．０×１０８ｃｍ－２程度か、それ以下となり、更に結晶性に優れるＩＩＩ族窒化物半導体薄膜を得ることができる。すなわち、特許文献１に開示された技術を用いて、５．０×１０８ｃｍ－２程度か、それ以下となる、極めて結晶性に優れた下地層を得るためには、その膜厚を５μｍ以上とする必要があるため、成膜に要する時間が長くなり、生産性が大きく損なわれるという問題がある。
　また、特許文献１に記載された技術は、ＡｌＮ／サファイア界面での格子不整合率を低減できる反面、ＧａＮ層（ＩＩＩ族窒化物半導体薄膜からなる下地層）とＡｌＮ膜（バッファー層）との格子不整合率は増加する、というトレードオフの関係を有する。このため、特許文献１に記載された技術によれば、該バッファー層の配向の乱れに起因する下地層の転位については抑制することが可能であるが、ＧａＮ／ＡｌＮ界面の格子不整合により発生する転位を抑制することは困難である。ＧａＮ／ＡｌＮ界面の格子不整合により発生する転位を解消するためには、上述のように下地層の膜厚を例えば５μｍ以上に厚くする必要がある。すなわち、特許文献１に記載された技術だけでは、ＩＩＩ族窒化物半導体薄膜からなる下地層を２μｍ程度に薄くし、且つ、該下地層の貫通転位密度を良好に保つことが困難となる。
　本発明は、上記課題を鑑みてなされたものであって、その目的とするところは、極めて結晶性に優れた下地層を２μｍ程度の薄い膜厚により実現することによって、高い生産性を有する成膜技術を提供することにある。本発明の他の目的は、貫通転位密度の良好な下地層を形成できる成膜技術を提供することである。
　本発明者らは、鋭意研究の結果、後述するように、サファイア基板上に形成するＡｌｘＧａ１－ｘＮ（ただし、０≦ｘ≦１）を主相とするバッファー層にＣなどを添加することで、バッファー層上に形成される下地層の結晶性を良好にできることを見出し、以下の本発明を完成させた。
　本発明の一態様は、成膜方法であって、ＡｌｘＧａ１－ｘＮ（ただし、０≦ｘ≦１）に、Ｃ，Ｓｉ，Ｇｅ，Ｍｇ，Ｚｎ，Ｍｎ，Ｃｒの群から選ばれた少なくとも一つの物質が添加されたウルツ鉱構造を有するエピタキシャル膜を備えるバッファー層を、基板ホルダーに保持されたサファイア基板上に、スパッタリング法によって形成する工程を有することを特徴とする。
　上述の成膜方法により形成されたバッファー層上に、ＩＩＩ族窒化物半導体薄膜を備える下地層を形成することによって、該下地層の膜厚が２μｍ程度と薄くても、特許文献１に記載された技術を用いて成膜した５μｍ以上の該下地層と同等の結晶性を有する下地層を得ること、すなわち、該２μｍ程度の該下地層の結晶性を良好に保つことが可能となる。そのため、高い生産性で高品質なＩＩＩ族窒化物半導体薄膜を得ることができる。
　上述の成膜方法においては、前記基板ホルダーは、前記サファイア基板を任意の温度に加熱可能なヒーターを備えており、前記バッファー層は、前記サファイア基板が前記基板ホルダーの基板対向面と所定距離だけ離間して保持された状態で、前記サファイア基板上に形成されるとより望ましい。
　また、本発明の別の態様は、半導体発光素子の製造方法であって、サファイア基板上にウルツ鉱構造を有するエピタキシャル膜を備えるバッファー層をスパッタリング法によって形成する工程と、前記バッファー層の上に下地層を形成する工程と、前記下地層の上に発光層を形成する工程と、を有し、前記バッファー層は上述の成膜方法によって形成されることを特徴とする。
　本発明によれば、極めて結晶性に優れた下地層を５μｍ未満、例えば２μｍ程度の薄い膜厚により実現することによって、下地層の成膜に要する時間を低減し、高い生産性を有する技術を提供できる。また、本発明によれば、貫通転位密度の良好な下地層を形成できる技術を提供できる。
本発明に係るバッファー層の成膜に用いたスパッタリング装置の概略構成図である。 本発明に係るバッファー層におけるチルトのモザイク広がりを説明する概念図である。 本発明に係るバッファー層におけるツイストのモザイク広がりを説明する概念図である。 本発明に係るバッファー層における＋ｃ極性を説明する概念図である。 本発明に係るバッファー層における－ｃ極性を説明する概念図である。
　以下に図面を参照して本発明を説明する。なお、以下に説明する部材、配置等は発明を具体化した一例であって本発明を限定するものではなく、本発明の趣旨に沿って各種改変できることは勿論である。
　図１は、本発明の一実施形態に係るバッファー層の成膜に用いたスパッタリング装置Ｓの概略構成図である。ここで、符号１０１は真空容器、１０２はチャンバーシールド、１０３はスパッタリングカソード、１０４はスパッタリングターゲット、１０５はターゲットシールド、１０６はマグネットユニット、１０７はスパッタリング電源、１０８は基板ホルダー、１０９はヒーター、１１０はリフレクター、１１１は基板載置機構、１１２はサファイア基板、１１３はプロセスガス供給手段、１１４は真空排気手段、である。
　真空容器１０１は、Ａｌ合金またはＳＵＳなどの金属部材から構成されており、その内部は、真空排気手段１１４によって高真空に保つことができる。チャンバーシールド１０２は、真空容器１０１への膜の付着を抑制しうる部材であり、ＳＵＳやニッケル合金などの比較的高温に耐えうる金属部材によって構成されている。スパッタリングカソード１０３は、真空容器１０１と電気的に絶縁され、スパッタリング電源１０７から投入される電力を、スパッタリングターゲット１０４へ供給する役割を果している。スパッタリングターゲット１０４は、スパッタリングカソード１０３へ不図示のボンディングプレートを介して取り付けられる。スパッタリングターゲット１０４は、Ａｌ金属またはＡｌＧａ合金に、Ｃ、Ｓｉ、Ｇｅ、Ｍｇ、Ｚｎ、Ｍｎ、Ｃｒの少なくとも一種類の元素を５ａｔ％以下の濃度で均一に分散させたものである。
　ターゲットシールド１０５は、Ａｌ合金またはＳＵＳなどの金属部材から構成されている。マグネットユニット１０６は、スパッタリングカソード１０３内部に内蔵され、ターゲット１０４表面に磁場を生じさせることによって、マグネトロンスパッタリングを実現する。スパッタリング電源１０７は、スパッタリングカソード１０３へ電力を供給し、プラズマを発生させることによって、スパッタリング現象を引き起こす。なお、スパッタリング電源１０７としては、１３．５６ＭＨｚの高周波（ＲＦ）電源が好ましく用いられるが、１３．５６ＭＨｚのＲＦ電源と直流（ＤＣ）電源とを組み合わせて、ＲＦ電力にＤＣ電力を重畳する方式としても良く、また、１３．５６ＭＨｚのＲＦ電力を、より低周波数のパルス状にして供給できる電源としても良い。さらに、６０ＭＨｚや他の周波数の電源を用いることも可能である。基板ホルダー１０８は、ヒーター１０９、リフレクター１１０、基板載置機構１１１、から構成される。ヒーター１０９は基板を任意の温度に効率的に加熱可能な、パイロリティックグラファイト（ＰＧ：Ｐｙｒｏｌｙｔｉｃ　Ｇｒａｈｉｔｅ）、またはＰＧにパイロリティックボロンナイトライド（ＰＢＮ：Ｐｙｒｏｌｙｔｉｃ　Ｂｏｒｏｎ　Ｎｉｔｒｉｄｅ）をコートしたものが好ましく用いられる。
　ここで、ＰＧはヒーター電極としての機能を有し、直流または交流の電流をＰＧからなるヒーター電極に流すことで、発熱体としての機能を果す。リフレクター１１０は、モリブデンやＰＢＮなどから構成され、ヒーター１０９を効率的に加熱するために用いられる。基板載置機構１１１は、石英などの絶縁部材で構成され、サファイア基板１１２を外周部で保持している。ここで、基板載置機構１１１は、サファイア基板１１２を基板ホルダー１０８（ヒーター１０９）の表面Ｐ（基板対向面）から所定距離だけ離間して保持している。こうすることで、＋ｃ極性のバッファー層が得られやすくなる。サファイア基板１１２は、表面がｃ面（（０００１）面）のものが好ましく用いられる。また、該サファイア基板１１２としては、ｃ軸が基板法線方向から傾いたオフ基板を用いても良い。
　なお、サファイア基板１１２が小径基板の場合、石英などの絶縁物からなるトレイに基板を載せてもよい。プロセスガス供給手段１１３は、不図示のマスフローコントローラと不図示のプロセスガス供給源を有し、希ガスおよび窒素含有ガスを真空容器１０１内に所定流量で導入する。なお、希ガスとしてはＡｒ、窒素含有ガスとしてはＮ２が好ましく用いられる。真空排気手段１１４は、ターボ分子ポンプ（ＴＭＰ）やクライオポンプなどを主排気ポンプと、ドライポンプなどのあら引きポンプ（補助ポンプ）を有する。これらの真空ポンプによって真空容器１０１内を真空排気できる。
　本実施形態に係るバッファー層の成膜手順は以下の通りである。まず、サファイア基板１１２を不図示のロードロック機構に導入し、ロードロック機構を真空状態に排気してから、不図示の真空搬送機構を介して、図１に示すスパッタリング装置Ｓに搬送する。スパッタリング装置Ｓに搬送されたサファイア基板１１２は、基板載置機構１１１へ設置される。その後、プロセスガス供給手段１１３を用いて希ガスおよび窒素含有ガスを真空容器１０１に所定流量で導入し、スパッタリングターゲット１０４へ電力を供給することで、真空容器１０１内にプラズマを発生させる。スパッタリングターゲット１０４へ電力供給は、スパッタリング電源１０７からスパッタリングカソード１０３を介して行う。
　発生したプラズマ中の正イオン成分のうち、カソードシース内に入り込んだものは、ターゲット１０４の表面に印加されている負の電圧により、ターゲット１０４側へ引き寄せられ、ターゲット１０４をたたくことによって、スパッタリング現象を引き起こす。このようなスパッタリング現象によってターゲットから放出されるターゲット構成元素は、気相中に存在する活性な窒素と、ターゲット表面、気相中、または基板表面で反応して、本実施形態に係るバッファー層が形成される。なお、ヒーター１０９内部、または、基板載置機構１１１外周部に、不図示のＲＦバイアス電極を配置し、本実施形態に係るバッファー層を成膜する前に、窒素含有雰囲気でＲＦバイアス電極によって発生したプラズマによって、基板の前処理を行っても良い。
　このようにしてサファイア基板上にウルツ鉱構造を有するエピタキシャル膜として形成された、本実施形態にかかるバッファー層のバッファー層／サファイア基板界面付近での面内格子定数は、ターゲットにＡｌを用いた場合、公知技術（例えば特許文献１参照）によって形成されたバッファー層と大きな差が見られない。また、それらの配向性についても大きな差が見られない。すなわち、格子整合性に関しては、公知技術のバッファー層と差がなく、その結果として、それらの配向性についても大きな差が生じないものと考えられる。なお、配向性の詳細な説明については後述する。
　一方、本実施形態にかかるバッファー層の表面近傍での面内格子定数は、該バッファー層のバッファー層／サファイア基板界面付近での面内格子定数に比べて大きくなる。また、本実施形態にかかるバッファー層の表面近傍での面内格子定数は、公知技術のバッファー層の表面近傍での面内格子定数に比べても大きい。さらに、本実施形態にかかるバッファー層における表面近傍での＋ｃ極性の割合は、公知技術のバッファー層の表面近傍での＋ｃ極性の割合よりも多くなる。
　すなわち、本実施形態にかかるバッファー層は、バッファー層／サファイア界面から表面側にかけて大きく格子緩和しており、＋ｃ極性の割合も多い。一方、公知技術のバッファー層では、上記格子緩和が小さく、＋ｃ極性の割合も少ない。しかも、本実施形態に係るバッファー層と公知技術のバッファー層とでは、配向性にほとんど差が見られない。
　このように、本実施形態に係るバッファー層において、バッファー層／サファイア基板界面から表面側にかけての格子緩和が大きい理由としては、ＡｌｘＧａ１－ｘＮ：Ｃ、ＡｌｘＧａ１－ｘＮ：Ｓｉ、ＡｌｘＧａ１－ｘＮ：Ｇｅ、ＡｌｘＧａ１－ｘＮ：Ｍｇ、ＡｌｘＧａ１－ｘＮ：Ｚｎ、ＡｌｘＧａ１－ｘＮ：Ｍｎ、ＡｌｘＧａ１－ｘＮ：Ｃｒ（記号「：」は左側に記載された物質と右側に記載された物質との混合物を表す）なるウルツ鉱結晶構造のバッファー層（ただし、０≦ｘ≦１であり、Ｃ、Ｓｉ、Ｇｅ、Ｍｇ、Ｚｎ、Ｍｎ、Ｃｒのバッファー層全体に占める割合は、これらの物質の合計で５ａｔ％以下）を用いたことで、上記、Ｃ、Ｓｉ、Ｇｅ、Ｍｇ、Ｚｎ、Ｍｎ、Ｃｒの物質が、母体となるウルツ鉱結晶の格子点に入らず、格子間に入り込み、比較的容易に格子緩和が生じたことが考えられる。なお、Ｃ、Ｓｉ、Ｇｅ、Ｍｇ、Ｚｎ、Ｍｎ、Ｃｒのバッファー層全体に占める割合は５ａｔ％以下であることが必要である。該割合を５ａｔ％より大きくすると、配向性が著しく悪化するため好ましくない。また、公知技術に比べて、本実施形態ではバッファー層の＋ｃ極性の割合が多くなりやすい。これは、図１に示すようにサファイア基板１１２を基板ホルダー１０８の基板対向面から離間して保持した効果による。このような＋ｃ極性のバッファー層を用いることも、上記格子緩和が生じやすくなる一要因と考えられる。
　本実施形態のように、＋ｃ極性の割合が多いバッファー層を用いた場合には、＋ｃ極性のドメインと－ｃ極性のドメインとが混在したバッファー層に比べて、面内方向の結晶不連続性が改善される。すなわち、反転境界におけるバッファー層全体に蓄積される歪の緩和が起こりにくくなることで、個々のドメインが格子緩和しやすくなると考えられる。一方、＋ｃ極性の割合が少ない公知の技術により成膜したＡｌＮ膜からなるバッファー層は、＋ｃ極性のドメインと－ｃ極性のドメインとが混在しており、その界面には反転境界なる面内方向の結晶不連続性が生じることになる。このような反転境界が高密度で存在することによって、その反転境界においてバッファー層全体に蓄積される歪が緩和され、個々のドメインに蓄積される格子歪が相対的に少なくなると考えられる。すなわち、個々のドメインが格子緩和しにくくなることが予想される。
　なお、＋ｃ極性の割合が多いバッファー層が得られることは、本発明において必須ではない。何故ならば、ＡｌｘＧａ１－ｘＮ：Ｃ、ＡｌｘＧａ１－ｘＮ：Ｓｉ、ＡｌｘＧａ１－ｘＮ：Ｇｅ、ＡｌｘＧａ１－ｘＮ：Ｍｇ、ＡｌｘＧａ１－ｘＮ：Ｚｎ、ＡｌｘＧａ１－ｘＮ：Ｍｎ、ＡｌｘＧａ１－ｘＮ：Ｃｒなるウルツ鉱結晶構造のバッファー層を用いることによって、格子緩和が引き起こされやすくなっているためである。ただし、サファイア基板１１２を基板ホルダー１０８の基板対向面から離間して保持することによって＋ｃ極性の割合が多くなるように制御することは、より格子緩和がしやすくなるため、好ましい。
　また、バッファー層の＋ｃ極性への配向が制御できなければ、結晶品質の高いＩＩＩ族窒化物半導体からなる下地層を得られにくいといった問題もあるが、これは下地層の成膜方法や成膜条件を、大きく改善することによって、回避できる可能性がある。何故なら、一般に下地層（ＧａＮ膜）における成長速度は、－ｃ極性より＋ｃ極性の方が早いため、バッファー層の極性を引き継いで－ｃ極性に配向した下地層の一つのドメイン上を、＋ｃ極性に配向した下地層の他のドメインが覆う可能性があるためである。このため、バッファー層の＋ｃ極性への配向が制御できなかったとしても、本発明の効果が得られる。ただし、このように下地層を成長させることは、一般にはかなり困難であるため、バッファー層の＋ｃ極性への配向が制御できることは、好ましい形態である。
　次に、本実施形態に係るバッファー層の上に、ＩＩＩ族窒化物半導体からなる下地層を形成する手段について説明する。まず、本実施形態にかかるスパッタリング法によってバッファー層が形成されたサファイア基板を、スパッタリング装置Ｓより大気中に取り出し、その後、ＭＯＣＶＤ装置のリアクター内へ導入する。ＭＯＣＶＤ装置のリアクター内へ導入されたサファイア基板は、所定の温度まで昇温され、その後、アンモニア（ＮＨ３）、トリメチルガリウム（ＴＭＧ）などの原料ガスを水素（Ｈ２）などのキャリアガスと共にリアクター内へ供給することによって、ＩＩＩ族窒化物半導体からなる下地層を形成することができる。
　ここで、本実施形態に係るバッファー層は、バッファー層／サファイア基板界面部において、公知技術により形成されたＡｌＮ膜からなるバッファー層と同程度の格子整合性となっている。そのため、本実施形態に係るバッファー層と、公知の技術により形成されたバッファー層とは、同程度の配向性となっている。一方、本実施形態に係るバッファー層は、公知のものに比べて、格子緩和が引き起こされやすく、下地層／バッファー層界面で生じる格子不整合は、本実施形態に係るバッファー層の方が小さくなる。
　以上のことから、上記のような方法でバッファー層上に形成した下地層は、公知の技術により得られる下地層に比べて、下地層／バッファー層界面で生じる転位が少なくなる。また、バッファー層の配向性の乱れに起因する下地層の転位は本実施形態と公知の技術によるバッファー層とで同程度となる。このため、本実施形態によるバッファー層を用い、該バッファー層上にＩＩＩ族窒化物半導体薄膜からなる下地層を形成することによって、該下地層の膜厚を２μｍまで低減しても、該下地層に生じる貫通転位は、公知の技術による下地層を５μｍとした場合と同程度になる。その結果、成膜に要する時間が低減されて高い生産性でＩＩＩ族窒化物半導体が形成される。
　なお、本実施形態を利用して半導体発光素子を作成する方法としては、バッファー層上にＩＩＩ族窒化物半導体薄膜からなる下地層を形成し、その後、Ｓｉなどの不純物元素を微量添加したｎ型のＩＩＩ族窒化物半導体層と、ＩｎＧａＮとＧａＮの多重量子井戸構造からなる発光層と、Ｍｇなどの不純物元素を微量添加したｎ型のＩＩＩ族窒化物半導体層とを順次積層することにより、ＩＩＩ族窒化物半導体からなるエピタキシャルウェハーを形成する。その後、エピタキシャルウェハーに対し、リソグラフィー技術およびＲＩＥ技術を用い、ｐ型のＩＩＩ族窒化物半導体層上には、良く知られた透光性電極、ｐ型ボンディングパッド電極などを形成し、ｎ型のＩＩＩ族窒化物半導体層上には、良く知られたｎ型電極を形成し、最終的に、良く知られた保護膜を形成する。
　具体的には、透光性電極としてＩＴＯ（Ｉｎｄｉｕｍ－Ｔｉｎ－Ｏｘｉｄｅ）、ｐ型ボンディングパッド電極としてチタン（Ｔｉ）、Ａｌ、金（Ａｕ）を積層した構造、ｎ型電極としてニッケル（Ｎｉ）、Ａｌ、Ｔｉ、Ａｕを積層した構造、保護膜としてＳｉＯ２を用いることができる。また、このようにして得られたＬＥＤ構造を形成したウェハーをスクライブにより３５０μｍ角のＬＥＤチップに分離し、このＬＥＤチップをリードフレーム上に載置し、金線でリードフレームに結線することによりＬＥＤ素子とすることができる。また、このＬＥＤ素子を用いて照明装置などを構成することができる。
　次に、本明細書に記載した配向性の概念について、図２Ａ、２Ｂを用いて簡潔に説明する。図２Ａ、２Ｂには、バッファー層の配向性を表す指標としての、チルトのモザイク広がり（基板垂直方向の結晶方位のバラつき）と、ツイストのモザイク広がり（面内方向の結晶方位のバラつき）の概念図を示している。図２Ａはサファイア基板上に形成したバッファー層のチルトのモザイク広がりを説明する図である。符号２０１乃至２０４は、バッファー層を構成するウルツ鉱結晶構造のドメイン構造を示しており、全てｃ軸配向している様子を表している。符号２０５はサファイア基板である。ドメイン２０１および２０２のｃ軸の向きは共に揃っており、バッファー層におけるｃ軸の主たる結晶方位となっているが、ドメイン２０３およびドメイン２０４のｃ軸の向きは、ドメイン２０１および２０２のｃ軸の向きに対して僅かに傾いている。
　また、図２Ｂは、サファイア基板上に形成したバッファー層のツイストのモザイク広がりを説明する図である。符号２０６乃至２０９は、上述したバッファー層を構成するｃ軸配向のウルツ鉱結晶構造からなるドメイン構造を示している。ドメイン２０６および２０７のａ軸の向き（面内方向の結晶方位）は共に揃っており、バッファー層におけるａ軸の主たる結晶方位となっているが、ドメイン２０８およびドメイン２０９のａ軸の向きは、ドメイン２０６および２０７のａ軸の向きに対して僅かに面内回転している。
　このような、全体に対して支配的な結晶方位からのバラつきをモザイク広がりと呼び、特に、基板垂直方向の結晶方位のバラつきをチルトのモザイク広がり、面内方向の結晶方位のバラつきをツイストのモザイク広がりと言う。一般に、チルトやツイストのモザイク広がりは、配向性の不完全性を示すため、少ないほど良いことが知られている。なお、チルトやツイストのモザイク広がりの大きさは、基板表面に平行に形成された特定の格子面（対称面）や、基板表面に垂直に形成された特定の格子面に対してＸ線ロッキングカーブ（ＸＲＣ）測定を行い、得られた回折ピークの半値全幅（ＦＷＨＭ）を調べることで評価することができる。
　なお、図２Ａ、２Ｂや上記の説明は、チルトやツイストのモザイク広がりを、概念的にわかりやすく説明するもので、何ら厳密性を保証するものではない。例えば、上記の全体に対して支配的な基板垂直方向の結晶方位や、全体に対して支配的な面内方向の結晶方位は、必ずしもサファイア基板のｃ軸やａ軸の向きと完全に一致しない場合がある。また、図２Ａ、２Ｂに示すような結晶と結晶の間の隙間は、必ずしも形成されない場合がある。重要なことは、モザイク広がりとは、支配的な結晶方位からのバラつきの度合いを示しているということである。
　次に、バッファー層における極性の概念について、図３Ａ、３Ｂを用いて説明する。図３Ａはバッファー層が＋ｃ極性で形成されている様子、図３Ｂはバッファー層が－ｃ極性で形成されている様子を示している。ただし、バッファー層に含まれるＣ、Ｓｉ、Ｇｅ、Ｍｇ、Ｚｎ、Ｍｎ、Ｃｒは、省略している。図３Ａ、３Ｂにおいて、符号３０１はＡｌまたはＧａ原子、符号３０２はＮ原子、符号３０３はサファイア基板である。＋ｃ極性のバッファー層と、－ｃ極性のバッファー層とを比較すると、ＡｌまたはＧａ原子の格子位置と、Ｎ原子の格子位置とが入れ替わっている。このような極性は、ウルツ鉱結晶構造からなるＩＩＩ族窒化物半導体薄膜にも存在し、一般には、＋ｃ極性のＩＩＩ族窒化物半導体薄膜の方が、＋ｃ極性のＩＩＩ族窒化物半導体薄膜に比べて結晶品質が良好となりやすい。また、バッファー層から、ＩＩＩ族窒化物半導体薄膜からなる下地層へは、バッファー層の有する極性状態が維持されやすいため、バッファー層を＋ｃ極性として得ることが望ましい。ただし、上述したように、ＩＩＩ族窒化物半導体薄膜からなる下地層の成膜方法や成膜条件を改善することによって、バッファー層に含まれる－ｃ極性の配向状態を引き継がないように該下地層を成長させることも可能であるため、バッファー層を＋ｃ極性で形成することは必須ではない。
　以上述べたように、本実施形態においては、ＡｌｘＧａ１－ｘＮ：Ｃ、ＡｌｘＧａ１－ｘＮ：Ｓｉ、ＡｌｘＧａ１－ｘＮ：Ｇｅ、ＡｌｘＧａ１－ｘＮ：Ｍｇ、ＡｌｘＧａ１－ｘＮ：Ｚｎ、ＡｌｘＧａ１－ｘＮ：Ｍｎ、ＡｌｘＧａ１－ｘＮ：Ｃｒの、少なくともいずれか一つのウルツ鉱結晶構造を有するバッファー層（ただし、０≦ｘ≦１であり、Ｃ、Ｓｉ、Ｇｅ、Ｍｇ、Ｚｎ、Ｍｎ、Ｃｒのバッファー層全体に占める割合は５ａｔ％以下）をスパッタリング法によってサファイア基板上に形成することによって、公知の技術によるバッファーに比べて、バッファー層表面において格子緩和したバッファー層を得ることが可能となる。また、公知の技術によるバッファー層と同等の配向性を有するバッファー層を得ることが可能となる。その上に、ＩＩＩ族窒化物半導体薄膜からなる下地層を形成することによって、該下地層の膜厚が２μｍ程度と薄くても、該下地層は貫通転位密度を、公知の技術による５μｍの膜厚の下地層と同等とする、すなわち、該２μｍの該下地層の結晶性を良好に保つことが可能となり、そのため、成膜に要する時間を低減して高い生産性で高品質なＩＩＩ族窒化物半導体薄膜を得ることができるわけである。
（実施例１）
　本発明の一実施形態として、図１のスパッタリング装置Ｓを用いて、ＡｌＮ：Ｓｉからなるバッファー層をサファイア基板上に形成し、その後、ＭＯＣＶＤ法によって、ＩＩＩ族窒化物半導体薄膜からなる下地層を形成する例について説明する。なお、本実施例ではＡｌＮ：Ｓｉからなるバッファー層を用いるが、他のバッファー層（ＡｌｘＧａ１－ｘＮ：Ｃ、ＡｌｘＧａ１－ｘＮ：Ｓｉ、ＡｌｘＧａ１－ｘＮ：Ｇｅ、ＡｌｘＧａ１－ｘＮ：Ｍｇ、ＡｌｘＧａ１－ｘＮ：Ｚｎ、ＡｌｘＧａ１－ｘＮ：Ｍｎ、ＡｌｘＧａ１－ｘＮ：Ｃｒの、少なくともいずれか一つのウルツ鉱結晶構造を有するバッファー層（ただし、０≦ｘ≦１であり、Ｃ、Ｓｉ、Ｇｅ、Ｍｇ、Ｚｎ、Ｍｎ、Ｃｒのバッファー層全体に占める割合は５ａｔ％以下））についても、同様の効果が得られる。
　まず、図１のスパッタリング装置Ｓを用いてサファイア基板上にＡｌＮ：Ｓｉからなるバッファー層を以下の条件で成膜する。なお、本実施例におけるバッファー層の成膜条件は、ターゲットを除いて、特許文献１と同様の条件としている。
・基板：（０００１）サファイア
・基板洗浄：フッ酸および有機溶剤による洗浄
・プラズマ処理の有無：有および無
・プラズマ処理時の基板温度：５００℃
・プラズマ処理時の圧力：１．０Ｐａ
・プラズマ処理時のプロセスガス：Ｎ２
・プラズマ処理時のＲＦバイアス電力：５０Ｗ
・ダミー放電回数：０回および１６回
・成膜前の到達圧力：１．０×１０－５Ｐａ以下
・成膜に使用したターゲット：Ａｌ：Ｓｉ（Ｓｉ濃度：０．５％）
・成膜時の基板温度：５００℃
・成膜時の圧力：０．５Ｐａ
・成膜時のプロセスガス：Ａｒ＋Ｎ２（Ａｒ：５ｓｃｃｍ、Ｎ２：１５ｓｃｃｍ）
・成膜時のＲＦ電力：２０００Ｗ
　上記の条件でＡｌＮ：Ｓｉからなるバッファー層を４０ｎｍ成膜したところ、ＡｌＮ：Ｓｉの（０００２）面および（１０－１０）面のＸＲＣにおけるＦＷＨＭは、それぞれ約０．１°および約１．４°である。また、ＡｌＮ：Ｓｉの（１０－１０）面の面間隔を見積もるため、低角入射（入射角度：０．１°）のＩｎ－ｐｌａｎｅ　ＸＲＤ測定を行うと、表面近傍の面内格子定数は３．１０７Ａとなり、表面部の面内格子定数は、バルクのＡｌＮとほぼ同じ値となる。更に、ＡｌＮ：Ｓｉ／サファイア基板界面の面内格子定数を見積もるため、上記の方法で１０ｎｍのバッファー層を成膜し、低角入射のＩｎ－ｐｌａｎｅ　ＸＲＤ測定によって面内格子定数を調べると、面内格子定数としては約３．０７２Ａが得られる。このことから、ＡｌＮ：Ｓｉ膜は、ＡｌＮ：Ｓｉ／サファイア基板界面側から、ＡｌＮ：Ｓｉ表面側にかけて格子緩和すると考えられる。
　次に、上記４０ｎｍのＡｌＮ：Ｓｉバッファー層上に、ＭＯＣＶＤ法によって２μｍのＧａＮからなる下地層を形成する。得られた下地層の貫通転位密度は、カソードルミネッセンス法によって、約３．５×１０８ｃｍ－２と見積もられる。なお、本実施例において、バッファー層成膜前の基板のプラズマ処理の有無、プラズマ処理有の場合に公知の技術によるダミー放電の回数を０、１６回として、それぞれバッファー層を成膜するが、バッファー層の膜質、およびその上に形成したＧａＮからなる下地層の膜質には、大きな差が見られない。
（比較例１）
　次に、比較例として、特許文献１に開示された発明の確認実験を行った。本比較例において、特許文献１の図５に記載されたスパッタリング装置と同様の構成を有するスパッタリング装置によって、ＡｌＮからなるバッファー層をサファイア基板上に形成した。その後、ＭＯＣＶＤ法によって２μｍおよび５μｍのＧａＮからなる下地層を形成する。また、ＡｌＮからなるバッファー層の成膜条件は、特許文献１に開示された成膜条件と同様であり、実施例１のバッファー層の成膜条件とも同じ条件としている。更に、ＭＯＣＶＤ法によって成膜したＧａＮからなる下地層の成膜条件は、実施例１と同様である。
　本比較例において成膜したＡｌＮからなるバッファー層には１％未満の酸素が混入しており、４０ｎｍでの配向性および１０ｎｍでの面内格子定数は、実施例１におけるバッファー層とほぼ同様である。一方、４０ｎｍでの面内格子定数は、１０ｎｍでの面内格子定数と大きな変化がなく、格子緩和がほとんど生じていない。このバッファー層上に、ＭＯＣＶＤ法によってＧａＮ膜からなる下地層を２μｍ、５μｍ、８μｍとして形成したところ、その貫通転位密度は、それぞれ約１×１０９ｃｍ－２、約５×１０８ｃｍ－２、約３．５×１０８ｃｍ－２となった。すなわち、実施例１の下地層の膜厚は２μｍと薄いにもかかわらず、比較例１の８μｍの膜厚を有する下地層と同等の貫通転位密度を実現したことがわかる。
　以上のように、本発明の一実施形態にかかるバッファー層を用いることによって、ＧａＮ膜からなる下地層を５μｍ未満としても、特許文献１に開示された技術によって成膜した５μｍ以上の膜厚のＧａＮと同等の結晶品質が得られ、その結果、高い結晶品質を有しながら、高い生産性でＩＩＩ族窒化物半導体が得られるようになる。なお、本発明の一実施形態によって得られたバッファー層上に、８μｍのＧａＮからなる下地層を形成した場合は、約１．５×１０８ｃｍ－２の貫通転位密度となり、さらに高品質な結晶品質を有するＩＩＩ族窒化物半導体薄膜が得られる。ただし、この場合は、生産性が低くなるので、特に低い貫通転位密度が必要となる超ハイスペックＬＥＤの製造などに用いることが考えられる。

Claims (8)

  1. 　ＡｌｘＧａ１－ｘＮ（ただし、０≦ｘ≦１）に、Ｃ，Ｓｉ，Ｇｅ，Ｍｇ，Ｚｎ，Ｍｎ，Ｃｒの群から選ばれた少なくとも一つの物質が添加されたウルツ鉱構造を有するエピタキシャル膜を備えるバッファー層を、基板ホルダーに保持されたサファイア基板上に、スパッタリング法によって形成する工程を有することを特徴とする成膜方法。
  2. 　前記基板ホルダーは、前記サファイア基板を任意の温度に加熱可能なヒーターを備えており、
    　前記バッファー層は、前記サファイア基板が前記基板ホルダーの基板対向面と所定距離だけ離間して保持された状態で、前記サファイア基板上に形成されることを特徴とする請求項１に記載の成膜方法。
  3. 　前記バッファー層中の、前記Ｃ，Ｓｉ，Ｇｅ，Ｍｇ，Ｚｎ，Ｍｎ，Ｃｒの群から選ばれた少なくとも一つの物質の割合は、５ａｔ％以下であることを特徴とする請求項１に記載の成膜方法。
  4. 　前記バッファー層上に、ＩＩＩ族窒化物半導体薄膜を備える下地層を形成する工程を有することを特徴とする請求項１に記載の成膜方法。
  5. 　前記下地層の膜厚は５μｍ未満であることを特徴とする請求項４に記載の成膜方法。
  6. 　サファイア基板上にウルツ鉱構造を有するエピタキシャル膜を備えるバッファー層をスパッタリング法によって形成する工程と、
    　前記バッファー層の上に下地層を形成する工程と、
    　前記下地層の上に発光層を形成する工程と、を有し、
    　前記バッファー層は請求項１に記載された成膜方法によって形成されることを特徴とする半導体発光素子の製造方法。
  7. 　請求項１に記載された成膜方法によって形成された前記バッファー層を有することを特徴とする半導体発光素子。
  8. 　請求項７に記載の半導体発光素子を備えることを特徴とする照明装置。
PCT/JP2014/001012 2013-03-14 2014-02-26 成膜方法、半導体発光素子の製造方法、半導体発光素子、照明装置 Ceased WO2014141601A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201480015032.7A CN105190842B (zh) 2013-03-14 2014-02-26 成膜方法、半导体发光元件的制造方法、半导体发光元件和照明装置
JP2015505257A JP6063035B2 (ja) 2013-03-14 2014-02-26 成膜方法、半導体発光素子の製造方法、半導体発光素子、照明装置
KR1020157019176A KR101799330B1 (ko) 2013-03-14 2014-02-26 성막 방법, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 조명 장치
DE112014001272.6T DE112014001272B4 (de) 2013-03-14 2014-02-26 Schichtbildungsverfahren, Verfahren zum Herstellen einer lichtemittierenden Halbleitereinrichtung,lichtemittierende Halbleitereinrichtung und Beleuchtungseinrichtung
US14/791,543 US10224463B2 (en) 2013-03-14 2015-07-06 Film forming method, method of manufacturing semiconductor light-emitting device, semiconductor light-emitting device, and illuminating device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013052206 2013-03-14
JP2013-052206 2013-03-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/791,543 Continuation US10224463B2 (en) 2013-03-14 2015-07-06 Film forming method, method of manufacturing semiconductor light-emitting device, semiconductor light-emitting device, and illuminating device

Publications (1)

Publication Number Publication Date
WO2014141601A1 true WO2014141601A1 (ja) 2014-09-18

Family

ID=51536285

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/001012 Ceased WO2014141601A1 (ja) 2013-03-14 2014-02-26 成膜方法、半導体発光素子の製造方法、半導体発光素子、照明装置

Country Status (7)

Country Link
US (1) US10224463B2 (ja)
JP (1) JP6063035B2 (ja)
KR (1) KR101799330B1 (ja)
CN (1) CN105190842B (ja)
DE (1) DE112014001272B4 (ja)
TW (1) TWI601309B (ja)
WO (1) WO2014141601A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104561940A (zh) * 2014-12-24 2015-04-29 苏州矩阵光电有限公司 等离子体辅助的金属有机物化学气相沉积设备及方法
CN113957516A (zh) * 2021-10-29 2022-01-21 中国电子科技集团公司第二十六研究所 一种用于水平定向结晶法生长晶体的托盘装置及使用方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6625728B2 (ja) * 2016-03-17 2019-12-25 株式会社Ｊｃｕ プラズマ生成装置
CN106684218B (zh) * 2017-03-01 2019-05-10 湘能华磊光电股份有限公司 一种提升发光效率的led外延生长方法
CN110800376B (zh) 2017-06-27 2022-04-01 佳能安内华股份有限公司 等离子体处理装置
CN110800377B (zh) 2017-06-27 2022-04-29 佳能安内华股份有限公司 等离子体处理装置
CN110800375B (zh) 2017-06-27 2021-12-28 佳能安内华股份有限公司 等离子体处理装置
TWI680697B (zh) * 2017-06-27 2019-12-21 日商佳能安內華股份有限公司 電漿處理裝置
TWI693863B (zh) 2017-06-27 2020-05-11 日商佳能安內華股份有限公司 電漿處理裝置
SG11202009122YA (en) 2018-06-26 2020-10-29 Canon Anelva Corp Plasma processing apparatus, plasma processing method, program, and memory medium
JP7686192B2 (ja) * 2021-03-11 2025-06-02 株式会社Ｓｃｒｅｅｎホールディングス Ｉｉｉ族窒化物半導体の製造方法
CN115881866B (zh) * 2023-03-03 2023-05-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101157A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置及びその製造方法
JP2011082570A (ja) * 2011-01-11 2011-04-21 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348656B2 (ja) * 1989-03-01 2002-11-20 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
JP4390090B2 (ja) * 1998-05-18 2009-12-24 シャープ株式会社 ＧａＮ系結晶膜の製造方法
JP4166885B2 (ja) 1998-05-18 2008-10-15 富士通株式会社 光半導体装置およびその製造方法
JP3994623B2 (ja) * 2000-04-21 2007-10-24 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2003101167A (ja) * 2001-09-21 2003-04-04 Canon Inc フレキシブルプリント基板
JP2003221662A (ja) * 2002-01-31 2003-08-08 Matsushita Electric Ind Co Ltd スパッタ膜の製造方法
JP4397655B2 (ja) * 2003-08-28 2010-01-13 キヤノンアネルバ株式会社 スパッタリング装置、電子部品製造装置及び電子部品製造方法
TWI264835B (en) 2005-03-04 2006-10-21 Univ Chang Gung AlGaInN nitride substrate utilizing TiN as buffer layer and manufacture method thereof
JP5188182B2 (ja) * 2005-09-27 2013-04-24 出光興産株式会社 スパッタリングターゲット、透明導電膜及びタッチパネル用透明電極
JP4908381B2 (ja) 2006-12-22 2012-04-04 昭和電工株式会社 Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5049659B2 (ja) * 2007-06-11 2012-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009081406A (ja) * 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP5359698B2 (ja) * 2009-08-31 2013-12-04 豊田合成株式会社 化合物半導体の製造装置、化合物半導体の製造方法及び化合物半導体
KR101484658B1 (ko) 2010-04-30 2015-01-21 캐논 아네르바 가부시키가이샤 에피텍셜 박막형성방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
KR101564251B1 (ko) 2010-12-27 2015-10-29 캐논 아네르바 가부시키가이샤 에피텍셜 막 형성방법, 스퍼터링 장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
CN103918060B (zh) 2011-10-28 2016-11-02 佳能安内华股份有限公司 膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
CN104603913B (zh) 2012-06-26 2018-01-05 佳能安内华股份有限公司 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101157A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置及びその製造方法
JP2011082570A (ja) * 2011-01-11 2011-04-21 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104561940A (zh) * 2014-12-24 2015-04-29 苏州矩阵光电有限公司 等离子体辅助的金属有机物化学气相沉积设备及方法
CN113957516A (zh) * 2021-10-29 2022-01-21 中国电子科技集团公司第二十六研究所 一种用于水平定向结晶法生长晶体的托盘装置及使用方法
CN113957516B (zh) * 2021-10-29 2024-01-30 中国电子科技集团公司第二十六研究所 一种用于水平定向结晶法生长晶体的托盘装置及使用方法

Also Published As

Publication number Publication date
JP6063035B2 (ja) 2017-01-18
JPWO2014141601A1 (ja) 2017-02-16
TW201505207A (zh) 2015-02-01
DE112014001272T5 (de) 2015-12-17
CN105190842A (zh) 2015-12-23
KR20150099784A (ko) 2015-09-01
TWI601309B (zh) 2017-10-01
KR101799330B1 (ko) 2017-11-20
DE112014001272B4 (de) 2023-03-30
US10224463B2 (en) 2019-03-05
CN105190842B (zh) 2017-07-28
US20150311399A1 (en) 2015-10-29

Similar Documents

Publication Publication Date Title
JP6063035B2 (ja) 成膜方法、半導体発光素子の製造方法、半導体発光素子、照明装置
CN110504343B (zh) 基于蓝宝石衬底的氧化镓薄膜及其生长方法和应用
JP5444460B2 (ja) エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
CN104603913B (zh) 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置
JP5528612B1 (ja) 半導体装置
US20090194784A1 (en) Group-iii nitride compound semiconductor device and production method thereof, group-iii nitride compound semiconductor light-emitting device and production method thereof, and lamp
CN102024887B (zh) 含有铝的氮化物中间层的制造方法、氮化物层的制造方法和氮化物半导体元件的制造方法
TWI567214B (zh) A method for forming a nitride semiconductor layer, and a method of manufacturing the semiconductor device
TWI505498B (zh) A film forming method, a vacuum processing apparatus, a manufacturing method of a semiconductor light emitting element, a semiconductor light emitting element, a lighting device
US20180158680A1 (en) Method for manufacturing nitride semiconductor template, nitride semiconductor template and nitride semiconductor device
CN101962803B (zh) 高质量单晶厚膜材料的异质外延生长方法
TWI316769B (en) Semiconductor element and its fabrication method
CN107078031B (zh) 成膜方法、真空处理装置、半导体发光元件的制造方法、半导体发光元件、半导体电子元件的制造方法、半导体电子元件、照明装置
CN103456603B (zh) 在镓系异质半导体衬底上制备氧化镓膜的方法及氧化镓膜
JP3954335B2 (ja) Ｉｉｉ族窒化物多層膜
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
CN110100304A (zh) Iii族氮化物半导体基板及iii族氮化物半导体基板的制造方法
CN113871473B (zh) 一种控制范德瓦耳斯外延与远程外延生长模式的方法
JP4545389B2 (ja) エピタキシャル基板およびｉｉｉ族窒化物層群の転位低減方法
JP2024042982A (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480015032.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14765757

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20157019176

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2015505257

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1120140012726

Country of ref document: DE

Ref document number: 112014001272

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14765757

Country of ref document: EP

Kind code of ref document: A1