[go: up one dir, main page]

WO2013081104A1 - 太陽電池、太陽電池モジュール及び太陽電池の製造方法 - Google Patents

太陽電池、太陽電池モジュール及び太陽電池の製造方法 Download PDF

Info

Publication number
WO2013081104A1
WO2013081104A1 PCT/JP2012/081086 JP2012081086W WO2013081104A1 WO 2013081104 A1 WO2013081104 A1 WO 2013081104A1 JP 2012081086 W JP2012081086 W JP 2012081086W WO 2013081104 A1 WO2013081104 A1 WO 2013081104A1
Authority
WO
WIPO (PCT)
Prior art keywords
solar cell
side electrode
type surface
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/081086
Other languages
English (en)
French (fr)
Inventor
山口　勤
雅義 小野
松原　直輝
豪 高濱
森上　光章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2013547234A priority Critical patent/JP6029023B2/ja
Publication of WO2013081104A1 publication Critical patent/WO2013081104A1/ja
Anticipated expiration legal-status Critical
Priority to US14/453,769 priority patent/US20150027532A1/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/70—Surface textures, e.g. pyramid structures
    • H10F77/707—Surface textures, e.g. pyramid structures of the substrates or of layers on substrates, e.g. textured ITO layer on a glass substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H10F10/146—Back-junction photovoltaic cells, e.g. having interdigitated base-emitter regions on the back side
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/148—Shapes of potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/166—Amorphous semiconductors
    • H10F77/1662—Amorphous semiconductors including only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/50—Encapsulations or containers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a solar cell, a solar cell module, and a method for manufacturing a solar cell.
  • a back junction solar cell is known as a solar cell that can realize improved photoelectric conversion efficiency (see, for example, Patent Document 1).
  • the main object of the present invention is to provide a solar cell having improved photoelectric conversion efficiency.
  • the solar cell according to the present invention includes a photoelectric conversion unit, a p-side electrode, an n-side electrode, and an insulating layer.
  • the photoelectric conversion unit has a p-type surface and an n-type surface on one main surface.
  • the p-side electrode is disposed on the p-type surface.
  • the n-side electrode is disposed on the n-type surface.
  • the insulating layer is disposed between the p-side electrode and the n-side electrode. The surface of the insulating layer is convex.
  • the solar cell module according to the present invention includes the solar cell according to the present invention and a resin sealing material.
  • the resin sealing material seals the solar cell.
  • the insulating layer includes a resin.
  • a photoelectric conversion unit having a p-type surface and an n-type surface on one main surface is prepared.
  • An insulating layer is formed on the boundary between the p-type surface and the n-type surface of one main surface of the photoelectric conversion portion so that a portion where the p-type surface is exposed and a portion where the n-type surface is exposed are partitioned To do.
  • a p-side electrode is formed on the p-type surface and an n-side electrode is formed on the n-type surface by plating.
  • a solar cell having improved photoelectric conversion efficiency can be provided.
  • FIG. 1 is a schematic cross-sectional view of a solar cell in the first embodiment.
  • FIG. 2 is a schematic cross-sectional view of the solar cell module according to the first embodiment.
  • FIG. 3 is a schematic cross-sectional view of the solar cell in the second embodiment.
  • FIG. 4 is a schematic cross-sectional view of a solar cell in the third embodiment.
  • FIG. 5 is a schematic cross-sectional view when a plurality of solar cells are stacked in the third embodiment.
  • FIG. 6 is a schematic cross-sectional view of a solar cell in the fourth embodiment.
  • the solar cell 1a includes a photoelectric conversion unit 10 having a light receiving surface 10a and a back surface 10b.
  • the photoelectric conversion unit 10 includes a substrate 11.
  • the substrate 11 is made of a semiconductor material.
  • the substrate 11 can be made of, for example, a crystalline semiconductor such as crystalline silicon.
  • the substrate 11 has one conductivity type. Specifically, in this embodiment, an example in which the conductivity type of the substrate 11 is n-type will be described.
  • a semiconductor layer 12 n made of an n-type semiconductor having the same conductivity type as the substrate 11 is disposed on the first main surface 11 a located on the light receiving surface 10 a side of the substrate 11.
  • the semiconductor layer 12n covers substantially the entire first major surface 11a.
  • the semiconductor layer 12n can be composed of n-type amorphous silicon or the like.
  • the thickness of the semiconductor layer 12n can be, for example, about 1 nm to 10 nm.
  • the reflection suppressing layer 13 On the surface of the semiconductor layer 12n opposite to the substrate 11, a reflection suppressing layer 13 having both a function of suppressing reflection and a function as a protective film is disposed.
  • the reflection suppressing layer 13 constitutes the light receiving surface 10 a of the photoelectric conversion unit 10.
  • the reflection suppressing layer 13 can be made of, for example, silicon nitride.
  • the thickness of the reflection suppression layer 13 can be suitably set according to the wavelength of the light etc. which are going to suppress reflection.
  • the thickness of the reflection suppressing layer 13 can be set to, for example, about 50 nm to 200 nm.
  • a semiconductor layer 14 p made of a p-type semiconductor having a conductivity type different from that of the substrate 11 is disposed on a part of the second main surface 11 b of the substrate 11.
  • a semiconductor layer 15n made of an n-type semiconductor having the same conductivity type as that of the substrate 11 is disposed on at least a part of the portion of the second main surface 11b of the substrate 11 where the semiconductor layer 14p is not disposed. ing.
  • the second main surface 11b is substantially entirely covered by the semiconductor layer 14p and the semiconductor layer 15n.
  • the semiconductor layer 14p and the semiconductor layer 15n can be made of p-type and n-type amorphous silicon, respectively.
  • the back surface 10b of the photoelectric conversion unit 10 is configured by the semiconductor layer 14p and the semiconductor layer 15n.
  • the semiconductor layer 14p constitutes a p-type surface 10bp.
  • the semiconductor layer 15n constitutes the n-type surface 10bn.
  • the thickness of the semiconductor layer 14p can be, for example, about 2 nm to 20 nm.
  • the thickness of the semiconductor layer 15n can be, for example, about 5 nm to 50 nm.
  • a semiconductor layer made of a substantially intrinsic i-type semiconductor having a thickness that does not substantially contribute to power generation, for example, about several to 250 mm, is disposed between the semiconductor layer 14p and the second main surface 11b. May be.
  • a semiconductor layer made of a substantially intrinsic i-type semiconductor having a thickness that does not substantially contribute to power generation, for example, about several to 250 inches. It may be arranged.
  • the semiconductor layer made of a substantially intrinsic i-type semiconductor can be made of amorphous silicon or the like.
  • the end of the semiconductor layer 14p in the x-axis direction overlaps the semiconductor layer 15n in the thickness direction z.
  • An insulating layer 16 is disposed between the end of the semiconductor layer 14p and the semiconductor layer 15n.
  • the insulating layer 16 can be made of, for example, silicon nitride or silicon oxide.
  • the first seed layer 17 is disposed on the semiconductor layer 14p. As will be described later, the first seed layer 17 is a layer having a function as a seed for forming the p-side electrode 21p by a plating method.
  • the second seed layer 18 is disposed on the semiconductor layer 15n. As will be described later, the second seed layer 18 is a layer having a function as a seed for forming the n-side electrode 22n by a plating method.
  • Each of the first and second seed layers 17 and 18 can be made of, for example, a transparent conductive oxide such as indium tin oxide (ITO) or at least one metal such as Cu and Ag.
  • ITO indium tin oxide
  • Each of the 1st and 2nd seed layers 17 and 18 may be comprised by the laminated body of the metal layer distribute
  • the thicknesses of the first and second seed layers 17 and 18 can be about 0.1 ⁇ m to 1.0 ⁇ m, respectively.
  • a p-side electrode 21p for collecting holes is disposed on the first seed layer 17 disposed on the p-type surface 10bp.
  • the p-side electrode 21p is electrically connected to the p-type surface 10bp through the first seed layer 17.
  • an n-side electrode 22n for collecting electrons is disposed on the second seed layer 18 disposed on the n-type surface 10bn.
  • the n-side electrode 22n is electrically connected to the n-type surface 10bn through the second seed layer 18.
  • the p-side electrode 21p may be disposed immediately above the p-type surface 10bp.
  • the n-side electrode 22n may be disposed immediately above the n-type surface 10bn.
  • Each of the p-side electrode 21p and the n-side electrode 22n preferably includes a plating film, and more preferably includes a plating film.
  • Each of the p-side electrode 21p and the n-side electrode 22n may be constituted by a stacked body of a plurality of plating films, for example.
  • each of the p-side electrode 21p and the n-side electrode 22n may be configured by a laminate of a first plating film made of Cu and a second plating film made of Sn, for example.
  • the thicknesses of the p-side electrode 21p and the n-side electrode 22n can be set to about 20 ⁇ m to 30 ⁇ m, respectively.
  • an insulating layer 23 is disposed between the p-side electrode 21p and the n-side electrode 22n.
  • the surface 23a of the insulating layer 23 is convex. That is, the cross-sectional shape of the insulating layer 23 is a dome shape.
  • the insulating layer 23 is provided across the end portion of the first seed layer 17 and the end portion of the second seed layer 18 that are adjacent in the x-axis direction. The insulating layer 23 enters between the first seed layer 17 and the p-side electrode 21p and between the second seed layer 18 and the n-side electrode 22n.
  • the insulating layer 23 may be made of an inorganic insulating material such as silicon oxide or silicon nitride, for example, but is preferably made of an organic insulating material such as an epoxy resin, an acrylic resin, or a urethane resin, A plating resist made of a resist material containing an epoxy resin is more preferable.
  • the photoelectric conversion unit 10 is prepared.
  • the first seed layer 17 is formed on the p-type surface 10 bp
  • the second seed layer 18 is formed on the n-type surface 10 bn.
  • Each of the first and second seed layers 17 and 18 can be formed by, for example, a sputtering method or a CVD (Chemical Vapor Deposition) method.
  • the insulating layer 23 is formed. Specifically, a portion where the p-type surface 10 bp is exposed and a portion where the n-type surface 10 bn is exposed on the boundary portion between the p-type surface 10 bp and the n-type surface 10 bn of the back surface 10 b of the photoelectric conversion unit 10.
  • An insulating layer 23 having a convex surface 23a is formed so as to be partitioned.
  • the method for forming the insulating layer 23 is not particularly limited.
  • the insulating layer 23 is made of an organic insulating material, the insulating layer 23 can be formed by, for example, a screen printing method, an inkjet method, a photolithography method, or the like.
  • the p-side electrode 21p is formed on the p-type surface 10bp by a plating method such as electrolytic plating, and the n-side electrode 22n is formed on the n-type surface 10bn.
  • the insulating layer 23 is preferably formed of a plating resist.
  • the surface 23a of the insulating layer 23 disposed between the p-side electrode 21p and the n-side electrode 22n is convex. For this reason, the distance between the p-side electrode 21p and the n-side electrode 22n on the back surface 10b can be increased. Therefore, even when the distance in the x-axis direction between the p-side electrode 21p and the n-side electrode 22n is shortened, the insulation resistance between the p-side electrode 21p and the n-side electrode 22n can be increased. . Therefore, improved photoelectric conversion efficiency can be realized.
  • each electrode is formed in a region wider than the seed layer. May come into contact. Therefore, in order to prevent the p-side electrode and the n-side electrode from contacting each other, it is necessary to increase the distance between the first seed layer and the second seed layer.
  • the first seed layer 17 and the second seed layer 18 can be shortened.
  • the contact between the p-side electrode 21p and the n-side electrode 22n is more effectively suppressed, so the first seed layer 17 and the second seed layer 18 Can be further shortened. Therefore, more improved photoelectric conversion efficiency can be realized.
  • the contact between the p-side electrode 21p and the n-side electrode 22n is more effectively suppressed by forming the insulating layer 23 with a plating resist, the first seed layer 17 and the second seed layer 18 The distance between can be further shortened. Therefore, more improved photoelectric conversion efficiency can be realized.
  • the insulating layer 23 is provided across the first seed layer 17 and the second seed layer 18. At this time, the width of the insulating layer 23 on the surfaces of the first seed layer 17 and the second seed layer 18 is wider than the width on the surfaces of the semiconductor layer 14p and the semiconductor layer 15n. For this reason, peeling from the photoelectric conversion part 10 of the 1st and 2nd seed layers 17 and 18 can be suppressed.
  • FIG. 2 is a schematic cross-sectional view of the solar cell module according to the first embodiment.
  • the solar cell module 2 includes a solar cell 1a.
  • the solar cell 1 a is sealed with a resin sealing material 30.
  • a light receiving surface side protection member 31 is disposed on the light receiving surface 10 a side of the resin sealing material 30.
  • a back surface side protection member 32 is disposed on the back surface 10 b side of the resin sealing material 30.
  • the insulating layer 23 contains resin
  • the adhesiveness between the insulating layer 23 and the resin sealing material 30 is high. For this reason, the solar cell 1a can be sealed more suitably, and arrival of moisture or the like to the solar cell 1a can be suppressed.
  • the insulating layer 23 and the resin sealing material 30 are in close contact with each other, but the adhesion strength between the semiconductor layer 14p and the resin sealing material 30 is 42N.
  • the adhesion strength between the semiconductor layer 14p and the resin sealing material 30 increases, and the arrival of moisture and the like can be suppressed.
  • the adhesion strength described above was measured by a tensile strength test between two types of layers.
  • the resin sealing material 30 can be made of, for example, a resin such as ethylene / vinyl acetate copolymer (EVA), polyvinyl butyral (PVB), polyethylene (PE), or polyurethane (PU).
  • the light-receiving surface side protection member 31 can be composed of, for example, a light-transmitting glass plate or plastic plate.
  • the back side protection member 32 may be composed of, for example, a resin film such as a polyethylene terephthalate (PET) film, a laminated film in which a metal foil such as an Al foil is interposed between laminated resin films, or a steel plate. it can.
  • PET polyethylene terephthalate
  • FIG. 3 is a schematic cross-sectional view of the solar cell 1b according to the second embodiment. As shown in FIG. 3, the solar cell 1 b in the second embodiment is different from the solar cell 1 a in the first embodiment in the configuration of the photoelectric conversion unit 10. Hereinafter, the configuration of the photoelectric conversion unit 10 in the present embodiment will be described.
  • a semiconductor layer 14i made of a substantially intrinsic i-type semiconductor having a thickness that does not substantially contribute to power generation, for example, about several to 250 inches is disposed between the substrate 11 and the semiconductor layer 15p. Between the substrate 11 and the semiconductor layer 15n, a semiconductor layer 15i made of a substantially intrinsic i-type semiconductor having a thickness that does not substantially contribute to power generation, for example, about several to 250 inches is disposed.
  • the semiconductor layer 14i and the semiconductor layer 14p are arranged so as to cover substantially the whole of the second main surface 11b including the semiconductor layer 15n. For this reason, the semiconductor layer 14 i and the semiconductor layer 14 p are also disposed on the semiconductor layer 15 n. A recombination layer 19 is disposed between the semiconductor layer 15n and the semiconductor layer 14p. Thus, a further semiconductor layer may be provided on the n-type surface 10bn constituted by the semiconductor layer 15n.
  • the charge collected on the p-type surface 10 bp is taken out from the p-side electrode 21p that is in direct contact with the semiconductor layer 14p, as in the first embodiment.
  • electrons collected on the n-type surface 10bn are extracted from the n-side electrode 22n through the recombination layer 19, the semiconductor layer 14i, and the semiconductor layer 14p.
  • the recombination layer 19 can be composed of a semiconductor material having many in-gap levels in the energy band, a metal material in ohmic contact with the p-type semiconductor layer, or the like. By selecting such a material, loss of electrons taken out from the n-side electrode 22n can be reduced.
  • the recombination layer 19 can be composed of, for example, p-type or n-type amorphous silicon, p-type or n-type microcrystalline silicon, or the like.
  • the p-type surface 10bp and the n-type surface 10bn are connected via the semiconductor layer 14i and the semiconductor layer 14p.
  • the semiconductor layer 14i and the semiconductor layer 14p are thin, a large current flows through a small current.
  • the current generated from the p-side electrode 21p and the n-side electrode 22n can be efficiently extracted while omitting the step of forming the semiconductor layer 14i and the semiconductor layer 14p.
  • the same effect as the solar cell 1a is produced.
  • the patterning process of the semiconductor layer 14p, etc. become unnecessary. Therefore, the manufacturing cost can be reduced.
  • FIG. 4 is a schematic cross-sectional view of a solar cell 1c according to the third embodiment.
  • the insulating layer 23 protrudes from the p-side electrode 21p and the n-side electrode 22n.
  • the insulating layer 23 is made of an elastic body such as resin. Therefore, as shown in FIG. 5, when a plurality of solar cells 1c are stacked, only the insulating layer 23 made of an elastic material contacts the adjacent solar cells 1c. It is suppressed that parts other than the insulating layer 23 of the solar cell 1c contact the adjacent solar cell 1c.
  • FIG. 6 is a schematic cross-sectional view of a solar cell 1d according to the fourth embodiment.
  • the insulating layer 23 is formed before the p-side electrode 21p and the n-side electrode 22n are formed.
  • the insulating layer 23 is formed after the p-side electrode 21p and the n-side electrode 22n are formed. Even in such a case, the same effects as those described in the third embodiment can be obtained.

Landscapes

  • Photovoltaic Devices (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Sustainable Energy (AREA)

Abstract

　改善された光電変換効率を有する太陽電池を提供する。　太陽電池１ａは、光電変換部１０と、ｐ側電極２１ｐと、ｎ側電極２２ｎと、絶縁層２３とを備える。光電変換部１０は、一主面１０ｂにｐ型表面１０ｂｐとｎ型表面１０ｂｎとを有する。ｐ側電極２１ｐは、ｐ型表面１０ｂｐの上に配されている。ｎ側電極２２ｎは、ｎ型表面１０ｂｎの上に配されている。絶縁層２３は、ｐ側電極２１ｐとｎ側電極２２ｎとの間に配されている。絶縁層２３の表面２３ａは、凸状である。

Description

太陽電池、太陽電池モジュール及び太陽電池の製造方法
　本発明は、太陽電池、太陽電池モジュール及び太陽電池の製造方法に関する。
　従来、改善された光電変換効率を実現し得る太陽電池として、裏面接合型の太陽電池が知られている（例えば特許文献１を参照）。
特開２００５－１０１１５１号公報
　近年、裏面側太陽電池の光電変換効率をさらに改善したいという要望がある。
　本発明は、改善された光電変換効率を有する太陽電池を提供することを主な目的とする。
　本発明に係る太陽電池は、光電変換部と、ｐ側電極と、ｎ側電極と、絶縁層とを備える。光電変換部は、一主面にｐ型表面とｎ型表面とを有する。ｐ側電極は、ｐ型表面の上に配されている。ｎ側電極は、ｎ型表面の上に配されている。絶縁層は、ｐ側電極とｎ側電極との間に配されている。絶縁層の表面は、凸状である。
　本発明に係る太陽電池モジュールは、本発明に係る太陽電池と、樹脂封止材とを備える。樹脂封止材は、太陽電池を封止している。絶縁層は、樹脂を含む。
　本発明に係る太陽電池の製造方法では、一主面にｐ型表面とｎ型表面とを有する光電変換部を準備する。光電変換部の一主面のｐ型表面とｎ型表面との境界部の上に、ｐ型表面が露出した部分と、ｎ型表面が露出した部分とが区画されるように絶縁層を形成する。絶縁層を形成した後に、めっき法により、ｐ型表面の上にｐ側電極を形成すると共に、ｎ型表面の上にｎ側電極を形成する。
　本発明によれば、改善された光電変換効率を有する太陽電池を提供することができる。
図１は、第１の実施形態における太陽電池の略図的断面図である。 図２は、第１の実施形態における太陽電池モジュールの略図的断面図である。 図３は、第２の実施形態における太陽電池の略図的断面図である。 図４は、第３の実施形態における太陽電池の略図的断面図である。 図５は、第３の実施形態において複数の太陽電池を積層した際の模式的断面図である。 図６は、第４の実施形態における太陽電池の略図的断面図である。
　以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
　また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
　（第１の実施形態）
　（太陽電池１ａの構成）
　図１に示されるように、太陽電池１ａは、受光面１０ａ及び裏面１０ｂを有する光電変換部１０を有する。光電変換部１０は、基板１１を備えている。基板１１は、半導体材料からなる。基板１１は、例えば、結晶シリコンなどの結晶半導体等により構成することができる。基板１１は、一の導電型を有する。具体的には、本実施形態では、基板１１の導電型がｎ型である例について説明する。
　基板１１の受光面１０ａ側に位置する第１の主面１１ａの上には、基板１１と同じ導電型であるｎ型の半導体により構成された半導体層１２ｎが配されている。この半導体層１２ｎにより、第１の主面１１ａの実質的に全体が覆われている。半導体層１２ｎは、ｎ型のアモルファスシリコンなどにより構成することができる。半導体層１２ｎの厚みは、例えば、１ｎｍ～１０ｎｍ程度とすることができる。
　なお、半導体層１２ｎと第１の主面１１ａとの間に、例えば数Å～２５０Å程度の、発電に実質的に寄与しない程度の厚みの実質的に真性なｉ型半導体からなる半導体層が配されていてもよい。
　半導体層１２ｎの基板１１とは反対側の表面の上には、反射を抑制する機能と、保護膜としての機能とを併せ持つ反射抑制層１３が配されている。この反射抑制層１３によって光電変換部１０の受光面１０ａが構成されている。反射抑制層１３は、例えば窒化ケイ素等により構成することができる。なお、反射抑制層１３の厚みは、反射を抑制しようとする光の波長等に応じて適宜設定することができる。反射抑制層１３の厚みは、例えば、５０ｎｍ～２００ｎｍ程度とすることができる。
　基板１１の第２の主面１１ｂの一部分の上には、基板１１とは異なる導電型であるｐ型の半導体により構成された半導体層１４ｐが配されている。基板１１の第２の主面１１ｂの半導体層１４ｐが配されていない部分の少なくとも一部の上には、基板１１と同じ導電型であるｎ型の半導体により構成された半導体層１５ｎが配されている。本実施形態では、半導体層１４ｐと半導体層１５ｎとによって第２の主面１１ｂの実質的に全体が覆われている。半導体層１４ｐ及び半導体層１５ｎは、それぞれｐ型及びｎ型のアモルファスシリコンなどにより構成することができる。
　これら半導体層１４ｐと半導体層１５ｎとによって光電変換部１０の裏面１０ｂが構成されている。半導体層１４ｐは、ｐ型表面１０ｂｐを構成している。半導体層１５ｎは、ｎ型表面１０ｂｎを構成している。
　半導体層１４ｐの厚みは、例えば、２ｎｍ～２０ｎｍ程度とすることができる。半導体層１５ｎの厚みは、例えば、５ｎｍ～５０ｎｍ程度とすることができる。なお、半導体層１４ｐと第２の主面１１ｂとの間に、例えば数Å～２５０Å程度の、発電に実質的に寄与しない程度の厚みの実質的に真性なｉ型半導体からなる半導体層が配されていてもよい。同様に、半導体層１５ｎと第２の主面１１ｂとの間に、例えば数Å～２５０Å程度の、発電に実質的に寄与しない程度の厚みの実質的に真性なｉ型半導体からなる半導体層が配されていてもよい。実質的に真性なｉ型半導体からなる半導体層は、アモルファスシリコンなどにより構成することができる。
　半導体層１４ｐのｘ軸方向における端部は、半導体層１５ｎと厚み方向ｚにおいて重畳している。半導体層１４ｐの端部と半導体層１５ｎとの間には、絶縁層１６が配されている。絶縁層１６は、例えば、窒化ケイ素や酸化ケイ素等により構成することができる。
　半導体層１４ｐの上には、第１のシード層１７が配されている。この第１のシード層１７は、後述のように、ｐ側電極２１ｐをめっき法により形成するためのシードとしての機能を有する層である。一方、半導体層１５ｎの上には、第２のシード層１８が配されている。この第２のシード層１８は、後述のように、ｎ側電極２２ｎをめっき法により形成するためのシードとしての機能を有する層である。第１及び第２のシード層１７，１８のそれぞれは、例えば、インジウムスズ酸化物（ＩＴＯ）等の透明導電性酸化物や、Ｃｕ、Ａｇなどの少なくとも一種の金属により構成することができる。第１及び第２のシード層１７，１８のそれぞれは、例えば、透明導電性酸化物層と、透明導電性酸化物層の上に配された金属層との積層体により構成されていてもよい。第１及び第２のシード層１７，１８の厚みは、それぞれ、０．１μｍ～１．０μｍ程度とすることができる。
　ｐ型表面１０ｂｐの上に配された第１のシード層１７の上には、正孔を収集するｐ側電極２１ｐが配されている。ｐ側電極２１ｐは、第１のシード層１７を介してｐ型表面１０ｂｐに電気的に接続されている。一方、ｎ型表面１０ｂｎの上に配された第２のシード層１８の上には、電子を収集するｎ側電極２２ｎが配されている。ｎ側電極２２ｎは、第２のシード層１８を介してｎ型表面１０ｂｎに電気的に接続されている。なお、ｐ側電極２１ｐは、ｐ型表面１０ｂｐの直上に配されていてもよい。ｎ側電極２２ｎは、ｎ型表面１０ｂｎの直上に配されていてもよい。
　ｐ側電極２１ｐ及びｎ側電極２２ｎのそれぞれは、めっき膜を含むことが好ましく、めっき膜により構成されていることがより好ましい。ｐ側電極２１ｐ及びｎ側電極２２ｎのそれぞれは、例えば、複数のめっき膜の積層体により構成されていてもよい。具体的には、ｐ側電極２１ｐ及びｎ側電極２２ｎのそれぞれは、例えば、Ｃｕからなる第１のめっき膜と、Ｓｎからなる第２のめっき膜の積層体により構成されていてもよい。
　ｐ側電極２１ｐ及びｎ側電極２２ｎの厚みは、それぞれ、２０μｍ～３０μｍ程度とすることができる。
　光電変換部１０の裏面１０ｂの面方向において、ｐ側電極２１ｐとｎ側電極２２ｎとの間には、絶縁層２３が配されている。絶縁層２３の表面２３ａは、凸状である。即ち、絶縁層２３の横断面形状は、ドーム状である。絶縁層２３は、ｘ軸方向において隣り合う第１のシード層１７の端部と第２のシード層１８の端部とに跨がって設けられている。絶縁層２３は、第１のシード層１７とｐ側電極２１ｐとの間と、第２のシード層１８とｎ側電極２２ｎとの間とのそれぞれに入り込んでいる。
　絶縁層２３は、例えば、酸化ケイ素や窒化ケイ素などの無機絶縁材料により構成されていてもよいが、例えば、エポキシ樹脂、アクリル樹脂、ウレタン樹脂などの有機絶縁材料により構成されていることが好ましく、エポキシ樹脂を含むレジスト材料からなるめっきレジストであることがより好ましい。
　（太陽電池１ａの製造方法）
　次に、太陽電池１ａの製造方法の一例について説明する。
　まず、光電変換部１０を用意する。次に、ｐ型表面１０ｂｐの上に第１のシード層１７を形成すると共に、ｎ型表面１０ｂｎの上に第２のシード層１８を形成する。第１及び第２のシード層１７，１８のそれぞれは、例えば、スパッタリング法やＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等により形成することができる。
　次に、絶縁層２３を形成する。具体的には、光電変換部１０の裏面１０ｂのｐ型表面１０ｂｐとｎ型表面１０ｂｎとの境界部の上に、ｐ型表面１０ｂｐが露出した部分と、ｎ型表面１０ｂｎが露出した部分とが区画されるように、表面２３ａが凸状である絶縁層２３を形成する。絶縁層２３の形成方法は、特に限定されない。例えば絶縁層２３が有機絶縁材料からなる場合は、絶縁層２３は、例えば、スクリーン印刷法、インクジェット法、フォトリソグラフィー法などにより形成することができる。
　次に、電解めっき法などのめっき法によりｐ型表面１０ｂｐの上にｐ側電極２１ｐを形成すると共に、ｎ型表面１０ｂｎの上にｎ側電極２２ｎを形成する。ここで、ｐ側電極２１ｐとｎ側電極２２ｎとが絶縁層２３上において接触することを抑制するために、絶縁層２３は、めっきレジストにより形成しておくことが好ましい。
　以上説明したように、太陽電池１ａでは、ｐ側電極２１ｐとｎ側電極２２ｎとの間に配されている絶縁層２３の表面２３ａが凸状である。このため、裏面１０ｂ上におけるｐ側電極２１ｐとｎ側電極２２ｎとの間の距離を長くすることができる。従って、ｐ側電極２１ｐとｎ側電極２２ｎとの間のｘ軸方向における距離を短くした場合であっても、ｐ側電極２１ｐとｎ側電極２２ｎとの間の絶縁抵抗を高くすることができる。従って、改善された光電変換効率を実現することができる。
　また、絶縁層２３が設けられていない場合は、ｐ側電極とｎ側電極とをめっき法により形成すると、各電極がシード層より広い領域に形成されるため、ｐ側電極とｎ側電極とが接触してしまう場合がある。よって、ｐ側電極とｎ側電極とが接触しないようにするため、第１のシード層と第２のシード層との間の距離を大きくする必要がある。
　それに対して、本実施形態のように絶縁層２３を設けておけばｐ側電極２１ｐとｎ側電極２２ｎとの接触が抑制されるため、第１のシード層１７と第２のシード層１８との間の距離を短くすることができる。絶縁層２３の表面２３ａを凸状にしておくことにより、ｐ側電極２１ｐとｎ側電極２２ｎとの接触がより効果的に抑制されるため、第１のシード層１７と第２のシード層１８との間の距離をさらに短くすることができる。従って、より改善された光電変換効率を実現することができる。
　また、絶縁層２３をめっきレジストにより形成することにより、ｐ側電極２１ｐとｎ側電極２２ｎとの接触がより効果的に抑制されるため、第１のシード層１７と第２のシード層１８との間の距離をさらに短くすることができる。従って、より改善された光電変換効率を実現することができる。
　絶縁層２３は、第１のシード層１７と第２のシード層１８とに跨がって設けられている。このとき、絶縁層２３の第１のシード層１７と第２のシード層１８との表面上での幅は、半導体層１４ｐと半導体層１５ｎとの表面上での幅に比べて広くなる。このため、第１及び第２のシード層１７，１８の光電変換部１０からの剥離を抑制することができる。
　（太陽電池モジュール２）
　図２は、第１の実施形態における太陽電池モジュールの略図的断面図である。図２に示されるように、太陽電池モジュール２は、太陽電池１ａを備えている。太陽電池１ａは、樹脂封止材３０によって封止されている。樹脂封止材３０の受光面１０ａ側には、受光面側保護部材３１が配されている。一方、樹脂封止材３０の裏面１０ｂ側には、裏面側保護部材３２が配されている。
　絶縁層２３が樹脂を含む場合は、絶縁層２３と樹脂封止材３０との間の密着性が高い。このため、太陽電池１ａをより好適に封止することができ、太陽電池１ａへの水分等の到達を抑制することができる。
　詳述すると、エポキシ材料を３０％含むレジスト材料を絶縁層２３に用い、エチレン・酢酸ビニル共重合体（ＥＶＡ）を樹脂封止材３０に用いる場合、絶縁層２３と樹脂封止材３０との密着強度は７５Ｎであり、半導体層１４ｐと絶縁層２３との密着強度は７５Ｎ以上であった。一方、絶縁層２３を有さない太陽電池では、半導体層１４ｐと樹脂封止材３０とが密着する構成となるが、半導体層１４ｐと樹脂封止材３０との密着強度は４２Ｎであった。以上の結果より、絶縁層２３を設けることにより半導体層１４ｐと樹脂封止材３０との密着強度が増加し、水分等の到達を抑制することができる。なお、上述の密着強度は、２種類の層間の引張り強度試験によって測定した。
　なお、樹脂封止材３０は、例えば、エチレン・酢酸ビニル共重合体（ＥＶＡ）、ポリビニルブチラール（ＰＶＢ）、ポリエチレン(ＰＥ)、ポリウレタン(ＰＵ)などの樹脂により構成することができる。受光面側保護部材３１は、例えば、透光性を有するガラス板、プラスチック板などにより構成することができる。裏面側保護部材３２は、例えば、ポリエチレンテレフタレート（ＰＥＴ）フィルム等の樹脂フィルムや、積層した樹脂フィルムの間にＡｌ箔等の金属箔を介挿させた積層フィルム、或いは鋼板などにより構成することができる。
　以下、本発明の好ましい実施形態の他の例について説明する。以下の説明において、上記第１の実施形態と実質的に共通の機能を有する部材を共通の符号で参照し、説明を省略する。
　（第２の実施形態）
　図３は、第２の実施形態における太陽電池１ｂの略図的断面図である。図３に示されるように、第２の実施形態における太陽電池１ｂは、第１の実施形態における太陽電池１ａと、光電変換部１０の構成において異なる。以下、本実施形態における光電変換部１０の構成について説明する。
　基板１１と半導体層１４ｐとの間には、例えば数Å～２５０Å程度の、発電に実質的に寄与しない程度の厚みの実質的に真性なｉ型半導体からなる半導体層１４ｉが配されている。基板１１と半導体層１５ｎとの間には、例えば数Å～２５０Å程度の、発電に実質的に寄与しない程度の厚みの実質的に真性なｉ型半導体からなる半導体層１５ｉが配されている。
　半導体層１４ｉと半導体層１４ｐとは、半導体層１５ｎの上を含め、第２の主面１１ｂの実質的に全体を覆うように配されている。このため、半導体層１５ｎの上にも、半導体層１４ｉと半導体層１４ｐとが配されている。半導体層１５ｎと半導体層１４ｐとの間には、再結合層１９が配されている。このように、半導体層１５ｎにより構成されたｎ型表面１０ｂｎの上に、さらなる半導体層が設けられていてもよい。
　ｐ型表面１０ｂｐで収集された電荷は、第１の実施形態と同様に、半導体層１４ｐに直接接触するp側電極２１ｐから取り出される。一方、ｎ型表面１０ｂｎで収集された電子は、再結合層１９、半導体層１４ｉ及び半導体層１４ｐを介して、ｎ側電極２２ｎから取り出される。
　再結合層１９は、エネルギーバンド中に多くのギャップ内準位が存在する半導体材料や、ｐ型半導体層とオーム性接触する金属材料などにより構成することができる。このような材料を選択することにより、ｎ側電極２２ｎから取り出される電子の損失を低減することができる。具体的には、再結合層１９は、例えば、ｐ型またはｎ型のアモルファスシリコン、ｐ型またはｎ形の微結晶シリコン等により構成することができる。
　ｐ型表面１０ｂｐとｎ型表面１０ｂｎとの間は半導体層１４ｉ及び半導体層１４ｐを介して接続されている。しかし、半導体層１４ｉ及び半導体層１４ｐの膜厚は薄いため、抵抗が大きく流れる電流も小さい。これによって、半導体層１４ｉ及び半導体層１４ｐを形成する工程を省きつつ、ｐ側電極２１ｐとｎ側電極２２ｎとから発電した電流を効率的に取り出すことができる。太陽電池１ｂにおいても、太陽電池１ａと同様の効果が奏される。また、太陽電池１ｂでは、半導体層１４ｐのパターニング工程等が不要となる。従って、製造コストを低減することができる。
　（第３の実施形態）
　図４は、第３の実施形態における太陽電池１ｃの略図的断面図である。図４に示されるように、太陽電池１ｃでは、絶縁層２３がｐ側電極２１ｐ及びｎ側電極２２ｎよりも突出している。絶縁層２３が、樹脂等の弾性体により構成されている。このため、図５に示されるように、複数の太陽電池１ｃを積層した場合、隣り合う太陽電池１ｃに接触するのは、弾性体により構成された絶縁層２３のみである。太陽電池１ｃの絶縁層２３以外の部分が隣り合う太陽電池１ｃに接触することが抑制されている。従って、樹脂シート等を介在させずに複数の太陽電池１ｃを積層した場合であっても、太陽電池１ｃが損傷することを抑制することができる。その結果、太陽電池１ｃの保存が容易となり、太陽電池モジュール２の製造コストも低減し得る。
　なお、複数の絶縁層２３のすべてがｐ側電極２１ｐ及びｎ側電極２２ｎよりも突出している必要は必ずしもなく、一部の絶縁層２３のみがｐ側電極２１ｐ及びｎ側電極２２ｎよりも突出していてもよい。
　（第４の実施形態）
　図６は、第４の実施形態における太陽電池１ｄの略図的断面図である。太陽電池１ｃでは、絶縁層２３がｐ側電極２１ｐ及びｎ側電極２２ｎの形成前に形成される。それに対して、太陽電池１ｄでは、絶縁層２３がｐ側電極２１ｐ及びｎ側電極２２ｎの形成後に形成される。このような場合であっても第３の実施形態において説明した効果と同様の効果が奏される。
１ａ、１ｂ、１ｃ、１ｄ…太陽電池
２…太陽電池モジュール
１０…光電変換部
１０ａ…受光面
１０ｂ…裏面
１０ｂｎ…ｎ型表面
１０ｂｐ…ｐ型表面
１１…基板
１２ｎ…半導体層
１３…反射抑制層
１４ｐ…半導体層
１７…第１のシード層
１８…第２のシード層
２１ｐ…ｐ側電極
２２ｎ…ｎ側電極
２３…絶縁層
２３ａ…絶縁層の表面
３０…樹脂封止材

Claims (10)

  1. 　一主面にｐ型表面とｎ型表面とを有する光電変換部と、
    　前記ｐ型表面の上に配されたｐ側電極と、
    　前記ｎ型表面の上に配されたｎ側電極と、
    　前記ｐ側電極と前記ｎ側電極との間に配されており、表面が凸状である絶縁層と、
    を備える、太陽電池。
  2. 　前記ｐ側電極と前記ｎ側電極とのそれぞれがめっき膜を含む、請求項１に記載の太陽電池。
  3. 　前記ｐ型表面と前記ｐ側電極との間に配された第１のシード層と、
    　前記ｎ型表面と前記ｎ側電極との間に配された第２のシード層と、
    をさらに備え、
    　前記絶縁層は、隣り合う前記第１のシード層の端部と前記第２のシード層の端部とに跨がって設けられている、請求項２に記載の太陽電池。
  4. 　前記光電変換部は、
    　半導体材料からなる基板と、
    　前記基板の一主面の上に配されており、前記ｐ型表面を構成しているｐ型アモルファスシリコン層と、
    　前記基板の一主面の上に配されており、前記ｎ型表面を構成しているｎ型アモルファスシリコン層と、
    を有する、請求項１～３のいずれか一項に記載の太陽電池。
  5. 　前記絶縁層が弾性体により構成されており、
    　前記絶縁層が前記ｐ側電極及びｎ側電極から突出している、請求項１～４のいずれか一項に記載の太陽電池。
  6. 　請求項１～５のいずれか一項に記載の太陽電池と、
    　前記太陽電池を封止している樹脂封止材と、
    を備え、
    　前記絶縁層が樹脂を含む、太陽電池モジュール。
  7. 　一主面にｐ型表面とｎ型表面とを有する光電変換部を準備する工程と、
    　前記光電変換部の一主面の前記ｐ型表面と前記ｎ型表面との境界部の上に、前記ｐ型表面が露出した部分と、前記ｎ型表面が露出した部分とが区画されるように絶縁層を形成する工程と、
    　前記絶縁層を形成した後に、めっき法により、前記ｐ型表面の上にｐ側電極を形成すると共に、前記ｎ型表面の上にｎ側電極を形成する工程と、
    をさらに備える、太陽電池の製造方法。
  8. 　前記絶縁層を、表面が凸状となるように形成する、請求項７に記載の太陽電池の製造方法。
  9. 　前記絶縁層をエポキシ樹脂を含むレジスト材料により形成する、請求項７または８に記載の太陽電池の製造方法。
  10. 　前記ｐ型表面の上に第１のシード層を形成すると共に、前記ｎ型表面の上に第２のシード層を形成する工程をさらに備え、
    　前記絶縁層を、隣り合う前記第１のシード層の端部と前記第２のシード層の端部とに跨がって形成する、請求項７～９のいずれか一項に記載の太陽電池の製造方法。
PCT/JP2012/081086 2011-12-02 2012-11-30 太陽電池、太陽電池モジュール及び太陽電池の製造方法 Ceased WO2013081104A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013547234A JP6029023B2 (ja) 2011-12-02 2012-11-30 太陽電池、太陽電池モジュール及び太陽電池の製造方法
US14/453,769 US20150027532A1 (en) 2011-12-02 2014-08-07 Solar cell, solar cell module and method of manufacturing solar cell

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011264659 2011-12-02
JP2011-264659 2011-12-02
JP2012-031464 2012-02-16
JP2012031464 2012-02-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/453,769 Continuation US20150027532A1 (en) 2011-12-02 2014-08-07 Solar cell, solar cell module and method of manufacturing solar cell

Publications (1)

Publication Number Publication Date
WO2013081104A1 true WO2013081104A1 (ja) 2013-06-06

Family

ID=48535552

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/081086 Ceased WO2013081104A1 (ja) 2011-12-02 2012-11-30 太陽電池、太陽電池モジュール及び太陽電池の製造方法

Country Status (3)

Country Link
US (1) US20150027532A1 (ja)
JP (1) JP6029023B2 (ja)
WO (1) WO2013081104A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015118740A1 (ja) * 2014-02-06 2015-08-13 パナソニックＩｐマネジメント株式会社 太陽電池

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017056378A1 (ja) * 2015-09-30 2017-04-06 パナソニックＩｐマネジメント株式会社 太陽電池セルの製造方法
WO2017075724A1 (es) * 2015-11-03 2017-05-11 Ambar S.A. Sistema para la recuperación de energía térmica, producida en las plantas de procesos pirometalurgicos o similares, para generar o convertirla en energía eléctrica

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177379A (ja) * 1988-12-27 1990-07-10 Kyocera Corp 赤外線受光素子
JP2005101240A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
JP2005101151A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
WO2009096539A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 太陽電池素子および太陽電池素子の製造方法
JP2010147324A (ja) * 2008-12-19 2010-07-01 Kyocera Corp 太陽電池素子および太陽電池素子の製造方法
JP2011066071A (ja) * 2009-09-15 2011-03-31 Sharp Corp 太陽電池モジュールおよびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59147469A (ja) * 1983-02-14 1984-08-23 Hitachi Ltd 非晶質シリコン太陽電池
US7388147B2 (en) * 2003-04-10 2008-06-17 Sunpower Corporation Metal contact structure for solar cell and method of manufacture
JP2009152222A (ja) * 2006-10-27 2009-07-09 Kyocera Corp 太陽電池素子の製造方法
US20080173347A1 (en) * 2007-01-23 2008-07-24 General Electric Company Method And Apparatus For A Semiconductor Structure
US20090139868A1 (en) * 2007-12-03 2009-06-04 Palo Alto Research Center Incorporated Method of Forming Conductive Lines and Similar Features
US8242354B2 (en) * 2008-12-04 2012-08-14 Sunpower Corporation Backside contact solar cell with formed polysilicon doped regions
KR20110071375A (ko) * 2009-12-21 2011-06-29 현대중공업 주식회사 후면전계형 이종접합 태양전지 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177379A (ja) * 1988-12-27 1990-07-10 Kyocera Corp 赤外線受光素子
JP2005101240A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
JP2005101151A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd 光起電力素子およびその製造方法
WO2009096539A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 太陽電池素子および太陽電池素子の製造方法
JP2010147324A (ja) * 2008-12-19 2010-07-01 Kyocera Corp 太陽電池素子および太陽電池素子の製造方法
JP2011066071A (ja) * 2009-09-15 2011-03-31 Sharp Corp 太陽電池モジュールおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015118740A1 (ja) * 2014-02-06 2015-08-13 パナソニックＩｐマネジメント株式会社 太陽電池
JPWO2015118740A1 (ja) * 2014-02-06 2017-03-23 パナソニックＩｐマネジメント株式会社 太陽電池

Also Published As

Publication number Publication date
US20150027532A1 (en) 2015-01-29
JPWO2013081104A1 (ja) 2015-04-27
JP6029023B2 (ja) 2016-11-24

Similar Documents

Publication Publication Date Title
JP5884077B2 (ja) 太陽電池及び太陽電池モジュール
WO2012102188A1 (ja) 太陽電池及び太陽電池モジュール
JP6656225B2 (ja) 太陽電池およびその製造方法、ならびに太陽電池モジュール
JP6677801B2 (ja) 結晶シリコン系太陽電池およびその製造方法、ならびに太陽電池モジュール
WO2016147566A1 (ja) 太陽電池セル
JP6029023B2 (ja) 太陽電池、太陽電池モジュール及び太陽電池の製造方法
WO2012105331A1 (ja) 太陽電池モジュール及びその製造方法
JPWO2012132835A1 (ja) 太陽電池
JP6709981B2 (ja) 太陽電池セル、太陽電池モジュール、および太陽電池セルの製造方法
JP2013077749A (ja) 太陽電池モジュール
JPWO2013183148A1 (ja) 太陽電池、太陽電池モジュール、太陽電池の製造方法及び太陽電池モジュールの製造方法
WO2012090650A1 (ja) 太陽電池
KR20170013053A (ko) 태양 전지 모듈
JP2017152604A (ja) 太陽電池素子および太陽電池モジュール
US9972728B2 (en) Solar cell, solar cell module, and method for manufacturing solar cell
WO2012090640A1 (ja) 太陽電池、太陽電池モジュール及び太陽電池モジュールの製造方法
JP6590165B2 (ja) 太陽電池セルの製造方法
JP5923735B2 (ja) 太陽電池の製造方法
JP6191925B2 (ja) 太陽電池モジュール
JP6191995B2 (ja) 太陽電池モジュール
JP2014072210A (ja) 光電変換素子
WO2020035987A1 (ja) 光電変換素子および光電変換素子の製造方法
WO2017056370A1 (ja) 太陽電池セルおよび太陽電池セルの製造方法
JP2018006467A (ja) 太陽電池素子および太陽電池モジュール
WO2013042242A1 (ja) 太陽電池、太陽電池モジュール及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12854098

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013547234

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12854098

Country of ref document: EP

Kind code of ref document: A1