[go: up one dir, main page]

WO2012021847A3 - Dispositif, système et procédé pour mettre des données en mémoire cache - Google Patents

Dispositif, système et procédé pour mettre des données en mémoire cache Download PDF

Info

Publication number
WO2012021847A3
WO2012021847A3 PCT/US2011/047659 US2011047659W WO2012021847A3 WO 2012021847 A3 WO2012021847 A3 WO 2012021847A3 US 2011047659 W US2011047659 W US 2011047659W WO 2012021847 A3 WO2012021847 A3 WO 2012021847A3
Authority
WO
WIPO (PCT)
Prior art keywords
cache
request
module
logical block
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/US2011/047659
Other languages
English (en)
Other versions
WO2012021847A2 (fr
Inventor
David Flynn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fusion IO LLC
Original Assignee
Fusion IO LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fusion IO LLC filed Critical Fusion IO LLC
Publication of WO2012021847A2 publication Critical patent/WO2012021847A2/fr
Publication of WO2012021847A3 publication Critical patent/WO2012021847A3/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

La présente invention se rapporte à un dispositif, à un système et à un procédé adaptés pour mettre des données en mémoire cache. Selon la présente invention, un module de demande de stockage 602 détecte une demande d'entrée/sortie (« I/O », Input/Output) pour un dispositif de stockage 118 mise en mémoire cache par un support de stockage à semi-conducteur 110 d'une mémoire cache 102. Un module de mappage direct 606 référence une structure de mappage unique 1100 dans le but de déterminer que la mémoire cache 102 contient des données de la demande I/O. La structure de mappage unique 1100 mappe chaque adresse de bloc logique du dispositif de stockage 118 directement sur une adresse de bloc logique de la mémoire cache 102. La structure de mappage unique 1100 maintient une relation entièrement associative entre des adresses de bloc logique du dispositif de stockage 118 et des adresses de stockage physique sur le support de stockage à semi-conducteur 110. Un module de remplissage de cache 604 satisfait la demande I/O au moyen de la mémoire cache 102 en réponse à la détermination par le module de mappage direct 606 que la mémoire cache 102 contient au moins un bloc de données de la demande I/O.
PCT/US2011/047659 2010-08-12 2011-08-12 Dispositif, système et procédé pour mettre des données en mémoire cache Ceased WO2012021847A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US37327110P 2010-08-12 2010-08-12
US61/373,271 2010-08-12

Publications (2)

Publication Number Publication Date
WO2012021847A2 WO2012021847A2 (fr) 2012-02-16
WO2012021847A3 true WO2012021847A3 (fr) 2012-05-31

Family

ID=45568226

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/US2011/047659 Ceased WO2012021847A2 (fr) 2010-08-12 2011-08-12 Dispositif, système et procédé pour mettre des données en mémoire cache

Country Status (1)

Country Link
WO (1) WO2012021847A2 (fr)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9176864B2 (en) 2011-05-17 2015-11-03 SanDisk Technologies, Inc. Non-volatile memory and method having block management with hot/cold data sorting
US9141528B2 (en) 2011-05-17 2015-09-22 Sandisk Technologies Inc. Tracking and handling of super-hot data in non-volatile memory systems
US10353813B2 (en) 2016-06-29 2019-07-16 Western Digital Technologies, Inc. Checkpoint based technique for bootstrapping forward map under constrained memory for flash devices
US10235287B2 (en) 2016-06-29 2019-03-19 Western Digital Technologies, Inc. Efficient management of paged translation maps in memory and flash
US10175896B2 (en) 2016-06-29 2019-01-08 Western Digital Technologies, Inc. Incremental snapshot based technique on paged translation systems
US11216361B2 (en) 2016-06-29 2022-01-04 Western Digital Technologies, Inc. Translation lookup and garbage collection optimizations on storage system with paged translation table
US10229048B2 (en) 2016-06-29 2019-03-12 Western Digital Technologies, Inc. Unified paging scheme for dense and sparse translation tables on flash storage systems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6334173B1 (en) * 1997-11-17 2001-12-25 Hyundai Electronics Industries Co. Ltd. Combined cache with main memory and a control method thereof
US6745292B1 (en) * 1995-12-08 2004-06-01 Ncr Corporation Apparatus and method for selectively allocating cache lines in a partitioned cache shared by multiprocessors
US20080195801A1 (en) * 2007-02-13 2008-08-14 Cheon Won-Moon Method for operating buffer cache of storage device including flash memory
KR20100022811A (ko) * 2008-08-20 2010-03-03 주식회사 셀픽 플래시메모리 저장장치 및 그에 따른 관리 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6745292B1 (en) * 1995-12-08 2004-06-01 Ncr Corporation Apparatus and method for selectively allocating cache lines in a partitioned cache shared by multiprocessors
US6334173B1 (en) * 1997-11-17 2001-12-25 Hyundai Electronics Industries Co. Ltd. Combined cache with main memory and a control method thereof
US20080195801A1 (en) * 2007-02-13 2008-08-14 Cheon Won-Moon Method for operating buffer cache of storage device including flash memory
KR20100022811A (ko) * 2008-08-20 2010-03-03 주식회사 셀픽 플래시메모리 저장장치 및 그에 따른 관리 방법

Also Published As

Publication number Publication date
WO2012021847A2 (fr) 2012-02-16

Similar Documents

Publication Publication Date Title
WO2012021847A3 (fr) Dispositif, système et procédé pour mettre des données en mémoire cache
WO2011156466A3 (fr) Mise en antémémoire
JP2019067417A (ja) 最終レベルキャッシュシステム及び対応する方法
WO2005114669A3 (fr) Systeme et procede ameliorant les performances des systemes de memoires d'ordinateurs a latence d'acces aux memoires
TW200951714A (en) Memory system
WO2010037147A3 (fr) Procédé et système pour un réseau de stockage local
GB2506042A (en) Caching data in a storage system having multiple caches
WO2009124014A8 (fr) Optimisation de mémoire cache
WO2012096503A3 (fr) Dispositif de stockage pour déterminer d'une manière adaptative une technique de traitement relativement à une requête d'hôte sur la base de données de partition, et procédé de fonctionnement pour le dispositif de stockage
WO2013016345A3 (fr) Procédé et appareil pour flinguer un tlb dans un système informatique hétérogène prenant en charge une mémoire virtuelle partagée
WO2007130386A3 (fr) Procédé et appareil de commutation de contexte sécurisée dans un système comprenant un processeur et une mémoire tampon cache virtuelle
WO2007102969A3 (fr) Coopération entre plusieurs mémoires caches pour la mise en cache de sorties de réponse
WO2010117690A3 (fr) Extension de capacités de collaboration à des données externes
JP2016541046A5 (fr)
WO2013067066A3 (fr) Mise en mémoire cache intelligente pour filtrage de sécurité
TR200809433A2 (tr) Üstveri için dinamik ön belleğe alma yöntemi ve sistemi
WO2010077972A3 (fr) Procédé et appareil pour implémenter un système de cache hiérarchique avec pnfs
EP1857918A3 (fr) Système informatique comprenant un système de stockage externe pourvu d'un volume externe
WO2010117748A3 (fr) Appareil et procédés pour le rendu d'une page
JP2011519461A5 (fr)
WO2012024090A3 (fr) Extension d'un protocole de diffusion à surveillance de trafic de cohérence de mémoire cache à l'aide d'informations de répertoire
WO2011163417A3 (fr) Procédé et système de réduction de consommation d'énergie de dispositif de mémoire
AU2003288458A1 (en) Page descriptors for prefetching and memory management
WO2012112710A3 (fr) Systèmes et procédés de gestion d'opérations d'entrée/sortie de données
DE102014100730A1 (de) Ein-Chip-System zum Aktualisieren eines Teil-Frames und Verfahren zum Betreiben desselben

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11817139

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11817139

Country of ref document: EP

Kind code of ref document: A2