[go: up one dir, main page]

WO2012018210A2 - 사이클릭 박막 증착 방법 - Google Patents

사이클릭 박막 증착 방법 Download PDF

Info

Publication number
WO2012018210A2
WO2012018210A2 PCT/KR2011/005649 KR2011005649W WO2012018210A2 WO 2012018210 A2 WO2012018210 A2 WO 2012018210A2 KR 2011005649 W KR2011005649 W KR 2011005649W WO 2012018210 A2 WO2012018210 A2 WO 2012018210A2
Authority
WO
WIPO (PCT)
Prior art keywords
silicon
thin film
forming
insulating film
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2011/005649
Other languages
English (en)
French (fr)
Other versions
WO2012018210A3 (ko
Inventor
김해원
우상호
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eugene Technology Co Ltd
Original Assignee
Eugene Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eugene Technology Co Ltd filed Critical Eugene Technology Co Ltd
Priority to CN201180036357.XA priority Critical patent/CN103026472B/zh
Priority to US13/808,926 priority patent/US8828890B2/en
Priority to JP2013521722A priority patent/JP2013542580A/ja
Publication of WO2012018210A2 publication Critical patent/WO2012018210A2/ko
Publication of WO2012018210A3 publication Critical patent/WO2012018210A3/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Definitions

  • the present invention relates to a thin film deposition method, and more particularly to a cyclic thin film deposition method for forming an insulating film containing silicon.
  • semiconductor devices which are the core components of the electronic devices, are also required to be highly integrated and high performance.
  • a thinner insulating film is required.
  • the thickness of the insulating film is thin, a problem arises in that the film quality such as insulating characteristics is lowered.
  • the present invention has been made in an effort to solve the above-described problems and to provide a method of depositing an insulating film having excellent film quality and step coverage.
  • the present invention provides a cyclic thin film deposition method having excellent film quality and step coverage.
  • a silicon precursor is injected into a chamber loaded with a substrate to deposit silicon on the substrate, and an unreacted silicon precursor and reaction by-products are formed inside the chamber.
  • the forming of the insulating layer may be performed by injecting one or more reaction gases selected from the group consisting of O 2 , O 3 , N 2 , and NH 3 .
  • the insulating film including silicon may be a silicon oxide film or a silicon nitride film.
  • At least one ignition gas selected from the group including Ar, He, Kr, and Xe may be injected to form a plasma atmosphere.
  • the ignition gas may be injected at a flow rate of 100 to 3000 sccm, and the reaction gas may be injected at a flow rate of 10 to 500 sccm.
  • a plasma atmosphere may be formed using O 2 or O 3 as an ignition gas.
  • the forming of the insulating film further comprises a second purge step of removing the reaction by-products in the chamber, the step of depositing the silicon thin film, forming the insulating film and the second purge step is repeated Can be performed.
  • the depositing the silicon thin film may include repeating the depositing the silicon and the first purge step three to ten times.
  • the depositing of the silicon thin film may be performed while maintaining the internal pressure of the chamber at 0.05 to 10 Torr.
  • the internal pressure of the chamber may be maintained at 0.05 to 10 Torr.
  • the forming of the silicon thin film may include forming a silicon thin film made of amorphous silicon or polysilicon having polycrystalline properties.
  • the cyclic thin film deposition method according to an embodiment of the present invention may form an insulating film, for example, a silicon oxide film or a silicon nitride film, including silicon having a thin thickness and having excellent film quality and step coverage.
  • an insulating film for example, a silicon oxide film or a silicon nitride film, including silicon having a thin thickness and having excellent film quality and step coverage.
  • the process time for forming the silicon thin film into an insulating film containing silicon can be shortened.
  • an insulating film having a thin thickness can be formed, and since the step coverage is also excellent, a fine structure can be realized. In addition, since the film has excellent film quality, the performance required in highly integrated semiconductor devices can be satisfied.
  • FIG. 1 is a flowchart illustrating a cyclic thin film deposition method according to an embodiment of the present invention.
  • FIG. 2 is a schematic cross-sectional view illustrating a semiconductor manufacturing apparatus for performing a cyclic thin film deposition method according to an embodiment of the present invention.
  • FIG. 3 is a diagram illustrating a cyclic thin film deposition method according to an embodiment of the present invention.
  • 4A through 4C are cross-sectional views illustrating depositing silicon according to an embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing a state of forming a silicon thin film according to an embodiment of the present invention.
  • 6A is a cross-sectional view illustrating a step of forming a silicon thin film according to an embodiment of the present invention into an insulating film containing silicon.
  • 6B is a cross-sectional view illustrating a state of performing a second purge step including silicon according to an embodiment of the present invention.
  • FIG. 7 is a cross-sectional view illustrating an insulating film including silicon according to another exemplary embodiment of the present invention.
  • FIG. 1 is a flowchart illustrating a cyclic thin film deposition method according to an exemplary embodiment of the present invention.
  • a substrate is loaded into a chamber of a semiconductor manufacturing apparatus (S100).
  • a silicon thin film is formed on the substrate loaded in the chamber (S200), and the step of depositing silicon (S210) and the first purge step (S220) are performed together to form the silicon thin film.
  • a silicon precursor may be injected into the chamber to deposit silicon on the substrate (S210).
  • a first purge step of removing unreacted silicon precursor and reaction by-products is performed (S220). Thereafter, the step of depositing silicon (S210) and the first purge step (S220) are repeated (S230) to form a silicon thin film on the substrate.
  • Deposition of the silicon (S210) and the first purge step (S220) may be performed, for example, repeated 3 to 10 times. In the deposition of each silicon (S210), one to several silicon atomic layers may be formed on the substrate. Therefore, when the step of depositing silicon (S210) and the first purge step (S220) is repeatedly performed (S230), a silicon thin film made of amorphous silicon or polysilicon having polycrystallineness may be formed on the substrate. Amorphous silicon or a silicon thin film having a polycrystalline may have a thickness of several tens of microns.
  • the silicon thin film formed on the substrate is formed of an insulating film containing silicon (S300).
  • the insulating film containing silicon may be, for example, a silicon oxide film or a silicon nitride film.
  • a reaction gas may be injected by forming a plasma atmosphere inside the chamber.
  • the reaction gas may be one or more gases selected from the group comprising, for example, O 2 , O 3 , N 2 and NH 3 .
  • the reaction gas may be a gas containing an oxygen atom such as O 2 or O 3 .
  • the reaction gas may be a gas containing a nitrogen atom such as N 2 or NH 3 .
  • a plasma atmosphere may be formed using O 2 or O 3 as an ignition gas in the chamber.
  • a plasma atmosphere may be formed using N 2 or NH 3 as an ignition gas in the chamber.
  • a second purge step of removing the reaction by-product and the reaction gas or the ignition gas may be performed in the chamber (S400).
  • the step of forming a silicon thin film (S200), the step of forming an insulating film containing silicon (S300) and the second purge step (S400) may be repeatedly performed as necessary.
  • the substrate may be unloaded from the chamber (S900).
  • FIG. 2 is a schematic cross-sectional view illustrating a semiconductor manufacturing apparatus for performing a cyclic thin film deposition method according to an embodiment of the present invention.
  • an introduction part 12 for introducing a reaction gas into the chamber 11 of the semiconductor manufacturing apparatus 10 is formed.
  • the reaction gas introduced by the introduction part 12 may be injected into the chamber 11 through the shower head 13.
  • the substrate 100 to be deposited is placed on the chuck 14, which is supported by the chuck support 16. If necessary, the chuck 14 may apply heat to the substrate 100 so that the substrate 100 has a predetermined temperature. After the deposition is performed by this apparatus, it is discharged by the discharge unit 17.
  • the semiconductor manufacturing apparatus 10 may include a plasma generator 18 to form a plasma atmosphere.
  • FIG. 3 is a diagram illustrating a cyclic thin film deposition method according to an embodiment of the present invention.
  • injection and purge of a silicon (Si) precursor are repeatedly performed. After the injection and purge of the silicon precursor are repeatedly performed several times, respectively, a plasma atmosphere is formed. In a state where a plasma atmosphere is formed, a reaction gas may be injected as necessary.
  • the injection and purge of the silicon precursor is repeatedly performed, and then the step of forming the plasma atmosphere is operated in one cycle. That is, after the injection and purge of the silicon precursor is repeatedly performed to form a silicon thin film, a process of forming an insulating film containing silicon by forming a plasma atmosphere is performed in one cycle.
  • the injection and purge of the silicon precursor may be repeatedly performed, as well as the formation of the silicon thin film and the formation of the insulating film may be repeatedly performed.
  • FIGS. 4A to 7 illustrate in detail step by step a cyclic thin film deposition method according to an embodiment of the present invention.
  • reference numerals to FIGS. 1 to 3 may be used together if necessary.
  • 4A to 4C are cross-sectional views illustrating a step of depositing silicon according to an embodiment of the present invention.
  • 4A is a cross-sectional view illustrating a step of injecting a silicon precursor according to an embodiment of the present invention.
  • Substrate 100 may include a semiconductor substrate, for example, a silicon or compound semiconductor wafer.
  • the substrate 100 may include a semiconductor such as glass, metal, ceramic, quartz, and other substrate materials.
  • the silicon precursor 50 is, for example, an amino-based silane such as bisethylmethylaminosilane (BEMAS), bisdimethylaminosilane (BDMAS), BEDAS, tetrakisethylmethylaminosilane (TEMAS), tetrakisidimethylaminosilane (TDMAS), or TEDAS, or a chlorinated silane such as hexachlorinedisilan (HCD).
  • the precursor may be a silane-based precursor including silicon and hydrogen.
  • the substrate 100 may maintain a temperature of 50 to 600 ° C. so that the substrate 100 may react with the silicon precursor 50.
  • the pressure inside the chamber 11 loaded with the substrate 100 may maintain 0.05 to 10 Torr.
  • FIG. 4B is a cross-sectional view illustrating a state of depositing silicon on a substrate according to an embodiment of the present invention.
  • silicon precursor 50 by reacting the silicon precursor 50 with the substrate 100, silicon atoms may be deposited on the substrate 100 to form the silicon layer 112.
  • the silicon layer 112 may be made of one to several silicon atomic layers.
  • the silicon precursor 50 may react with the substrate 100 to form a reaction byproduct 52. In addition, some of the silicon precursor 50 may not react with the substrate 100 and may remain unreacted.
  • FIG. 4C is a cross-sectional view illustrating a state of performing a first purge step according to an embodiment of the present invention.
  • a purge for removing the remaining unreacted silicon precursor 50 and the reaction byproduct 52 from the inside of the chamber 11 may be performed. purge).
  • the purge step of removing the unreacted silicon precursor 50 and the reaction byproduct 52 inside the chamber 11 may be referred to as a first purge step.
  • the substrate 100 may maintain a temperature of 50 to 600 °C.
  • the pressure inside the chamber 11 loaded with the substrate 100 may maintain 0.05 to 10 Torr. That is, during the deposition of the silicon layer 112 and the first purge step, the temperature of the substrate 100 and the pressure inside the chamber 11 may be kept constant.
  • FIG. 5 is a cross-sectional view showing a state of depositing a silicon thin film according to an embodiment of the present invention.
  • the plurality of silicon layers 112, 114, and 116 are deposited on the substrate 100 to form amorphous silicon or polysilicon having polycrystalline properties.
  • a silicon thin film 110 is formed.
  • the silicon thin film 110 may have a thickness of several to several tens of micrometers.
  • the silicon thin film 110 may be formed by repeatedly depositing the silicon layer 112 and the first purge step 3 to 10 times to include 3 to 10 silicon layers 112, 114, and 116.
  • the silicon thin film 110 when the silicon thin film 110 is formed of the plurality of silicon layers 112, the silicon thin film 110 may have excellent film quality and step coverage.
  • FIG. 6A is a cross-sectional view illustrating a step of forming a silicon thin film according to an exemplary embodiment of the present invention as an insulating film containing silicon.
  • plasma is applied on the substrate 100 on which the silicon thin film 110 is formed. That is, the inside of the chamber 11 loaded with the substrate 100 is formed in a plasma atmosphere.
  • an Inductively Coupled Plasma (ICP), Capacitively Coupled Plasma (CCP), or Microwave (MW) Plasma method may be used.
  • ICP Inductively Coupled Plasma
  • CCP Capacitively Coupled Plasma
  • MW Microwave
  • One or more reactant gases 60 selected from the group comprising can be injected.
  • the ignition gas may be injected at a flow rate of 100 to 3000sccm.
  • one or more reactant gases 60 selected from the group including, for example, may be injected to form a plasma atmosphere.
  • the reaction gas 60 may serve as an ignition gas and may not inject a separate ignition gas.
  • the silicon thin film 110 is formed of a silicon oxide film by reacting with oxygen atoms included in the reaction gas 60.
  • a gas containing oxygen atoms such as, for example, O 2 and O 3
  • the silicon thin film 110 reacts with the nitrogen atoms included in the reaction gas 60 to the silicon nitride film. Can be formed.
  • the pressure of the chamber 11 loaded with the substrate 100 is maintained at 0.05 to 10 Torr. Can be.
  • 6B is a cross-sectional view illustrating a state of performing a second purge step including silicon according to an exemplary embodiment of the present invention.
  • a second purge step of removing the remaining reaction gas 60 or reaction by-products is performed to form an insulating layer 120a including silicon.
  • the insulating film 120a including silicon may be, for example, a silicon oxide film or a silicon nitride film.
  • the insulating film 120a containing silicon such as a silicon oxide film or a silicon nitride film is formed in a plasma atmosphere, excellent film quality can be obtained. In particular, even when the insulating film 120a containing silicon is formed to have a thin thickness, it may have excellent film quality.
  • the insulating film 120a including silicon may also have excellent film quality and step coverage.
  • the insulating film 120a including silicon since the insulating film 120a including silicon is formed in a plasma atmosphere, the insulating film 120a may have better film quality.
  • the purge step of removing the remaining unreacted reaction gas 60 or reaction by-products inside the chamber 11 may be referred to as a second purge step.
  • FIG. 7 is a cross-sectional view illustrating an insulating film including silicon according to another exemplary embodiment of the present invention.
  • FIG. 7 the steps described with reference to FIGS. 4A through 6B may be repeated to form the insulating film 120 including the insulating films 120a and 120b including the plurality of silicon.
  • the silicon thin film 110 shown in FIG. 6A is formed of an insulating film 120a containing silicon
  • the silicon thin film 110 is changed from an exposed surface to an insulating film. Therefore, when the silicon thin film 110 is thick, oxygen or nitrogen for reacting with the silicon thin film 110 should penetrate through an insulating film formed on the surface of the silicon thin film 110. Therefore, the formation speed of the insulating layer is slower as the silicon thin film 110 is thicker.
  • the process of forming a relatively thin silicon thin film and then forming an insulating film containing silicon is repeated, rather than forming a relatively thick silicon thin film at once. This can be shortened.
  • the insulating film 120 is shown to include insulating films 120a and 120b including two silicon, it is also possible to include an insulating film containing three or more silicon.
  • the present invention can be applied to various types of semiconductor manufacturing processes such as deposition processes.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

우수한 막질과 스텝 커버리지를 제공할 수 있는 사이클릭 박막 증착 방법을 제공한다. 본 발명의 일 실시예에 따른 사이클릭 박막 증착 방법은, 기판이 로딩된 챔버의 내부에 실리콘 전구체를 주입하여 기판 상에 실리콘을 증착하는 단계 및 챔버의 내부에서 미반응 실리콘 전구체 및 반응 부산물을 제거하는 제1 퍼지 단계를 반복하여, 기판 상에 실리콘 박막을 형성하는 단계, 챔버의 내부에 플라즈마 분위기를 형성하여, 실리콘 박막을 실리콘이 포함되는 절연막으로 형성하는 단계를 포함한다.

Description

사이클릭 박막 증착 방법
본 발명은 박막 증착 방법에 관한 것으로, 보다 구체적으로는 실리콘이 포함되는 절연막을 형성하는 사이클릭 박막 증착 방법에 관한 것이다.
최근 반도체 산업의 발전과 사용자의 요구에 따라 전자기기는 더욱 더 고집적화 및 고성능화되고 있으며 이에 따라 전자기기의 핵심 부품인 반도체 소자 또한 고집적화 및 고성능화가 요구되고 있다. 그러나 반도체 소자의 고집적화를 위하여 미세 구조를 실현하기에는 어려움을 겪고 있다.
예를 들어, 미세 구조를 실현하기 위해서는 더 얇은 절연막이 요구되나, 절연막의 두께가 얇게 형성하면 절연 특성 등 막질이 저하되는 문제가 발생하고 있다. 또한 박막의 두께를 얇게 형성하면서, 우수한 스텝 커버리지를 얻기가 어려워지고 있다.
본 발명의 기술적 과제는 상기한 종래의 문제점을 해결하기 위한 것으로, 우수한 막질과 스텝 커버리지를 가지는 절연막을 증착하는 방법을 제공하는데 있다. 특히, 우수한 막질과 스텝 커버리지를 가지는 사이클릭 박막 증착 방법을 제공하는데 있다.
본 발명의 또 다른 목적들은 다음의 상세한 설명과 첨부한 도면으로부터 보다 명확해질 것이다.
본 발명의 일 실시예에 따른 사이클릭 박막 증착 방법은 기판이 로딩된 챔버의 내부에 실리콘 전구체를 주입하여 상기 기판 상에 실리콘을 증착하는 단계 및 상기 챔버의 내부에서 미반응 실리콘 전구체 및 반응 부산물을 제거하는 제1 퍼지 단계를 반복하여, 상기 기판 상에 실리콘 박막을 형성하는 단계, 상기 챔버의 내부에 플라즈마 분위기를 형성하여, 증착된 상기 실리콘 박막을 실리콘이 포함되는 절연막으로 형성하는 단계를 포함한다.
상기 절연막으로 형성하는 단계는 O2, O3, N2, 및 NH3를 포함하는 군으로부터 선택된 하나 이상의 반응 가스를 주입하여 이루어질 수 있다.
상기 실리콘이 포함되는 절연막은 실리콘 산화막 또는 실리콘 질화막일 수 있다.
상기 절연막으로 형성하는 단계는, Ar, He, Kr 및 Xe를 포함하는 군으로부터 선택된 하나 이상의 점화 가스(ignition gas)를 주입하여 플라즈마 분위기를 형성할 수 있다.
상기 점화 가스는 100 내지 3000sccm의 유량으로 주입될 수 있으며, 상기 반응 가스는 10 내지 500sccm의 유량으로 주입될 수 있다.
상기 절연막으로 형성하는 단계는, O2 또는 O3를 점화 가스로 이용하여 플라즈마 분위기를 형성할 수 있다.
상기 절연막으로 형성하는 단계 이후에 상기 챔버의 내부에서 반응 부산물을 제거하는 제2 퍼지 단계를 더 포함하며, 상기 실리콘 박막을 증착하는 단계, 상기 절연막으로 형성하는 단계 및 상기 제2 퍼지 단계는 반복하여 수행될 수 있다.
상기 실리콘 박막을 증착하는 단계는, 상기 실리콘을 증착하는 단계 및 상기 제1 퍼지 단계를 3회 내지 10회 반복할 수 있다.
상기 실리콘 박막을 증착하는 단계는, 상기 챔버의 내부 압력을 0.05 내지 10 Torr로 유지하며 수행될 수 있다.
상기 절연막으로 형성하는 단계는, 상기 챔버의 내부 압력을 0.05 내지 10 Torr로 유지할 수 있다.
상기 실리콘 박막을 형성하는 단계는, 비정질의 실리콘 또는 다결정성을 가지는 폴리실리콘으로 이루어지는 실리콘 박막을 형성할 수 있다.
본 발명의 일 실시예에 따른 사이클릭 박막 증착 방법은 얇은 두께를 가지면서도 우수한 막질과 스텝 커버리지를 가지는 실리콘이 포함되는 절연막, 예를 들면 실리콘산화막 또는 실리콘질화막을 형성할 수 있다.
또한 실리콘 박막을 실리콘이 포함되는 절연막으로 형성하는 공정 시간을 단축할 수 있다.
따라서, 고집적화된 반도체 소자를 실현하기 위하여, 얇은 두께를 가지는 절연막을 형성할 수 있으며, 스텝 커버리지도 우수하기 때문에 미세 구조를 실현할 수 있다. 또한 우수한 막질을 가지기 때문에, 고집적화된 반도체 소자에서 요구되는 성능을 만족할 수 있다.
도 1은 본 발명의 실시예에 따른 사이클릭 박막 증착 방법을 나타내는 흐름도이다.
도 2는 본 발명의 실시예에 따른 사이클릭 박막 증착 방법을 수행하기 위한 반도체 제조 장치를 나타내는 개략적인 단면도이다.
도 3은 본 발명의 실시예에 따른 사이클릭 박막 증착 방법을 나타내는 다이어그램이다.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 실리콘을 증착하는 단계를 나타내는 단면도이다.
도 5는 본 발명의 실시예에 따른 실리콘 박막을 형성한 모습을 나타내는 단면도이다.
도 6a는 본 발명의 실시예에 따른 실리콘 박막을 실리콘이 포함되는 절연막으로 형성하는 단계를 나타내는 단면도이다.
도 6b는 본 발명의 실시예에 따른 실리콘이 포함된 제2 퍼지 단계를 수행한 모습을 나타내는 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 실리콘이 포함된 절연막을 형성한 모습을 나타내는 단면도이다.
다음에, 본 발명의 기술적 사상에 의한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다. 그러나 본 발명의 기술적 사상에 의한 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 기술적 사상에 의한 실시 예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 첨부 도면들에서, 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 첨부 도면에서의 다양한 요소들과 영역들은 개략적으로 그려진 것이다. 따라서 본 발명은 첨부 도면들에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
도 1은 본 발명의 실시 예에 따른 사이클릭 박막 증착 방법을 나타내는 흐름도이다. 도 1을 참조하면, 반도체 제조 장치의 챔버 내부에 기판을 로딩한다(S100). 상기 챔버 내부에 로딩된 기판에 실리콘 박막이 형성되며(S200), 실리콘 박막을 형성하기 위하여 실리콘을 증착하는 단계(S210) 및 제1 퍼지 단계(S220)가 함께 수행된다.
실리콘을 증착하기 위하여 상기 챔버 내부에 실리콘 전구체를 주입하여, 상기 기판 상에 실리콘이 증착되도록 할 수 있다(S210). 상기 기판 상에 실리콘을 증착한 후, 미반응 실리콘 전구체 및 반응 부산물을 제거하는 제1 퍼지 단계를 수행한다(S220). 이후, 실리콘을 증착하는 단계(S210) 및 제1 퍼지 단계(S220)를 반복하여(S230), 상기 기판 상에 실리콘 박막을 형성한다.
실리콘을 증착하는 단계(S210) 및 제1 퍼지 단계(S220)는 예를 들면, 3 내지 10회 반복하여 수행될 수 있다. 각 실리콘을 증착하는 단계(S210)에서는 1개 내지 수개의 실리콘 원자층이 상기 기판 상에 형성될 수 있다. 따라서 실리콘을 증착하는 단계(S210) 및 제1 퍼지 단계(S220)를 반복적으로 수행하면(S230), 비정질의 실리콘 또는 다결정성을 가지는 폴리실리콘으로 이루어지는 실리콘 박막이 상기 기판 상에 형성될 수 있다. 비정질의 실리콘 또는 다결정성을 가지는 실리콘 박막은 수 내지 수십Å의 두께를 가질 수 있다.
이후, 상기 기판 상에 형성된 실리콘 박막을 실리콘이 포함되는 절연막으로 형성한다(S300) 실리콘이 포함되는 절연막은 예를 들면, 실리콘 산화막 또는 실리콘 질화막일 수 있다.
실리콘 박막을 실리콘이 포함되는 절연막으로 형성하기 위하여, 상기 챔버 내부에 플라즈마 분위기를 형성하여 반응 가스를 주입할 수 있다. 반응 가스는 예를 들면 O2, O3, N2 및 NH3를 포함하는 군으로부터 선택된 하나 이상의 가스일 수 있다.
실리콘이 포함되는 절연막이 실리콘 산화막일 경우, 상기 반응 가스는 O2 또는 O3와 같은 산소 원자를 포함하는 가스일 수 있다. 실리콘이 포함되는 절연막이 실리콘 질화막일 경우, 상기 반응 가스는 N2 또는 NH3와 같은 질소 원자를 포함하는 가스일 수 있다.
또는 실리콘 박막을 실리콘이 포함되는 절연막, 예를 들면 실리콘 산화막으로 형성하기 위하여, 상기 챔버 내부에 O2, 또는 O3를 점화 가스로 이용하여 플라즈마 분위기를 형성할 수 있다.
또는 실리콘 박막을 실리콘이 포함되는 절연막, 예를 들면 실리콘 질화막으로 형성하기 위하여, 상기 챔버 내부에 N2 또는 NH3를 점화 가스로 이용하여 플라즈마 분위기를 형성할 수 있다.
이후, 챔버의 내부에서 반응 부산물과 반응 가스 또는 점화 가스를 제거하는 제2 퍼지 단계를 수행할 수 있다(S400).
원하는 두께의 실리콘이 포함되는 절연막을 얻기 위하여, 필요에 따라 실리콘 박막을 형성하는 단계(S200), 실리콘이 포함되는 절연막으로 형성하는 단계(S300) 및 제2 퍼지 단계(S400)는 반복하여 수행될 수 있다(S500).
원하는 두께의 실리콘이 포함되는 절연막이 형성된 경우, 기판은 챔버로부터 언로딩될 수 있다(S900).
도 2는 본 발명의 실시 예에 따른 사이클릭 박막 증착 방법을 수행하기 위한 반도체 제조 장치를 나타내는 개략적인 단면도이다. 도 2를 참조하면, 반도체 제조 장치(10)의 챔버(11) 내에 반응 가스가 도입되기 위한 도입부(12)가 형성된다. 도입부(12)에 의해 도입된 반응 가스는 샤워헤드(13)를 통해 챔버(11) 내부로 분사될 수 있다.
증착의 대상이 되는 기판(100)가 척(14)상에 놓여지게 되는데, 이러한 척(14)은 척지지대(16)에 의해 지지되게 된다. 척(14)은 필요한 경우, 기판(100)에 열을 가하여, 기판(100)이 소정의 온도를 가지도록 할 수 있다. 이러한 장치에 의해 증착이 수행되고 나서는 배출부(17)에 의해 배출되게 된다.
또한 반도체 제조 장치(10)은 플라즈마 분위기를 형성하기 위하여 플라즈마 발생부(18)를 포함할 수 있다.
도 3은 본 발명의 실시 예에 따른 사이클릭 박막 증착 방법을 나타내는 다이어그램이다. 도 3을 참조하면, 실리콘(Si) 전구체의 주입과 퍼지(purge)가 반복적으로 수행된다. 실리콘 전구체의 주입과 퍼지가 각각 수차례 반복적으로 수행된 후, 플라즈마 분위기가 형성된다. 플라즈마 분위기가 형성된 상태에서는 필요에 따라서 반응 가스가 주입될 수 있다.
이와 같이, 실리콘 전구체의 주입 및 퍼지가 반복 수행된 후 플라즈마 분위기가 형성되는 단계까지가 1 사이클로 동작한다. 즉, 실리콘 전구체의 주입 및 퍼지가 반복 수행되어 실리콘 박막을 형성한 후, 플라즈마 분위기를 형성하여 실리콘이 포함되는 절연막을 형성하는 과정이 1 사이클로 동작한다.
따라서 사이클릭 박막 증착 방법은 실리콘 전구체의 주입과 퍼지가 반복적으로 수행될 수 있음은 물론, 실리콘 박막의 형성과 절연막의 형성 또한 반복적으로 수행될 수 있다.
도 4a 내지 도 7은 전술한 내용을 토대로, 본 발명의 실시 예에 따른 사이클릭 박막 증착 방법을 단계별로 자세히 설명한다. 도 4a 내지 도 7에 관한 설명에서, 필요한 경우 도 1 내지 도 3에 대한 참조 부호가 함께 사용될 수 있다.
도 4a 내지 도 4c는 본 발명의 실시 예에 따른 실리콘을 증착하는 단계를 나타내는 단면도이다. 도 4a는 본 발명의 실시 예에 따른 실리콘 전구체를 주입하는 단계를 나타내는 단면도이다.
도 4a를 참조하면, 기판(100)이 로딩된 챔버(11) 내로 실리콘 전구체(50)가 주입된다. 기판(100)은 예를 들면, 실리콘 또는 화합물 반도체 웨이퍼와 같은 반도체 기판을 포함할 수 있다. 또는 기판(100)은 글라스, 금속, 세라믹, 석영과 같은 반도체와 다른 기판 물질 등이 포함될 수 있다.
실리콘 전구체(50)는 예를 들면, BEMAS (bisethylmethylaminosilane), BDMAS (bisdimethylaminosilane), BEDAS, TEMAS (tetrakisethylmethylaminosilane), TDMAS (tetrakisidimethylaminosilane), TEDAS와 같은 아미노계 실란, 또는 HCD(hexachlorinedisilan)와 같은 염화계 실란일 수 있으며, 실리콘과 수소를 포함하는 실란 계열의 전구체 일 수도 있다.
기판(100)이 실리콘 전구체(50)와 반응할 수 있도록, 기판(100)은 50 내지 600℃의 온도를 유지할 수 있다. 또한 기판(100)이 로딩된 챔버(11) 내부의 압력은 0.05 내지 10 Torr를 유지할 수 있다.
도 4b는 본 발명의 실시 예에 따른 기판 상에 실리콘을 증착한 모습을 나타내는 단면도이다. 도 4b를 참조하면, 실리콘 전구체(50) 중 기판(100)과 반응한 것들에 의하여, 기판(100) 상에는 실리콘 원자가 증착되어 실리콘층(112)이 형성될 수 있다. 실리콘층(112)은 1개 내지 수개의 실리콘 원자층으로 이루어질 수 있다.
실리콘 전구체(50)는 기판(100)과 반응한 후 반응 부산물(52)을 형성할 수 있다. 또한 실리콘 전구체(50) 중 일부는 기판(100)과 반응하지 않고, 미반응 상태로 남아있을 수 있다.
도 4c는 본 발명의 실시 예에 따른 제1 퍼지 단계를 수행한 모습을 나타내는 단면도이다. 도 4c를 참조하면, 기판(100) 상에 실리콘층(112)을 형성한 후, 잔류한 미반응 상태의 실리콘 전구체(50) 및 반응 부산물(52)을 챔버(11) 내부에서 제거하는 퍼지(purge)를 수행할 수 있다. 미반응 실리콘 전구체(50) 및 반응 부산물(52)을 챔버(11) 내부에서 제거하는 퍼지(purge) 단계를 제1 퍼지 단계라 호칭할 수 있다.
상기 제1 퍼지 단계 동안, 기판(100)은 50 내지 600℃의 온도를 유지할 수 있다. 또한 기판(100)이 로딩된 챔버(11) 내부의 압력은 0.05 내지 10 Torr를 유지할 수 있다. 즉, 실리콘층(112)을 증착하는 단계와 상기 제1 퍼지 단계 동안에 기판(100)의 온도 및 챔버(11) 내부의 압력을 일정하게 유지할 수 있다.
도 5는 본 발명의 실시 예에 따른 실리콘 박막을 증착한 모습을 나타내는 단면도이다. 도 5를 참조하면, 도 4a 내지 도 4c에서 보인 단계를 반복하여, 복수의 실리콘층(112, 114, 116)을 기판(100) 상에 증착하여, 비정질의 실리콘 또는 다결정성을 가지는 폴리실리콘으로 이루어지는 실리콘 박막(110)을 형성한다.
실리콘 박막(110)은 수 내지 수십Å의 두께를 가질 수 있다. 실리콘 박막(110)은 3 내지 10개의 실리콘층(112, 114, 116)을 포함하도록, 실리콘층(112)을 증착하는 단계와 상기 제1 퍼지 단계는 3 내지 10회 반복하여 수행될 수 있다.
이와 같이 실리콘 박막(110)을 복수의 실리콘층(112)으로 형성하면, 실리콘 박막(110)은 우수한 막질과 스텝 커버리지(step coverage)를 가질 수 있다.
도 6a는 본 발명의 실시 예에 따른 실리콘 박막을 실리콘이 포함되는 절연막으로 형성하는 단계를 나타내는 단면도이다. 도 6a를 참조하면, 실리콘 박막(110)이 형성된 기판(100) 상에 플라즈마를 가한다. 즉, 기판(100)이 로딩된 챔버(11) 내부를 플라즈마 분위기로 형성한다. 플라즈마 분위기를 형성하기 위하여, ICP(Inductively Coupled Plasma), CCP(Capacitively Coupled Plasma) 또는 MW(Microwave) Plasma 방식이 사용될 수 있다. 이때 플라즈마 분위기를 형성하기 위하여, 100W 내지 3kW의 전력이 인가될 수 있다.
플라즈마 분위기를 형성하기 위하여, 예를 들면, Ar, He, Kr 및 Xe를 포함하는 군으로부터 선택된 하나 이상의 점화 가스(ignition gas)와 예를 들면, O2, O3, N2, 및 NH3를 포함하는 군으로부터 선택된 하나 이상의 반응 가스(60)가 주입될 수 있다. 이때, 점화 가스는 100 내지 3000sccm의 유량으로 주입될 수 있다.
또는, 플라즈마 분위기를 형성하기 위하여, 예를 들면 를 포함하는 군으로부터 선택된 하나 이상의 반응 가스(60)가 주입될 수 있다. 이때는 반응 가스(60)가 점화 가스의 역할을 하여 별도의 점화 가스를 주입하지 않을 수 있다.
반응 가스(60)로 예를 들면, O2, O3와 같은 산소 원자를 포함하는 가스를 사용할 경우, 실리콘 박막(110)은 반응 가스(60)에 포함된 산소 원자와 반응하여 실리콘산화막으로 형성될 수 있다. 또는 반응 가스(60)로 예를 들면, N2 및 NH3와 같은 질소 원자를 포함하는 가스를 사용할 경우, 실리콘 박막(110)은 반응 가스(60)에 포함된 질소 원자와 반응하여 실리콘질화막으로 형성될 수 있다.
플라즈마 분위기에서 실리콘 박막(110)을 실리콘산화막 또는 실리콘질화막과 같은 후술할 실리콘이 포함되는 절연막으로 변화하여 형성하기 위하여, 기판(100)이 로딩된 챔버(11)의 압력을 0.05 내지 10 Torr로 유지할 수 있다.
도 6b는 본 발명의 실시 예에 따른 실리콘이 포함된 제2 퍼지 단계를 수행한 모습을 나타내는 단면도이다. 도 6a 및 도 6b를 함께 참조하면, 잔류한 반응 가스(60) 또는 반응 부산물을 제거하는 제2 퍼지 단계를 수행하여, 실리콘이 포함되는 절연막(120a)를 형성한다. 실리콘이 포함되는 절연막(120a)은 예를 들면, 실리콘 산화막 또는 실리콘 질화막일 수 있다.
실리콘산화막 또는 실리콘질화막과 같은 상기 실리콘이 포함되는 절연막(120a)을 플라즈마 분위기에서 형성하면, 우수한 막질을 얻을 수 있다. 특히, 실리콘이 포함되는 절연막(120a)이 얇은 두께를 가지도록 형성하여도, 우수한 막질을 가질 수 있다.
또한 전술한 바와 같이, 실리콘 박막(110)이 우수한 막질과 스텝 커버리지를 가질 수 있기 때문에, 실리콘이 포함되는 절연막(120a) 또한 우수한 막질과 스텝 커버리지를 가질 수 있다. 특히, 실리콘이 포함되는 절연막(120a)은 플라즈마 분위기에서 형성되므로, 더욱 좋은 막질을 가질 수 있다.
잔류한 미반응 상태의 반응 가스(60) 또는 반응 부산물을 챔버(11) 내부에서 제거하는 퍼지 단계를 제2 퍼지 단계라 호칭할 수 있다.
도 7은 본 발명의 다른 실시 예에 따른 실리콘이 포함된 절연막을 형성한 모습을 나타내는 단면도이다. 도 7을 참조하면, 도 4a 내지 도 6b에서 설명한 단계들을 반복하여, 복수의 실리콘이 포함되는 절연막(120a, 120b)이 포함되는 절연막(120)을 형성할 수 있다.
도 6a에서 보인 실리콘 박막(110)을 실리콘이 포함되는 절연막(120a)으로 형성하는 경우, 실리콘 박막(110)은 노출된 표면부터 절연막으로 변화하게 된다. 따라서, 실리콘 박막(110)이 두꺼울 경우 실리콘 박막(110)과 반응하기 위한 산소 또는 질소는 실리콘 박막(110) 표면에 형성된 절연막을 뚫고 확산해야한다. 따라서 절연막의 형성 속도는 실리콘 박막(110)이 두꺼울수록 더 느려지게 된다.
형성하고자 하는 절연막(120)이 상대적으로 두꺼운 경우, 상대적으로 얇은 실리콘 박막을 형성한 후 실리콘이 포함되는 절연막으로 형성하는 과정을 반복하면, 상대적으로 두꺼운 실리콘 박막을 한번에 절연막으로 형성하는 것보다 공정 시간이 단축될 수 있다.
따라서 공정 시간과 실리콘이 포함되는 절연막의 원하는 두께를 고려하여, 도 4a 내지 도 6b에서 설명한 단계들을 반복할 회수를 결정할 수 있다.
또한 절연막(120)은 2개의 실리콘이 포함되는 절연막(120a, 120b)이 포함되는 것으로 도시되었으나, 3개 또는 그 이상의 실리콘이 포함되는 절연막을 포함하는 것도 가능하다.
본 발명을 바람직한 실시예들을 통하여 상세하게 설명하였으나, 이와 다른 형태의 실시예들도 가능하다. 그러므로, 이하에 기재된 청구항들의 기술적 사상과 범위는 바람직한 실시예들에 한정되지 않는다.
본 발명은 증착공정과 같은 다양한 형태의 반도체 제조공정에 응용될 수 있다.

Claims (11)

  1. 기판이 로딩된 챔버의 내부에 실리콘 전구체를 주입하여 상기 기판 상에 실리콘을 증착하는 단계 및 상기 챔버의 내부에서 미반응 실리콘 전구체 및 반응 부산물을 제거하는 제1 퍼지 단계를 반복하여, 상기 기판 상에 실리콘 박막을 형성하는 단계;
    상기 챔버의 내부에 플라즈마 분위기를 형성하여, 상기 실리콘 박막을 실리콘이 포함되는 절연막으로 형성하는 단계;를 포함하는 사이클릭 박막 증착 방법.
  2. 제1항에 있어서,
    상기 절연막으로 형성하는 단계는
    O2, O3, N2 및 NH를 포함하는 군으로부터 선택된 하나 이상의 반응 가스를 주입하여 이루어지는 것을 특징으로 하는 사이클릭 박막 증착 방법
  3. 제1항 또는 제2항에 있어서,
    상기 실리콘이 포함되는 절연막은 실리콘 산화막 또는 실리콘 질화막인 것을 특징으로 하는 사이클릭 박막 증착 방법.
  4. 제2항에 있어서,
    상기 절연막으로 형성하는 단계는,
    Ar, He, Kr 및 Xe를 포함하는 군으로부터 선택된 하나 이상의 점화 가스(ignition gas)를 주입하여 플라즈마 분위기를 형성하는 것을 특징으로 하는 사이클릭 박막 증착 방법.
  5. 제4항에 있어서,
    상기 점화 가스는 100 내지 3000sccm의 유량으로 주입되며,
    상기 반응 가스는 10 내지 500sccm의 유량으로 주입되는 것을 특징으로 하는 사이클릭 박막 증착 방법.
  6. 제1항에 있어서,
    상기 절연막으로 형성하는 단계는,
    O2, 또는 O3를 점화 가스로 이용하여 플라즈마 분위기를 형성하는 것을 특징으로 하는 사이클릭 박막 증착 방법.
  7. 제1항에 있어서,
    상기 절연막으로 형성하는 단계 이후에 상기 챔버의 내부에서 반응 부산물을 제거하는 제2 퍼지 단계;를 더 포함하며,
    상기 실리콘 박막을 형성하는 단계, 상기 절연막으로 형성하는 단계, 및 상기 제2 퍼지 단계는 반복하여 수행되는 것을 특징으로 하는 사이클릭 박막 증착 방법.
  8. 제1항에 있어서,
    상기 실리콘 박막을 형성하는 단계는,
    상기 실리콘을 증착하는 단계 및 상기 제1 퍼지 단계를 3회 내지 10회 반복하는 것을 특징으로 하는 사이클릭 박막 증착 방법.
  9. 제1항에 있어서,
    상기 실리콘 박막을 형성하는 단계는,
    상기 챔버의 내부 압력을 0.05 내지 10 Torr로 유지하며 수행되는 것을 특징으로 하는 사이클릭 박막 증착 방법.
  10. 제1항에 있어서,
    상기 절연막으로 형성하는 단계는,
    상기 챔버의 내부 압력을 0.05 내지 10 Torr로 유지하는 것을 특징으로 하는 사이클릭 박막 증착 방법.
  11. 제1항에 있어서,
    상기 실리콘 박막을 형성하는 단계는,
    비정질의 실리콘 또는 다결정성을 가지는 폴리실리콘으로 이루어지는 실리콘 박막을 형성하는 것을 특징으로 하는 사이클릭 박막 증착 방법.
PCT/KR2011/005649 2010-08-02 2011-08-01 사이클릭 박막 증착 방법 Ceased WO2012018210A2 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201180036357.XA CN103026472B (zh) 2010-08-02 2011-08-01 环状薄膜的沉积方法
US13/808,926 US8828890B2 (en) 2010-08-02 2011-08-01 Method for depositing cyclic thin film
JP2013521722A JP2013542580A (ja) 2010-08-02 2011-08-01 サイクリック薄膜の蒸着方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0074605 2010-08-02
KR1020100074605A KR101147728B1 (ko) 2010-08-02 2010-08-02 사이클릭 박막 증착 방법

Publications (2)

Publication Number Publication Date
WO2012018210A2 true WO2012018210A2 (ko) 2012-02-09
WO2012018210A3 WO2012018210A3 (ko) 2012-05-03

Family

ID=45559916

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/005649 Ceased WO2012018210A2 (ko) 2010-08-02 2011-08-01 사이클릭 박막 증착 방법

Country Status (6)

Country Link
US (1) US8828890B2 (ko)
JP (1) JP2013542580A (ko)
KR (1) KR101147728B1 (ko)
CN (1) CN103026472B (ko)
TW (1) TWI462156B (ko)
WO (1) WO2012018210A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014116517A (ja) * 2012-12-11 2014-06-26 Tokyo Electron Ltd 金属化合物膜の成膜方法、成膜装置、電子製品の製造方法および電子製品
US20150187560A1 (en) * 2013-12-27 2015-07-02 Eugene Technology Co., Ltd. Cyclic Deposition Method for Thin Film Formation, Semiconductor Manufacturing Method, and Semiconductor Device
CN112602167A (zh) * 2018-08-21 2021-04-02 周星工程股份有限公司 薄膜形成装置及使用其的薄膜形成方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US8956983B2 (en) 2010-04-15 2015-02-17 Novellus Systems, Inc. Conformal doping via plasma activated atomic layer deposition and conformal film deposition
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9287113B2 (en) 2012-11-08 2016-03-15 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US20110256734A1 (en) 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9076646B2 (en) 2010-04-15 2015-07-07 Lam Research Corporation Plasma enhanced atomic layer deposition with pulsed plasma exposure
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
US8647993B2 (en) 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
US8592328B2 (en) 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
KR101416069B1 (ko) * 2012-04-02 2014-07-07 주식회사 아이브이웍스 저온 박막 증착 방법
KR102207992B1 (ko) 2012-10-23 2021-01-26 램 리써치 코포레이션 서브-포화된 원자층 증착 및 등각막 증착
SG2013083241A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
KR101494274B1 (ko) * 2013-11-08 2015-02-17 주식회사 유진테크 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 비휘발성 메모리 셀
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9214333B1 (en) 2014-09-24 2015-12-15 Lam Research Corporation Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US9589790B2 (en) 2014-11-24 2017-03-07 Lam Research Corporation Method of depositing ammonia free and chlorine free conformal silicon nitride film
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US10526701B2 (en) 2015-07-09 2020-01-07 Lam Research Corporation Multi-cycle ALD process for film uniformity and thickness profile modulation
US9601693B1 (en) 2015-09-24 2017-03-21 Lam Research Corporation Method for encapsulating a chalcogenide material
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10629435B2 (en) 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10074543B2 (en) 2016-08-31 2018-09-11 Lam Research Corporation High dry etch rate materials for semiconductor patterning applications
US9865455B1 (en) 2016-09-07 2018-01-09 Lam Research Corporation Nitride film formed by plasma-enhanced and thermal atomic layer deposition process
US10454029B2 (en) 2016-11-11 2019-10-22 Lam Research Corporation Method for reducing the wet etch rate of a sin film without damaging the underlying substrate
US10832908B2 (en) 2016-11-11 2020-11-10 Lam Research Corporation Self-aligned multi-patterning process flow with ALD gapfill spacer mask
US10134579B2 (en) 2016-11-14 2018-11-20 Lam Research Corporation Method for high modulus ALD SiO2 spacer
US10176984B2 (en) 2017-02-14 2019-01-08 Lam Research Corporation Selective deposition of silicon oxide
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US10460930B2 (en) * 2017-11-22 2019-10-29 Lam Research Corporation Selective growth of SiO2 on dielectric surfaces in the presence of copper
KR102899918B1 (ko) 2018-03-02 2025-12-12 램 리써치 코포레이션 가수분해를 사용한 선택적인 증착
KR102726216B1 (ko) 2019-05-01 2024-11-04 램 리써치 코포레이션 변조된 원자 층 증착
WO2020247977A1 (en) 2019-06-04 2020-12-10 Lam Research Corporation Polymerization protective liner for reactive ion etch in patterning
CN114245832B (zh) 2019-06-07 2025-10-28 朗姆研究公司 原子层沉积期间的膜特性的原位控制
JP2022544104A (ja) 2019-08-06 2022-10-17 ラム リサーチ コーポレーション シリコン含有膜の熱原子層堆積
KR20230043795A (ko) 2020-07-28 2023-03-31 램 리써치 코포레이션 실리콘-함유 막들의 불순물 감소
US11640905B2 (en) * 2020-12-17 2023-05-02 Applied Materials, Inc. Plasma enhanced deposition of silicon-containing films at low temperature
KR20240032126A (ko) 2021-07-09 2024-03-08 램 리써치 코포레이션 실리콘-함유 막들의 플라즈마 강화 원자 층 증착

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275738B1 (ko) * 1998-08-07 2000-12-15 윤종용 원자층 증착법을 이용한 박막 제조방법
KR20020081902A (ko) * 2001-04-20 2002-10-30 아남반도체 주식회사 산소 라디칼을 이용한 실리콘 산화막의 제조 방법
WO2004009861A2 (en) * 2002-07-19 2004-01-29 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
US20070212850A1 (en) * 2002-09-19 2007-09-13 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
TWI287253B (en) * 2002-09-30 2007-09-21 Adv Lcd Tech Dev Ct Co Ltd Substrate processing apparatus and substrate processing method
JP4563113B2 (ja) * 2004-08-26 2010-10-13 株式会社日立国際電気 シリコン酸化膜の形成方法、半導体デバイスの製造方法および基板処理装置
KR100734393B1 (ko) 2005-11-28 2007-07-02 주식회사 에이이티 실리콘 박막의 원자층 증착 방법
JP5008957B2 (ja) * 2006-11-30 2012-08-22 東京エレクトロン株式会社 シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム
US7947981B2 (en) * 2007-01-30 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device
US20090041952A1 (en) * 2007-08-10 2009-02-12 Asm Genitech Korea Ltd. Method of depositing silicon oxide films
US7928019B2 (en) * 2007-08-10 2011-04-19 Micron Technology, Inc. Semiconductor processing
JP5202372B2 (ja) * 2008-03-14 2013-06-05 東京エレクトロン株式会社 成膜装置のメタル汚染低減方法、半導体装置の製造方法、記憶媒体及び成膜装置
JP5233562B2 (ja) * 2008-10-04 2013-07-10 東京エレクトロン株式会社 成膜方法及び成膜装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014116517A (ja) * 2012-12-11 2014-06-26 Tokyo Electron Ltd 金属化合物膜の成膜方法、成膜装置、電子製品の製造方法および電子製品
US20150187560A1 (en) * 2013-12-27 2015-07-02 Eugene Technology Co., Ltd. Cyclic Deposition Method for Thin Film Formation, Semiconductor Manufacturing Method, and Semiconductor Device
US9312125B2 (en) * 2013-12-27 2016-04-12 Eugene Technology Co., Ltd. Cyclic deposition method for thin film formation, semiconductor manufacturing method, and semiconductor device
CN112602167A (zh) * 2018-08-21 2021-04-02 周星工程股份有限公司 薄膜形成装置及使用其的薄膜形成方法

Also Published As

Publication number Publication date
CN103026472B (zh) 2015-08-26
KR101147728B1 (ko) 2012-05-25
US20130115783A1 (en) 2013-05-09
TW201227807A (en) 2012-07-01
CN103026472A (zh) 2013-04-03
WO2012018210A3 (ko) 2012-05-03
JP2013542580A (ja) 2013-11-21
KR20120012579A (ko) 2012-02-10
TWI462156B (zh) 2014-11-21
US8828890B2 (en) 2014-09-09

Similar Documents

Publication Publication Date Title
WO2012018210A2 (ko) 사이클릭 박막 증착 방법
WO2012018211A2 (ko) 사이클릭 박막 증착 방법
WO2016010267A1 (ko) 고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법
WO2017026676A1 (ko) 플라즈마 원자층 증착법을 이용한 실리콘 질화 박막의 제조방법
WO2021096326A1 (ko) 표면 보호 물질을 이용한 박막 형성 방법
WO2015190749A1 (en) Novel amino-silyl amine compound and the manufacturing method of dielectric film containing si-n bond by using atomic layer deposition
WO2013089463A1 (en) Method for deposition of silicon carbide and silicon carbide epitaxial wafer
JP2015128159A (ja) 薄膜層の周期的蒸着方法及び半導体製造方法、並びに半導体素子
WO2021141324A1 (ko) 표면 보호 물질을 이용한 박막 형성 방법
WO2018066884A1 (ko) 복합막 제조방법
WO2022139535A1 (ko) 상부 표면 개질제를 이용하는 박막 형성 방법
WO2022108034A1 (ko) 선택성 부여제를 이용한 영역 선택적 박막 형성 방법
WO2016043420A1 (ko) 절연막 증착 방법
WO2019172619A1 (ko) SiC 전구체 화합물 및 이를 사용하는 박막 형성 방법
WO2014073892A1 (ko) 실리콘-함유 박막의 제조 방법
WO2024232683A1 (ko) 질화 티타늄 박막의 형성 방법 및 전극의 형성 방법
WO2021025314A1 (ko) 탄소 함유 박막의 증착방법
WO2024063588A1 (ko) 반도체 소자의 제조 방법
WO2025041921A1 (ko) 박막 식각 방법
WO2012033299A2 (ko) 반도체 소자의 제조 방법
WO2025135449A1 (ko) 기판 처리 방법
US12119223B2 (en) Single precursor low-k film deposition and UV cure for advanced technology node
WO2024167267A1 (ko) 박막 형성 방법 및 캡핑층의 형성 방법
WO2021137594A1 (ko) 표면 보호 물질을 이용한 물질막 형성 방법
WO2021137595A1 (ko) 표면 보호 물질을 이용한 물질막 형성 방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180036357.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11814810

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 13808926

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2013521722

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11814810

Country of ref document: EP

Kind code of ref document: A2