[go: up one dir, main page]

WO2012008355A1 - 電気泳動表示装置及びその駆動方法 - Google Patents

電気泳動表示装置及びその駆動方法 Download PDF

Info

Publication number
WO2012008355A1
WO2012008355A1 PCT/JP2011/065593 JP2011065593W WO2012008355A1 WO 2012008355 A1 WO2012008355 A1 WO 2012008355A1 JP 2011065593 W JP2011065593 W JP 2011065593W WO 2012008355 A1 WO2012008355 A1 WO 2012008355A1
Authority
WO
WIPO (PCT)
Prior art keywords
common electrode
pixel electrode
pixel
electrode
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/065593
Other languages
English (en)
French (fr)
Inventor
信一 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Pencil Co Ltd
Original Assignee
Mitsubishi Pencil Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010159907A external-priority patent/JP5478395B2/ja
Priority claimed from JP2011150321A external-priority patent/JP2013015776A/ja
Application filed by Mitsubishi Pencil Co Ltd filed Critical Mitsubishi Pencil Co Ltd
Priority to EP11806685.1A priority Critical patent/EP2594989A4/en
Priority to US13/808,201 priority patent/US20130176613A1/en
Priority to KR1020137003360A priority patent/KR20130094301A/ko
Priority to CN2011800442980A priority patent/CN103229096A/zh
Publication of WO2012008355A1 publication Critical patent/WO2012008355A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/344—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on particles moving in a fluid or in a gas, e.g. electrophoretic devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1685—Operation of cells; Circuit arrangements affecting the entire cell
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/06—Passive matrix structure, i.e. with direct application of both column and row voltages to the light emitting or modulating elements, other than LCD or OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling

Definitions

  • the present invention relates to an electrophoretic display device that reversibly changes a visual state by applying an electric field to charged particles and a driving method thereof.
  • a display panel provided in an electrophoretic display device includes at least one transparent substrate, two substrates disposed opposite to each other via a spacer, a pixel electrode disposed on one substrate, and a common electrode disposed on the other substrate. And a display liquid charged with positive charges or negative charges and colored in different colors, dispersed in a dispersion medium, and filled between substrate electrodes.
  • a desired display can be obtained by applying an electric field between the substrate electrodes of the display panel (see, for example, Patent Document 1).
  • Such an electrophoretic display device is driven by a driving driver.
  • a driving driver In the segment drive system that displays numbers and the like, a high-voltage drive driver is used.
  • a switching element such as a TFT is used as a drive driver.
  • the pixel electrode and the common electrode are often short-circuited to have the same potential after application of the write voltage over a predetermined period. For this reason, a kickback phenomenon occurs in which charged particles (electrophoretic particles) that have moved to the respective electrode sides with the short-circuiting operation are pulled back to the center side in the thickness direction of the display panel, and the contrast is lowered and visibility is reduced. There was a problem that would get worse.
  • an electrophoretic display device that prevents the kickback phenomenon has been proposed (see, for example, Patent Document 2).
  • an electrophoretic dispersion liquid is filled between a pixel electrode formed on a first substrate (element substrate) and a common electrode formed on a second substrate (counter substrate).
  • An insulating film is formed on the surface of the electrode on the electrophoretic dispersion side.
  • an electro-optical device that maintains the potential difference between the pixel electrode and the common electrode without short-circuiting the pixel electrode and the common electrode after the writing operation (see, for example, Patent Document 3).
  • an off voltage is applied to the switching element to perform high impedance processing, and the state in which the electrophoretic particles are charged in the pixel electrode and the common electrode is maintained. Yes.
  • Patent Document 2 can prevent the kickback phenomenon only when the insulating film is provided, but has a problem that the kickback phenomenon that occurs when there is no insulating film cannot be prevented.
  • Patent Document 3 maintains the potential difference between the pixel electrode and the common electrode without short-circuiting the pixel electrode and the common electrode after writing in order to prevent the kickback phenomenon. There is a problem in that display quality is deteriorated due to aggregation of binding.
  • An object of the present invention is to provide an electrophoretic display device and a driving method thereof.
  • An electrophoretic display device includes a pair of substrates that are disposed to face each other with a space therebetween, and at least one of the substrates has light transparency, and a plurality of pixel electrodes formed on a substrate surface of one of the pair of substrates.
  • One or a plurality of common electrodes formed on the substrate surface of the other substrate of the pair of substrates so as to face the plurality of pixel electrodes are different from each other in color and polarity enclosed between the pair of substrates 2
  • a liquid material in which charged particles of various types are dispersed, and a drive control circuit that generates a write pulse for generating a potential difference for moving the charged particles between the pixel electrode and the common electrode, and the drive control circuit Is characterized in that a write pulse is applied to the pixel electrode and the common electrode, and then the pixel electrode and the common electrode are connected via a resistor.
  • the pixel electrode and the common electrode are connected via a resistor after the application of the write pulse, the occurrence of kickback phenomenon and aggregation of charged particles can be suppressed as much as possible, and contrast and display The deterioration of quality can be suppressed.
  • the resistance value of the resistor is preferably 0.5 to 10 times the resistance value of the liquid material.
  • a method for driving an electrophoretic display device comprising: a pair of substrates that are opposed to each other with a space therebetween, and at least one of which is light transmissive; and a plurality of substrates formed on one of the pair of substrates Two types of pixel electrodes, a common electrode formed on the substrate surface of the other of the pair of substrates so as to face the plurality of pixel electrodes, and different colors and polarities enclosed between the pair of substrates
  • a driving method for an electrophoretic display device comprising: a liquid material in which charged particles are dispersed; and a drive control circuit that generates a write pulse that generates a potential difference for moving the charged particles between the pixel electrode and the common electrode.
  • the drive control circuit applies a write pulse to the pixel electrode and the common electrode, and then connects the pixel electrode and the common electrode through a resistor.
  • the present invention it is possible to suppress the occurrence of the kickback phenomenon as much as possible to suppress the decrease in contrast and to suppress the aggregation of charged particles as much as possible to suppress the deterioration in display quality.
  • FIG. 1 is an overall configuration diagram of an electrophoretic display device according to a first embodiment of the present invention.
  • FIG. 2 is a circuit configuration diagram of a drive system provided in the electrophoretic display device shown in FIG. 1. It is an internal schematic diagram of the display unit at the time of writing and after writing of the electrophoretic display device according to the present invention. It is an internal schematic diagram of the display unit at the time of writing and after writing of the electrophoretic display device according to the comparative example. It is a figure which shows the white reflectance, black reflectance, and contrast after the write voltage application which concerns on an Example. It is a figure which shows the white reflectance, black reflectance, and contrast after the write voltage application which concerns on an Example.
  • FIG. 6 is an equivalent circuit diagram illustrating an electrical configuration of a pixel of an electrophoretic display device according to a second embodiment.
  • FIG. It is a fragmentary sectional view of the display part of the electrophoretic display device concerning a 2nd embodiment. It is a schematic diagram which shows the display of the electrophoretic display device which concerns on 2nd Embodiment. It is an internal schematic diagram of the display unit at the time of writing and after writing of the electrophoretic display device according to the second embodiment. It is a whole block diagram of the electrophoretic display device which concerns on the 3rd Embodiment of this invention.
  • FIG. 10 is an equivalent circuit diagram illustrating an electrical configuration of a pixel of an electrophoretic display device according to a fourth embodiment.
  • FIG. 1 is a schematic diagram showing an overall configuration of an electrophoretic display device according to a first embodiment of the present invention.
  • the electrophoretic display device 1 shown in FIG. 1 includes a display unit 2, drive circuits (3a, 3b) that drive the display unit 2, and a controller 4 that controls the operation of the entire device.
  • the drive circuit 3 and the controller 4 constitute drive control means.
  • the display unit 2 constitutes a pixel 5.
  • the display unit 2 includes an element substrate 6 and an opposite substrate 7 that are arranged to face each other via a spacer (not shown), and an electrophoretic element 8 that is enclosed between the substrates 6 and 7. Below, it demonstrates on the assumption that an image is displayed on the counter substrate 7 side.
  • the element substrate 6 is a substrate made of, for example, glass or plastic.
  • the element substrate 6 does not need to have a particularly high light transmission property, but a material having a high light transmission property can be used together with the counter substrate 7.
  • the element substrate 6 and the counter substrate 7 are formed of a light transmissive substrate.
  • a film-like or sheet-like resin substrate may be used.
  • On the element substrate 6, a laminated structure in which data lines “X” and the like are formed is formed on the element substrate 6, a laminated structure in which data lines “X” and the like are formed is formed.
  • a plurality of pixel electrodes 9 are provided on the upper layer side of the laminated structure. In the case where the display surface is not the pixel electrode 9 side as in the present embodiment, a conductive material such as aluminum or copper can be used for the pixel electrode 9.
  • the counter substrate 7 is a light-transmitting substrate made of, for example, glass or plastic, and polyethylene terephthalate (PET), polyethersulfone (PES), polycarbonate (PC), or the like can be used.
  • PET polyethylene terephthalate
  • PES polyethersulfone
  • PC polycarbonate
  • the common electrode 10 is formed to face the plurality of pixel electrodes 9.
  • the common electrode 10 is made of a transparent conductive material such as magnesium silver (MgAg), indium tin oxide (ITO), indium zinc oxide (IZO), or the like.
  • the electrophoretic element 8 includes an electrophoretic display comprising positively charged black particles 11 and negatively charged white particles 12 and a dispersion medium 13 in which these electrophoretic particles (the black particles 11 and the white particles 12) are dispersed.
  • the working liquid 14 is enclosed.
  • the composition of the electrophoretic display liquid 14 include black particles 11 containing carbon black-encapsulated acrylic copolymer fine particles, white particles 12 containing organic titanate-treated titanium dioxide particles, and a dispersion medium 13 based on normal paraffin and a charge control agent. Is mentioned.
  • each electrophoretic element 8 when a voltage is applied between the pixel electrode 9 and the common electrode 10 so that the potential of the common electrode 10 is relatively high, the positively charged black particles 11 are coulombic.
  • the negatively charged white particles 12 are attracted to the common electrode 10 side by the Coulomb force while being attracted to the pixel electrode 9 side by the force.
  • the white particles 12 gather on the display surface side (that is, the common electrode 10 side)
  • the color of the white particles 12 that is, white
  • the negatively charged white particles 12 are generated by the Coulomb force.
  • the positively charged black particles 11 While being attracted to the electrode 9 side, the positively charged black particles 11 are attracted to the common electrode 10 side by Coulomb force. As a result, since the black particles 11 gather on the display surface side, the color of the black particles 11 (that is, black) is displayed on the display surface of the display unit 2. In addition, red, green, blue, etc. can be displayed by replacing the pigment used for the white particle 12 and the black particle 11 with pigments, such as red, green, and blue, for example.
  • the drive circuit 3 drives and controls the display unit 2 based on a timing signal (drive pulse) supplied from the controller 4.
  • the drive circuit 3 is a high voltage driver such as a VFD driver or a PDP driver.
  • the drive circuit 3 includes a drive circuit 3a for driving and controlling the pixel electrode 9 and a drive circuit 3b for driving and controlling the common electrode 10, and each of the drive circuits 3a and 3b constitutes a CMOS circuit (CMOSFET) 15 and a short switch.
  • CMOSFET CMOS circuit
  • the connecting transistor 16 is provided.
  • the drive circuit 3 a that drives and controls the pixel electrode 9 is composed of a set of a CMOS circuit 15 and a connection transistor 16 provided for each pixel electrode 9.
  • the drive circuit 3 b that drives and controls the common electrode 10 includes a single CMOS circuit 15 and a set of connection transistors 16 for one common electrode 10.
  • FIG. 1 only the drive circuit 3a that drives and controls the pixel electrode 9 is shown in detail, but the drive circuit 3b that drives and controls the common electrode 10 also has the same configuration.
  • FIG. 2 shows a specific circuit configuration of the drive circuit 3b.
  • the drive system “A” including the drive circuit 3b is indicated by a two-dot chain line, but FIG. 2 shows a specific circuit configuration of the drive system “A”.
  • a high voltage driver such as a VFD driver or a PDP driver is used for the drive circuit 3, but it is naturally possible to configure a circuit using a switching element such as an FET or a bipolar transistor. For example, it is possible to configure a circuit using a contactless relay.
  • each CMOS circuit 15 In the drive circuit 3 a, the gate input of each CMOS circuit 15 is connected to the output of the controller 4, and the drain output of each CMOS circuit 15 is connected to the pixel electrode 9.
  • the PMOS source side of each CMOS circuit 15 is connected to a power source Vpp (for example, 50V) via a signal line L1
  • the NMOS source side is connected to a power source Vss (for example, 0V) via a signal line (potential line) L2. It is connected.
  • Vpp for example, 50V
  • Vss for example, 0V
  • a drive pulse having a level different from the pulse given to the drive circuit 3b is given from the controller 4 to the gate input.
  • the gate input of the connection transistor 16 is connected to the output of the controller 4, the drain side is connected to the input of the pixel electrode 9 via the resistor 17, and the source side is connected to the power supply Vss via the signal line L 2. .
  • a control signal is given from the controller 4 to the gate input, and the power source Vss is connected to the pixel electrode 9 via the resistor 17.
  • the gate input of the CMOS circuit 15 is connected to the output of the controller 4, and the drain output of the CMOS circuit 15 is connected to the input of the common electrode 10.
  • the PMOS source side of the CMOS circuit 15 is connected to the power source Vpp via the signal line L1, and the NMOS source side is connected to the power source Vss via the signal line L2.
  • a drive pulse of a level different from the drive pulse supplied to the drive circuit 3a is applied from the controller 4 to the gate input.
  • the gate input of the connection transistor 16 provided in the drive circuit 3b is connected to the output of the controller 4, the drain side is connected to the common electrode 10 via the resistor 17, and the source side is connected to the power source Vss via the signal line L2. It is connected to the. After the write operation, a control signal is given from the controller 4 to the gate input, and the power supply Vss is connected to the common electrode 10 via the resistor 17.
  • the controller 4 supplies timing signals such as a clock signal, a start pulse, and a drive pulse to the drive circuit 3a and the drive circuit 3b to control the operation of each circuit. Specifically, at the time of the write operation, the controller 4 opens the connection transistor 16 and applies different “H” or “L” level pulses to the gate inputs of the CMOS circuit 15 of the drive circuit 3a and the drive circuit 3b. Then, a write voltage is applied to the pixel electrode 9 and the common electrode 10. On the other hand, after the write operation, the controller 4 opens the CMOS circuit 15, applies a control signal to the gate inputs of the connection transistors 16 of the drive circuit 3a and the drive circuit 3b, and makes the connection transistor 16 conductive. The pixel electrode 9 and the common electrode 10 are each connected to the power source Vss through the resistor 17. That is, after the write operation, the common electrode 10 and the pixel electrode 9 are electrically connected via the resistor 17.
  • the resistance value of the resistor 17 is the resistance value of the electrophoretic display liquid (liquid material) 14 corresponding to the area corresponding to the pixel 5 in terms of white reflectance, black reflectance, contrast, and presence / absence of aggregation. It is preferably 0.5 to 10 times, and more preferably 2 to 6 times.
  • FIG. 3 is an internal schematic diagram of the display unit at the time of writing and after writing of the electrophoretic display device according to the present embodiment.
  • FIG. 4 is an internal schematic diagram of the display unit at the time of writing and after writing of the electrophoretic display device according to the comparative example.
  • a writing operation a case where white particles are displayed on the display surface side of the display unit 2 will be described as an example.
  • an “L” level drive pulse is applied from the controller 4 to the gate input of the CMOS circuit 15 of the drive circuit 3a, and the drive circuit 3b
  • An “H” level driving pulse is applied to the gate input of the CMOS circuit 15.
  • the PMOS side is made conductive to the power supply Vpp
  • the write voltage Vpp is applied to the common electrode 10
  • the drive circuit that has received the "L” level pulse signal In the CMOS circuit 15 of 3a, the NMOS side is made conductive to the power supply Vss and the write voltage Vss is applied to the pixel electrode 9.
  • the CMOS circuit 15 of the drive circuit 3a and the drive circuit 3b is opened (high impedance state), and the connection transistor 16 of the drive circuit 3a and the drive circuit 3b is connected from the controller 4 to the drive circuit 3a.
  • a control signal is provided for conducting to the gate input.
  • the connection transistor 16 becomes conductive, and the power source Vss is connected to the pixel electrode 9 and the common electrode 10 via the resistor 17 (FIG. 3B).
  • the occurrence of kickback phenomenon and aggregation of charged particles can be suppressed as much as possible. A decrease in display quality can be suppressed.
  • the pixel electrode 9 and the common electrode 10 are connected via the resistor 17 after the application of the write pulse to the common electrode 10 and the pixel electrode 9. Occurrence of back phenomenon and aggregation of charged particles can be suppressed as much as possible, and deterioration of contrast and display quality can be suppressed.
  • the voltage Vpp is applied to the common electrode 10 and the voltage Vss is applied to the pixel electrode 9 to perform writing for white display.
  • the common electrode 10 A shaking pulse in which the potential with the pixel electrode 9 is alternately inverted may be applied.
  • the writing voltage may be applied continuously or intermittently.
  • the case where the entire white color is displayed on the display surface side of the display unit 2 has been described as an example.
  • the voltage Vpp is applied to the pixel electrode 9.
  • the voltage Vss may be applied to the other pixel electrode 9 and common electrode 10.
  • FIG. 5 and 6 are diagrams showing the white reflectance, the black reflectance, and the contrast results after applying the write voltage.
  • FIG. 5 shows the presence / absence of agglomeration of charged particles due to repeated screen switching and the overall determination result, together with the white reflectance, black reflectance, and contrast when the resistance value of the resistor 17 is changed.
  • FIG. 6 shows the reflectance and contrast when the pixels are short-circuited, opened, and resistively connected after pixel driving with an interelectrode potential difference of 60 V (the standard value due to the interelectrode potential difference of 50 V is compared).
  • the electrophoretic display device 1 of 45 mm ⁇ 52 mm was used, PET was used for the element substrate 6 and the counter substrate 7, and ITO was used for the pixel electrode 9 and the common electrode 10.
  • the pixel electrode 9 is only one pixel.
  • the gap between the pixel electrode 9 and the common electrode 10 was 40 ⁇ m, and the electrophoretic particles were white and black. Since the volume resistivity of the electrophoretic display liquid 14 is approximately 1 ⁇ 10 8 ⁇ m, the resistance value of the electrophoretic display liquid 14 is 1.71 M ⁇ .
  • the value after 1 minute of voltage application is used for measuring the volume resistivity of the practical electrophoretic display liquid 14 (electricity).
  • electricality See “Dielectric Phenomenology”, p. 205.
  • the voltage application time is several hundred milliseconds, and the absorption current of the dielectric is in a transient state.
  • the value 1 minute after the voltage application is calculated. Shows how many times the standard.
  • the electrophoretic display device drives and controls a display unit (pixels) arranged in a matrix in a pixel pattern, as compared with the electrophoretic display device according to the first embodiment described above.
  • the point to do is different. Therefore, only differences will be described in particular, and the same reference numerals are used for the same components, and repeated description is omitted.
  • FIG. 7 is an overall configuration diagram of an electrophoretic display device according to a second embodiment of the present invention.
  • the electrophoretic display device 20 shown in FIG. 7 includes a display unit 2 in which pixels are arranged in a matrix, a data line driving circuit 21 that supplies an image signal to the display unit 2, and a scanning line that supplies a scanning signal to the display unit 2.
  • the drive circuit 22, a common potential supply circuit 23 that applies a common potential to each pixel of the display unit 2, and a controller 4 that controls the operation of the entire apparatus are configured.
  • the data line driving circuit 21, the scanning line driving circuit 22, the common potential supply circuit 23 and the controller 4 constitute driving control means.
  • the electrophoretic display device 20 receives an image operation request for a display image via the user interface unit 24.
  • the image operation includes image scrolling on the display unit 2, image enlargement / reduction, and page turning for switching the display page at high speed or arbitrary speed.
  • the user interface unit 24 converts the image operation content by the user into an image operation signal and supplies it to the controller 4.
  • the display unit 2 includes n data lines X1... Xn extending in parallel in the column direction (X direction) from the data line driving circuit 21, and scanning lines so as to intersect these data lines X1.
  • M scanning lines Y1... Ym extending in parallel from the drive circuit 22 in the row direction (Y direction) extend.
  • pixels 5 serving as pixels are formed at each intersection where the data lines (X1, X2,... Xn) and the scanning lines (Y1, Y2,... Ym) intersect.
  • the display unit 2 has a plurality of pixels 5 arranged in an m ⁇ n matrix.
  • the data line driving circuit 21 supplies image signals to the data lines X1, X2,... Xn based on the timing signal supplied from the controller 4.
  • the image signal takes a binary potential of a high potential VH (for example, 60 V) or a low potential VL (for example, 0 V).
  • VH for example, 60 V
  • VL for example, 0 V
  • a low potential VL potential is supplied to the pixel 5 that should display white
  • a high potential VH image signal is supplied to the pixel 5 that should display black.
  • the scanning line driving circuit 22 sequentially supplies scanning signals to each of the scanning lines Y1, Y2,... Ym based on the timing signal supplied from the controller 4. A scanning signal is supplied to the pixel 5 to be driven.
  • a common potential Vcom is applied to each pixel 5 constituting the display unit 2 from the common potential supply circuit 23 via a signal line (common potential line) L3.
  • the common potential Vcom may be a constant potential, or may vary depending on, for example, the gradation to be written.
  • the pixel 5 is supplied with the same potential as the common potential Vcom. This may be realized, for example, by setting the common potential Vcom output from the common potential supply circuit 23 to the same potential as the high potential VH or the low potential VL, or from the data line driving circuit 21 to the high potential VH. In addition to the low potential VL, another potential that is the same as the common potential Vcom may be supplied.
  • the controller 4 supplies timing signals such as a drive pulse, a clock signal, and a start pulse to the data line drive circuit 21, the scan line drive circuit 22, and the common potential supply circuit 23 to control the operation of each circuit. Specifically, the controller 4 performs drive control so that high contrast display is performed by repeatedly applying the same image writing pulse to the pixels 5 a predetermined number of times before the screen switching. Further, after the write operation, the controller 4 opens the data line driving circuit 21 and applies a control signal to the gate input of the connecting transistor 16 to make it conductive. As a result, Vcom is connected to the pixel electrode 9 via the resistor 17 via the connection transistor 16. That is, after the write operation, the pixel electrode 9 and the common electrode 10 are connected to the common potential Vcom (for example, the low potential VL) via the resistor 17.
  • Vcom for example, the low potential VL
  • FIG. 8 is an equivalent circuit diagram showing the electrical configuration of the pixel 5. Since the pixels 5 arranged in a matrix on the display unit 2 have the same configuration, the components constituting the pixel 5 will be described with common reference numerals.
  • the pixel 5 includes a pixel electrode 9, a common electrode 10, an electrophoretic element 8, a pixel switching transistor 25, and a storage capacitor 26.
  • the pixel switching transistor 25 is composed of, for example, an N-type transistor.
  • the gate of the pixel switching transistor 25 is electrically connected to the scanning line (Y1, Y2,... Ym) of the corresponding row.
  • the source of the pixel switching transistor 25 is electrically connected to the data line (X1, X2,... Xm) of the corresponding column.
  • the drain of the pixel switching transistor 25 is electrically connected to the pixel electrode 9 and the storage capacitor 26.
  • the pixel switching transistor 25 receives an image signal supplied from the data line driving circuit 21 via the data lines X1, X2,... Xm, and scan lines (Y1, Y2,. Are output to the pixel electrode 9 and the storage capacitor 26 at a timing according to the scanning signal supplied in a pulsed manner via.
  • the pixel electrode 9 is supplied with an image signal from the data line driving circuit 21 through the data lines X1, X2,... Xm and the pixel switching transistor 25.
  • the pixel electrode 9 is disposed so as to face the common electrode 10 with the electrophoretic element 8 interposed therebetween.
  • the pixel electrode 9 is connected to the drain of the connection transistor 16 via the resistor 17, and the source of the connection transistor 16 is configured to be electrically connected to the common electrode 10.
  • the gate of the connection transistor 16 is connected to the controller 4, and after writing, a control signal is input from the controller 4, and the pixel electrode 9 and the common electrode 10 are electrically connected via the resistor 17.
  • the common electrode 10 is electrically connected to a signal line L3 to which a common potential Vcom is supplied.
  • the storage capacitor 26 is made up of a pair of electrodes arranged opposite to each other with a dielectric film therebetween, one electrode is electrically connected to the pixel electrode 9 and the pixel switching transistor 25, and the other electrode is electrically connected to the signal line L3. Connected. The image signal can be maintained for a certain period by the holding capacitor 26.
  • FIG. 9 is a partial cross-sectional view of the display unit 2 in the electrophoretic display device 20.
  • the element substrate 6 and the counter substrate 7 are arranged to face each other via a spacer (not shown), and the electrophoretic element 8 is sealed between the substrates.
  • the element substrate 6 is a substrate made of, for example, glass or plastic.
  • a pixel switching transistor 25 On the element substrate 6, a pixel switching transistor 25, a storage capacitor 26, a scanning line (any one of Y, Y2,... Ym), a data line (any one of X1, X2,... Xn), data
  • a laminated structure in which the lines X and the like are formed is formed.
  • a plurality of pixel electrodes 9 are provided in a matrix on the upper layer side of the laminated structure.
  • the display unit 2 will be described as having a pixel arrangement of 4 pixels P1 to P4 of 2 rows and 2 columns shown in FIG.
  • ⁇ ⁇ Driving by writing pulse is performed as follows. As shown in FIG. 10, a case will be described in which only the pixel P1 in the first row and first column is displayed in black, and the other pixels P2 to P4 are displayed in white.
  • one black display pulse is applied.
  • the low potential VL is applied to the signal line L3 and the data line X2
  • the high potential VH is applied to the data line X1
  • the scanning line Y1 is selected for a predetermined time, and the signal line L3, the data line X1, And by applying a low potential VL to X2 and selecting the scanning line Y2.
  • the selection time of the scanning line is, for example, around 0.1 ms.
  • one white display pulse is applied.
  • the high potential VH is applied to the signal line L3 and the data line X1
  • the low potential VL is applied to the data line X2
  • the scanning line Y1 is selected for a predetermined time
  • the high potential is applied to the signal line L3. This can be realized by applying a low potential VL to VH and the data lines X1 and X2 and selecting the scanning line Y2 for a predetermined time.
  • Such a black display pulse and a white display pulse for each pulse are taken as one set, and this is repeated a predetermined number of times (for example, 30 times). Thereafter, the connection transistor 16 is turned on, and all the pixel electrodes 9 are connected to the resistor 17 and the signal.
  • the common electrode 10 is connected via the line L3. Thereby, after application of the write pulse, the pixel electrode 9 and the common electrode 10 are electrically connected via the resistor 17, so that the occurrence of kickback phenomenon and aggregation of charged particles can be suppressed as much as possible. In addition, a decrease in display quality can be suppressed, and a high-contrast display is stabilized.
  • FIG. 12 is a schematic diagram showing an overall configuration of an electrophoretic display device according to the third embodiment of the present invention.
  • the electrophoretic display device 100 according to the third embodiment includes a display unit 2, a drive circuit 300 that drives the display unit 2, and a controller 4 that controls the operation of the entire device.
  • the driving circuit 300 drives and controls the display unit 2 based on the timing signal (driving pulse, clock, etc.) supplied from the controller 4.
  • the drive circuit 300 can be composed of a high voltage driver such as a VFD driver or a PDP driver. However, it is naturally possible to configure the drive circuit 300 using a switching element such as an FET or a bipolar transistor. For example, it is possible to configure a circuit using a contactless relay.
  • the drive circuit 300 includes a drive circuit 300 a that drives and controls the pixel electrode 9 and a drive circuit 300 b that drives and controls the common electrode 10.
  • a drive circuit 300 a is provided for each pixel electrode 9, and one drive circuit 300 b is provided for the common electrode 10.
  • the driving circuit 300a includes a plurality of CMOS circuits 15 provided corresponding to the pixel electrodes 9.
  • the CMOS circuit 15 has a configuration in which two field effect transistors having different characteristics of a P-channel MOS FET (hereinafter referred to as PMOS) and an N-channel MOS FET (hereinafter referred to as NMOS) are connected to complement each other.
  • PMOS P-channel MOS FET
  • NMOS N-channel MOS FET
  • the source of the PMOS is connected to the power supply Vpp (for example, 50 V) via the signal line L1, and the source of the NMOS is connected via the signal line (potential line) L2. It is connected to a power supply Vss (for example, 0V).
  • Vpp for example, 50 V
  • Vss for example, 0V
  • the plurality of CMOS circuits 15 constituting the drive circuit 300a have a drive pulse having a level different from that of the pulse applied from the controller 4 to the gate input of the CMOS circuit 15 (PMOS and NMOS) to the drive circuit 300b during the write operation to the corresponding pixel. Is given. Specifically, when an “H” level drive pulse is input from the controller 4 to the gate input of the CMOS circuit 15, the PMOS is turned on and the NMOS is turned off, and the power supply Vpp is supplied to the pixel electrode 9 through the PMOS. Applied. Since the potential on the pixel electrode 9 side is controlled to be relatively high with respect to the common electrode 10, the color of the black particles 11 is displayed on the display surface of the display unit 2.
  • the drive circuit 300b connected to the common electrode 10 includes a CMOS circuit 15, a connection transistor 16, and a resistor 17.
  • the gate input of the CMOS circuit 15 (PMOS and NMOS) is connected to another drive pulse output terminal of the controller 4 so that a drive pulse can be applied separately from the drive circuit 300a.
  • the drain of the CMOS circuit 15 is connected to the common electrode 10.
  • the source of the PMOS is connected to the power source Vpp via the signal line L1
  • the source of the NMOS is connected to the power source Vss via the signal line L2.
  • a drive pulse having a level different from the drive pulse applied to the drive circuit 300a is applied from the controller 4 to the gate input of the CMOS circuit 15 during the write operation.
  • an “H” level drive pulse is input from the controller 4 to the gate input of the CMOS circuit 15 of the drive circuit 300 b, the PMOS is turned on and the NMOS is turned off, and the power supply Vpp is connected to the common electrode 10.
  • the color of the white particles 12 is displayed on the display surface of the display unit 2 if the potential on the common electrode 10 side is controlled to be relatively high with respect to the pixel electrode 9.
  • connection transistor 16 of the drive circuit 300b is connected to another drive pulse output terminal of the controller 4 so that a drive pulse can be applied separately from the CMOS circuit 15.
  • the connection transistor 16 has a drain connected to the input of the common electrode 10 via the resistor 17 and a source connected to the power supply Vss via the signal line L2. After the write operation, the connection transistor 16 is turned on by receiving a control signal from the controller 4 to the gate input, and the power source Vss is connected to the common electrode 10 via the resistor 17.
  • the controller 4 supplies timing signals such as a clock signal and a driving pulse to the driving circuit 300a and the driving circuit 300b to control the operation of each circuit. Specifically, at the time of the write operation, the controller 4 opens the connection transistor 16 of the drive circuit 300b, and drives the drive pulses (“H” having different levels to the gate inputs of the CMOS circuits 15 of the drive circuit 300a and the drive circuit 300b. ”Or“ L ”level) and a writing voltage is applied to the pixel electrode 9 and the common electrode 10.
  • the controller 4 opens the CMOS circuit 15 of the drive circuit 300a and the drive circuit 300b, and gives a control signal to the gate input of the connection transistor 16 of the drive circuit 300b so that the power supply Vss is The on operation is performed so as to connect to the common electrode 10 via the resistor 17. That is, after the write operation, the common electrode 10 and the pixel electrode 9 are controlled to be connected to the same fixed potential (Vss) via the resistor 17.
  • the resistance value of the resistor 17 is the resistance value of the electrophoretic display liquid (liquid material) 14 corresponding to the area corresponding to the pixel 5 in terms of white reflectance, black reflectance, contrast, and presence / absence of aggregation. It is preferably 0.5 to 10 times, and more preferably 2 to 6 times.
  • FIG. 13 is an internal schematic diagram of the display unit at the time of writing and after writing of the electrophoretic display device 100 according to the present embodiment.
  • a writing operation a case where white particles are displayed on the display surface side of the display unit 2 will be described as an example.
  • an “H” level drive pulse is given from the controller 4 to the gate input of the CMOS circuit 15 of the drive circuit 300a, and the drive circuit 300b
  • An “L” level drive pulse is applied to the gate input of the CMOS circuit 15.
  • the PMOS is turned off and the NMOS is turned on, and the power supply Vss is applied to the pixel electrode 9 via the NMOS.
  • the CMOS circuit 15 of the drive circuit 300a and the drive circuit 300b is opened (high impedance state), and the controller 4 controls the gate input of the connection transistor 16 of the drive circuit 300b. A signal is given to turn it on.
  • the power source Vss is connected to the common electrode 10 via the connection transistor 16 and the resistor 17, and has the same potential as the pixel electrode 9 to which the voltage Vss is applied (FIG. 13B).
  • the pixel electrode 9 and the common electrode 10 are connected via the resistor 17 after application of the write pulse, the occurrence of kickback phenomenon and aggregation of charged particles can be suppressed as much as possible. A decrease in display quality can be suppressed.
  • the pixel electrode 9 and the common electrode 10 are connected via the resistor 17 after the application of the write pulse to the common electrode 10 and the pixel electrode 9. Occurrence of back phenomenon and aggregation of charged particles can be suppressed as much as possible, and deterioration of contrast and display quality can be suppressed.
  • the voltage Vpp is applied to the common electrode 10 and the voltage Vss is applied to the pixel electrode 9 to perform the writing operation.
  • the common electrode 10 and the pixel electrode 9 A shaking pulse that alternately inverts the potential may be applied.
  • the writing voltage may be applied continuously or intermittently.
  • the case where the entire white color is displayed on the display surface side of the display unit 2 has been described as an example.
  • the voltage Vpp is applied to the pixel electrode 9.
  • the voltage Vss may be applied to the other pixel electrode 9 and common electrode 10.
  • Example 2 Using the electrophoretic display device 100 according to the third embodiment, evaluation tests of white reflectance, black reflectance, and contrast after application of a write voltage were performed.
  • the white reflectance, black reflectance, and contrast when the resistance value of the resistor 17 is changed, the presence / absence of agglomeration of charged particles due to repeated screen switching, and the overall determination result are the same as those shown in FIGS. Met.
  • the electrophoretic display device drives and controls a display unit (pixel) in which pixels are arranged in a matrix, as compared with the electrophoretic display device according to the third exemplary embodiment described above.
  • the point to do is different. Therefore, only differences will be described in particular, and the same reference numerals are used for the same components, and repeated description is omitted.
  • FIG. 14 is an overall configuration diagram of an electrophoretic display device according to a fourth embodiment of the present invention.
  • An electrophoretic display device 500 shown in FIG. 14 includes a display unit 2 in which pixels are arranged in a matrix, a data line driving circuit 21 that supplies an image signal to the display unit 2, and a scanning line that supplies a scanning signal to the display unit 2.
  • the driving circuit 22, the common potential supply circuit 400 that applies a common potential to each pixel of the display unit 2, and the controller 4 that controls the operation of the entire apparatus are configured.
  • the data line driving circuit 21, the scanning line driving circuit 22, the common potential supply circuit 400 and the controller 4 constitute driving control means.
  • the common potential supply circuit 400 is configured in the same manner as the drive system “A” (see FIG. 2) including the drive circuit 300 b and the resistor 17.
  • the electrophoretic display device 500 receives an image operation request for a display image via the user interface unit 24.
  • the image operation includes image scrolling on the display unit 2, image enlargement / reduction, and page turning for switching the display page at high speed or arbitrary speed.
  • the user interface unit 24 converts the image operation content by the user into an image operation signal and supplies it to the controller 4.
  • the display unit 2 includes n data lines X1 to Xn extending in parallel in the column direction (X direction) from the data line driving circuit 21 and scanning lines so as to intersect these data lines X1 to Xn.
  • Y scanning lines Y1 to Ym extending in parallel in the row direction (Y direction) from the drive circuit 22 extend.
  • pixels 5 serving as pixels are formed at each intersection where the data lines (X1, X2,... Xn) and the scanning lines (Y1, Y2,... Ym) intersect.
  • the display unit 2 has a plurality of pixels 5 arranged in an m ⁇ n matrix.
  • the data line driving circuit 21 supplies image signals to the data lines X1, X2,... Xn based on the timing signal supplied from the controller 4.
  • the image signal takes a binary potential of a high potential VH (for example, 60 V) or a low potential VL (for example, 0 V).
  • VH for example, 60 V
  • VL for example, 0 V
  • a low potential VL potential is supplied to the pixel 5 that should display white
  • a high potential VH image signal is supplied to the pixel 5 that should display black.
  • the scanning line driving circuit 22 sequentially supplies scanning signals to each of the scanning lines Y1, Y2,... Ym based on the timing signal supplied from the controller 4. A scanning signal is supplied to the pixel 5 to be driven.
  • a common potential Vcom is applied from the common potential supply circuit 400 to each pixel 5 constituting the display unit 2 via a signal line (common potential line) L3.
  • the common potential Vcom corresponds to the power supply Vss or Vpp applied to the common electrode 10 at the time of writing.
  • the common potential Vcom may be a constant potential, or may vary depending on, for example, the gradation to be written.
  • the pixel 5 is supplied with the same potential as the common potential Vcom.
  • This may be realized, for example, by setting the common potential Vcom output from the common potential supply circuit 400 to the same potential as the high potential VH (Vpp) or the low potential VL (Vss), or data line driving In addition to the high potential VH and the low potential VL, another potential that is the same as the common potential Vcom may be supplied from the circuit 21.
  • the controller 4 supplies a timing signal such as a clock signal and a driving pulse to the data line driving circuit 21, the scanning line driving circuit 22, and the common potential supply circuit 400 to control the operation of each circuit. Specifically, the controller 4 performs drive control so that the same image writing pulse (driving pulse) is repeatedly applied to the pixels 5 a predetermined number of times before screen switching to display a high contrast. In addition, after the write operation, the controller 4 opens the data line driving circuit 21, applies a control signal to the gate input of the connecting transistor 16, and turns on the common potential line L 3 via the connecting transistor 16 and the resistor 17. Connect to the pixel electrode 9. That is, after the write operation, the pixel electrode 9 and the common electrode 10 are connected via the resistor 17.
  • a timing signal such as a clock signal and a driving pulse
  • FIG. 15 is an equivalent circuit diagram showing an electrical configuration of the pixel 5. Since the pixels 5 arranged in a matrix on the display unit 2 have the same configuration, the components constituting the pixel 5 will be described with common reference numerals.
  • the pixel 5 includes a pixel electrode 9, a common electrode 10, an electrophoretic element 8, a pixel switching transistor 25, and a storage capacitor 26.
  • the pixel switching transistor 25 is composed of, for example, an N-type transistor.
  • the gate of the pixel switching transistor 25 is electrically connected to the scanning line (Y1, Y2,... Ym) of the corresponding row.
  • the source of the pixel switching transistor 25 is electrically connected to the data line (X1, X2,... Xm) of the corresponding column.
  • the drain of the pixel switching transistor 25 is electrically connected to the pixel electrode 9 and the storage capacitor 26.
  • the pixel switching transistor 25 receives an image signal supplied from the data line driving circuit 21 via the data lines X1, X2,... Xm, and scan lines (Y1, Y2,. Are output to the pixel electrode 9 and the storage capacitor 26 at a timing according to the scanning signal supplied in a pulsed manner via.
  • the pixel electrode 9 is supplied with an image signal from the data line driving circuit 21 through the data lines X1, X2,... Xm and the pixel switching transistor 25.
  • the pixel electrode 9 is disposed so as to face the common electrode 10 with the electrophoretic element 8 interposed therebetween.
  • the common electrode 10 is electrically connected to a signal line L3 to which a common potential Vcom is supplied.
  • the common potential supply circuit 400 has the same configuration as the drive circuit 300b shown in FIG. 2, and applies the high potential VH (Vpp) or the low potential VL (Vss) to the signal line L3 as the common potential Vcom. To do.
  • the storage capacitor 26 is made up of a pair of electrodes arranged opposite to each other with a dielectric film therebetween, one electrode is electrically connected to the pixel electrode 9 and the pixel switching transistor 25, and the other electrode is electrically connected to the signal line L3. Connected. The image signal can be maintained for a certain period by the holding capacitor 26.
  • the cross-sectional structure of the display unit 2 is the same as that of the display unit shown in FIG.
  • a suitable driving method for the electrophoretic display device 500 configured as described above will be described. Description will be made assuming that the pixel arrangement is 4 pixels P1 to P4 in 2 rows and 2 columns shown in FIG.
  • ⁇ ⁇ Driving by writing pulse is performed as follows. As shown in FIG. 10, a case will be described in which only the pixel P1 in the first row and first column is displayed in black, and the other pixels P2 to P4 are displayed in white.
  • one black display pulse is applied.
  • the low potential VL is applied to the signal line L3 and the data line X2
  • the high potential VH is applied to the data line X1
  • the scanning line Y1 is selected for a predetermined time, and the signal line L3, the data line X1, And by applying a low potential VL to X2 and selecting the scanning line Y2.
  • the selection time of the scanning line is, for example, around 0.1 ms.
  • one white display pulse is applied.
  • the high potential VH is applied to the signal line L3 and the data line X1
  • the low potential VL is applied to the data line X2
  • the scanning line Y1 is selected for a predetermined time
  • the high potential is applied to the signal line L3. This can be realized by applying a low potential VL to VH and the data lines X1 and X2 and selecting the scanning line Y2 for a predetermined time.
  • Such a black display pulse and a white display pulse for each pulse are taken as one set, and this is repeated a predetermined number of times (for example, 30 times), and then the connection transistor 16 of the common potential supply circuit 400 is turned on to share all of them.
  • the electrode 10 is connected to the common potential Vcom through the resistor 17 and the signal line L3.
  • a high potential VH or a low potential VL having the same potential as the common potential Vcom is applied to each pixel electrode 9.
  • the pixel electrode 9 and the common electrode 10 are electrically connected via the resistor 17, so that the occurrence of kickback phenomenon and aggregation of charged particles can be suppressed as much as possible.
  • a decrease in display quality can be suppressed, and a high-contrast display is stabilized.
  • the voltage is applied by a method called “common swing”, but it is naturally possible to use a method in which the signal line L3 is the common potential Vcom and a data line is relatively different in potential.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Molecular Biology (AREA)

Abstract

　本発明は、キックバック現象の発生を極力抑えてコントラストの低下を抑えると共に帯電粒子の凝集を極力抑えて表示品質の低下を抑えることを目的とする。　本発明の電気泳動表示装置（１）は、一対の基板（６，７）と、一方の基板（６）の基板面に形成された複数の画素電極（９）と、他方の基板（７）の基板面に複数の画素電極（９）に対向して形成された共通電極（１０）と、一対の基板間に封入された色及び極性が異なる２種類の帯電粒子（１１，１２）を分散させてなる液状体（１４）と、画素電極（９）と共通電極（１０）との間に帯電粒子（１１，１２）を移動させる電位差を発生させる書込みパルスを生成するコントローラ（４）とを備える。コントローラ（４）は、画素電極（９）及び共通電極（１０）に書込みパルスを印加した後、当該画素電極（９）と当該共通電極（１０）との間を、抵抗（１７）を介して接続する。

Description

電気泳動表示装置及びその駆動方法
　本発明は、荷電粒子に電界を作用させて可逆的に視認状態を変化させる電気泳動表示装置及びその駆動方法に関する。
　近年、情報機器の発達に伴い、表示装置の低消費電力化、薄型化、フレキシブル化等の要求が増している。このような要求に応えた表示装置の一つとして電気泳動表示装置がある。電気泳動表示装置に備えられる表示パネルは、少なくとも一方が透明でスペーサを介して対向配置された２枚の基板と、一方の基板に配置された画素電極と、他方の基板に配置された共通電極と、正電荷又は負電荷にそれぞれ帯電すると共に異なる色に着色された帯電粒子が分散媒中に分散され、基板電極間に充填された表示液とを備える。表示パネルの基板電極間に電界を作用させて所望の表示を得ることができる（例えば、特許文献１参照）。
　このような電気泳動表示装置は、駆動ドライバによって駆動される。数字等を表示するセグメント駆動方式では高耐圧の駆動ドライバが用いられる。電子ブック等高品位が要求される場合は、駆動ドライバにＴＦＴ等のスイッチング素子が用いられる。しかしながら、いずれの場合にも、所定の期間に亘る書込み電圧の印加後、画素電極と共通電極とを短絡させて同電位にすることが多い。このため、当該短絡操作に伴って各電極側に移動した帯電粒子（電気泳動粒子）が表示パネルの厚さ方向における中心側に引き戻されるキックバック現象が発生し、コントラストが低下して視認性が悪化してしまう問題があった。
　そこで、上記キックバック現象を防止する電気泳動表示装置が提案されている（例えば、特許文献２参照）。この電気泳動表示装置では、第１基板（素子基板）に形成された画素電極と第２基板（対向基板）に形成された共通電極との間に電気泳動分散液が充填され、画素電極又は共通電極の電気泳動分散液側の表面に絶縁被膜が形成されている。
　また、書込み動作後に、画素電極及び共通電極を短絡させず、画素電極と共通電極との間の電位差を維持させる電気光学装置も提案されている（例えば、特許文献３参照）。この電気光学装置（電気泳動表示装置）では、書込み動作後に、スイッチング素子にオフ電圧を印加してハイインピーダンス処理を行い、画素電極及び共通電極にそれぞれ電気泳動粒子を帯電させた状態を維持させている。
米国特許第３６１２７５８号明細書 特開２００３－１４０１９９号公報 特開２００４－１０２０５４号公報
　しかしながら、特許文献２記載の技術は、絶縁被膜を有する場合のみキックバック現象を防止できるが、絶縁被膜が無い場合に発生するキックバック現象を防止することができない問題がある。一方、特許文献３記載の技術は、キックバック現象を防止するために、書込み後に画素電極及び共通電極を短絡させずに画素電極と共通電極との間の電位差を維持するので、帯電粒子同士が結合する凝集が発生して表示品質が低下する問題がある。
　本発明は、このような問題点に鑑みてなされたものであり、キックバック現象の発生を極力抑えてコントラストの低下を抑えると共に帯電粒子の凝集を極力抑えて表示品質の低下を抑えることが可能な電気泳動表示装置及びその駆動方法を提供することを目的とする。
　本発明の電気泳動表示装置は、スペースを介して対向配置され少なくとも一方が光透過性を有する一対の基板と、前記一対の基板のうち一方の基板の基板面に形成された複数の画素電極と、前記一対の基板のうち他方の基板の基板面に前記複数の画素電極に対向して形成された１つ又は複数の共通電極と、前記一対の基板間に封入された色及び極性が異なる２種類の帯電粒子を分散させてなる液状体と、前記画素電極と共通電極との間に前記帯電粒子を移動させる電位差を発生させる書込みパルスを生成する駆動制御回路と、を備え、前記駆動制御回路は、前記画素電極及び前記共通電極に書込みパルスを印加した後、当該画素電極と当該共通電極との間を、抵抗を介して接続することを特徴とする。
　この構成によれば、書込みパルスの印加後に、画素電極と共通電極との間を、抵抗を介して接続するので、キックバック現象の発生及び帯電粒子の凝集を極力抑えることができ、コントラスト及び表示品質の低下を抑えることができる。
　上記電気泳動表示装置において、前記抵抗の抵抗値は、前記液状体の抵抗値の０．５倍から１０倍であることが好ましい。
　本発明の電気泳動表示装置の駆動方法は、スペースを介して対向配置され少なくとも一方が光透過性を有する一対の基板と、前記一対の基板のうち一方の基板の基板面に形成された複数の画素電極と、前記一対の基板のうち他方の基板の基板面に前記複数の画素電極に対向して形成された共通電極と、前記一対の基板間に封入された色及び極性が異なる２種類の帯電粒子を分散させてなる液状体と、前記画素電極と共通電極との間に前記帯電粒子を移動させる電位差を発生させる書込みパルスを生成する駆動制御回路とを備えた電気泳動表示装置の駆動方法において、前記駆動制御回路は、前記画素電極及び前記共通電極に書込みパルスを印加した後、当該画素電極と当該共通電極との間を、抵抗を介して接続することを特徴とする。
　本発明によれば、キックバック現象の発生を極力抑えてコントラストの低下を抑えると共に帯電粒子の凝集を極力抑えて表示品質の低下を抑えることができる。
本発明の第１の実施形態に係る電気泳動表示装置の全体構成図である。 図１に示す電気泳動表示装置に備えた駆動系統の回路構成図である。 本発明に係る電気泳動表示装置の書込み時及び書込み後の表示部の内部模式図である。 比較例に係る電気泳動表示装置の書込み時及び書込み後の表示部の内部模式図である。 実施例に係る書込み電圧印加後の白反射率、黒反射率及びコントラストを示す図である。 実施例に係る書込み電圧印加後の白反射率、黒反射率及びコントラストを示す図である。 本発明の第２の実施形態に係る電気泳動表示装置の全体構成図である。 第２の実施形態に係る電気泳動表示装置の画素の電気的な構成を示す等価回路図である。 第２の実施形態に係る電気泳動表示装置の表示部の部分断面図である。 第２の実施形態に係る電気泳動表示装置の表示を示す模式図である。 第２の実施形態に係る電気泳動表示装置の書込み時及び書込み後の表示部の内部模式図である。 本発明の第３の実施形態に係る電気泳動表示装置の全体構成図である。 第３の実施形態に係る電気泳動表示装置の書込み時及び書込み後の表示部の内部模式図である。 本発明の第４の実施形態に係る電気泳動表示装置の全体構成図である。 第４の実施形態に係る電気泳動表示装置の画素の電気的な構成を示す等価回路図である。
　以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
（第１の実施形態）
　図１は、本発明の第１の実施形態に係る電気泳動表示装置の全体構成を示す模式図である。図１に示す電気泳動表示装置１は、表示部２と、表示部２を駆動する駆動回路（３ａ，３ｂ）と、装置全体の動作を制御するコントローラ４とを備えている。駆動回路３及びコントローラ４により駆動制御手段が構成される。
　表示部２は、画素５を構成している。表示部２は、不図示のスペーサを介して対向配置された素子基板６及び対向基板７と、基板６，７間に封入された電気泳動素子８とを備える。以下では、対向基板７側に画像を表示することを前提として説明する。
　素子基板６は、例えばガラスやプラスチックからなる基板である。素子基板６は、特に光透過性の高いものである必要はないが、対向基板７と共に光透過性の高い材料を用いることもできる。本実施の形態では、素子基板６及び対向基板７が光透過性の基板で構成されている。なお、特に表示装置として可撓性が求められる場合には、フィルム状又はシート状の樹脂基板を用いてもよい。素子基板６上には、データ線“Ｘ”等が作り込まれた積層構造が形成されている。この積層構造の上層側に複数の画素電極９が設けられている。本実施の形態のように、画素電極９側を表示面としない場合には、画素電極９には、アルミニウムや銅等の導電材料が使用可能である。
　対向基板７は、例えばガラスやプラスチック等からなる光透過性の基板であり、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネイト（ＰＣ）等を用いることができる。対向基板７における素子基板６との対向面上には、共通電極１０が複数の画素電極９と対向して形成されている。共通電極１０は、例えば、マグネシウム銀（ＭｇＡｇ）、インジウム・スズ酸化物（ＩＴＯ）、インジウム・亜鉛酸化物（ＩＺＯ）等の透明導電材料から形成されている。
　電気泳動素子８には、正に帯電した黒色粒子１１、および負に帯電した白色粒子１２と、これら電気泳動粒子（黒色粒子１１及び白色粒子１２）を分散させる分散媒１３とからなる電気泳動表示用液１４が封入されている。電気泳動表示用液１４の組成例としては、黒色粒子１１にカーボンブラック内包アクリルコポリマー微粒子、白色粒子１２に有機チタネート処理二酸化チタン粒子、分散媒１３にノルマルパラフィンをベースにした分散剤と電荷制御剤が挙げられる。対向基板７と素子基板６との間には、基板間の間隙を規定値に保つためのスペーサ（図示省略）があり、基板の端面には間隙を封止するための封止材が設けられている。
　それぞれの電気泳動素子８では、画素電極９と共通電極１０との間に、相対的に共通電極１０の電位が高くなるように電圧が印加された場合、正に帯電された黒色粒子１１はクーロン力によって画素電極９側に引き寄せられると共に、負に帯電された白色粒子１２はクーロン力によって共通電極１０側に引き寄せられる。この結果、表示面側（即ち、共通電極１０側）には白色粒子１２が集まるので、表示部２の表示面に白色粒子１２の色（即ち、白）が表示されることになる。逆に、画素電極９と共通電極１０との間に、相対的に画素電極９の電位が高くなるように電圧が印加された場合には、負に帯電された白色粒子１２がクーロン力によって画素電極９側に引き寄せられると共に、正に帯電された黒色粒子１１はクーロン力によって共通電極１０側に引き寄せられる。この結果、表示面側には黒色粒子１１が集まるので、表示部２の表示面に黒色粒子１１の色（即ち、黒色）が表示される。なお、白色粒子１２、黒色粒子１１に用いる顔料を、例えば赤色、緑色、青色等の顔料に代えることによって、赤色、緑色、青色等を表示することができる。
　駆動回路３は、コントローラ４から供給されるタイミング信号（駆動パルス）に基づいて表示部２を駆動制御する。駆動回路３は、ＶＦＤドライバ又はＰＤＰドライバ等の高耐圧ドライバである。この駆動回路３は、画素電極９を駆動制御する駆動回路３ａと、共通電極１０を駆動制御する駆動回路３ｂとを備え、各駆動回路３ａ、３ｂはＣＭＯＳ回路（ＣＭＯＳＦＥＴ）１５及びショートスイッチを構成する接続用トランジスタ１６を有する。本実施の形態では、画素電極９を駆動制御する駆動回路３ａは、画素電極９毎に設けられているＣＭＯＳ回路１５及び接続用トランジスタ１６のセットで構成されている。共通電極１０を駆動制御する駆動回路３ｂは、１つの共通電極１０に対して単一のＣＭＯＳ回路１５及び接続用トランジスタ１６のセットで構成されている。なお、図１において、画素電極９を駆動制御する駆動回路３ａのみ詳細な回路構成を示しているが、共通電極１０を駆動制御する駆動回路３ｂも同じ構成である。図２に駆動回路３ｂの具体的な回路構成を示す。図１において、駆動回路３ｂを含む駆動系統“Ａ”を２点鎖線で示しているが、図２は駆動系統“Ａ”の具体的な回路構成を示している。また、本実施の形態においては、駆動回路３にＶＦＤドライバまたはＰＤＰドライバ等の高耐圧ドライバを使用したが、ＦＥＴやバイポーラトランジスタ等のスイッチング素子を使用して回路を構成することも当然可能であり、例えば、無接点リレーを使用して回路を構成することも可能である。
　駆動回路３ａにおいて、各ＣＭＯＳ回路１５のゲート入力は、コントローラ４の出力に接続され、各ＣＭＯＳ回路１５のドレイン出力は、画素電極９に接続されている。各ＣＭＯＳ回路１５のＰＭＯＳのソース側は信号線Ｌ１を介して電源Ｖｐｐ（例えば、５０Ｖ）に接続され、ＮＭＯＳのソース側は信号線（電位線）Ｌ２を介して電源Ｖｓｓ（例えば、０Ｖ）に接続されている。書込み動作時には、コントローラ４からゲート入力に、駆動回路３ｂに与えられるパルスと異なるレベルの駆動パルスが与えられる。具体的には、ＣＭＯＳ回路１５のゲート入力に、コントローラ４から「Ｈ」レベルのパルス信号が入力されると、ＰＭＯＳ側が電源Ｖｐｐに導通され、ドレイン出力から書込み電圧Ｖｐｐが画素電極９に印加される。この場合には、相対的に画素電極９側の電位が高くなるように制御するので、表示部２の表示面にはこの黒色粒子１１の色が表示される。一方、ＣＭＯＳ回路１５のゲート入力に、コントローラ４から「Ｌ」レベルのパルス信号が入力されると、ＮＭＯＳ側が電源Ｖｓｓに導通され、ドレイン出力から書込み電圧Ｖｓｓが画素電極９に印加される。この場合には、相対的に画素電極９側の電位が低くなるように制御するので、表示部２の表示面にはこの白色粒子１２の色が表示される。
　接続用トランジスタ１６のゲート入力は、コントローラ４の出力に接続され、ドレイン側は抵抗１７を介して画素電極９の入力に接続され、ソース側は信号線Ｌ２を介して電源Ｖｓｓに接続されている。書込み動作後には、コントローラ４からゲート入力に制御信号が与えられ、電源Ｖｓｓが抵抗１７を介して画素電極９に接続される。
　一方、駆動回路３ｂにおいて、ＣＭＯＳ回路１５のゲート入力は、コントローラ４の出力に接続され、ＣＭＯＳ回路１５のドレイン出力は、共通電極１０の入力に接続されている。ＣＭＯＳ回路１５のＰＭＯＳのソース側は信号線Ｌ１を介して電源Ｖｐｐに接続され、ＮＭＯＳのソース側は信号線Ｌ２を介して電源Ｖｓｓに接続されている。書込み動作時には、コントローラ４からゲート入力に、駆動回路３ａに与えられる駆動パルスと異なるレベルの駆動パルスが与えられる。具体的には、ＣＭＯＳ回路１５のゲート入力に、コントローラ４から「Ｈ」レベルの駆動パルスが入力されると、ＰＭＯＳ側が電源Ｖｐｐに導通され、ドレイン出力から書込み電圧Ｖｐｐが共通電極１０に印加される。この場合には、相対的に共通電極１０側の電位が高くなるように制御するので、表示部２の表示面にはこの白色粒子１２の色が表示される。一方、ＣＭＯＳ回路１５のゲート入力に、コントローラ４から「Ｌ」レベルの駆動パルスが入力されると、ＮＭＯＳ側が電源Ｖｓｓに導通され、ドレイン出力から書込み電圧Ｖｓｓが共通電極１０に印加される。この場合には、相対的に共通電極１０側の電位が低くなるように制御するので、表示部２の表示面にはこの黒色粒子１１の色が表示される。
　駆動回路３ｂに設けられた接続用トランジスタ１６のゲート入力は、コントローラ４の出力に接続され、ドレイン側は抵抗１７を介して共通電極１０に接続され、ソース側は信号線Ｌ２を介して電源Ｖｓｓに接続されている。書込み動作後には、コントローラ４からゲート入力に制御信号が与えられ、電源Ｖｓｓが抵抗１７を介して共通電極１０に接続される。
　コントローラ４は、クロック信号、スタートパルス、駆動パルス等のタイミング信号を、駆動回路３ａ及び駆動回路３ｂに供給して各回路の動作を制御する。具体的に、書込み動作時には、コントローラ４は、接続用トランジスタ１６を開放状態にし、駆動回路３ａ及び駆動回路３ｂのＣＭＯＳ回路１５のゲート入力にそれぞれ「Ｈ」又は「Ｌ」レベルの異なるパルスを与えて画素電極９及び共通電極１０に書込み電圧を印加する。一方、書込み動作後には、コントローラ４は、ＣＭＯＳ回路１５は開放状態にし、駆動回路３ａ及び駆動回路３ｂの接続用トランジスタ１６のゲート入力に制御信号をそれぞれ与えて、接続用トランジスタ１６を導通させ、画素電極９及び共通電極１０を、それぞれ抵抗１７を介して電源Ｖｓｓに接続する。すなわち、書込み動作後には、共通電極１０と画素電極９とが抵抗１７を介して電気的に接続される。
　ここで、抵抗１７の抵抗値は、白反射率、黒反射率、コントラスト及び凝集発生有無の点において、画素５に相当する面積に対応した電気泳動表示用液（液状体）１４の抵抗値の０．５倍から１０倍であることが好ましく、特に２倍から６倍であることがより好ましい。
　次に、図３Ａ，Ｂを用いて、本実施の形態に係る電気泳動表示装置１の書込み時及び書込み後の動作について説明する。ここでは、比較例として、書込み後に共通電極と画素電極とを抵抗を介さずに同電位にするものと比較して説明する。図３は、本実施の形態に係る電気泳動表示装置の書込み時及び書込み後の表示部の内部模式図である。図４は、比較例に係る電気泳動表示装置の書込み時及び書込み後の表示部の内部模式図である。なお、書込み動作として、表示部２の表示面側に白色粒子を表示させた場合を例に説明する。
　本実施の形態に係る電気泳動表示装置１では、表示部２への書込み時に、コントローラ４から駆動回路３ａのＣＭＯＳ回路１５のゲート入力に「Ｌ」レベルの駆動パルスが与えられ、駆動回路３ｂのＣＭＯＳ回路１５のゲート入力に「Ｈ」レベルの駆動パルスが与えられる。「Ｈ」レベルのパルス信号を受けた駆動回路３ｂのＣＭＯＳ回路１５では、ＰＭＯＳ側が電源Ｖｐｐに導通されて書込み電圧Ｖｐｐが共通電極１０に印加され、「Ｌ」レベルのパルス信号を受けた駆動回路３ａのＣＭＯＳ回路１５では、ＮＭＯＳ側が電源Ｖｓｓに導通されて書込み電圧Ｖｓｓが画素電極９に印加される。このとき、駆動回路３ａ及び駆動回路３ｂの接続用トランジスタ１６には信号が供給されないため、開放状態（ハイインピーダンス（Ｈｉ－Ｉ）状態）となっている（図３Ａ）。これにより、相対的に共通電極１０側の電位が高くなるので、表示部２の表示面にはこの白色粒子１２の色が表示される。
　そして、表示部２への書込みが終わると、駆動回路３ａ及び駆動回路３ｂのＣＭＯＳ回路１５が開放状態（ハイインピーダンス状態）とされ、コントローラ４から駆動回路３ａ及び駆動回路３ｂの接続用トランジスタ１６のゲート入力に導通させるための制御信号がそれぞれ与えられる。これにより、接続用トランジスタ１６が導通するので、電源Ｖｓｓがそれぞれ抵抗１７を介して画素電極９及び共通電極１０に接続される（図３Ｂ）。このように、書込みパルスの印加後に、画素電極９と共通電極１０との間を、抵抗１７を介して接続するので、キックバック現象の発生及び帯電粒子の凝集を極力抑えることができ、コントラスト及び表示品質の低下を抑えることができる。
　一方、比較例に係る電気泳動表示装置の場合、図４Ａに示す書込み後に、共通電極１０及び画素電極９への出力が遮断され、全ての電極が抵抗を介さずに同電位（Ｖｓｓ）とされる（図４Ｂ）。従って共通電極１０及び画素電極９が短絡された状態となって、キックバック現象が発生し、コントラスト等の表示品質の低下が起こることになる。
　以上のように、本実施の形態によれば、共通電極１０及び画素電極９への書込みパルスの印加後に、画素電極９と共通電極１０との間を、抵抗１７を介して接続するので、キックバック現象の発生及び帯電粒子の凝集を極力抑えることができ、コントラスト及び表示品質の低下を抑えることができる。
　なお、上記実施形態では、共通電極１０に電圧Ｖｐｐを印加すると共に画素電極９に電圧Ｖｓｓを印加して白色表示のための書込みを行ったが、この書込み電圧印加の前に、共通電極１０と画素電極９との電位が交互に反転するシェイキングパルスを印加してもよい。また、書込み電圧は、連続印加又は間欠印加してもよい。また、上記実施形態では、表示部２の表示面側に白色を全面表示する場合を例に説明したが、一部の画素電極９のみを黒色表示する場合には、当該画素電極９に電圧Ｖｐｐを印加し、その他の画素電極９及び共通電極１０に電圧Ｖｓｓを印加すればよい。
（実施例１）
　次に、本発明を適用した電気泳動表示装置１の実施例を説明する。図５及び図６は、書込み電圧印加後の白反射率、黒反射率及びコントラスト結果を示す図である。図５は、抵抗１７の抵抗値を変化させたときの白反射率、黒反射率及びコントラストと共に、画面切り替えの繰り返しによる帯電粒子の凝集発生の有無及び総合判定結果を示している。図６は、電極間電位差６０Ｖ（電極間電位差５０Ｖによる標準値が対比されている）で画素駆動した後に、電極間を短絡、開放、抵抗接続した場合の反射率及びコントラストを示している。
　本実施例では、４５ｍｍ×５２ｍｍの電気泳動表示装置１を用い、素子基板６及び対向基板７にＰＥＴを用い、画素電極９及び共通電極１０にＩＴＯを用いた。ここで、画素電極９は１画素のみとしている。また、画素電極９と共通電極１０との間隙は４０μｍとし、電気泳動粒子は白色及び黒色とした。電気泳動表示液１４の体積抵抗率は略１×１０８Ωｍであるので、電気泳動表示液１４の抵抗値は１．７１ＭΩとなる。
　この電気泳動表示装置１の画素電極９と共通電極１０との間を電圧６０Ｖで印加した後、４．７ＭΩ及び２．２ＭΩで接続した場合、短絡及び開放した場合の反射率の差は図６に示すものとなった。図６からわかるように、画素電極９と共通電極１０とを抵抗１７を介して接続した場には、開放した場合には及ばないものの、短絡した場合と比して良好なコントラストを得られた。なお、抵抗１７は画素電極９及び共通電極１０の両方にそれぞれ１つづつ接続されているので、実際の抵抗値は９．４ＭΩ（電気泳動表示液１４の抵抗値の５．５倍）及び４．４ＭΩ（電気泳動表示液１４の抵抗値の２．５倍）となる。また、図５に示すように、開放の場合は６００回程度の画面切り替えの繰り返しにより帯電粒子の凝集が発生したが、抵抗１７を介して接続した場合には１万回の画面切り替えの繰り返し後でも良好なコントラストを示した。特に、電気泳動表示液１４の抵抗値の０．５倍から１０倍の抵抗１７の場合には、白反射率、黒反射率、コントラスト、凝集の全てにおいて良好な結果が得られた。
　なお、一般に誘電体に直流電圧を印加した場合、電流は時間と共に減少するため、実用的な電気泳動表示液１４の体積抵抗率の測定には、電圧印加１分後の値が用いられる（電気学会刊「誘電体現象論」２０５ページ参照）。実際の電気泳動表示装置での電圧印加時間は数１００ｍ秒であり、誘電体の吸収電流は過渡状態であるが、電気泳動表示装置１の抵抗の計算では、この電圧印加１分後の値を基準に何倍かを示している。
（第２の実施の形態）
　次に、本発明の第２の実施の形態について説明する。本発明の第２の実施の形態に係る電気泳動表示装置は、上述した第１の実施の形態に係る電気泳動表示装置と比べて、マトリクス状に画素配置された表示部（画素）を駆動制御する点が相違している。したがって、特に相違点についてのみ説明し、同一の構成については同一の符号を用いて、繰り返しの説明を省略する。
　図７は本発明の第２の実施の形態に係る電気泳動表示装置の全体構成図である。図７に示す電気泳動表示装置２０は、マトリクス状に画素配置された表示部２と、表示部２に画像信号を供給するデータ線駆動回路２１と、表示部２に走査信号を供給する走査線駆動回路２２と、表示部２の各画素に共通電位を与える共通電位供給回路２３と、装置全体の動作を制御するコントローラ４とを備えて構成される。データ線駆動回路２１、走査線駆動回路２２、共通電位供給回路２３及びコントローラ４から駆動制御手段が構成される。
　電気泳動表示装置２０には、表示画像に対する画像操作の要求がユーザインタフェース部２４を介して入力される。画像操作には、表示部２上での画像のスクロール、画像の拡大縮小、高速又は任意速度で表示ページを切り替えるページめくりが含まれる。ユーザインタフェース部２４は、ユーザによる画像操作内容を画像操作信号に変換してコントローラ４へ供給する。
　表示部２には、データ線駆動回路２１から列方向（Ｘ方向）に並列に伸びるｎ本のデータ線Ｘ１…Ｘｎが延在すると共に、これらのデータ線Ｘ１…Ｘｎと交差するように走査線駆動回路２２から行方向（Ｙ方向）に並列に伸びるｍ本の走査線Ｙ１…Ｙｍが延在している。表示部２において、データ線（Ｘ１、Ｘ２、…Ｘｎ）と走査線（Ｙ１、Ｙ２、…Ｙｍ）とが交差する各交差部に画素となる画素５がそれぞれ形成されている。このように、表示部２にはｍ×ｎのマトリクス状に複数の画素５が配置されている。
　データ線駆動回路２１は、コントローラ４から供給されるタイミング信号に基づいて、データ線Ｘ１、Ｘ２、…Ｘｎに画像信号を供給する。画像信号は、高電位ＶＨ（例えば６０Ｖ）又は低電位ＶＬ（例えば０Ｖ）の２値的な電位を取る。なお本実施形態では、白色が表示されるべき画素５には低電位ＶＬの電位が供給され、黒色が表示されるべき画素５に対しては高電位ＶＨの画像信号が供給される。
　走査線駆動回路２２は、コントローラ４から供給されるタイミング信号に基づいて、走査線Ｙ１、Ｙ２、…Ｙｍの各々に走査信号を順次供給する。駆動対象となる画素５に対して走査信号が供給される。
　なお、表示部２を構成する各画素５には、共通電位供給回路２３から信号線（共通電位線）Ｌ３を介して共通電位Ｖｃｏｍが印加されている。共通電位Ｖｃｏｍは一定の電位であってもよいし、例えば書き込む階調に応じて変化しても良い。本実施形態では、後述するように、画素５に共通電位Ｖｃｏｍと同一の電位が供給される。これは、例えば共通電位供給回路２３から出力される共通電位Ｖｃｏｍが高電位ＶＨ又は低電位ＶＬと同一の電位とされることで、実現されてもよいし、データ線駆動回路２１から高電位ＶＨ及び低電位ＶＬに加えて、共通電位Ｖｃｏｍと同一である他の電位が供給されることで実現されても良い。
　コントローラ４は、駆動パルス、クロック信号、スタートパルス等のタイミング信号を、データ線駆動回路２１、走査線駆動回路２２及び共通電位供給回路２３に供給して各回路の動作を制御する。具体的にコントローラ４は、画面切替え前は、画素５に対して同じ画像の書き込みパルスを所定回数だけ繰り返し印加して高コントラスト表示させるように駆動制御する。また、コントローラ４は、書込み動作後、データ線駆動回路２１は開放状態にし、接続用トランジスタ１６のゲート入力に制御信号をそれぞれ与えて導通させる。これにより、接続用トランジスタ１６を介して、Ｖｃｏｍが抵抗１７を介して画素電極９に接続される。すなわち、書込み動作後には、画素電極９と共通電極１０とが抵抗１７を介して共通電位Ｖｃｏｍ（例えば低電位ＶＬ）に接続される。
　図８は、画素５の電気的な構成を示す等価回路図である。表示部２にマトリクス状に配置された各画素５は同一構成であるので、画素５を構成する各部には共通の符号を付して説明する。
　画素５は、画素電極９と、共通電極１０と、電気泳動素子８と、画素スイッチング用トランジスタ２５と、保持容量２６とを備えている。画素スイッチング用トランジスタ２５は、例えばＮ型トランジスタで構成されている。画素スイッチング用トランジスタ２５のゲートは対応する行の走査線（Ｙ１、Ｙ２、…Ｙｍ）に電気的に接続されている。また、画素スイッチング用トランジスタ２５のソースは対応する列のデータ線（Ｘ１、Ｘ２、…Ｘｍ）に電気的に接続されている。画素スイッチング用トランジスタ２５のドレインは画素電極９及び保持容量２６に電気的に接続されている。画素スイッチング用トランジスタ２５は、データ線駆動回路２１からデータ線Ｘ１、Ｘ２、…Ｘｍを介して供給される画像信号を、走査線駆動回路２２から対応する行の走査線（Ｙ１、Ｙ２、…Ｙｍ）を介してパルス的に供給される走査信号に応じたタイミングで、画素電極９及び保持容量２６に出力する。
　画素電極９には、データ線駆動回路２１からデータ線Ｘ１、Ｘ２、…Ｘｍ及び画素スイッチング用トランジスタ２５を介して、画像信号が供給される。画素電極９は、電気泳動素子８を介して共通電極１０と互いに対向するように配置されている。また、画素電極９は、抵抗１７を介して接続用トランジスタ１６のドレインに接続されており、接続用トランジスタ１６のソースが共通電極１０と電気的に接続可能に構成されている。接続用トランジスタ１６のゲートはコントローラ４に接続されており、書込み後に、コントローラ４から制御信号が入力され、画素電極９と共通電極１０とが抵抗１７を介して電気的に接続される。共通電極１０は、共通電位Ｖｃｏｍが供給される信号線Ｌ３に電気的に接続されている。
　保持容量２６は、誘電体膜を介して対向配置された一対の電極からなり、一方の電極が画素電極９及び画素スイッチング用トランジスタ２５に電気的に接続され、他方の電極が信号線Ｌ３に電気的に接続されている。保持容量２６によって画像信号を一定期間だけ維持することができる。
　図９は電気泳動表示装置２０における表示部２の部分断面図である。表示部２は、素子基板６と対向基板７とがスペーサ（図示省略）を介して対向配置され、基板間に電気泳動素子８が封入される構成となっている。素子基板６は、例えばガラスやプラスチックからなる基板である。素子基板６上には、画素スイッチング用トランジスタ２５、保持容量２６、走査線（Ｙ、Ｙ２、…Ｙｍのいずれか１つ）、データ線（Ｘ１、Ｘ２、…Ｘｎのいずれか１つ）、データ線Ｘ等が作り込まれた積層構造が形成されている。この積層構造の上層側に複数の画素電極９がマトリックス状に設けられている。
　次に、以上のように構成された電気泳動表示装置２０に好適な駆動方法について説明する。説明の簡素化のため、表示部２は、図１０に示す２行２列の４画素Ｐ１からＰ４の画素配置であるものとして説明する。
　書込みパルスによる駆動は以下のように行われる。図１０に示すように、１行１列目の画素Ｐ１のみ黒色表示とし、他の画素Ｐ２～Ｐ４は白色表示にする場合について説明する。
　まず、黒色表示パルスを１パルス印加する。これは、図１１Ａに示すように、信号線Ｌ３及びデータ線Ｘ２に低電位ＶＬ、データ線Ｘ１に高電位ＶＨを印加した後所定時間走査線Ｙ１を選択し、信号線Ｌ３、データ線Ｘ１、及びＸ２に低電位ＶＬを印加して走査線Ｙ２を選択することで実現できる。走査線の選択時間は、例えば０．１ｍ秒前後である。
　次に、白色表示パルスを１パルス印加する。これは、図１１Ｂに示すように、信号線Ｌ３及びデータ線Ｘ１に高電位ＶＨ、データ線Ｘ２に低電位ＶＬを印加して所定時間走査線Ｙ１を選択し、次に信号線Ｌ３に高電位ＶＨ、データ線Ｘ１及びＸ２に低電位ＶＬを印加して所定時間走査線Ｙ２を選択することで実現できる。
　このような１パルスずつの黒色表示パルスと白色表示パルスを１組として、これを所定回数（例えば、３０回）繰り返し、その後接続用トランジスタ１６を導通させて、全て画素電極９を抵抗１７及び信号線Ｌ３を介して共通電極１０と接続する。これにより、書込みパルスの印加後に、画素電極９と共通電極１０との間を抵抗１７を介して電気的に接続するので、キックバック現象の発生及び帯電粒子の凝集を極力抑えることができ、コントラスト及び表示品質の低下を抑えることができ、高コントラストの表示が安定する。
（第３の実施形態）
　図１２は、本発明の第３の実施形態に係る電気泳動表示装置の全体構成を示す模式図である。なお、図１に示す電気泳動表示装置と同一部分には同一符号を付して、重複する説明を省略する。第３の実施形態に係る電気泳動表示装置１００は、表示部２と、表示部２を駆動する駆動回路３００と、装置全体の動作を制御するコントローラ４とを備えている。
　駆動回路３００は、コントローラ４から供給されるタイミング信号（駆動パルス、クロック等）に基づいて表示部２を駆動制御する。駆動回路３００は、ＶＦＤドライバ又はＰＤＰドライバ等の高耐圧ドライバで構成できる。ただし、ＦＥＴやバイポーラトランジスタ等のスイッチング素子を使用して駆動回路３００を構成することも当然可能であり、例えば、無接点リレーを使用して回路を構成することも可能である。
　この駆動回路３００は、画素電極９を駆動制御する駆動回路３００ａと、共通電極１０を駆動制御する駆動回路３００ｂとを備える。駆動回路３００ａは画素電極９毎に設けられ、駆動回路３００ｂは共通電極１０に対して１つ設けられている。
　駆動回路３００ａは、各画素電極９に対応して設けられた複数のＣＭＯＳ回路１５を有する。ＣＭＯＳ回路１５は、PチャネルMOS FET（以下、ＰＭＯＳという）とNチャネルMOS FET（以下、ＮＭＯＳという）という特性の異なる二つの電界効果トランジスタを，相互に特性を補うように接続された構成を有する。各ＣＭＯＳ回路１５において、ＰＭＯＳ及びＮＭＯＳのゲートは、入力電圧となる駆動パルスが印加されるようにコントローラ４の駆動パルス出力端子に接続され、ＰＭＯＳ及びＮＭＯＳのドレインは、対応する画素電極９に接続されている。ＣＭＯＳ回路１５を構成している１対のＦＥＴのうちＰＭＯＳは、ソースが信号線Ｌ１を介して電源Ｖｐｐ（例えば、５０Ｖ）に接続され、ＮＭＯＳはソースが信号線（電位線）Ｌ２を介して電源Ｖｓｓ（例えば、０Ｖ）に接続されている。
　駆動回路３００ａを構成する複数のＣＭＯＳ回路１５は、対応画素への書込み動作時には、コントローラ４からＣＭＯＳ回路１５（ＰＭＯＳ及びＮＭＯＳ）のゲート入力に、駆動回路３００ｂに与えられるパルスと異なるレベルの駆動パルスが与えられる。具体的には、ＣＭＯＳ回路１５のゲート入力に、コントローラ４から「Ｈ」レベルの駆動パルスが入力されると、ＰＭＯＳがオンすると共にＮＭＯＳがオフし、ＰＭＯＳを介して電源Ｖｐｐが画素電極９に印加される。共通電極１０との間で、相対的に画素電極９側の電位が高くなるように制御されるので、表示部２の表示面にはこの黒色粒子１１の色が表示される。一方、ＣＭＯＳ回路１５のゲート入力に、コントローラ４から「Ｌ」レベルの駆動パルスが入力されると、ＰＭＯＳがオフすると共にＮＭＯＳがオンし、ＮＭＯＳを介して電源Ｖｓｓが画素電極９に印加される。後述するように、共通電極１０との間で、相対的に画素電極９側の電位が低くなるので、表示部２の表示面にはこの白色粒子１２の色が表示される。
　一方、共通電極１０に接続される駆動回路３００ｂは、ＣＭＯＳ回路１５、接続用トランジスタ１６及び抵抗１７を有する。駆動回路３００ｂにおいて、ＣＭＯＳ回路１５（ＰＭＯＳ及びＮＭＯＳ）のゲート入力は、駆動回路３００ａとは別に駆動パルスを印加できるようにコントローラ４の別の駆動パルス出力端子に接続されている。ＣＭＯＳ回路１５のドレインは、共通電極１０に接続されている。また、ＣＭＯＳ回路１５において、ＰＭＯＳのソースは信号線Ｌ１を介して電源Ｖｐｐに接続され、ＮＭＯＳのソースは信号線Ｌ２を介して電源Ｖｓｓに接続されている。
　駆動回路３００ｂのＣＭＯＳ回路１５は、書込み動作時には、コントローラ４からＣＭＯＳ回路１５のゲート入力に、駆動回路３００ａに与えられる駆動パルスと異なるレベルの駆動パルスが与えられる。具体的には、駆動回路３００ｂのＣＭＯＳ回路１５のゲート入力に、コントローラ４から「Ｈ」レベルの駆動パルスが入力されると、ＰＭＯＳがオンすると共にＮＭＯＳがオフし、電源Ｖｐｐが共通電極１０に印加される。後述するように、画素電極９との間で、相対的に共通電極１０側の電位が高くなるように制御すれば、表示部２の表示面にはこの白色粒子１２の色が表示される。一方、駆動回路３００ｂのＣＭＯＳ回路１５のゲート入力に、コントローラ４から「Ｌ」レベルの駆動パルスが入力されると、ＮＭＯＳがオンしてＰＭＯＳがオフし、電源Ｖｓｓが共通電極１０に印加される。後述するように、画素電極９との間で、相対的に共通電極１０側の電位が低くなるように制御すれば、表示部２の表示面にはこの黒色粒子１１の色が表示される。
　駆動回路３００ｂの接続用トランジスタ１６のゲートは、ＣＭＯＳ回路１５とは別に駆動パルスを印加できるようにコントローラ４の別の駆動パルス出力端子に接続されている。また接続用トランジスタ１６は、ドレインが抵抗１７を介して共通電極１０の入力に接続され、ソースが信号線Ｌ２を介して電源Ｖｓｓに接続されている。この接続用トランジスタ１６は、書込み動作後に、コントローラ４からゲート入力に制御信号が与えられて導通し、電源Ｖｓｓが抵抗１７を介して共通電極１０に接続される。
　コントローラ４は、クロック信号、駆動パルス等のタイミング信号を、駆動回路３００ａ及び駆動回路３００ｂに供給して各回路の動作を制御する。具体的に、書込み動作時には、コントローラ４は、駆動回路３００ｂの接続用トランジスタ１６を開放状態にし、かつ、駆動回路３００ａ及び駆動回路３００ｂのＣＭＯＳ回路１５のゲート入力にレベルの異なる駆動パルス（「Ｈ」又は「Ｌ」レベル）を与えて、画素電極９及び共通電極１０に書込み電圧を印加する。一方、書込み動作後には、コントローラ４は、駆動回路３００ａ及び駆動回路３００ｂのＣＭＯＳ回路１５を開放状態にし、かつ、駆動回路３００ｂの接続用トランジスタ１６のゲート入力に制御信号を与えて、電源Ｖｓｓが抵抗１７を介して共通電極１０に接続するようにオン動作させる。すなわち、書込み動作後には、共通電極１０と画素電極９とが抵抗１７を介して同一の固定電位（Ｖｓｓ）に接続されるように制御する。
　ここで、抵抗１７の抵抗値は、白反射率、黒反射率、コントラスト及び凝集発生有無の点において、画素５に相当する面積に対応した電気泳動表示用液（液状体）１４の抵抗値の０．５倍から１０倍であることが好ましく、特に２倍から６倍であることがより好ましい。
　次に、図１３を参照して、本実施の形態に係る電気泳動表示装置１００の書込み時及び書込み後の動作について説明する。図１３は、本実施の形態に係る電気泳動表示装置１００の書込み時及び書込み後の表示部の内部模式図である。なお、書込み動作として、表示部２の表示面側に白色粒子を表示させた場合を例に説明する。
　本実施の形態に係る電気泳動表示装置１００では、表示部２への書込み時に、コントローラ４から駆動回路３００ａのＣＭＯＳ回路１５のゲート入力に「Ｈ」レベルの駆動パルスが与えられ、駆動回路３００ｂのＣＭＯＳ回路１５のゲート入力に「Ｌ」レベルの駆動パルスが与えられる。
　画素電極側では、「Ｌ」レベルの駆動パルスを受けた駆動回路３００ａのＣＭＯＳ回路１５において、ＰＭＯＳがオフするとともにＮＭＯＳがオンし、ＮＭＯＳを介して電源Ｖｓｓが画素電極９に印加される。
　一方、共通電極側では、「Ｈ」レベルの駆動パルスを受けた駆動回路３００ｂのＣＭＯＳ回路１５において、ＰＭＯＳがオンするとともにＮＭＯＳがオフし、ＰＭＯＳを介して電源Ｖｐｐが共通電極１０に印加される。このとき、駆動回路３００ｂの接続用トランジスタ１６には制御信号が供給されないため、開放状態（ハイインピーダンス（Ｈｉ－Ｉ）状態）となっている（図１３Ａ）。これにより、相対的に共通電極１０側の電位が高くなるので、表示部２の表示面にはこの白色粒子１２の色が表示される。
　そして、表示部２への書込みが終わると、駆動回路３００ａ及び駆動回路３００ｂのＣＭＯＳ回路１５が開放状態（ハイインピーダンス状態）とされ、コントローラ４から駆動回路３００ｂの接続用トランジスタ１６のゲート入力に制御信号が与えられてオン状態になる。これにより、電源Ｖｓｓが接続用トランジスタ１６及び抵抗１７を介して共通電極１０に接続され、電圧Ｖｓｓが印加されている画素電極９と同電位となる（図１３Ｂ）。このように、書込みパルスの印加後に、画素電極９と共通電極１０との間を、抵抗１７を介して接続するので、キックバック現象の発生及び帯電粒子の凝集を極力抑えることができ、コントラスト及び表示品質の低下を抑えることができる。
　以上のように、本実施の形態によれば、共通電極１０及び画素電極９への書込みパルスの印加後に、画素電極９と共通電極１０との間を、抵抗１７を介して接続するので、キックバック現象の発生及び帯電粒子の凝集を極力抑えることができ、コントラスト及び表示品質の低下を抑えることができる。
　なお、上記実施形態では、共通電極１０に電圧Ｖｐｐを印加すると共に画素電極９に電圧Ｖｓｓを印加して書込み動作を行ったが、この書込み電圧印加の前に、共通電極１０と画素電極９との電位が交互に反転するシェイキングパルスを印加してもよい。また、書込み電圧は、連続印加又は間欠印加してもよい。また、上記実施形態では、表示部２の表示面側に白色を全面表示する場合を例に説明したが、一部の画素電極９のみを黒色表示する場合には、当該画素電極９に電圧Ｖｐｐを印加し、その他の画素電極９及び共通電極１０に電圧Ｖｓｓを印加すればよい。
（実施例２）
　第３の実施の形態に係る電気泳動表示装置１００を用いて、書込み電圧印加後の白反射率、黒反射率及びコントラストの評価試験を実施した。抵抗１７の抵抗値を変化させたときの白反射率、黒反射率及びコントラスト、並びに画面切り替えの繰り返しによる帯電粒子の凝集発生の有無及び総合判定結果は、図５及び図６に示すものと同一であった。
（第４の実施の形態）
　次に、本発明の第４の実施の形態について説明する。本発明の第４の実施の形態に係る電気泳動表示装置は、上述した第３の実施の形態に係る電気泳動表示装置と比べて、マトリクス状に画素配置された表示部（画素）を駆動制御する点が相違している。したがって、特に相違点についてのみ説明し、同一の構成については同一の符号を用いて、繰り返しの説明を省略する。
　図１４は本発明の第４の実施の形態に係る電気泳動表示装置の全体構成図である。図１４に示す電気泳動表示装置５００は、マトリクス状に画素配置された表示部２と、表示部２に画像信号を供給するデータ線駆動回路２１と、表示部２に走査信号を供給する走査線駆動回路２２と、表示部２の各画素に共通電位を与える共通電位供給回路４００と、装置全体の動作を制御するコントローラ４とを備えて構成される。データ線駆動回路２１、走査線駆動回路２２、共通電位供給回路４００及びコントローラ４から駆動制御手段が構成される。共通電位供給回路４００は、駆動回路３００ｂ及び抵抗１７を含んだ駆動系統“Ａ”（図２参照）と同様に構成されている。
　電気泳動表示装置５００には、表示画像に対する画像操作の要求がユーザインタフェース部２４を介して入力される。画像操作には、表示部２上での画像のスクロール、画像の拡大縮小、高速又は任意速度で表示ページを切り替えるページめくりが含まれる。ユーザインタフェース部２４は、ユーザによる画像操作内容を画像操作信号に変換してコントローラ４へ供給する。
　表示部２には、データ線駆動回路２１から列方向（Ｘ方向）に並列に伸びるｎ本のデータ線Ｘ１からＸｎが延在すると共に、これらのデータ線Ｘ１からＸｎと交差するように走査線駆動回路２２から行方向（Ｙ方向）に並列に伸びるｍ本の走査線Ｙ１からＹｍが延在している。表示部２において、データ線（Ｘ１、Ｘ２、…Ｘｎ）と走査線（Ｙ１、Ｙ２、…Ｙｍ）とが交差する各交差部に画素となる画素５がそれぞれ形成されている。このように、表示部２にはｍ×ｎのマトリクス状に複数の画素５が配置されている。
　データ線駆動回路２１は、コントローラ４から供給されるタイミング信号に基づいて、データ線Ｘ１、Ｘ２、…Ｘｎに画像信号を供給する。画像信号は、高電位ＶＨ（例えば６０Ｖ）又は低電位ＶＬ（例えば０Ｖ）の２値的な電位を取る。なお本実施形態では、白色が表示されるべき画素５には低電位ＶＬの電位が供給され、黒色が表示されるべき画素５に対しては高電位ＶＨの画像信号が供給される。
　走査線駆動回路２２は、コントローラ４から供給されるタイミング信号に基づいて、走査線Ｙ１、Ｙ２、…Ｙｍの各々に走査信号を順次供給する。駆動対象となる画素５に対して走査信号が供給される。
　なお、表示部２を構成する各画素５には、共通電位供給回路４００から信号線（共通電位線）Ｌ３を介して共通電位Ｖｃｏｍが印加されている。共通電位Ｖｃｏｍは、書き込み時に共通電極１０に印加される電源Ｖｓｓ又はＶｐｐに相当する。共通電位Ｖｃｏｍは一定の電位であってもよいし、例えば書き込む階調に応じて変化しても良い。本実施形態では、後述するように、画素５に共通電位Ｖｃｏｍと同一の電位が供給される。これは、例えば共通電位供給回路４００から出力される共通電位Ｖｃｏｍが高電位ＶＨ（Ｖｐｐ）又は低電位ＶＬ（Ｖｓｓ）と同一の電位とされることで、実現されてもよいし、データ線駆動回路２１から高電位ＶＨ及び低電位ＶＬに加えて、共通電位Ｖｃｏｍと同一である他の電位が供給されることで実現されても良い。
　コントローラ４は、クロック信号、駆動パルス等のタイミング信号を、データ線駆動回路２１、走査線駆動回路２２及び共通電位供給回路４００に供給して各回路の動作を制御する。具体的にコントローラ４は、画面切替え前は、画素５に対して同じ画像の書き込みパルス（駆動パルス）を所定回数だけ繰り返し印加して高コントラスト表示させるように駆動制御する。また、コントローラ４は、書込み動作後、データ線駆動回路２１は開放状態にし、接続用トランジスタ１６のゲート入力に制御信号を与えてオンし、共通電位線Ｌ３を接続用トランジスタ１６及び抵抗１７経由で画素電極９に接続する。すなわち、書込み動作後には、画素電極９と共通電極１０とが抵抗１７を介して接続される。
　図１５は、画素５の電気的な構成を示す等価回路図である。表示部２にマトリクス状に配置された各画素５は同一構成であるので、画素５を構成する各部には共通の符号を付して説明する。
　画素５は、画素電極９と、共通電極１０と、電気泳動素子８と、画素スイッチング用トランジスタ２５と、保持容量２６とを備えている。画素スイッチング用トランジスタ２５は、例えばＮ型トランジスタで構成されている。画素スイッチング用トランジスタ２５のゲートは対応する行の走査線（Ｙ１、Ｙ２、…Ｙｍ）に電気的に接続されている。また、画素スイッチング用トランジスタ２５のソースは対応する列のデータ線（Ｘ１、Ｘ２、…Ｘｍ）に電気的に接続されている。画素スイッチング用トランジスタ２５のドレインは画素電極９及び保持容量２６に電気的に接続されている。画素スイッチング用トランジスタ２５は、データ線駆動回路２１からデータ線Ｘ１、Ｘ２、…Ｘｍを介して供給される画像信号を、走査線駆動回路２２から対応する行の走査線（Ｙ１、Ｙ２、…Ｙｍ）を介してパルス的に供給される走査信号に応じたタイミングで、画素電極９及び保持容量２６に出力する。
　画素電極９には、データ線駆動回路２１からデータ線Ｘ１、Ｘ２、…Ｘｍ及び画素スイッチング用トランジスタ２５を介して、画像信号が供給される。画素電極９は、電気泳動素子８を介して共通電極１０と互いに対向するように配置されている。
　共通電極１０は、共通電位Ｖｃｏｍが供給される信号線Ｌ３に電気的に接続されている。上記した通り、共通電位供給回路４００は、図２に示す駆動回路３００ｂと同一構成を有しており、高電位ＶＨ（Ｖｐｐ）又は低電位ＶＬ（Ｖｓｓ）を共通電位Ｖｃｏｍとして信号線Ｌ３に印加する。
　保持容量２６は、誘電体膜を介して対向配置された一対の電極からなり、一方の電極が画素電極９及び画素スイッチング用トランジスタ２５に電気的に接続され、他方の電極が信号線Ｌ３に電気的に接続されている。保持容量２６によって画像信号を一定期間だけ維持することができる。表示部２断面構造は、図９に示す表示部と同一構造である。
　以上のように構成された電気泳動表示装置５００の好適な駆動方法について説明する。図１０に示す２行２列の４画素Ｐ１からＰ４の画素配置であるものとして説明する。
　書込みパルスによる駆動は以下のように行われる。図１０に示すように、１行１列目の画素Ｐ１のみ黒色表示とし、他の画素Ｐ２～Ｐ４は白色表示にする場合について説明する。
　まず、黒色表示パルスを１パルス印加する。これは、図１１Ａに示すように、信号線Ｌ３及びデータ線Ｘ２に低電位ＶＬ、データ線Ｘ１に高電位ＶＨを印加した後所定時間走査線Ｙ１を選択し、信号線Ｌ３、データ線Ｘ１、及びＸ２に低電位ＶＬを印加して走査線Ｙ２を選択することで実現できる。走査線の選択時間は、例えば０．１ｍ秒前後である。
　次に、白色表示パルスを１パルス印加する。これは、図１１Ｂに示すように、信号線Ｌ３及びデータ線Ｘ１に高電位ＶＨ、データ線Ｘ２に低電位ＶＬを印加して所定時間走査線Ｙ１を選択し、次に信号線Ｌ３に高電位ＶＨ、データ線Ｘ１及びＸ２に低電位ＶＬを印加して所定時間走査線Ｙ２を選択することで実現できる。
　このような１パルスずつの黒色表示パルスと白色表示パルスを１組として、これを所定回数（例えば、３０回）繰り返し、その後、共通電位供給回路４００の接続用トランジスタ１６を導通させて、全て共通電極１０を抵抗１７及び信号線Ｌ３を介して共通電位Ｖｃｏｍと接続する。このとき、各画素電極９には共通電位Ｖｃｏｍと同一電位の高電位ＶＨ又は低電位ＶＬが印加される。これにより、書込みパルスの印加後に、画素電極９と共通電極１０との間を抵抗１７を介して電気的に接続するので、キックバック現象の発生及び帯電粒子の凝集を極力抑えることができ、コントラスト及び表示品質の低下を抑えることができ、高コントラストの表示が安定する。
　なお、本実施形態においては、所詮コモン振りと呼ばれる方法で電圧の印加を行っているが、信号線Ｌ３を共通電位Ｖｃｏｍとしてデータ線には相対的に電位差をつける方法でも、当然可能である。
　本出願は、２０１０年７月１４日出願の特願２０１０－１５９９０７、２０１１年７月６日出願の特願２０１１－１５０３２１に基づく。この内容は、全てここに含めておく。

Claims (7)

  1. 　スペースを介して対向配置され少なくとも一方が光透過性を有する一対の基板と、前記一対の基板のうち一方の基板の基板面に形成された複数の画素電極と、前記一対の基板のうち他方の基板の基板面に前記複数の画素電極に対向して形成された１つ又は複数の共通電極と、前記一対の基板間に封入された色及び極性が異なる２種類の帯電粒子を分散させてなる液状体と、前記画素電極と共通電極との間に前記帯電粒子を移動させる電位差を発生させる書込みパルスを生成する駆動制御回路と、を備え、
    　前記駆動制御回路は、前記画素電極及び前記共通電極に書込みパルスを印加した後、当該画素電極と当該共通電極との間を、抵抗を介して接続することを特徴とする電気泳動表示装置。
  2. 　前記抵抗の抵抗値は、前記液状体の抵抗値の０．５倍から１０倍であることを特徴とする請求項１記載の電気泳動表示装置。
  3. 　前記駆動制御回路は、前記画素電極及び前記共通電極に対して異なる電圧レベルの駆動パルスを供給するコントローラと、前記画素電極毎に設けられた第１の駆動回路と、１つ又は複数の前記共通電極に対して１つ設けられた第２の駆動回路と、前記各画素電極及び前記共通電極に対してそれぞれ設けられた複数の前記抵抗と、を備え、
    　書き込み時には、前記第１及び第２の駆動回路を介して前記画素電極と前記共通電極とを異なる電位の電圧源に接続し、
    　書き込み後には、前記第１及び第２の駆動回路が前記抵抗を介して前記各画素電極及び前記共通電極を同一電圧源に接続することを特徴とする請求項１記載の電気泳動表示装置。
  4. 　前記第１の駆動回路は、
    　　ゲートが前記コントローラの駆動パルスを出力する第１端子に接続され、ドレインが対応する画素電極に接続され、一方のソースが第１の電圧源に接続され、他方のソースが第２の電圧源に接続された第１のＣＭＯＳ回路と、
    　　一方の端部が、一端を前記画素電極に接続された抵抗の他端に接続され、他方の端部が前記第１又は第２の電圧源に接続され、オン／オフ用の制御端子が前記コントローラに接続された第１のスイッチと、を有し、
    　前記第２の駆動回路は、
    　　ゲートが前記コントローラの駆動パルスを出力する第２端子に接続され、ドレインが対応する共通電極に接続され、一方のソースが第１の電圧源に接続され、他方のソースが第２の電圧源に接続された第２のＣＭＯＳ回路と、
    　　一方の端部が、一端を前記共通電極に接続された抵抗の他端に接続され、他方の端部が前記第１又は第２の電圧源に接続され、オン／オフ用の制御端子が前記コントローラに接続された第２のスイッチと、を有することを特徴とする請求項３記載の電気泳動表示装置。
  5. 　前記駆動制御回路は、前記画素電極及び前記共通電極に対して異なる電圧レベルの駆動パルスを供給するコントローラと、前記画素電極毎に設けられた第１の駆動回路と、前記共通電極に対して設けられた第２の駆動回路と、前記共通電極に対して設けられた前記抵抗と、を備え、
    　書き込み時には、前記第１及び第２の駆動回路を介して前記画素電極と前記共通電極とを異なる電位の電圧源に接続し、
    　書き込み後には、前記第２の駆動回路が前記抵抗を介して前記共通電極を前記画素電極と同一電圧源に接続することを特徴とする請求項１記載の電気泳動表示装置。
  6. 　前記第１の駆動回路は、
    　　ゲートが前記コントローラの駆動パルスを出力する第１端子に接続され、ドレインが対応する画素電極に接続され、一方のソースが第１の電圧源に接続され、他方のソースが第２の電圧源に接続された第１のＣＭＯＳ回路を、画素電極毎に有し、
    　前記第２の駆動回路は、
    　　ゲートが前記コントローラの駆動パルスを出力する第２端子に接続され、ドレインが対応する共通電極に接続され、一方のソースが第１の電圧源に接続され、他方のソースが第２の電圧源に接続された第２のＣＭＯＳ回路と、
    　　一方の端部が、一端を前記共通電極に接続された前記抵抗の他端に接続され、他方の端部が前記第２の電圧源に接続され、オン／オフ用の制御端子が前記コントローラに接続された第２のスイッチと、を有することを特徴とする請求項５記載の電気泳動表示装置。
  7. 　スペースを介して対向配置され少なくとも一方が光透過性を有する一対の基板と、前記一対の基板のうち一方の基板の基板面に形成された複数の画素電極と、前記一対の基板のうち他方の基板の基板面に前記複数の画素電極に対向して形成された共通電極と、前記一対の基板間に封入された色及び極性が異なる２種類の帯電粒子を分散させてなる液状体と、前記画素電極と共通電極との間に前記帯電粒子を移動させる電位差を発生させる書込みパルスを生成する駆動制御回路とを備えた電気泳動表示装置の駆動方法において、
    　前記画素電極及び前記共通電極に書込みパルスを印加した後、当該画素電極と当該共通電極との間を、抵抗を介して接続することを特徴とする電気泳動表示装置の駆動方法。
PCT/JP2011/065593 2010-07-14 2011-07-07 電気泳動表示装置及びその駆動方法 Ceased WO2012008355A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP11806685.1A EP2594989A4 (en) 2010-07-14 2011-07-07 ELECTROMIGRATING DISPLAY DEVICE AND ITS CONTROL METHOD
US13/808,201 US20130176613A1 (en) 2010-07-14 2011-07-07 Electrophoresis display apparatus and drive method thereof
KR1020137003360A KR20130094301A (ko) 2010-07-14 2011-07-07 전기 영동 표시 장치 및 그 구동 방법
CN2011800442980A CN103229096A (zh) 2010-07-14 2011-07-07 电泳显示装置及其驱动方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010-159907 2010-07-14
JP2010159907A JP5478395B2 (ja) 2010-07-14 2010-07-14 電気泳動表示装置及びその駆動方法
JP2011-150321 2011-07-06
JP2011150321A JP2013015776A (ja) 2011-07-06 2011-07-06 電気泳動表示装置及びその駆動方法

Publications (1)

Publication Number Publication Date
WO2012008355A1 true WO2012008355A1 (ja) 2012-01-19

Family

ID=45469358

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/065593 Ceased WO2012008355A1 (ja) 2010-07-14 2011-07-07 電気泳動表示装置及びその駆動方法

Country Status (6)

Country Link
US (1) US20130176613A1 (ja)
EP (1) EP2594989A4 (ja)
KR (1) KR20130094301A (ja)
CN (1) CN103229096A (ja)
TW (1) TW201220271A (ja)
WO (1) WO2012008355A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014178330A1 (ja) * 2013-04-30 2014-11-06 三菱鉛筆株式会社 電気泳動表示装置の駆動方法及び電気泳動表示装置
CN110709766A (zh) * 2017-05-30 2020-01-17 伊英克公司 电光显示器
JP2024527907A (ja) * 2021-07-29 2024-07-26 イー インク コーポレイション 残留電圧を解放するためのオーム伝導性蓄電コンデンサを伴う電気光学ディスプレイ

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10042230B2 (en) * 2015-05-07 2018-08-07 Seiko Epson Corporation Display device substrate, display device, electronic apparatus, control method for display device, and manufacturing method for display device substrate
WO2016196732A1 (en) * 2015-06-02 2016-12-08 E Ink Corporation Apparatus for driving displays
TWI553614B (zh) * 2015-07-06 2016-10-11 晶宏半導體股份有限公司 應用於電泳顯示器之共電極驅動方法及電路
US11404013B2 (en) 2017-05-30 2022-08-02 E Ink Corporation Electro-optic displays with resistors for discharging remnant charges
US12269071B2 (en) 2017-09-11 2025-04-08 The Research Foundation For The State University Of New York Systems and methods for self-cleaning solar panels using an electrodynamic shield
TWI751416B (zh) * 2019-05-17 2022-01-01 元太科技工業股份有限公司 顯示裝置及薄膜電晶體陣列基板
CN113380201B (zh) * 2021-06-22 2023-06-30 北京京东方光电科技有限公司 电子纸显示屏及其显示控制方法、电子纸显示装置
WO2023023213A1 (en) * 2021-08-18 2023-02-23 E Ink Corporation Methods for driving electro-optic displays
CN119920209B (zh) * 2021-12-27 2025-08-26 伊英克公司 用于驱动电光显示器的方法
CN114974147B (zh) * 2022-07-27 2022-10-25 惠科股份有限公司 像素驱动电路、显示面板及其驱动方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3612758A (en) 1969-10-03 1971-10-12 Xerox Corp Color display device
JP2002116734A (ja) * 2000-06-22 2002-04-19 Seiko Epson Corp 電気泳動表示装置の駆動方法、駆動回路、電気泳動表示装置および電子機器
JP2003140199A (ja) 2001-08-20 2003-05-14 Seiko Epson Corp 電気泳動装置、電気泳動装置の駆動方法、電気泳動装置の駆動回路、及び電子機器
JP2004102054A (ja) 2002-09-11 2004-04-02 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法及び電子機器
JP2004177590A (ja) * 2002-11-26 2004-06-24 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、及び電子機器
JP2007503024A (ja) * 2003-08-19 2007-02-15 イー インク コーポレイション 電気光学ディスプレイを制御するための方法
JP2010085817A (ja) * 2008-10-01 2010-04-15 Seiko Epson Corp 電気泳動表示装置および電子機器、電気泳動表示装置の駆動方法
JP2010210899A (ja) * 2009-03-10 2010-09-24 Seiko Epson Corp 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001809A (en) * 1972-07-19 1977-01-04 Matsushita Electric Industrial Co., Ltd. Display device including circuits for driving loads such as electrophoretic displays
US5490000A (en) * 1992-12-07 1996-02-06 Casio Computer Co., Ltd. Deformed helix ferroelectric liquid crystal display device and method of driving
EP0993667A2 (en) * 1998-05-04 2000-04-19 Koninklijke Philips Electronics N.V. Display device
EP1462847A4 (en) * 2001-12-10 2005-11-16 Bridgestone Corp VIEW
JP2003280540A (ja) * 2002-03-25 2003-10-02 Sharp Corp 電子機器
TWI301257B (en) * 2003-05-16 2008-09-21 Sipix I Imaging Inc Improved passive matrix electrophoretic display driving scheme
WO2004104979A2 (en) * 2003-05-16 2004-12-02 Sipix Imaging, Inc. Improved passive matrix electrophoretic display driving scheme
JP4714681B2 (ja) * 2004-04-21 2011-06-29 株式会社ブリヂストン 情報表示装置の駆動方法およびそれを用いる情報表示装置
CN100543822C (zh) * 2004-04-21 2009-09-23 株式会社普利司通 信息显示装置的驱动方法以及使用它的信息显示装置
JP4613519B2 (ja) * 2004-05-31 2011-01-19 ブラザー工業株式会社 電気泳動表示装置
JPWO2006129429A1 (ja) * 2005-06-02 2008-12-25 コニカミノルタホールディングス株式会社 表示素子
KR101361996B1 (ko) * 2006-12-23 2014-02-12 엘지디스플레이 주식회사 전기영동 표시장치와 그 구동방법
JP5583328B2 (ja) * 2008-01-28 2014-09-03 三菱鉛筆株式会社 表示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3612758A (en) 1969-10-03 1971-10-12 Xerox Corp Color display device
JP2002116734A (ja) * 2000-06-22 2002-04-19 Seiko Epson Corp 電気泳動表示装置の駆動方法、駆動回路、電気泳動表示装置および電子機器
JP2003140199A (ja) 2001-08-20 2003-05-14 Seiko Epson Corp 電気泳動装置、電気泳動装置の駆動方法、電気泳動装置の駆動回路、及び電子機器
JP2004102054A (ja) 2002-09-11 2004-04-02 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法及び電子機器
JP2004177590A (ja) * 2002-11-26 2004-06-24 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、及び電子機器
JP2007503024A (ja) * 2003-08-19 2007-02-15 イー インク コーポレイション 電気光学ディスプレイを制御するための方法
JP2010085817A (ja) * 2008-10-01 2010-04-15 Seiko Epson Corp 電気泳動表示装置および電子機器、電気泳動表示装置の駆動方法
JP2010210899A (ja) * 2009-03-10 2010-09-24 Seiko Epson Corp 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2594989A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014178330A1 (ja) * 2013-04-30 2014-11-06 三菱鉛筆株式会社 電気泳動表示装置の駆動方法及び電気泳動表示装置
CN110709766A (zh) * 2017-05-30 2020-01-17 伊英克公司 电光显示器
JP2020522741A (ja) * 2017-05-30 2020-07-30 イー インク コーポレイション 電気光学ディスプレイ
CN110709766B (zh) * 2017-05-30 2023-03-10 伊英克公司 电光显示器
JP2024527907A (ja) * 2021-07-29 2024-07-26 イー インク コーポレイション 残留電圧を解放するためのオーム伝導性蓄電コンデンサを伴う電気光学ディスプレイ
JP7688775B2 (ja) 2021-07-29 2025-06-04 イー インク コーポレイション 残留電圧を解放するためのオーム伝導性蓄電コンデンサを伴う電気光学ディスプレイ

Also Published As

Publication number Publication date
TW201220271A (en) 2012-05-16
EP2594989A1 (en) 2013-05-22
US20130176613A1 (en) 2013-07-11
EP2594989A4 (en) 2014-01-15
KR20130094301A (ko) 2013-08-23
CN103229096A (zh) 2013-07-31

Similar Documents

Publication Publication Date Title
WO2012008355A1 (ja) 電気泳動表示装置及びその駆動方法
EP2105914B1 (en) Electrophoretic display device
JP4811510B2 (ja) 電気泳動表示装置及びその駆動方法
US20100079428A1 (en) Electrophoretic display device, electronic apparatus, and method for driving electrophoretic display device
CN102054439A (zh) 电泳显示装置的驱动方法、电泳显示装置以及电子设备
JP2009098302A (ja) 電気泳動表示装置、電子機器、および電気泳動表示装置の駆動方法
JP5478395B2 (ja) 電気泳動表示装置及びその駆動方法
JP2008242383A (ja) 電気泳動表示装置、電気泳動表示装置の駆動方法及び電子機器
US20110012889A1 (en) Electro-optical apparatus, electronic appliance, and method of driving electro-optical apparatus
JP5445310B2 (ja) 電気泳動表示装置、制御回路、電子機器および駆動方法
CN102682712B (zh) 电光装置及其驱动方法和控制装置以及电子设备
US20150070338A1 (en) Display device and liquid crystal display panel
JP5512409B2 (ja) 電気泳動表示装置及びその駆動方法
JP2013015776A (ja) 電気泳動表示装置及びその駆動方法
JP4665525B2 (ja) レベルシフタ、レベルシフタの駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
JP6146425B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
US10083661B2 (en) Electrophoretic display control device, electrophoretic display, electronic apparatus, and control method
JP4613514B2 (ja) 画像表示装置
JP5286680B2 (ja) 電気泳動表示装置、電気泳動表示装置の駆動方法及び電子機器
JP2010197571A (ja) 電気泳動表示装置、電気泳動表示装置の駆動方法および電子機器
WO2018084188A1 (ja) 画像表示装置
JP2010019944A (ja) 画像表示装置
JP2015081978A (ja) 電気泳動表示装置の駆動方法及び電気泳動表示装置
KR20090115524A (ko) 액정표시장치
KR20090103750A (ko) 전기 영동 표시 장치 및 그 구동 방법과 전자 기기

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11806685

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011806685

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20137003360

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13808201

Country of ref document: US