[go: up one dir, main page]

WO2011132744A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2011132744A1
WO2011132744A1 PCT/JP2011/059845 JP2011059845W WO2011132744A1 WO 2011132744 A1 WO2011132744 A1 WO 2011132744A1 JP 2011059845 W JP2011059845 W JP 2011059845W WO 2011132744 A1 WO2011132744 A1 WO 2011132744A1
Authority
WO
WIPO (PCT)
Prior art keywords
ink
semiconductor substrate
masking ink
conductivity type
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/059845
Other languages
English (en)
French (fr)
Inventor
真継 小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to KR1020127027067A priority Critical patent/KR20120134141A/ko
Priority to JP2012511700A priority patent/JPWO2011132744A1/ja
Priority to US13/642,932 priority patent/US20130040244A1/en
Priority to EP11772076A priority patent/EP2562791A1/en
Priority to CN2011800204499A priority patent/CN102859656A/zh
Publication of WO2011132744A1 publication Critical patent/WO2011132744A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/383—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H10F10/146—Back-junction photovoltaic cells, e.g. having interdigitated base-emitter regions on the back side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device.
  • a solar cell forms a pn junction by diffusing an impurity having a conductivity type opposite to that of a silicon substrate, for example, on a light receiving surface of a monocrystalline or polycrystalline silicon substrate.
  • Double-sided electrode type solar cells manufactured by forming electrodes on the back surface opposite to the light receiving surface are mainly used.
  • Patent Document 1 Japanese Patent Laid-Open No. 2007-049079
  • the p-type dopant diffusion layer and the n-type dopant diffusion layer on the back surface of the silicon substrate are each formed with a fine line width. In order to achieve such fine fine lines, it is necessary to form a diffusion control mask with high accuracy outside a desired dopant diffusion region.
  • the masking ink may bleed on the surface of the silicon substrate, and the line width may be formed wider than a desired thin line.
  • the ink 24 is moved while moving the ink jet head 23 on the semiconductor substrate 22 in the direction of arrow A in FIG. Is applied to the semiconductor substrate 22 to form the fine lines 25.
  • the surface of the semiconductor substrate is hydrophobic, and bleeding may occur in the fine lines 25 due to the familiarity with ink.
  • the ink viscosity is limited by a mechanism that discharges from the inkjet head 23, it is difficult to form a thick film mask, and the diffusion control capability may be insufficient.
  • This problem is not limited to the back electrode type solar cell, but is also a problem common to other semiconductor devices in which a thin-line doping diffusion layer portion needs to be provided.
  • the present invention has been made in view of the above problems, and provides a method for manufacturing a semiconductor device capable of stably suppressing a decrease in characteristics of the semiconductor device.
  • the method for manufacturing a semiconductor device of the present invention includes a step of applying a masking ink to a semiconductor substrate to form a mask and a step of forming a diffusion layer, and before, during and after applying the masking ink. It includes one of a step of heating the masking ink and a step of irradiating the masking ink with light at at least one later timing.
  • the heating step includes a mode performed by heating the semiconductor substrate.
  • the semiconductor substrate is preferably a silicon substrate.
  • the masking ink preferably contains at least one of a SiO 2 precursor and a TiO 2 precursor.
  • the masking ink preferably contains at least one of a photocurable resin and a thermosetting resin.
  • the method for manufacturing a semiconductor device of the present invention includes an aspect including a step of baking the masking ink after the step of heating the masking ink or the step of irradiating the masking ink with light.
  • the step of heating the masking ink or the step of irradiating the masking ink with light at least one timing before, during and after the masking ink is applied. Since any one of the steps is included, a fine-line doping portion can be provided with high accuracy in the semiconductor substrate, and as a result, deterioration in characteristics of the semiconductor device including the semiconductor substrate can be suppressed.
  • FIG. 3A and FIG. 3B are schematic diagrams illustrating the masking ink application and heating method in the present invention.
  • FIG. 4A is a diagram showing measured values of the height and width of the mask formed on the semiconductor substrate in Reference Example 1
  • FIG. 4B is a mask formed on the semiconductor substrate in Reference Example 2. It is a figure which shows the actual value of height and width
  • FIG. 5A is a diagram showing measured values of the height and width of the mask formed on the semiconductor substrate in Reference Example 3, and FIG.
  • FIG. 5B is a mask formed on the semiconductor substrate in Reference Example 4.
  • FIG. 5C is a diagram showing measured values of the height and width of the mask formed on the semiconductor substrate in Reference Example 5.
  • FIG. It is a typical top view of an example of the back of a back electrode type solar cell produced by an example of a manufacturing method of the present invention. It is a typical top view of other examples of the back of a back electrode type solar cell produced by an example of the manufacturing method of the present invention. It is a schematic plan view of still another example of the back surface of the back electrode type solar cell manufactured by an example of the manufacturing method of the present invention. It is a schematic diagram illustrating the coating method of the masking ink by the conventional inkjet system.
  • FIG. 1 shows a schematic cross-sectional view of an example of a back electrode type solar cell which is an example of the semiconductor device of the present invention.
  • the back electrode type solar cell shown in FIG. 1 includes a semiconductor substrate 10, a first conductivity type dopant diffusion layer 12 and a second conductivity type dopant diffusion provided on one surface of the semiconductor substrate 10 so as to be spaced from each other.
  • a first conductivity type electrode 14 and a second conductivity type electrode 15 that are electrically connected are provided.
  • FIG. 2A is a schematic cross-sectional view of FIGS. 2A to 2I
  • FIG. 3A and FIG. 3B are schematic views showing an example of the semiconductor device of the present invention. An example of the manufacturing method of the solar cell shown in 1 is demonstrated.
  • a semiconductor substrate 10 is prepared, and a masking ink is applied to the entire surface of the light receiving surface (hereinafter sometimes simply referred to as “light receiving surface”). Then, a mask 30 is formed.
  • Examples of the semiconductor substrate 10 include a silicon substrate and a substrate made of a compound semiconductor such as silicon carbide, arsenic gallium, and gallium nitride.
  • a silicon substrate is used as the semiconductor substrate 10
  • a silicon substrate from which slice damage caused by slicing a silicon ingot is removed may be used.
  • the removal of the slice damage can be performed, for example, by etching the surface of the silicon substrate after slicing with a mixed acid of hydrogen fluoride aqueous solution and nitric acid or an alkaline aqueous solution such as sodium hydroxide.
  • the size and shape of the semiconductor substrate 10 are not particularly limited.
  • the semiconductor substrate 10 has a rectangular surface with a thickness of 100 ⁇ m to 300 ⁇ m and a side length of 100 mm to 200 mm, and a so-called electronic device. It can have a circular shape used in the above.
  • the ink used when forming a known mask can be used.
  • the coating method is not particularly limited, and may be performed by screen printing, spin coating, spray coating, or the like.
  • the thickness of the mask 30 formed on the light receiving surface side is not particularly limited as long as it exhibits a mask function, and may be, for example, 200 nm to 800 nm.
  • the mask 30 is formed by baking the masking ink after applying the masking ink, heating and drying the entire semiconductor substrate 10.
  • an opening 16a is partially provided on the surface opposite to the light receiving surface side on which the mask 30 of the semiconductor substrate 10 is formed (hereinafter sometimes referred to simply as “back surface”).
  • masking ink is applied and dried to form a diffusion control mask 31.
  • the diffusion control mask 31 refers to a film having a control function by suppressing diffusion of dopant. Diffusion of the dopant occurs only in the portion where the mask is not formed on the semiconductor substrate by the masking ink (hereinafter, simply referred to as “doping region”). Therefore, by forming the diffusion control mask 31 using the masking ink, it is possible to easily manufacture the doped region and the region where the dopant is not diffused. Fine patterning of the p-type doping region can be formed.
  • the step of forming the diffusion control mask 31 provided on the back surface of the semiconductor substrate 10 in this way at least one of the masking ink is applied to the semiconductor substrate 10 before, during and after application.
  • it includes one of a step of heating the masking ink and a step of irradiating the masking ink with light.
  • the mask 31 formed by the masking ink is formed into a thin line and a thick film by including one of the process of heating the masking ink for diffusion control and the process of irradiating the masking ink with light. Can do.
  • examples of the method for applying the masking ink include application by an inkjet method, spray application, and dispenser application.
  • the viscosity of the masking ink is preferably adjusted to a range of 5 mPa ⁇ s to 25 mPa ⁇ s at room temperature (25 ° C.), preferably 10 mPa ⁇ s to 20 mPa ⁇ s. More preferably, it is as follows.
  • the conventional mask forming method cannot form the mask 31 having a thickness of, for example, 500 nm by a single application, and requires a plurality of application processes. In such a case, it is difficult to apply a plurality of times of application to the same location precisely, and it is difficult to keep the line width of the mask 31 constant.
  • the present invention includes either one of the step of heating the masking ink for forming the diffusion control mask 31 or the step of irradiating the masking ink with light as described above.
  • the mask 31 can be formed with a thin line width of 100 ⁇ m or less. Note that the upper limit of the line width can be more than 100 ⁇ m.
  • the thickness of the mask 31 for diffusion control can be set to 500 nm or more in one coating step even if the line width of the thin line is 100 ⁇ m or less.
  • the spacing between adjacent masks 31 is preferably 50 ⁇ m to 1500 ⁇ m.
  • the line width of the diffusion control mask 31 is 100 ⁇ m or less, the effect of the manufacturing method of the present invention that does not cause ink bleeding is obtained. It is remarkable.
  • the distance between the masks 31 can be greater than 100 ⁇ m or greater than 1500 ⁇ m where the above effect is remarkable.
  • the step of heating the masking ink is a step of preventing the ink from bleeding to the back surface of the semiconductor substrate 10 by heating the masking ink.
  • the masking ink is applied by the ink jet method.
  • the ink 24 held by the ink jet head 23 and ejected at a predetermined ejection pressure is applied onto the semiconductor substrate 10.
  • the ink-jet head 23 moves in the direction of arrow A in FIGS. 3A and 3B and forms a thin line 25 on the semiconductor substrate 10 as shown in FIGS. 3A and 3B.
  • Masking ink is applied.
  • the semiconductor substrate 10 is heated by a heating device such as a heater provided in the stage 21 on which the semiconductor substrate 10 is loaded, thereby applying the masking applied.
  • the ink 24 can be heated indirectly.
  • the entire semiconductor substrate 10 may be heated, but due to the heat conduction from the semiconductor substrate 10 to the inkjet head 23, the masking ink 24 before ejection is heated and the viscosity of the ink 24 changes, resulting in an ejection characteristic.
  • the stage 21 is provided below the semiconductor substrate 10 or on the side opposite to the surface where the ink 24 is applied, as shown in FIGS. It is preferable to perform partial heating.
  • Such heating may be performed by heating the semiconductor substrate 10 before applying the masking ink 24, heating the semiconductor substrate 10 during application of the masking ink 24, or immediately after applying the masking ink 24. This can be done by heating the substrate 10.
  • the heating of the masking ink may be performed by heating the ink application surface side of the semiconductor substrate 10, for example, in addition to the heating by the stage 21 as shown in FIGS. 3 (a) and 3 (b).
  • such heating is performed by irradiating light applied to a portion where the masking ink 24 is applied from a light irradiation port 26 of a light irradiation device provided in the inkjet head 23.
  • Can do in the case where the coated surface side of the semiconductor substrate 10 is heated, as described above, for example, partially like a soldering iron from the viewpoint of preventing the influence on the masking ink 24 before ejection due to heat conduction.
  • a heating device capable of heating or a light irradiation device as shown in FIG. 3B is provided on the leading side of the inkjet head 23 to perform light irradiation, thereby applying a portion to which the masking ink 24 is applied. It is preferable that the heating is performed immediately before the heating, or the vicinity where the masking ink 24 is applied is heated immediately after the coating.
  • the embodiment is not limited to the embodiment in which the semiconductor substrate or the masking ink 24 is directly heated as described above. For example, the temperature of the atmosphere where the masking ink 24 is discharged may be increased with a heated soldering iron. The effect of the present invention is exhibited.
  • the ink viscosity up to the discharge point is limited by the discharge pressure in the above-described ink jet method or the like. Therefore, the masking ink 24 that has already been adjusted to a viscosity suitable for the discharge is used. It is not beneficial to heat.
  • the temperature of the ink application surface of the semiconductor substrate 10 may be in the range of 40 ° C. to 80 ° C., and more preferably 50 ° C. to 60 ° C.
  • the heating time is not particularly limited.
  • the masking ink 24 for forming the diffusion control mask 31 preferably contains at least one of a SiO 2 precursor and a TiO 2 precursor. It is considered that the SiO 2 precursor is usually present in the form of Si (OH) 4 in the masking ink 24 before coating, and is changed to SiO 2 by a drying process to serve as a diffusion control mask 31. To play a role.
  • a substance represented by the general formula: R 1 n Si (OR 2 ) 4-n such as TEOS (tetraethyl orthosilicate) (R 1 is a methyl group, an ethyl group or a phenyl group)
  • R 2 is a methyl group, an ethyl group, an n-propyl group or an isopropyl group, and n is 0, 1 or 2), siloxane, polysiloxane and the like.
  • a TiO 2 precursor is formed by a substance represented by R 3 n Ti (OR 4 ) 4-n such as TPT (tetraisopropoxytitanium) (R 3 is methyl).
  • TPT tetraisopropoxytitanium
  • R 3 is methyl
  • R 4 is methyl group, ethyl group, n-propyl group or isopropyl group, n is 0, 1 or 2), TiCl 4 , TiF 4 , TiOSO 4 etc.
  • the main component of the mask 31 for diffusion control formed by the masking ink 24 is SiO 2 and / or TiO 2 .
  • the concentration of the SiO 2 precursor and / or the TiO 2 precursor in the masking ink 24 is preferably 5% by mass to 30% by mass, Desirably, the content is 10% by mass to 20% by mass.
  • the masking ink 24 forming the diffusion control mask 31 contains a solvent.
  • a known alcohol, ether, or hydrophilic ester may be used according to the above-described ejection efficiency. Specifically, alcohol such as water, methanol, ethanol, isopropyl alcohol, ethylene glycol, methyl cellosolve, methyl cellosolve acetate, ethyl cellosolve, diethyl cellosolve, cellosolve acetate, ethylene glycol monophenyl ether, methoxymethoxyethanol, ethylene glycol mono Acetate, ethylene glycol diacetate, diethylene glycol, diethylene glycol monomethyl ether, diethylene glycol monoethyl ether acetate, diethylene glycol monobutyl ether, diethylene glycol monobutyl ether acetate, diethylene glycol dimethyl ether, diethylene glycol methyl ethyl ether, diethylene glycol diethyl ether, die Lenglycol acetate, tri
  • hydrophilic esters such as ethyl acetate, ethyl formate, propyl formate, methyl acetate, and ethyl acetate.
  • solvents may be used, or a plurality of solvents may be mixed and used. Of these, it is desirable to use butyl cellosolve or N-methyl-2-pyrrolidone or a mixture of both as the solvent.
  • the masking ink 24 that forms the diffusion control mask 31 may contain a known additive such as a thickener. Since the thickener is used to adjust the viscosity, the thickener may not be used depending on the composition of the ink 24.
  • thickeners for example, ethyl cellulose, polyvinyl pyrrolidone, bentonite, generally inorganic rheological additives for various polar solvent mixtures, nitrocellulose and other cellulose compounds, starch, gelatin, alginic acid, Aerosil® Highly dispersible amorphous silicic acid such as, polyvinyl butyral such as Mowital (registered trademark), thermoplastic polyamide resin such as sodium carboxymethyl cellulose, Eurelon (registered trademark), organic castor oil derivatives such as Thixin R (registered trademark), Diamide waxes such as Thixatrol plus (registered trademark), swollen polyacrylates such as Rheolate (registered trademark), polyether
  • the concentration of the thickener in the masking ink 24 is preferably 5% by mass to 15% by mass, and more preferably 8% by mass to 12% by mass so that the ink 24 has the above viscosity.
  • the semiconductor substrate 10 is heated at 400 to 1000 ° C. for 10 to 60 minutes, for example, to sinter SiO 2 contained in the masking ink 24 to form the mask 31. .
  • the first conductivity type dopant diffusion layer 12 is formed by diffusing the first conductivity type dopant from the opening 16 a of the diffusion control mask 31 to the back surface of the semiconductor substrate 10.
  • Examples of the method of forming the first conductivity type dopant diffusion layer 12 include vapor phase diffusion and coating diffusion in which a dopant diffusing agent is applied.
  • a method for diffusing a dopant by vapor phase diffusion will be described. The semiconductor substrate 10 is placed in a furnace and, for example, the first conductivity type dopant is diffused at 800 to 1000 ° C. for 20 to 100 minutes, so that a portion corresponding to the opening 16a of the diffusion control mask 31 is formed.
  • the first conductivity type dopant is diffused into the semiconductor substrate 10 to form the first conductivity type dopant diffusion layer 12 which is a high concentration doping region.
  • coating diffusion will be described.
  • the coating method for example, spin coating, spray coating, coating using a dispenser, inkjet coating, screen printing, letterpress printing, intaglio printing, or lithographic printing can be used.
  • first conductivity type dopant diffusing agent one containing a first conductivity type dopant source can be used.
  • the first conductivity type dopant source when the first conductivity type is n-type, for example, , Phosphate, phosphorus oxide, diphosphorus pentoxide, phosphoric acid or a compound containing a phosphorus atom such as an organic phosphorus compound can be used alone or in combination of two or more, and the first conductivity type is p-type
  • compounds containing boron atoms and / or aluminum atoms such as boron oxide, boric acid, organoboron compounds, boron-aluminum compounds, organoaluminum compounds or aluminum salts may be used alone or in combination of two or more. Can be used.
  • a component other than the first conductivity type dopant source of the first conductivity type dopant diffusing agent for example, a material containing a solvent, a silane compound, and a thickener can be used.
  • the thickener is used for the purpose of adjusting the viscosity, and the thickener may not be contained in the dopant diffusing agent.
  • examples of the solvent include water, methanol, ethanol, ethylene glycol monobutyl ether, diethylene glycol monobutyl ether, propylene glycol monomethyl ether, dipropylene glycol monomethyl ether, 1,2-propanediol, 1,4-butanediol, , 3-butanediol, dioxane, trioxane, tetrahydrofuran, tetrahydropyranmethylal, diethyl acetal, methyl ethyl ketone, methyl isobutyl ketone, diethyl ketone, acetonyl acetone, diacetone alcohol, methyl formate, ethyl formate, propyl formate, methyl acetate, acetic acid Examples thereof include ethyl, acetic anhydride, N-methylpyrrolidone and the like.
  • a solvent can be used individually by 1 type or in mixture of 2 or more types.
  • silane compound for example, those represented by the following general formula (I) can be used.
  • R 5 represents a methyl group, an ethyl group or a phenyl group.
  • R 6 represents a linear or branched alkyl group having 1 to 4 carbon atoms such as a methyl group, an ethyl group, a propyl group, an isopropyl group, or a butyl group.
  • n represents an integer of 0 to 4.
  • silane compound represented by the above general formula (I) examples include tetramethoxysilane, tetraethoxysilane, tetrapropoxysilane, tetrabutoxysilane, and salts thereof (such as tetraethylorthosilicate).
  • a silane compound can be used individually by 1 type, or can use 2 or more types together.
  • thickener examples include castor oil, bentonite, nitrocellulose, ethyl cellulose, polyvinyl pyrrolidone, starch, gelatin, alginic acid, amorphous silicic acid, polyvinyl butyral, sodium carboxymethyl cellulose, polyamide resin, organic castor oil derivative, Examples thereof include diamide wax, swollen polyacrylate, polyether urea-polyurethane, polyether-polyol and the like.
  • a thickener can be used individually by 1 type, or can use 2 or more types together.
  • the mask 31 for diffusion control can be removed by immersing in a hydrofluoric acid aqueous solution having a concentration of about 10% for about 1 minute, for example.
  • an opening 17a is partially provided on the back surface of the semiconductor substrate 10, and the masking ink 24 is applied and dried to form a diffusion control mask 32.
  • the mask 32 can be formed by the same process and conditions as the diffusion control mask 31 (FIG. 2B) provided for diffusing the first conductivity type dopant. That is, in the step of forming the diffusion control mask 32, the step of heating the masking ink 24 at least one of the timings before, during and after the masking ink 24 is applied to the semiconductor substrate 10.
  • the mask 32 formed by the masking ink 24 can be formed into a thin line and a thick film.
  • a second conductivity type dopant having a conductivity type opposite to the first conductivity type is diffused from the opening 17a of the diffusion control mask 32 to the back surface of the semiconductor substrate 10.
  • the second conductivity type dopant diffusion layer 13 is formed.
  • the second conductivity type dopant diffusion layer 13 can be formed by the same method as the first conductivity type dopant diffusion layer 12.
  • the first conductivity type and the second conductivity type are: when the first conductivity type is p-type, when the second conductivity type is n-type, and when the first conductivity type is n-type, the second conductivity type is n-type.
  • boron or aluminum can be used as the p-type dopant, and phosphorus or the like can be used as the n-type dopant.
  • the diffusion control mask 32 and the mask 30 are removed by immersing the semiconductor substrate 10 in, for example, an aqueous hydrofluoric acid solution having a concentration of about 10% for about 1 minute.
  • a texture structure 18 made of, for example, pyramidal irregularities is formed on the light receiving surface of the semiconductor substrate 10.
  • the texture structure 18 can be formed, for example, by etching the light receiving surface of the semiconductor substrate 10.
  • Etching of the light-receiving surface of the semiconductor substrate 10 is performed by using, for example, a solution obtained by adding isopropyl alcohol to an alkaline aqueous solution such as sodium hydroxide or potassium hydroxide, for example, at 70 ° C. or higher and 80 ° C. when the semiconductor substrate 10 is formed of a silicon substrate. This can be performed by etching the light-receiving surface of the semiconductor substrate 10 using a heated etching solution.
  • the semiconductor substrate 10 is kept at about 75 to 85 ° C., and 1 to 10% by mass of potassium hydroxide or sodium hydroxide in which 1 to 10% by mass of isopropyl alcohol is added as a surfactant to a potassium hydroxide aqueous solution or the like.
  • the aqueous solution is heated to 70 ° C. or higher and 80 ° C. or lower as described above, and the light receiving surface of the semiconductor substrate 10 is immersed in this solution for 10 to 60 minutes, thereby forming the texture structure 18 on the light receiving surface.
  • any known method can be used as long as the texture structure 18 that suppresses incident light reflection can be formed on the light receiving surface, such as a method using an aqueous hydrazine solution. it can.
  • the texture structure 18 may not be formed, but the texture structure 18 is preferably formed in order to increase the amount of sunlight incident on the semiconductor substrate 10.
  • a passivation film 11 is formed on the light receiving surface on which 18 is formed.
  • the passivation film 11 formed on the light receiving surface is a film that functions as a so-called antireflection film.
  • the passivation film 11 for example, a silicon oxide film, a silicon nitride film, or a stacked body of a silicon oxide film and a silicon nitride film can be used. Further, the passivation film 11 can be formed by, for example, a plasma CVD method.
  • a part of the passivation film 11 on the back surface of the semiconductor substrate 10 is removed to form a contact hole 16b and a contact hole 17b, and the first conductivity type is formed from the contact hole 16b.
  • the surface of the dopant diffusion layer 12 is exposed, and the surface of the second conductivity type dopant diffusion layer 13 is exposed from the contact hole 17b.
  • a resist pattern having openings at portions corresponding to the formation positions of the contact hole 16b and the contact hole 17b is formed on the passivation film 11 by using a photolithography technique.
  • a method of removing the passivation film 11 later from the opening of the resist pattern by etching or the like, or by applying an etching paste to the portion of the passivation film 11 corresponding to the formation positions of the contact hole 16b and the contact hole 17b and then heating the passivation film 11 It can be formed by a method of removing the film 11 by etching.
  • etching paste for example, a material containing phosphoric acid as an etching component and water, an organic solvent and a thickener as components other than the etching component can be used.
  • organic solvent for example, at least one kind such as ethylene glycol, ethylene glycol monobutyl ether, propylene carbonate, or N-methyl-2-pyrrolidone can be used.
  • a thickener at least 1 sort (s), such as a cellulose, ethylcellulose, a cellulose derivative, nylon 6, or polyvinylpyrrolidone, can be used, for example.
  • the first conductivity type electrode 14 electrically connected to the first conductivity type dopant diffusion layer 12 through the contact hole 16b is formed, and the second conductivity through the contact hole 17b.
  • a second conductivity type electrode 15 electrically connected to the conductivity type dopant diffusion layer 13 is formed.
  • first conductivity type electrode 14 and the second conductivity type electrode 15 for example, electrodes made of metal such as silver can be used.
  • a back electrode type solar cell can be produced by the method for manufacturing a solar cell in the present embodiment.
  • FIG. 6 shows a schematic plan view of an example of the back surface of the back electrode type solar cell produced by the manufacturing method of the present invention.
  • a plurality of strip-shaped first conductivity type electrodes 14 and a plurality of strip-shaped second conductivity type electrodes 15 are alternately arranged one by one. All the first conductivity type electrodes 14 are electrically connected to one strip-shaped first conductivity type current collecting electrode 14a, and all the second conductivity type electrodes 14 are arranged at intervals. 15 is electrically connected to one strip-shaped second-conductivity-type collecting electrode 15a.
  • a high-concentration first conductivity type dopant diffusion layer 12 is disposed below each of the plurality of strip-shaped first conductivity type electrodes 14, and the plurality of strip-shaped second conductivity types.
  • the second conductivity type dopant diffusion layer 13 is disposed below each of the electrodes 15 for use, but the shape and size of the first conductivity type dopant diffusion layer 12 and the second conductivity type dopant diffusion layer 13 are as follows. There is no particular limitation.
  • first conductivity type dopant diffusion layer 12 and the second conductivity type dopant diffusion layer 13 may be formed in a strip shape along each of the first conductivity type electrode 14 and the second conductivity type electrode 15,
  • the first conductivity type electrode 14 and the second conductivity type electrode 15 may be formed in a dot shape in contact with each part.
  • FIG. 7 shows a schematic plan view of another example of the back surface of the back electrode type solar cell produced by the manufacturing method of the present invention.
  • the first conductivity type electrode 14 and the second conductivity type electrode 15 are each formed in a strip shape extending in the same direction (extending in the vertical direction in FIG. 7), and the semiconductor substrate One of them is alternately arranged on the back surface of 10 in the direction orthogonal to the extension direction.
  • FIG. 8 shows a schematic plan view of still another example of the back surface of the back electrode type solar cell produced by the manufacturing method of the present invention.
  • the first conductivity type electrode 14 and the second conductivity type electrode 15 are each formed in a dot shape, and the row of the first conductivity type electrodes 14 in a dotted shape (FIG. 8).
  • the second conductive type electrodes 15 are alternately arranged one by one on the back surface of the semiconductor substrate 10. Yes.
  • first conductivity type dopant diffusion layer 12 and one second conductivity type dopant diffusion layer 13 are formed on the semiconductor substrate 10 for convenience of explanation.
  • a plurality of first conductivity type dopant diffusion layers 12 and a plurality of second conductivity type dopant diffusion layers 13 may actually be formed.
  • the present invention includes a step of heating the masking ink 24 before, during or after application of the ink 24, so that the masking ink 24 can be applied to the back surface of the semiconductor substrate 10 without heating. It is possible to prevent the ink 24 from bleeding on the back surface of the semiconductor substrate 10 when applied to the substrate. Therefore, in the present invention, since the diffusion preventing masks 31 and 32 can be accurately formed at desired positions on the semiconductor substrate 10, the dopant diffusion layers 12 and 13 can also be accurately formed at desired positions. As a result, it is possible to suppress deterioration of characteristics of a semiconductor device such as a solar battery.
  • the semiconductor device instead of the step of thinning the masking ink 24 by heating the substrate in the first embodiment, the semiconductor device includes a step of irradiating the masking ink 24 with light on the substrate.
  • the manufacturing method will be described. Since each process of the semiconductor device manufacturing method other than the light irradiation process is the same as that of the first embodiment, the description thereof is omitted.
  • the thin film can be formed on the semiconductor substrate 10 by heating the ink 24 before and after application by the heat of light irradiation. Further, in the heating by the heating device provided in the stage 21 shown in FIG. 3A and FIG. 3B, more partial heating is possible in order to avoid the influence of heat on the inkjet head 23. It is preferable to include heating by light irradiation.
  • the light irradiation can be performed by laser irradiation or halogen lamp irradiation.
  • a conventionally known device may be provided so as to be guided or driven by the ink jet head 23 or may be provided separately from the ink jet head 23 at a position where the back surface of the semiconductor substrate 10 can be heated. it can.
  • thermosetting resin in the masking ink 24 for forming the diffusion control masks 31 and 32 as described later.
  • thermosetting resin it is preferable to use fine particles having a particle diameter in the range of 1 ⁇ m to 10 ⁇ m, for example, from the viewpoint of viscosity.
  • thermosetting resin By containing a thermosetting resin in the masking ink 24 and irradiating the masking ink 24 with light before the masking ink 24 discharged from the inkjet head 23 is applied onto the semiconductor substrate 10, Since the curable resin is cured, the viscosity of the masking ink 24 can be made higher than when the ink is discharged. In order to reduce bleeding when the ink 24 ejected from the inkjet head 23 lands on the semiconductor substrate 10, although depending on the thermosetting resin, for example, the concentration of the thermosetting resin in the masking ink 24 is reduced.
  • the content is preferably 1% by mass to 20% by mass, more preferably 3% by mass to 10% by mass.
  • the output to the ink 24 using the laser was 1000W / cm 2 ⁇ 5000W / cm 2, 5 seconds or less than 0.5 seconds
  • the inkjet head 23 It is preferable to irradiate the masking ink 24 before being applied to the semiconductor substrate 10 or applied to the semiconductor substrate 10 or the masking ink 24 immediately after being applied to the semiconductor substrate 10 (see FIG. 3B).
  • thermosetting resin may be included in the masking ink 24 instead of the thermosetting resin or together with the thermosetting resin.
  • UV irradiation instead of the laser irradiation and halogen lamp irradiation described above.
  • the line widths of the masks 31 and 32 for diffusion control can be formed to 100 ⁇ m or less. It is. Note that the upper limit of the line width of the diffusion control masks 31 and 32 may exceed 100 ⁇ m. Further, the thickness of the diffusion control masks 31 and 32 can be set to 350 nm or more in one coating process even if the line width of the thin line is 100 ⁇ m or less. Further, the interval between adjacent masks is preferably 50 ⁇ m to 1500 ⁇ m, and when it is 100 ⁇ m or less, the effect of the production method of the present invention that does not cause bleeding of the ink 24 is remarkable.
  • the masking ink 24 includes a step of irradiating the masking ink 24 before, during or after the application of the ink 24.
  • the ink 24 can be prevented from bleeding on the back surface of the semiconductor substrate 10. Therefore, in the present invention, since the diffusion preventing masks 31 and 32 can be accurately formed at desired positions on the semiconductor substrate 10, the dopant diffusion layers 12 and 13 can also be accurately formed at desired positions. As a result, it is possible to suppress deterioration of characteristics of a semiconductor device such as a solar battery.
  • a so-called back contact type solar cell such as an MWT (Metal Wrap Through) cell (a solar cell having a part of an electrode disposed in a through hole provided in a semiconductor substrate) (Solar cells having a structure in which current is taken out from the back surface opposite to the light receiving surface of the solar cells) and double-sided electrode solar cells manufactured by forming electrodes on the light receiving surface and back surface of the semiconductor substrate, respectively.
  • MWT Metal Wrap Through
  • solar cells having a structure in which current is taken out from the back surface opposite to the light receiving surface of the solar cells
  • double-sided electrode solar cells manufactured by forming electrodes on the light receiving surface and back surface of the semiconductor substrate, respectively.
  • Example 1 A back electrode type solar cell was manufactured along the first embodiment.
  • a hydrophobic n-type silicon substrate was prepared by removing a slice damage layer of an n-type silicon wafer having a square surface with a side of 100 mm and a thickness of about 200 ⁇ m with a sodium hydroxide solution.
  • an oxide film having a thickness of 300 nm was formed on one surface of the n-type silicon substrate as a mask by baking after applying a masking ink.
  • a masking of 15 mPa ⁇ s at a composition of TEOS 20% by mass, water-containing solvent 80% by mass, and a viscosity of 25 ° C. by an inkjet method was applied.
  • the ejection conditions for the masking ink from the inkjet were an ejection frequency of 20 kHz, an inkjet head moving speed of 50 mm / s, and an ejection voltage of 24V.
  • the n-type silicon substrate is loaded on the stage, and the surface of the n-type silicon substrate at the ink application location is set to 50 ° C. immediately before the masking ink is applied by the heating device (heater) provided for this stage, and discharged from the inkjet head The ink was set to be applied. Thereafter, the masking ink was dried at 200 ° C. for 10 minutes.
  • the masking ink was baked at 500 ° C. to 800 ° C. for 30 minutes in a mixed atmosphere of oxygen and nitrogen to form a diffusion control mask made of an oxide film having a line width of 1000 ⁇ m and a thickness of 1 ⁇ m.
  • a p-type dopant diffusion layer was formed by gas-phase diffusion of the p-type dopant from the opening.
  • the diffusion preventing mask including the step of heating the masking ink is performed according to the above or the method for forming the diffusion preventing mask. Formed again.
  • an n-type dopant diffusion layer was formed by vapor-phase diffusion of the n-type dopant from the opening. Thereafter, the mask for preventing diffusion on the back surface and the mask on the front surface were removed, and a texture structure was formed on the front surface side.
  • FIG. 4A shows the masking ink used in Example 1 in FIG. 4A.
  • the masking ink was applied and heated on the same n-type silicon substrate as in Example 1 under the discharge conditions and heating conditions in Example 1 above.
  • FIG. 4B shows the results of the line width and thickness of the mask formed when heating was not performed under the above conditions (Reference Example 2). From these results, it can be seen that when the n-type silicon substrate is heated as in Example 1, a mask having a sufficiently thin line width can be formed.
  • Reference Example 3 A mask was formed in the same manner as in Reference Example 1 except that the discharge conditions were changed from those in Reference Example 1.
  • FIG. 5A shows the results of the line width and thickness of the mask.
  • the ejection conditions were an ejection frequency of 50 kHz, an inkjet head moving speed of 50 mm / s, and an ejection voltage of 24V.
  • An increase in the discharge frequency is technically synonymous with an increase in the moving speed.
  • FIG. 5B shows the results of the line width and thickness of the mask.
  • FIG. 5C shows the results of the line width and thickness of the mask.
  • the present invention it is possible to provide a method for manufacturing a semiconductor device capable of stably suppressing a decrease in characteristics of the semiconductor device.
  • the method for manufacturing a semiconductor device of the present invention can be suitably used as a method for manufacturing a solar cell.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

　本発明の半導体装置の製造方法は、マスキング用インク（２４）を半導体基板（１０）に塗布してマスク（３１）を形成する工程と、拡散層（１２，１３）を形成する工程とを備え、マスキング用インク（２４）の塗布前、塗布中および塗布後の少なくともいずれか１つのタイミングで、マスキング用インク（２４）を加熱する工程およびマスキング用インク（２４）に光照射する工程の少なくとも一方の工程を含むことを特徴とする。

Description

半導体装置の製造方法
　本発明は、半導体装置の製造方法に関する。
　近年、エネルギ資源の枯渇の問題や大気中のＣＯ2の増加のような地球環境問題などからクリーンなエネルギの開発が望まれており、半導体装置の中でも特に太陽電池を用いた太陽光発電が新しいエネルギ源として開発、実用化され、発展の道を歩んでいる。
　太陽電池は、従来から、たとえば単結晶または多結晶のシリコン基板の受光面にシリコン基板の導電型と反対の導電型となる不純物を拡散することによってｐｎ接合を形成し、シリコン基板の受光面と受光面の反対側の裏面にそれぞれ電極を形成して製造された両面電極型太陽電池が主流となっている。また、両面電極型太陽電池においては、シリコン基板の裏面にシリコン基板と同じ導電型の不純物を高濃度で拡散することによって、裏面電界効果による高出力化を図ることも一般的となっている。
　また、シリコン基板の受光面に電極を形成せず、裏面のみに電極を形成した裏面電極型太陽電池についても研究開発が進められている（たとえば、特許文献１（特開２００７－０４９０７９号公報）参照）。
特開２００７－０４９０７９号公報
　特許文献１に記載の裏面電極型太陽電池の特性を向上させるためには、シリコン基板の裏面のｐ型ドーパント拡散層およびｎ型ドーパント拡散層はそれぞれ微細な線幅で形成することが好ましい。このような微細な細線を達成するためには、拡散制御用マスクを所望のドーパント拡散領域外において精度良く形成する必要がある。
　しかしながら、このようなマスクを溶媒を含むマスキング用インクにより形成する場合、シリコン基板の表面においてマスキング用インクの滲みが発生することがあり、所望の細線よりも線幅が広く形成される場合がある。具体的には、図９に示すように、マスキング用インクをインクジェット方式により塗布する場合には、半導体基板２２上をインクジェットヘッド２３をたとえば図９中の矢印Ａの方向に移動させながら、インク２４を半導体基板２２上に塗布して細線２５を形成するのであるが、半導体基板表面は疎水性であり、インクとの馴染み性により細線２５に滲みが発生することがある。また、インクジェットヘッド２３から吐出する機構によりこのインク粘度が制限されるため、厚膜のマスクを形成することが難しく、拡散制御能力が不足してしまう場合があった。
　このようにｐ型ドーパント拡散層およびｎ型ドーパント拡散層の線幅が広く形成されたり、マスクの厚膜化が図れない場合には、所望のドーパント拡散層が形成されず、裏面電極型太陽電池の特性が大きく低下した規格外品となってしまうという問題があった。
　この問題は、裏面電極型太陽電池に限られた問題ではなく、細線のドーピング拡散層部分を設ける必要がある他の半導体装置においても共通する問題である。
　本発明は、上記問題に鑑みてなされたものであり、半導体装置の特性の低下を安定して抑制することができる半導体装置の製造方法を提供するものである。
　すなわち、本発明の半導体装置の製造方法は、マスキング用インクを半導体基板に塗布してマスクを形成する工程と、拡散層を形成する工程とを備え、マスキング用インクの塗布前、塗布中および塗布後の少なくともいずれか１つのタイミングで、マスキング用インクを加熱する工程またはマスキング用インクに光照射する工程のいずれか一方の工程を含むことを特徴とする。
　本発明において上記加熱する工程は、半導体基板を加熱することにより行なう態様を含む。
　上記半導体基板は、シリコン基板であることが好ましい。また上記マスキング用インクは、ＳｉＯ2前駆体およびＴｉＯ2前駆体のうち少なくとも１つの前駆体を含むことが好ましい。ここで、マスキング用インクは、光硬化性樹脂および熱硬化性樹脂の少なくとも一方の樹脂を含むことが好ましい。
　本発明の半導体装置の製造方法には、上記マスキング用インクを加熱する工程後またはマスキング用インクに光照射する工程後に、マスキング用インクを焼成する工程を含む態様が含まれる。
　本発明の半導体装置の製造方法によれば、マスキング用インクの塗布前、塗布中および塗布後の少なくともいずれか１つのタイミングで、マスキング用インクを加熱する工程またはマスキング用インクに光照射する工程のいずれか一方の工程を含むので、半導体基板に精度良く細線のドーピング部分を設けることができ、その結果、該半導体基板を含む半導体装置の特性低下を抑制することができる。
本発明の裏面型太陽電池の一例の概略断面図である。 図２（ａ）～図２（ｉ）は、図１の裏面型太陽電池の製造方法の一例を図解する模式的な断面図である。 図３（ａ）および図３（ｂ）は本発明におけるマスキング用インクの塗布および加熱方法を図解する模式図である。 図４（ａ）は参考例１において半導体基板上に形成されたマスクの高さおよび幅の実測値を示す図であり、図４（ｂ）は参考例２において半導体基板上に形成されたマスクの高さおよび幅の実測値を示す図である。 図５（ａ）は参考例３において半導体基板上に形成されたマスクの高さおよび幅の実測値を示す図であり、図５（ｂ）は参考例４において半導体基板上に形成されたマスクの高さおよび幅の実測値を示す図であり、図５（ｃ）は参考例５において半導体基板上に形成されたマスクの高さおよび幅の実測値を示す図である。 本発明の製造方法の一例によって作製された裏面電極型太陽電池の裏面の一例の模式的な平面図である。 本発明の製造方法の一例によって作製された裏面電極型太陽電池の裏面の他の一例の模式的な平面図である。 本発明の製造方法の一例によって作製された裏面電極型太陽電池の裏面のさらに他の一例の模式的な平面図である。 従来のインクジェット方式によるマスキング用インクの塗布方法を図解する模式図である。
　以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
　＜実施の形態１：加熱＋拡散＞
　図１に、本発明の半導体装置の一例である裏面電極型太陽電池の一例の模式的な断面図を示す。ここで、図１に示す裏面電極型太陽電池は、半導体基板１０と、半導体基板１０の一方の表面に互いに間隔を空けて設けられた第１導電型ドーパント拡散層１２および第２導電型ドーパント拡散層１３と、半導体基板１０の当該表面上および他方の表面であるテクスチャ構造１８上にそれぞれ形成されたパッシベーション膜１１と、第１導電型ドーパント拡散層１２および第２導電型ドーパント拡散層１３にそれぞれ電気的に接続する第１導電型用電極１４および第２導電型用電極１５とを備えている。
　以下に、図２（ａ）～図２（ｉ）の模式的な断面図および図３（ａ）および図３（ｂ）の模式図を参照して、本発明の半導体装置の一例である図１に示す太陽電池の製造方法の一例について説明する。
　まず、図２（ａ）に示すように半導体基板１０を用意して、その受光面となる側の面（以下において、単に「受光面」いうことがある）の全面にマスキング用インクを塗布してマスク３０を形成する。
　上記半導体基板１０としては、シリコン基板や、炭化ケイ素、ヒ素ガリウム、窒化ガリウムなどの化合物半導体からなる基板などを例示することができる。半導体基板１０としてシリコン基板を用いる場合には、たとえば、シリコンインゴットのスライスにより生じたスライスダメージを除去したシリコン基板を用いてもよい。なお、上記のスライスダメージの除去は、たとえば、スライス後のシリコン基板の表面をフッ化水素水溶液と硝酸との混酸または水酸化ナトリウムなどのアルカリ水溶液などでエッチングすることなどによって行なうことができる。
　また、半導体基板１０の大きさおよび形状は特に限定されず、たとえば厚さを１００μｍ以上３００μｍ以下とし、１辺の長さを１００ｍｍ以上２００ｍｍ以下とした四角形状の表面を有するものや、いわゆる電子デバイスに用いられる円形状を有するものとすることができる。
　上記マスク３０を形成するためのマスキング用インクとしては、公知のマスクを形成する際に用いられるインクを用いることができる。また、受光面全面に塗布することから、塗布方法は特に限定されず、スクリーン印刷やスピンコートによる塗布やスプレーによる塗布などにより行なえばよい。また、受光面側に形成されるマスク３０の厚みは、マスク機能を発揮する限り特に限定されず、たとえば２００ｎｍ～８００ｎｍとすればよい。
　マスキング用インクの種類にもよるが、上記マスク３０はマスキング用インクを塗布した後に、半導体基板１０全体を加熱して乾燥させた後に、マスキング用インクを焼成することで形成される。
　次に、図２（ｂ）に示すように半導体基板１０のマスク３０を形成した受光面側と反対の表面（以下において、単に「裏面」いうことがある）に部分的に開口部１６ａを設けてマスキング用インクを塗布して乾燥させて拡散制御用のマスク３１を形成する。拡散制御用のマスク３１とは、ドーパントの拡散を抑制し制御機能を有する膜をいう。半導体基板にマスキング用インクによりマスクが形成されていない部分（以下、単に「ドーピング領域」ということがある）のみにドーパントの拡散が生じる。したがって、マスキング用インクを用いて拡散制御用のマスク３１を形成することで、ドーピング領域とドーパントが拡散されない領域とを簡易に製造することが可能であるので、結果として簡易にｎ型ドーピング領域およびｐ型ドーピング領域の微細なパターニングを形成することができる。
　本発明においては、このように半導体基板１０の裏面に設ける拡散制御用のマスク３１を形成する工程において、マスキング用インクを半導体基板１０に塗布する前、塗布中および塗布した後の少なくともいずれか１つのタイミングにおいて、マスキング用インクを加熱する工程またはマスキング用インクに光照射する工程のいずれか一方の工程を含むことを特徴とする。拡散制御用のマスキング用インクを加熱する工程またはマスキング用インクに光照射する工程のいずれか一方の工程を含むことによって、マスキング用インクにより形成されるマスク３１を細線、かつ厚膜に形成することができる。
　本発明において、上記マスキング用インクの塗布方法としては、インクジェット方式による塗布、スプレー塗布、ディスペンサ塗布などが例示される。このような塗布方法においては、吐出効率の点から、マスキング用インクの粘度は室温（２５℃）において５ｍＰａ・ｓ以上２５ｍＰａ・ｓ以下の範囲に調整することが好ましく、１０ｍＰａ・ｓ以上２０ｍＰａ・ｓ以下とすることがより好ましい。
　上記マスキング用インクを用いた場合、従来のマスク形成方法では、たとえば５００ｎｍの厚みのマスク３１を一度の塗布で形成することはできず、複数回の塗布工程が必要となる。このような場合、複数回の塗布を精密に同じ箇所に行なうことは困難であり、マスク３１の線幅を一定に保つことは難しかった。
　一方、本発明は上記のように拡散制御用のマスク３１を形成するためのマスキング用インクを加熱する工程またはマスキング用インクに光照射する工程のいずれか一方の工程を含むので、たとえば、拡散制御用のマスク３１の線幅を１００μｍ以下の細い線幅で形成することが可能である。なお、線幅の上限は、１００μｍを超えるものとすることも可能である。また、拡散制御用のマスク３１の厚みは細線の線幅が１００μｍ以下であっても１度の塗布工程で５００ｎｍ以上とすることができる。また、隣接するマスク３１同士の間隔は５０μｍ～１５００μｍとすることが好ましく、拡散制御用のマスク３１の線幅を１００μｍ以下とする場合は、本発明のインクの滲みの発生しない製造方法の効果が顕著である。なお、特に緻密なパターンが要求されない場合、マスク３１同士の間隔は上記効果が顕著である１００μｍを超えるものや、１５００μｍを超えるものとすることができる。
　本発明においてマスキング用インクを加熱する工程は、マスキング用インクを加熱することによりマスキング用インクの半導体基板１０の裏面へのインク滲みを防止する工程である。以下において、インクジェット方式によりマスキング用インクを塗布する場合について図３（ａ）および図３（ｂ）を用いて説明する。インクジェット方式においては、インクジェットヘッド２３に保持され、所定の吐出圧で吐出されたインク２４が、半導体基板１０上に塗布される。インクジェットヘッド２３は図３（ａ）および図３（ｂ）中の矢印Ａの方向に移動して、半導体基板１０上に図３（ａ）および図３（ｂ）に示すように細線２５状にマスキング用インクが塗布される。
　その際に、図３（ａ）および図３（ｂ）に示すように半導体基板１０を積載したステージ２１に備えたヒータなどの加熱装置により半導体基板１０を加熱することで、塗布されたマスキング用インク２４を間接的に加熱することができる。なお、半導体基板１０の全体を加熱してもよいが、半導体基板１０からインクジェットヘッド２３への熱伝導により、吐出前のマスキング用インク２４が加熱されてインク２４の粘度が変化し、吐出特性に影響が及ぼされる虞があるので、図３（ａ）および図３（ｂ）に示すように上記ステージ２１は半導体基板１０の下方またはインク２４の塗布面と反対側に設け、また、半導体基板１０の部分的な加熱を行なうことが好ましい。このような加熱は、マスキング用インク２４を塗布する前に半導体基板１０を加熱するか、マスキング用インク２４の塗布中に半導体基板１０を加熱するか、または、マスキング用インク２４の塗布直後に半導体基板１０を加熱することにより行なうことができる。
　上記マスキング用インクの加熱は、図３（ａ）および図（ｂ）に示すようなステージ２１による加熱以外にも、たとえば半導体基板１０のインク塗布面側の加熱により行なってもよい。このような加熱は、例えば図３（ｂ）に示すように、インクジェットヘッド２３に設けられた光照射装置の光照射口２６から、マスキング用インク２４の塗布された部分への光照射により行なうことができる。ただし、半導体基板１０の塗布面側を加熱する場合は、上述のように、熱伝導による吐出前のマスキング用インク２４への影響を防止する点から、たとえば、はんだごてのように部分的に加熱が可能である加熱装置や、上記図３（ｂ）に示すような光照射装置をインクジェットヘッド２３の先導側に備えて光照射を行なうことにより、マスキング用インク２４が塗布される部分を塗布直前に予め加熱するか、または塗布直後にマスキング用インク２４が塗布された付近を加熱する態様が好ましい。また、半導体基板またはマスキング用インク２４を上記のように直接加熱する態様に限られず、たとえば、マスキング用インク２４が吐出された箇所の雰囲気温度を加熱した半田ごてなどにより昇温させることでも、本発明の効果は奏される。
　なお、本発明の製造方法において、上記のインクジェット方式などで、吐出時点までのインクの粘度は吐出圧により制約がかかっているので、すでに上記吐出に好適な粘度に調整されたマスキング用インク２４を加熱することは有益ではない。
　上記加熱する工程は、たとえば、半導体基板１０のインク塗布面の温度が４０℃～８０℃の範囲となればよく、５０℃～６０℃とすることがより好ましい。加熱時間は特に限定されない。
　上記拡散制御用のマスク３１を形成するためのマスキング用インク２４は、ＳｉＯ2前駆体およびＴｉＯ2前駆体のうち少なくとも一方を含むことが好ましい。ＳｉＯ2前駆体は、通常、塗布前のマスキング用インク２４中においてＳｉ（ＯＨ）4の形で存在していると考えられ、乾燥工程によりＳｉＯ2に変化して、拡散制御用のマスク３１としての役割を果たす。ＳｉＯ2前駆体を形成するものとして、他にＴＥＯＳ（テトラエチルオルソシリケート）のような一般式：Ｒ1 nＳｉ（ＯＲ2）4-nで示される物質（Ｒ1はメチル基、エチル基またはフェニル基、Ｒ2はメチル基、エチル基、ｎ－プロピル基またはイソプロピル基であり、ｎは０、１または２である）、シロキサン、ポリシロキサンなどが例示される。また、ＴｉＯ2前駆体を形成するのは、Ｔｉ（ＯＨ）4のほか、ＴＰＴ（テトライソプロポキシチタン）のようなＲ3 nＴｉ（ＯＲ4）4-nで示される物質（Ｒ3はメチル基、エチル基またはフェニル基、Ｒ4はメチル基、エチル基、ｎ－プロピル基またはイソプロピル基であり、ｎは０、１または２である）、ＴｉＣｌ4、ＴｉＦ4、ＴｉＯＳＯ4などが例示される。
　マスキング用インク２４により形成される拡散制御用のマスク３１は、インクにＳｉＯ2前駆体およびＴｉＯ2前駆体のうち少なくとも一方を含む場合、その主成分はＳｉＯ2および／またはＴｉＯ2となる。ここで上記細線でかつ厚膜のマスク３１を形成するために、マスキング用インク２４におけるＳｉＯ2前駆体および／またはＴｉＯ2前駆体の濃度は５質量％～３０質量％であることが好ましく、さらに望ましくは１０質量％～２０質量％である。
　上記拡散制御用のマスク３１を形成するマスキング用インク２４には、溶剤が含まれる。溶剤としては、公知のアルコール、エーテル、親水性のエステルから上記吐出効率にあわせて用いればよい。具体的には、水、メタノール、エタノール、イソプロピルアルコール、などのアルコール、エチレングリコール、メチルセロソルブ、メチルセロソルブアセテート、エチルセロソルブ、ジエチルセロソルブ、セロソルブアセテート、エチレングリコールモノフェニルエーテル、メトキシメトキシエタノール、エチレングリコールモノアセテート、エチレングリコールジアセテート、ジエチレングリコール、ジエチレングリコールモノメチルエーテル、ジエチレングリコールモノエチルエーテルアセテート、ジエチレングリコールモノブチルエーテル、ジエチレングリコールモノブチルエーテルアセテート、ジエチレングリコールジメチルエーテル、ジエチレングリコールメチルエチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールアセテート、トリエチルグリコール、トリエチレングリコールモノメチルエーテル、トリエチレングリコールモノエチルエーテル、テトラエチレングリコール、液体ポリエチレングリコール、プロピレングリコール、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノブチルエーテル、１－ブトキシエトキシプロパノール、ジプロピルグリコール、ジプロピレングリコールモノメチルエーテル、ジプロピレングリコールモノエチルエーテル、トリプロピレングリコールモノメチルエーテル、ポリプロピレングリコール、トリメチレングリコール、ブタンジアール、１，５－ペンタンジアール、ヘキシレングリコール、グリセリン、グリセリルアセテート、グリセリンジアセテート、グリセリルトリアセテート、トリメチロールプロピン、１，２，６－ヘキサントリオールまたはそれらの親水性誘導体、などの親水性多価アルコール、１，２－プロパンジオール、１，５－ペンタンジオール、オクタンジオール、などの脂肪族および芳香族多価アルコール、ならびにこれらの脂肪族および芳香族多価アルコールのエステルおよびエーテル、また、１，２－ブタンジオール、１，４－ブタンジオール、１，３－ブタンジオール、そしてジオキサン、トリオキサン、テトラヒドロフラン、テトラヒドロピランなどの親水性エーテル、さらに、メチラール、ジエチルアセタール、メチルエチルケトン、メチルイソブチルケトン、ジエチルケトン、アセトニルアセトン、ジアセトンアルコール、あるいはギ酸メチル、ギ酸エチル、ギ酸プロピル、酢酸メチル、酢酸エチルなどの親水性エステルなどが例示される。これらの溶剤は１種を用いてもよいし、複数の溶剤を混合して用いてもよい。これらのなかでも、溶剤として、ブチルセロソルブまたは、Ｎ－メチル－２－ピロリドンまたは双方の混合物を用いるのが望ましい。
　また、拡散制御用のマスク３１を形成するマスキング用インク２４には、増粘剤などの公知の添加剤を含めることができる。増粘剤は粘度を調整するために用いるので、インク２４の組成によっては増粘剤を用いない態様でとしてもよい。増粘剤を用いる場合は、たとえば、エチルセルロース、ポリビニルピロリドン、ベントナイト、種々の極性溶剤混合物用の一般に無機のレオロジー添加剤、ニトロセルロースおよびその他のセルロース化合物、デンプン、ゼラチン、アルギン酸、Aerosil（登録商標）などの高分散性非晶質ケイ酸、Mowital（登録商標）などのポリビニルブチラール、ナトリウムカルボキシメチルセルロース、Eurelon（登録商標）などの熱可塑性ポリアミド樹脂、Thixin　R（登録商標）などの有機ヒマシ油誘導体、Thixatrol　plus（登録商標）などのジアミド・ワックス、Rheolate（登録商標）などの膨潤ポリアクリル酸塩、ポリエーテル尿素－ポリウレタン、ポリエーテル－ポリオールなどを使用することが可能であるが、エチルセルロースまたはポリビニルピロリドンまたはこれらの混合物を用いるのが望ましい。インク２４の粘度が小さすぎるとインク２４がインクジェットヘッド２３から漏れ出す場合があり、一方、粘度が大きすぎるとインク２４が半導体基板１０に付着しにくくなるため、拡散制御用のマスク３１を形成するマスキング用インク２４における増粘剤の濃度を５質量％～１５質量％とすることが望ましく、８質量％～１２質量％として、インク２４が上記粘度となるように調整することがより望ましい。
　所望のパターンにマスキング用インク２４を塗布した後、半導体基板１０をたとえば４００～１０００℃で１０分～６０分間加熱しマスキング用インク２４に含まれるＳｉＯ2を焼結させて、マスク３１を形成させる。
　次に、図２（ｃ）に示すように上記拡散制御用のマスク３１の開口部１６ａから半導体基板１０の裏面に第１導電型のドーパントを拡散させて第１導電型ドーパント拡散層１２を形成する。この第１導電型ドーパント拡散層１２の形成方法にはたとえば気相拡散とドーパント拡散剤を塗布する塗布拡散などがある。まず、気相拡散によりドーパントを拡散させる方法について説明する。半導体基板１０を炉内に設置し、たとえば、８００～１０００℃で２０分～１００分間、第１導電型のドーパントを拡散させることにより、拡散制御用のマスク３１の開口部１６ａに相当する部分に第１導電型ドーパントが半導体基板１０内に拡散して、高濃度ドーピング領域である第１導電型ドーパント拡散層１２が形成される。次に塗布拡散について説明する。塗布方法にはたとえば、スピンコート塗布、スプレー塗布、ディスペンサを用いた塗布、インクジェット塗布、スクリーン印刷、凸版印刷、凹版印刷または平板印刷などを用いることができる。そのいずれかの方法により、開口部１６ａに相当する部分に第１導電型ドーパントを含む第１導電型ドーパント拡散剤を塗布し、たとえば、８００～１０００℃の炉内で２０～１００分間設置することで第１ドーパント拡散層１２が形成される。
　また、第１導電型ドーパント拡散剤としては、第１導電型ドーパント源を含むものを用いることができ、第１導電型ドーパント源としては、第１導電型がｎ型である場合には、たとえば、リン酸塩、酸化リン、五酸化二リン、リン酸または有機リン化合物のようなリン原子を含む化合物を単独でまたは２種以上併用して用いることができ、第１導電型がｐ型である場合には、たとえば、酸化ホウ素、ホウ酸、有機ホウ素化合物、ホウ素－アルミニウム化合物、有機アルミニウム化合物またはアルミニウム塩のようなホウ素原子および／またはアルミニウム原子を含む化合物を単独でまたは２種以上併用して用いることができる。
　また、第１導電型ドーパント拡散剤の第１導電型ドーパント源以外の成分としては、たとえば、溶媒と、シラン化合物と、増粘剤とを含むものなどを用いることができる。なお、増粘剤は粘度を調整する目的で使用するものであり、ドーパント拡散剤に増粘剤が含まれていなくてもよい。
　ここで、溶媒としては、たとえば、水、メタノール、エタノール、エチレングリコールモノブチルエーテル、ジエチレングリコールモノブチルエーテル、プロピレングリコールモノメチルエーテル、ジプロピレングリコールモノメチルエーテル、１，２－プロパンジオール、１，４－ブタンジオール、１，３－ブタンジオール、ジオキサン、トリオキサン、テトラヒドロフラン、テトラヒドロピランメチラール、ジエチルアセタール、メチルエチルケトン、メチルイソブチルケトン、ジエチルケトン、アセトニルアセトン、ジアセトンアルコール、ギ酸メチル、ギ酸エチル、ギ酸プロピル、酢酸メチル、酢酸エチル、無水酢酸、Ｎ－メチルピロリドンなどが挙げられる。溶媒は１種を単独でまたは２種以上を混合して用いることができる。
　また、シラン化合物としては、たとえば、以下の一般式（Ｉ）で表わされるものを用いることができる。
　Ｒ5 nＳｉ（ＯＲ6）4-n　…（Ｉ）
　上記の一般式（２）において、Ｒ5は、メチル基、エチル基またはフェニル基を示す。また、上記の一般式（Ｉ）において、Ｒ6は、メチル基、エチル基、プロピル基、イソプロピル基、ブチル基などの炭素数１～４の直鎖状または分岐鎖状のアルキル基を示す。また、上記の一般式（Ｉ）において、ｎは０～４の整数を示す。
　上記の一般式（Ｉ）で表わされるシラン化合物としては、たとえば、テトラメトキシシラン、テトラエトキシシラン、テトラプロポキシシラン、テトラブトキシシラン、それらの塩（テトラエチルオルトケイ酸塩など）が挙げられる。シラン化合物は１種を単独で使用または２種以上を併用することができる。
　また、増粘剤としては、たとえば、ヒマシ油、ベントナイト、ニトロセルロース、エチルセルロース、ポリビニルピロリドン、デンプン、ゼラチン、アルギン酸、非晶質ケイ酸、ポリビニルブチラール、ナトリウムカルボキシメチルセルロース、ポリアミド樹脂、有機ヒマシ油誘導体、ジアミド・ワックス、膨潤ポリアクリル酸塩、ポリエーテル尿素－ポリウレタン、ポリエーテル－ポリオールなどが挙げられる。増粘剤は１種を単独で使用または２種以上を併用することができる。
　その後、たとえば濃度１０％程度の弗化水素酸水溶液に１分間程度浸漬することで拡散制御用のマスク３１を除去することができる。
　次に、図２（ｄ）に示すように半導体基板１０の裏面に部分的に開口部１７ａを設けてマスキング用インク２４を塗布して乾燥させて拡散制御用のマスク３２を形成する。このマスク３２は、上記第１導電型のドーパントを拡散するために設けた拡散制御用のマスク３１（図２（ｂ））と同様の工程および条件により形成することができる。すなわち、拡散制御用のマスク３２を形成する工程において、マスキング用インク２４を半導体基板１０に塗布する前、塗布中および塗布した後の少なくともいずれか１つのタイミングにおいて、マスキング用インク２４を加熱する工程を含むことによって、マスキング用インク２４により形成されるマスク３２を細線、かつ厚膜に形成することができる。
　つづいて、図２（ｅ）に示すように、拡散制御用のマスク３２の開口部１７ａから半導体基板１０の裏面に第１導電型とは逆の導電型を有する第２導電型のドーパントを拡散させて第２導電型ドーパント拡散層１３を形成する。第２導電型ドーパント拡散層１３の形成方法は、上記第１導電型ドーパント拡散層１２と同様の方法により形成することが出来る。
　第１導電型と第２導電型とは、第１導電型をｐ型とする場合、第２導電型がｎ型であり、第１導電型をｎ型とする場合は、第２導電型がｎ型となる。ｐ型のドーパントとしてはたとえば、ボロンまたはアルミニウム用いることができ、ｎ型のドーパントとしては、たとえば、リンなどを用いることができる。
　その後、半導体基板１０をたとえば濃度１０％程度の弗化水素酸水溶液に１分間程度浸漬することで拡散制御用のマスク３２およびマスク３０を除去する。
　次に、図２（ｆ）に示すように半導体基板１０の受光面にたとえばピラミッド状の凹凸などからなるテクスチャ構造１８を形成する。テクスチャ構造１８は、たとえば、半導体基板１０の受光面をエッチングすることにより形成することができる。なお、半導体基板１０の受光面のエッチングは、半導体基板１０がシリコン基板からなる場合には、たとえば水酸化ナトリウムまたは水酸化カリウムなどのアルカリ水溶液にイソプロピルアルコールを添加した液をたとえば７０℃以上８０℃以下に加熱したエッチング液を用いて半導体基板１０の受光面をエッチングすることにより行なうことができる。
　たとえば、半導体基板１０を７５～８５℃程度に保ち、界面活性剤としてイソプロピルアルコールを水酸化カリウム水溶液などに対して１～１０質量％添加した１～１０質量％の水酸化カリウムまたは水酸化ナトリウムの水溶液を上記のように７０℃以上８０℃以下に昇温し、この溶液に１０～６０分間半導体基板１０の受光面を浸漬させることによって、受光面にテクスチャ構造１８を形成する。その他、テクスチャ構造１８を形成する方法には、ヒドラジン水溶液などを用いる方法など、受光面に入射光反射を抑制するテクスチャ構造１８を形成できるものであれば、公知のどのような方法でも用いることができる。
　なお、テクスチャ構造１８は形成されていなくてもよいが、半導体基板１０への太陽光の入射量を多くするためにはテクスチャ構造１８は形成されていることが好ましい。
　次に、図２（ｇ）に示すように、半導体基板１０の第１導電型ドーパント拡散層１２および第２導電型ドーパント拡散層１３がそれぞれ露出している裏面上、および半導体基板１０のテクスチャ構造１８が形成されている受光面上にパッシベーション膜１１を形成する。なお、受光面上に形成されるパッシベーション膜１１は、いわゆる反射防止膜として機能する膜である。
　ここで、パッシベーション膜１１としては、たとえば、酸化シリコン膜、窒化シリコン膜または酸化シリコン膜と窒化シリコン膜との積層体などを用いることができる。また、パッシベーション膜１１は、たとえば、プラズマＣＶＤ法などにより形成することができる。
　次に、図２（ｈ）に示すように、半導体基板１０の裏面のパッシベーション膜１１の一部を除去することによってコンタクトホール１６ｂおよびコンタクトホール１７ｂを形成して、コンタクトホール１６ｂから第１導電型ドーパント拡散層１２の表面を露出させるとともに、コンタクトホール１７ｂから第２導電型ドーパント拡散層１３の表面を露出させる。
　ここで、コンタクトホール１６ｂおよびコンタクトホール１７ｂは、たとえば、フォトリソグラフィ技術を用いてコンタクトホール１６ｂおよびコンタクトホール１７ｂのそれぞれの形成箇所に対応する部分に開口を有するレジストパターンをパッシベーション膜１１上に形成した後にレジストパターンの開口からパッシベーション膜１１をエッチングなどにより除去する方法、またはコンタクトホール１６ｂおよびコンタクトホール１７ｂのそれぞれの形成箇所に対応するパッシベーション膜１１の部分にエッチングペーストを塗布した後に加熱することによってパッシベーション膜１１をエッチングして除去する方法などにより形成することができる。
　なお、エッチングペーストとしては、たとえば、エッチング成分としてリン酸を含み、エッチング成分以外の成分として水、有機溶媒および増粘剤を含むものなどを用いることができる。有機溶媒としては、たとえば、エチレングリコール、エチレングリコールモノブチルエーテル、プロピレンカーボネートまたはＮ－メチル－２－ピロリドンなどの少なくとも１種を用いることができる。また、増粘剤としては、たとえばセルロース、エチルセルロース、セルロース誘導体、ナイロン６、またはポリビニルピロリドンなどの少なくとも１種を用いることができる。
　次に、図２（ｉ）に示すように、コンタクトホール１６ｂを通して第１導電型ドーパント拡散層１２に電気的に接続される第１導電型用電極１４を形成するとともに、コンタクトホール１７ｂを通して第２導電型ドーパント拡散層１３に電気的に接続される第２導電型用電極１５を形成する。
　ここで、第１導電型用電極１４および第２導電型用電極１５としては、たとえば、銀などの金属からなる電極を用いることができる。
　以上により、本実施の形態における太陽電池の製造方法によって、裏面電極型太陽電池を作製することができる。
　図６に、本発明の製造方法によって作製された裏面電極型太陽電池の裏面の一例の模式的な平面図を示す。
　ここで、図６に示すように、裏面電極型太陽電池の裏面においては、複数の帯状の第１導電型用電極１４と複数の帯状の第２導電型用電極１５がそれぞれ１本ずつ交互に間隔をあけて配列されており、すべての第１導電型用電極１４が１本の帯状の第１導電型用集電電極１４ａに電気的に接続されており、すべての第２導電型用電極１５が１本の帯状の第２導電型用集電電極１５ａに電気的に接続されている。
　また、裏面電極型太陽電池の裏面において、複数の帯状の第１導電型用電極１４のそれぞれの下方には高濃度第１導電型ドーパント拡散層１２が配置され、複数の帯状の第２導電型用電極１５のそれぞれの下方には第２導電型ドーパント拡散層１３が配置されていることになるが、第１導電型ドーパント拡散層１２および第２導電型ドーパント拡散層１３の形状および大きさは特に限定されない。たとえば、第１導電型ドーパント拡散層１２および第２導電型ドーパント拡散層１３は、第１導電型用電極１４および第２導電型用電極１５のそれぞれに沿って帯状に形成されていてもよく、第１導電型用電極１４および第２導電型用電極１５のそれぞれの一部に接するドット状に形成されていてもよい。
　図７に、本発明の製造方法によって作製された裏面電極型太陽電池の裏面の他の一例の模式的な平面図を示す。ここで、図７に示すように、第１導電型用電極１４および第２導電型用電極１５はそれぞれ同一方向に伸長（図７の上下方向に伸長）する帯状に形成されており、半導体基板１０の裏面において上記の伸長方向と直交する方向にそれぞれ１本ずつ交互に配置されている。
　図８に、本発明の製造方法によって作製された裏面電極型太陽電池の裏面のさらに他の一例の模式的な平面図を示す。ここで、図８に示すように、第１導電型用電極１４および第２導電型用電極１５はそれぞれ点状に形成されており、点状の第１導電型用電極１４の列（図８の上下方向または左右方向に伸長）および点状の第２導電型用電極１５の列（図８の上下方向または左右方向に伸長）がそれぞれ半導体基板１０の裏面において１列ずつ交互に配置されている。
　なお、図２（ａ）～図２（ｉ）においては、説明の便宜上、半導体基板１０に１つの第１導電型ドーパント拡散層１２と、１つの第２導電型ドーパント拡散層１３のみが形成されるように示されているが、実際には、複数の第１導電型ドーパント拡散層１２と、複数の第２導電型ドーパント拡散層１３とが形成されてもよいことは言うまでもない。
　上記において例示したように、本発明においては、マスキング用インク２４をインク２４の塗布前、塗布中または塗布後に加熱する工程を含むので、加熱をせずにマスキング用インク２４を半導体基板１０の裏面に塗布した場合に半導体基板１０の裏面においてインク２４が滲むのを防止することができる。したがって、本発明においては、半導体基板１０に拡散防止用のマスク３１，３２を所望の位置に正確に形成することができるので、ドーパント拡散層１２，１３も所望の位置に正確に形成することができ、結果として、太陽電池などの半導体装置の特性の低下を抑制することができる。
　＜実施の形態２：光照射＋気相拡散＞
　本実施の形態２においては、上記実施の形態１でのマスキング用インク２４を基板加熱により細線化する工程の代わりに、上記マスキング用インク２４に基板上で光照射する工程を含む場合の半導体装置の製造方法について説明する。上記光照射する工程以外の半導体装置の製造方法の各工程は実施の形態１と同様であるためその説明は省略する。
　マスキング用インク２４に光照射する工程を含むことによって、光照射の熱により塗布前後のインク２４を加熱することで、半導体基板１０上に厚膜の細線を形成することができる。また、上記図３（ａ）および図３（ｂ）に示すステージ２１に備えた加熱装置による加熱では、インクジェットヘッド２３への熱の影響を回避するために、より部分的な加熱が可能である光照射による加熱を含むことが好ましい。
　本発明において光照射は、レーザー照射またはハロゲンランプ照射等により行なうことができる。このような光照射に用いる装置としては従来公知の装置をインクジェットヘッド２３に先導または従動するように備えたり、インクジェットヘッド２３とは別個に、半導体基板１０裏面を加熱できる位置に備えたりすることができる。
　上記光照射する工程を含む場合、拡散制御用のマスク３１，３２を形成するマスキング用インク２４には後述のように熱硬化性樹脂を含めておくことが好ましい。
　このような熱硬化性樹脂としては、粘度の点から、たとえば粒径が１μｍ～１０μｍの範囲にある微粒子を用いることが好ましい。
　熱硬化性樹脂をマスキング用インク２４に含有しておき、インクジェットヘッド２３から吐出されたマスキング用インク２４を半導体基板１０上に塗布される前に、マスキング用インク２４に光照射することによって、熱硬化性樹脂が硬化するので、マスキング用インク２４の粘度を吐出された際よりも高粘度のものとすることができる。インクジェットヘッド２３から吐出されたインク２４が半導体基板１０上に着弾した際の滲みを低減するためには、熱硬化性樹脂にもよるが、たとえば、マスキング用インク２４において熱硬化性樹脂の濃度を１質量％～２０質量％、より好ましくは３質量％～１０質量％とすることが好ましい。また、滲みの無い塗布を行なうためには、上記インク２４に対して出力を１０００Ｗ／ｃｍ2～５０００Ｗ／ｃｍ2としたレーザーを用いて、０．５秒以上５秒以下の時間、インクジェットヘッド２３から吐出され半導体基板１０に塗布される前のマスキング用インク２４、または半導体基板１０に塗布された直後のマスキング用インク２４に照射することが好ましい（図３（ｂ）参照）。
　なお、上記の熱硬化性樹脂に代えて、若しくは熱硬化性樹脂とともに、光硬化性樹脂をマスキング用インク２４に含有させてもよい。この場合は、上記のレーザー照射およびハロゲンランプ照射等に代えて、ＵＶ照射を行なうことが好ましい。
　本実施の形態２において、上記のように拡散制御用のマスキング用インク２４を光照射する工程を含むので、たとえば、拡散制御用のマスク３１，３２の線幅を１００μｍ以下で形成することが可能である。なお、拡散制御用のマスク３１，３２の線幅の上限は、１００μｍを超えるものとすることも可能である。また、拡散制御用のマスク３１，３２の厚みは細線の線幅が１００μｍ以下であっても１度の塗布工程で３５０ｎｍ以上とすることができる。また、隣接するマスク同士の間隔は５０μｍ～１５００μｍとすることが好ましく、１００μｍ以下とする場合は、本発明のインク２４の滲みの発生しない製造方法の効果が顕著である。
　上記において例示したように、本発明においては、マスキング用インク２４をインク２４の塗布前、塗布中または塗布後に光照射する工程を含むので、光照射や加熱をせずにマスキング用インク２４を半導体基板１０の裏面に塗布した場合に半導体基板１０の裏面においてインク２４が滲むのを防止することができる。したがって、本発明においては、半導体基板１０に拡散防止用のマスク３１，３２を所望の位置に正確に形成することができるので、ドーパント拡散層１２，１３も所望の位置に正確に形成することができ、結果として、太陽電池などの半導体装置の特性の低下を抑制することができる。
　なお、本発明における半導体装置として太陽電池が該当する場合、太陽電池の概念には、半導体基板の一方の表面（裏面）のみに第１導電型用電極および第２導電型用電極の双方が形成された構成の裏面電極型太陽電池だけでなく、ＭＷＴ（Metal　Wrap　Through）セル（半導体基板に設けられた貫通孔に電極の一部を配置した構成の太陽電池）などのいわゆるバックコンタクト型太陽電池（太陽電池の受光面と反対側の裏面から電流を取り出す構造の太陽電池）および半導体基板の受光面と裏面にそれぞれ電極を形成して製造された両面電極型太陽電池などのあらゆる構成の太陽電池が含まれる。その他、本発明の半導体装置の製造方法は、精度のよい拡散制御用のマスクを形成することができるので、拡散を制御するマスクを形成する工程を含むあらゆる半導体装置の製造方法に有益である。
　以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
　（実施例１）
　上記実施の形態１に沿って、裏面電極型太陽電池を製造した。まず、１辺が１００ｍｍの正方形の表面を有し、厚さが２００μｍ程度のｎ型シリコンウエハのスライスダメージ層を水酸化ナトリウム溶液で除去することによって疎水性のｎ型シリコン基板を用意した。
　次に、ｎ型シリコン基板の一方の表面にマスクとして厚さ３００ｎｍの酸化膜をマスキング用インクを塗布後に焼成して形成した。
　上記ｎ型シリコン基板の他方の表面に拡散制御用のマスクを形成するために、インクジェット方式により、組成がＴＥＯＳ２０質量％、水を含む溶媒が８０質量％、粘度が２５℃において１５ｍＰａ・ｓのマスキング用インクを塗布した。インクジェットからのマスキング用インクの吐出条件としては、吐出周波数２０ｋＨｚ、インクジェットヘッドの移動速度を５０ｍｍ／ｓ、吐出電圧を２４Ｖとした。ｎ型シリコン基板はステージに積載させておき、このステージに備えた加熱装置（ヒータ）によりマスキング用インク塗布直前に、インク塗布箇所のｎ型シリコン基板の表面を５０℃にして、インクジェットヘッドから吐出されたインクが塗布されるように設定した。その後、２００℃で１０分間マスキング用インクを乾燥させた。
　その後、酸素と窒素の混合雰囲気下において５００℃～８００℃で３０分間マスキング用インクを焼成し、酸化膜からなる線幅１０００μｍ、厚み１μｍの拡散制御用のマスクを形成した。
　そして、開口部からｐ型ドーパントを気相拡散させてｐ型ドーパント拡散層を形成した。その後、一度拡散防止用のマスクを除去して、ｎ型ドーパントを拡散させるために、上記か拡散防止用のマスクの形成方法に従い、マスキング用インクを加熱する工程を含めて拡散防止用のマスクを再度形成した。ついで、開口部からｎ型ドーパントを気相拡散させてｎ型ドーパント拡散層を形成した。その後、裏面の拡散防止用のマスクおよび表面のマスクを除去して、表面側にテクスチャ構造を形成した。その後、パッシベーション膜をそれぞれの表面に形成した後、実施の形態１に記載した工程により、裏面にｐ型ドーパント拡散層およびｎ型ドーパント拡散層を形成したｎ型シリコン基板を用いて裏面電極型太陽電池を作製し、その特性を評価したところ、優れた特性を示すことが確認された。
　（参考例１および２）
　図４（ａ）に実施例１で用いたマスキング用インクを用いて、実施例１と同様のｎ型シリコン基板上に上記実施例１の吐出条件および加熱条件でマスキング用インクの塗布および加熱を行ない、その後実施例１と同様の条件でマスキング用インクを焼成した際のマスクの線幅および厚みの結果を示す（参考例１）。また、図４（ｂ）に、上記条件において加熱を行なわなかった場合に形成されたマスクの線幅および厚みの結果を示す（参考例２）。これらの結果から、実施例１のように、ｎ型シリコン基板の加熱を行なう場合はマスクの線幅が細く、十分な厚みのあるマスクが形成できることがわかる。
　（参考例３）
　参考例１と吐出条件を変更したこと以外は、参考例１と同様にマスクを形成した。図５（ａ）にマスクの線幅および厚みの結果を示す。
　なお、吐出条件は、吐出周波数５０ｋＨｚ、インクジェットヘッドの移動速度を５０ｍｍ／ｓ、吐出電圧を２４Ｖとした。吐出周波数が上昇することは、移動速度が上昇したことと技術的に同義である。
　（参考例４）
　ステージによる加熱の代わりに、インクジェットによりマスキング用インクが塗布された直後に、塗布されたマスキング用インクをｎ型シリコン基板の裏面から２ｍｍ離れた位置に２００℃に加熱した半田ごてを３秒間配置して、間接的にマスキング用インクを加熱したこと以外は、参考例３と同様の条件によりマスクを形成した。図５（ｂ）にマスクの線幅および厚みの結果を示す。
　（参考例５）
　半田ごてによる加熱を行なわない以外は、参考例４と同様にしてマスクを形成した。図５（ｃ）にマスクの線幅および厚みの結果を示す。
　参考例３～５の結果を比較すると明らかなように、加熱を行なうことでマスクが細線化され膜厚も増加していることがわかる。
　以上のように本発明の実施の形態および実施例について説明を行なったが、上述の各実施の形態および実施例の構成を適宜組み合わせることも当初から予定している。
　今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　本発明によれば、半導体装置の特性の低下を安定して抑制することができる半導体装置の製造方法を提供することができる。特に、本発明の半導体装置の製造方法は、太陽電池の製造方法として好適に用いることができる。
　１０　半導体基板、１１　パッシベーション膜、１２　第１導電型ドーパント拡散層、１３　第２導電型ドーパント拡散層、１４　第１導電型用電極、１４ａ　第１導電型用集電電極、１５　第２導電型用電極、１５ａ　第２導電型用集電電極、１６ａ，１７ａ　開口部、１６ｂ，１７ｂ　コンタクトホール、１８　テクスチャ構造、２１　ステージ、２３　インクジェットヘッド、２４　インク、２５　細線、２６　光照射口、３０　マスク、３１，３２　拡散制御用のマスク。

Claims (6)

  1. 　マスキング用インク（２４）を半導体基板（１０）に塗布してマスク（３１，３２）を形成する工程と、
    　拡散層（１２，１３）を形成する工程とを備え、
    　前記マスキング用インク（２４）の塗布前、塗布中および塗布後の少なくともいずれか１つのタイミングで、前記マスキング用インク（２４）を加熱する工程または前記マスキング用インク（２４）に光照射する工程のいずれか一方の工程を含む、半導体装置の製造方法。
  2. 　前記加熱する工程は、前記半導体基板（１０）を加熱することにより行なう、請求項１に記載の半導体装置の製造方法。
  3. 　前記半導体基板（１０）は、シリコン基板である請求項１または２に記載の半導体装置の製造方法。
  4. 　前記マスキング用インク（２４）は、ＳｉＯ2前駆体およびＴｉＯ2前駆体のうち少なくとも１つの前駆体を含む、請求項１から３のいずれかに記載の半導体装置の製造方法。
  5. 　前記マスキング用インク（２４）は、光硬化性樹脂および熱硬化性樹脂の少なくとも一方の樹脂を含む、請求項４に記載の半導体装置の製造方法。
  6. 　前記マスキング用インク（２４）を加熱する工程後またはマスキング用インク（２４）に光照射する工程後に、前記マスキング用インク（２４）を焼成する工程を含む、請求項１から５のいずれかに記載の半導体装置の製造方法。
PCT/JP2011/059845 2010-04-23 2011-04-21 半導体装置の製造方法 Ceased WO2011132744A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020127027067A KR20120134141A (ko) 2010-04-23 2011-04-21 반도체 장치의 제조 방법
JP2012511700A JPWO2011132744A1 (ja) 2010-04-23 2011-04-21 半導体装置の製造方法
US13/642,932 US20130040244A1 (en) 2010-04-23 2011-04-21 Method of manufacturing semiconductor device
EP11772076A EP2562791A1 (en) 2010-04-23 2011-04-21 Method for producing semiconductor device
CN2011800204499A CN102859656A (zh) 2010-04-23 2011-04-21 半导体装置的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-099762 2010-04-23
JP2010099762 2010-04-23

Publications (1)

Publication Number Publication Date
WO2011132744A1 true WO2011132744A1 (ja) 2011-10-27

Family

ID=44834260

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/059845 Ceased WO2011132744A1 (ja) 2010-04-23 2011-04-21 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US20130040244A1 (ja)
EP (1) EP2562791A1 (ja)
JP (1) JPWO2011132744A1 (ja)
KR (1) KR20120134141A (ja)
CN (1) CN102859656A (ja)
WO (1) WO2011132744A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013002236A1 (ja) * 2011-06-28 2013-01-03 日本酢ビ・ポバール株式会社 リン拡散用塗布液
EP2605286A1 (en) * 2011-12-13 2013-06-19 Samsung SDI Co., Ltd. Photoelectric module
WO2013111840A1 (ja) * 2012-01-26 2013-08-01 日本合成化学工業株式会社 拡散防止層形成用塗布液およびそれを用いたドーパント拡散層付き半導体基板の製法、並びに太陽電池の製法
JP2023506026A (ja) * 2019-12-10 2023-02-14 マキシオン ソーラー プライベート リミテッド 太陽電池用整合メタライゼーション

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2651841A1 (en) * 2010-12-15 2013-10-23 Sun Chemical Corporation Printable etchant compositions for etching silver nanowire-based transparent, conductive films

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653135A (ja) * 1992-05-07 1994-02-25 E I Du Pont De Nemours & Co 有機高分子膜にパタンを作成する方法
JP2007049079A (ja) 2005-08-12 2007-02-22 Sharp Corp マスキングペースト、その製造方法およびマスキングペーストを用いた太陽電池の製造方法
WO2007020833A1 (ja) * 2005-08-12 2007-02-22 Sharp Kabushiki Kaisha マスキングペースト、その製造方法およびマスキングペーストを用いた太陽電池の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05309831A (ja) * 1992-05-11 1993-11-22 Matsushita Electric Works Ltd 印字方法
ES2375471T3 (es) * 2001-07-26 2012-03-01 Basf Se Composición de resina fotosensible.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653135A (ja) * 1992-05-07 1994-02-25 E I Du Pont De Nemours & Co 有機高分子膜にパタンを作成する方法
JP2007049079A (ja) 2005-08-12 2007-02-22 Sharp Corp マスキングペースト、その製造方法およびマスキングペーストを用いた太陽電池の製造方法
WO2007020833A1 (ja) * 2005-08-12 2007-02-22 Sharp Kabushiki Kaisha マスキングペースト、その製造方法およびマスキングペーストを用いた太陽電池の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013002236A1 (ja) * 2011-06-28 2013-01-03 日本酢ビ・ポバール株式会社 リン拡散用塗布液
JP2013012532A (ja) * 2011-06-28 2013-01-17 Japan Vam & Poval Co Ltd リン拡散用塗布液
EP2605286A1 (en) * 2011-12-13 2013-06-19 Samsung SDI Co., Ltd. Photoelectric module
WO2013111840A1 (ja) * 2012-01-26 2013-08-01 日本合成化学工業株式会社 拡散防止層形成用塗布液およびそれを用いたドーパント拡散層付き半導体基板の製法、並びに太陽電池の製法
JP2014116572A (ja) * 2012-01-26 2014-06-26 Nippon Synthetic Chem Ind Co Ltd:The 拡散防止層形成用塗布液およびそれを用いたドーパント拡散層付き半導体基板の製法、並びに太陽電池の製法
JP2023506026A (ja) * 2019-12-10 2023-02-14 マキシオン ソーラー プライベート リミテッド 太陽電池用整合メタライゼーション
US11824126B2 (en) 2019-12-10 2023-11-21 Maxeon Solar Pte. Ltd. Aligned metallization for solar cells
JP7389907B2 (ja) 2019-12-10 2023-11-30 マキシオン ソーラー プライベート リミテッド 太陽電池用整合メタライゼーション
US12166137B2 (en) 2019-12-10 2024-12-10 Maxeon Solar Pte. Ltd. Aligned metallization for solar cells

Also Published As

Publication number Publication date
US20130040244A1 (en) 2013-02-14
JPWO2011132744A1 (ja) 2013-07-18
CN102859656A (zh) 2013-01-02
KR20120134141A (ko) 2012-12-11
EP2562791A1 (en) 2013-02-27

Similar Documents

Publication Publication Date Title
US8377809B2 (en) Method of fabricating semiconductor device
US7846823B2 (en) Masking paste, method of manufacturing same, and method of manufacturing solar cell using masking paste
US20110298100A1 (en) Semiconductor device producing method and semiconductor device
JP5271189B2 (ja) 裏面電極型太陽電池セルの製造方法
JP2010267787A (ja) 半導体装置の製造方法
JP5201789B2 (ja) 太陽電池およびその製造方法
WO2011132744A1 (ja) 半導体装置の製造方法
US9324899B2 (en) Emitter diffusion conditions for black silicon
US8361836B2 (en) Method for manufacturing photoelectric conversion element and photoelectric conversion element
JP2010205965A (ja) 半導体装置の製造方法
JP2007049079A (ja) マスキングペースト、その製造方法およびマスキングペーストを用いた太陽電池の製造方法
JP2010157654A (ja) 半導体装置の製造方法
JP4684056B2 (ja) 太陽電池の製造方法
JP2013077730A (ja) 半導体装置の製造方法
US9130101B2 (en) Semiconductor device and method for manufacturing semiconductor device
US9214430B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2010161309A (ja) 半導体装置、半導体装置の製造方法および太陽電池の製造方法
JP5170701B2 (ja) 半導体装置の製造方法
WO2023153255A1 (ja) 不純物拡散組成物、およびこれを用いた太陽電池の製造方法
JP2025087593A (ja) 太陽電池の製造方法
JP2015213177A (ja) ｎ型拡散層形成組成物、ｎ型拡散層の製造方法、太陽電池素子の製造方法、及び太陽電池

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180020449.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11772076

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012511700

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20127027067

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13642932

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2011772076

Country of ref document: EP