WO2011118395A1 - 磁気メモリ素子、磁気メモリ、及びその製造方法 - Google Patents

Abstract

　磁気メモリ素子は、垂直磁気異方性を有する強磁性体で構成された第１磁化自由層と、第１磁化自由層の近傍に設けられたリファレンス層と、リファレンス層に隣接して設けられた非磁性層と、第１磁化自由層の下方に設けられた段差形成層とを具備する。第１磁化自由層は、磁化が固定された第１磁化固定領域と、磁化が固定された第２磁化固定領域と、第１磁化固定領域と第２磁化固定領域に接続された磁化自由領域とを備える。第１磁化自由層内は段差、溝、突起のうちの少なくとも一つを有する。

Description

磁気メモリ素子、磁気メモリ、及びその製造方法

　本発明は、磁気メモリ素子、磁気メモリ、及びその製造方法に関する。特に本発明は磁壁移動を利用する磁気メモリ素子、磁気メモリ、及びその製造方法に関する。

　磁気メモリ、又は磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ；ＭＲＡＭ）は高速動作、および無限回の書き換えが可能な不揮発性メモリであり、既に一部で実用化が始まり、また、より汎用性を高めるための開発が行われている。ＭＲＡＭでは記憶素子として磁性体を用い、磁性体の磁化の向きに対応させて情報を記憶する。この磁性体の磁化をスイッチングさせる方法としていくつかの方式が提案されているが、いずれも電流を使う点では共通している。ＭＲＡＭを実用化する上では、この書き込み電流をどれだけ小さくできるかが非常に重要であり、非特許文献１によれば０．５ｍＡ以下への低減、さらに好ましくは０．２ｍＡ以下への低減が求められている。これは書き込み電流が０．２ｍＡ程度まで低減されると、非特許文献１で提案されている２Ｔ－１ＭＴＪ（ｔｗｏ　ｔｒａｎｓｉｓｔｏｒｓ－ｏｎｅ　ｍａｇｎｅｔｉｃ　ｔｕｎｎｎｅｌ　ｊｕｎｃｔｉｏｎ）回路構成において最小レイアウトが可能となり、ＤＲＡＭ、ＳＲＡＭなどの既存の揮発性メモリと同等以上のコストパフォーマンスを実現できるためである。

　ＭＲＡＭへの情報の書き込み方法のうちで最も一般的なのは、磁性記憶素子の周辺に書き込みのための配線を配置し、この配線に電流を流すことで発生する磁場によって磁性記憶素子の磁化の方向をスイッチングさせる方法である。この方法は磁場による磁化反転となるため、原理的には１ナノ秒以下での書き込みが可能であり、高速ＭＲＡＭを実現する上では好適である。しかしながら熱安定性、外乱磁場耐性が確保された磁性体の磁化をスイッチングするための磁場は一般的には数１０Ｏｅ（エールステッド）程度となり、このような磁場を発生させるためには数ｍＡ程度の電流が必要となる。この場合、チップ面積が大きくならざるを得ず、また書き込みに要する消費電力も増大するため、他のランダムアクセスメモリと比べて競争力で劣ることになる。これに加えて、素子が微細化されると、書き込み電流はさらに増大してしまい、スケーリングの点でも好ましくない。

　近年このような問題を解決する手段として、以下の２つの方法が提案されている。第一の方法はスピン注入磁化反転である。これは反転可能な磁化を有する第１の磁性層（磁化自由層）と、それに電気的に接続され、磁化が固定された第２の磁性層（リファレンス層）から構成された積層膜において、第２の磁性層（リファレンス層）と第１の磁性層（磁化自由層）との間で電流を流したときのスピン偏極した伝導電子と第１の磁性層（磁化自由層）中の局在電子との間の相互作用を利用して第１の磁性層（磁化自由層）の磁化を反転する方法である。読み出しの際には第１の磁性層（磁化自由層）と第２の磁性層（リファレンス層）との間で発現される磁気抵抗効果を利用する。従ってスピン注入磁化反転方式を用いたＭＲＡＭは２端子の素子となる。スピン注入磁化反転はある電流密度以上のときに起こることから、素子のサイズが小さくなれば、書き込みに要する電流は低減される。すなわちスピン注入磁化反転方式はスケーリング性に優れていると言うことができる。しかしながら、一般的に第１の磁性層（磁化自由層）と第２の磁性層（リファレンス層）の間には絶縁層が設けられ、書き込みの際には比較的大きな電流をこの絶縁層に流さなければならず、書き換え耐性や信頼性が課題となる。また、書き込みの電流経路と読み出しの電流経路が同じになることから、読み出しの際の誤書き込みも懸念される。このようにスピン注入磁化反転はスケーリング性には優れるものの、実用化にはいくつかの障壁がある。

　一方、第二の方法は、電流誘起磁壁移動現象を利用した磁化反転方法である。この方法は、スピン注入磁化反転の抱える上述のような問題を解決することができる。電流誘起磁壁移動現象を利用したＭＲＡＭは例えば特許文献１で開示されている。電流誘起磁壁移動現象を利用したＭＲＡＭは、一般的には反転可能な磁化を有する第１の磁性層（磁化自由層）において、その両端部の磁化が互いに略反平行となるように固定され、中央部分の磁化が反転可能とされている。このような磁化配置のとき、第１の磁性層内には、その中央部分のいずれか一方の端部に磁壁が導入される。ここで、非特許文献２で報告されているように、磁壁を貫通する方向に電流を流したとき、磁壁は当該中央部分を伝導電子の方向に移動することから、第１の磁性層（磁化自由層）内に電流を流すことにより書き込みが可能となる。情報を読み出す際には、磁壁が移動する領域（中央部分）に設けられる磁気トンネル接合（Ｍａｇｎｅｔｉｃ　Ｔｕｎｎｅｌ　Ｊｕｎｃｔｉｏｎ；ＭＴＪ）を用い、磁気抵抗効果により読み出しを行う。従って、電流誘起磁壁移動方式を利用したＭＲＡＭは３端子の素子となり、上述の非特許文献１で提案されている２Ｔ－１ＭＴＪ構成とも整合する。電流誘起磁壁移動もある電流密度以上のときに起こることから、スピン注入磁化反転と同様にスケーリング性があると言える。これに加えて、電流誘起磁壁移動を利用したＭＲＡＭ素子では、書き込み電流が磁気トンネル接合中の絶縁層を流れることはなく、また書き込み電流経路と読み出し電流経路は別となるため、スピン注入磁化反転で挙げられるような上述の問題は解決されることになる。

　また、非特許文献２では電流誘起磁壁移動に必要な電流密度として１×１０^１８［Ａ／ｃｍ^２］程度を要している。この場合、例えば磁壁移動の起こる層（磁化自由層）の幅を１００ｎｍ、膜厚を１０ｎｍとした場合の書き込み電流は１ｍＡとなる。これは前述の書き込み電流に関する条件を満たすことができない。一方で、非特許文献３で述べられているように、電流誘起磁壁移動が起こる強磁性層（磁化自由層）として垂直磁気異方性を有する材料を用いることによって、書き込み電流を十分小さく低減できることが報告されている。このようなことから、電流誘起磁壁移動を利用してＭＲＡＭを製造する場合、磁壁移動が起こる層（磁化自由層）としては垂直磁気異方性を有する強磁性体を用いることが好ましいと言える。

　関連する技術として、特開２００９－２５２９０９号公報に磁気抵抗効果素子、及び磁気ランダムアクセスメモリが開示されている。この磁気抵抗効果素子は、垂直磁気異方性を有する強磁性体により構成される第１強磁性層を具備している。第１強磁性層は、第１磁化固定領域と、第２磁化固定領域と、磁化自由領域とを備えている。第１磁化固定領域は、第１方向に固定された磁化を有する。第２磁化固定領域は、第１方向と反平行方向に固定された磁化を有する。磁化自由領域は、第１及び第２磁化固定領域に接合された、反転可能な磁化を有する。第１磁化固定領域と磁化自由領域のうちの一方の上面は他方の上面よりも基板垂直方向において高い位置に形成されている。第１磁化固定領域と磁化自由領域のうちの一方の下面は他方の下面よりも基板垂直方向において低い位置に形成される。

　ＷＯ２００５／０６９３６８（対応米国出願ＵＳ２００８１３７４０５（Ａ１））号公報に電流注入磁壁移動素子が開示されている。この電流注入磁壁移動素子は、互いに反平行の磁化方向を持つ第１の磁性体と第２の磁性体と、該第１の磁性体と第２の磁性体に挟まれた第３の磁性体の微小接合を有している。該微小接合界面を横切る電流を流すことにより、該電流と磁壁との相互作用により電流方向もしくは逆方向に磁壁を移動させ、素子の磁化方向を制御することを特徴とする。

　特開２００６－２７００６９号公報にパルス電流による磁壁移動に基づいた磁気抵抗効果素子および高速磁気記録装置が開示されている。この磁気抵抗効果素子は、第１の磁化固定層／磁化自由層／第２の磁化固定層を有する。この磁気抵抗効果素子は、該磁化固定層／磁化自由層あるいは磁化自由層／第２の磁化固定層の少なくとも一方の境界となる磁化固定層と磁化自由層間の遷移領域に、磁壁発生を誘導するための機構を備えている。これら磁化固定層の磁化の向きが略反平行に設定され、磁化固定層／磁化自由層の遷移領域のいずれか一方に磁壁が存在する。所定のパルス幅の電流を印加することにより、直流電流密度１０^６Ａ／ｃｍ^２を超えない電流で磁壁が２つの遷移領域の間で移動する。それにより磁化自由層の磁化が反転され、相対磁化の向きの変化に伴う磁気抵抗が検出される。

　特開２００７－１０３６６３号公報に磁気素子、記録再生素子、論理演算素子および論理演算器が開示されている。この磁気素子は、第１の磁性層と、非磁性層と、第２の磁性層とを備える。第１の磁性層は、第１の方向と該第１の方向に対して反平行の第２の方向とのいずれかの方向に磁化可能な磁化可変領域を含み、自身の内部に電流を導入するための第１の電極を具備する。非磁性層は、第１の磁性層の磁化可変領域にその表面が接し、自身に所定の電位を付与するための第２の電極を具備する。第２の磁性層は、非磁性層の裏面に接し、その内部磁化が予め第１、第２の方向のいずれかの方向に固着しており、自身の電位を検出するための第３の電極を具備する。

特開２００５－１９１０３２号公報 特開２００９－１３０１９７号公報 特開２００９－２５２９０９号公報 ＷＯ２００５／０６９３６８号公報 特開２００６－２７００６９号公報 特開２００７－１０３６６３号公報

ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　Ｓｏｌｉｄ－Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ，ｖｏｌ．４２，ｐ．８３０（２００７）． Ｐｈｙｓｉｃａｌ　Ｒｅｖｉｅｗ　Ｌｅｔｔｅｒｓ，ｖｏｌ．９２，ｐ．０７７２０５，（２００４）． Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ，ｖｏｌ．１０３，ｐ．０７Ｅ７１８，（２００８）． Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｅｘｐｒｅｓｓ，ｖｏｌ．１，ｐ．１０１３０３，（２００８）．

　ところで、電流誘起磁壁移動を書き込み方法に利用したＭＲＡＭ（磁壁移動ＭＲＡＭ）においては、情報は磁壁の位置に対応して記憶される。従って、情報を安定して保持するためには、非動作時において磁壁が安定して所定の位置にトラップされるような機構が必要となる。特許文献２では、レーストラックメモリにおいて、磁壁を安定してトラップするための構造として段差を用いる方法が開示されている。垂直磁気異方性を有する強磁性体を用いた磁壁移動ＭＲＡＭ（垂直磁化磁壁移動ＭＲＡＭ）の磁壁のトラップ機構（ピンサイト）として、この段差を利用する方法を考える。その場合、垂直磁化膜の膜厚は数ナノメートル程度であり、磁壁幅（磁壁の厚み）は１０ナノメートル程度であるから、段差の高さは数ナノメートル程度、段差の横方向（磁壁の厚み方向）の長さは１０ナノメートル以下であることが好ましく、加えて、段差の高さについては、任意にコントロールが可能であることが望ましい。ここで、発明者らが特許文献２で開示されている製造方法を用いた段差の形成を試みたところ、段差の高さの数ナノメートルレベルでの自由なコントロールは難しく、また段差のテーパー角も比較的緩やかとなり、１０ナノメートル以上となってしまうことが判った。すなわち、特許文献２の技術は、素子の微細化が進むＭＲＡＭにおいては、磁壁のトラップ機構として良好に作用することが実用上非常に困難であることが判明した。

　本発明の目的は、垂直磁化異方性を有する強磁性層を用いた磁壁移動型の磁気メモリ素子及び磁気メモリ（磁壁移動ＭＲＡＭ）において、磁壁のトラップ機構として良好に作用しうる構造を有する磁気メモリ素子及び磁気メモリ、及び、その製造方法を提供することにある。

　本発明の磁気メモリ素子は、垂直磁気異方性を有する強磁性体で構成された第１磁化自由層と、第１磁化自由層の近傍に設けられたリファレンス層と、リファレンス層に隣接して設けられた非磁性層と、第１磁化自由層の下方に設けられた段差形成層とを具備している。第１磁化自由層は、磁化が固定された第１磁化固定領域と、磁化が固定された第２磁化固定領域と、第１磁化固定領域と第２磁化固定領域とに接続された磁化自由領域とを備えている。第１磁化自由層内は段差、溝、及び突起のうちの少なくとも一つを有している。

　本発明の磁気メモリは、行列状に配列された複数の上述の磁気メモリ素子を具備している。

　本発明の磁気メモリの製造方法において、磁気メモリは、行列状に配列された複数の上記の磁気メモリ素子を具備する。磁気メモリの製造方法は、段差形成膜を成膜する工程と、段差形成膜をパターニングして、段差形成層を形成する工程と、段差形成層上に絶縁膜を成膜する工程と、絶縁膜についてＣＭＰ及びエッチバックをこの順で行い、段差形成層間に、段差又は溝を有する絶縁層を形成する工程と、絶縁層上に非磁性層及びリファレンス層を形成する工程とを具備している。

　本発明により、磁壁のトラップ機構として良好に作用しうる構造を有する磁気メモリ素子及び磁気メモリ、及び、その製造方法を提供できる。

図１Ａは本発明の第１の実施の形態に係る磁気メモリ素子の主要な部分の代表的な構造を模式的に示している。 図１Ｂは本発明の第１の実施の形態に係る磁気メモリ素子の主要な部分の代表的な構造を模式的に示している。 図１Ｃは本発明の第１の実施の形態に係る磁気メモリ素子の主要な部分の代表的な構造を模式的に示している。 図２Ａは本発明の第１の実施の形態に係る磁気メモリ素子の“０”のメモリ状態における磁化の状態の例を模式的に示している。 図２Ｂは本発明の第１の実施の形態に係る磁気メモリ素子の“１”のメモリ状態における磁化の状態の例を模式的に示している。 図３Ａは本発明の第１の実施の形態に係る磁気メモリ素子のメモリ状態の初期化方法の一例を模式的に示している。 図３Ｂは本発明の第１の実施の形態に係る磁気メモリ素子のメモリ状態の初期化方法の一例を模式的に示している。 図３Ｃは本発明の第１の実施の形態に係る磁気メモリ素子のメモリ状態の初期化方法の一例を模式的に示している。 図４Ａは本発明の第１の実施の形態に係る磁気メモリ素子への情報の書き込み方法を模式的に示している。 図４Ｂは本発明の第１の実施の形態に係る磁気メモリ素子への情報の書き込み方法を模式的に示している。 図５Ａは本発明の第１の実施の形態に係る磁気メモリ素子からの情報の読み出し方法を模式的に示している。 図５Ｂは本発明の第１の実施の形態に係る磁気メモリ素子からの情報の読み出し方法を模式的に示している。 図６は本発明の第１の実施の形態に係る磁気メモリセルの１ビット分の回路の構成例を示している。 図７は本発明の第１の実施の形態に係る磁気メモリの構成の一例を示すブロック図である。 図８Ａは本発明の第１の実施の形態に係る磁気メモリ素子の製造方法の一例のフローを模式的に示した断面図である。 図８Ｂは本発明の第１の実施の形態に係る磁気メモリ素子の製造方法の一例のフローを模式的に示した断面図である。 図８Ｃは本発明の第１の実施の形態に係る磁気メモリ素子の製造方法の一例のフローを模式的に示した断面図である。 図８Ｄは本発明の第１の実施の形態に係る磁気メモリ素子の製造方法の一例のフローを模式的に示した断面図である。 図８Ｅは本発明の第１の実施の形態に係る磁気メモリ素子の製造方法の一例のフローを模式的に示した断面図である。 図８Ｆは本発明の第１の実施の形態に係る磁気メモリ素子の製造方法の一例のフローを模式的に示した断面図である。 図８Ｇは本発明の第１の実施の形態に係る磁気メモリ素子の製造方法の一例のフローを模式的に示した断面図である。 図８Ｈは本発明の第１の実施の形態に係る磁気メモリ素子の製造方法の一例のフローを模式的に示した断面図である。 図９は図８Ａ乃至図８Ｈに示された製造方法で作製した段差付きの基板面のＡＦＭ観察結果を示している。 図１０Ａは本発明の第１の実施の形態に係る磁気メモリ素子の第１の変形例の構成を模式的に示している。 図１０Ｂは本発明の第１の実施の形態に係る磁気メモリ素子の第１の変形例の構成を模式的に示している。 図１１Ａは本発明の第１の実施の形態に係る磁気メモリ素子の第２の変形例の構成を模式的に示している。 図１１Ｂは本発明の第１の実施の形態に係る磁気メモリ素子の第２の変形例の構成を模式的に示している。 図１２Ａは本発明の第１の実施の形態に係る磁気メモリ素子の第３の変形例の構成を模式的に示している。 図１２Ｂは本発明の第１の実施の形態に係る磁気メモリ素子の第３の変形例の構成を模式的に示している。 図１３Ａは本発明の第１の実施の形態に係る磁気メモリ素子の第４の変形例の構成を模式的に示している。 図１３Ｂは本発明の第１の実施の形態に係る磁気メモリ素子の第４の変形例の構成を模式的に示している。 図１３Ｃは本発明の第１の実施の形態に係る磁気メモリ素子の第４の変形例の構成を模式的に示している。 図１４Ａは本発明の第２の実施の形態に係る磁気メモリ素子の主要な部分の代表的な構造を模式的に示している。 図１４Ｂは本発明の第２の実施の形態に係る磁気メモリ素子の主要な部分の代表的な構造を模式的に示している。 図１４Ｃは本発明の第２の実施の形態に係る磁気メモリ素子の主要な部分の代表的な構造を模式的に示している。 図１５Ａは本発明の第２の実施の形態に係る磁気メモリ素子を製造方法の一例のフローを模式的に示した断面図である。 図１５Ｂは本発明の第２の実施の形態に係る磁気メモリ素子を製造方法の一例のフローを模式的に示した断面図である。 図１５Ｃは本発明の第２の実施の形態に係る磁気メモリ素子を製造方法の一例のフローを模式的に示した断面図である。 図１５Ｄは本発明の第２の実施の形態に係る磁気メモリ素子を製造方法の一例のフローを模式的に示した断面図である。 図１５Ｅは本発明の第２の実施の形態に係る磁気メモリ素子を製造方法の一例のフローを模式的に示した断面図である。 図１５Ｆは本発明の第２の実施の形態に係る磁気メモリ素子を製造方法の一例のフローを模式的に示した断面図である。 図１５Ｇは本発明の第２の実施の形態に係る磁気メモリ素子を製造方法の一例のフローを模式的に示した断面図である。 図１５Ｈは本発明の第２の実施の形態に係る磁気メモリ素子を製造方法の一例のフローを模式的に示した断面図である。 図１６は、図１５Ａ乃至図１５Ｈに示された製造方法で作製した溝付きの基板面のＡＦＭ観察結果を示している。 図１７Ａは本発明の第２の実施の形態に係る磁気メモリ素子の変形例の構成を模式的に示している。 図１７Ｂは本発明の第２の実施の形態に係る磁気メモリ素子の変形例の構成を模式的に示している。 図１７Ｃは本発明の第２の実施の形態に係る磁気メモリ素子の変形例の構成を模式的に示している。

　以下、本発明の実施の形態に係る磁気メモリ素子、磁気メモリ、及びその製造方法に関して、添付図面を参照して説明する。本実施の形態に係る磁気メモリは、アレイ状に配置された複数の磁気メモリセルを有し、各磁気メモリセルは磁気メモリ素子を有している。

（第１の実施の形態）
１．構造
　図１Ａ、図１Ｂ及び図１Ｃは本発明の第１の実施の形態に係る磁気メモリ素子７０の主要な部分の代表的な構造を模式的に示している。図１Ａはその斜視図を、図１Ｂはｘ－ｚ断面図を、図１Ｃはｘ－ｙ平面図をそれぞれ示している。なお、図に示されているｘ－ｙ－ｚ座標系において、ｚ軸は基板に垂直な方向であり、ｘ軸及びｙ軸は基板の表面（基板平面）に平行な方向であるとする。磁気メモリ素子７０は第１磁化自由層１０、非磁性層３０、リファレンス層４０、段差形成層５０を具備する。

　図１Ｃは特に第１磁化自由層１０の構造を模式的に示した平面図である。第１磁化自由層１０は垂直磁気異方性を有する強磁性体から構成される。そして第１磁化自由層１０は第１磁化固定領域１１ａ、第２磁化固定領域１１ｂ、及び磁化自由領域１２の３つの領域から構成される。第１磁化固定領域１１ａ、第２磁化固定領域１１ｂは実質的に一方向に固定された磁化を有する。また第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの磁化は互いに反平行方向に固定されている。図１Ｃでは第１磁化自由領域１１ａ、第２磁化固定領域１１ｂはそれぞれ＋ｚ方向、－ｚ方向に固定されているものとして描かれている。磁化自由領域１２の磁化は反転可能である。この場合＋ｚ、－ｚのいずれかの方向を向くことができる。

　第１磁化自由層１０内の３つの領域が上述のような磁化構造であるとき、磁化自由領域１２の磁化方向に応じて、第１磁化固定領域１１ａと磁化自由領域１２の境界、および第２磁化固定領域１１ｂと磁化自由領域１２の境界のいずれか一方に磁壁が形成される。図１Ｃの場合、磁化自由領域１２の磁化が＋ｚ方向のとき、第２磁化固定領域１１ｂと磁化自由領域１２の境界に磁壁が形成され、磁化自由領域１２の磁化が－ｚ方向のとき、第１磁化固定領域１１ａと磁化自由領域１２の境界に磁壁が形成される。

　図１Ａ乃至図１Ｃに示される場合では、第１磁化固定領域１１ａは磁化自由領域１２の一方の端部に隣接し、第２磁化固定領域１１ｂは磁化自由領域１２の別の端部に隣接する。具体的には、図１Ｃの例では、第１磁化固定領域１１ａは磁化自由領域１２の－ｘ方向側の端部に隣接し、第２磁化固定領域１１ｂは磁化自由領域１２の＋ｘ方向側の端部に隣接している。しかし、本実施の形態は、この例に限定されるものではなく、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂは磁化自由領域１２に接続されればよく、それらの間での位置関係には任意性がある。例えば、第１磁化固定領域１１ａが磁化自由領域１２の一方の端部に接続され、第２磁化固定領域１１ｂも磁化自由領域１２の同じ一方の端部に接続されてもよい。この場合には磁化自由層１０は三叉路を有する構造となる。

　図１Ａ乃至図１Ｃに示される場合では、第１磁化自由層１０、非磁性層３０、リファレンス層４０はこの順に積層して設けられる。リファレンス層４０は強磁性体から構成される。非磁性層３０は非磁性体から構成され、好適には絶縁体から構成される。このとき、第１磁化自由層１０、非磁性層３０、リファレンス層４０の３つの層の積層体によって磁気トンネル接合（Ｍａｇｎｅｔｉｃ　Ｔｕｎｎｅｌ　Ｊｕｎｃｔｉｏｎ；ＭＴＪ）が構成される。なお、非磁性層３０、及び非磁性層３０を介して第１磁化自由層１０に接続されるリファレンス層４０は、第１磁化自由層１０のうちの磁化自由領域１２に接続される。また非磁性層３０、リファレンス層４０の形状には任意性がある。

　図１Ａ乃至図１Ｃに示される場合では、リファレンス層４０は好適には垂直磁気異方性を有する強磁性体から構成され、かつ実質的に一方向に固定された磁化を有する。具体的には、図１Ｂの例ではリファレンス層４０の磁化は＋ｚ方向に固定されている。図示されていないが、リファレンス層４０は以下のような積層構造を有していてもよい。例えばリファレンス層４０は強磁性体、非磁性体、強磁性体の３層がこの順に積層された構造を有していてもよい。ここで二つの強磁性体に挟まれた非磁性体は上下の強磁性体を反平行方向に磁気結合させる（積層フェリ結合させる）機能を有していることが好ましい。このような機能を有する非磁性体としてはＲｕが知られている。リファレンス層４０を、積層フェリ結合を有する積層構造にすることによって、外部への漏洩磁界を低減し、第１磁化自由層１０などのその他の層への磁気的な影響を低減することができる。これに加えて、リファレンス層４０には反強磁性体が隣接していてもよい。これは、反強磁性体を隣接させ、磁場中で熱処理を行うことによって界面の磁化方向を一方向に固定することができるためである。代表的な反強磁性体としてはＰｔ－Ｍｎ、Ｉｒ－Ｍｎが例示される。

　本実施の形態の特徴として、第１磁化自由層１０の下側（－ｚ側）に段差形成層５０が設けられる。図１Ａ乃至図１Ｃに示される場合では、第１磁化固定領域１１ａの下部に第１段差形成層５０ａが設けられ、第２磁化固定領域１１ｂの下部に第２段差形成層５０ｂが設けられている。なお、図１Ａ及び図１Ｂでは段差形成層５０は第１磁化自由層１０に対して隣接しているものとして描かれているが、必ずしも接している必要はない。

　本実施の形態においては、段差形成層５０が設けられ、かつ後に説明されるような製造方法を用いることによって、第１磁化自由層１０に段差が設けられる。図１Ａ乃至図１Ｃに示される場合では、第１磁化固定領域１１ａと磁化自由領域１２の境界に段差Ｓ１が形成され、第２磁化固定領域１１ｂと磁化自由領域１２の境界に段差Ｓ２が形成されている。前述のように本実施の形態においては、第１磁化自由層１０の内部に単一の磁壁が形成される。段差Ｓ１、段差Ｓ２はこの磁壁のピンサイトとして機能する。

　段差形成層５０に用いる材料には制約はない。導電体でもよいし、絶縁体でもよい。また磁性体でもよいし、非磁性体でもよい。図１Ａでは、段差形成層５０は垂直磁気異方性を有する強磁性体から構成される例が示されている。図１Ａ乃至図１Ｃの例では、第１段差形成層５０ａと第２段差形成層５０ｂはそれぞれ第１磁化固定領域１１ａ、第２磁化固定領域１１ｂと磁気的に結合している。

　図には示されていないが、第１磁化固定領域１１ａ及び第２磁化固定領域１１ｂはそれぞれ異なる外部の配線に接続され、リファレンス層４０は別の外部の配線へと接続される。すなわち、磁気メモリ素子７０は３端子の素子となる。なお、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂと外部の配線の経路、及びリファレンス層４０と外部の配線の経路には別の層が挿入されても構わない。例えば第１磁化固定領域１１ａと第１段差形成層５０ａとが電気的に接続され、第１段差形成層５０ａが外部の配線に接続され、一方第２磁化固定領域１１ｂと第２段差形成層５０ｂとが電気的に接続され、第２段差形成層５０ｂが異なる外部の配線に接続されても構わない。

２．メモリ状態
　次に本実施の形態に係る磁気メモリ素子のメモリ状態について説明する。
　図２Ａ及び図２Ｂは、本発明の第１の実施の形態に係る磁気メモリ素子７０の“０”、“１”それぞれのメモリ状態における磁化の状態の例を模式的に示している。図２Ａは“０”状態における磁化の状態を、図２Ｂは“１”状態における磁化の状態をそれぞれ示している。なお、ここでは第１磁化固定領域１１ａの磁化は＋ｚ方向に固定され、第２磁化固定領域１１ｂの磁化は－ｚ方向に固定されているものとしている。

　いま、図２Ａに示されるような“０”状態においては、磁化自由領域１２の磁化は＋ｚ方向成分を有している。このとき第２磁化固定領域１１ｂとの境界に磁壁ＤＷが形成される。一方、図２Ｂに示されるような“１”状態においては、磁化自由領域１２の磁化は－ｚ方向成分を有している。このとき第１磁化固定領域１１ａとの境界に磁壁ＤＷが形成される。

　図２Ａ及び図２Ｂではリファレンス層４０の磁化は＋ｚ方向に固定されているものとして描かれている。このとき図２Ａに示される“０”状態、及び図２Ｂに示される“１”状態において、第１磁化自由層１０、非磁性層３０、及びリファレンス層４０から形成されるＭＴＪの磁化配置は、それぞれ平行、反平行となる。従って、当該ＭＴＪに電流を通じたときにはそれぞれ低抵抗、高抵抗が実現される。

　なお、図２Ａ、図２Ｂで定義された磁化状態とメモリ状態（“０”、“１”）との間の対応には任意性があり、この限りではないことは明らかである。

３．初期化方法
　次に、本発明の第１の実施の形態に係る磁気メモリ素子７０のメモリ状態の初期化方法について説明する。なお、ここで言う初期化とは、第１磁化固定領域１１ａと第２磁化固定領域１１ｂの磁化を互いに反平行方向になるように向け、第１磁化自由層１０に単一の磁壁を導入するプロセスのことを意味している。

　図３Ａ乃至図３Ｃは本発明の第１の実施の形態に係る磁気メモリ素子７０のメモリ状態の初期化方法の一例を模式的に示している。なお、図３Ａ乃至図３Ｃでは簡単のために第１磁化自由層１０と段差形成層５０以外の層は省略されている。図３Ａ乃至図３Ｃにおいては、第１段差形成層５０ａ、第２段差形成層５０ｂは垂直磁気異方性を有する強磁性体から構成されるものとして描かれている。さらに第１段差形成層５０ａは第２段差形成層５０ｂに比べてハードであるものとする。

　図３Ａ乃至図３Ｃに示された初期化方法の例においては、以下のステップで外部磁界を印加することによりメモリ状態の初期化を行う。はじめに＋ｚ方向に十分大きな外部磁界Ｈ０を印加する。このとき、図３Ａに示されるように、全領域の磁化は＋ｚ方向を向く。次に比較的小さな外部磁界Ｈ１を－ｚ方向に印加する。このとき、図３Ｂに示されるように磁化自由領域１２の磁化がはじめに反転し、－ｚ方向を向く。続いて－ｚ方向の外部磁界をやや強くする（Ｈ２）。このとき、図３Ｃに示されるように第２磁化固定領域１１ｂと第２段差形成層５０ｂが反転し、－ｚ方向を向く。図３Ｃに示された状態は第１磁化固定領域１１ａと磁化自由領域１２の境界、すなわち段差Ｓ１に磁壁がトラップされた状態であり、これは図２Ｂの“１”状態に一致する。このように外部磁界を印加することによって当該磁気メモリ素子７０のメモリ状態を初期化することが可能となる。

４．書き込み方法
　次に、本発明の第１の実施の形態に係る磁気メモリ素子７０への情報の書き込み方法について説明する。
　図４Ａ及び図４Ｂは本発明の第１の実施の形態に係る磁気メモリ素子７０への情報の書き込み方法を模式的に示している。なお、図４Ａ及び図４Ｂでは簡単のために第１磁化自由層１０以外の層は省略されている。

　いま、図２Ａで定義された“０”状態において、図４Ａに矢印Ｉｗｒｉｔｅで示された方向に電流を導入する。このとき伝導電子は第１磁化自由層１０において第２磁化固定領域１１ｂから磁化自由領域１２を経由して第１磁化固定領域１１ａへと流れる。このとき第２磁化固定領域１１ｂと磁化自由領域１２の境界に形成された磁壁ＤＷにはスピントランスファートルク（Ｓｐｉｎ　Ｔｒａｎｓｆｅｒ　Ｔｏｒｑｕｅ；ＳＴＴ）が働き、ｘ軸の負方向に移動する。すなわち電流誘起磁壁移動が起こる。ここで、書き込み電流は第１磁化固定領域１１ａと磁化自由領域１２の境界よりもｘ軸の負の方向では減少する（図示されない電流端子にも流れ込むため）。そのため、磁壁ＤＷは第１磁化固定領域１１ａと磁化自由領域１２の境界で停止する。この状態は図２Ｂで定義された“１”状態に相当する。このようにして“１”書き込みを行うことができる。

　また、図２Ｂで定義された“１”状態において、図４Ｂに矢印Ｉｗｒｉｔｅで示された方向に電流を導入する。このとき伝導電子は第１磁化自由層１０において第１磁化固定領域１１ａから磁化自由領域１２を経由して第１磁化固定領域１１ａへと流れる。このとき第２磁化固定領域１１ｂと磁化自由領域１２の境界に形成された磁壁ＤＷにはスピントランスファートルク（Ｓｐｉｎ　Ｔｒａｎｓｆｅｒ　Ｔｏｒｑｕｅ；ＳＴＴ）が働き、ｘ軸の正方向に移動する。すなわち電流誘起磁壁移動が起こる。ここで、書き込み電流は第２磁化固定領域１１ｂと磁化自由領域１２の境界よりもｘ軸の正の方向では減少する（図示されない電流端子にも流れ込むため）。そのため、磁壁ＤＷは第２磁化固定領域１１ｂと磁化自由領域１２の境界で停止する。この状態は図２Ａで定義された“０”状態に相当する。このようにして“０”書き込みを行うことができる。

　なお、“０”状態における“０”書き込み、及び“１”状態における“１”書き込みを行った場合には状態の変化は起こらない。すなわちオーバーライトが可能である。

５．読み出し方法
　次に、本発明の第１の実施の形態に係る磁気メモリ素子からの情報の読み出し方法について説明する。
図５Ａ及び図５Ｂは、本発明の第１の実施の形態に係る磁気メモリ素子７０からの情報の読み出し方法を模式的に示している。ここでは、図１Ａ乃至図１Ｃに示された構成を有する磁気メモリ素子７０について説明する。本実施の形態においては主にトンネル磁気抵抗効果（Ｔｕｎｎｅｌｉｎｇ　Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ　ｅｆｆｅｃｔ；ＴＭＲ　ｅｆｆｅｃｔ）を利用して情報の読み出しを行う。そのために第１磁化自由層１０、非磁性層３０、リファレンス層４０から構成される磁気トンネル接合（ＭＴＪ）を貫通する方向に電流Ｉｒｅａｄを導入する。なおこのＩｒｅａｄの方向には任意性がある。

　いま、図５Ａに示されるように図２Ａで定義された“０”状態においてＩｒｅａｄを導入したとき、当該ＭＴＪにおいて磁化は平行状態となっているので、低抵抗が実現される。また図５Ｂに示されるように図２Ｂで定義された“１”状態においてＩｒｅａｄを導入したとき、当該ＭＴＪにおいて磁化は反平行状態となっているので、高抵抗が実現される。このようにして、当該磁気メモリ素子に格納された情報は抵抗値の差として検出することができる。

６．回路構成
　次に、本発明の第１の実施の形態に係る磁気メモリ素子７０を有する磁気メモリセル８０に書き込み電流及び読み出し電流を導入するための回路構成について説明する。図６は、本発明の第１の実施の形態に係る磁気メモリセル８０の１ビット分の回路の構成例を示している。

　図６に示される例では、磁気メモリ素子７０は３端子の素子であり、ワード線ＷＬ、グラウンド線ＧＬ、及びビット線対ＢＬａ、ＢＬｂに接続されている。例えば、リファレンス層４０につながる端子は、読み出しのためのグラウンド線ＧＬに接続されている。第１磁化固定領域１１ａにつながる端子は、トランジスタＴＲａのソース／ドレインの一方に接続され、ソース／ドレインの他方は、ビット線ＢＬａに接続されている。第２磁化固定領域１１ｂにつながる端子は、トランジスタＴＲｂのソース／ドレインの一方に接続され、ソース／ドレインの他方は、ビット線ＢＬｂに接続されている。トランジスタＴＲａ、ＴＲｂのゲートは、共通のワード線ＷＬに接続されている。なお、図６では第１磁化固定領域１１ａは第１段差形成層５０ａを経由してトランジスタＴＲａに接続され、第２磁化固定領域１１ｂは第２段差形成層５０ｂを経由してトランジスタＴＲｂに接続される例が示されている。

　データ書き込み時、ワード線ＷＬはＨｉｇｈレベルに設定され、トランジスタＴＲａ、ＴＲｂがＯＮされる。また、ビット線対ＢＬａ、ＢＬｂのいずれか一方がＨｉｇｈレベルに設定され、他方がＬｏｗレベル（グラウンドレベル）に設定される。その結果、トランジスタＴＲａ、ＴＲｂ、第１磁化自由層１０を経由して、ビット線ＢＬａとビット線ＢＬｂとの間で書き込み電流が流れる。

　データ読み出し時、ワード線ＷＬはＨｉｇｈレベルに設定され、トランジスタＴＲａ、ＴＲｂがＯＮされる。また、ビット線ＢＬａはオープン状態に設定され、ビット線ＢＬｂはＨｉｇｈレベルに設定される。その結果、読み出し電流が、ビット線ＢＬｂからトランジスタＴＲｂ及び磁気メモリ素子７０のＭＴＪを貫通してグラウンド線ＧＬへ流れる。これによって磁気抵抗効果を利用した読み出しが可能となる。

　図７は、本発明の第１の実施の形態に係る磁気メモリ９０の構成の一例を示すブロック図である。磁気メモリ９０は、メモリセルアレイ１１０、Ｘドライバ１２０、Ｙドライバ１３０、コントローラ１４０を備えている。メモリセルアレイ１１０は、アレイ状に配置された複数の磁気メモリセル８０を有している。複数の磁気メモリセル８０の各々は、上述の磁気メモリ素子７０を有している。既出の図６で示されたように、磁気メモリセル８０は、ワード線ＷＬ、グラウンド線ＧＬ、及びビット線対ＢＬａ、ＢＬｂに接続されている。Ｘドライバ１２０は、複数のワード線ＷＬに接続されており、それら複数のワード線ＷＬのうちアクセス対象の磁気メモリセル８０につながる選択ワード線を駆動する。Ｙドライバ１３０は、複数のビット線対ＢＬａ、ＢＬｂに接続されており、各ビット線をデータ書き込みあるいはデータ読み出しに応じた状態に設定する。コントローラ１４０は、データ書き込みあるいはデータ読み出しに応じて、Ｘドライバ１２０とＹドライバ１３０のそれぞれを制御する。

７．製造方法
　次に、本発明の第１の実施の形態に係る磁気メモリ素子７０の製造方法について説明する。図８Ａ乃至図８Ｈは本発明の第１の実施の形態に係る磁気メモリ素子７０の製造方法の一例のフローを模式的に示した断面図である。

　はじめに、第１電極１０２ａ、第２電極１０２ｂが第１層間膜１０１中に埋め込まれた基板上に、段差形成層５０を形成する。この状態が図８Ａに相当する。次に、段差形成層５０上に第１ハードマスク１０３と第２ハードマスク１０４を形成する。この状態が図８Ｂに相当する。続いて、レジストＰＲを塗布し、露光、現像を行い、レジストＰＲのパターニングを行う。この状態が図８Ｃに相当する。次に、パターニングされたレジストＰＲをマスクとして第２ハードマスク１０４のエッチングを行い、レジストＰＲを剥離する。この状態が図８Ｄに相当する。次に、パターニングされた第２ハードマスク１０４ａ、１０４ｂを用いて第１ハードマスク１０３と段差形成層５０のエッチングを行う。この状態が図８Ｅに相当する。なお、図８Ｅでは第１ハードマスク１０３と段差形成層５０のエッチング時に第２ハードマスク１０４ａ、１０４ｂは消失するものとして描かれている。この後、パターニングされた第１ハードマスク１０３ａ、１０３ｂ、段差形成層５０ａ、５０ｂ及び第１層間膜１０１を覆うように、第２層間膜１０５、第３層間膜１０６を形成する。この状態が図８Ｆに相当する。続いてＣＭＰ処理による平坦化を行う。この状態が図８Ｇに相当する。なお、図８ＧではＣＭＰ処理により第３層間膜１０６、及び第２層間膜１０５の突起部が除去されるものとして描かれている。最後に全面エッチバックを行う。このとき、第２層間膜１０５と段差形成層５０の間でエッチングのレートが異なれば、段差形成層５０のエッジに段差が形成されることになる。この状態が図８Ｈに相当する。なお、図８Ｈでは、段差形成層５０のエッチングレートが第２層間膜１０５のエッチングレートに比べて小さいものとして描かれている。図８Ｈに示された構造の上に第１磁化自由層１０、非磁性層３０、リファレンス層４０を形成し、適宜パターニングを行うことで、磁気メモリ素子７０が形成される。第１磁化自由層１０、非磁性層３０、リファレンス層４０の形成方法については任意性がある。

　本発明の第１の実施の形態は、第１磁化自由層１０が形成される基板面に段差が形成されることを一つの特徴とする。図８Ａ乃至図８Ｈで説明されたように、この段差は段差形成層５０とその周りを覆う層間膜（図８Ａ乃至図８Ｈの例では第２層間膜１０５）のエッチングレートの差によって形成される。このようなエッチングレートの差は用いる材料やエッチングの方法によって比較的容易に設計することができる。

　また、形成される段差の大きさは、上述のエッチングレートの差の他に、エッチバックの時間によってもコントロールすることができる。例えば、エッチバックが段差形成層５０に到達した後のエッチング時間が長ければ段差の大きさは増大する。よって数ナノメートルレベルの段差の高さを制御性良く調整することができる。

　また図８Ａ乃至図８Ｈでは段差形成層５０が第２層間膜１０５に比べてエッチングレートが小さく、そのため段差形成層５０の表面が第２層間膜１０５の表面の高さよりも高くなる例が示されているが、これを逆にすることも可能である。すなわち段差形成層５０のエッチングレートを第２層間膜１０５のエッチングレートよりも大きくすることによって、段差形成層５０の表面が第２層間膜１０５の表面よりも低くすることも可能である。

　また図８Ａ乃至図８Ｈに示された製造方法においては、段差の矩形性は図８Ｅの工程で示された段差形成層５０のエッチングの工程での矩形性が反映される。従ってこの工程で反応性イオンエッチング（ＲＩＥ）法などによって矩形性が高くなるようにエッチングを行うことによって、矩形性の高い段差を形成することが可能となる。

８．材料
　次に第１磁化自由層１０、非磁性層３０、リファレンス層４０、及び段差形成層５０に用いることのできる材料について説明する。

　第１磁化自由層１０は前述の通り垂直磁気異方性を有する強磁性体により構成されることが好ましい。具体的にはＦｅ－Ｐｔ合金、Ｆｅ－Ｐｄ合金、Ｃｏ－Ｐｔ合金、Ｃｏ－Ｐｄ合金、Ｔｂ－Ｆｅ－Ｃｏ合金、Ｇｄ－Ｆｅ－Ｃｏ合金、Ｔｂ－Ｆｅ合金、Ｔｂ－Ｃｏ合金、Ｇｄ－Ｆｅ合金、Ｇｄ－Ｃｏ合金、Ｃｏ－Ｃｒ－Ｐｔ合金、Ｃｏ－Ｒｅ－Ｐｔ合金、Ｃｏ－Ｒｕ－Ｐｔ合金、Ｃｏ－Ｗ合金などの合金系材料のほか、Ｃｏ／Ｐｔ積層膜、Ｃｏ／Ｐｄ積層膜、Ｃｏ／Ｎｉ積層膜、Ｃｏ／Ｃｕ積層膜、Ｃｏ／Ａｇ積層膜、Ｃｏ／Ａｕ積層膜、Ｆｅ／Ｐｔ積層膜、Ｆｅ／Ｐｄ積層膜、Ｆｅ／Ａｕ積層膜などの交互積層膜が例示される。特にこの中で発明者らはＣｏ／Ｎｉ積層膜を用いて制御性の高い電流誘起磁壁移動が実現できることを実験的に確認しており（Ａｐｐｌｉｅｄ　Ｐｈｉｓｉｃｓ　Ｅｘｐｒｅｓｓ，ｖｏｌ．１，ｐ．１０１３０３，（２００８）：非特許文献４）、この点でＣｏ／Ｎｉ積層膜が第１磁化自由層１０の好適な材料として挙げられる。

　非磁性層３０は絶縁性材料により構成されることが好ましい。具体的にはＭｇ－Ｏ、Ａｌ－Ｏ、Ａｌ－Ｎ、Ｔｉ－Ｏなどが例示される。

　リファレンス層４０は例えば垂直磁気異方性を有する強磁性体から構成される。このときリファレンス層４０に用いることのできる材料は第１磁化自由層１０に用いることのできる材料として例示したものと重複するので省略する。ただし、リファレンス層４０は磁化が安定して固定されていることが求められるので、なるべくハードな磁性体であることが好ましい。この点でＦｅ－Ｐｔ合金、Ｆｅ－Ｐｄ合金、Ｃｏ－Ｐｔ合金、Ｃｏ／Ｐｔ積層膜、Ｃｏ／Ｐｄ積層膜などが好適である。またその磁化方向は一方向に固定されている必要があり、さらに外部への漏洩磁界が小さいことが好ましい。このために前述のように、積層フェリ結合を有する積層構造とすることが好ましい。すなわち、リファレンス層４０は、例えば強磁性体／Ｒｕ／強磁性体というような積層構成を有することが好適である。またリファレンス層４０は面内磁気異方性を有する強磁性体から構成されてもよい。この場合にはあらゆる磁性体を用いることができる。代表的にはＣｏ－Ｆｅなどが挙げられる。なお、リファレンス層４０に面内磁気異方性を有する材料を用いた場合の実施の形態の例は、後に第４の変形例として説明される。

　また段差形成層５０には、前述された様々な材料を用いることができる。段差形成層５０はその周りを覆う層間膜（図では第２層間膜１０５）との間にエッチングレートの差があればよく、導電体でもよいし、絶縁体でも構わない。また磁性体でもよいし、非磁性体でもよい。さらには、複数の材料の積層体であっても構わない。また第１磁化自由層１０内の第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの磁化を強固に固定するために、段差形成層５０は垂直磁気異方性を有する強磁性体を含有していてもよい。この場合に用いることのできる材料は第１磁化自由層１０に用いることのできる材料として例示したものと重複するので省略する。

９．効果
　次に本実施の形態で得られる効果について説明する。本実施の形態を用いることによって、電流誘起磁壁移動現象を書き込み方法に用いた磁壁移動型ＭＲＡＭにおいて、急峻な段差による理想的な磁壁のピンサイトを形成することができる。この主な効果として以下の２つが得られる。

　本実施の形態の第１の効果として、リテンション特性の増大が挙げられる。磁壁移動型ＭＲＡＭにおいては、格納される「０」、「１」の情報に応じて磁壁のピンサイトが設けられ、情報は磁壁の位置として記憶される。従って、高いリテンション特性を実現するためには、このピンサイトが深いピンポテンシャルを有していることが好ましい。ここで本実施の形態によって数ナノメートルレベルの非常に急峻な段差が提供されるが、これがピンサイトとして機能する。これにより、記憶状態を安定して保持することができる。

　本実施の形態の第２の効果として、書き込み電流ばらつきの低減が挙げられる。磁壁移動型ＭＲＡＭにおいては、第１磁化自由層１０内に電流を導入することで磁壁の位置を移動させ、書き込みを行う。ここで、磁壁の初期状態が異なれば、必要な書き込み電流も異なることになる。ビット間で初期状態に多様性があれば、ビット間での書き込み電流のばらつきに帰結し、また１ビット内でも初期状態に自己ばらつきがあれば、書き込み電流の自己ばらつきに帰結する。ここで本実施の形態を用いることで提供されるピンサイトを導入することによって、形成されうる磁壁が画一化される。すなわち磁壁の初期状態の多様性が低減される。これによって、書き込み電流のビット間でのばらつき、及びビット内での自己ばらつきを低減することができる。

１０．実施例
　次に本発明の第１の実施の形態を実施した結果（実施例）について説明する。
　図９は、図８Ａ乃至図８Ｈに示された製造方法で作製した段差付きの基板面のＡＦＭ観察結果を示している。磁壁移動型ＭＲＡＭを製造するためには、この表面に第１磁化自由層１０が堆積される。

　ここでは、図８Ａ乃至図８Ｈに示された製造方法において、段差形成層５０にはＴａ（３０ｎｍ）、第１ハードマスク１０３にはＳｉ－Ｎ（３０ｎｍ）、第２ハードマスク１０４にはＳｉ－Ｏ（２０ｎｍ）、第２層間膜１０５にはＳｉ－Ｎ（１６０ｎｍ）、第３層間膜１０６にはＳｉ－Ｏ（２００ｎｍ）を用いた。また図８Ｅのエッチング工程においては、ＣＦ_４系、及びＣｌ_２系ガスを用い、図８ＧのＣＭＰ工程においてはセリア系のスラリーを用い、図８Ｈのエッチバック工程においては、Ａｒ系のイオンビームエッチング法を用いた。段差の高さは、図８Ｈのエッチバック工程におけるエッチバック時間が長いほど増大し、数ｎｍから２０ｎｍ程度の段差が形成された。また断面ＳＥＭ観察を行ったところ、段差部分のテーパー角は８０度程度と非常に急峻な段差が形成されていることが確認された。

　なお、ここで示されたように段差形成層５０の上面をその周辺に比べて高くするために用いることのできる材料の組み合わせとしては、以下のものが例示される。例えば第２層間膜１０５、第３層間膜１０６にはＳｉ－Ｏ、Ｓｉ－Ｎ、Ｓｉ－Ｏ－Ｎ系の材料を用いることができる。また、段差形成層５０には、Ｔａの他にＴｉ、Ｖ、Ｃｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｗなどを用いることができる。

１１．変形例
　以上で説明された磁気メモリ素子７０は以下に説明される変形例を用いても実施することができる。

１１－１．第１の変形例
　図１０Ａ及び図１０Ｂは、本発明の第１の実施の形態に係る磁気メモリ素子７０の第１の変形例の構成を模式的に示している。図１０Ａはその斜視図を、図１０Ｂはｘ－ｚ断面図をそれぞれ示している。第１の変形例は段差の形態に関する。

　本実施の形態においては、第１磁化自由領域１０において、第１磁化自由領域１１ａと磁化自由領域１２との境界に第１段差Ｓ１が設けられ、第２磁化自由領域１１ｂと磁化自由領域１２との境界に第２段差Ｓ２が設けられる。このうち図１Ａ乃至図１Ｃで示された例では、磁化自由領域１２の高さは、第１磁化固定領域１１ａの高さ及び第２磁化固定領域１１ｂの高さに比べて低く形成されている。しかし、この段差の形態には任意性がある。例えば、図１０Ａ及び図１０Ｂに示されるように、磁化自由領域１２の高さは、第１磁化固定領域１１ａの高さ及び第２磁化固定領域１１ｂの高さに比べて高く形成されてもよい。また図示されていないが、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂのうちのいずれか一方は磁化自由領域１２よりも高く、他方は磁化自由領域１２よりも低く形成されてもよい。

　段差の方向は段差形成層５０とその回りを覆う層間膜のエッチングレートの差を調整することでいずれの方向にも形成することができる。すなわち、図８Ａ乃至図８Ｈにおいては段差形成層５０のエッチングレートが第２層間膜１０５のエッチングレートよりも小さく、エッチバックの際には第２層間膜１０５が段差形成層５０に比べて速くエッチングされる例が示されているが、段差形成層５０のエッチングレートが第２層間膜１０５のエッチングレートよりも早くなるように材料、及びエッチング方法をデザインすることによって、図１０Ａ及び図１０Ｂに示されるような段差の形成が可能となる。

１１－２．第２の変形例
　図１１Ａ及び図１１Ｂは、本発明の第１の実施の形態に係る磁気メモリ素子７０の第２の変形例の構成を模式的に示している。図１１Ａはその斜視図を、図１１Ｂはｘ－ｚ断面図をそれぞれ示している。第２の変形例は段差形成層５０の材料、及び初期化方法、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの磁化の固定方法に関する。

　本実施の形態においては、第１磁化自由層１０は第１磁化固定領域１１ａ、第２磁化固定領域１１ｂ、磁化自由領域１２から構成され、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの磁化は互いに反平行方向を向くように固定される。このために、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの磁化を反平行方向に向けるための、初期化工程が必要となる。この初期化を行い、かつ第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの磁化を反平行方向に固定するためには、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの近傍に磁気的にハードな材料からなる磁化固定層６０が設けられることが好ましい。図１Ａ乃至図１Ｃに示された例では、段差形成層５０が磁化固定層６０を兼ねる例が示されているが、実際には段差形成層５０とは別に磁化固定層６０が設けられてもよい。

　図１１Ａ及び図１１Ｂには磁化固定層６０が段差形成層５０とは別に設けられる例が示されている。すなわち第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの下側に、それぞれ第１段差形成層５０ａ、第２段差形成層５０ｂが設けられており、また第１磁化固定領域１１ａ、第２磁化固定領域１１ｂの上側にそれぞれ第１磁化固定層６０ａ、第２磁化固定層５０ｂが設けられている。この場合、段差形成層５０は磁性体である必要はなく、適切な段差を形成することさえできればどのような材料であっても構わない。また第１磁化固定層６０ａ、第２磁化固定層６０ｂは垂直磁気異方性を有する磁気的にハードな強磁性体であることが好ましい。さらに、初期化の観点から、例えば、第１磁化固定層６０ａは第２磁化固定層６０ｂに比べてハードであるものとする。

１１－３．第３の変形例
　図１２Ａ及び図１２Ｂは本発明の第１の実施の形態に係る磁気メモリ素子７０の第３の変形例の構成を模式的に示している。図１２Ａはその斜視図を、図１２Ｂはｘ－ｚ断面図をそれぞれ示している。第３の変形例は磁化固定層６０の数に関する。

　本実施の形態においては、初期化、及び第１磁化固定領域１１ａと第２磁化固定領域１１ｂの磁化方向の固定のために磁化固定層６０が設けられることが好ましいが、磁化固定層６０の数には任意性がある。すなわち、これまでに示された図面では、磁化固定層６０は２つ設けられる例が示されてきたが、図１２Ａ及び図１２Ｂに示されるように１つでも構わない。図１２Ａ及び図１２Ｂでは第１磁化固定領域１１ａの上部には第１磁化固定層６０ａが設けられているが、第２磁化固定領域１１ｂの上部には図１１Ａ及び図１１Ｂの第２磁化固定層６０ｂに相当する層が設けられていない。この場合も第１磁化固定領域１１ａと第２磁化固定領域１１ｂの間に磁気特性の差が生ずるため、単一の磁壁を磁化自由層１０に導入する初期化が可能となる。

　また、図１２Ａ及び図１２Ｂでは磁化自由層１０の上部に磁化固定層６０が設けられる例が示されているが、磁化固定層６０は下側に設けられてもよい。例えば、第１磁化固定領域１１ａの下側に第１段差形成層５０ａが設けられ、第２磁化固定領域１１ｂの下側に第２段差形成層５０ｂが設けられ、第１段差形成層５０ａは強磁性体から構成されて磁化固定層６０の役割を兼ね、一方第２段差形成層５０ｂは非磁性体で構成されてもよい（図示されていない）。

１１－４．第４の変形例
　図１３Ａ乃至図１３Ｃは本発明の第１の実施の形態に係る磁気メモリ素子７０の第４の変形例の構成を模式的に示している。図１３Ａはその斜視図を、図１３Ｂはｘ－ｚ断面図を、図１３Ｃはｚ－ｙ断面図をそれぞれ示している。第６の変形例は読み出し方法に関する。

　本実施の形態においては、情報記憶層である第１磁化自由層１０から情報を読み出すために、非磁性層３０とリファレンス層４０が設けられる。これまでの説明ではこの非磁性層３０とリファレンス層４０は第１磁化自由層１０に隣接して設けられる場合について示されてきた。第６の変形例は他の読み出しの形態に関する。

　第４の変形例においては、第２磁化自由層２０が新たに設けられる。さらに、コンタクト層２５が設けられることが好ましい。また、第２磁化自由層２０、非磁性層３０、リファレンス層４０はこの順に隣接して設けられ、これらによって磁気トンネル接合（Ｍａｇｎｅｔｉｃ　Ｔｕｎｎｅｌ　Ｊｕｎｃｔｉｏｎ；ＭＴＪ）が形成される。

　好適には第２磁化自由層２０の重心は第１磁化自由層１０の磁化自由領域１２の重心に対してｘ－ｙ面内でずれて設けられる。いまこのずれの方向を第１の方向と定義する。

　第２磁化自由層２０、リファレンス層４０は面内方向に磁気異方性を有する強磁性体から構成される。第２磁化自由層２０の磁気異方性の方向は面内方向において任意である。一方リファレンス層４０の磁化は実質的に一方向に固定されている。この方向は第１の方向に平行方向であることが望ましい。図１３Ａ乃至図１３Ｃはこのうち第１の方向がｙ方向、すなわち第１磁化自由層１０の長手方向に垂直方向である例が示されている。ただし、この第１の方向には任意性があり、例えばｘ方向であっても構わない。

　本変形例によれば、磁化自由領域１２の垂直方向の磁化の方向で記憶された情報を、第２磁化自由層２０、非磁性層３０、リファレンス層４０から構成される面内磁化を有するＭＴＪによって読み出すことができる。例えば、磁化自由領域１２が上方向に磁化した“０”状態においては第２磁化自由層２０の磁化は、磁化自由領域１２の上方向の磁化によって生ずる漏れ磁束によってｙ軸正方向（＋ｙ方向）を向く。これは第２磁化自由層２０が磁化自由領域１２の上側（ｚ軸正方向：＋ｚ方向）に配置され、かつ第２磁化自由層２０の重心が磁化自由領域１２に対してｙ軸正方向（＋ｙ方向）にずれて設けられているためである。これによって第２磁化自由層２０、リファレンス層４０の磁化は平行となり、このＭＴＪは低抵抗状態となる。

　一方、磁化自由領域１２が下方向に磁化した“１”状態においては第２磁化自由層２０の磁化は、磁化自由領域１２の下方向の磁化によって生ずる漏れ磁束によってｙ軸負方向（－ｙ方向）を向く。これによって第２磁化自由層２０、リファレンス層４０の磁化は反平行となり、このＭＴＪは高抵抗状態となる。かくして磁化自由領域１２の垂直方向の磁化として記憶された情報は、面内磁化を有する第２磁化自由層２０の磁化に伝達され、面内磁化から構成されるＭＴＪによって読み出すことができる。

　面内磁化によって構成されるＭＴＪでは一般的に高い磁気抵抗効果比（ＭＲ比）を得ることができる。これによって大きな読み出し信号を得ることができる。

　第２磁化自由層２０、リファレンス層４０は面内方向の磁気異方性を有する材料により構成される。具体的にはＣｏ－Ｆｅ－Ｂなどが例示される。また非磁性層３０は非磁性体により構成されることが好ましい。具体的にはＭｇ－Ｏなどが例示される。

（第２の実施の形態）
１．構造、メモリ状態、書き込み方法、読み出し方法、回路構成、材料
　図１４Ａ乃至図１４Ｃは本発明の第２の実施の形態に係る磁気メモリ素子７０の主要な部分の代表的な構造を模式的に示している。図１４Ａはその斜視図を、図１４Ｂはｘ－ｚ断面図を、図１４Ｃはｘ－ｙ平面図を示している。なお、図に示されているｘ－ｙ－ｚ座標系において、ｚ軸は基板に垂直な方向を示し、ｘ軸及びｙ軸は基板の表面（基板平面）に平行であるものとする。

　本発明の第２の実施の形態係る磁気メモリ素子７０も、第１の実施の形態と同じく、第１磁化自由層１０、非磁性層３０、リファレンス層４０、段差形成層５０を基本要素とする。第２の実施の形態における第１磁化自由層１０の構成、磁化構造、及び第１磁化自由層１０、非磁性層３０、リファレンス層４０の積層構成、磁化構造、さらに外部配線との接続方法については第１の実施の形態と同一であるのでその説明を省略する。また第２の実施の形態においても、第１磁化自由層１０の下側に段差形成層５０が設けられる。図１４Ａ乃至図１４Ｃに示された例においては、第１磁化固定領域１１ａの下部に第１段差形成層５０ａが設けられ、また第２磁化固定領域１１ｂの下部に第２段差形成層５０ｂが設けられている。

　本発明の第２の実施の形態においては、第１磁化自由層１０に溝、又は突起が形成される。図１４Ａ乃至図１４Ｃに示される例では、第１磁化固定領域１１ａと磁化自由領域１２との境界に溝Ｇ１が形成され、第２磁化固定領域１１ｂと磁化自由領域１２との境界に溝Ｇ２が形成されている。上述のように本実施の形態では、第１磁化自由層１０の内部に単一の磁壁が形成される。溝Ｇ１、溝Ｇ２はこの磁壁のピンサイトとして機能する。

　第２の実施の形態においても段差形成層５０に用いる材料には制約はない。導電体でもよいし、絶縁体でもよい。また磁性体でもよいし、非磁性体でもよい。図１４Ａ乃至図１４Ｃでは、段差形成層５０は垂直磁気異方性を有する強磁性体から構成される例が示されている。図１Ａ乃至図１Ｃの例では、第１段差形成層５０ａ及び第２段差形成層５０ｂは、それぞれ第１磁化固定領域１１ａ及び第２磁化固定領域１１ｂと磁気的に結合している。

　第２の実施の形態におけるメモリ状態、書き込み方法、読み出し方法、回路構成、材料、効果については第１の実施の形態と同一であるので説明を省略する。

２．製造方法
　次に、本発明の第２の実施の形態に係る磁気メモリ素子７０の製造方法について説明する。図１５Ａ乃至図１５Ｈは本発明の第２の実施の形態に係る磁気メモリ素子７０を製造方法の一例のフローを模式的に示した断面図である。

　はじめに、第１電極１０２ａ、第２電極１０２ｂが第１層間膜１０１中に埋め込まれた基板上に、段差形成層５０を形成する。この状態が図１５Ａに相当する。次に、段差形成層５０上に第１ハードマスク１０３と第２ハードマスク１０４を形成する。この状態が図１５Ｂに相当する。続いて、レジストＰＲを塗布し、露光、現像を行い、レジストＰＲのパターニングを行う。この状態が図１５Ｃに相当する。次に、パターニングされたレジストＰＲをマスクとして第２ハードマスク１０４のエッチングを行い、レジストＰＲを剥離する。この状態が図１５Ｄに相当する。次に、パターニングされた第２ハードマスク１０４ａ、１０４ｂを用いて第１ハードマスク１０３と段差形成層５０のエッチングを行う。この状態が図１５Ｅに相当する。この後、パターニングされた第２ハードマスク１０４ａ、１０４ｂ、第１ハードマスク１０３ａ、１０３ｂ、段差形成層５０ａ、５０ｂ及び第１層間膜１０１を覆うように、カバー膜１０７、第３層間膜１０８を形成する。この状態が図１５Ｆに相当する。続いてＣＭＰ処理による平坦化を行う。この状態が図１５Ｇに相当する。なお、図１５ＧではＣＭＰ処理により第３層間膜１０８の突起部が除去されるものとして描かれている。最後に全面エッチバックを行う。このとき、カバー膜１０７のエッチングレートが段差形成層５０及び第３層間膜１０８のエッチングのレートに比べて大きければ、段差形成層５０のエッジに溝が形成されることになる。この状態が図１５Ｈに相当する。図１５Ｈに示された構造の上に第１磁化自由層１０、非磁性層３０、リファレンス層４０を形成し、適宜パターニングを行うことで、磁気メモリ素子７０が形成される。第１磁化自由層１０、非磁性層３０、リファレンス層４０の形成方法については任意性がある。

　本発明の第２の実施の形態は、第１磁化自由層１０が形成される基板面に溝が形成されることを一つの特徴とする。図１５Ａ乃至図１５Ｈで説明されたように、この溝は段差形成層５０の周りを覆うカバー膜１０７と段差形成層５０及び第３層間膜１０８のエッチングレートの差によって形成される。このようなエッチングレートの差は用いる材料、堆積方法やエッチングの方法によって比較的容易に設計することができる。

　図１５Ａ乃至図１５Ｈに示された製造方法においては、溝の矩形性は図Ｅの工程で示された段差形成層５０のエッチングの工程での矩形性が反映される。従ってこの工程で反応性イオンエッチング（ＲＩＥ）法などによって矩形性が高くなるようにエッチングを行うことによって、矩形性の高い溝を形成することが可能となる。また溝の幅は図１５Ｆの工程で示されたカバー膜１０７の側壁部分の膜厚が反映される。従ってこの工程で側壁のカバー膜１０７の膜厚を適切にコントロールすることによって任意の幅の溝を形成することができる。

３．実施例
　次に本発明の第２の実施の形態を実施した結果（実施例）について説明する。
　図１６は、図１５Ａ乃至図１５Ｈに示された製造方法で作製した溝付きの基板面のＡＦＭ観察結果を示している。磁壁移動型ＭＲＡＭを製造するためには、この表面に第１磁化自由層１０が堆積される。

　ここでは、図１５Ａ乃至図１５Ｈに示された製造方法において、段差形成層５０にはＴａ（３０ｎｍ）、第１ハードマスク１０３にはＳｉ－Ｎ（３０ｎｍ）、第２ハードマスク１０４にはＳｉ－Ｏ（４０ｎｍ）、カバー膜１０７にはＳｉ－Ｎ（３０ｎｍ）、第３層間膜１０８にはＳｉ－Ｏ（２５０ｎｍ）を用いた。また図１５Ｅのエッチング工程においては、ＣＦ_４系、及びＣｌ_２系ガスを用い、図１５ＧのＣＭＰ工程においてはシリカ系のスラリーを用い、図１５Ｈのエッチバック工程においては、Ａｒ系のイオンミリングエッチング法を用いた。ＡＦＭ観察から５～１０ｎｍ程度の深さの溝が形成できることがわかった。また断面ＳＥＭ観察を行ったところ、段差部分のテーパー角は８０度程度と非常に急峻な段差が形成されていることが確認された。

４．変形例
　図１７Ａ乃至図１７Ｃは本発明の第２の実施の形態に係る磁気メモリ素子７０の変形例の構成を模式的に示している。図１７Ａはその斜視図を、図１７Ｂはｘ－ｚ断面図を、図１７Ｃはｘ－ｙ平面図を示している。この変形例は図１４Ａ乃至図１４Ｃにおける溝Ｇ１のバリエーションである。

　本発明の第２の実施の形態においては、第１磁化自由層１０の第１磁化固定領域１１ａと磁化自由領域１２との境界、及び第２磁化固定領域１１ｂと磁化自由領域１２との境界にピンサイトが形成され、図１４Ａ乃至図１４Ｃにおいてはその具体的な形態として溝Ｇ１、溝Ｇ２が形成される例が示された。しかし、この溝の代わりとして図１７Ａ乃至図１７Ｃに示されるように突起が形成されても構わない。図１７Ａ乃至図１７Ｃにおいては、第１磁化固定領域１１ａと磁化自由領域１２との境界、及び第２磁化固定領域１１ｂと磁化自由領域１２との境界にそれぞれ突起Ｔ１、突起Ｔ２が形成される例が示されている。

　このような突起は、図１５Ａ乃至図１５Ｈにおけるカバー膜１０７のエッチングレートをそれ以外の層と比べて小さくなるように設計することによって形成が可能である。

　上記の実施の形態や実施例の一部または全部は、以下の付記のようにも記載され得るが、以下には限定されない。

（付記１）
　垂直磁気異方性を有する強磁性体で構成された第１磁化自由層と、
　前記第１磁化自由層の近傍に設けられたリファレンス層と、
　前記リファレンス層に隣接して設けられた前記非磁性層と、
　前記第１磁化自由層の下方に設けられた段差形成層とを具備し、
　前記第１磁化自由層は、
　　磁化が固定された第１磁化固定領域と、
　　磁化が固定された第２磁化固定領域と、
　　前記第１磁化固定領域と前記第２磁化固定領域とに接続された磁化自由領域とを備え、前記第１磁化自由層内は段差、溝、及び突起のうちの少なくとも一つを有する
　磁気メモリ素子。

（付記２）
　付記１記載の磁気メモリ素子であって、
　前記段差形成層は第１段差形成層と第２段差形成層からなり、
　前記第１段差形成層は前記第１磁化固定領域の下側に設けられ、
　前記第２段差形成層は前記第２磁化固定領域の下側に設けられる
　磁気メモリ素子。

（付記３）
　付記２記載の磁気メモリ素子であって、
　前記第１磁化固定領域及び前記第２磁化固定領域の少なくとも一方の近傍に磁化固定層を具備し、
　前記磁化固定層は強磁性体から構成される
　磁気メモリ素子。

（付記４）
　付記３記載の磁気メモリ素子であって、
　前記段差形成層が前記磁化固定層を兼ねる
　磁気メモリ素子。

（付記５）
　付記３に記載の磁気メモリ素子であって、
　前記磁化固定層が前記第１磁化自由層に対して基板とは反対側に設けられる
　磁気メモリ素子。

（付記６）
　付記１乃至５のいずれか一項に記載の磁気メモリ素子であって、
　前記非磁性層は、前記磁化自由領域に隣接して設けられ、
　前記リファレンス層は、前記非磁性層に隣接して前記磁化自由領域とは反対側に設けられ、
　前記リファレンス層は垂直磁気異方性を有する強磁性体により構成される
　磁気メモリ素子。

（付記７）
　付記１乃至５のいずれか一項に記載の磁気メモリ素子であって、
　第２磁化自由層を更に具備し、
　前記非磁性層は、前記第２磁化自由層に隣接して設けられ、
　前記リファレンス層は、前記非磁性層に隣接して前記第２磁化自由層とは反対側に設けられ、
　前記第２磁化自由層は基板平行平面内において前記磁化自由領域に対して第１方向にずれて設けられ、
　前記第２磁化自由層及び前記リファレンス層は面内磁気異方性を有する強磁性体により構成され、
　前記リファレンス層は前記第１の方向に略平行方向に固定された磁化を有する
　磁気メモリ素子。

（付記８）
　付記１乃至７のいずれか一項に記載の磁気メモリ素子であって、
　前記段差形成層がＴｉ、Ｖ、Ｃｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗを含有する
　磁気メモリ素子。

（付記９）
　行列状に配列された複数の付記１乃至８のいずれか一項に記載の磁気メモリ素子を具備する
　磁気メモリ。

（付記１０）
　磁気メモリの製造方法であって、
　　前記磁気メモリは、
　　行列状に配列された複数の付記１乃至８のいずれか一項に記載の磁気メモリ素子を具備し、
　磁気メモリの製造方法は、
　段差形成膜を成膜する工程と、
　前記段差形成膜をパターニングして、前記段差形成層を形成する工程と、
　前記段差形成層上に絶縁膜を成膜する工程と、
　前記絶縁膜についてＣＭＰ及びエッチバックをこの順で行い、前記段差形成層間に、段差又は溝を有する絶縁層を形成する工程と、
　前記絶縁層上に前記非磁性層及び前記リファレンス層を形成する工程と
　を具備する
　磁気メモリの製造方法。

（付記１１）
　付記１０に記載の磁気メモリの製造方法であって、
　前記段差形成膜のパターニングにＲＩＥ法を用いる
　磁気メモリの製造方法。

　以上、実施の形態及び実施例を参照して本発明を説明したが、本発明は上記実施の形態及び実施例に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施の形態及び各実施例に記載の内容は、技術的に矛盾が発生しない限り、相互に組み合わせて又は置き換えて適用可能である。

　この出願は、２０１０年３月２３日に出願された特許出願番号２０１０－６６８６２号の日本特許出願に基づいており、その出願による優先権の利益を主張し、その出願の開示は、引用することにより、そっくりそのままここに組み込まれている。

Claims (10)

1. 　垂直磁気異方性を有する強磁性体で構成された第１磁化自由層と、
   　前記第１磁化自由層の近傍に設けられたリファレンス層と、
   　前記リファレンス層（に隣接して設けられた非磁性層と、
   　前記第１磁化自由層の下方に設けられた段差形成層とを具備し、
   　前記第１磁化自由層は、
   　　磁化が固定された第１磁化固定領域と、
   　　磁化が固定された第２磁化固定領域と、
   　　前記第１磁化固定領域と前記第２磁化固定領域とに接続された磁化自由領域とを備え、
   　前記第１磁化自由層内は段差、溝、及び突起のうちの少なくとも一つを有する
   　磁気メモリ素子。
2. 　請求項１記載の磁気メモリ素子であって、
   　前記段差形成層は第１段差形成層と第２段差形成層からなり、
   　前記第１段差形成層は前記第１磁化固定領域の下側に設けられ、
   　前記第２段差形成層は前記第２磁化固定領域の下側に設けられる
   　磁気メモリ素子。
3. 　請求項２記載の磁気メモリ素子であって、
   　前記第１磁化固定領域及び前記第２磁化固定領域の少なくとも一方の近傍に磁化固定層を具備し、
   　前記磁化固定層は強磁性体から構成される
   　磁気メモリ素子。
4. 　請求項３記載の磁気メモリ素子であって、
   　前記段差形成層が前記磁化固定層を兼ねる
   　磁気メモリ素子。
5. 　請求項３に記載の磁気メモリ素子であって、
   　前記磁化固定層が前記第１磁化自由層に対して基板とは反対側に設けられる
   　磁気メモリ素子。
6. 　請求項１乃至５のいずれか一項に記載の磁気メモリ素子であって、
   　前記非磁性層は、前記磁化自由領域に隣接して設けられ、
   　前記リファレンス層は、前記非磁性層に隣接して前記磁化自由領域とは反対側に設けられ、
   　前記リファレンス層は垂直磁気異方性を有する強磁性体により構成される
   　磁気メモリ素子。
7. 　請求項１乃至５のいずれか一項に記載の磁気メモリ素子であって、
   　第２磁化自由層を更に具備し、
   　前記非磁性層は、前記第２磁化自由層に隣接して設けられ、
   　前記リファレンス層は、前記非磁性層に隣接して前記第２磁化自由層とは反対側に設けられ、
   　前記第２磁化自由層は基板平行平面内において前記磁化自由領域に対して第１方向にずれて設けられ、
   　前記第２磁化自由層及び前記リファレンス層は面内磁気異方性を有する強磁性体により構成され、
   　前記リファレンス層は前記第１の方向に略平行方向に固定された磁化を有する
   　磁気メモリ素子。
8. 　行列状に配列された複数の請求項１乃至７のいずれか一項に記載の磁気メモリ素子を具備する
   　磁気メモリ。
9. 　磁気メモリの製造方法であって、
   　　前記磁気メモリは、
   　　行列状に配列された複数の請求項１乃至７のいずれか一項に記載の磁気メモリ素子を具備し、
   　磁気メモリの製造方法は、
   　段差形成膜を成膜する工程と、
   　前記段差形成膜をパターニングして、前記段差形成層を形成する工程と、
   　前記段差形成層上に絶縁膜を成膜する工程と、
   　前記絶縁膜についてＣＭＰ及びエッチバックをこの順で行い、前記段差形成層間に、段差又は溝を有する絶縁層を形成する工程と、
   　前記絶縁層上に前記非磁性層及び前記リファレンス層を形成する工程と
   　を具備する
   　磁気メモリの製造方法。
10. 　請求項９に記載の磁気メモリの製造方法であって、
    　前記段差形成膜のパターニングにＲＩＥ法を用いる
    　磁気メモリの製造方法。

Images