[go: up one dir, main page]

WO2011033665A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2011033665A1
WO2011033665A1 PCT/JP2009/066429 JP2009066429W WO2011033665A1 WO 2011033665 A1 WO2011033665 A1 WO 2011033665A1 JP 2009066429 W JP2009066429 W JP 2009066429W WO 2011033665 A1 WO2011033665 A1 WO 2011033665A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
semiconductor
magnetic metal
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2009/066429
Other languages
English (en)
French (fr)
Inventor
孝生 丸亀
瑞恵 石川
智明 井口
英行 杉山
好昭 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to PCT/JP2009/066429 priority Critical patent/WO2011033665A1/ja
Priority to JP2011531738A priority patent/JP5443502B2/ja
Publication of WO2011033665A1 publication Critical patent/WO2011033665A1/ja
Priority to US13/419,947 priority patent/US8330196B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/385—Devices using spin-polarised carriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/011—Manufacture or treatment comprising FinFETs

Definitions

  • the present invention relates to a semiconductor device and a manufacturing method thereof.
  • the spin MOSFET uses a magnetic material (spin polarized material) for the source and drain (S / D) electrodes, so that the drive current of the transistor can be changed by the relative magnetization arrangement of the S / D electrodes.
  • the spin MOSFET is used for reconfigurable logic such as FPGA (Field-Programmable-Gate-Array).
  • the S / D formation process in the existing CMOS generally uses a salicide ((salicide (self-aligned silicide)) process, in which a metal layer such as Co or Ni is formed after the gate electrode is formed. After that, it is a method of forming silicide by reacting with Si by heat treatment.When this method is used, the unreacted metal layer on the gate sidewall is selectively dissolved by a chemical solution such as acid, but the silicide is not included in the chemical solution. Since it does not melt, a stacked electrode of Si and silicide is formed in a self-aligned manner with respect to the underlying Si surface.
  • MOSFETs can be formed without any limitation, and as silicide, for example, CoSi 2 , NiSi, or the like is used (for example, see Non-Patent Document 1).
  • a material having a high conduction electron spin polarization at room temperature is used as an electrode of the spin MOSFET, and a CoFe-based metal magnetic film is generally used.
  • CoFe is silicidized using a method similar to that of an existing MOSFET, it is usually a non-magnetic material, and the spin polarization is greatly reduced. Even if a high spin polarization ratio is realized by adjusting the composition of the silicide well, in this case, since the composition is rich in metal, the dissolution resistance to acid cannot be obtained. That is, in the manufacturing process of the spin MOSFET, it is not possible to use a self-aligned S / D electrode formation process using a silicide reaction similar to that of an existing CMOS.
  • a self-alignment process is essential for full-scale application of spin MOSFETs, but no reliable method has been proposed.
  • a method of forming each S / D shape by photolithography and ion milling has been often used (see, for example, Patent Document 1).
  • this method makes it difficult to perform alignment in FEOL (Front End Of Line), and high technical accumulation is necessary to avoid a decrease in yield.
  • Miniaturization is essential for large-scale production and high performance of spin MOSFETs.
  • a semiconductor device in which magnetic S / D electrodes are formed in a self-aligned manner and a manufacturing method thereof are required.
  • the present invention has been made in consideration of the above circumstances, and a spin MOSFET capable of forming source and drain electrodes in a self-aligning manner while preventing a decrease in the spin polarization rate as much as possible.
  • An object of the present invention is to provide a semiconductor device having the same and a manufacturing method thereof.
  • a method of manufacturing a semiconductor device includes a step of forming a gate insulating film on a semiconductor substrate having a first semiconductor layer on a surface, a step of forming a gate electrode on the gate insulating film, A step of forming a gate sidewall of an insulator on a side of the gate electrode; a step of forming a magnetic metal film on the semiconductor substrate; and a first heat treatment to form the first semiconductor layer to be a source and drain region Forming a first magnetic metal semiconductor compound film containing the magnetic metal element of the magnetic metal film in the region, and leaving the magnetic metal film on the gate sidewall; and forming the first magnetic metal semiconductor compound film Thereafter, a step of forming a semiconductor film having the same semiconductor as the first semiconductor layer on the semiconductor substrate, and a surface of the first magnetic metal semiconductor compound film by performing a second heat treatment Forming a second magnetic metal semiconductor compound film having a concentration of the semiconductor higher than that of the first magnetic metal semiconductor compound film, and forming the magnetic metal film on
  • a semiconductor device includes a semiconductor layer, a source and drain region provided apart from the semiconductor layer, and the semiconductor layer and magnetic metal provided in the source and drain regions, respectively.
  • a magnetic metal semiconductor compound film; a gate insulating film provided on the semiconductor layer between the source region and the drain region; a gate electrode provided on the gate insulating film; and a side portion of the gate electrode A gate sidewall made of an insulator provided on the gate electrode; a laminated film including a magnetic layer provided on the magnetic metal semiconductor compound film in the source and drain regions; and a laminated film provided on the gate sidewall; And an oxide layer containing the same element.
  • a semiconductor device having a spin MOSFET that can prevent a decrease in spin polarization as much as possible and can form source and drain electrodes in a self-aligning manner.
  • Sectional drawing which shows the manufacturing method of the semiconductor device by 1st Embodiment Sectional drawing which shows the manufacturing method of the semiconductor device by 1st Embodiment. Sectional drawing which shows the manufacturing method of the semiconductor device by 1st Embodiment. Sectional drawing which shows the manufacturing method of the semiconductor device by 1st Embodiment. Sectional drawing which shows the manufacturing method of the semiconductor device by 1st Embodiment. Sectional drawing which shows the manufacturing method of the semiconductor device by 1st Embodiment. Sectional drawing which shows the manufacturing method of the semiconductor device by 1st Embodiment. Sectional drawing which shows the manufacturing method of the semiconductor device by 1st Embodiment. Sectional drawing which shows the manufacturing method of the semiconductor device by 1st Embodiment. Sectional drawing which shows the manufacturing method of the semiconductor device by 1st Embodiment. Sectional drawing which shows the manufacturing method of the semiconductor device by 1st Embodiment. Sectional drawing which shows the manufacturing method of the semiconductor device by 1st Embodiment. Sectional drawing
  • Sectional drawing which shows the manufacturing method of the semiconductor device by 1st Embodiment Sectional drawing which shows the manufacturing method of the semiconductor device by 1st Embodiment. Sectional drawing which shows the manufacturing method of the semiconductor device by 2nd Embodiment. Sectional drawing which shows the manufacturing method of the semiconductor device by 3rd Embodiment. Sectional drawing which shows the manufacturing method of the semiconductor device by 3rd Embodiment. Sectional drawing which shows the manufacturing method of the semiconductor device by 4th Embodiment. Sectional drawing which shows the manufacturing method of the semiconductor device by 5th Embodiment. Sectional drawing which shows the manufacturing method of the semiconductor device by 6th Embodiment. Sectional drawing which shows the manufacturing method of the semiconductor device by 6th Embodiment.
  • Sectional drawing which shows the manufacturing method of the semiconductor device by 6th Embodiment Sectional drawing which shows the manufacturing method of the semiconductor device by 6th Embodiment. Sectional drawing which shows the manufacturing method of the semiconductor device by 7th Embodiment. Sectional drawing which shows the manufacturing method of the semiconductor device by 7th Embodiment. Sectional drawing which shows the manufacturing method of the semiconductor device by 8th Embodiment. Sectional drawing which shows the manufacturing method of the semiconductor device by 9th Embodiment. Sectional drawing which shows the manufacturing method of the semiconductor device by 9th Embodiment.
  • FIGS. A method of manufacturing a semiconductor device according to the first embodiment of the present invention is shown in FIGS.
  • the manufacturing method of this embodiment manufactures a semiconductor device having a spin CMOSFET.
  • a semiconductor layer 4a to be a p-well and a semiconductor layer 4b to be an n-well are formed on a silicon substrate 2, and the semiconductor layers 4a and 4b are separated from each other by an insulating film.
  • a semiconductor substrate 1 separated by the region 5 is prepared.
  • a gate insulating film 6 made of, for example, an Si oxide film is formed on the semiconductor substrate 1 by about 1 nm using EOT (Effective Oxide Thickness).
  • EOT Effective Oxide Thickness
  • a polysilicon film 8 serving as a gate electrode is formed on the gate insulating film 6 by a low pressure chemical vapor deposition (hereinafter also referred to as LPCVD (Low Pressure Chemical Vapor Deposition)) method of 100 nm to 150 nm. Deposition to a degree.
  • LPCVD Low Pressure Chemical Vapor Deposition
  • the gate insulating film and the polysilicon film are patterned by an etching technique such as a lithography technique and reactive ion etching (hereinafter also referred to as RIE (Reactive Ion Etching)), so that the gate electrode 8 has a gate length of about 30 nm.
  • RIE reactive ion etching
  • post-oxidation of 1 nm to 2 nm is performed here. This post-oxidation functions as a protective film for the source and drain regions described later.
  • a silicon nitride film is deposited by LPCVD, for example, about 8 nm, and then etched back by RIE, so that the silicon nitride film remains only on the side of the gate electrode 8.
  • the gate side wall 10 made of the silicon nitride film is formed on the side portion of the gate electrode 8.
  • n-type source and drain regions 12 are formed in the p-well 4a by covering the n-well 4b with a resist 11 and implanting As ions into the p-well 4a. Subsequently, after removing the resist 11, as shown in FIG. 6, the p-well 4a is covered with the resist 13 and B is ion-implanted into the n-well 4b, whereby the p-type source and drain regions 14 are formed in the n-well 4b. Form. After the resist 13 is removed, activation annealing of impurities in the source and drain regions 12 and 14 is performed at a temperature of about 1000 ° C.
  • the deposition of the Co 2 Mn film 16 is selected from a method using the same target as this composition, a method by simultaneous sputtering using each target of Co and Mn, a method of forming a film in which Co and Mn are laminated, and the like. Can do.
  • annealing is performed at 500 ° C. for about 30 seconds by, for example, RTA (Rapid Thermal Annealing), and the Co 2 Mn film 16 is formed on the Si and gate of the semiconductor substrate 1.
  • RTA Rapid Thermal Annealing
  • the Co 2 MnSi film 16 a is a metal-rich magnetic silicide film and is formed on the source and drain regions 12 and 14 and the gate electrode 8.
  • an optimum temperature was derived in the present embodiment using the RTA apparatus under the conditions of 400 ° C.
  • the optimum temperature depends on the film thickness of Co 2 Mn and the film thickness of Si, but typically around 500 ° C. is desirable.
  • the crystal structure of the produced Co 2 MnSi was polycrystalline and was a mixture of the L2 1 structure and the B2 structure.
  • the single crystal L2 1 structure is ideal, but from the viewpoint of spin polarizability, spin MOSFET operation is possible if there is a degree of order greater than the B2 structure.
  • the first heat treatment may be performed in two stages, such as 300 ° C. for 30 seconds and 500 ° C. for 30 seconds.
  • the conditions for obtaining high-quality Co 2 MnSi depend on the environment of the annealing apparatus, so the manufacturer needs to optimize in advance.
  • a Si film 18 having a thickness of 5 nm is formed by sputtering (FIG. 9).
  • the sputtering method is used for depositing the Si film 18, but other general methods such as vapor deposition and CVD can also be used. However, what is important is the thickness control of the Si film 18.
  • the surface layer of the metal-rich magnetic metal silicide film 16 a is modified to have a Si-rich composition by reacting with the Si film 18.
  • the annealing temperature here was 500 ° C. using an RTA apparatus. Since the conditions in this case also depend on the environment of the annealing apparatus, the manufacturer needs to optimize in advance.
  • the Co 2 MnSi film 16a before the heat treatment reaction becomes a (Co 2 Mn) Si 2 film 16b after the heat treatment reaction.
  • the Co 2 Mn film 16 adhering to the element isolation region 5 and the gate sidewall 10 reacts with Si to become a Co 2 MnSi film 16a.
  • the silicide film 16a in the p well 4a and the n well 4b is slightly diffused and spreads in the well toward the gate insulating film 6 side.
  • the Co 2 MnSi film 16a on the element isolation region 5 and the gate sidewall 10 is removed using an acid solution.
  • an acid solution hydrofluoric acid, sulfuric acid, nitric acid or the like is appropriately selected, and a general mixed solution may be used, which may be the same as that used in the existing salicide process. However, the following selectivity is important.
  • the Co 2 MnSi film 16a which is a metal-rich magnetic silicide that is in contact with the source and drain regions and serves as the source and drain electrodes, is not removed.
  • the (Co 2 Mn) Si 2 film 16b insoluble in acid and Si-rich is formed on the upper surface of the film, and the (Co 2 Mn) Si 2 film 16b functions as a protective film. It is. As shown in FIG. 10, the Co 2 MnSi film 16 a and the (Co 2 Mn) Si 2 film 16 b exist on the gate electrode 8. Through the above steps, the source and drain electrodes of the spin MOSFET are formed in a self-aligned manner with respect to the position of the gate electrode (FIG. 11).
  • writing may be performed by providing a difference in shape between the source and drain electrodes (including a difference in film surface area). That is, by providing a difference in shape between the source and drain electrodes, the direction of magnetization of one of the source and drain electrodes is higher than the direction of magnetization of the other electrode. Inversion is facilitated by the polarized electrons.
  • writing by spin injection magnetization reversal can be performed with the one electrode serving as a recording layer and the other electrode serving as a reference layer.
  • a writing unit such as an MTJ element may be provided on the source and drain electrodes, and writing may be performed using this writing unit.
  • current-induced magnetic field writing by applying current to the Bit and Word lines for the spin MOSFET is also possible in principle.
  • the metal-rich magnetic metal silicide can be used as the source and drain electrodes, so that a decrease in spin polarization is prevented as much as possible and self-alignment is achieved.
  • a spin MOSFET capable of forming source and drain electrodes can be obtained.
  • the magnetic metal silicide film 16, 16a, 16b is made of a magnetic metal compound containing Co as a main component.
  • a magnetic metal compound containing Fe as a main component may be used.
  • a magnetic metal semiconductor compound containing a magnetic metal element (for example, Co or Fe) as a main component means that the atomic ratio of the magnetic metal element (Co or Fe) in the magnetic metal semiconductor compound is another component. It means not less than magnetic metal semiconductor compound.
  • germanide Co 2 MnGe or the like can be used as the magnetic metal compound.
  • SiGe substrate When a SiGe substrate is used, Co 2 MnGe 1-x Si x (0 ⁇ x ⁇ 1) or the like can be used as the magnetic metal compound.
  • the Heusler alloy (also referred to as a full Heusler alloy) means a generic name of intermetallic compounds having a chemical composition of X 2 YZ, where X is Co, Fe, Ni on the periodic table. Or a transition metal element or a noble metal element of the Cu group.
  • Y is a transition metal element of Mn, V, Cr or Ti group and can take the same element species as X.
  • Z is a typical element from Group III to Group V.
  • Heusler alloy X 2 YZ is divided into three types of crystal structures based on the regularity of X, Y, and Z.
  • the Heusler alloy means that the main component is X 2 YZ, and does not necessarily mean a crystal having a stoichiometric composition. That is, what deviated from the composition of X 2 YZ may be contained.
  • a single crystal structure is desirable, but it is sufficient that the entire film has a spin polarization of 60% or more even if it is polycrystalline or contains amorphous. This is because the spin polarization rate of general Fe, CoFe, etc. is about 50%, and therefore, higher performance of the spin MOSFET cannot be realized without a spin polarizability higher than that.
  • FIG. 12 is a cross-sectional view of a spin MOSFET manufactured by the manufacturing method of the present embodiment.
  • the Si-rich silicide film 16b to be the source and drain electrodes is removed.
  • the upper surface of the magnetic silicide film 16 a serving as the source / drain electrode appearing from under the silicide film 16 b is positioned higher than the upper surface of the gate insulating film 6.
  • the silicide film 16b on the gate electrode 8 is also removed, and the metal-rich magnetic silicide film 16a remains.
  • ⁇ Ar ion milling is used to remove this Si-rich silicide. This utilizes the fact that isotropic etching is performed by Ar ions. In place of this Ar ion milling, isotropic etching can also be performed by generating an RF discharge with a substrate bias using only Ar gas in an RIE apparatus. As in this embodiment, by removing the upper Si-rich silicide film 16b, an MTJ (Magnetic Tunnel Junction) described in a fifth embodiment described later can be provided, and a writable spin MOSFET is formed. be able to. If the MTJ is formed without removing the Si-rich silicide film 16b, the magneto-resistance effect cannot be obtained because the Si-rich silicide film 16b is nonmagnetic.
  • MTJ Magnetic Tunnel Junction
  • the manufacturing method of this embodiment is a method of adjusting the composition of magnetic silicide using a buried insulating layer.
  • the steps up to the step of forming the gate electrode 8 shown in FIG. 3 are formed in the same manner as in the first embodiment.
  • a mask for forming the gate electrode exists on the gate electrode 8.
  • the Si regions of the p well 4a and the n well 4b, which become the source and drain regions are etched in a self-aligned manner.
  • an insulating layer 9 is embedded, and subsequently, an Si layer serving as a source and drain region is formed on the insulating layer 9.
  • This Si layer does not need to be single crystal, and may be polycrystalline or amorphous.
  • the p well 4a and the n well 4b under the gate insulating film 6 are made of a single crystal doped with impurities. Thereafter, using the same process as described in the first embodiment, the gate sidewall 10 is formed on the side portion of the gate electrode 8, and the n-type impurity (for example, in the p well 4a is formed using the gate electrode 8 and the gate sidewall 10 as a mask).
  • As) are ion-implanted, and p-type impurity (for example, B) ions are implanted into the n-well 4b, and activation annealing is performed to form the n-type source and drain regions 13 in the p-well 4a.
  • a p-type source and drain region 15 is formed (FIG. 13).
  • the source and drain regions 13 and 15 are silicided to form a magnetic metal silicide film 16a (FIG. 14).
  • the magnetic metal silicide film 16 a is also formed on the gate electrode 8.
  • the buried insulating layer 9 is formed in the bulk silicon substrate 2, the capacitance between the substrate and the substrate is reduced as compared with the case where the buried insulating layer is not formed, and high speed operation is possible. .
  • the bulk substrate is used without using the SOI substrate, the manufacturing cost can be reduced.
  • magnetic metal silicide can be used as the source and drain electrodes, it is possible to prevent the spin polarization rate from being lowered as much as possible and to form the source and drain electrodes in a self-aligning manner.
  • a spin MOSFET can be obtained.
  • the manufacturing method of this embodiment uses a SOI substrate 101 having a support substrate 102 made of silicon, a buried insulating layer 103, and an SOI (Silicon-On-Insulator) layer instead of using the bulk substrate 1 in the first embodiment.
  • a spin MOSFET is formed.
  • the SOI layer is element-isolated into a p-well 104a and an n-well 104b by an element isolation region 105 made of an insulating film.
  • the same process as in the first embodiment is performed to silicide the source and drain regions 12 and 14 to form a magnetic metal silicide film 16a (FIG. 15).
  • the magnetic metal silicide film 16 a is also formed on the gate electrode 8.
  • magnetic metal silicide can be used as the source and drain electrodes, it is possible to prevent the spin polarization rate from being lowered as much as possible and to form the source and drain electrodes in a self-aligning manner.
  • a spin MOSFET can be obtained. Note that the number of steps can be reduced because an insulating film embedding process is not required as compared with the third embodiment.
  • a spin MOSFET may be formed using a GOI (Germanium-On-Insulator) substrate.
  • a spin MOSFET manufacturing method according to a fifth embodiment of the present invention will be described with reference to FIG. Until the first to fourth embodiments, writing can be performed by using the difference in shape between the source and drain electrodes.
  • a writing unit having an MTJ (Magnetic Tunnel Junction) element or a GMR (Giant Magneto Resistive) element using magnetic metal silicide as one electrode on the upper part of the magnetic metal silicide film 16a on the source and drain regions. 30 is provided.
  • the writing unit 30 also serves as a source and drain electrode.
  • the p-channel spin MOSFET can be formed in the same manner if the conductivity type is reversed to that of the n-channel spin MOSFET.
  • an n-channel spin MOSFET manufactured by the manufacturing method of the first embodiment is prepared.
  • the Si-rich magnetic metal silicide film 16b is formed on the surface of the magnetic metal silicide film 16a.
  • the magnetic metal silicide film 16b is removed by ion milling as in the second embodiment.
  • a laminated film composed of the MgO layer 31, the CoFe layer 32 whose magnetization direction is not changed, the IrMn layer 33 that does not change the magnetization direction of the CoFe layer 32, and the Ru protective layer is deposited on the magnetic metal silicide film 16a. To do.
  • the ion milling process and the laminated film forming process are preferably performed in a vacuum with the same apparatus as much as possible.
  • the magnetic layer constituting the laminated film is also attached to the gate sidewall 10, but the attached magnetic layer has a film thickness compared to the magnetic layer of the laminated film formed on the source and drain regions. Is thin.
  • the surface of the laminated film on the semiconductor substrate is oxidized by O 2 plasma in an O 2 asher device.
  • This is called a sidewall oxidation process.
  • the magnetic layer adhering to the gate sidewall 10 is completely oxidized, and the insulating magnetic oxide layer 34 is formed.
  • O 2 is mainly used for the oxidation of the magnetic layer, but other gases may be mixed depending on the type of layers of the laminated film.
  • the Ru protective layer is sublimated by O 2 plasma.
  • the magnetic layer attached to the gate sidewall 10 is easily oxidized because it has a smaller film thickness than the stacked film of the source and drain regions.
  • the stacked film is patterned in order to separate the source electrode and the drain electrode and to separate adjacent elements (for example, spin MOSFETs).
  • a stacked structure 30 of the MgO layer 31, the CoFe layer 32, and the IrMn layer 33 is formed on the magnetic metal silicide film 16a in the source and drain regions, which is the same as the magnetic body of the stacked structure.
  • a magnetic oxide layer 34 containing an element is formed on the surface of the gate sidewall 10 (FIG. 16).
  • the gate and the source and drain are electrically insulated by the magnetic oxide layer 34 and the gate sidewall 10.
  • an MTJ element is used as the writing unit 30, but a GMR element having a stacked structure in which Cu (nonmagnetic spacer) / CoFe / IrMn / Ru is stacked in this order may be used.
  • the nonmagnetic spacer is not limited to Cu, and an element selected from a group such as Ag, V, Cr, and Au can be used.
  • a nonmagnetic Heusler alloy can also be selected as the nonmagnetic spacer.
  • the spin MOSFET manufactured by the manufacturing method of the present embodiment has a great merit that the number of wirings can be suppressed and writing can be performed with a low current, compared to the conventional current-induced magnetic field writing method. .
  • FIG. 17 shows a state in which a magnetic film (for example, equivalent to the laminated film 30 of the fifth embodiment) 35 is formed on the entire substrate.
  • the gate, the source and the drain remain electrically shorted. Therefore, the following etch back process is performed.
  • a resist 37 is applied to the entire surface.
  • the resist 37 is applied and baked under the condition for flattening the unevenness of the substrate 1.
  • a general photoresist is spin-coated at 5000 rpm and then baked at about 175 ° C. using a hot plate.
  • FIG. 19 the entire surface of the substrate 1 is subjected to RIE processing.
  • RIE gas to the upper surface of the magnetic film 35 exits from the resist surface i.e. to expose uses mainly the O 2 gas as the etching gas, after the upper surface of the magnetic film 35 is exposed, such as Ar, etc.
  • Etching is performed using a gas that can be etched. Thereby, the magnetic film on the gate electrode 8 and the upper part of the magnetic film adhering to the gate side wall 10 are etched (FIG. 19).
  • the resist may also be completely removed by RIE here. If the resist remains, it is removed with an O 2 asher or the like. As a result, as shown in FIGS.
  • the magnetic film 35 attached to the upper portion of the gate sidewall 10 is oxidized to become an insulating film 35a, and the gate and the source and drain magnetic films 35 are electrically insulated.
  • the magnetic film 35 is patterned in order to separate the adjacent element (for example, spin MOSFET).
  • the adjacent element for example, spin MOSFET
  • the etch back process of this embodiment and the oxidation process of the gate sidewall adhesion film by O 2 plasma described in the fifth embodiment can be used in appropriate combination.
  • the silicide is formed after the impurity layers to be the source and drain regions are formed.
  • silicide is formed before forming the impurity layer after forming the gate, and then ion implantation is performed (after ion implantation).
  • ion implantation is performed after forming the gate insulating film 6, the gate electrode 8, and the gate sidewall 10 on the p-well 104a of the SOI substrate 101, the source and the source are formed using the same process as in the first embodiment.
  • a magnetic metal silicide (eg, Co 2 MnSi film) film 40 is formed in the drain region. Thereafter, n-type impurities (for example, As) are ion-implanted into the magnetic metal silicide film 40. Then, as shown in FIG. 22, a steep and high-concentration impurity layer 42 is formed at the interface between the magnetic metal silicide film 40 and Si. In the ion implantation post-implantation method, an activated impurity layer is formed at the interface between silicide and Si even at a relatively low temperature of about 500.degree. In this case, an extremely shallow impurity layer can be formed, which is advantageous in suppressing the short channel effect of the spin MOSFET when the silicide is thinned.
  • n-type impurities for example, As
  • the spin MOSFET manufactured by the manufacturing method of the present embodiment is a Fin type spin MOSFET.
  • an SOI substrate having a silicon support substrate 101, a buried insulating layer 103, and an SOI layer (for example, a p-type SOI layer) is prepared, and the SOI layer is processed into a Fin type (a rectangular parallelepiped or an elongated cylindrical shape).
  • a gate insulating film 6 is formed on a pair of side surfaces along the longitudinal direction of the Fin or on the side surfaces and the upper surface of the Fin type semiconductor layer by using a normal Fin type MOSFET manufacturing process.
  • a polysilicon gate electrode 8 is formed so as to cover the surface.
  • impurities for example, n-type impurities
  • a metal-rich silicide film 16a is formed in the source and drain regions 12, and thereafter, a Si-rich silicide film 16b is formed to form a Fin-type spin MOSFET. (FIG. 23).
  • the Fin-type spin MOSFET formed in this way can maintain the gate driving force even when the gate length is reduced to about 10 nm, a high-performance LSI can be manufactured.
  • magnetic metal silicide can be used as the source and drain electrodes, it is possible to prevent the spin polarization rate from being lowered as much as possible and to form the source and drain electrodes in a self-aligning manner. Thus, a spin MOSFET that can be obtained can be obtained.
  • the manufacturing method of the present embodiment shifts from the intermediate state of the first embodiment to the process by O 2 plasma oxidation described in the fifth embodiment. That is, it is a method of modifying the magnetic metal layer attached to the side wall of the gate electrode into an insulating film.
  • FIG. 24 shows a cross-sectional view of the n-channel spin MOSFET at the time when the step shown in FIG. 8 of the first embodiment is completed.
  • the magnetic silicide film 16a does not necessarily need to be complete silicide. Thereafter, the entire surface of the substrate is subjected to an oxidation process using O 2 plasma, and a magnetic oxide layer 48 is formed on the surface as shown in FIG.
  • the O 2 plasma oxidation is performed such that the gate and the source and drain are completely electrically insulated.
  • the magnetic oxide layer 48 is removed by using the selective wet etching process described in the first embodiment, thereby completing the spin MOSFET.
  • a spin MOSFET is created in a self-aligned manner only by the oxidation process using the O 2 plasma of this embodiment. Is possible.
  • magnetic metal silicide can be used as the source and drain electrodes, it is possible to prevent the spin polarization rate from being lowered as much as possible and to form the source and drain electrodes in a self-aligning manner.
  • a spin MOSFET can be obtained.

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Hall/Mr Elements (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

［課題］スピン偏極率の低下を可及的に防止するとともに自己整合的にソースおよびドレイン電極を形成することができるスピンＭＯＳＦＥＴを有する半導体装置を得ることを可能にする。 ［解決手段］第１半導体層上にゲート絶縁膜６を形成する工程と、ゲート絶縁膜上にゲート電極８を形成する工程と、ゲート電極の側部に絶縁体のゲート側壁１０を形成する工程と、磁性金属膜１６を形成する工程と、第１熱処理することにより、ソースおよびドレイン領域となる第１半導体層の領域に、磁性金属膜の磁性金属元素を含む第１磁性金属半導体化合物膜１６ａを形成するとともにゲート側壁上に磁性金属膜を残置する工程と、第１磁性金属半導体化合物膜を形成した後、半導体基板上に第１半導体層と同じ半導体を有する半導体膜１８を形成する工程と、第２熱処理することにより第１磁性金属半導体化合物膜の表面に、第１磁性金属半導体化合物膜よりも半導体の濃度が高い第２磁性金属半導体化合物膜１６ｂを形成するとともに、ゲート側壁上の磁性金属膜を、第２磁性金属半導体化合物膜よりも半導体の濃度が低い第３磁性金属半導体化合物膜に変える工程と、ゲート側壁上の第３磁性金属半導体化合物膜を除去する工程と、を備えている。

Description

半導体装置およびその製造方法
　本発明は、半導体装置およびその製造方法に関する。
　スピンＭＯＳＦＥＴはソースおよびドレイン（Ｓ／Ｄ）電極に磁性体（スピン偏極材料）を用いることで、Ｓ／Ｄ電極の相対的な磁化配置によりトランジスタの駆動電流を変化させることが可能である。スピンＭＯＳＦＥＴはＦＰＧＡ（Field Programmable Gate Array）等の再構成可能なロジックに用いられる。
　既存ＣＭＯＳにおけるＳ／Ｄの形成プロセスでは一般的にサリサイド（（salicide（self-aligned silicide））プロセスが用いられている。これは、ゲート電極の形成後にＣｏやＮｉなどの金属層を成膜したのち、熱処理によりＳｉと反応させてシリサイドを形成する方法である。この方法を用いると、ゲート側壁の未反応の金属層は、酸などの薬液により選択的に溶解するが、シリサイドは薬液には溶解しないので、下地のＳｉ表面に対し自己整合的（self-align）に、Ｓｉと、シリサイドとの積層電極が形成される。このため、Ｓｉとのコンタクト形成にはリソグラフィーの合わせ精度に配慮することなくＭＯＳＦＥＴを形成することができる。シリサイドとしては、例えばＣｏＳｉ２、ＮｉＳｉなどが用いられる（例えば、非特許文献１参照）。
　これに対し、スピンＭＯＳＦＥＴの電極としては、伝導電子スピン偏極率が室温にて高い材料が用いられ、一般的にＣｏＦｅ系の金属磁性膜が用いられる。既存のＭＯＳＦＥＴと同様の方法を用いて、ＣｏＦｅをシリサイド化させると大抵は非磁性体となり、スピン偏極率が大きく減少してしまう。うまくシリサイドの組成を調整することで高いスピン偏極率を実現したとしても、この場合は金属リッチな組成となるため、酸に対する溶解耐性は得られない。つまり、スピンＭＯＳＦＥＴの製造工程では既存のＣＭＯＳと同様のシリサイド反応を用いた自己整合的なＳ／Ｄ電極の形成プロセスを用いることはできなかった。
　スピンＭＯＳＦＥＴの本格的なＬＳＩ応用のためには自己整合プロセスが必須だが、確実な方法はこれまで提案されていなかった。従来は、Ｓ／Ｄそれぞれの形状をフォトリソグラフィーとイオンミリングにより形成する方法が良く用いられていた（例えば、特許文献１参照）。しかし、この方法ではＦＥＯＬ（Front End Of Line）での位置合わせが困難であり、歩留まりの低下を避けるために、高度な技術的蓄積が必要であった。
特開２００８－６６５９６号公報
T. Ohguro et al., "Ultra-shallow junction and silicide techniques for advanced CMOS devices, "Proceedings of the Sixth International Symp.on Ultralarge Scale Integration Science and Technology, Electronchemical Society, pp.275-95, 1997.
　スピンＭＯＳＦＥＴの大規模生産と高性能化には微細化が必須であり、このためには磁性Ｓ／Ｄ電極を自己整合的に形成する半導体装置およびその製造方法が求められる。
　本発明は、上記事情を考慮してなされたものであって、スピン偏極率の低下を可及的に防止することとともに自己整合的にソースおよびドレイン電極を形成することの可能なスピンＭＯＳＦＥＴを有する半導体装置およびその製造方法を提供することを目的とする。
　本発明の第１の態様による半導体装置の製造方法は、表面に第１半導体層を有する半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極の側部に絶縁体のゲート側壁を形成する工程と、前記半導体基板上に磁性金属膜を形成する工程と、第１熱処理することにより、ソースおよびドレイン領域となる前記第１半導体層の領域に、前記磁性金属膜の磁性金属元素を含む第１磁性金属半導体化合物膜を形成するとともに前記ゲート側壁上に前記磁性金属膜を残置する工程と、前記第１磁性金属半導体化合物膜を形成した後、前記半導体基板上に前記第１半導体層と同じ半導体を有する半導体膜を形成する工程と、第２熱処理することにより前記第１磁性金属半導体化合物膜の表面に、前記第１磁性金属半導体化合物膜よりも前記半導体の濃度が高い第２磁性金属半導体化合物膜を形成するとともに、前記ゲート側壁上の前記磁性金属膜を前記第２磁性金属半導体化合物膜よりも前記半導体の濃度が低い第３磁性金属半導体化合物膜に変える工程と、前記ゲート側壁上の前記第３磁性金属半導体化合物膜を除去する工程と、を備えていることを特徴とする。
　本発明の第２の態様による半導体装置は、半導体層と、前記半導体層に離間して設けられたソースおよびドレイン領域と、前記ソースおよびドレイン領域にそれぞれ設けられた前記半導体層と磁性金属との磁性金属半導体化合物膜と、前記ソース領域と前記ドレイン領域との間の前記半導体層上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記ゲート電極の側部に設けられた絶縁体からなるゲート側壁と、前記ソースおよびドレイン領域の前記磁性金属半導体化合物膜上にそれぞれ設けられた磁性層を含む積層膜と、前記ゲート側壁上に設けられ、前記積層膜と同じ元素を含む酸化層と、を備えていることを特徴とする。
　本発明によれば、スピン偏極率の低下を可及的に防止するとともに自己整合的にソースおよびドレイン電極を形成することが可能なスピンＭＯＳＦＥＴを有する半導体装置を得ることができる。
第１実施形態による半導体装置の製造方法を示す断面図。 第１実施形態による半導体装置の製造方法を示す断面図。 第１実施形態による半導体装置の製造方法を示す断面図。 第１実施形態による半導体装置の製造方法を示す断面図。 第１実施形態による半導体装置の製造方法を示す断面図。 第１実施形態による半導体装置の製造方法を示す断面図。 第１実施形態による半導体装置の製造方法を示す断面図。 第１実施形態による半導体装置の製造方法を示す断面図。 第１実施形態による半導体装置の製造方法を示す断面図。 第１実施形態による半導体装置の製造方法を示す断面図。 第１実施形態による半導体装置の製造方法を示す断面図。 第２実施形態による半導体装置の製造方法を示す断面図。 第３実施形態による半導体装置の製造方法を示す断面図。 第３実施形態による半導体装置の製造方法を示す断面図。 第４実施形態による半導体装置の製造方法を示す断面図。 第５実施形態による半導体装置の製造方法を示す断面図。 第６実施形態による半導体装置の製造方法を示す断面図。 第６実施形態による半導体装置の製造方法を示す断面図。 第６実施形態による半導体装置の製造方法を示す断面図。 第６実施形態による半導体装置の製造方法を示す断面図。 第７実施形態による半導体装置の製造方法を示す断面図。 第７実施形態による半導体装置の製造方法を示す断面図。 第８実施形態による半導体装置の製造方法を示す断面図。 第９実施形態による半導体装置の製造方法を示す断面図。 第９実施形態による半導体装置の製造方法を示す断面図。
　本発明の実施形態を以下に図面を参照して説明する。
（第１実施形態）　
　本発明の第１実施形態による半導体装置の製造方法を図１乃至図１１に示す。本実施形態の製造方法は、スピンＣＭＯＳＦＥＴを有する半導体装置を製造するものである。
　まず、図１に示すように、シリコン基板２上に、ｐウェルとなる半導体層４ａと、ｎウェルとなる半導体層４ｂとが形成され、これらの半導体層４ａ、４ｂを絶縁膜からなる素子分離領域５によって素子分離された半導体基板１を準備する。
　次に、図２に示すように、半導体基板１上に、例えば、Ｓｉ酸化膜で形成される、ゲート絶縁膜６をＥＯＴ（Effective Oxide Thickness）にして１ｎｍ程度形成する。続いて、図３に示すように、ゲート絶縁膜６上に、ゲート電極となるポリシリコン膜８を減圧化学的気相堆積（以下ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）ともいう）法によって１００ｎｍ～１５０ｎｍ程度堆積する。そして、リソグラフィー技術および反応性イオンエッチング（以下、ＲＩＥ（Reactive Ion Etching）ともいう）等のエッチング技術により、ゲート絶縁膜およびポリシリコン膜をパターニングし、ゲート長が３０ｎｍ程度となるようにゲート電極８を形成する。必要ならば、ここで１ｎｍ～２ｎｍのポスト酸化を行う。このポスト酸化は、後述のソースおよびドレイン領域の保護膜として機能する。
　次に、シリコン窒化膜をＬＰＣＶＤ法によって、例えば、約８ｎｍ程度堆積した後、ＲＩＥ法によってエッチバックすることにより、シリコン窒化膜をゲート電極８の側部にのみ残す。これにより、図４に示すように、ゲート電極８の側部にシリコン窒化膜からなるゲート側壁１０が形成される。
　次に、図５に示すように、ｎウェル４ｂをレジスト１１で覆ってｐウェル４ａにＡｓをイオン注入することにより、ｐウェル４ａにｎ型のソースおよびドレイン領域１２を形成する。続いて、レジスト１１を剥離した後、図６に示すように、ｐウェル４ａをレジスト１３で覆ってｎウェル４ｂにＢをイオン注入することにより、ｎウェル４ｂにｐ型のソースおよびドレイン領域１４を形成する。レジスト１３を剥離した後、ソースおよびドレイン領域１２、１４の不純物の活性化アニールを１０００℃程度の温度で行う。
　次に、図７に示すように、例えば、スパッタ法により、厚さ１０ｎｍ程度のＣｏ２Ｍｎ（Ｃｏ：Ｍｎ＝２：１）膜１６を半導体基板１上に形成する。すなわち、ｎ型ＭＯＳＦＥＴの全面にＣｏ２Ｍｎ膜１６が接するよう堆積する。Ｃｏ２Ｍｎ膜１６の堆積は、この組成と同じターゲットを用いる方法と、ＣｏとＭｎのそれぞれのターゲットを用いた同時スパッタによる方法、ＣｏとＭｎを積層させた膜にする方法などから選択することができる。
　そしてその後、図８に示すように、第１の熱処理として、例えば、ＲＴＡ（Rapid Thermal Annealing）により、５００℃、３０秒程度のアニールを行い、Ｃｏ２Ｍｎ膜１６を半導体基板１のＳｉおよびゲート電極８のポリシリコンと反応させてシリサイド化し、厚さ２０ｎｍ程度のＣｏ２ＭｎＳｉ（Ｃｏ：Ｍｎ：Ｓｉ＝２：１：１）膜１６ａを形成する。このＣｏ２ＭｎＳｉ膜１６ａは、金属リッチな磁性シリサイド膜であり、ソースおよびドレイン領域１２、１４およびゲート電極８上に形成される。アニールは、本実施形態ではＲＴＡ装置を用いて４００℃～８００℃の条件で、結晶性、表面と界面の平坦性、不純物拡散などの結果を考慮して、最適な温度を導出した。最適温度は、Ｃｏ２Ｍｎの膜厚とＳｉの膜厚にも依存するが、典型的には５００℃前後が望ましい。作製したＣｏ２ＭｎＳｉの結晶構造は、多結晶でＬ２１構造とＢ２構造の混合体であった。Ｃｏ２ＭｎＳｉをスピンＭＯＳＦＥＴ電極に用いる場合、単結晶のＬ２１構造が理想的だが、スピン分極率の観点ではＢ２構造以上の規則度があればスピンＭＯＳＦＥＴ動作が可能である。ここで、Ｃｏ２Ｍｎ膜１６とＳｉの反応により、予め、ソースおよびドレイン領域１２、１４に含まれていた不純物（ボロン、砒素、リンなど）は、雪かき効果によりｐウェル４ａおよびｎウェル４ｂ側へ押し出されるので、ソースおよびドレイン領域１２、１４はシリコン基板２側に広がる（図７および図８参照）。また、素子分離領域５およびゲート側壁１０に付着していたＣｏ２Ｍｎ膜１６は未反応のまま残る。なお、この第１の熱処理は、３００℃で３０秒、５００℃で３０秒というように、２段階にアニールを行っても良い。良質なＣｏ２ＭｎＳｉを得るための条件は、アニール装置の環境にも依存するため製造者が予め最適化する必要がある。
　次に、Ｓｉ膜１８をスパッタ法により厚さ５ｎｍ、形成する（図９）。本実施形態ではＳｉ膜１８の堆積にスパッタ法を用いたが、これ以外にも蒸着法やＣＶＤなどの一般的方法を用いることも可能である。しかし、重要なのは、Ｓｉ膜１８の膜厚制御である。
　次に、図１０に示すように、第２の熱処理することにより、金属リッチな磁性金属シリサイド膜１６ａの表層を、Ｓｉ膜１８と反応させることでＳｉリッチな組成に改質する。ここでのアニール温度は、ＲＴＡ装置を用いて５００℃で行った。この場合の条件も、アニール装置の環境に依存するため製造者が予め最適化する必要がある。例えば、熱処理反応前のＣｏ２ＭｎＳｉ膜１６ａが、熱処理反応後には（Ｃｏ２Ｍｎ）Ｓｉ２膜１６ｂとなる。この（Ｃｏ２Ｍｎ）Ｓｉ２膜１６ｂは、（Ｃｏ２Ｍｎ）とＳｉの組成比が１：２、すなわち（Ｃｏ２Ｍｎ）：Ｓｉ＝１：２となり、Ｓｉリッチなシリサイドとなる。一方、素子分離領域５およびゲート側壁１０に付着していたＣｏ２Ｍｎ膜１６は、Ｓｉと反応してＣｏ２ＭｎＳｉ膜１６ａとなる。このとき、ｐウェル４ａおよびｎウェル４ｂ内のシリサイド膜１６ａは、これらのウェル内においてゲート絶縁膜６側に少し拡散し、広がる。
　次に、酸溶液を用いて、素子分離領域５およびゲート側壁１０上のＣｏ２ＭｎＳｉ膜１６ａを除去する。酸溶液はフッ酸あるいは硫酸、硝酸などを適宜選択し、一般的な混合溶液で良く、既存のサリサイドプロセスで用いられているものと同様で良い。ただし、次に述べる選択性が重要である。この酸溶液でのエッチング工程では、ソースおよびドレイン電極となる、ソースおよびドレイン領域と接している金属リッチな磁性シリサイドであるＣｏ２ＭｎＳｉ膜１６ａは除去されない。これは、この膜の上面に酸に不溶でＳｉリッチな（Ｃｏ２Ｍｎ）Ｓｉ２膜１６ｂが形成されているため、この（Ｃｏ２Ｍｎ）Ｓｉ２膜１６ｂが保護膜として機能しているからである。なお、図１０に示すように、ゲート電極８上にもＣｏ２ＭｎＳｉ膜１６ａと、この上に（Ｃｏ２Ｍｎ）Ｓｉ２膜１６ｂが存在する。以上の工程により、スピンＭＯＳＦＥＴのソースおよびドレイン電極がゲート電極の位置に対して、自己整合的に形成される（図１１）。
　本実施形態のスピンＭＯＳＦＥＴにおいては、ソースおよびドレイン電極の形状の差（膜面面積の差も含む）を設けて書き込みを行ってもよい。すなわち、ソースおよびドレイン電極に形状の差を設けることにより、ソースおよびドレイン電極のうちの一方の電極の磁化の方向が、他方の電極の磁化の方向に比べて、電流を流すことによって生じるスピン偏極された電子によって反転し易くなる。これにより、上記一方の電極が記録層となり、他方の電極が参照層となって、スピン注入磁化反転による書き込みを行うことができる。また、後述する第５実施形態のように、ソースおよびドレイン電極上に例えばＭＴＪ素子等の書き込み部を設け、この書き込み部を用いて書き込みを行っても良い。無論、スピンＭＯＳＦＥＴに対し、Ｂｉｔ、Ｗｏｒｄ線に電流を流すことによる電流誘起磁場書き込みも原理的に可能である。
　以上説明したように、本実施形態によれば、金属リッチな磁性金属シリサイドをソースおよびドレイン電極とすることが可能となるので、スピン偏極率の低下を可及的に防止するとともに自己整合的にソースおよびドレイン電極を形成することができるスピンＭＯＳＦＥＴを得ることができる。
　また、本実施形態においては、磁性金属シリサイド膜１６、１６ａ、１６ｂとして、Ｃｏを主成分とする磁性金属化合物を用いたが、Ｆｅを主成分とする磁性金属化合物を用いてもよい。なお、本明細書中、磁性金属元素（例えば、ＣｏあるいはＦｅ）を主成分とする磁性金属半導体化合物とは、磁性金属半導体化合物中の磁性金属元素（ＣｏあるいはＦｅ）の原子割合が他の成分よりも少なくない磁性金属半導体化合物を意味する。
　第１実施形態では、主に磁性金属シリサイドとして、ホイスラー合金の一種であるＣｏ２ＭｎのシリサイドＣｏ２ＭｎＳｉの場合を例にとって説明したが、本発明はこれに限定されるものではなく、ＣｏあるいはＦｅを含んだシリサイドであり、室温で少なくとも６０％以上の高いスピン偏極率が得られるものであれば適宜選択することができる。ホイスラー合金のシリサイドとして、Ｃｏ２ＭｎＳｉの他、Ｃｏ２ＦｅＳｉ、Ｃｏ２Ｍｎ１－ｘＦｅｘＳｉ（０＜ｘ＜１）などを用いることも可能である。
　なお、シリコン基板の代わりにＧｅ基板を用いた場合は、磁性金属化合物としてジャーマナイドのＣｏ２ＭｎＧｅなどを用いることも可能である。また、ＳｉＧｅ基板を用いた場合は、磁性金属化合物としてＣｏ２ＭｎＧｅ１－ｘＳｉｘ（０＜ｘ＜１）などを用いることも可能である。
　本明細書では、ホイスラー合金（またはフルホイスラー合金とも言う）とは、Ｘ２ＹＺの化学組成をもつ金属間化合物の総称を意味し、ここで、Ｘは周期表上で、Ｃｏ、Ｆｅ、Ｎｉ、あるいはＣｕ族の遷移金属元素または貴金属元素である。ＹはＭｎ、Ｖ、ＣｒあるいはＴｉ族の遷移金属元素でありＸと同じ元素種をとることもできる。ＺはＩＩＩ族からＶ族の典型元素である。ホイスラー合金Ｘ２ＹＺはＸ、Ｙ、Ｚの規則性から３種類の結晶構造に分けられる。結晶の周期性を利用したＸ線回折等の分析により、３元素の区別ができるＸ≠Ｙ≠Ｚとなる最も規則性の高い構造がＬ２１構造、次に規則性の高いＸ≠Ｙ＝Ｚとなる構造がＢ２構造、そして３元素の区別ができないＸ＝Ｙ＝Ｚとなる構造がＡ２構造である。本明細書では、ホイスラー合金はその主成分がＸ２ＹＺであることを意味しており、必ずしも化学量論組成の結晶を意味していない。つまり、Ｘ２ＹＺの組成からずれたものが含有されていても良い。理想的には単結晶構造が望ましいが、多結晶であったり、アモルファスを含んでいたりしても膜全体として６０％以上のスピン偏極率がとれればよい。これはすなわち、一般的なＦｅ、ＣｏＦｅなどのスピン偏極率は５０％程度であるので、それ以上のスピン分極率がなければスピンＭＯＳＦＥＴ高性能化が実現できないからである。
（第２実施形態）
　次に、本発明による第２実施形態の半導体装置の製造方法を、図１２を参照して説明する。図１２は、本実施形態の製造方法によって製造されたスピンＭＯＳＦＥＴの断面図である。この実施形態の製造方法は、図１１に示す第１実施形態の製造工程に続いて、ソースおよびドレイン電極となるＳｉリッチのシリサイド膜１６ｂを除去する。このとき、シリサイド膜１６ｂの下から現れるソースドレイン電極となる磁性シリサイド膜１６ａは、上面がゲート絶縁膜６の上面よりも高い位置になるようにする。なお、ゲート電極８上のシリサイド膜１６ｂも除去され、金属リッチな磁性シリサイド膜１６ａが残る。
　このＳｉリッチなシリサイドの除去にはＡｒイオンミリングを用いる。これはＡｒイオンにより等方的にエッチングされることを利用している。このＡｒイオンミリングの代わりに、ＲＩＥ装置でＡｒガスのみで基板バイアスのＲＦ放電を発生させることでも等方的なエッチングを行うことができる。本実施形態のように、上層のＳｉリッチなシリサイド膜１６ｂを除去することで、後述する第５実施形態で説明するＭＴＪ（Magnetic Tunnel Junction）を設けることができ、書き込み可能なスピンＭＯＳＦＥＴを形成することができる。なお、Ｓｉリッチのシリサイド膜１６ｂを除去しないで、ＭＴＪを形成した場合は、Ｓｉリッチのシリサイド膜１６ｂは非磁性なので、磁気抵抗効果を得ることができない。
　本実施形態も第１実施形態と同様に、スピン偏極率の低下を可及的に防止するとともに自己整合的にソースおよびドレイン電極を形成することができるスピンＭＯＳＦＥＴを得ることができる。
（第３実施形態）
　次に、本発明の第３実施形態による半導体装置の製造方法を図１３および図１４を参照して説明する。
　本実施形態の製造方法は、埋め込み絶縁層を用いて磁性シリサイドの組成を調整する方法である。図３に示すゲート電極８を形成する工程までは第１実施形態と同様にして形成する。このときゲート電極８上にはゲート電極を形成するためのマスクが存在している。このマスクを用いて、ソースおよびドレイン領域となる、ｐウェル４ａおよびｎウェル４ｂのＳｉ領域を自己整合的にエッチングする。このエッチング後に絶縁層９を埋め込み、続いて絶縁層９上にソースおよびドレイン領域となるＳｉ層を形成する。このＳｉ層は単結晶である必要がなく、多結晶あるいはアモルファスでも良い。なお、ゲート絶縁膜６下のｐウェル４ａおよびｎウェル４ｂは不純物がドープされた単結晶からなっている。その後、第１実施形態で説明したと同じ工程を用いて、ゲート電極８の側部にゲート側壁１０を形成し、ゲート電極８およびゲート側壁１０をマスクとして、ｐウェル４ａにｎ型不純物（例えば、Ａｓ）をイオン注入するとともに、ｎウェル４ｂにｐ型不純物（例えば、Ｂ）イオン注入し、活性化アニールを行ってｐウェル４ａにｎ型ソースおよびドレイン領域１３を形成し、ｎウェル４ｂにｐ型ソースおよびドレイン領域１５を形成する（図１３）。
　次に、第１実施形態で説明したと同じ工程を用いて、ソースおよびドレイン領域１３、１５をシリサイド化し、磁性金属シリサイド膜１６ａを形成する（図１４）。このとき、ゲート電極８上にも磁性金属シリサイド膜１６ａが形成される。本実施形態の製造方法を用いることで、シリサイドが埋め込み絶縁層９と接するまで反応させると、そこで反応が停止するので磁性金属シリサイド膜１６ａの金属とＳｉの比率を制御することが簡便となる。なお、埋め込み絶縁層９としては、ＳｉＯ２やＳｉ３Ｎ４だけではなく、絶縁性がある材料であれば用いることができる。
　本実施形態においては、バルクシリコン基板２内に埋め込み絶縁層９が形成されているので、埋め込み絶縁層を形成しない場合に比べて、基板との間の容量が減少し、高速動作が可能となる。また、ＳＯＩ基板を使用しないで、バルク基板を用いるので、製造コストを低減することができる。
　本実施形態も、磁性金属シリサイドをソースおよびドレイン電極とすることが可能となるので、スピン偏極率の低下を可及的に防止するとともに自己整合的にソースおよびドレイン電極を形成することができるスピンＭＯＳＦＥＴを得ることができる。
（第４実施形態）
　次に、本発明の第４実施形態による半導体装置の製造方法を、図１５を参照して説明する。この実施形態の製造方法は、第１実施形態において、バルク基板１を用いる代わりにシリコンからなる支持基板１０２、埋め込み絶縁層１０３、およびＳＯＩ（Silicon-On-Insulator）層を有するＳＯＩ基板１０１を用いてスピンＭＯＳＦＥＴを形成する。ＳＯＩ層は、絶縁膜からなる素子分離領域１０５によって、ｐウェル１０４ａと、ｎウェル１０４ｂに素子分離されている。
　このＳＯＩ基板上に、第１実施形態と同様の工程を用いて行い、ソースおよびドレイン領域１２、１４をシリサイド化し、磁性金属シリサイド膜１６ａを形成する（図１５）。このとき、ゲート電極８上にも磁性金属シリサイド膜１６ａが形成される。本実施形態の製造方法を用いることで、シリサイドが埋め込み絶縁層１０３と接するまで反応させると、そこで反応が停止するので磁性金属シリサイド膜１６ａの金属とＳｉの比率を制御することが簡便となる。なお、埋め込み絶縁層９としては、ＳｉＯ２やＳｉ３Ｎ４だけではなく、絶縁性がある材料であれば用いることができる。
　本実施形態も、磁性金属シリサイドをソースおよびドレイン電極とすることが可能となるので、スピン偏極率の低下を可及的に防止するとともに自己整合的にソースおよびドレイン電極を形成することができるスピンＭＯＳＦＥＴを得ることができる。なお、第３実施形態に比べて絶縁膜の埋め込みプロセスが必要ないため、工程数を減らすことができる。
　また、ＳＯＩ基板を用いたので、基板との間の容量が減少し、高速動作が可能となる。
　なお、本実施形態においては、ＳＯＩ基板を用いたが、ＧＯＩ（Germanium-On-Insulator）基板を用いてスピンＭＯＳＦＥＴを形成しても良い。
（第５実施形態）
　次に、本発明の第５実施形態によるスピンＭＯＳＦＥＴの製造方法を、図１６を参照して説明する。第１乃至第４実施形態までは、書き込みは、ソースとドレイン電極の形状の差を利用して行うことが可能であった。この第５実施形態では、ソースおよびドレイン領域上の磁性金属シリサイド膜１６ａの上部に、磁性金属シリサイドを片側電極とする、ＭＴＪ（Magnetic Tunnel Junction）素子あるいはＧＭＲ（Giant Magneto Resistive）素子を有する書き込み部３０を設ける。この書き込み部３０は、ソースおよびドレイン電極にもなる。
　以下、説明を簡単にするために、ＣＭＯＳＦＥＴのうち、ｎチャネルスピンＭＯＳＦＥＴのみの製造方法を説明する。なお、ｐチャネルスピンＭＯＳＦＥＴも、導電型をｎチャネルスピンＭＯＳＦＥＴのそれと逆にすれば、同様にして形成することが可能である。
　まず、第１実施形態の製造方法によって製造されたｎチャネルスピンＭＯＳＦＥＴを用意する。なお、図１１に示すように、第１実施形態によって製造されたスピンＭＯＳＦＥＴは、磁性金属シリサイド膜１６ａの表面には、Ｓｉリッチな磁性金属シリサイド膜１６ｂが形成されているが、このＳｉリッチな磁性金属シリサイド膜１６ｂを第２実施形態と同様にして、イオンミリングを用いて除去する。その後、磁性金属シリサイド膜１６ａ上に、ＭｇＯ層３１、磁化の向きが不変のＣｏＦｅ層３２、ＣｏＦｅ層３２の磁化の向きを不変にするＩｒＭｎ層３３、およびＲｕの保護層からなる積層膜を堆積する。なお、イオンミリング工程と積層膜の形成工程は、極力、同一装置で、真空で行われることが望ましい。なお、このとき、積層膜を構成する磁性層は、ゲート側壁１０にも付着されるが、この付着された磁性層はソースおよびドレイン領域上に形成される積層膜の磁性層に比べて膜厚は薄い。
　その後、Ｏ２アッシャー装置にて、Ｏ２プラズマによる半導体基板上の積層膜の表面の酸化処理を行う。これを側壁部酸化プロセスと呼ぶ。このプロセスを用いることで、ゲート側壁１０に付着した磁性層を完全に酸化させ、絶縁性の磁性酸化層３４を形成する。磁性層の酸化には主にＯ２を用いるが、積層膜の層の種類によっては、他のガスを混合させても良い。なお、このときＲｕの保護層はＯ２プラズマで昇華する。ゲート側壁１０に付着した磁性層はソースおよびドレイン領域の積層膜と比較して膜厚が薄いので容易に酸化される。その後、ソース電極とドレイン電極との分離、および隣接する素子（例えば、スピンＭＯＳＦＥＴ）との分離を行うために、上記積層膜をパターンニングする。これにより、図１６に示すように、ソースおよびドレイン領域の磁性金属シリサイド膜１６ａ上に、ＭｇＯ層３１、ＣｏＦｅ層３２、およびＩｒＭｎ層３３の積層構造３０が形成され、積層構造の磁性体と同じ元素を含む磁性酸化層３４がゲート側壁１０の表面に形成される（図１６）。これにより、ゲートとソースおよびドレインとが磁性酸化層３４およびゲート側壁１０によって電気的に絶縁される。
　本実施形態では、書き込み部３０としてＭＴＪ素子を用いたが、Ｃｕ（非磁性スペーサー）／ＣｏＦｅ／ＩｒＭｎ／Ｒｕをこの順序で積層した積層構造を有するＧＭＲ素子を用いても良い。この場合、非磁性スペーサーはＣｕに限らず、Ａｇ、Ｖ、Ｃｒ、Ａｕなどのグループから選択された元素を用いることができる。また、非磁性スペーサーとして非磁性ホイスラー合金も選択することができる。
　本実施形態の製造方法によって製造されるスピンＭＯＳＦＥＴは、従来型の電流誘起磁場書き込み方式よりも配線数を抑制することが可能となるとともに、低電流で書き込み行うことができるなどの大きなメリットがある。
　なお、本実施形態は、バルク基板上にスピンＭＯＳＦＥＴを形成した例を説明したが、ＳＯＩ基板またはＧＯＩ基板上に形成してもよい。
（第６実施形態）
　本発明の第６実施形態のスピンＭＯＳＦＥＴの製造方法を、図１７乃至図２０を参照して説明する。本実施形態の製造方法においては、ゲート電極と、ソースおよびドレイン電極３０との電気的導通を完全に遮断するため、第５実施形態の書き込み部３０となる積層膜を成膜した後にエッチバック処理を行う。このためにゲート電極８の膜厚は通常よりも厚めに、５０ｎｍ～１００ｎｍ程度に設定しておく。
　このエッチバック処理を、図面を参照して説明する。図１７は、基板全体に磁性膜（例えば、第５実施形態の積層膜３０に相当）３５が成膜された状態である。このままではゲートとソースおよびドレインが電気的ショートしたままである。そこで、次のようなエッチバックプロセスを行う。まず、図１８に示すように、全面にレジスト３７を塗布する。ここでレジスト３７はその基板１の凹凸を平坦化させる条件で塗布、ベークする。例えば、一般的なフォトレジストを５０００ｒｐｍでスピン塗布した後、ホットプレートを用いて１７５℃程度でベークする。その後、図１９に示すように、基板１の全面をＲＩＥ処理する。ここで、ＲＩＥガスは磁性膜３５の上面がレジスト表面から出るまで、すなわち露出するまでは、エッチングガスとしてはＯ２ガスを主体とし用い、磁性膜３５の上面が露出した後はＡｒ等の等方的にエッチング可能なガスを用いてエッチングする。これにより、ゲート電極８上の磁性膜およびゲート側壁１０に付着していた磁性膜の上部はエッチングされる（図１９）。ここでのＲＩＥによりレジストも全て除去される場合もある。レジストが残留している場合は、Ｏ２アッシャーなどで除去する。この結果、図１９および図２０に示すように、ゲート側壁１０の上部に付着した磁性膜３５は酸化されて絶縁膜３５ａとなり、ゲートと、ソースおよびドレインの磁性膜３５とは電気的に絶縁される。その後、隣接する素子（例えば、スピンＭＯＳＦＥＴ）との分離を行うために、磁性膜３５のパターニングを行う。ただし、このままではゲートと、ソースおよびドレインとの間に、顕著な電気容量が発生するため、デバイス高速動作に不利となる場合がある。この場合は、絶縁膜３５ａを選択的にエッチングするあるいはパターニングを行うことが必要になる。本実施形態のエッチバックプロセスと第５実施形態で説明したＯ２プラズマによるゲート側壁付着膜の酸化プロセスは適宜組み合わせて用いることもできる。
　なお、本実施形態は、バルク基板上にスピンＭＯＳＦＥＴを形成した例を説明したが、ＳＯＩ基板またはＧＯＩ基板上に形成してもよい。
（第７実施形態）
　次に、本発明の第７実施形態によるスピンＭＯＳＦＥＴの製造方法を説明する。上記第１乃至第６実施形態においては、ソースおよびドレイン領域となる不純物層を形成した後に、シリサイドを形成した。本実施形態の製造方法は、ゲート形成後の不純物層の形成前に、シリサイドを形成し、その後にイオン注入を行う（イオン注入の後打ち）。例えば、図２１に示すように、ＳＯＩ基板１０１のｐウェル１０４ａ上にゲート絶縁膜６、ゲート電極８、およびゲート側壁１０を形成した後、第１実施形態と同様の工程を用いて、ソースおよびドレイン領域に磁性金属シリサイド（例えば、Ｃｏ２ＭｎＳｉ膜）膜４０を形成する。その後、磁性金属シリサイド膜４０にｎ型不純物（例えば、Ａｓ）をイオン注入する。すると、図２２に示すように、磁性金属シリサイド膜４０と、Ｓｉの界面に急峻かつ高濃度な不純物層４２が形成される。イオン注入の後打ち法では、５００℃程度の比較的低温においてもシリサイドとＳｉとの界面に活性化した不純物層が形成される。この場合、極浅の不純物層を形成できるので、シリサイドを薄膜化した際にはスピンＭＯＳＦＥＴの短チャネル効果の抑制に有利である。また、５００℃程度の比較的低温において活性化した不純物層が形成されるので、活性化のための高温アニールが不要となり、これにより、ゲート構造として、高誘電体（ｈｉｇｈ－ｋ）とメタルゲートの積層構造を用いることができ、より高性能のスピンＭＯＳＦＥＴを作成するのに有利である。
　なお、本実施形態は、ＳＯＩ基板上にスピンＭＯＳＦＥＴを形成した例を説明したが、バルク基板またはＧＯＩ基板上に形成してもよい。
（第８実施形態）　
　本発明の第８実施形態によるスピンＭＯＳＦＥＴの製造方法を、図２３を参照して説明する。
　本実施形態の製造方法によって製造されるスピンＭＯＳＦＥＴは、Ｆｉｎ型のスピンＭＯＳＦＥＴである。まず、シリコンの支持基板１０１、埋め込み絶縁層１０３、ＳＯＩ層（例えば、ｐ型のＳＯＩ層）を有するＳＯＩ基板を用意し、ＳＯＩ層をＦｉｎ型（直方体、または細長い円柱状）に加工する。このＦｉｎ型の半導体層に通常のＦｉｎ型ＭＯＳＦＥＴの製造工程を用いて、Ｆｉｎの長手方向に沿った一対の側面、またはこれらの側面および上面にゲート絶縁膜６を形成し、このゲート絶縁膜６を覆うように例えば、ポリシリコンのゲート電極８を形成する。その後、ゲート電極８の両側の半導体層に不純物（例えば、ｎ型の不純物）をイオン注入し、ソースおよびドレイン領域１２を形成する。その後、第１実施形態で説明した工程を用いて、ソースおよびドレイン領域１２に金属リッチなシリサイド膜１６ａを形成し、その後、Ｓｉリッチなシリサイド膜１６ｂを形成し、Ｆｉｎ型のスピンＭＯＳＦＥＴを作成する（図２３）。
　このようにして形成されるＦｉｎ型のスピンＭＯＳＦＥＴは、ゲート長を１０ｎｍ程度まで微細化した際でも、ゲート駆動力を維持することができるので、高性能なＬＳＩを作製できる。
　また、本実施形態も、磁性金属シリサイドをソースおよびドレイン電極とすることが可能となるので、スピン偏極率の低下を可及的に防止するとともに自己整合的にソースおよびドレイン電極を形成することができるスピンＭＯＳＦＥＴを得ることができる。
（第９実施形態）
　次に、本発明の第９実施形態によるスピンＭＯＳＦＥＴの製造方法を説明する。
　本実施形態の製造方法は、第１実施形態の途中状態から第５実施形態で説明したＯ２プラズマ酸化による工程に移行する。すなわち、ゲート電極の側壁に付着した磁性金属層を絶縁膜に改質する方法である。
　図２４に、第１実施形態の図８に示す工程が終了した時点のｎチャネルスピンＭＯＳＦＥＴの断面図を示す。
　本実施形態では磁性シリサイド膜１６ａは必ずしも完全なシリサイドである必要はない。その後、基板全面にＯ２プラズマによる全面酸化処理を施し、図２５に示すように、表面に磁性酸化物層４８を形成する。ここでＯ２プラズマ酸化の条件としては、ゲートと、ソースおよびドレインが完全に電気的絶縁となるように行う。この後、第１実施形態で説明した選択的なウェットエッチングプロセスを用いることにより、磁性酸化物層４８を除去し、スピンＭＯＳＦＥＴを完成する。
　なお、スピンＭＯＳＦＥＴを用いたＬＳＩにおいて、スピンＭＯＳＦＥＴの隣の素子を通常のＭＯＳＦＥＴとする回路構成の場合は、本実施形態のＯ２プラズマによる酸化プロセスのみでも自己整合的にスピンＭＯＳＦＥＴを作成することが可能である。
　本実施形態も、磁性金属シリサイドをソースおよびドレイン電極とすることが可能となるので、スピン偏極率の低下を可及的に防止するとともに自己整合的にソースおよびドレイン電極を形成することができるスピンＭＯＳＦＥＴを得ることができる。
　なお、本実施形態は、バルク基板上にスピンＭＯＳＦＥＴを形成した例を説明したが、ＳＯＩ基板またはＧＯＩ基板上に形成してもよい。
１　半導体基板
２　支持基板
３　埋め込み絶縁層
４ａ　ｐウェル
４ｂ　ｎウェル
５　素子分離領域
６　ゲート絶縁膜
８　ゲート電極
１０　ゲート側壁
１１　レジスト
１２　ｎ＋ソース領域、ドレイン領域　
１３　レジスト　
１４　ｐ＋ソース領域、ドレイン領域
１５　ｐ＋ソース領域、ドレイン領域
１６　磁性膜
１６ａ　磁性シリサイド膜（金属リッチ）
１６ｂ　磁性シリサイド膜（シリコンリッチ）
１８　Ｓｉ膜
３０　積層構造（ＭＴＪ）
３１　トンネルバリア層
３２　ＣｏＦｅ層
３３　ＩｒＭｎ層

Claims (10)

  1. 　表面に第１半導体層を有する半導体基板上にゲート絶縁膜を形成する工程と、
    　前記ゲート絶縁膜上にゲート電極を形成する工程と、
    　前記ゲート電極の側部に絶縁体のゲート側壁を形成する工程と、
    　前記半導体基板上に磁性金属膜を形成する工程と、
    　第１熱処理することにより、ソースおよびドレイン領域となる前記第１半導体層の領域に、前記磁性金属膜の磁性金属元素を含む第１磁性金属半導体化合物膜を形成するとともに前記ゲート側壁上に前記磁性金属膜を残置する工程と、
    　前記第１磁性金属半導体化合物膜を形成した後、前記半導体基板上に前記第１半導体層と同じ半導体を有する半導体膜を形成する工程と、
    　第２熱処理することにより、前記第１磁性金属半導体化合物膜の表面に、前記第１磁性金属半導体化合物膜よりも前記半導体の濃度が高い第２磁性金属半導体化合物膜を形成するとともに、前記ゲート側壁上の前記磁性金属膜を前記第２磁性金属半導体化合物膜よりも前記半導体の濃度が低い第３磁性金属半導体化合物膜に変える工程と、
    　前記ゲート側壁上の前記第３磁性金属半導体化合物膜を除去する工程と、
    　を備えていることを特徴とする半導体装置の製造方法。
  2. 　前記第１半導体層の領域に前記第１半導体層と逆の導電型の不純物を導入し、ソースおよびドレイン領域を形成する工程を更に備えていることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 　前記磁性金属膜を形成する前に、
    　前記ソースおよびドレイン領域となる前記第１半導体層の領域を除去する工程と、
    　前記第１半導体層の領域が除去された箇所の底部に絶縁層を形成する工程と、
    　前記絶縁層上に第２半導体層を形成する工程と、
    　を更に備え、　
    　前記第１熱処理することにより、前記第２半導体層に前記磁性金属膜の磁性金属を含む第１磁性金属半導体化合物を形成するとともに前記ゲート側壁上に前記磁性金属膜を残置することを特徴とする請求項１記載の半導体装置の製造方法。
  4. 　前記半導体基板は、支持基板上に埋め込み絶縁層が形成され、この埋め込み絶縁層上に前記第１の半導体層が形成された基板であることを特徴とする請求項１記載の半導体装置の製造方法。
  5. 　前記ソースおよびドレイン領域となる前記第１半導体層の領域に形成された第１磁性金属半導体化合物膜は前記埋め込み絶縁層と接していることを特徴とする請求項４記載の半導体装置の製造方法。
  6. 　前記ソースおよびドレイン領域となる前記第１半導体層の領域上の前記第２磁性金属半導体化合物膜を除去する工程と、
    　前記ソースおよびドレイン領域となる前記第１半導体層の領域上に磁性層を含む積層膜を形成する工程と、
    　を備えていることを特徴とする請求項１記載の半導体装置の製造方法。
  7. 　前記積層膜を形成した後、前記ゲート側壁上の前記積層膜を酸化する工程を更に備えていることを特徴とする請求項６記載の半導体装置の製造方法。
  8. 　前記積層膜を形成した後、前記積層膜上にレジスト層を形成し、前記レジスト層の上面を平坦化する工程と、
    　前記レジスト層を除去するとともに、前記ゲート電極上の前記積層膜および前記ゲート側壁上の前記積層膜の一部を除去する工程と、
    　前記ゲート側壁上の前記積層膜を酸化する工程と、
    　を備えていることを特徴とする請求項６記載の半導体装置の製造方法。
  9. 　前記第１半導体層は、絶縁膜上に形成され所定の方向に延在していることを特徴とする請求項１記載の半導体装置の製造方法。
  10. 　半導体層と、
    　前記半導体層に離間して設けられたソースおよびドレイン領域と、
    　前記ソースおよびドレイン領域にそれぞれ設けられた前記半導体層と磁性金属との磁性金属半導体化合物膜と、
    　前記ソース領域と前記ドレイン領域との間の前記半導体層上に設けられたゲート絶縁膜と、
    　前記ゲート絶縁膜上に設けられたゲート電極と、
    　前記ゲート電極の側部に設けられた絶縁体からなるゲート側壁と、
    　前記ソースおよびドレイン領域の前記磁性金属半導体化合物膜上にそれぞれ設けられた磁性層を含む積層膜と、
    　前記ゲート側壁上に設けられ、前記積層膜と同じ元素を含む酸化層と、
    　を備えていることを特徴とする半導体装置。
PCT/JP2009/066429 2009-09-18 2009-09-18 半導体装置およびその製造方法 Ceased WO2011033665A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2009/066429 WO2011033665A1 (ja) 2009-09-18 2009-09-18 半導体装置およびその製造方法
JP2011531738A JP5443502B2 (ja) 2009-09-18 2009-09-18 半導体装置およびその製造方法
US13/419,947 US8330196B2 (en) 2009-09-18 2012-03-14 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/066429 WO2011033665A1 (ja) 2009-09-18 2009-09-18 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/419,947 Continuation US8330196B2 (en) 2009-09-18 2012-03-14 Semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
WO2011033665A1 true WO2011033665A1 (ja) 2011-03-24

Family

ID=43758291

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/066429 Ceased WO2011033665A1 (ja) 2009-09-18 2009-09-18 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US8330196B2 (ja)
JP (1) JP5443502B2 (ja)
WO (1) WO2011033665A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4908540B2 (ja) * 2009-03-25 2012-04-04 株式会社東芝 スピンｍｏｓｆｅｔおよびリコンフィギャラブルロジック回路
CN103915385B (zh) * 2013-01-08 2016-12-28 中芯国际集成电路制造(上海)有限公司 Cmos晶体管及其形成方法、鳍式场效应晶体管及其形成方法
US8963258B2 (en) 2013-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company FinFET with bottom SiGe layer in source/drain
JP2015061045A (ja) * 2013-09-20 2015-03-30 株式会社東芝 スピンｍｏｓｆｅｔ
US9659941B2 (en) * 2015-06-30 2017-05-23 Globalfoundries Inc. Integrated circuit structure with methods of electrically connecting same
JP6866694B2 (ja) * 2017-03-03 2021-04-28 Tdk株式会社 磁気抵抗効果素子
US11031548B2 (en) 2019-11-04 2021-06-08 Headway Technologies, Inc. Reduce intermixing on MTJ sidewall by oxidation
US11631802B2 (en) 2019-11-07 2023-04-18 Headway Technologies, Inc. Etching and encapsulation scheme for magnetic tunnel junction fabrication
US12324197B2 (en) 2022-10-31 2025-06-03 International Business Machines Corporation Spin-based gate-all-around transistors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008123321A1 (ja) * 2007-03-26 2008-10-16 Tokyo Institute Of Technology 強磁性体の形成方法並びにトランジスタ及びその製造方法
JP2009054960A (ja) * 2007-08-29 2009-03-12 Toshiba Corp スピントランジスタ及び磁気メモリ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100492482B1 (ko) * 2002-09-04 2005-06-03 한국과학기술연구원 Ｐｅｍｂｅ로 제조된 상온 자성반도체 및 그 소자
US6963091B1 (en) * 2003-12-22 2005-11-08 National Semiconductor Corporation Spin-injection devices on silicon material for conventional BiCMOS technology
JP4528660B2 (ja) * 2005-03-31 2010-08-18 株式会社東芝 スピン注入ｆｅｔ
JP4693634B2 (ja) * 2006-01-17 2011-06-01 株式会社東芝 スピンｆｅｔ
JP4444257B2 (ja) * 2006-09-08 2010-03-31 株式会社東芝 スピンｆｅｔ
JP2008047706A (ja) * 2006-08-16 2008-02-28 Nec Lcd Technologies Ltd 半導体回路及びそれを用いた半導体装置
JP4455558B2 (ja) * 2006-09-08 2010-04-21 株式会社東芝 スピンｍｏｓｆｅｔ
JP4384196B2 (ja) * 2007-03-26 2009-12-16 株式会社東芝 スピンｆｅｔ、磁気抵抗効果素子及びスピンメモリ
JP4703660B2 (ja) * 2008-01-11 2011-06-15 株式会社東芝 スピンｍｏｓ電界効果トランジスタ
JP2009200351A (ja) * 2008-02-22 2009-09-03 Tdk Corp 半導体スピンデバイス及びスピンｆｅｔ
JP4997194B2 (ja) * 2008-07-25 2012-08-08 株式会社東芝 スピントランジスタ、およびリコンフィギャラブル論理回路
JP4738499B2 (ja) * 2009-02-10 2011-08-03 株式会社東芝 スピントランジスタの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008123321A1 (ja) * 2007-03-26 2008-10-16 Tokyo Institute Of Technology 強磁性体の形成方法並びにトランジスタ及びその製造方法
JP2009054960A (ja) * 2007-08-29 2009-03-12 Toshiba Corp スピントランジスタ及び磁気メモリ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PETER KRATZER ET AL.: "Transition-metal silicides as materials for magnet-semiconductor heterostructures", JOURNAL OF APPLIED PHYSICS, vol. 101, 2007, pages 081725 - 081725-5 *

Also Published As

Publication number Publication date
JP5443502B2 (ja) 2014-03-19
JPWO2011033665A1 (ja) 2013-02-07
US8330196B2 (en) 2012-12-11
US20120168838A1 (en) 2012-07-05

Similar Documents

Publication Publication Date Title
JP5443502B2 (ja) 半導体装置およびその製造方法
TWI485848B (zh) 半導體裝置及其製造方法
KR101027107B1 (ko) 완전 변환된 반도체 금속 합금에 의한 금속 게이트ｍｏｓｆｅｔ
US9196694B2 (en) Integrated circuits with dual silicide contacts and methods for fabricating same
CN101221928B (zh) 用于在场效应晶体管的鳍之上形成双重全硅化栅极的方法
TWI260688B (en) Strained channel CMOS device with fully silicided gate electrode
TWI446453B (zh) 受應力之場效電晶體以及其製造方法
US10056367B2 (en) Gate stack integrated metal resistors
JP2008227026A (ja) 半導体装置の製造方法
CN101266978B (zh) Cmos结构的制造方法
CN108735673A (zh) 半导体装置
US11217694B2 (en) Field-effect transistor and method for manufacturing the same
CN101385150A (zh) 栅极具有不同功函数的双栅极半导体器件及其制造方法
JP5224769B2 (ja) 立体的形状の活性領域を含むｃｍｏｓ構造体
TWI261323B (en) MOSFET device with localized stressor
JP2010118500A (ja) 半導体装置及びその製造方法
JP2006054423A (ja) 半導体装置及びその製造方法
JP5286416B2 (ja) 半導体装置およびその製造方法
US20220367612A1 (en) Semiconductor device having nanosheet transistor and methods of fabrication thereof
JP2009123760A (ja) 半導体装置及びその製造方法
JP2008527743A (ja) Ｃｍｏｓデバイスの自己形成金属シリサイド化ゲート
CN103094217B (zh) 晶体管制作方法
TW202543443A (zh) 半導體裝置
JP2005276989A (ja) 半導体装置の製造方法
TW200820432A (en) Metal-oxide-semiconductor transistor and method of forming the same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09849524

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011531738

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09849524

Country of ref document: EP

Kind code of ref document: A1