[go: up one dir, main page]

WO2011086734A1 - 炭化珪素基板の製造方法 - Google Patents

炭化珪素基板の製造方法 Download PDF

Info

Publication number
WO2011086734A1
WO2011086734A1 PCT/JP2010/066784 JP2010066784W WO2011086734A1 WO 2011086734 A1 WO2011086734 A1 WO 2011086734A1 JP 2010066784 W JP2010066784 W JP 2010066784W WO 2011086734 A1 WO2011086734 A1 WO 2011086734A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
silicon carbide
base layer
manufacturing
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2010/066784
Other languages
English (en)
French (fr)
Inventor
太郎 西口
信 佐々木
真 原田
伸介 藤原
靖生 並川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of WO2011086734A1 publication Critical patent/WO2011086734A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Definitions

  • the present invention relates to a method for manufacturing a silicon carbide substrate, and more particularly to a method for manufacturing a silicon carbide substrate that can reduce the manufacturing cost of a semiconductor device using the silicon carbide substrate.
  • silicon carbide (SiC) is being adopted as a material constituting a semiconductor device in order to enable a semiconductor device to have a high breakdown voltage, low loss, and use in a high temperature environment.
  • Silicon carbide is a wide band gap semiconductor having a larger band gap than silicon that has been widely used as a material for forming semiconductor devices. Therefore, by adopting silicon carbide as a material constituting the semiconductor device, it is possible to achieve a high breakdown voltage and a low on-resistance of the semiconductor device.
  • a semiconductor device that employs silicon carbide as a material has an advantage that a decrease in characteristics when used in a high temperature environment is small as compared with a semiconductor device that employs silicon as a material.
  • silicon carbide does not have a liquid phase at normal pressure.
  • the crystal growth temperature is as high as 2000 ° C. or higher, and it is difficult to control the growth conditions and stabilize the growth conditions. Therefore, it is difficult to increase the diameter of silicon carbide single crystal while maintaining high quality, and it is not easy to obtain a high-quality silicon carbide substrate having a large diameter.
  • due to the difficulty in manufacturing a large-diameter silicon carbide substrate not only the manufacturing cost of the silicon carbide substrate increases, but also when manufacturing a semiconductor device using the silicon carbide substrate, one batch There is a problem that the number of per-manufactured products decreases and the manufacturing cost of semiconductor devices increases. Further, it is considered that the manufacturing cost of the semiconductor device can be reduced by effectively using the silicon carbide single crystal having a high manufacturing cost as the substrate.
  • an object of the present invention is to provide a method for manufacturing a silicon carbide substrate that can reduce the manufacturing cost of a semiconductor device using the silicon carbide substrate.
  • a method of manufacturing a silicon carbide substrate according to the present invention includes a step of preparing a SiC substrate made of single crystal silicon carbide, a step of disposing a silicon carbide source so as to face one main surface of the SiC substrate, and silicon carbide. Forming a base layer made of silicon carbide so as to be in contact with one main surface of the SiC substrate by heating the source. In the step of forming the base layer, the silicon carbide source is heated in an atmosphere containing nitrogen.
  • the base layer is formed so as to be in contact with one main surface of the SiC substrate made of single crystal silicon carbide. Therefore, for example, a silicon carbide single crystal that is high quality but does not have a desired shape or the like is adopted as a SiC substrate, while a base layer made of low quality silicon carbide crystal that is inexpensive but has a large defect density is described above. It can be formed to have a predetermined shape and size. Since the silicon carbide substrate manufactured by such a process is unified in a predetermined shape and size, it can contribute to the efficiency of manufacturing the semiconductor device.
  • a semiconductor device is manufactured using a SiC substrate made of a high-quality silicon carbide single crystal that has not been used because it cannot be processed into a desired shape or the like. Therefore, the silicon carbide single crystal can be used effectively.
  • the method for manufacturing a silicon carbide substrate of the present invention it is possible to provide a method for manufacturing a silicon carbide substrate that can reduce the manufacturing cost of a semiconductor device using the silicon carbide substrate.
  • the silicon carbide source when the silicon carbide source is heated to form the base layer, impurities that should generate majority carriers in the base layer are separated from the silicon carbide source, and the base layer and the SiC substrate Impurity density may be lowered in the junction region with the entire base layer.
  • the resistivity in the thickness direction of the substrate is increased and the obtained silicon carbide substrate is used for manufacturing a semiconductor device in which a current flows in the thickness direction of the substrate, such as a vertical semiconductor device, This will cause an increase in on-resistance.
  • the silicon carbide source is heated in an atmosphere containing nitrogen.
  • the base layer in the step of preparing the SiC substrate, a plurality of SiC substrates are prepared, and in the step of arranging the silicon carbide source, the plurality of SiC substrates are arranged in a plan view.
  • the base layer in the step of forming the base layer by disposing the silicon carbide source in the state, the base layer may be formed so that one main surfaces of the plurality of SiC substrates are connected to each other.
  • a plurality of SiC substrates taken from a high-quality silicon carbide single crystal are arranged in a plane and a base layer is formed so that one main surface of the plurality of SiC substrates is connected to each other.
  • a silicon carbide substrate that can be handled as a large-diameter substrate having a high-quality SiC layer can be obtained.
  • the manufacturing process of the semiconductor device can be made efficient.
  • adjacent SiC substrates among the plurality of SiC substrates are arranged in contact with each other. More specifically, for example, the plurality of SiC substrates are preferably spread in a matrix as viewed in a plan view.
  • the base substrate made of silicon carbide as the silicon carbide source is in contact with one main surface of the base substrate and one main surface of the SiC substrate.
  • the base substrate may be heated to join the base substrate to the SiC substrate to form the base layer.
  • the raw material substrate made of silicon carbide as the silicon carbide source has one main surface of the raw material substrate and one main surface of the SiC substrate.
  • the base layer may be formed by sublimating silicon carbide constituting the raw material substrate by heating the raw material substrate.
  • the base layer can be easily formed.
  • the average value of the distance between the SiC substrate and the raw material substrate is smaller than the average free path of the sublimation gas during heating in the step of forming the base layer.
  • the SiC substrate and the raw material substrate may be arranged so as to be. Thereby, a base layer can be formed easily.
  • the base substrate is made of single-crystal silicon carbide, and in the step of disposing the silicon carbide source, the surface orientation of the main surface of the SiC substrate facing each other and the surface orientation of the main surface of the base substrate
  • the SiC substrate and the base substrate may be arranged so that the two coincide with each other.
  • the thermal expansion coefficient of single crystal silicon carbide has anisotropy due to the crystal plane. Therefore, when crystal planes having greatly different thermal expansion coefficients are joined together, a stress caused by the difference in the thermal expansion coefficient acts between the base layer and the SiC substrate. This stress may cause distortion or cracking of the silicon carbide substrate in the manufacture of the silicon carbide substrate and the manufacturing process of the semiconductor device using the silicon carbide substrate. On the other hand, when one main surface of the base substrate and one main surface of the SiC substrate are arranged in contact with each other, the plane orientations of the silicon carbide single crystals constituting the surfaces to be joined as described above coincide. By doing so, the stress can be relaxed.
  • the state in which the surface orientation of the main surface of the SiC substrate and the surface orientation of the main surface of the base substrate coincide with each other does not need to coincide with each other in a strict sense. I do it. More specifically, if the angle formed by the crystal plane constituting the main surface of the base substrate and the crystal plane constituting the main surface of the SiC substrate is 1 ° or less, the plane orientation of the main surface of the base substrate and the SiC substrate It can be said that the plane orientation of the main surface of this is substantially the same.
  • the SiC substrate and the silicon carbide source are heated in a container at least part of which is made of graphite.
  • Graphite is not only stable at high temperatures, but also relatively easy to process. Therefore, the manufacturing cost of the silicon carbide substrate can be reduced by adopting such a container and carrying out the method for manufacturing the silicon carbide substrate.
  • an off angle of the main surface opposite to the base layer of the SiC substrate with respect to the ⁇ 0001 ⁇ plane is 50 ° or more and 65 ° or less.
  • a base layer may be formed.
  • Hexagonal single crystal silicon carbide can be produced in a ⁇ 0001> direction to efficiently produce a high quality single crystal. And from the silicon carbide single crystal grown in the ⁇ 0001> direction, a silicon carbide substrate having a ⁇ 0001 ⁇ plane as a main surface can be efficiently collected. On the other hand, there may be a case where a high-performance semiconductor device can be manufactured by using a silicon carbide substrate having a main surface with an off angle with respect to the plane orientation ⁇ 0001 ⁇ of 50 ° to 65 °.
  • a silicon carbide substrate used for manufacturing a MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • a MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • An epitaxial growth layer is formed on the main surface, and an oxide film, an electrode, and the like are formed on the epitaxial growth layer, thereby obtaining a MOSFET.
  • a channel region is formed in a region including the interface between the epitaxial growth layer and the oxide film.
  • the off-angle of the main surface of the substrate with respect to the ⁇ 0001 ⁇ plane is about 8 °, so that the interface between the epitaxial growth layer and the oxide film in which the channel region is formed Many interface states are formed in the vicinity, hindering carrier travel, and channel mobility is lowered.
  • the carbonized surface is manufactured by setting the off angle of the main surface opposite to the base layer of the SiC substrate to the ⁇ 0001 ⁇ plane to be 50 ° or more and 65 ° or less. Since the off angle of the main surface of the silicon substrate with respect to the ⁇ 0001 ⁇ plane is not less than 50 ° and not more than 65 °, formation of the interface state is reduced, and a MOSFET with reduced on-resistance can be manufactured.
  • the angle formed between the off orientation of the main surface opposite to the base layer of the SiC substrate and the ⁇ 1-100> direction is 5 ° or less.
  • a base layer may be formed.
  • the ⁇ 1-100> direction is a typical off orientation in the silicon carbide substrate. Then, by setting the variation in off orientation due to the variation in slicing in the substrate manufacturing process to 5 ° or less, the formation of an epitaxially grown layer on the silicon carbide substrate can be facilitated.
  • the off angle of the main surface opposite to the base layer of the SiC substrate relative to the ⁇ 03-38 ⁇ plane in the ⁇ 1-100> direction is ⁇
  • the base layer may be formed so as to be 3 ° or more and 5 ° or less.
  • the channel mobility when a MOSFET is manufactured using a silicon carbide substrate can be further improved.
  • the off angle with respect to the plane orientation ⁇ 03-38 ⁇ is set to ⁇ 3 ° or more and + 5 ° or less.
  • the channel mobility is particularly high within this range. Is based on the obtained.
  • the “off angle with respect to the ⁇ 03-38 ⁇ plane in the ⁇ 1-100> direction” is an orthogonal projection of the normal of the principal surface to the plane extending in the ⁇ 1-100> direction and the ⁇ 0001> direction, This is an angle formed with the normal of the ⁇ 03-38 ⁇ plane, and its sign is positive when the orthographic projection approaches parallel to the ⁇ 1-100> direction, and the orthographic projection is in the ⁇ 0001> direction. The case of approaching parallel to is negative.
  • the surface orientation of the main surface is more preferably ⁇ 03-38 ⁇ , and the surface orientation of the main surface is more preferably ⁇ 03-38 ⁇ .
  • the surface orientation of the main surface is substantially ⁇ 03-38 ⁇ , taking into account the processing accuracy of the substrate, etc., the substrate is within an off-angle range where the surface orientation can be substantially regarded as ⁇ 03-38 ⁇ .
  • the off-angle range is, for example, a range where the off-angle is ⁇ 2 ° with respect to ⁇ 03-38 ⁇ .
  • the angle formed between the off orientation of the main surface opposite to the base layer of the SiC substrate and the ⁇ 11-20> direction is 5 ° or less.
  • a base layer may be formed.
  • the ⁇ 11-20> direction is a typical off orientation in the silicon carbide substrate, similarly to the ⁇ 1-100> direction. Then, by setting the variation in the off orientation due to the variation in the slice processing in the substrate manufacturing process to ⁇ 5 °, it is possible to facilitate the formation of the epitaxial growth layer on the SiC substrate.
  • the method for manufacturing a silicon carbide substrate may further include a step of polishing the main surface of the SiC substrate corresponding to the main surface of the SiC substrate opposite to the base layer.
  • a semiconductor device including the high-quality epitaxially grown layer as an active layer can be manufactured. That is, by adopting such a process, it is possible to obtain a silicon carbide substrate capable of manufacturing a high-quality semiconductor device including an epitaxially grown layer formed on the SiC substrate.
  • the main surface of the SiC substrate may be polished after the formation of the base layer, or the main surface of the SiC substrate to be the main surface opposite to the base layer is previously polished to It may be carried out before the formation of the layer.
  • the step of forming the base layer is performed without polishing the main surface of the SiC substrate on which the base layer is formed before the step of forming the base layer. Also good.
  • the manufacturing cost of the silicon carbide substrate can be reduced.
  • the main surface of the SiC substrate on which the base layer is formed in the step of forming the base layer may not be polished as described above.
  • the step of forming the base layer is performed after the step of removing the damaged layer by, for example, etching. It is preferable.
  • the base layer in the step of forming the base layer, may be formed under a pressure higher than 10 ⁇ 1 Pa and lower than 10 4 Pa.
  • the method for manufacturing a silicon carbide substrate of the present invention it is possible to provide a method for manufacturing a silicon carbide substrate that can reduce the manufacturing cost of a semiconductor device using the silicon carbide substrate. it can.
  • FIG. 3 is a flowchart showing an outline of a method for manufacturing a silicon carbide substrate in the first embodiment.
  • 3 is a schematic cross sectional view for illustrating the method for manufacturing the silicon carbide substrate in the first embodiment.
  • FIG. 1 is a schematic cross sectional view showing a structure of a silicon carbide substrate in a first embodiment.
  • 5 is a flowchart showing an outline of a method for manufacturing a silicon carbide substrate in a second embodiment.
  • FIG. 11 is a schematic cross sectional view for illustrating the method for manufacturing the silicon carbide substrate in the second embodiment.
  • FIG. 11 is a schematic cross sectional view for illustrating the method for manufacturing the silicon carbide substrate in the second embodiment.
  • FIG. 11 is a schematic cross sectional view for illustrating the method for manufacturing the silicon carbide substrate in the second embodiment.
  • FIG. 11 is a schematic cross sectional view for illustrating the method for manufacturing the silicon carbide substrate in the second embodiment.
  • FIG. 6 is a schematic cross sectional view showing a structure of a silicon carbide substrate in a second embodiment.
  • FIG. 11 is a schematic cross sectional view for illustrating the method for manufacturing the silicon carbide substrate in the third embodiment.
  • FIG. 7 is a schematic cross sectional view showing a structure of a silicon carbide substrate in a third embodiment.
  • It is a schematic sectional drawing which shows the structure of vertical MOSFET. It is a flowchart which shows the outline of the manufacturing method of vertical MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of vertical MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of vertical MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of vertical MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of vertical MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of
  • a substrate preparation step is first performed as a step (S10).
  • step (S10) referring to FIG. 2, for example, base substrate 10 made of single crystal silicon carbide and SiC substrate 20 made of single crystal silicon carbide are prepared.
  • main surface 20A of SiC substrate 20 is the main surface of the silicon carbide substrate obtained by this manufacturing method (see FIG. 3 to be described later), so that SiC substrate 20 is aligned with the surface orientation of the desired main surface.
  • the plane orientation of the main surface 20A is selected.
  • SiC substrate 20 whose main surface is a ⁇ 03-38 ⁇ plane is prepared.
  • the base substrate 10 for example, a substrate having an impurity density higher than 2 ⁇ 10 19 cm ⁇ 3 may be employed.
  • SiC substrate 20 for example, a substrate having an impurity density larger than 5 ⁇ 10 18 cm ⁇ 3 and smaller than 2 ⁇ 10 19 cm ⁇ 3 is employed.
  • the base substrate 10 is not limited to a single crystal but may be prepared from a polycrystalline, amorphous or sintered body.
  • a substrate flattening step is performed as a step (S20).
  • the main surface (joint surface) of base substrate 10 and SiC substrate 20 to be in contact with each other in step (S30) described later is planarized by, for example, polishing.
  • this process (S20) is not an essential process, since the size of the gap between the base substrate 10 and the SiC substrate 20 facing each other becomes uniform by performing this process, it will be described later.
  • the uniformity of reaction (bonding) within the bonding surface is improved. As a result, base substrate 10 and SiC substrate 20 can be more reliably bonded.
  • the step (S30) may be performed without omitting the step (S20) and polishing the main surfaces of the base substrate 10 and the SiC substrate 20 that should face each other. Thereby, the manufacturing cost of silicon carbide substrate 1 can be reduced. Further, from the viewpoint of removing the damaged layer near the surface formed by slicing or the like during the production of the base substrate 10 and the SiC substrate 20, for example, the step of removing the damaged layer by etching is replaced with the step (S20). Or after performing after the said process (S20), the process (S30) mentioned later may be implemented.
  • step (S30) a stacking step is performed as a step (S30).
  • SiC substrate 20 is placed so as to be in contact with main surface 10A of base substrate 10, and multilayer substrate 2 is manufactured.
  • a joining step is performed as a step (S40).
  • the laminated substrate 2 is heated in the heating container 80, whereby the base substrate 10 and the SiC substrate 20 are bonded.
  • silicon carbide substrate 1 including base substrate 10 as base layer 10 is completed.
  • the silicon carbide substrate 1 can have a desired shape and size by selecting the shape of the base substrate 10 and the like, which can contribute to the efficiency of manufacturing the semiconductor device. Further, in silicon carbide substrate 1 manufactured by such a process, a semiconductor device is manufactured using SiC substrate 20 made of a high-quality silicon carbide single crystal that has not been used since it cannot be processed into a desired shape or the like. Therefore, a silicon carbide single crystal can be used effectively. As a result, according to the method for manufacturing silicon carbide substrate 1 in the present embodiment, silicon carbide substrate 1 capable of reducing the manufacturing cost of a semiconductor device using the silicon carbide substrate can be manufactured.
  • silicon carbide substrate 1 manufactured by the method for manufacturing a silicon carbide substrate in the present embodiment is a silicon carbide substrate in which an increase in resistivity in the thickness direction is suppressed.
  • atmosphere containing nitrogen for example, a mixed atmosphere of nitrogen and argon, a mixed atmosphere of nitrogen and helium, a mixed atmosphere of nitrogen, argon and helium, a nitrogen atmosphere, or the like can be employed.
  • step (S30) when base substrate 10 made of single-crystal silicon carbide is employed as described above, in step (S30), with reference to FIG. 2, the plane orientation of main surface 20B of SiC substrate 20 facing each other and the base substrate It is preferable that SiC substrate 20 and base substrate 10 are arranged so that the surface orientation of 10 main surfaces 10A substantially matches. Thereby, referring to FIG. 3, the stress acting between base layer 10 and SiC substrate 20 due to the anisotropy of the thermal expansion coefficient due to the crystal plane is reduced, and the strain and cracks in silicon carbide substrate 1 are reduced. Can be suppressed.
  • a heating vessel 80 at least part of which is made of graphite.
  • graphite that is stable at high temperatures and relatively easy to process as a material for the heating container, the manufacturing cost of silicon carbide substrate 1 can be reduced.
  • main surface 20A of SiC substrate 20 may have an off angle of 50 ° to 65 ° with respect to the ⁇ 0001 ⁇ plane.
  • main surface 20A of SiC substrate 20 may be a ⁇ 0001 ⁇ plane.
  • the angle formed between the off orientation of main surface 20A of SiC substrate 20 and the ⁇ 1-100> direction may be 5 ° or less.
  • the ⁇ 1-100> direction is a typical off orientation in a silicon carbide substrate. Then, by making the variation in the off orientation due to the variation in the slice processing in the substrate manufacturing process 5 ° or less, the formation of the epitaxial growth layer on the silicon carbide substrate 1 (on the main surface 20A) is facilitated. be able to.
  • the off angle of main surface 20A of SiC substrate 20 with respect to the ⁇ 03-38 ⁇ plane in the ⁇ 1-100> direction is preferably -3 ° or more and 5 ° or less.
  • the angle formed between the off orientation of main surface 20A of SiC substrate 20 and the ⁇ 11-20> direction may be 5 ° or less.
  • ⁇ 11-20> is also a typical off orientation in a silicon carbide substrate. Then, by setting the variation in the off orientation due to the variation in slicing in the substrate manufacturing process to ⁇ 5 °, on the silicon carbide substrate 1 manufactured by the method for manufacturing the silicon carbide substrate of the present embodiment (mainly The formation of an epitaxial growth layer on the surface 20A) can be facilitated.
  • the diameter of the base substrate 10 is preferably 2 inches or more, and more preferably 6 inches or more.
  • the silicon carbide substrate is used for manufacturing a power device such as a MOSFET
  • the polytype of silicon carbide constituting SiC substrate 20 is preferably 4H type.
  • base substrate 10 and SiC substrate 20 have the same crystal structure.
  • the difference in thermal expansion coefficient (linear expansion coefficient) between base layer 10 and SiC substrate 20 is small enough not to cause cracks in the process when silicon carbide substrate 1 is used for manufacturing a semiconductor device. desirable.
  • Variations in the thickness of base substrate 10 and SiC substrate 20 are preferably small. More specifically, the difference between the maximum value and the minimum value of base substrate 10 and SiC substrate 20 in the substrate is 10 ⁇ m or less, respectively. It is preferable.
  • the electric resistivity of the base layer 10 is small. Specifically, the electrical resistivity of the base layer 10 is preferably less than 50 m ⁇ cm, and more preferably less than 10 m ⁇ cm.
  • the region of 100 ⁇ m 2 or more in the main surface of the silicon carbide substrate 1 opposite to the base layer 10 of the SiC substrate 20 is single crystal carbonized. It is preferably made of silicon.
  • the thickness of silicon carbide substrate 1 is preferably 300 ⁇ m or more.
  • a heating method of the heating container in the step (S40) a resistance heating method, a high frequency induction heating method, a lamp annealing method, or the like can be employed.
  • a part of the base layer 10 may maintain the state of the base substrate 10 without sublimation.
  • main surface 20A of SiC substrate 20 corresponding to main surface 20A on opposite side of base substrate 10 of SiC substrate 20 in laminated substrate 2 is polished. You may further provide the process. This makes it possible to form a high quality epitaxial growth layer on the main surface 20A. As a result, it is possible to manufacture a semiconductor device including the high-quality epitaxially grown layer as an active layer, for example. That is, by adopting such a process, silicon carbide substrate 1 capable of manufacturing a high-quality semiconductor device including an epitaxial layer formed on SiC substrate 20 can be obtained.
  • the step of performing the polishing may be performed before the formation of the base layer (bonding of the SiC substrate 20 and the base substrate 10) or after the formation (step S10). Also good.
  • the heating temperature of the multilayer substrate in the step (S40) is preferably 1800 ° C. or higher and 2500 ° C. or lower.
  • the heating temperature is lower than 1800 ° C., it takes a long time to join base substrate 10 and SiC substrate 20, and the manufacturing efficiency of silicon carbide substrate 1 decreases.
  • the heating temperature exceeds 2500 ° C., the surfaces of base substrate 10 and SiC substrate 20 are roughened, and there is a risk that the number of crystal defects in silicon carbide substrate 1 to be manufactured increases.
  • the heating temperature of the laminated substrate in step (S40) is preferably 1900 ° C. or higher and 2100 ° C. or lower.
  • the laminated substrate may be heated under a pressure higher than 10 ⁇ 1 Pa and lower than 10 4 Pa.
  • the atmosphere during heating in the step (S40) may be an inert gas atmosphere containing nitrogen.
  • the atmosphere is preferably a nitrogen atmosphere or an inert gas atmosphere containing nitrogen and at least one of argon and helium.
  • a substrate preparation step is first performed as a step (S10).
  • SiC substrate 20 is prepared in the same manner as in the first embodiment, and source substrate 11 made of silicon carbide is prepared.
  • Raw material substrate 11 may be made of single crystal silicon carbide, may be made of polycrystalline silicon carbide, or may be a sintered body of silicon carbide. Moreover, it can replace with the raw material board
  • a proximity arrangement step is performed as a step (S50).
  • SiC substrate 20 and raw material substrate 11 are held by first heater 81 and second heater 82 arranged in heating container 80 so as to face each other.
  • the appropriate value of the distance between the SiC substrate 20 and the raw material substrate 11 is related to the average free path of the sublimation gas during heating in the step (S60) described later.
  • the average value of the distance between the SiC substrate 20 and the raw material substrate 11 can be set to be smaller than the average free path of the sublimation gas during heating in the step (S60) described later.
  • the mean free path of atoms and molecules strictly depends on the atomic radius and molecular radius, but is about several to several tens of centimeters. Is preferably several cm or less. More specifically, SiC substrate 20 and raw material substrate 11 are arranged close to each other with their main surfaces facing each other with an interval of 1 ⁇ m to 1 cm. Furthermore, by setting the average value of the intervals to 1 cm or less, the film thickness distribution of the base layer 10 formed in the step (S60) described later can be reduced. Furthermore, by setting the average value of the intervals to 1 mm or less, the film thickness distribution of the base layer 10 formed in the step (S60) described later can be further reduced.
  • the sublimation gas is a gas formed by sublimation of solid silicon carbide, and includes, for example, Si, Si 2 C, and SiC 2 .
  • a sublimation step is performed as a step (S60).
  • SiC substrate 20 is heated to a predetermined substrate temperature by first heater 81.
  • the raw material substrate 11 is heated to a predetermined raw material temperature by the second heater 82.
  • SiC is sublimated from the surface of the source substrate by heating source substrate 11 to the source temperature.
  • the substrate temperature is set lower than the raw material temperature. Specifically, for example, the substrate temperature is set to be 1 ° C. or more and 100 ° C. or less lower than the raw material temperature.
  • the substrate temperature is, for example, 1800 ° C. or more and 2500 ° C. or less.
  • SiC that is sublimated from the raw material substrate 11 into a gas reaches the surface of the SiC substrate 20 and becomes a solid, thereby forming the base layer 10.
  • the step (S60) is completed, and silicon carbide substrate 1 shown in FIG. 8 is completed.
  • step (S60) silicon carbide constituting raw material substrate 11 is once sublimated, and then base layer 10 is formed. For this reason, impurities that should generate majority carriers contained in the raw material substrate 11 may be separated during sublimation, and the impurity density in the entire base layer 10 may be lowered.
  • the heating of raw material substrate 11 and SiC substrate 20 in the step (S60) is performed in a state where the inside of heating container 80 is in an atmosphere containing nitrogen, as in the case of the first embodiment.
  • nitrogen in the atmosphere is taken into the entire base layer 10 as an impurity, and a decrease in impurity density in the base layer 10 is suppressed.
  • silicon carbide substrate 1 manufactured by the method for manufacturing a silicon carbide substrate in the present embodiment is a silicon carbide substrate in which an increase in resistivity in the thickness direction is suppressed.
  • Embodiment 3 which is still another embodiment of the present invention will be described.
  • the method for manufacturing the silicon carbide substrate in the third embodiment is basically performed in the same manner as in the first embodiment. However, the method for manufacturing the silicon carbide substrate in the third embodiment is different from that in the first embodiment in the arrangement of the SiC substrate.
  • a substrate preparation step is first performed as a step (S10) as in the case of the first embodiment.
  • base substrate 10 and SiC substrate 20 are prepared.
  • a plurality of SiC substrates 20 are prepared in the present embodiment.
  • a laminating step is performed as a step (S30).
  • a plurality of SiC substrates 20 prepared in step (S10) are in contact with main surface 10A of base substrate 10 in a state of being arranged side by side in plan view. Arranged. That is, a plurality of SiC substrates 20 are arranged along the main surface 10 ⁇ / b> A of the base substrate 10. At this time, the plurality of SiC substrates 20 may be arranged in a matrix so that adjacent SiC substrates 20 on base substrate 10 are in contact with each other. On the other hand, SiC substrates 20 may be arranged at intervals. At this time, the interval is preferably 100 ⁇ m or less, and more preferably 10 ⁇ m or less.
  • a joining process is implemented as process (S40), and layered substrate 2 is heated in the atmosphere containing nitrogen.
  • one main surface 20B of a plurality of SiC substrates 20 is connected by base substrate 10 to complete silicon carbide substrate 1 shown in FIG. Since silicon carbide substrate 1 can be easily increased in diameter by using a plurality of SiC substrates, the manufacturing cost of a semiconductor device using a silicon carbide substrate is further reduced. Further, since heating for bonding base substrate 10 and SiC substrate 20 is performed in an atmosphere containing nitrogen, silicon carbide substrate 1 in which an increase in resistivity in the thickness direction is suppressed is obtained.
  • a semiconductor device 101 according to the present invention is a vertical DiMOSFET (Double Implanted MOSFET), and includes a substrate 102, a buffer layer 121, a breakdown voltage holding layer 122, a p region 123, an n + region 124, and a p +.
  • a region 125, an oxide film 126, a source electrode 111 and an upper source electrode 127, a gate electrode 110, and a drain electrode 112 formed on the back side of the substrate 102 are provided.
  • buffer layer 121 made of silicon carbide is formed on the surface of substrate 102 made of silicon carbide of n-type conductivity.
  • substrate 102 a silicon carbide substrate manufactured by the method for manufacturing a silicon carbide substrate of the present invention including silicon carbide substrate 1 described in the first to third embodiments is employed.
  • buffer layer 121 is formed on SiC substrate 20 of silicon carbide substrate 1.
  • Buffer layer 121 has n-type conductivity, and its thickness is, for example, 0.5 ⁇ m. Further, the density of the n-type conductive impurity in the buffer layer 121 can be set to 5 ⁇ 10 17 cm ⁇ 3 , for example.
  • a breakdown voltage holding layer 122 is formed on the buffer layer 121.
  • the breakdown voltage holding layer 122 is made of silicon carbide of n-type conductivity, and has a thickness of 10 ⁇ m, for example. Further, as the density of the n-type conductive impurity in the breakdown voltage holding layer 122, for example, a value of 5 ⁇ 10 15 cm ⁇ 3 can be used.
  • p regions 123 having a p-type conductivity are formed at intervals. Inside the p region 123, an n + region 124 is formed in the surface layer of the p region 123. A p + region 125 is formed at a position adjacent to the n + region 124. From the n + region 124 in one p region 123 to the p region 123, the breakdown voltage holding layer 122 exposed between the two p regions 123, the other p region 123, and the n + region 124 in the other p region 123. An oxide film 126 is formed so as to extend to. A gate electrode 110 is formed on the oxide film 126.
  • a source electrode 111 is formed on the n + region 124 and the p + region 125.
  • An upper source electrode 127 is formed on the source electrode 111.
  • a drain electrode 112 is formed on the back surface of the substrate 102 which is the surface opposite to the surface on which the buffer layer 121 is formed.
  • the silicon carbide substrate of the present invention such as the silicon carbide substrate 1 described in the first to third embodiments is employed as the substrate 102.
  • the silicon carbide substrate of the present invention can reduce the manufacturing cost of the semiconductor device using the silicon carbide substrate and can reduce the resistivity in the thickness direction by the method for manufacturing the silicon carbide substrate. It is manufactured. Therefore, the semiconductor device 101 is a semiconductor device in which the manufacturing cost is reduced and the on-resistance is reduced.
  • a substrate preparation step (S110) is performed.
  • a substrate 102 (see FIG. 13) made of silicon carbide having a (03-38) plane as a main surface is prepared.
  • the silicon carbide substrate of the present invention including silicon carbide substrate 1 manufactured by the manufacturing method described in the first to third embodiments is prepared.
  • this substrate 102 for example, a substrate having an n-type conductivity and a substrate resistance of 0.02 ⁇ cm may be used.
  • an epitaxial layer forming step (S120) is performed. Specifically, the buffer layer 121 is formed on the surface of the substrate 102. Buffer layer 121 is formed on main surface 20A of SiC substrate 20 of silicon carbide substrate 1 employed as substrate 102 (see FIGS. 3, 8, and 10). Buffer layer 121 is formed of an n-type silicon carbide, and an epitaxial layer having a thickness of 0.5 ⁇ m, for example, is formed. As the density of the conductive impurities in the buffer layer 121, for example, a value of 5 ⁇ 10 17 cm ⁇ 3 can be used. Then, a breakdown voltage holding layer 122 is formed on the buffer layer 121 as shown in FIG.
  • breakdown voltage holding layer 122 a layer made of silicon carbide of n-type conductivity is formed by an epitaxial growth method.
  • a thickness of the breakdown voltage holding layer 122 for example, a value of 10 ⁇ m can be used.
  • a value of 5 ⁇ 10 15 cm ⁇ 3 can be used.
  • an injection step (S130) is performed as shown in FIG. Specifically, by using an oxide film formed by photolithography and etching as a mask, an impurity having a conductivity type of p type is implanted into the breakdown voltage holding layer 122, whereby the p region 123 is formed as shown in FIG. Form. Further, after removing the used oxide film, an oxide film having a new pattern is formed again by photolithography and etching. Then, by using the oxide film as a mask, an n-type conductive impurity is implanted into a predetermined region, thereby forming an n + region 124. Further, the p + region 125 is formed by injecting a p-type conductive impurity in the same manner. As a result, a structure as shown in FIG. 14 is obtained.
  • activation annealing is performed.
  • this activation annealing treatment for example, argon gas is used as an atmospheric gas, and conditions such as a heating temperature of 1700 ° C. and a heating time of 30 minutes can be used.
  • a gate insulating film formation step (S140) is performed as shown in FIG. Specifically, as illustrated in FIG. 15, an oxide film 126 is formed so as to cover the breakdown voltage holding layer 122, the p region 123, the n + region 124, and the p + region 125.
  • a condition for forming this oxide film 126 for example, dry oxidation (thermal oxidation) may be performed.
  • dry oxidation thermal oxidation
  • conditions for this dry oxidation conditions such as a heating temperature of 1200 ° C. and a heating time of 30 minutes can be used.
  • a nitrogen annealing step (S150) is performed as shown in FIG. Specifically, the annealing process is performed using nitrogen monoxide (NO) as the atmosphere gas.
  • NO nitrogen monoxide
  • the heating temperature is 1100 ° C. and the heating time is 120 minutes.
  • nitrogen atoms are introduced near the interface between the oxide film 126 and the underlying breakdown voltage holding layer 122, the p region 123, the n + region 124, and the p + region 125.
  • annealing using nitrogen monoxide as an atmospheric gas annealing using nitrogen monoxide as an atmospheric gas.
  • argon (Ar) gas which is an inert gas may be performed.
  • argon gas may be used as the atmosphere gas
  • the heating temperature may be 1100 ° C. and the heating time may be 60 minutes.
  • an electrode formation step (S160) is performed as shown in FIG. Specifically, a resist film having a pattern is formed on the oxide film 126 by using a photolithography method. Using the resist film as a mask, portions of the oxide film located on n + region 124 and p + region 125 are removed by etching. Thereafter, a conductor film such as a metal is formed so as to be in contact with n + region 124 and p + region 125 on the resist film and inside the opening formed in oxide film 126. Thereafter, by removing the resist film, the conductor film located on the resist film is removed (lifted off).
  • nickel (Ni) can be used as the conductor.
  • the source electrode 111 and the drain electrode 112 can be obtained.
  • an upper source electrode 127 (see FIG. 11) is formed on the source electrode 111. Further, a drain electrode 112 (see FIG. 11) is formed on the back surface of the substrate 102. In this way, the semiconductor device 101 shown in FIG. 11 can be obtained.
  • an upper source electrode 127 (see FIG. 11) is formed on the source electrode 111. Further, a drain electrode 112 (see FIG. 11) is formed on the back surface of the substrate 102. Further, the gate electrode 110 (see FIG. 11) is formed on the oxide film 126. In this way, the semiconductor device 101 shown in FIG. 11 can be obtained. That is, semiconductor device 101 is manufactured by forming an epitaxial layer and an electrode on SiC substrate 20 of silicon carbide substrate 1.
  • a vertical MOSFET has been described as an example of a semiconductor device that can be manufactured using a silicon carbide substrate manufactured by the method for manufacturing a silicon carbide substrate of the present invention.
  • the device is not limited to this.
  • various semiconductor devices such as JFET (Junction Field Effect Transistor), IGBT (Insulated Gate Bipolar Transistor), and Schottky barrier diode can be manufactured using the silicon carbide substrate of the present invention. It is.
  • the semiconductor device is manufactured by forming the epitaxial layer functioning as the active layer on the silicon carbide substrate having the (03-38) plane as the main surface has been described.
  • the crystal plane that can be used as the main surface is not limited to this, and any crystal plane according to the application including the (0001) plane can be used as the main surface.
  • a silicon carbide substrate was manufactured by changing the heating temperature in the heating vessel, the composition of the atmosphere, and the pressure of the atmosphere in the bonding step. And the experiment which investigates the impurity density of the junction area
  • the experimental procedure is as follows.
  • the base substrate has a disk shape with a diameter of 2 inches and a thickness of 300 ⁇ m, the plane orientation of the main surface is the (03-38) plane, the polytype is 4H—SiC, and the n-type impurity density is 2 ⁇ 10 19 cm ⁇ . 3.
  • a substrate made of silicon carbide having a micropipe density of 1 ⁇ 10 4 cm ⁇ 2 and a stacking fault density of 1 ⁇ 10 5 cm ⁇ 1 was prepared.
  • the SiC substrate the planar shape is a square with a side of 20 mm, the thickness is 300 ⁇ m, the principal surface has a (03-38) plane orientation, the polytype is 4H—SiC, and the density of n-type impurities.
  • a substrate made of silicon carbide having a density of 1 ⁇ 10 19 cm ⁇ 3 , a micropipe density of 0.2 cm ⁇ 2 , and a stacking fault density of less than 1 cm ⁇ 1 was prepared. Then, two SiC substrates were arranged side by side in a plan view on the base substrate to produce a laminated substrate.
  • the laminated substrate was charged into a heating container made of graphite. Then, the conditions of heating temperature 2000 ° C., atmospheric pressure 1 Torr (condition A), heating temperature 1800 ° C., atmospheric pressure 1 Torr (condition B), heating temperature 2000 ° C., atmospheric pressure 10 Torr (condition C) Under the three conditions, the laminated substrate was heated in the heating vessel with the atmosphere in the heating vessel being a mixed atmosphere of nitrogen and argon, thereby producing a silicon carbide substrate.
  • the nitrogen concentration in the atmosphere was set to seven levels of 0% (argon atmosphere), 1%, 5%, 10%, 20%, 50% and 100% (nitrogen atmosphere). And the impurity density in the junction area
  • a silicon carbide substrate is manufactured by heating in an atmosphere containing nitrogen as compared with a case where heating is performed in an atmosphere not containing nitrogen (when the nitrogen concentration is 0%). It can be seen that the impurity density increases. In addition, the impurity density in the junction region increases as the nitrogen concentration in the atmosphere increases. Furthermore, comparing Table 1 and Table 2, it can be seen that the impurity density of the reaction layer decreases as the heating temperature decreases. This is considered to be because the reactivity of nitrogen becomes low as the heating temperature becomes low. Further, comparing Table 1 and Table 3, by increasing the atmospheric pressure, the impurity density of the reaction layer is lowered when the nitrogen concentration is low (specifically, less than 10%). This is considered to be because the sublimation speed of the base substrate was lowered.
  • a silicon carbide substrate capable of reducing the manufacturing cost of a semiconductor device using the silicon carbide substrate can be manufactured. That is, the silicon carbide substrate according to the present invention is manufactured by the above-described method for manufacturing a silicon carbide substrate of the present invention.
  • a semiconductor device can be manufactured using the silicon carbide substrate of the present invention. That is, in the semiconductor device of the present invention, the epitaxial growth layer as the active layer is formed on the silicon carbide substrate manufactured by the method for manufacturing the silicon carbide substrate of the present invention.
  • the epitaxial growth layer as an active layer is formed in the semiconductor device of this invention on the silicon carbide substrate of the said invention. More specifically, the semiconductor device of the present invention includes the silicon carbide substrate of the present invention, an epitaxial growth layer formed on the silicon carbide substrate, and an electrode formed on the epitaxial growth layer.
  • the method for manufacturing a silicon carbide substrate of the present invention can be particularly advantageously applied to a method for manufacturing a silicon carbide substrate that is required to improve the manufacturing efficiency of a semiconductor device by being used for manufacturing a semiconductor device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　炭化珪素基板の製造方法は、単結晶炭化珪素からなるＳｉＣ基板（２０）を準備する工程と、ＳｉＣ基板（２０）の一方の主面（２０Ｂ）に面するように炭化珪素源（１０）を配置する工程と、炭化珪素源（１０）を加熱することにより、ＳｉＣ基板（２０）の一方の主面（２０Ｂ）に接触するように炭化珪素からなるベース層を形成する工程とを備え、ベース層を形成する工程では、窒素を含む雰囲気中において炭化珪素源（１０）が加熱される。

Description

炭化珪素基板の製造方法
　本発明は炭化珪素基板の製造方法に関し、より特定的には、炭化珪素基板を用いた半導体装置の製造コストの低減を可能とする炭化珪素基板の製造方法に関するものである。
　近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素（ＳｉＣ）の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
　このような状況の下、半導体装置の製造に用いられる炭化珪素結晶および炭化珪素基板の製造方法については、種々の検討がなされ、様々なアイデアが提案されている（たとえば、Ｍ．Ｎａｋａｂａｙａｓｈｉ，　ｅｔ　ａｌ．、“Ｇｒｏｗｔｈ　ｏｆ　Ｃｒａｃｋ‐ｆｒｅｅ　１００ｍｍ－ｄｉａｍｅｔｅｒ　４Ｈ‐ＳｉＣ　Ｃｒｙｓｔａｌｓ　ｗｉｔｈ　Ｌｏｗ　Ｍｉｃｒｏｐｉｐｅ　Ｄｅｎｓｉｔｉｅｓ、Ｍａｔｅｒ．　Ｓｃｉ．　Ｆｏｒｕｍ，ｖｏｌｓ．６００‐６０３、２００９年、ｐ．３－６（非特許文献１）参照）。
Ｍ．Ｎａｋａｂａｙａｓｈｉ，　ｅｔ　ａｌ．、"Ｇｒｏｗｔｈ　ｏｆ　Ｃｒａｃｋ‐ｆｒｅｅ　１００ｍｍ－ｄｉａｍｅｔｅｒ　４Ｈ‐ＳｉＣ　Ｃｒｙｓｔａｌｓ　ｗｉｔｈ　Ｌｏｗ　Ｍｉｃｒｏｐｉｐｅ　Ｄｅｎｓｉｔｉｅｓ、Ｍａｔｅｒ．　Ｓｃｉ．　Ｆｏｒｕｍ，ｖｏｌｓ．６００‐６０３、２００９年、ｐ．３－６
　しかし、炭化珪素は常圧で液相を持たない。また、結晶成長温度が２０００℃以上と非常に高く、成長条件の制御や、その安定化が困難である。そのため、炭化珪素単結晶は、高品質を維持しつつ大口径化することが困難であり、大口径の高品質な炭化珪素基板を得ることは容易ではない。そして、大口径の炭化珪素基板の作製が困難であることに起因して、炭化珪素基板の製造コストが上昇するだけでなく、当該炭化珪素基板を用いて半導体装置を製造するに際しては、１バッチあたりの生産個数が少なくなり、半導体装置の製造コストが高くなるという問題があった。また、製造コストの高い炭化珪素単結晶を基板として有効に利用することにより、半導体装置の製造コストを低減できるものと考えられる。
　そこで、本発明の目的は、炭化珪素基板を用いた半導体装置の製造コストの低減を可能とする炭化珪素基板の製造方法を提供することである。
　本発明に従った炭化珪素基板の製造方法は、単結晶炭化珪素からなるＳｉＣ基板を準備する工程と、ＳｉＣ基板の一方の主面に面するように炭化珪素源を配置する工程と、炭化珪素源を加熱することにより、ＳｉＣ基板の一方の主面に接触するように炭化珪素からなるベース層を形成する工程とを備えている。そして、ベース層を形成する工程では、窒素を含む雰囲気中において上記炭化珪素源が加熱される。
　上述のように、高品質な炭化珪素単結晶は、大口径化が困難である。一方、炭化珪素基板を用いた半導体装置の製造プロセスにおいて効率よく製造を行なうためには、所定の形状および大きさに統一された基板が必要である。そのため、高品質な炭化珪素単結晶（たとえば欠陥密度が小さい炭化珪素単結晶）が得られた場合でも、切断等によって所定の形状等に加工できない領域は、有効に利用されない可能性がある。
　これに対し、本発明の炭化珪素基板の製造方法では、単結晶炭化珪素からなるＳｉＣ基板の一方の主面に接触するようにベース層が形成される。そのため、たとえば高品質であるものの所望の形状等が実現されていない炭化珪素単結晶をＳｉＣ基板として採用しつつ、安価であるものの欠陥密度が大きく、低品質な炭化珪素結晶からなるベース層を上記所定の形状および大きさになるように形成することができる。このようなプロセスで製造される炭化珪素基板は、所定の形状および大きさに統一されているため、半導体装置の製造の効率化に寄与することができる。また、このようなプロセスで製造される炭化珪素基板では、従来所望の形状等に加工できないため利用されていなかった高品質な炭化珪素単結晶からなるＳｉＣ基板を利用して半導体装置を製造することが可能であるため、炭化珪素単結晶を有効に利用することができる。
　以上のように、本発明の炭化珪素基板の製造方法によれば、炭化珪素基板を用いた半導体装置の製造コストの低減を可能とする炭化珪素基板の製造方法を提供することができる。
　さらに、ベース層を形成する工程では、上記炭化珪素源が加熱されてベース層が形成される際に、ベース層において多数キャリアを生成すべき不純物が炭化珪素源から離脱し、ベース層とＳｉＣ基板との接合領域あるいはベース層全体において不純物密度が低くなるおそれがある。この場合、基板の厚み方向における抵抗率が上昇し、得られた炭化珪素基板が縦型の半導体装置など、基板の厚み方向に電流が流れる半導体装置の製造に使用されると、当該半導体装置のオン抵抗上昇の原因となる。これに対し、本発明の炭化珪素基板の製造方法では、窒素を含む雰囲気中において上記炭化珪素源が加熱される。そのため、雰囲気中の窒素がベース層に不純物として取り込まれ、上記不純物密度の低下が抑制される。その結果、本発明の炭化珪素基板の製造方法によれば、厚み方向における抵抗率の上昇が抑制された炭化珪素基板を製造することができる。
　上記炭化珪素基板の製造方法においては、上記ＳｉＣ基板を準備する工程では、複数のＳｉＣ基板が準備され、炭化珪素源を配置する工程では、複数のＳｉＣ基板が平面的に見て並べて配置された状態で炭化珪素源が配置され、ベース層を形成する工程では、複数のＳｉＣ基板の一方の主面同士が接続されるようにベース層が形成されてもよい。
　上述のように、高品質な炭化珪素単結晶は、大口径化が困難である。これに対し、高品質な炭化珪素単結晶から採取した複数のＳｉＣ基板を平面的に複数並べて配置したうえで、当該複数のＳｉＣ基板の一方の主面同士が接続されるようにベース層を形成することにより、高品質なＳｉＣ層を有する大口径な基板として取り扱うことが可能な炭化珪素基板を得ることができる。そして、この炭化珪素基板を用いることにより、半導体装置の製造プロセスを効率化することができる。なお、半導体装置の製造プロセスを効率化するためには、上記複数のＳｉＣ基板のうち互いに隣り合うＳｉＣ基板は、互いに接触して配置されていることが好ましい。より具体的には、たとえば上記複数のＳｉＣ基板は、平面的に見てマトリックス状に敷き詰められていることが好ましい。
　上記炭化珪素基板の製造方法においては、上記炭化珪素源を配置する工程では、炭化珪素源として炭化珪素からなるベース基板が、ベース基板の一方の主面とＳｉＣ基板の一方の主面とが接触して対向するように配置され、ベース層を形成する工程では、ベース基板が加熱されることによりベース基板がＳｉＣ基板に接合されて上記ベース層を形成してもよい。
　また、上記炭化珪素基板の製造方法においては、上記炭化珪素源を配置する工程では、炭化珪素源として炭化珪素からなる原料基板が、原料基板の一方の主面とＳｉＣ基板の一方の主面とが間隔をおいて対向するように配置され、ベース層を形成する工程では、当該原料基板が加熱されることにより原料基板を構成する炭化珪素が昇華して上記ベース層を形成してもよい。
　このように炭化珪素源として炭化珪素からなるベース基板や原料基板を採用することにより、容易にベース層を形成することができる。
　上記炭化珪素基板の製造方法においては、炭化珪素源を配置する工程では、ＳｉＣ基板と原料基板との間隔の平均値がベース層を形成する工程における加熱時の昇華ガスの平均自由行程よりも小さくなるようにＳｉＣ基板と原料基板とが配置されてもよい。これにより、ベース層を容易に形成することができる。
　上記炭化珪素基板の製造方法においては、上記ベース基板は単結晶炭化珪素からなり、炭化珪素源を配置する工程では、互いに対向するＳｉＣ基板の主面の面方位とベース基板の主面の面方位とが一致するように、ＳｉＣ基板とベース基板とが配置されてもよい。
　単結晶炭化珪素の熱膨張係数は、結晶面による異方性を有している。そのため、熱膨張係数が大きく異なる結晶面同士を接合した場合、当該熱膨張係数の違いに起因した応力がベース層とＳｉＣ基板との間に作用する。この応力は、炭化珪素基板の製造および当該炭化珪素基板を用いた半導体装置の製造プロセスにおいて、炭化珪素基板の歪や割れの原因となるおそれがある。これに対し、ベース基板の一方の主面とＳｉＣ基板の一方の主面とが接触して配置される場合において、上述のように接合される面を構成する炭化珪素単結晶の面方位が一致するようにしておくことにより、上記応力を緩和することができる。なお、「ＳｉＣ基板の主面の面方位とベース基板の主面の面方位とが一致する」状態とは、当該面方位同士が厳密な意味で一致することまでは必要なく、実質的に一致していればよい。より具体的には、ベース基板の主面を構成する結晶面とＳｉＣ基板の主面を構成する結晶面とのなす角が１°以下であれば、ベース基板の主面の面方位とＳｉＣ基板の主面の面方位とは実質的に一致しているといえる。
　上記炭化珪素基板の製造方法においては、ベース層を形成する工程では、ＳｉＣ基板と炭化珪素源とが少なくともその一部がグラファイトからなる容器内において加熱される。
　グラファイトは高温で安定であるだけでなく、加工が比較的容易である。そのため、このような容器を採用して上記炭化珪素基板の製造方法を実施することにより、炭化珪素基板の製造コストを低減することができる。
　上記炭化珪素基板の製造方法においては、ベース層を形成する工程では、ＳｉＣ基板のベース層とは反対側の主面の、｛０００１｝面に対するオフ角が５０°以上６５°以下となるようにベース層が形成されてもよい。
　六方晶の単結晶炭化珪素は、＜０００１＞方向に成長させることにより、高品質な単結晶を効率よく作製することができる。そして、＜０００１＞方向に成長させた炭化珪素単結晶からは、｛０００１｝面を主面とする炭化珪素基板を効率よく採取することができる。一方、面方位｛０００１｝に対するオフ角が５０°以上６５°以下である主面を有する炭化珪素基板を用いることにより、高性能な半導体装置を製造できる場合がある。
　具体的には、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ；酸化膜電界効果トランジスタ）の作製に用いられる炭化珪素基板は、面方位｛０００１｝に対するオフ角が８°程度である主面を有していることが一般的である。そして、当該主面上にエピタキシャル成長層が形成されるとともに、当該エピタキシャル成長層上に酸化膜、電極などが形成され、ＭＯＳＦＥＴが得られる。このＭＯＳＦＥＴにおいては、エピタキシャル成長層と酸化膜との界面を含む領域にチャネル領域が形成される。しかし、このような構造を有するＭＯＳＦＥＴにおいては、基板の主面の｛０００１｝面に対するオフ角が８°程度であることに起因して、チャネル領域が形成されるエピタキシャル成長層と酸化膜との界面付近において多くの界面準位が形成され、キャリアの走行の妨げとなって、チャネル移動度が低下する。
　これに対し、上記ベース層を形成する工程において、ＳｉＣ基板のベース層とは反対側の主面の、｛０００１｝面に対するオフ角を５０°以上６５°以下とすることにより、製造される炭化珪素基板の主面の｛０００１｝面に対するオフ角が５０°以上６５°以下となるため、上記界面準位の形成が低減され、オン抵抗が低減されたＭＯＳＦＥＴを作製することができる。
　上記炭化珪素基板の製造方法においては、ベース層を形成する工程では、ＳｉＣ基板のベース層とは反対側の主面のオフ方位と＜１－１００＞方向とのなす角が５°以下となるようにベース層が形成されてもよい。
　＜１－１００＞方向は、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを５°以下とすることにより、炭化珪素基板上へのエピタキシャル成長層の形成などを容易にすることができる。
　上記炭化珪素基板の製造方法においては、ベース層を形成する工程では、ＳｉＣ基板のベース層とは反対側の主面の、＜１－１００＞方向における｛０３－３８｝面に対するオフ角が－３°以上５°以下となるようにベース層が形成されてもよい。
　これにより、炭化珪素基板を用いてＭＯＳＦＥＴを作製した場合におけるチャネル移動度を、より一層向上させることができる。ここで、面方位{０３－３８}に対するオフ角を－３°以上＋５°以下としたのは、チャネル移動度と当該オフ角との関係を調査した結果、この範囲内で特に高いチャネル移動度が得られたことに基づいている。
　また、「＜１－１００＞方向における{０３－３８}面に対するオフ角」とは、＜１－１００＞方向および＜０００１＞方向の張る平面への上記主面の法線の正射影と、{０３－３８}面の法線とのなす角度であり、その符号は、上記正射影が＜１－１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。
　なお、上記主面の面方位は、実質的に{０３－３８}であることがより好ましく、上記主面の面方位は{０３－３８}であることがさらに好ましい。ここで、主面の面方位が実質的に{０３－３８}であるとは、基板の加工精度などを考慮して実質的に面方位が{０３－３８}とみなせるオフ角の範囲に基板の主面の面方位が含まれていることを意味し、この場合のオフ角の範囲はたとえば{０３－３８}に対してオフ角が±２°の範囲である。これにより、上述したチャネル移動度をより一層向上させることができる。
　上記炭化珪素基板の製造方法においては、ベース層を形成する工程では、ＳｉＣ基板のベース層とは反対側の主面のオフ方位と＜１１－２０＞方向とのなす角が５°以下となるようにベース層が形成されてもよい。
　＜１１－２０＞方向は、上記＜１－１００＞方向と同様に、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを±５°とすることにより、ＳｉＣ基板上へのエピタキシャル成長層の形成などを容易にすることができる。
　上記炭化珪素基板の製造方法においては、ＳｉＣ基板の、ベース層とは反対側の主面に対応するＳｉＣ基板の主面を研磨する工程をさらに備えていてもよい。
　これにより、ＳｉＣ基板の、ベース層とは反対側の主面上に高品質なエピタキシャル成長層を形成することが可能となる。その結果、高品質な当該エピタキシャル成長層をたとえば活性層として含む半導体装置を製造することができる。すなわち、このような工程を採用することにより、上記ＳｉＣ基板上に形成されたエピタキシャル成長層を含む高品質な半導体装置を製造することが可能な炭化珪素基板を得ることができる。ここで、当該ＳｉＣ基板の主面の研磨は、ベース層の形成後に実施されてもよいし、ベース層とは反対側の主面となるべきＳｉＣ基板の主面を予め研磨することにより、ベース層の形成前に実施されてもよい。
　上記炭化珪素基板の製造方法においては、ベース層を形成する工程は、ベース層を形成する工程よりも前に、ベース層が形成される側のＳｉＣ基板の主面を研磨することなく実施されてもよい。
　これにより、炭化珪素基板の製造コストを低減することができる。ここで、ベース層を形成する工程においてベース層が形成される側のＳｉＣ基板の主面は、上述のように研磨されなくてもよい。しかし、基板作製時におけるスライスなどにより形成された表面付近のダメージ層を除去する観点から、たとえばエッチングによって当該ダメージ層が除去される工程が実施された後に上記ベース層を形成する工程が実施されることが好ましい。
　上記炭化珪素基板の製造方法においては、ベース層を形成する工程では、１０－１Ｐａよりも高く１０４Ｐａよりも低い圧力下においてベース層が形成されてもよい。
　これにより、簡素な装置により上記ベース層の形成を実施することが可能になるとともに比較的短時間でベース層の形成を実施するための雰囲気を得ることが可能となり、炭化珪素基板の製造コストを低減することができる。
　以上の説明から明らかなように、本発明の炭化珪素基板の製造方法によれば、炭化珪素基板を用いた半導体装置の製造コストの低減を可能とする炭化珪素基板の製造方法を提供することができる。
実施の形態１における炭化珪素基板の製造方法の概略を示すフローチャートである。 実施の形態１における炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態１における炭化珪素基板の構造を示す概略断面図である。 実施の形態２における炭化珪素基板の製造方法の概略を示すフローチャートである。 実施の形態２における炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態２における炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態２における炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態２における炭化珪素基板の構造を示す概略断面図である。 実施の形態３における炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態３における炭化珪素基板の構造を示す概略断面図である。 縦型ＭＯＳＦＥＴの構造を示す概略断面図である。 縦型ＭＯＳＦＥＴの製造方法の概略を示すフローチャートである。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
　以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
　（実施の形態１）
　まず、図１～図３を参照して、本発明の一実施の形態である実施の形態１について説明する。図１を参照して、本実施の形態における炭化珪素基板の製造方法においては、まず、工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、図２を参照して、たとえば単結晶炭化珪素からなるベース基板１０および単結晶炭化珪素からなるＳｉＣ基板２０が準備される。
　このとき、ＳｉＣ基板２０の主面２０Ａは、この製造方法により得られる炭化珪素基板の主面となることから（後述の図３参照）、所望の主面の面方位に合わせてＳｉＣ基板２０の主面２０Ａの面方位を選択する。ここでは、たとえば主面が｛０３－３８｝面であるＳｉＣ基板２０が準備される。また、ベース基板１０としては、たとえば不純物密度が２×１０１９ｃｍ－３よりも大きい基板が採用されてもよい。そして、ＳｉＣ基板２０としては、たとえば不純物密度が５×１０１８ｃｍ－３よりも大きく２×１０１９ｃｍ－３よりも小さい基板が採用される。なお、ベース基板１０としては単結晶からなるものに限られず、多結晶、アモルファスあるいは焼結体からなるものが準備されてもよい。
　次に、工程（Ｓ２０）として基板平坦化工程が実施される。この工程（Ｓ２０）では、図２を参照して、後述する工程（Ｓ３０）において互いに接触すべきベース基板１０およびＳｉＣ基板２０の主面（接合面）が、たとえば研磨により平坦化される。なお、この工程（Ｓ２０）は必須の工程ではないが、これを実施しておくことにより、互いに対向するベース基板１０とＳｉＣ基板２０との間の隙間の大きさが均一となるため、後述する工程（Ｓ４０）において接合面内での反応（接合）の均一性が向上する。その結果、ベース基板１０とＳｉＣ基板２０とをより確実に接合することができる。
　一方、工程（Ｓ２０）を省略し、互いに対向すべきベース基板１０およびＳｉＣ基板２０の主面を研磨することなく工程（Ｓ３０）が実施されてもよい。これにより、炭化珪素基板１の製造コストを低減することができる。また、ベース基板１０およびＳｉＣ基板２０の作製時におけるスライスなどにより形成された表面付近のダメージ層を除去する観点から、たとえばエッチングによって当該ダメージ層が除去される工程が上記工程（Ｓ２０）に代えて、あるいは上記工程（Ｓ２０）の後に実施された上で、後述する工程（Ｓ３０）が実施されてもよい。
　次に、工程（Ｓ３０）として、積層工程が実施される。この工程（Ｓ３０）では、図２を参照して、ベース基板１０の主面１０Ａ上に接触するようにＳｉＣ基板２０が載置されて、積層基板２が作製される。
　次に、工程（Ｓ４０）として、接合工程が実施される。この工程（Ｓ４０）では、上記積層基板２が加熱容器８０内において加熱されることにより、ベース基板１０とＳｉＣ基板２０とが接合される。これにより、図３を参照して、ベース基板１０をベース層１０として備える炭化珪素基板１が完成する。
　ここで、上記プロセスによれば、炭化珪素基板１は、ベース基板１０の形状等の選択により所望の形状および大きさとすることができるため、半導体装置の製造の効率化に寄与することができる。また、このようなプロセスで製造される炭化珪素基板１では、従来所望の形状等に加工できないため利用されていなかった高品質な炭化珪素単結晶からなるＳｉＣ基板２０を利用して半導体装置を製造することが可能であるため、炭化珪素単結晶を有効に利用することができる。その結果、本実施の形態における炭化珪素基板１の製造方法によれば、炭化珪素基板を用いた半導体装置の製造コストの低減を可能とする炭化珪素基板１を製造することができる。
　さらに、図２を参照して、上記積層基板２の加熱は、加熱容器８０の内部が窒素を含む雰囲気とされた状態で実施される。そのため、図３を参照して、雰囲気中の窒素がベース層１０とＳｉＣ基板２０との接合領域３０に不純物として取り込まれ、接合領域３０における不純物密度の低下が抑制される。その結果、本実施の形態における炭化珪素基板の製造方法によって製造された炭化珪素基板１は、厚み方向における抵抗率の上昇が抑制された炭化珪素基板となっている。
　なお、窒素を含む雰囲気としては、たとえば窒素とアルゴンとの混合雰囲気のほか、窒素とヘリウムとの混合雰囲気、窒素、アルゴン、およびヘリウムの混合雰囲気、窒素雰囲気などの雰囲気を採用することができる。
　ここで、上述のように単結晶炭化珪素からなるベース基板１０を採用する場合、工程（Ｓ３０）では、図２を参照して、互いに対向するＳｉＣ基板２０の主面２０Ｂの面方位とベース基板１０の主面１０Ａの面方位とが実質的に一致するように、ＳｉＣ基板２０とベース基板１０とが配置されることが好ましい。これにより、図３を参照して、結晶面による熱膨張係数の異方性に起因してベース層１０とＳｉＣ基板２０との間に作用する応力を低減し、炭化珪素基板１における歪や割れの発生を抑制することができる。
　また、工程（Ｓ４０）においては、少なくともその一部がグラファイトからなる加熱容器８０が採用されることが好ましい。高温で安定であり、かつ加工が比較的容易なグラファイトを加熱容器の素材として採用することにより、炭化珪素基板１の製造コストを低減することができる。
　また、ＳｉＣ基板２０の主面２０Ａは、｛０００１｝面に対するオフ角が５０°以上６５°以下となっていてもよい。これにより、製造される炭化珪素基板１を用いてＭＯＳＦＥＴを作製すると、チャネル領域における界面準位の形成が低減され、オン抵抗が低減されたＭＯＳＦＥＴを得ることができる。一方、製造の容易性を考慮して、ＳｉＣ基板２０の主面２０Ａは、｛０００１｝面であってもよい。
　また、ＳｉＣ基板２０の主面２０Ａのオフ方位と＜１－１００＞方向とのなす角は５°以下となっていてもよい。＜１－１００＞方向は、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを５°以下とすることにより、炭化珪素基板１上（主面２０Ａ上）へのエピタキシャル成長層の形成などを容易にすることができる。
　さらに、上記炭化珪素基板１においては、ＳｉＣ基板２０の主面２０Ａの、＜１－１００＞方向における｛０３－３８｝面に対するオフ角は－３°以上５°以下とすることが好ましい。これにより、製造される炭化珪素基板１を用いてＭＯＳＦＥＴを作製した場合におけるチャネル移動度を、より一層向上させることができる。
　一方、ＳｉＣ基板２０の主面２０Ａのオフ方位と＜１１－２０＞方向とのなす角は５°以下となっていてもよい。
　＜１１－２０＞も、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを±５°とすることにより、本実施の形態の炭化珪素基板の製造方法により製造される炭化珪素基板１上（主面２０Ａ上）へのエピタキシャル成長層の形成などを容易にすることができる。
　なお、半導体装置の製造効率を上昇させる観点から、上記ベース基板１０（ベース層１０）の口径は２インチ以上であることが好ましく、６インチ以上であることがより好ましい。また、炭化珪素基板がＭＯＳＦＥＴなどのパワーデバイスの製造に使用される場合、ＳｉＣ基板２０を構成する炭化珪素のポリタイプは４Ｈ型であることが好ましい。さらに、ベース基板１０として単結晶炭化珪素を採用する場合、ベース基板１０とＳｉＣ基板２０とは結晶構造が同一であることが好ましい。
　また、ベース層１０とＳｉＣ基板２０との熱膨張係数（線膨張係数）の差は、炭化珪素基板１が半導体装置の製造に用いられた場合におけるプロセス中に亀裂を生じない程度に小さいことが望ましい。ベース基板１０およびＳｉＣ基板２０の厚みのばらつきは小さいことが好ましく、より具体的にはベース基板１０およびＳｉＣ基板２０の基板中における厚みの最大値と最小値との差は、それぞれ１０μｍ以下であることが好ましい。また、ベース層１０の電気抵抗率は小さいことが好ましい。具体的にはベース層１０の電気抵抗率は５０ｍΩｃｍ未満であることが好ましく、１０ｍΩｃｍ未満であることがより好ましい。さらに、炭化珪素基板を用いた半導体装置の製造効率を向上させる観点から、炭化珪素基板１において、ＳｉＣ基板２０のベース層１０とは反対側の主面のうち１００μｍ２以上の領域が単結晶炭化珪素からなっていることが好ましい。
　また、自立基板としての取り扱いを容易にする観点から、炭化珪素基板１の厚みは３００μｍ以上であることが好ましい。さらに、上記工程（Ｓ４０）における加熱容器の加熱方法としては、抵抗加熱法、高周波誘導加熱法、ランプアニール法などを採用することができる。また、完成した炭化珪素基板１において、ベース層１０の一部は昇華することなくベース基板１０の状態を保っていてもよい。
　また、本実施の形態における炭化珪素基板１の製造方法においては、積層基板２におけるＳｉＣ基板２０の、ベース基板１０とは反対側の主面２０Ａに対応するＳｉＣ基板２０の主面２０Ａを研磨する工程をさらに備えていてもよい。これにより、主面２０Ａ上に高品質なエピタキシャル成長層を形成することが可能となる。その結果、高品質な当該エピタキシャル成長層をたとえば活性層として含む半導体装置を製造することが可能となる。すなわち、このような工程を採用することにより、ＳｉＣ基板２０上に形成されたエピタキシャル層を含む高品質な半導体装置を製造することが可能な炭化珪素基板１を得ることができる。ここで、当該研磨を行なう工程は、工程（Ｓ１０）の後であればベース層の形成（ＳｉＣ基板２０とベース基板１０との接合）の前に実施してもよいし、形成後に実施してもよい。
　さらに、工程（Ｓ４０）における積層基板の加熱温度は１８００℃以上２５００℃以下であることが好ましい。加熱温度が１８００℃よりも低い場合、ベース基板１０とＳｉＣ基板２０との接合に長時間を要し、炭化珪素基板１の製造効率が低下する。一方、加熱温度が２５００℃を超えると、ベース基板１０およびＳｉＣ基板２０の表面が荒れ、作製される炭化珪素基板１における結晶欠陥の発生が多くなるおそれがある。炭化珪素基板１における欠陥の発生を一層抑制しつつ製造効率を向上させるためには、工程（Ｓ４０）における積層基板の加熱温度は１９００℃以上２１００℃以下であることが好ましい。また、この工程（Ｓ４０）では、１０－１Ｐａよりも高く１０４Ｐａよりも低い圧力下において上記積層基板が加熱されてもよい。これにより、簡素な装置により上記接合を実施することが可能になるとともに比較的短時間で接合を実施するための雰囲気を得ることが可能となり、炭化珪素基板１の製造コストを低減することができる。また、工程（Ｓ４０）における加熱時の雰囲気は、窒素を含む不活性ガス雰囲気であってもよい。そして、不活性ガス雰囲気を採用する場合、当該雰囲気は、窒素雰囲気とするか、あるいは窒素と、アルゴンおよびヘリウムのうち少なくとも１つとを含む不活性ガス雰囲気とすることが好ましい。
　（実施の形態２）
　次に、本発明の他の実施の形態である実施の形態２について図４～図８を参照して説明する。実施の形態２における炭化珪素基板の製造方法は、基本的には上記実施の形態１の場合と同様に実施される。しかし、実施の形態２における炭化珪素基板の製造方法は、ベース層の形成プロセスにおいて実施の形態１の場合とは異なっている。
　図４を参照して、実施の形態２における炭化珪素基板の製造方法では、まず工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、実施の形態１の場合と同様にＳｉＣ基板２０が準備されるとともに、炭化珪素からなる原料基板１１が準備される。この原料基板１１は単結晶炭化珪素からなっていてもよいし、多結晶炭化珪素からなっていてもよく、炭化珪素の焼結体であってもよい。また、原料基板１１に代えて炭化珪素からなる原料粉末を採用することもできる。
　次に、工程（Ｓ５０）として近接配置工程が実施される。この工程（Ｓ５０）では、図５を参照して、互いに対向するように加熱容器８０内に配置された第１ヒータ８１および第２ヒータ８２により、それぞれＳｉＣ基板２０および原料基板１１が保持される。ここで、ＳｉＣ基板２０と原料基板１１との間隔の適正な値は、後述する工程（Ｓ６０）における加熱時の昇華ガスの平均自由行程に関係していると考えられる。具体的には、ＳｉＣ基板２０と原料基板１１との間隔の平均値は、後述する工程（Ｓ６０）における加熱時の昇華ガスの平均自由行程よりも小さくなるように設定することができる。たとえば圧力１Ｐａ、温度２０００℃の下では、原子、分子の平均自由行程は、厳密には原子半径、分子半径に依存するが、おおよそ数～数十ｃｍ程度であり、よって現実的には上記間隔を数ｃｍ以下とすることが好ましい。より具体的には、ＳｉＣ基板２０と原料基板１１とは、１μｍ以上１ｃｍ以下の間隔をおいて互いにその主面が対向するように近接して配置される。さらに、上記間隔の平均値が１ｃｍ以下とされることにより、後述する工程（Ｓ６０）において形成されるベース層１０の膜厚分布を小さくすることができる。さらに、上記間隔の平均値が１ｍｍ以下とされることにより、後述する工程（Ｓ６０）において形成されるベース層１０の膜厚分布を一層小さくすることができる。また、上記間隔の平均値が１μｍ以上とされることにより、炭化珪素が昇華する空間を十分に確保することができる。なお、上記昇華ガスは、固体炭化珪素が昇華することによって形成されるガスであって、たとえばＳｉ、Ｓｉ２ＣおよびＳｉＣ２を含む。
　次に、工程（Ｓ６０）として昇華工程が実施される。この工程（Ｓ６０）では、第１ヒータ８１によってＳｉＣ基板２０が所定の基板温度まで加熱される。また、第２ヒータ８２によって原料基板１１が所定の原料温度まで加熱される。このとき、原料基板１１が原料温度まで加熱されることによって、原料基板の表面からＳｉＣが昇華する。一方、基板温度は原料温度よりも低く設定される。具体的には、たとえば基板温度は原料温度よりも１℃以上１００℃以下程度低く設定される。基板温度は、たとえば１８００°以上２５００℃以下である。これにより、図６に示すように、原料基板１１から昇華して気体となったＳｉＣは、ＳｉＣ基板２０の表面に到達して固体となり、ベース層１０を形成する。そして、この状態を維持することにより、図７に示すように原料基板１１を構成するＳｉＣが全て昇華してＳｉＣ基板２０の表面上に移動する。これにより、工程（Ｓ６０）が完了し、図８に示す炭化珪素基板１が完成する。
　ここで、実施の形態２における炭化珪素基板１の製造方法では、工程（Ｓ６０）において、原料基板１１を構成する炭化珪素が一旦昇華した後ベース層１０を形成する。そのため、原料基板１１に含まれていた多数キャリアを生成すべき不純物が昇華時に離脱し、ベース層１０全体において不純物密度が低くなるおそれがある。これに対し、工程（Ｓ６０）における原料基板１１およびＳｉＣ基板２０の加熱は、実施の形態１の場合と同様に、加熱容器８０の内部が窒素を含む雰囲気とされた状態で実施される。これにより、図８を参照して、雰囲気中の窒素がベース層１０全体に不純物として取り込まれ、ベース層１０における不純物密度の低下が抑制される。その結果、本実施の形態におけるの炭化珪素基板の製造方法によって製造された炭化珪素基板１は、厚み方向における抵抗率の上昇が抑制された炭化珪素基板となっている。
　（実施の形態３）
　次に、本発明のさらに他の実施の形態である実施の形態３について説明する。実施の形態３における炭化珪素基板の製造方法は、基本的には実施の形態１の場合と同様に実施される。しかし、実施の形態３における炭化珪素基板の製造方法は、ＳｉＣ基板の配置において実施の形態１の場合とは異なっている。
　実施の形態３における炭化珪素基板の製造方法では、図１を参照して、実施の形態１の場合と同様に、まず工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、ベース基板１０およびＳｉＣ基板２０が準備される。このとき、本実施の形態においては、ＳｉＣ基板２０が複数準備される。
　次に、必要に応じて工程（Ｓ２０）として基板平坦化工程を実施した後、工程（Ｓ３０）として積層工程が実施される。この工程（Ｓ３０）では、図９を参照して、工程（Ｓ１０）において準備された複数のＳｉＣ基板２０が平面的に見て並べて配置された状態で、ベース基板１０の主面１０Ａに接触して配置される。すなわち、ＳｉＣ基板２０は、ベース基板１０の主面１０Ａに沿って複数並べて配置されている。このとき、複数のＳｉＣ基板２０は、ベース基板１０上において隣接するＳｉＣ基板２０同士が互いに接触するように、マトリックス状に配置されてもよい。一方、ＳｉＣ基板２０同士は互いに間隔をおいて配置されてもよい。このとき、当該間隔は、１００μｍ以下とすることが好ましく、１０μｍ以下とすることがより好ましい。
　そして、実施の形態１の場合と同様に、工程（Ｓ４０）として接合工程が実施され、積層基板２が窒素を含む雰囲気中で加熱される。これにより、ベース基板１０によって複数のＳｉＣ基板２０の一方の主面２０Ｂ同士が接続されて、図１０に示す炭化珪素基板１が完成する。この炭化珪素基板１は、複数のＳｉＣ基板が用いられることにより大口径化が容易であるため、炭化珪素基板を用いた半導体装置の製造コストが一層低減される。また、ベース基板１０とＳｉＣ基板２０との接合のための加熱が窒素を含む雰囲気中において実施されるため、厚み方向における抵抗率の上昇が抑制された炭化珪素基板１が得られる。
　（実施の形態４）
　次に、上記本発明の炭化珪素基板の製造方法により製造された本発明の炭化珪素基板を用いて作製される半導体装置の一例を実施の形態４として説明する。図１１を参照して、本発明による半導体装置１０１は、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ　Ｉｍｐｌａｎｔｅｄ　ＭＯＳＦＥＴ）であって、基板１０２、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５、酸化膜１２６、ソース電極１１１および上部ソース電極１２７、ゲート電極１１０および基板１０２の裏面側に形成されたドレイン電極１１２を備える。具体的には、導電型がｎ型の炭化珪素からなる基板１０２の表面上に、炭化珪素からなるバッファ層１２１が形成されている。基板１０２としては、上記実施の形態１～３において説明した炭化珪素基板１を含む本発明の炭化珪素基板の製造方法により製造された炭化珪素基板が採用される。そして、上記実施の形態１～３の炭化珪素基板１が採用される場合、バッファ層１２１は、炭化珪素基板１のＳｉＣ基板２０上に形成される。バッファ層１２１は導電型がｎ型であり、その厚みはたとえば０．５μｍである。また、バッファ層１２１におけるｎ型の導電性不純物の密度はたとえば５×１０１７ｃｍ－３とすることができる。このバッファ層１２１上には耐圧保持層１２２が形成されている。この耐圧保持層１２２は、導電型がｎ型の炭化珪素からなり、たとえばその厚みは１０μｍである。また、耐圧保持層１２２におけるｎ型の導電性不純物の密度としては、たとえば５×１０１５ｃｍ－３という値を用いることができる。
　この耐圧保持層１２２の表面には、導電型がｐ型であるｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部においては、ｐ領域１２３の表面層にｎ＋領域１２４が形成されている。また、このｎ＋領域１２４に隣接する位置には、ｐ＋領域１２５が形成されている。一方のｐ領域１２３におけるｎ＋領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ＋領域１２４上にまで延在するように、酸化膜１２６が形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ＋領域１２４およびｐ＋領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。そして、基板１０２において、バッファ層１２１が形成された側の表面とは反対側の面である裏面にドレイン電極１１２が形成されている。
　本実施の形態における半導体装置１０１においては、基板１０２として上記実施の形態１～３において説明した炭化珪素基板１などの本発明の炭化珪素基板が採用される。ここで、上述のように、本発明の炭化珪素基板は、炭化珪素基板を用いた半導体装置の製造コストを低減可能であるとともに、厚み方向における抵抗率を低減可能な炭化珪素基板の製造方法により製造されている。そのため、半導体装置１０１は、製造コストが低減されるとともに、オン抵抗が低減された半導体装置となっている。
　次に、図１２～図１６を参照して、図１１に示した半導体装置１０１の製造方法を説明する。図１２を参照して、まず、基板準備工程（Ｓ１１０）を実施する。ここでは、たとえば（０３－３８）面が主面となった炭化珪素からなる基板１０２（図１３参照）を準備する。この基板１０２としては、上記実施の形態１～３において説明した製造方法により製造された炭化珪素基板１を含む上記本発明の炭化珪素基板が準備される。
　また、この基板１０２（図１３参照）としては、たとえば導電型がｎ型であり、基板抵抗が０．０２Ωｃｍといった基板を用いてもよい。
　次に、図１２に示すように、エピタキシャル層形成工程（Ｓ１２０）を実施する。具体的には、基板１０２の表面上にバッファ層１２１を形成する。このバッファ層１２１は、基板１０２として採用される炭化珪素基板１のＳｉＣ基板２０の主面２０Ａ上（図３、図８、図１０参照）に形成される。バッファ層１２１としては、導電型がｎ型の炭化珪素からなり、たとえばその厚みが０．５μｍのエピタキシャル層を形成する。バッファ層１２１における導電型不純物の密度は、たとえば５×１０１７ｃｍ－３といった値を用いることができる。そして、このバッファ層１２１上に、図１３に示すように耐圧保持層１２２を形成する。この耐圧保持層１２２としては、導電型がｎ型の炭化珪素からなる層をエピタキシャル成長法によって形成する。この耐圧保持層１２２の厚みとしては、たとえば１０μｍといった値を用いることができる。また、この耐圧保持層１２２におけるｎ型の導電性不純物の密度としては、たとえば５×１０１５ｃｍ－３といった値を用いることができる。
　次に、図１２に示すように注入工程（Ｓ１３０）を実施する。具体的には、フォトリソグラフィおよびエッチングを用いて形成した酸化膜をマスクとして用いて、導電型がｐ型の不純物を耐圧保持層１２２に注入することにより、図１４に示すようにｐ領域１２３を形成する。また、用いた酸化膜を除去した後、再度新たなパターンを有する酸化膜を、フォトリソグラフィおよびエッチングを用いて形成する。そして、当該酸化膜をマスクとして、ｎ型の導電性不純物を所定の領域に注入することにより、ｎ＋領域１２４を形成する。また、同様の手法により、導電型がｐ型の導電性不純物を注入することにより、ｐ＋領域１２５を形成する。その結果、図１４に示すような構造を得る。
　このような注入工程の後、活性化アニール処理を行なう。この活性化アニール処理としては、たとえばアルゴンガスを雰囲気ガスとして用いて、加熱温度１７００℃、加熱時間３０分といった条件を用いることができる。
　次に、図１２に示すようにゲート絶縁膜形成工程（Ｓ１４０）を実施する。具体的には、図１５に示すように、耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５上を覆うように酸化膜１２６を形成する。この酸化膜１２６を形成するための条件としては、たとえばドライ酸化（熱酸化）を行なってもよい。このドライ酸化の条件としては、加熱温度を１２００℃、加熱時間を３０分といった条件を用いることができる。
　その後、図１２に示すように窒素アニール工程（Ｓ１５０）を実施する。具体的には、雰囲気ガスを一酸化窒素（ＮＯ）として、アニール処理を行なう。アニール処理の温度条件としては、たとえば加熱温度を１１００℃、加熱時間を１２０分とする。この結果、酸化膜１２６と下層の耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５との間の界面近傍に窒素原子が導入される。また、この一酸化窒素を雰囲気ガスとして用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニールを行なってもよい。具体的には、アルゴンガスを雰囲気ガスとして用いて、加熱温度を１１００℃、加熱時間を６０分といった条件を用いてもよい。
　次に、図１２に示すように電極形成工程（Ｓ１６０）を実施する。具体的には、酸化膜１２６上にフォトリソグラフィ法を用いてパターンを有するレジスト膜を形成する。当該レジスト膜をマスクとして用いて、ｎ＋領域１２４およびｐ＋領域１２５上に位置する酸化膜の部分をエッチングにより除去する。この後、レジスト膜上および当該酸化膜１２６において形成された開口部内部においてｎ＋領域１２４およびｐ＋領域１２５と接触するように、金属などの導電体膜を形成する。その後、レジスト膜を除去することにより、当該レジスト膜上に位置していた導電体膜を除去（リフトオフ）する。ここで、導電体としては、たとえばニッケル（Ｎｉ）を用いることができる。この結果、図１６に示すように、ソース電極１１１およびドレイン電極１１２を得ることができる。なお、ここでアロイ化のための熱処理を行なうことが好ましい。具体的には、たとえば雰囲気ガスとして不活性ガスであるアルゴン（Ａｒ）ガスを用い、加熱温度を９５０℃、加熱時間を２分といった熱処理（アロイ化処理）を行なう。
　その後、ソース電極１１１上に上部ソース電極１２７（図１１参照）を形成する。また、基板１０２の裏面上にドレイン電極１１２（図１１参照）を形成する。このようにして、図１１に示す半導体装置１０１を得ることができる。
　その後、ソース電極１１１上に上部ソース電極１２７（図１１参照）を形成する。また、基板１０２の裏面上にドレイン電極１１２（図１１参照）を形成する。また、酸化膜１２６上にゲート電極１１０（図１１参照）を形成する。このようにして、図１１に示す半導体装置１０１を得ることができる。つまり、半導体装置１０１は、炭化珪素基板１のＳｉＣ基板２０上にエピタキシャル層および電極を形成することにより作製される。
　なお、上記実施の形態４においては、本発明の炭化珪素基板の製造方法により製造された炭化珪素基板を用いて作製可能な半導体装置の一例として、縦型ＭＯＳＦＥＴに関して説明したが、作製可能な半導体装置はこれに限られない。たとえばＪＦＥＴ（Ｊｕｎｃｔｉｏｎ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ；接合型電界効果トランジスタ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ；絶縁ゲートバイポーラトランジスタ）、ショットキーバリアダイオードなど、種々の半導体装置が本発明の炭化珪素基板を用いて作製可能である。また、上記実施の形態４においては、（０３－３８）面を主面とする炭化珪素基板上に活性層として機能するエピタキシャル層を形成して半導体装置が作製される場合について説明したが、上記主面として採用可能な結晶面はこれに限られず、（０００１）面を含めて用途に応じた任意の結晶面を上記主面として採用することができる。
　以下、本発明の実施例について説明する。上記実施の形態３と同様の炭化珪素基板の製造方法において、接合工程における加熱容器内の加熱温度、雰囲気の組成および雰囲気の圧力を変化させて炭化珪素基板を作製した。そして、当該炭化珪素基板における接合領域の不純物密度を調査する実験を行なった。実験の手順は以下の通りである。
　まず、ベース基板として直径φ２インチ、厚み３００μｍの円盤形状を有し、主面の面方位が（０３－３８）面、ポリタイプが４Ｈ－ＳｉＣ、ｎ型不純物の密度が２×１０１９ｃｍ－３、マイクロパイプ密度が１×１０４ｃｍ－２、積層欠陥密度が１×１０５ｃｍ－１の炭化珪素からなる基板を準備した。また、ＳｉＣ基板として、平面形状が一辺２０ｍｍの正方形であり、厚みが３００μｍの形状を有し、主面の面方位が（０３－３８）面、ポリタイプが４Ｈ－ＳｉＣ、ｎ型不純物の密度が１×１０１９ｃｍ－３、マイクロパイプ密度が０．２ｃｍ－２、積層欠陥密度が１ｃｍ－１未満の炭化珪素からなる基板を準備した。そして、ベース基板上にＳｉＣ基板を平面的見て２枚並べて配置し積層基板を作製した。
　次に、当該積層基板をグラファイトからなる加熱容器内に装入した。そして、加熱温度２０００℃、雰囲気の圧力１Ｔｏｒｒの条件（条件Ａ）、加熱温度１８００℃、雰囲気の圧力１Ｔｏｒｒの条件（条件Ｂ）、加熱温度２０００℃、雰囲気の圧力１０Ｔｏｒｒの条件（条件Ｃ）の３通りの条件で、加熱容器内の雰囲気を窒素とアルゴンとの混合雰囲気として加熱容器内で積層基板を加熱し、炭化珪素基板を作製した。雰囲気中の窒素濃度は０％（アルゴン雰囲気）、１％、５％、１０％、２０％、５０％および１００％（窒素雰囲気）の７水準とした。そして、得られた炭化珪素基板の接合領域における不純物密度を調査した。実験結果を表１～３に示す。なお、表１、表２および表３は、それぞれ上記条件Ａ、条件Ｂおよび条件Ｃの実験結果を示している。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003
　表１を参照して、窒素を含まない雰囲気中において加熱した場合（窒素濃度０％の場合）に比べて、窒素を含む雰囲気中において加熱して炭化珪素基板を作製することにより、接合領域における不純物密度が高くなることが分かる。また、雰囲気中における窒素濃度の上昇に伴って、接合領域における不純物密度は上昇している。さらに、表１と表２とを比較すると、加熱温度が低くなると、反応層の不純物密度が低下することが分かる。これは、加熱温度が低くなることにより窒素の反応性が低くなるためであると考えられる。また、表１と表３とを比較すると、雰囲気の圧力を上げることにより、窒素濃度が低い場合（具体的には１０％未満の場合）、反応層の不純物密度が低下している。これは、ベース基板の昇華速度が低下したためであると考えられる。
　上述のように、本発明の炭化珪素基板の製造方法によれば、炭化珪素基板を用いた半導体装置の製造コストの低減を可能とする炭化珪素基板を製造することができる。すなわち、本発明に従った炭化珪素基板は、上記本発明の炭化珪素基板の製造方法により製造されている。また、上記実施の形態４において説明したように、本発明の炭化珪素基板を用いて半導体装置を作製することができる。すなわち、本発明の半導体装置は、上記本発明の炭化珪素基板の製造方法により製造された炭化珪素基板上に活性層としてのエピタキシャル成長層が形成されている。別の観点から説明すると、本発明の半導体装置は、上記本発明の炭化珪素基板上に活性層としてのエピタキシャル成長層が形成されている。より具体的には、本発明の半導体装置は、上記本発明の炭化珪素基板と、当該炭化珪素基板上に形成されたエピタキシャル成長層と、当該エピタキシャル成長層上に形成された電極とを備えている。
　今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
　本発明の炭化珪素基板の製造方法は、半導体装置の製造に使用することにより半導体装置の製造効率を向上させることが求められる炭化珪素基板の製造方法に、特に有利に適用され得る。
　１　炭化珪素基板、２　積層基板、１０　ベース層（ベース基板）、１０Ａ　主面、１１　原料基板、１１Ａ　主面、２０　ＳｉＣ基板、２０Ａ，２０Ｂ　主面、３０　接合領域、８０　加熱容器、８１　第１ヒータ、８２　第２ヒータ、１０１　半導体装置、１０２　基板、１１０　ゲート電極、１１１　ソース電極、１１２　ドレイン電極、１２１　バッファ層、１２２　耐圧保持層、１２３　ｐ領域、１２４　ｎ＋領域、１２５　ｐ＋領域、１２６　酸化膜、１２７　上部ソース電極。

Claims (14)

  1. 　単結晶炭化珪素からなるＳｉＣ基板（２０）を準備する工程と、
    　前記ＳｉＣ基板（２０）の一方の主面（２０Ｂ）に面するように炭化珪素源（１０，１１）を配置する工程と、
    　前記炭化珪素源（１０，１１）を加熱することにより、前記ＳｉＣ基板（２０）の一方の主面（２０Ｂ）に接触するように炭化珪素からなるベース層（１０）を形成する工程とを備え、
    　前記ベース層（１０）を形成する工程では、窒素を含む雰囲気中において前記炭化珪素源（１０，１１）が加熱される、炭化珪素基板（１）の製造方法。
  2. 　前記ＳｉＣ基板（２０）を準備する工程では、複数の前記ＳｉＣ基板（２０）が準備され、
    　前記炭化珪素源（１０，１１）を配置する工程では、複数の前記ＳｉＣ基板（２０）が平面的に見て並べて配置された状態で前記炭化珪素源（１０，１１）が配置され、
    　前記ベース層（１０）を形成する工程では、複数の前記ＳｉＣ基板（２０）の一方の主面（２０Ｂ）同士が接続されるように前記ベース層（１０）が形成される、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  3. 　前記炭化珪素源（１０）を配置する工程では、前記炭化珪素源（１０）として炭化珪素からなるベース基板（１０）が、前記ベース基板（１０）の一方の主面（１０Ａ）と前記ＳｉＣ基板（２０）の一方の主面（２０Ｂ）とが接触して対向するように配置され、
    　前記ベース層（１０）を形成する工程では、前記ベース基板（１０）が加熱されることにより前記ベース基板（１０）が前記ＳｉＣ基板（２０）に接合されて前記ベース層（１０）を形成する、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  4. 　前記ベース基板（１０）は単結晶炭化珪素からなり、
    　前記炭化珪素源（１０）を配置する工程では、互いに対向する前記ＳｉＣ基板（２０）の主面（２０Ｂ）の面方位と前記ベース基板（１０）の主面（１０Ａ）の面方位とが一致するように、前記ＳｉＣ基板（２０）と前記ベース基板（１０）とが配置される、請求の範囲第３項に記載の炭化珪素基板（１）の製造方法。
  5. 　前記炭化珪素源（１１）を配置する工程では、前記炭化珪素源（１１）として炭化珪素からなる原料基板（１１）が、前記原料基板（１１）の一方の主面（１１Ａ）と前記ＳｉＣ基板（２０）の一方の主面（２０Ｂ）とが間隔をおいて対向するように配置され、
    　前記ベース層（１０）を形成する工程では、前記原料基板（１１）が加熱されることにより前記原料基板（１１）を構成する炭化珪素が昇華して前記ベース層（１０）を形成する、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  6. 　前記炭化珪素源（１１）を配置する工程では、前記ＳｉＣ基板（２０）と前記原料基板（１１）との間隔の平均値が前記ベース層（１０）を形成する工程における加熱時の昇華ガスの平均自由行程よりも小さくなるように前記ＳｉＣ基板（２０）と前記原料基板（１１）とが配置される、請求の範囲第５項に記載の炭化珪素基板（１）の製造方法。
  7. 　前記ベース層（１０）を形成する工程では、前記ＳｉＣ基板（２０）と前記炭化珪素源（１０，１１）とが少なくともその一部がグラファイトからなる容器（８０）内において加熱される、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  8. 　前記ベース層（１０）を形成する工程では、前記ＳｉＣ基板（２０）の前記ベース層（１０）とは反対側の主面（２０Ａ）の、｛０００１｝面に対するオフ角が５０°以上６５°以下となるように前記ベース層（１０）が形成される、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  9. 　前記ベース層（１０）を形成する工程では、前記ＳｉＣ基板（２０）の前記ベース層（１０）とは反対側の主面（２０Ａ）のオフ方位と＜１－１００＞方向とのなす角が５°以下となるように前記ベース層（１０）が形成される、請求の範囲第８項に記載の炭化珪素基板（１）の製造方法。
  10. 　前記ベース層（１０）を形成する工程では、前記ＳｉＣ基板（２０）の前記ベース層（１０）とは反対側の主面（２０Ａ）の、＜１－１００＞方向における｛０３－３８｝面に対するオフ角が－３°以上５°以下となるように前記ベース層（１０）が形成される、請求の範囲第９項に記載の炭化珪素基板（１）の製造方法。
  11. 　前記ベース層（１０）を形成する工程では、前記ＳｉＣ基板（２０）の前記ベース層（１０）とは反対側の主面（２０Ａ）のオフ方位と＜１１－２０＞方向とのなす角が５°以下となるように前記ベース層（１０）が形成される、請求の範囲第８項に記載の炭化珪素基板（１）の製造方法。
  12. 　前記ＳｉＣ基板（２０）の、前記ベース層（１０）とは反対側の主面（２０Ａ）に対応する前記ＳｉＣ基板（２０）の主面（２０Ａ）を研磨する工程をさらに備えた、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  13. 　前記ベース層（１０）を形成する工程は、前記ベース層（１０）を形成する工程よりも前に、前記ベース層（１０）が形成される側の前記ＳｉＣ基板（２０）の主面（２０Ｂ）を研磨することなく実施される、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  14. 　前記ベース層（１０）を形成する工程では、１０－１Ｐａよりも高く１０４Ｐａよりも低い圧力下において前記ベース層（１０）を形成する、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
PCT/JP2010/066784 2010-01-15 2010-09-28 炭化珪素基板の製造方法 Ceased WO2011086734A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-006777 2010-01-15
JP2010006777A JP2013062263A (ja) 2010-01-15 2010-01-15 炭化珪素基板の製造方法

Publications (1)

Publication Number Publication Date
WO2011086734A1 true WO2011086734A1 (ja) 2011-07-21

Family

ID=44304028

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/066784 Ceased WO2011086734A1 (ja) 2010-01-15 2010-09-28 炭化珪素基板の製造方法

Country Status (3)

Country Link
JP (1) JP2013062263A (ja)
TW (1) TW201130051A (ja)
WO (1) WO2011086734A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017056638A1 (ja) * 2015-09-30 2017-04-06 ソニー株式会社 マイクロ流路デバイス及び該マイクロ流路デバイスの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187200A (ja) * 1997-09-05 1999-03-30 Toshiba Corp 半導体基板及び半導体装置の製造方法
JPH11315000A (ja) * 1998-03-06 1999-11-16 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣおよびその製造方法
JP2000053493A (ja) * 1998-07-31 2000-02-22 Denso Corp 単結晶の製造方法および単結晶製造装置
WO2001018872A1 (en) * 1999-09-07 2001-03-15 Sixon Inc. SiC WAFER, SiC SEMICONDUCTOR DEVICE, AND PRODUCTION METHOD OF SiC WAFER
WO2008039914A2 (en) * 2006-09-27 2008-04-03 Ii-Vi Incorporated Sic single crystals with reduced dislocation density grown by step-wise periodic perturbation technique
JP2008205061A (ja) * 2007-02-19 2008-09-04 Covalent Materials Corp 半導体基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187200A (ja) * 1997-09-05 1999-03-30 Toshiba Corp 半導体基板及び半導体装置の製造方法
JPH11315000A (ja) * 1998-03-06 1999-11-16 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣおよびその製造方法
JP2000053493A (ja) * 1998-07-31 2000-02-22 Denso Corp 単結晶の製造方法および単結晶製造装置
WO2001018872A1 (en) * 1999-09-07 2001-03-15 Sixon Inc. SiC WAFER, SiC SEMICONDUCTOR DEVICE, AND PRODUCTION METHOD OF SiC WAFER
WO2008039914A2 (en) * 2006-09-27 2008-04-03 Ii-Vi Incorporated Sic single crystals with reduced dislocation density grown by step-wise periodic perturbation technique
JP2008205061A (ja) * 2007-02-19 2008-09-04 Covalent Materials Corp 半導体基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017056638A1 (ja) * 2015-09-30 2017-04-06 ソニー株式会社 マイクロ流路デバイス及び該マイクロ流路デバイスの製造方法
US11110451B2 (en) 2015-09-30 2021-09-07 Sony Corporation Micro-channel device and method for manufacturing micro-channel device

Also Published As

Publication number Publication date
JP2013062263A (ja) 2013-04-04
TW201130051A (en) 2011-09-01

Similar Documents

Publication Publication Date Title
JP5344037B2 (ja) 炭化珪素基板および半導体装置
JPWO2011046021A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
JP2011243770A (ja) 炭化珪素基板、半導体装置、炭化珪素基板の製造方法
WO2011142158A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JPWO2011052321A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
JPWO2011096109A1 (ja) 炭化珪素基板の製造方法
TW201123268A (en) Silicon carbide substrate production method and silicon carbide substrate
JP5928335B2 (ja) 炭化珪素基板の製造方法および半導体装置の製造方法
JPWO2010131571A1 (ja) 半導体装置
JP2011243618A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011092893A1 (ja) 炭化珪素基板の製造方法
JPWO2011077797A1 (ja) 炭化珪素基板
JP2011256053A (ja) 複合基板およびその製造方法
WO2011152089A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243617A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011086734A1 (ja) 炭化珪素基板の製造方法
JP2011243640A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243771A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011086660A (ja) 炭化珪素基板の製造方法および炭化珪素基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10843089

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10843089

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP