[go: up one dir, main page]

WO2010119762A1 - 半導体装置、半導体装置の製造方法 - Google Patents

半導体装置、半導体装置の製造方法 Download PDF

Info

Publication number
WO2010119762A1
WO2010119762A1 PCT/JP2010/055416 JP2010055416W WO2010119762A1 WO 2010119762 A1 WO2010119762 A1 WO 2010119762A1 JP 2010055416 W JP2010055416 W JP 2010055416W WO 2010119762 A1 WO2010119762 A1 WO 2010119762A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
semiconductor chip
terminal group
external connection
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2010/055416
Other languages
English (en)
French (fr)
Inventor
一久 星
広谷　純
誠二 岩▲崎▼
村松　明
祐一 綿谷
亨 口丸
石井　広
山下　知暁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Medical Systems Corp
Original Assignee
Olympus Medical Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Medical Systems Corp filed Critical Olympus Medical Systems Corp
Priority to EP20100764347 priority Critical patent/EP2421041A4/en
Priority to CN201080016100.3A priority patent/CN102388455B/zh
Priority to JP2011509253A priority patent/JP5005113B2/ja
Publication of WO2010119762A1 publication Critical patent/WO2010119762A1/ja
Priority to US13/225,843 priority patent/US20120068324A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/04—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor combined with photographic or television appliances
    • A61B1/05—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor combined with photographic or television appliances characterised by the image sensor, e.g. camera, being in the distal end portion
    • A61B1/051—Details of CCD assembly
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/00064—Constructional details of the endoscope body
    • A61B1/0011—Manufacturing of endoscope parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/555—Constructional details for picking-up images in sites, inaccessible due to their dimensions or hazardous conditions, e.g. endoscopes or borescopes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Definitions

  • the present invention relates to a semiconductor device including a semiconductor chip and a method for manufacturing the semiconductor device.
  • a semiconductor device for example, an electronic endoscope including a solid-state imaging device provided with an image sensor such as a CCD or CMOS, a mobile phone with a camera, a digital camera, and the like are well known.
  • an electronic endoscope including a solid-state imaging device provided with an image sensor such as a CCD or CMOS, a mobile phone with a camera, a digital camera, and the like are well known.
  • WL-CSP wafer level chip size package
  • a sensor wafer including a plurality of semiconductor chips each formed with an image sensor is separated into a plurality of chips by, for example, dicing, and then a cover glass is bonded to each of the semiconductor chips.
  • a technique for completing a package (semiconductor package) of a solid-state imaging device is known.
  • a technique for completing a package of a plurality of solid-state imaging devices by bonding a cover glass wafer on a sensor wafer at a wafer level and then separating each of the semiconductor chips by, for example, dicing is known.
  • the solid-state imaging device when used for an endoscope, the solid-state imaging device is provided in an insertion portion of the endoscope, but the diameter of the insertion portion differs depending on the type of endoscope.
  • the two types of solid-state imaging devices include, for example, a relatively large packaged solid-state imaging device having a general-purpose external terminal, and a solid-state imaging packaged smaller than the general-purpose solid-state imaging device. Apparatus.
  • the present invention has been made in view of the above circumstances, and there is provided a semiconductor device having a configuration in which the size of a semiconductor chip or a semiconductor package can be made differently without changing the size of the image sensor.
  • An object is to provide a manufacturing method.
  • the semiconductor device is a semiconductor device including a semiconductor chip, and a substrate for driving the semiconductor chip by electrically inputting a signal from an external device to the semiconductor chip, in addition to the effective area of the semiconductor chip. At least two or more groups of external connection terminals connected to are formed.
  • the semiconductor device is a semiconductor device including a semiconductor package in which a semiconductor chip is accommodated in an accommodating portion, and the semiconductor package is used for cutting off a region excluding the semiconductor chip along a thickness direction of the semiconductor package. A cut-off area is configured.
  • the method for manufacturing a semiconductor device is a method for manufacturing a semiconductor device having a semiconductor chip, wherein at least one terminal among at least two groups of external connection terminals formed outside the effective area of the semiconductor chip.
  • the semiconductor device manufacturing method of the present invention is a method for manufacturing a semiconductor device including a semiconductor chip, and includes a second of at least two groups of external connection terminals formed outside the effective area of the semiconductor chip. And a step of electrically connecting an inspection substrate also serving as a mounting substrate to a first terminal group configured as at least one terminal group also serving as a terminal group. .
  • the method for manufacturing a semiconductor device of the present invention is a method for manufacturing a semiconductor device including a semiconductor package in which a semiconductor chip is accommodated in an accommodating portion, wherein the semiconductor package is configured in a region excluding the semiconductor chip.
  • a semiconductor package smaller than before cutting is formed by performing a cutting step of cutting off a cut-off region along the thickness direction of the semiconductor package.
  • FIG. 4 is a perspective view showing a state in which a first terminal group is cut off from the semiconductor chip of FIG. 3 and a mounting substrate is mounted on the second terminal group.
  • FIG. 7 is a partial perspective view showing a state in which a cover glass is attached to the image area of FIG. 6 and an inspection substrate is mounted on the first terminal group.
  • the perspective view which shows the state by which the board
  • FIG. 11 is a partial perspective view illustrating a state in which a cover glass is attached to the image area on the front surface side of FIG.
  • FIG. 14 is a cross-sectional view of the semiconductor package along the XIV-XIV line in FIG. 13.
  • the disassembled perspective view which shows the state which cut off the cut-off area
  • the disassembled perspective view which shows the state which cut off the cut-off area
  • FIG. 5 is a diagram showing a solid-state imaging device in which a mounting board is mounted on the first terminal group in FIG. 3 or the second terminal group in FIG. 4 and packaged.
  • FIG. 21 is a cross-sectional view illustrating an example of an imaging unit provided with the solid-state imaging device of FIG.
  • FIG. 1 is a plan view showing a sensor wafer in which a plurality of semiconductor chips included in the solid-state imaging device according to the present embodiment is configured
  • FIG. 2 is an enlarged perspective view showing the semiconductor chip divided from the sensor wafer of FIG. is there.
  • FIG. 3 is a partial perspective view showing a state in which a cover glass is attached to the image area of FIG. 2 and an inspection board is mounted on the first terminal group
  • FIG. 4 is a diagram of FIG.
  • the perspective view which shows the state which cut off the 1st terminal group from the semiconductor chip and mounted the board
  • FIG. 5 is a semiconductor chip with which the cover glass of FIG. 3, FIG. 4 was stuck.
  • 3 is a side view as seen from the V direction in FIGS. 3 and 4
  • FIG. 20 is a diagram in which a mounting board is mounted on the first terminal group in FIG. 3 or the second terminal group in FIG. 4 and packaged. It is a figure which shows a solid-state imaging device.
  • a semiconductor chip (hereinafter referred to as a bare chip) 10 used in the solid-state imaging device of the present embodiment is a sensor wafer formed of, for example, silicon, in which a plurality of bare chips 10 as shown in FIG. From 100, the shape in plan view is formed into a rectangular shape by dicing or the like.
  • an image area 11 is formed on the surface 10a which is the first surface of the bare chip 10 to form an effective area and an image sensor.
  • the image area 11 other than the image area 11 on the surface 10a is formed on the bare chip 10.
  • the external connection terminals 21 constitute a first terminal group to which the FPC 30 that is a substrate for inspection is electrically connected by wire bonding using wires 31.
  • the external connection terminals 22 constitute a second terminal group in which the FPC 32 which is a mounting substrate used for mounting the bare chip 10 is electrically connected by wire bonding using wires 33. is doing.
  • the external connection terminals 21 and 22 are formed along the width direction M of the bare chip 10 as shown in FIG.
  • the external connection terminal 21 is externally connected in the thickness direction A along the line S1-S1 shown in FIG. 3 on the surface 10a on the outer peripheral edge 10g side of the bare chip 10 in the depth direction H of the bare chip 10 relative to the external connection terminal 22. Only the terminal 21 is formed at a position where it can be cut off.
  • an operator When manufacturing a solid-state imaging device, an operator first cuts a plurality of bare chips 10, for example, by dicing, as shown in FIG. 2, from the sensor wafer 100 including a plurality of bare chips 10 shown in FIG. 1.
  • the FPC 30 for inspection is electrically connected to the external connection terminal 21 of the bare chip 10 by wire bonding using the wire 31, and a signal is input from the external device to the bare chip 10 via the FPC 30.
  • an inspection process for driving and inspecting the bare chip 10 is performed.
  • the inspection here is an inspection in the bare chip state between the inspection in the state of the sensor wafer 100 and the final inspection in the state after the bare chip 10 is packaged into a solid-state imaging device.
  • the inspection in the bare chip state is that dust or the like generated during dicing may adhere to the image area 11 when the bare chip 10 is divided from the sensor wafer 100 by dicing or the like. Therefore, if the bare chip 10 is packaged while dust or the like is attached to the image area 11, the defect of the bare chip 10 is found for the first time in the final inspection in the package state, so that the manufacturing efficiency is lowered. Another reason is that the manufacturing yield decreases.
  • the inspection in the bare chip state a form in which the bare chip is mounted on a socket that can be connected to the inspection apparatus and in which a plurality of electronic components that are actually used in the imaging apparatus are mounted is conceivable. According to such a method, even in the bare chip state, the same inspection as the final inspection can be performed, so the number of inspection parts can be reduced and a failure can be detected at an early stage. can do.
  • the socket prevents foreign matters from entering the bare chip 10 during transportation, the manufacturing yield is improved.
  • the image area 11 is sealed with respect to the surface 10a of the bare chip 10 determined to be non-defective in the inspection process.
  • the cover glass 15 is pasted.
  • the external connection terminals 21 are provided along the S1-S1 line as shown in FIG. A cutting-off process of cutting off in the thickness direction A is performed.
  • a mounting process is performed in which the mounting FPC 32 is electrically connected to the external connection terminal 22 by wire bonding using the wire 33. Thereafter, the bare chip 10 with the external connection terminal 21 cut off is packaged to manufacture a solid-state imaging device.
  • the FPC 30 for inspection is electrically connected to the external connection terminal 21 so that the FPC 30 for inspection is directly mounted on the FPC for mounting.
  • the inspection FPC 30 constitutes the FPC 40 that also serves as the mounting FPC 32, and the external connection terminal 21 also serves as the external connection terminal 22.
  • the bare chip 10 is packaged in a state in which the FPC 40 is electrically connected to the external connection terminal 21 by wire bonding using the wire 41 to manufacture the solid-state imaging device. .
  • the bare chip 10 when the FPC 40 is electrically connected to the external connection terminal 21, the bare chip 10 includes the FPC 40 and has a length of H1 in the depth direction H.
  • the bare chip 10 when the FPC 32 is electrically connected to the external connection terminal 22, the bare chip 10 includes the FPC 32 and has a length H 2 (H 1) shorter than H 1 because the external connection terminal 21 is cut off in the depth direction H. > H2), the solid-state imaging device can be downsized in the depth direction H.
  • the mounting FPCs 32 and 40 have electronic parts 161 such as capacitors, transistors, and resistors mounted on one surface of the FPCs 32 and 40, for example, and a connecting portion 162 provided on the surface opposite to the one surface.
  • a lead wire 163 extended from a signal cable 334 (see FIG. 22) for transmitting and receiving an imaging signal, which will be described later, is connected by solder or the like, and is connected to the external connection terminals 21 and 22 of the bare chip 10 as described above.
  • the wires 41 and 33 are electrically connected by wire bonding, and are disposed behind the bare chip 10 in a state in which the connecting portion is covered with the sealing resin 160.
  • the mounting FPCs 32 and 40 are illustrated via the signal cable 334 and the lead wires 163 with respect to the bare chip 10. It functions to send and receive electrical signals such as imaging signals from the signal processing circuit that does not.
  • FIG. 21 is a cross-sectional view showing an example of an imaging unit provided with the solid-state imaging device of FIG.
  • the imaging unit 300 includes an objective lens group 311 including a plurality of objective lenses, a lens frame 336 that holds the objective lens group 311, a solid-state imaging device 190, and the solid-state imaging device 190.
  • Cover glass 339 attached to the front end side of cover glass 15 with UV adhesive or the like, element frame 337 holding cover glass 339, shield material 333, signal cable 334, heat shrinkable tube 345, protective tube 346 and the thermoplastic resin 349 constitute a main part.
  • the outer periphery on the rear end side in the insertion direction of the lens frame 336 is fitted and fixed to the inner periphery on the front end side of the element frame 337, and the front end of the shield member 333 is fixed on the outer periphery on the rear end side of the element frame 337.
  • the side is fixed.
  • the distal end side of the heat shrinkable tube 345 covering the outer periphery of the element frame 337 and the shield material 333 is fixed to the outer periphery of the element frame 337 on the distal end side.
  • the rear end side of the heat shrinkable tube 345 is fixed to the outer periphery on the front end side of the protective tube 346.
  • the protective tube 346 protects the signal cable 334 by covering the outer periphery of the signal cable 334.
  • the solid-state imaging device 190 is disposed together with the thermoplastic resin 349 in an airtight space closed by the shield member 333 and the heat shrinkable tube 345 on the rear side in the insertion direction of the objective lens group 311.
  • the solid-state imaging device 190 is fixed to the element frame 337 by the outer periphery of the cover glass 339 being fixed to the inner periphery of the element frame 337. Note that the imaging unit provided with the solid-state imaging device 190 is not limited to the configuration of FIG.
  • the external connection terminal 22 for mounting is formed on the surface 10a of the bare chip 10, and the mounting is further provided on the outer peripheral edge 10g side of the bare chip 10 than the external connection terminal 22. It was shown that the external connection terminal 21 for inspection was formed.
  • the FPC 40 when manufacturing a general-purpose solid-state imaging device, the FPC 40 is electrically connected to the external connection terminal 21 to manufacture a smaller solid-state imaging device in the depth direction H than the general-purpose type. Since the FPC 32 can be electrically connected to the external connection terminal 22 after the external connection terminal 21 is cut off, the bare chip can be used without changing the size of the image sensor configured in the image area 11. It is possible to provide a solid-state imaging device having a configuration in which the size of 10 can be made in two types and a method for manufacturing the solid-state imaging device.
  • the manufacturing cost and the manufacturing management cost can be reduced as compared with the case where the conventional two types are manufactured completely separately, and the manufacturing process can be simplified.
  • the FPC 30 for inspection is connected to the external connection terminal 21 between the inspection in the state of the sensor wafer 100 and the final inspection in the state after the bare chip 10 is packaged. Can be inspected, and the bare chip 10 can be inspected in the bare chip state. Therefore, since the defect of the bare chip 10 can be confirmed before the final inspection, the manufacturing yield can be improved.
  • the external connection terminals are shown to be formed in two groups on the surface 10a of the bare chip 10.
  • the present invention is not limited to this, and it is needless to say that two or more groups may be formed. .
  • FIG. 6 is a plan view of the bare chip used in the solid-state imaging device of the present embodiment as seen from the first surface side
  • FIG. 7 is a rear view of the bare chip of FIG. 6 as seen from the second surface side
  • FIG. 6 is a partial perspective view showing a state in which a cover glass is attached to the image area of FIG. 6 and an inspection board is mounted on the first terminal group
  • FIG. 9 is a diagram of the second terminal group of FIG. It is a perspective view which shows the state in which the board
  • the configuration of the solid-state imaging device according to the second embodiment is such that the mounting substrate is electrically connected to the back surface of the bare chip as compared with the solid-state imaging device according to the first embodiment shown in FIGS.
  • the external connection terminal connected to is different.
  • the bare chip 10 of the solid-state imaging device has only the external connection terminal 21 formed along the width direction M in a region excluding the image area 11 on the surface 10 a.
  • the external connection terminals 22 are formed along the width direction M on the back surface 10b, which is the second surface opposite to the front surface 10a.
  • the functions of the external connection terminals 21 and 22 are the same as those in the first embodiment described above, and a description thereof will be omitted.
  • an operator shows the sensor area 100 shown in FIG. 1 from the sensor wafer 100 including a plurality of bare chips 10 in which the image area 11 and the external connection terminals 21 and 22 are formed. In this way, a plurality of bare chips 10 are cut, for example, by dicing.
  • the FPC 30 for inspection is electrically connected to the external connection terminal 21 formed on the surface 10 a of the bare chip 10 by wire bonding using the wire 31, and the external device is connected via the FPC 30.
  • an inspection process for driving and inspecting the bare chip 10 is performed.
  • the cover glass is sealed so as to seal the image area 11 with respect to the surface 10a of the bare chip 10 determined to be non-defective in the inspection process. 15 is pasted.
  • the semiconductor device when the semiconductor device is formed to be smaller than the general-purpose type in the depth direction H, after the wire 31 is cut, as shown in FIG. While the laminated substrate 35 is adhered, a mounting process is performed in which the laminated substrate 35 is electrically connected to the external connection terminals 22 formed on the back surface 10 b by wire bonding using wires 36. Thereafter, the bare chip 10 is packaged to manufacture a solid-state imaging device.
  • the FPC 30 for inspection is electrically connected to the external connection terminal 21 so that the FPC 30 for inspection is directly mounted on the FPC for mounting.
  • the inspection FPC 30 constitutes the FPC 40 that also serves as the mounting FPC 32, and the external connection terminal 21 also serves as the external connection terminal 22.
  • the above-described inspection process in the bare chip state is not necessary. This is because only the external connection terminal 21 is used for mounting the FPC on the bare chip 10, and the inspection performed using the external connection terminal 21 is the same as the final process inspection.
  • the FPC 30 for inspection is electrically connected to the external connection terminal 22 on the back surface 10b for inspection in a bare chip state, and then the FPC 32 for mounting is mounted.
  • the external connection terminal 21 on the surface 10a may be electrically connected.
  • the bare chip 10 is packaged in a state in which the FPC 40 is electrically connected to the external connection terminal 21 by wire bonding using the wire 41 to manufacture the solid-state imaging device. .
  • the bare chip 10 when the FPC 40 is electrically connected to the external connection terminal 21 on the surface 10a, the bare chip 10 includes the FPC 40 and the length H2 in the depth direction H.
  • the laminated substrate 35 when the laminated substrate 35 is electrically connected to the external connection terminal 22 on the back surface 10b, the bare chip 10 has a length H3 (H2> H3) shorter than H2 in the depth direction H. Therefore, it is possible to reduce the size in the depth direction H.
  • the FPC 40 when the FPC 40 is electrically connected to the external connection terminal 21 on the front surface 10a, the whole is shorter in the thickness direction A than in the case where the laminated substrate 35 is electrically connected to the external connection terminal 22 on the back surface 10b. That is, it can be formed small. This is particularly effective when the solid-state imaging device is formed thin in the thickness direction A, for example, when it is mounted on a mobile phone.
  • connection form of the substrate to the external connection terminals 21 and 22 may be selected depending on whether it is desired to reduce the size in the thickness direction A or the depth direction H.
  • the external connection terminal 21 is formed on the front surface 10a of the bare chip 10, and the external connection terminal 22 is formed on the back surface 10b of the bare chip 10.
  • the laminated substrate 35 is attached to the back surface 10 b of the bare chip 10, and the laminated substrate 35 is electrically connected to the external connection terminal 22 by wire bonding using the wire 36, thereby being connected to the external connection terminal 21.
  • the FPC 40 can be made smaller in the depth direction H than when the FPC 40 is electrically connected by wire bonding using the wire 41.
  • by electrically connecting the FPC 40 to the external connection terminal 21 it is possible to reduce the size in the thickness direction A as compared to electrically connecting the multilayer substrate 35 to the external connection terminal 22. That is, by selecting the connection of the FPC to the external connection terminals 21 and 22, it is possible to select the direction in which the solid-state imaging device is downsized.
  • a solid-state imaging device having a configuration in which the size of the bare chip 10 can be made in two types without changing the size of the image sensor without cutting off a part of the bare chip 10, and a method for manufacturing the solid-state imaging device Can be provided.
  • Other effects are the same as those of the first embodiment described above.
  • the external connection terminals 21 are 2 groups or more. It may be formed. Further, two or more groups of external connection terminals 22 may be formed on the back surface 10 b of the bare chip 10.
  • FIG. 10 is a rear view of the bare chip used in the semiconductor device of the present embodiment as seen from the back surface side, and FIG. 11 shows a first terminal group while a cover glass is attached to the image area on the front surface side of FIG.
  • FIG. 12 is a perspective view showing a state in which the mounting substrate is mounted on the second terminal group in FIG. 10.
  • the configuration of the solid-state imaging device according to the third embodiment is different from the solid-state imaging device according to the second embodiment shown in FIGS. 6 to 9 described above in that a mounting substrate formed on the back surface of the bare chip is used.
  • the difference is that the external connection terminals that are electrically connected are formed at positions that do not overlap the external connection terminals that are electrically connected to the inspection substrate in a plan view.
  • the external connection terminal 21 is formed along the width direction M in the region of the surface 10 a except the image area 11.
  • FIG. 10 in a state viewed in plan from the thickness direction A with respect to the back surface 10 b, a region that does not overlap the external connection terminal 21, specifically, the outside on both ends in the width direction M of the bare chip 10.
  • the external connection terminals 22 are formed along the depth direction H at positions where only the connection terminals 21 can be cut off. Note that the functions of the external connection terminals 21 and 22 are the same as those of the second embodiment described above, and a description thereof will be omitted.
  • a solid-state imaging device When manufacturing a solid-state imaging device, first, an operator, as shown in FIG. 10, from a sensor wafer 100 in which a plurality of bare chips 10 formed with an image area 11 and external connection terminals 21 and 22 shown in FIG. A plurality of bare chips 10 are cut, for example, by dicing.
  • the FPC 30 for inspection is electrically connected to the external connection terminal 21 formed on the surface 10 a of the bare chip 10 by wire bonding using the wire 31, and the external device passes through the FPC 30.
  • an inspection process for driving and inspecting the bare chip 10 is performed.
  • the cover glass After electrically connecting the FPC 30 to the external connection terminal 21, as shown in FIG. 11, the cover glass is sealed so as to seal the image area 11 with respect to the surface 10a of the bare chip 10 determined to be non-defective in the inspection process. 15 is pasted.
  • a mounting process for directly mounting the multilayer substrate 35 by BGA or the like is performed.
  • the external connection terminal 21 is cut off in the thickness direction A along the line S ⁇ b> 2-S ⁇ b> 2 with respect to the bare chip 10.
  • the bare chip 10 is packaged to manufacture a solid-state imaging device.
  • the FPC 30 for inspection is electrically connected to the external connection terminal 21 so that the FPC 30 for inspection is directly mounted on the FPC for mounting.
  • the inspection FPC 30 constitutes the FPC 40 that also serves as the mounting FPC 32, and the external connection terminal 21 also serves as the external connection terminal 22.
  • the above-described inspection process in the bare chip state is not necessary. This is because only the external connection terminal 21 is used for mounting the FPC on the bare chip 10, and the inspection performed using the external connection terminal 21 is the same as the final process inspection.
  • the bare chip 10 is packaged in a state in which the FPC 40 is electrically connected to the external connection terminal 21 by wire bonding using the wire 41 to manufacture the solid-state imaging device. .
  • the bare chip 10 when the FPC 40 is electrically connected to the external connection terminal 21 on the surface 10a, the bare chip 10 includes the FPC 40, as shown in FIG.
  • the laminated substrate 35 is electrically connected to the external connection terminal 22 on the back surface 10b, the bare chip 10 has the external connection terminal 21 in the depth direction H. Since it has a length of H4 (H2> H3> H4) shorter than H2 and H3, it can be made smaller in the depth direction H than in the second embodiment.
  • the FPC 40 when the FPC 40 is electrically connected to the external connection terminal 21 on the front surface 10a, the whole is shorter in the thickness direction A than in the case where the laminated substrate 35 is electrically connected to the external connection terminal 22 on the back surface 10b. That is, it can be formed small. This is particularly effective when the solid-state imaging device is formed thin in the thickness direction A, for example, when it is mounted on a mobile phone.
  • connection form of the substrate to the external connection terminals 21 and 22 may be selected depending on whether it is desired to reduce the size in the thickness direction A or the depth direction H.
  • the external connection terminal 21 is formed on the front surface 10a of the bare chip 10, and the back surface 10b of the bare chip 10 is seen in plan view from the thickness direction A to the external connection terminal 21. It is shown that the external connection terminal 22 is formed in the non-overlapping region in the state.
  • the multilayer substrate 35 is directly mounted on the external connection terminal 22 and the external connection terminal 21 can be cut off after being inspected, whereby the FPC 40 is electrically connected to the external connection terminal 21 by wire bonding using the wire 41.
  • the size can be reduced in the depth direction H compared to the second embodiment.
  • the solid-state imaging device can be reduced in size in the thickness direction A. That is, the direction of downsizing the solid-state imaging device can be selected according to the connection form of the substrate to the external connection terminals 21 and 22.
  • the present invention is not limited thereto, and the external connection terminals 22 include two or more rows. It may be formed.
  • FIG. 13 is a plan view showing a semiconductor package in the solid-state imaging device according to the present embodiment
  • FIG. 14 is a cross-sectional view of the semiconductor package along the XIV-XIV line in FIG. 13
  • FIG. 15 is a semiconductor package in FIG. It is a disassembled perspective view which shows the state which cut off the cut-off area
  • the configuration of the solid-state imaging device according to the fourth embodiment is the same as the solid-state imaging device according to the first to third embodiments shown in FIGS. 1 to 12 described above without changing the size of the image sensor.
  • the difference is that the semiconductor package having the bare chip has a configuration that can be made in two different sizes.
  • a semiconductor package (hereinafter simply referred to as a package) 50 in the solid-state imaging device of the present embodiment is a cover glass in a storage case 51 made of, for example, ceramic.
  • a bare chip 60, which is a semiconductor chip, is accommodated in the inside sealed by 65.
  • external connection terminals 62 are formed along the depth direction H as shown in FIG. 13 at both ends in the width direction M outside the image area 61 which is an effective area.
  • a wire 70 extending from a substrate that drives the bare chip 60 is electrically connected to each external connection terminal 62 by wire bonding by inputting a signal from an external device to the bare chip 60. It is extended outside the package 50.
  • the bare chip 60 is filled with a sealing material 52 made of, for example, resin as shown in FIGS. Therefore, the portion in the housing case 51 of the wire 70 extending from each external connection terminal 62 is covered with the sealing material 52.
  • a cut-out region K is formed in the package 50 for cutting off a region excluding the bare chip 60 along the thickness direction A of the package 50 in a plan view.
  • the cut-off region K is configured in a region filled with the sealing material 52 of the package 50 in a plan view.
  • the wire diameter R2 of the part located in the cut-off region K of the wire 70 is formed to be thicker than the wire diameter R1 of the other wire parts (R2> R1).
  • an operator When manufacturing a solid-state imaging device, an operator first cuts a plurality of bare chips 60, for example, by dicing, from the sensor wafer 100 including a plurality of bare chips 60 in which the image area 61 and the external connection terminals 62 shown in FIG. 1 are formed. To do.
  • the wire 70 is electrically connected to each external connection terminal 62 by wire bonding.
  • the sealing material 52 is filled around the bare chip 60 in the housing case 51, and then a cover glass 65 is attached to the housing case 51 so as to seal the sealing material 52 and the bare chip 60 in the housing case 51. To wear. As a result, the above-described general-purpose solid-state imaging device package 50 is manufactured.
  • the cut-off region K formed in the package 50 is formed along the thickness direction A with a diamond cutter or the like as shown in FIG. A cutting-off process is performed. Specifically, a cutting process is performed so as to cut off a large-diameter portion of the wire 70 having the wire diameter R2.
  • the FPC, cable, etc. connectable to an external device are electrically connected to the exposed portion 70m exposed from the side surface in the width direction M of the package 50 ′ of the wire 70, and the package 50 ′ is connected. Use.
  • the cut-off region K is formed in the housing case 51 sealed with the cover glass 65 with respect to the package 50 formed by housing the bare chip 60 and the sealing material 52. I showed that. Specifically, it has been shown that the cut-out region K is formed in the region that overlaps the large diameter portion of the wire 70 in a planar manner.
  • the cut-out region K may be cut off along the thickness direction A so as to cut off the large-diameter portion of the wire 70. Therefore, even in the package state, two types of solid-state imaging devices having different sizes in the width direction M can be easily manufactured.
  • the exposed portion 70m of the wire 70 is constituted by a large-diameter portion after being cut off, it becomes easy to perform end surface processing on the exposed portion, specifically, FPC or cable connection processing.
  • FIG. 16 is a cross-sectional view showing a semiconductor package in the solid-state imaging device according to the present embodiment
  • FIG. 17 is an exploded perspective view showing a state in which a cut-out region formed in the semiconductor package of FIG. 16 is cut off.
  • the configuration of the solid-state imaging device according to the fifth embodiment differs from the above-described solid-state imaging device according to the fourth embodiment shown in FIGS.
  • a semiconductor package (hereinafter simply referred to as a package) 150 in the solid-state imaging device according to the present embodiment is a bare chip that is a semiconductor chip in a housing case 71 that is a housing portion, for example, made of ceramic. 60 is mounted, and a first sealing material 72 made of, for example, resin is filled around the bare chip 60 on the housing case 71. A cover glass 75 is attached to the upper surface of the first sealing material 72 in the thickness direction A so as to overlap the image area 61 in a plan view.
  • a second sealing formed of, for example, resin A frame 74 is attached via the material 73. As described above, the package 150 is configured.
  • the external connection terminals 62 are formed along the depth direction H on the surface 60a of the bare chip 60 at both ends in the width direction M outside the image area 61, which is an effective area, although not shown. ing.
  • Each external connection terminal 62 is electrically connected by wire bonding to a wire 70 extending from a substrate that drives the bare chip 60 by inputting a signal from an external device to the bare chip 60. It is extended to.
  • a cut-out region K for cutting off a region excluding the bare chip 60 along the thickness direction A of the package 150 in a plan view is configured in the package 150.
  • the cut-off region K is configured in the second sealing material 73.
  • an operator When manufacturing a solid-state imaging device, an operator first cuts a plurality of bare chips 60, for example, by dicing, from the sensor wafer 100 including a plurality of bare chips 60 in which the image area 61 and the external connection terminals 62 shown in FIG. 1 are formed. To do.
  • the wire 70 is electrically connected to each external connection terminal 62 by wire bonding.
  • the first sealing material 72 is filled around the bare chip 60, and then a cover glass 75 is attached to the first sealing material 72 so as to seal the bare chip 60. .
  • the above-described general-purpose solid-state imaging device is attached to each side surface in the width direction M of the structure to which the cover glass 75 is attached by attaching the frame body 74 via the second sealing material 73.
  • Package 150 is manufactured.
  • a cutting-off step of cutting off the cut-off region K formed in the package 150 along the thickness direction A as shown in FIG. Specifically, a cutting process is performed so that the second sealing material 73 is cut off.
  • the FPC, cable, etc. connectable to an external device are electrically connected to the exposed portion 70m exposed from the side surface in the width direction M of the package 150 ′ of the wire 70, and the package 50 ′ is connected. Use.
  • the cut-off region K is configured in the second sealing material 73 of the package 150.
  • the cut-off region K may be cut off along the thickness direction A so as to cut off the second sealing material 73. Therefore, even in the package state, two types of solid-state imaging devices having different sizes in the width direction M can be easily manufactured.
  • FIG. 18 is a cross-sectional view showing a semiconductor package in the solid-state imaging device according to the present embodiment
  • FIG. 19 is an exploded perspective view showing a state in which a cut-out region formed in the semiconductor package of FIG. 18 is cut off.
  • the configuration of the solid-state imaging device according to the sixth embodiment is outside the wire extension portion along the thickness direction as compared with the solid-state imaging device according to the fourth embodiment shown in FIGS. The only difference is that a cut-off area is formed.
  • a semiconductor package 250 in the solid-state imaging device of the present embodiment is a housing portion, for example, a housing case 51 made of ceramic and sealed with a cover glass 65.
  • a bare chip 60, which is a semiconductor chip, is accommodated in the stopped interior.
  • external connection terminals 62 are formed along the depth direction H, not shown, at both ends in the width direction M outside the image area 61 which is an effective area.
  • a wire 70 extending from a substrate for driving the bare chip 60 by inputting a signal from an external device to the bare chip 60 is electrically connected to each external connection terminal 62 by wire bonding. As shown in FIG. 6, after extending outward in the width direction M from each external connection terminal 62, it is bent substantially vertically so as to extend along the thickness direction A and extends outside the package 250.
  • a cut-out region K is formed in the package 250 for cutting off the region excluding the bare chip 60 along the thickness direction A of the package 250 in a plan view.
  • the cut-out region K is configured outside the wire 70 extending in the thickness direction A in the region filled with the sealing material 52 of the package 250 in a plan view.
  • an operator When manufacturing a solid-state imaging device, an operator first cuts a plurality of bare chips 60, for example, by dicing, from the sensor wafer 100 including a plurality of bare chips 60 in which the image area 61 and the external connection terminals 62 shown in FIG. 1 are formed. To do.
  • the wire 70 is electrically connected to each external connection terminal 62 by wire bonding, and the wire 70 is connected to each external connection terminal 62. After extending in the width direction M, it is bent substantially vertically so as to extend along the thickness direction A, and is extended out of the package 250.
  • the sealing material 52 is filled around the bare chip 60 in the housing case 51, and then a cover glass 65 is attached to the housing case 51 so as to seal the sealing material 52 and the bare chip 60 in the housing case 51. To wear. As a result, the above-described general-purpose solid-state imaging device package 250 is manufactured.
  • the cutoff region K formed in the package 250 is polished or cut off along the thickness direction A as shown in FIG. Perform the process. Specifically, by polishing or cutting the outside of the portion along the thickness direction A of the wire 70 from the outside in the width direction M to the wire 70, the width direction M is larger than that of the general-purpose package 250 shown in FIG. A small package 250 ′ shown in FIG. 19 is manufactured.
  • the cut-off region K is formed in the housing case 51 sealed with the cover glass 65 with respect to the package 250 formed by housing the bare chip 60 and the sealing material 52. I showed that. Specifically, it is shown that the cut-out region K is formed outside the portion along the thickness direction A of the wire 70 in a plan view.
  • the cut-off region K is cut along the thickness direction A or from the outside in the width direction M to the wire 70. Since it is sufficient to polish, two types of solid-state imaging devices having different sizes in the width direction M can be easily manufactured even in the package state.
  • the semiconductor device has been described by taking a solid-state imaging device as an example. However, even if this embodiment is applied to other semiconductor devices, this embodiment is also described. Needless to say, the same effects as those described above can be obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Surgery (AREA)
  • Manufacturing & Machinery (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Molecular Biology (AREA)
  • Biophysics (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Optics & Photonics (AREA)
  • Pathology (AREA)
  • Radiology & Medical Imaging (AREA)
  • Veterinary Medicine (AREA)
  • Biomedical Technology (AREA)
  • Public Health (AREA)
  • Medical Informatics (AREA)
  • Physics & Mathematics (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Instruments For Viewing The Inside Of Hollow Bodies (AREA)
  • Endoscopes (AREA)

Abstract

ベアチップ１０を具備する半導体装置であって、ベアチップ１０のイメージエリア１１外に、ベアチップ１０に外部装置から信号を入力することによってベアチップ１０を駆動する基板が電気的に接続される少なくとも２群以上の外部接続端子２１，２２が形成されていることを特徴とする。

Description

半導体装置、半導体装置の製造方法
　本発明は、半導体チップを具備する半導体装置、半導体装置の製造方法に関する。
　従来、半導体装置、例えばＣＣＤやＣＭＯＳ等のイメージセンサが設けられた固体撮像装置を具備する電子内視鏡や、カメラ付き携帯電話、デジタルカメラ等が周知である。
　また、近年、固体撮像装置においては、ウエハレベルチップサイズパッケージ（以下、ＷＬ－ＣＳＰと称す）タイプのものが周知である。
　ＷＬ－ＣＳＰにおいては、イメージセンサが各々形成された複数の半導体チップが構成されたセンサウエハを、例えばダイシングによって複数のチップに分離した後、各半導体チップ上にカバーガラスをそれぞれ貼り合わせて、複数の固体撮像装置のパッケージ（半導体パッケージ）を完成させる技術が知られている。また、他の技術としては、センサウエハ上にカバーガラスウエハをウエハレベルで貼り合せた後、例えばダイシングによって半導体チップ毎にそれぞれ分離することによって、複数の固体撮像装置のパッケージを完成させる技術が知られており、例えば、特開２００６－３０３４８１号公報に開示されている。
　ところで、上述した固体撮像装置を内視鏡に用いる場合、固体撮像装置は、内視鏡の挿入部内に設けられるが、内視鏡は種類によって挿入部の径が異なる。
　よって、内視鏡に用いる固体撮像装置を製造する場合、内視鏡の挿入部の径によって、例えば２種類の大きさの固体撮像装置を作り分けて製造しなければならず、具体的には、イメージセンサの大きさを２種類別々に作り分けて製造しなければならない。よって、開発コスト及び製造管理コストが増大する他、製造工程が煩雑化してしまうといった問題があった。
　尚、２種類の大きさの固体撮像装置としては、例えば汎用型の外部端子を有する比較的大型にパッケージされた固体撮像装置と、該汎用型の固体撮像装置よりも小型にパッケージされた固体撮像装置とが挙げられる。
　本発明は、上記事情に鑑みなされたものであり、イメージセンサの大きさを変えずに、半導体チップまたは半導体パッケージの大きさを２種類に作り分けることのできる構成を有する半導体装置、半導体装置の製造方法を提供することを目的とする。
　本発明の半導体装置は、半導体チップを具備する半導体装置であって、前記半導体チップの有効領域以外に、前記半導体チップに外部装置から信号を入力することによって前記半導体チップを駆動する基板が電気的に接続される少なくとも２群以上の外部接続端子が形成されていることを特徴とする。
　また、半導体装置は、収容部内に半導体チップが収容された半導体パッケージを具備する半導体装置であって、前記半導体パッケージに、前記半導体チップを除く領域を前記半導体パッケージの厚み方向に沿って切り落とす用の切り落とし領域が構成されていることを特徴とする。
　本発明の半導体装置の製造方法は、半導体チップを具備する半導体装置の製造方法であって、前記半導体チップの有効領域以外に形成された少なくとも２群以上の外部接続端子の内、少なくとも１つの端子群に構成された検査用の端子群に、検査用の基板を電気的に接続し、前記半導体チップに外部装置から信号を入力することによって前記半導体チップの駆動検査を行う検査工程と、前記駆動検査終了後、前記外部接続端子の内、前記検査用の端子群とは平面視した状態で非重畳の領域に形成された実装用の端子群に、実装用の基板を電気的に接続する実装工程と、を具備していることを特徴とする。
　また、本発明の半導体装置の製造方法は、半導体チップを具備する半導体装置の製造方法であって、前記半導体チップの有効領域以外に形成された少なくとも２群以上の外部接続端子の内、第２の端子群を兼ねた少なくとも１つの端子群に構成された第１の端子群に、実装用の基板を兼ねた検査用の基板を電気的に接続する工程を具備していることを特徴とする。
　さらに、本発明の半導体装置の製造方法は、収容部内に半導体チップが収容された半導体パッケージを具備する半導体装置の製造方法であって、前記半導体パッケージにおいて、前記半導体チップを除く領域に構成された切り落とし領域を前記半導体パッケージの厚み方向に沿って切り落とす切り落とし工程を行うことにより、切り落とし前よりも小さな前記半導体パッケージを形成することを特徴とする。
第１実施の形態を示す固体撮像装置が具備する半導体チップが複数構成されたセンサウエハを示す平面図。 図１のセンサウエハから分断した半導体チップを拡大して示す斜視図。 図２のイメージエリアにカバーガラスが貼着されるとともに、第１の端子群に検査用の基板が実装されている状態を示す部分斜視図。 図３の半導体チップから第１の端子群を切り落として、第２の端子群に実装用の基板を実装した状態を示す斜視図。 図３、図４のカバーガラスが貼着された半導体チップを、図３、図４中のＶ方向からみた側面図。 第２実施の形態の固体撮像装置に使用するベアチップを第１の面側からみた平面図。 図６のベアチップを第２の面側からみた背面図。 図６のイメージエリアにカバーガラスが貼着されるとともに、第１の端子群に検査用の基板が実装されている状態を示す部分斜視図。 図７の第２の端子群に、実装用の基板が実装されている状態を示す斜視図。 第３実施の形態の半導体装置に使用するベアチップを裏面側からみた背面図。 図１０の表面側のイメージエリアにカバーガラスが貼着されるとともに、第１の端子群に検査用の基板が実装されている状態を示す部分斜視図。 図１０の第２の端子群に、実装用の基板が実装されている状態を示す斜視図。 第４実施の形態を示す固体撮像装置における半導体パッケージを示す平面図。 図１３中のXIV-XIV線に沿う半導体パッケージの断面図。 図１４の半導体パッケージに形成された切り落とし領域を切り落とした状態を示す分解斜視図。 第５実施の形態を示す固体撮像装置における半導体パッケージを示す断面図。 図１６の半導体パッケージに形成された切り落とし領域を切り落とした状態を示す分解斜視図。 第６実施の形態を示す固体撮像装置における半導体パッケージを示す断面図。 図１８の半導体パッケージに形成された切り落とし領域を切り落とした状態を示す分解斜視図。 図３の第１の端子群または図４の第２の端子群に実装用の基板が実装され、パッケージ化された固体撮像装置を示す図。 図２０の固体撮像装置が設けられた撮像ユニットの一例を示す断面図。
　以下、図面を参照して本発明の実施の形態を説明する。尚、図面は模式的なものであり、各部材の厚みと幅との関係、それぞれの部材の厚みの比率などは現実のものとは異なることに留意すべきであり、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。また、以下、半導体装置は、固体撮像装置を例に挙げて説明する。
（第１実施の形態）
　図１は、本実施の形態を示す固体撮像装置が具備する半導体チップが複数構成されたセンサウエハを示す平面図、図２は、図１のセンサウエハから分断した半導体チップを拡大して示す斜視図である。
　また、図３は、図２のイメージエリアにカバーガラスが貼着されるとともに、第１の端子群に検査用の基板が実装されている状態を示す部分斜視図、図４は、図３の半導体チップから第１の端子群を切り落として、第２の端子群に実装用の基板を実装した状態を示す斜視図、図５は、図３、図４のカバーガラスが貼着された半導体チップを、図３、図４中のＶ方向からみた側面図、図２０は、図３の第１の端子群または図４の第２の端子群に実装用の基板が実装され、パッケージ化された固体撮像装置を示す図である。
　図２に示すように、本実施の形態の固体撮像装置に用いる半導体チップ（以下、ベアチップと称す）１０は、図１に示すようなベアチップ１０が複数構成された、例えばシリコンから形成されたセンサウエハ１００から、ダイシング等で、平面視した形状が矩形状に形成されたものである。
　また、ベアチップ１０の第１の面である表面１０ａに、有効領域を構成するとともにイメージセンサが構成されたイメージエリア１１が形成されており、表面１０ａのイメージエリア１１以外の領域に、ベアチップ１０に図示しない外部装置から信号を入力することによって、ベアチップ１０を駆動する、後述する基板３０、３２、４０が電気的に接続される少なくとも２群以上の外部接続端子２１、２２が形成されている。尚、外部接続端子２１、２２は、図２～図４では２群で示している。
　具体的には、外部接続端子２１は、図３に示すように、検査用の基板であるＦＰＣ３０が、ワイヤ３１によるワイヤボンディングにより電気的に接続される第１の端子群を構成している。また、外部接続端子２２は、図４に示すように、ベアチップ１０の実装に用いられる実装用の基板であるＦＰＣ３２が、ワイヤ３３によるワイヤボンディングにより電気的に接続される第２の端子群を構成している。
　外部接続端子２１、２２は、図２に示すように、それぞれベアチップ１０の幅方向Ｍに沿って形成されている。また、外部接続端子２１は、外部接続端子２２よりもベアチップ１０の奥行き方向Ｈにおけるベアチップ１０の外周縁１０ｇ側の表面１０ａにおいて、図３に示すS1-S1線に沿って厚み方向Ａに外部接続端子２１のみが切り落とせる位置に形成されている。
　次に、このように構成された本実施の形態の作用について説明する。
　固体撮像装置を製造する際、先ず、作業者は、図１に示すベアチップ１０が複数構成されたセンサウエハ１００から、図２に示すように、ベアチップ１０を複数、例えばダイシングにより切断する。
　次いで、図３に示すように、ベアチップ１０の外部接続端子２１に対し、検査用のＦＰＣ３０を、ワイヤ３１によるワイヤボンディングによって電気的に接続し、外部装置からＦＰＣ３０を介してベアチップ１０に信号を入力することによって、ベアチップ１０を駆動検査する検査工程を行う。
　尚、ここでの検査とは、センサウエハ１００の状態における検査と、ベアチップ１０をパッケージ化し固体撮像装置にした後の状態の最終検査との間におけるベアチップ状態での検査となる。
　また、ベアチップ状態で検査を行うのは、センサウエハ１００からベアチップ１０をダイシング等で分断した際、ダイシングの際に発生した塵埃等がイメージエリア１１に付着してしまう場合がある。よって、イメージエリア１１に塵埃等が付着した状態のままで、ベアチップ１０をパッケージ化すると、パッケージ状態における最終検査において、初めてベアチップ１０の不良が発見されることになることから、製造効率が低下する他、製造歩留まりが低下してしまうためである。
　また、ベアチップ状態における検査としては、検査装置に接続可能であって実際に撮像装置に用いる電子部品が複数実装されたソケットにベアチップを装着して行う形態が考えられる。このような方法によれば、ベアチップ状態であっても、最終検査と同様の検査を行うことができるため、検査部品点数の低減や故障を早期に発見できることから、固体撮像装置の原価低減を実現することができる。
　さらに、ベアチップ状態での検査の際のベアチップの運搬は、該ベアチップが装着されたソケットを運搬すれば良いことから、小さなベアチップを運搬する必要がなくなるため、運搬性が向上する他、ベアチップを運搬の際に損傷させてしまうことがないことから、製造歩留まりが向上する。
　また、運搬の際に、ベアチップ１０に異物が混入してしまうことをソケットが防ぐことから、製造歩留まりが向上する。
　外部接続端子２１に、検査用のＦＰＣ３０を電気的に接続した後、図３に示すように、検査工程において、良品と判断されたベアチップ１０の表面１０ａに対し、イメージエリア１１を封止するよう、カバーガラス１５を貼着する。
　その後、一方、上述したように、半導体装置を、汎用型のものよりも奥行き方向Ｈに小さく形成する場合には、図３に示すように、S1-S1線に沿って、外部接続端子２１を厚み方向Ａに切り落とす切り落とし工程を行う。
　最後に、図４に示すように、外部接続端子２２に対し、実装用のＦＰＣ３２を、ワイヤ３３によるワイヤボンディングによって電気的に接続する実装工程を行う。その後、外部接続端子２１が切り落とされたベアチップ１０をパッケージ化して、固体撮像装置を製造する。
　他方、上述したように、汎用型の固体撮像装置を製造する場合には、外部接続端子２１に対し、検査用のＦＰＣ３０を電気的に接続することにより、検査用のＦＰＣ３０をそのまま実装用のＦＰＣとして利用する。即ち、この場合、検査用のＦＰＣ３０は、実装用のＦＰＣ３２を兼ねたＦＰＣ４０を構成しており、外部接続端子２１は、外部接続端子２２を兼ねて構成されている。
　また、この場合においては、上述したベアチップ状態での検査工程は不要となる。これは、ベアチップ１０に対するＦＰＣの実装に外部接続端子２１しか用いないため、外部接続端子２１を用いて行う検査は、最終工程の検査と同じとなるためである。
　よって、汎用型の固体撮像装置を製造する場合は、外部接続端子２１に、ＦＰＣ４０がワイヤ４１によるワイヤボンディングによって電気的に接続された状態において、ベアチップ１０をパッケージ化して、固体撮像装置を製造する。
　その結果、図５に示すように、一方、外部接続端子２１に、ＦＰＣ４０を電気的に接続した場合には、ベアチップ１０は、ＦＰＣ４０を含めて、奥行き方向Ｈにおいて、Ｈ１の長さを有し、他方、外部接続端子２２に、ＦＰＣ３２を電気的に接続した場合には、ベアチップ１０は、ＦＰＣ３２を含めて、奥行き方向Ｈにおいて、外部接続端子２１を切り落とした分、Ｈ１よりも短いＨ２（Ｈ１＞Ｈ２）の長さを有することになることから、固体撮像装置を奥行き方向Ｈにおいて小型化できる。
　尚、実装用のＦＰＣ３２、４０は、例えばＦＰＣ３２、４０の一面に、コンデンサやトランジスタ、抵抗等の電子部品１６１が搭載されているとともに、一面とは反対側の面に設けられた接続部１６２に、撮像信号を送受信する用の後述する信号ケーブル３３４（図２２参照）から延出されたリード線１６３が半田等によって接続されており、上述したように、ベアチップ１０の外部接続端子２１、２２に、ワイヤボンディングによってワイヤ４１、３３が電気的に接続され、該接続部が封止樹脂１６０により覆われた状態において、ベアチップ１０の後方に配置される。
　このことにより、ＦＰＣ３２、４０が接続されることによりパッケージ化されて形成された固体撮像装置１９０において、実装用のＦＰＣ３２、４０は、ベアチップ１０に対し、信号ケーブル３３４、リード線１６３を介して図示しない信号処理回路から撮像信号等の電気信号を送受信するよう機能する。
　尚、このように構成された固体撮像装置１９０は、撮像ユニットに設けられる。図２１は、図２０の固体撮像装置が設けられた撮像ユニットの一例を示す断面図である。
　図２１に示すように、撮像ユニット３００は、複数の対物レンズから構成された対物レンズ群３１１と、対物レンズ群３１１を保持するレンズ枠３３６と、固体撮像装置１９０と、該固体撮像装置１９０のカバーガラス１５の先端側にＵＶ接着剤等で貼着されたカバーガラス３３９と、カバーガラス３３９を保持する素子枠３３７と、シールド材３３３と、信号ケーブル３３４と、熱収縮チューブ３４５と、保護チューブ３４６と、熱可塑性樹脂３４９とにより主要部が構成されている。
　素子枠３３７の先端側の内周には、レンズ枠３３６の挿入方向後端側の外周が嵌合されて固定されており、素子枠３３７の後端側の外周には、シールド材３３３の先端側が固定されている。
　さらに、素子枠３３７の先端側の外周には、素子枠３３７及びシールド材３３３の外周を覆う熱収縮チューブ３４５の先端側が固定されている。熱収縮チューブ３４５の後端側は、保護チューブ３４６の先端側の外周に固定されている。尚、保護チューブ３４６は、信号ケーブル３３４の外周を被覆して信号ケーブル３３４を保護している。
　固体撮像装置１９０は、対物レンズ群３１１の挿入方向後方側において、シールド材３３３及び熱収縮チューブ３４５によって閉塞された気密な空間に、熱可塑性樹脂３４９とともに配設されている。
　固体撮像装置１９０は、カバーガラス３３９の外周が素子枠３３７の内周に固定されていることにより、素子枠３３７に固定されている。尚、固体撮像装置１９０が設けられる撮像ユニットは、図２１の構成に限定されない。
　このように、本実施の形態においては、ベアチップ１０の表面１０ａに、実装用の外部接続端子２２を形成するとともに、該外部接続端子２２よりもベアチップ１０の外周縁１０ｇ側に、実装用を兼ねた検査用の外部接続端子２１を形成すると示した。
　このことによれば、汎用型の固体撮像装置を製造する場合には、外部接続端子２１に、ＦＰＣ４０を電気的に接続し、汎用型よりも奥行き方向Ｈに小型の固体撮像装置を製造する場合には、外部接続端子２１を切り落とした後、外部接続端子２２に、ＦＰＣ３２を電気的に接続して用いることができることから、イメージエリア１１に構成されたイメージセンサの大きさを変えずに、ベアチップ１０の大きさを２種類に作り分けることのできる構成を有する固体撮像装置、固体撮像装置の製造方法を提供することができる。
　その結果、製造コスト及び製造管理コストを従来の２種類を全く別々で製造していた場合よりも低減することができる他、製造工程の簡略化を実現することができる。
　また、汎用型よりも奥行き方向Ｈに小型の固体撮像装置を製造する場合であっても、外部接続端子２１を切り落とす前は、汎用型のベアチップ１０と同様の大きさを有していることから、ベアチップ１０の運搬性が向上する他、取り扱いやすくなる。
　さらに、汎用型よりも小型の固体撮像装置を製造する場合、センサウエハ１００の状態における検査と、ベアチップ１０をパッケージ化した後の状態の最終検査との間に、外部接続端子２１に検査用のＦＰＣ３０を電気的に接続して、ベアチップ状態で、ベアチップ１０の検査を行うことができることから、最終検査前に、ベアチップ１０の不良を確認することができるため、製造歩留まりを向上させることができる。
　尚、本実施の形態においては、外部接続端子は、ベアチップ１０の表面１０ａに２群形成されていると示したが、これに限らず、２群以上形成されていても良いことは勿論である。
（第２実施の形態）
　図６は、本実施の形態の固体撮像装置に使用するベアチップを第１の面側からみた平面図、図７は、図６のベアチップを第２の面側からみた背面図、図８は、図６のイメージエリアにカバーガラスが貼着されるとともに、第１の端子群に検査用の基板が実装されている状態を示す部分斜視図、図９は、図７の第２の端子群に、実装用の基板が実装されている状態を示す斜視図である。
　この第２実施の形態の固体撮像装置の構成は、上述した図１～図５に示した第１実施の形態の固体撮像装置と比して、ベアチップの裏面に、実装用の基板が電気的に接続される外部接続端子が形成されている点が異なる。
　よって、これらの相違点のみを説明し、第１実施の形態と同様の構成には同じ符号を付し、その説明は省略する。
　図６に示すように、本実施の形態における固体撮像装置のベアチップ１０は、表面１０ａにおいて、イメージエリア１１を除く領域に、外部接続端子２１のみが幅方向Ｍに沿って形成されており、図７に示すように、表面１０ａの反対側の第２の面である裏面１０ｂに、幅方向Ｍに沿って外部接続端子２２が形成されている。尚、外部接続端子２１、２２の機能は、上述した第１実施の形態と同様であるため、その説明は省略する。
　次に、このように構成された本実施の形態の作用について説明する。
　固体撮像装置を製造する際、先ず、作業者は、図１に示すイメージエリア１１、外部接続端子２１、２２が形成されたベアチップ１０が複数構成されたセンサウエハ１００から、図６、図７に示すように、ベアチップ１０を複数、例えばダイシングにより切断する。
　次いで、図８に示すように、ベアチップ１０の表面１０ａに形成された外部接続端子２１に対し、検査用のＦＰＣ３０を、ワイヤ３１によるワイヤボンディングによって電気的に接続し、外部装置からＦＰＣ３０を介してベアチップ１０に信号を入力することによって、ベアチップ１０を駆動検査する検査工程を行う。
　外部接続端子２１に、ＦＰＣ３０を電気的に接続した後、図８に示すように、検査工程において、良品と判断されたベアチップ１０の表面１０ａに対し、イメージエリア１１を封止するよう、カバーガラス１５を貼着する。
　その後、一方、上述したように、半導体装置を、奥行き方向Ｈにおいて汎用型のものよりも小さく形成する場合には、ワイヤ３１を切断した後、図９に示すように、ベアチップ１０の裏面１０ｂに積層基板３５を貼着するとともに、裏面１０ｂに形成された外部接続端子２２に対し、積層基板３５を、ワイヤ３６によるワイヤボンディングによって電気的に接続する実装工程を行う。その後、ベアチップ１０をパッケージ化して、固体撮像装置を製造する。
　他方、上述したように、汎用型の固体撮像装置を製造する場合には、外部接続端子２１に対し、検査用のＦＰＣ３０を電気的に接続することにより、検査用のＦＰＣ３０をそのまま実装用のＦＰＣとして利用する。即ち、この場合、検査用のＦＰＣ３０は、実装用のＦＰＣ３２を兼ねたＦＰＣ４０を構成しており、外部接続端子２１は、外部接続端子２２を兼ねて構成されている。
　また、本実施の形態においても、この場合においては、上述したベアチップ状態での検査工程は不要となる。これは、ベアチップ１０に対するＦＰＣの実装に外部接続端子２１しか用いないため、外部接続端子２１を用いて行う検査は、最終工程の検査と同じとなるためである。
　尚、汎用型の固体撮像装置を製造する場合には、検査用のＦＰＣ３０を、裏面１０ｂの外部接続端子２２に電気的に接続してベアチップ状態での検査を行った後、実装用のＦＰＣ３２を、表面１０ａの外部接続端子２１に電気的に接続しても良い。
　よって、汎用型の固体撮像装置を製造する場合は、外部接続端子２１に、ＦＰＣ４０がワイヤ４１によるワイヤボンディングによって電気的に接続された状態において、ベアチップ１０をパッケージ化して、固体撮像装置を製造する。
　その結果、図９に示すように、一方、表面１０ａの外部接続端子２１に、ＦＰＣ４０を電気的に接続した場合には、ベアチップ１０は、ＦＰＣ４０を含めて、奥行き方向Ｈにおいて、Ｈ２の長さを有し、他方、裏面１０ｂの外部接続端子２２に、積層基板３５を電気的に接続した場合には、ベアチップ１０は、奥行き方向Ｈにおいて、Ｈ２よりも短いＨ３（Ｈ２＞Ｈ３）の長さを有することになることから、奥行き方向Ｈにおいて小型化できる。
　また、表面１０ａの外部接続端子２１に、ＦＰＣ４０を電気的に接続した場合は、裏面１０ｂの外部接続端子２２に、積層基板３５を電気的に接続した場合よりも厚み方向Ａにおいて、全体を短く、即ち小型に形成することができる。これは、固体撮像装置を、携帯電話に搭載する場合等において、厚み方向Ａに薄型に形成する場合に特に有効である。
　よって、小型の固体撮像装置を製造する際は、厚み方向Ａにおいて小型化したいのか、奥行き方向Ｈにおいて小型化したいのかによって、外部接続端子２１、２２に対する基板の接続形態を選択すれば良い。
　このように、本実施の形態においては、ベアチップ１０の表面１０ａに、外部接続端子２１が形成されているとともに、ベアチップ１０の裏面１０ｂに、外部接続端子２２が形成されていると示した。
　このことによれば、ベアチップ１０の裏面１０ｂに、積層基板３５を貼着し、外部接続端子２２に、積層基板３５をワイヤ３６によるワイヤボンディングによって電気的に接続することにより、外部接続端子２１に、ＦＰＣ４０をワイヤ４１によるワイヤボンディングによって電気的に接続するよりも、奥行き方向Ｈに小型化することができる。または、外部接続端子２１に、ＦＰＣ４０を電気的に接続することにより、外部接続端子２２に積層基板３５を電気的に接続するよりも厚み方向Ａに小型化することができる。即ち、外部接続端子２１、２２に対するＦＰＣの接続を選択することによって、固体撮像装置を小型化する方向を選択することができる。
　以上から、ベアチップ１０の一部を切り落とさなくとも、イメージセンサの大きさを変えずに、ベアチップ１０の大きさを２種類に作り分けることのできる構成を有する固体撮像装置、固体撮像装置の製造方法を提供することができる。尚、その他の効果は、上述した第１実施の形態と同様である。
　また、本実施の形態においては、ベアチップ１０の表面１０ａに外部接続端子２１が１群形成されている場合を例に挙げて示したが、これに限らず、外部接続端子２１は、２群以上形成されていても構わない。さらに、外部接続端子２２もベアチップ１０の裏面１０ｂにおいて、２群以上形成されていても構わない。
（第３実施の形態）
　図１０は、本実施の形態の半導体装置に使用するベアチップを裏面側からみた背面図、図１１は、図１０の表面側のイメージエリアにカバーガラスが貼着されるとともに、第１の端子群に検査用の基板が実装されている状態を示す部分斜視図、図１２は、図１０の第２の端子群に、実装用の基板が実装されている状態を示す斜視図である。
　この第３実施の形態の固体撮像装置の構成は、上述した図６～図９に示した第２実施の形態の固体撮像装置と比して、ベアチップの裏面に形成される実装用の基板が電気的に接続される外部接続端子が、平面視した状態で検査用の基板が電気的に接続される外部接続端子に重ならない位置に形成されている点が異なる。
　よって、これらの相違点のみを説明し、第２実施の形態と同様の構成には同じ符号を付し、その説明は省略する。
　上述した図６に示すように、本実施の形態における固体撮像装置のベアチップ１０は、イメージエリア１１を除く表面１０ａの領域に、外部接続端子２１のみが、幅方向Ｍに沿って形成されているとともに、図１０に示すように、裏面１０ｂに対し、厚み方向Ａから平面視した状態において、外部接続端子２１に非重畳な領域、具体的には、ベアチップ１０の幅方向Ｍの両端側の外部接続端子２１のみが切り落とせる位置に、奥行き方向Ｈに沿って、外部接続端子２２がそれぞれ形成されている。尚、外部接続端子２１、２２の機能は、上述した第２実施の形態と同様であるため、その説明は省略する。
　次に、このように構成された本実施の形態の作用について説明する。
　固体撮像装置を製造する際、先ず、作業者は、図１に示すイメージエリア１１、外部接続端子２１、２２が形成されたベアチップ１０が複数構成されたセンサウエハ１００から、図１０に示すように、ベアチップ１０を複数、例えばダイシングにより切断する。
　次いで、図１１に示すように、ベアチップ１０の表面１０ａに形成された外部接続端子２１に対し、検査用のＦＰＣ３０を、ワイヤ３１によるワイヤボンディングによって電気的に接続し、外部装置からＦＰＣ３０を介してベアチップ１０に信号を入力することによって、ベアチップ１０を駆動検査する検査工程を行う。
　外部接続端子２１に、ＦＰＣ３０を電気的に接続した後、図１１に示すように、検査工程において、良品と判断されたベアチップ１０の表面１０ａに対し、イメージエリア１１を封止するよう、カバーガラス１５を貼着する。
　その後、一方、上述したように、半導体装置を、奥行き方向Ｈにおいて汎用型のものよりも小さく形成する場合には、図１２に示すように、ベアチップ１０の裏面１０ｂに形成された外部接続端子２２に対し、積層基板３５を、ＢＧＡ等により直接実装する実装工程を行う。次いで、図１１に示すように、ベアチップ１０に対し、S2-S2線に沿って厚み方向Ａに、外部接続端子２１を切り落とす。その後、ベアチップ１０をパッケージ化して、固体撮像装置を製造する。
　他方、上述したように、汎用型の固体撮像装置を製造する場合には、外部接続端子２１に対し、検査用のＦＰＣ３０を電気的に接続することにより、検査用のＦＰＣ３０をそのまま実装用のＦＰＣとして利用する。即ち、この場合、検査用のＦＰＣ３０は、実装用のＦＰＣ３２を兼ねたＦＰＣ４０を構成しており、外部接続端子２１は、外部接続端子２２を兼ねて構成されている。
　また、本実施の形態においても、この場合においては、上述したベアチップ状態での検査工程は不要となる。これは、ベアチップ１０に対するＦＰＣの実装に外部接続端子２１しか用いないため、外部接続端子２１を用いて行う検査は、最終工程の検査と同じとなるためである。
　よって、汎用型の固体撮像装置を製造する場合は、外部接続端子２１に、ＦＰＣ４０がワイヤ４１によるワイヤボンディングによって電気的に接続された状態において、ベアチップ１０をパッケージ化して、固体撮像装置を製造する。
　その結果、図１１に示すように、一方、表面１０ａの外部接続端子２１に、ＦＰＣ４０を電気的に接続した場合には、ベアチップ１０は、ＦＰＣ４０を含めて、上述した図９に示すように、奥行き方向Ｈにおいて、Ｈ２の長さを有し、他方、裏面１０ｂの外部接続端子２２に、積層基板３５を電気的に接続した場合には、ベアチップ１０は、奥行き方向Ｈにおいて、外部接続端子２１を切り落としている分、Ｈ２やＨ３よりも短いＨ４（Ｈ２＞Ｈ３＞Ｈ４）の長さを有することになることから、奥行き方向Ｈにおいて第２実施の形態よりもより小型化できる。
　また、表面１０ａの外部接続端子２１に、ＦＰＣ４０を電気的に接続した場合は、裏面１０ｂの外部接続端子２２に、積層基板３５を電気的に接続した場合よりも厚み方向Ａにおいて、全体を短く、即ち小型に形成することができる。これは、固体撮像装置を、携帯電話に搭載する場合等において、厚み方向Ａに薄型に形成する場合に特に有効である。
　よって、小型の固体撮像装置を製造する際は、厚み方向Ａにおいて小型化したいのか、奥行き方向Ｈにおいて小型化したいのかによって、外部接続端子２１、２２に対する基板の接続形態を選択すれば良い。
　このように、本実施の形態においては、ベアチップ１０の表面１０ａに、外部接続端子２１が形成されているとともに、ベアチップ１０の裏面１０ｂであって、外部接続端子２１に厚み方向Ａから平面視した状態で非重畳な領域に、外部接続端子２２が形成されていると示した。
　このことによれば、外部接続端子２２に、積層基板３５を直接実装するとともに、外部接続端子２１を検査後、切り落とせることにより、外部接続端子２１に、ＦＰＣ４０をワイヤ４１によるワイヤボンディングによって電気的に接続するよりも、奥行き方向Ｈに、外部接続端子２１を切り落とす分、第２実施の形態よりも奥行き方向Ｈに小型化することができる。また、外部接続端子２１に、ＦＰＣ４０を電気的に接続することにより、厚み方向Ａに固体撮像装置を小型化することができる。即ち、外部接続端子２１、２２に対する基板の接続形態によって、固体撮像装置を小型化する方向を選択することができる。
　以上から、イメージセンサの大きさを変えずに、ベアチップ１０の大きさを２種類に作り分けることのできる構成を有する固体撮像装置、固体撮像装置の製造方法を提供することができる。尚、その他の効果は、上述した第２実施の形態と同様である。
　また、本実施の形態においては、ベアチップ１０の裏面１０ｂに外部接続端子２２が２列形成されている場合を例に挙げて示したが、これに限らず、外部接続端子２２は、２列以上形成されていても構わない。
（第４実施の形態）
　図１３は、本実施の形態を示す固体撮像装置における半導体パッケージを示す平面図、図１４は、図１３中のXIV-XIV線に沿う半導体パッケージの断面図、図１５は、図１４の半導体パッケージに形成された切り落とし領域を切り落とした状態を示す分解斜視図である。
　この第４実施の形態の固体撮像装置の構成は、上述した図１～図１２に示した第１～第３実施の形態の固体撮像装置と比して、イメージセンサの大きさを変えずに、ベアチップを具備する半導体パッケージの大きさを２種類に作り分けることのできる構成を有する点が異なる。
　図１３、図１４に示すように、本実施の形態の固体撮像装置における半導体パッケージ（以下、単にパッケージと称す）５０は、収容部である、例えばセラミックから構成された収容ケース５１において、カバーガラス６５によって封止された内部に、半導体チップであるベアチップ６０が収容されている。
　また、ベアチップ６０の表面６０ａにおいて、有効領域であるイメージエリア６１外における幅方向Ｍの両端に、図１３に示すように、外部接続端子６２が奥行き方向Ｈに沿ってそれぞれ形成されている。
　各外部接続端子６２には、図１４に示すように、ベアチップ６０に外部装置から信号を入力することによって、ベアチップ６０を駆動する基板から延出されたワイヤ７０が、ワイヤボンディングによって電気的に接続されており、パッケージ５０外に延出されている。
　また、収容ケース５１内において、ベアチップ６０の周りには、図１３、図１４に示すように、例えば樹脂から構成された封止材５２が充填されている。よって、各外部接続端子６２から延出したワイヤ７０の収容ケース５１内の部位は、封止材５２によって覆われている。
　さらに、図１４に示すように、パッケージ５０に、平面視した状態でベアチップ６０を除く領域をパッケージ５０の厚み方向Ａに沿って切り落とす用の切り落とし領域Ｋが構成されている。具体的には、切り落とし領域Ｋは、平面視した状態において、パッケージ５０の封止材５２が充填された領域に構成されている。
　ワイヤ７０の切り落とし領域Ｋに位置する部位のワイヤ径Ｒ２は、他のワイヤ部位のワイヤ径Ｒ１よりも太径に形成されている（Ｒ２＞Ｒ１）。
　次に、このように構成された本実施の形態の作用について説明する。
　固体撮像装置を製造する際、先ず、作業者は、図１に示すイメージエリア６１、外部接続端子６２が形成されたベアチップ６０が複数構成されたセンサウエハ１００から、ベアチップ６０を複数、例えばダイシングにより切断する。
　次いで、図１３、図１４に示すように、ベアチップ６０を収容ケース５１内に収容した後、各外部接続端子６２に、ワイヤボンディングによってワイヤ７０を電気的に接続する。次いで、収容ケース５１内のベアチップ６０周りに、封止材５２を充填し、その後、収容ケース５１に対し、収容ケース５１内に封止材５２、ベアチップ６０を封止するようカバーガラス６５を貼着する。その結果、上述した汎用型の固体撮像装置のパッケージ５０が製造される。
　その後、汎用型の固体撮像装置よりも小さい固体撮像装置を製造する場合には、パッケージ５０に形成された切り落とし領域Ｋを、厚み方向Ａに沿って、図１５に示すように、ダイヤモンドカッタ等で切り落とす切り落とし工程を行う。具体的には、ワイヤ７０のワイヤ径Ｒ２を有する太径部位を切り落とすよう、切り落とし工程を行う。
　その結果、図１４に示す汎用型のパッケージよりも幅方向Ｍにおいて小型な、図１５に示すパッケージ５０’が製造される。
　最後に、切り落とし後、ワイヤ７０のパッケージ５０’の幅方向Ｍの側面から露出された露出部位７０ｍに対し、外部装置に接続可能なＦＰＣ、ケーブル等を電気的に接続して、パッケージ５０’を用いる。
　このように、本実施の形態においては、カバーガラス６５によって封止された収容ケース５１内に、ベアチップ６０及び封止材５２が収容されて形成されたパッケージ５０に対し、切り落とし領域Ｋが形成されていると示した。具体的には、ワイヤ７０の太径部位に平面的に重畳する領域に、切り落とし領域Ｋが形成されていると示した。
　このことによれば、汎用型の固体撮像装置よりも小型の固体撮像装置を製造したい場合には、ワイヤ７０の太径部位を切り落とすよう、切り落とし領域Ｋを厚み方向Ａに沿って切り落とせばよいことから、パッケージ状態であっても、容易に、幅方向Ｍに大きさの異なる２種類の固体撮像装置を製造することができる。
　よって、イメージセンサの大きさを変えずに、パッケージの大きさを２種類に作り分けることのできる構成を有する固体撮像装置、固体撮像装置の製造方法を提供することができる。
　また、小型の固体撮像装置を製造する場合であっても、切り落とし領域Ｋを切り落とす前は、汎用型のパッケージと同じ大きさを有していることから扱いやすくなる。
　さらに、切り落とし後、ワイヤ７０の露出部位７０ｍは、太径部位によって構成されていることから、露出部位に対する端面処理、具体的には、ＦＰＣやケーブルの接続処理がしやすくなる。
（第５実施の形態）
　図１６は、本実施の形態を示す固体撮像装置における半導体パッケージを示す断面図、図１７は、図１６の半導体パッケージに形成された切り落とし領域を切り落とした状態を示す分解斜視図である。
　この第５実施の形態の固体撮像装置の構成は、上述した図１３～図１５に示した第４実施の形態の固体撮像装置と比して、パッケージの構成とともに切り落とし領域の位置が異なる。
　よって、これらの相違点のみを説明し、第４実施の形態と同様の構成には同じ符号を付し、その説明は省略する。
　図１６に示すように、本実施の形態の固体撮像装置における半導体パッケージ（以下、単にパッケージと称す）１５０は、収容部である、例えばセラミックから構成された収容ケース７１に、半導体チップであるベアチップ６０が載置されているとともに、収容ケース７１上において、ベアチップ６０周りに、例えば樹脂から構成された第１の封止材７２が充填されている。また、第１の封止材７２の厚み方向Ａの上面に、イメージエリア６１に平面視した状態で重畳するよう、カバーガラス７５が貼着されている。
　このように構成された収容ケース７１、ベアチップ６０、第１の封止材７２、カバーガラス７５から構成された構造体の幅方向Ｍの各側面に、例えば樹脂から構成された第２の封止材７３を介して、枠体７４が貼着されている。以上より、パッケージ１５０は構成されている。
　また、本実施の形態においても、ベアチップ６０の表面６０ａにおいて、有効領域であるイメージエリア６１外における幅方向Ｍの両端に、図示しないが、外部接続端子６２が奥行き方向Ｈに沿ってそれぞれ形成されている。
　各外部接続端子６２には、ベアチップ６０に外部装置から信号を入力することによって、ベアチップ６０を駆動する基板から延出されたワイヤ７０が、ワイヤボンディングによって電気的に接続されており、パッケージ１５０外に延出されている。
　さらに、図１６に示すように、パッケージ１５０に、平面視した状態でベアチップ６０を除く領域をパッケージ１５０の厚み方向Ａに沿って切り落とす用の切り落とし領域Ｋが構成されている。具体的には、切り落とし領域Ｋは、第２の封止材７３に構成されている。
　次に、このように構成された本実施の形態の作用について説明する。
　固体撮像装置を製造する際、先ず、作業者は、図１に示すイメージエリア６１、外部接続端子６２が形成されたベアチップ６０が複数構成されたセンサウエハ１００から、ベアチップ６０を複数、例えばダイシングにより切断する。
　次いで、図１６に示すように、ベアチップ６０を収容ケース７１内に載置した後、各外部接続端子６２に、ワイヤボンディングによってワイヤ７０を電気的に接続する。次いで、収容ケース７１上において、ベアチップ６０周りに、第１の封止材７２を充填し、その後、第１の封止材７２に対し、ベアチップ６０を封止するようカバーガラス７５を貼着する。
　最後に、カバーガラス７５が貼着された構造体の幅方向Ｍの各側面に、第２の封止材７３を介して枠体７４を貼着することにより、上述した汎用型の固体撮像装置のパッケージ１５０が製造される。
　その後、汎用型の固体撮像装置よりも小さい固体撮像装置を製造する場合には、パッケージ１５０に形成された切り落とし領域Ｋを、厚み方向Ａに沿って、図１７に示すように切り落とす切り落とし工程を行う。具体的には、第２の封止材７３を切り落とすよう、切り落とし工程を行う。
　その結果、図１６に示す汎用型のパッケージ１５０よりも幅方向Ｍにおいて小型な、図１７に示すパッケージ１５０’が製造される。
　最後に、切り落とし後、ワイヤ７０のパッケージ１５０’の幅方向Ｍの側面から露出された露出部位７０ｍに対し、外部装置に接続可能なＦＰＣ、ケーブル等を電気的に接続して、パッケージ５０’を用いる。
　このように、本実施の形態においては、パッケージ１５０の第２の封止材７３に切り落とし領域Ｋが構成されていると示した。
　このことによれば、汎用型の固体撮像装置よりも小型の固体撮像装置を製造したい場合には、第２の封止材７３を切り落とすよう、切り落とし領域Ｋを厚み方向Ａに沿って切り落とせばよいことから、パッケージ状態であっても、容易に、幅方向Ｍに大きさの異なる２種類の固体撮像装置を製造することができる。
　よって、イメージセンサの大きさを変えずに、パッケージの大きさを２種類に作り分けることのできる構成を有する固体撮像装置、固体撮像装置の製造方法を提供することができる。
　尚、その他の効果は、上述した第４実施の形態と同様である。
（第６実施の形態）
　図１８は、本実施の形態を示す固体撮像装置における半導体パッケージを示す断面図、図１９は、図１８の半導体パッケージに形成された切り落とし領域を切り落とした状態を示す分解斜視図である。
　この第６実施の形態の固体撮像装置の構成は、上述した図１３～図１５に示した第４実施の形態の固体撮像装置と比して、厚み方向に沿ったワイヤ延出部位の外側に、切り落とし領域が形成されている点のみが異なる。
　よって、これらの相違点のみを説明し、第４実施の形態と同様の構成には同じ符号を付し、その説明は省略する。
　図１８に示すように、本実施の形態の固体撮像装置における半導体パッケージ（以下、単にパッケージと称す）２５０は、収容部である、例えばセラミックから構成された収容ケース５１において、カバーガラス６５によって封止された内部に、半導体チップであるベアチップ６０が収容されている。
　また、ベアチップ６０の表面６０ａにおいて、有効領域であるイメージエリア６１外における幅方向Ｍの両端に、外部接続端子６２が図示しないが、奥行き方向Ｈに沿ってそれぞれ形成されている。
　各外部接続端子６２には、ベアチップ６０に外部装置から信号を入力することによって、ベアチップ６０を駆動する基板から延出されたワイヤ７０が、ワイヤボンディングによって、電気的に接続されており、図１８に示すように、各外部接続端子６２からは幅方向Ｍに外側に延出した後、厚み方向Ａに沿って延出するよう略垂直に折り曲げられて、パッケージ２５０外に延出されている。
　また、収容ケース２５１内において、ベアチップ６０の周りには、図１８、図１９に示すように、例えば樹脂から構成された封止材５２が充填されている。
　さらに、図１８に示すように、パッケージ２５０に、平面視した状態でベアチップ６０を除く領域をパッケージ２５０の厚み方向Ａに沿って切り落とす用の切り落とし領域Ｋが構成されている。具体的には、切り落とし領域Ｋは、平面視した状態において、パッケージ２５０の封止材５２が充填された領域における厚み方向Ａに沿って延出するワイヤ７０の外側に構成されている。
　次に、このように構成された本実施の形態の作用について説明する。
　固体撮像装置を製造する際、先ず、作業者は、図１に示すイメージエリア６１、外部接続端子６２が形成されたベアチップ６０が複数構成されたセンサウエハ１００から、ベアチップ６０を複数、例えばダイシングにより切断する。
　次いで、図１８に示すように、ベアチップ６０を収容ケース５１内に収容した後、各外部接続端子６２に、ワイヤボンディングによってワイヤ７０を電気的に接続し、ワイヤ７０を、各外部接続端子６２から幅方向Ｍに延出させた後、厚み方向Ａに沿って延出するよう略垂直に折り曲げて、パッケージ２５０外に延出させる。
　次いで、収容ケース５１内のベアチップ６０周りに、封止材５２を充填し、その後、収容ケース５１に対し、収容ケース５１内に封止材５２、ベアチップ６０を封止するようカバーガラス６５を貼着する。その結果、上述した汎用型の固体撮像装置のパッケージ２５０が製造される。
　その後、汎用型の固体撮像装置よりも小さい固体撮像装置を製造する場合には、パッケージ２５０に形成された切り落とし領域Ｋを、厚み方向Ａに沿って、図１９に示すように研磨するまたは切り落とす切り落とし工程を行う。具体的には、ワイヤ７０の厚み方向Ａに沿う部位の外側を幅方向Ｍの外方からワイヤ７０まで研磨するか、切断することにより、図１８に示す汎用型のパッケージ２５０よりも幅方向Ｍにおいて小型な、図１９に示すパッケージ２５０’が製造される。
　このように、本実施の形態においては、カバーガラス６５によって封止された収容ケース５１内に、ベアチップ６０及び封止材５２が収容されて形成されたパッケージ２５０に対し、切り落とし領域Ｋが形成されていると示した。具体的には、平面視した状態で、ワイヤ７０の厚み方向Ａに沿う部位の外側に切り落とし領域Ｋが形成されていると示した。
　このことによれば、汎用型の固体撮像装置よりも小型の固体撮像装置を製造したい場合には、切り落とし領域Ｋを、厚み方向Ａに沿って切断する、または幅方向Ｍの外側からワイヤ７０まで研磨すればよいことから、パッケージ状態であっても、容易に、幅方向Ｍに大きさの異なる２種類の固体撮像装置を製造することができる。
　よって、イメージセンサの大きさを変えずに、パッケージの大きさを２種類に作り分けることのできる構成を有する固体撮像装置、固体撮像装置の製造方法を提供することができる。尚、その他の効果は、上述した第４実施の形態と同様である。
　尚、上述した第１～第６実施の形態においては、半導体装置は、固体撮像装置を例に挙げて示したが、他の半導体装置に、本実施の形態を適用しても本実施の形態と同様の効果を得ることができるということは、云うまでもない。

　本出願は、２００９年４月１５日に日本国に出願された特願２００９－９９２０６号を優先権主張の基礎として出願するものであり、上記の内容は、本願明細書、請求の範囲、図面に引用されたものである。

Claims (18)

  1. 　半導体チップを具備する半導体装置であって、
    　前記半導体チップの有効領域以外に、前記半導体チップに外部装置から信号を入力することによって前記半導体チップを駆動する基板が電気的に接続される少なくとも２群以上の外部接続端子が形成されていることを特徴とする半導体装置。
  2. 　少なくとも２群以上の前記外部接続端子の内、少なくとも１つの端子群は、前記半導体チップの検査に用いられる検査用の前記基板が実装される第１の端子群を構成しており、前記第１の端子群とは異なる他の端子群は、前記半導体チップの実装に用いられる実装用の前記基板が実装される第２の端子群を構成していることを特徴とする請求項１に記載の半導体装置。
  3. 　前記第１の端子群及び前記第２の端子群は、前記半導体チップの第１の面に形成されており、
    　前記第１の面において、前記第１の端子群は、前記第２の端子群よりも前記半導体チップの外周縁側の前記第１の端子群のみが切り落とせる位置に形成されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 　前記第１の端子群は、前記半導体チップの第１の面に形成されており、
    　前記第２の端子群は、前記半導体チップの前記第１の面とは反対側の第２の面に形成されていることを特徴とする請求項１または２に記載の半導体装置。
  5. 　前記第１の面において、前記第１の端子群は、前記第２の端子群に対し平面視した状態で非重畳な領域であって、前記第１の端子群のみが切り落とせる位置に形成されていることを特徴とする請求項４に記載の半導体装置。
  6. 　前記第１の端子群は、前記第２の端子群を兼ねているとともに、前記検査用の基板は、前記実装用の基板を兼ねており、
    　前記第１の端子群に、前記実装用の基板を兼ねた前記検査用の基板が電気的に接続されることを特徴とする請求項２～５のいずれか１項に記載の半導体装置。
  7. 　収容部内に半導体チップが収容された半導体パッケージを具備する半導体装置であって、
    　前記半導体パッケージに、前記半導体チップを除く領域を前記半導体パッケージの厚み方向に沿って切り落とす用の切り落とし領域が構成されていることを特徴とする半導体装置。
  8. 　前記半導体チップの外部接続端子に、前記半導体チップに外部装置から信号を入力することによって前記半導体チップを駆動する基板が、ワイヤボンディングによって電気的に接続されていることを特徴とする請求項７に記載の半導体装置。
  9. 　前記半導体パッケージは、カバーガラスによって封止された前記収容部内において、前記半導体チップ周りに封止材が充填されることにより構成されており、
    　前記切り落とし領域は、平面視した状態において前記封止材が充填された領域に構成されており、前記切り落とし領域に位置する前記ワイヤボンディングに用いるワイヤの太さは、該ワイヤの他の位置よりも太く形成されていることを特徴とする請求項８に記載の半導体装置。
  10. 　前記半導体パッケージは、前記収容部に載置された前記半導体チップ周りに第１の封止材が充填され、該第１の封止材に平面視した状態で前記半導体チップに重畳するようカバーガラスが貼着されて形成された構造体の前記厚み方向に沿った側面に、第２の封止材を介して枠体を貼着することにより構成されており、
    　前記切り落とし領域は、前記第２の封止材に構成されていることを特徴とする請求項８に記載の半導体装置。
  11. 　前記半導体パッケージは、カバーガラスによって封止された前記収容部内において、前記半導体チップ周りに封止材が充填されることにより構成されているとともに、前記ワイヤボンディングに用いるワイヤは、前記外部接続端子から前記半導体パッケージの幅方向に延出した後、前記半導体パッケージの厚み方向に沿って延出するよう略垂直に折り曲げられて形成されており、
    　前記切り落とし領域は、前記封止材において、平面視した状態における前記ワイヤよりも前記幅方向の外側に構成されていることを特徴とする請求項８に記載の半導体装置。
  12. 　半導体チップを具備する半導体装置の製造方法であって、
    　前記半導体チップの有効領域以外に形成された少なくとも２群以上の外部接続端子の内、少なくとも１つの端子群に構成された第１の端子群に、検査用の基板を電気的に接続し、前記半導体チップに外部装置から信号を入力することによって前記半導体チップの駆動検査を行う検査工程と、
    　前記駆動検査終了後、前記外部接続端子の内、前記第１の端子群とは異なる第２の端子群に、実装用の基板を電気的に接続する実装工程と、
    　を具備していることを特徴とする半導体装置の製造方法。
  13. 　前記検査工程終了後、前記実装工程に先立って、前記半導体チップから前記第１の端子群を切り落とす切り落とし工程を具備していることを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 　半導体チップを具備する半導体装置の製造方法であって、
    　前記半導体チップの有効領域以外に形成された少なくとも２群以上の外部接続端子の内、第２の端子群を兼ねた少なくとも１つの端子群に構成された第１の端子群に、実装用の基板を兼ねた検査用の基板を電気的に接続する工程を具備していることを特徴とする半導体装置の製造方法。
  15. 　収容部内に半導体チップが収容された半導体パッケージを具備する半導体装置の製造方法であって、
    　前記半導体パッケージにおいて、前記半導体チップを除く領域に構成された切り落とし領域を前記半導体パッケージの厚み方向に沿って切り落とす切り落とし工程を行うことにより、切り落とし前よりも小さな前記半導体パッケージを形成することを特徴とする半導体装置の製造方法。
  16. 　前記半導体パッケージは、カバーガラスによって封止された前記収容部内において、前記半導体チップ周りに封止材が充填されることにより構成されているとともに、前記切り落とし領域は、平面視した状態において前記封止材が充填された領域に構成されており、
    　前記切り落とし工程は、前記切り落とし領域が他の位置よりも太径に形成された前記半導体チップの外部接続端子に電気的に接続されたワイヤの太径部位を切断して行うことを特徴とする請求項１５に記載の半導体装置の製造方法。
  17. 　前記半導体パッケージは、前記収容部に載置された前記半導体チップ周りに第１の封止材が充填され、該第１の封止材に平面視した状態で前記半導体チップに重畳するようカバーガラスが貼着されて形成された構造体の厚み方向の側面に、第２の封止材を介して枠体を貼着することにより構成されているとともに、前記切り落とし領域は、前記第２の封止材に構成されており、
    　前記切り落とし工程は、前記第２の封止材を切断して行うことを特徴とする請求項１５に記載の半導体装置の製造方法。
  18. 　前記半導体パッケージは、カバーガラスによって封止された前記収容部内において、前記半導体チップ周りに封止材が充填されることにより構成されているとともに、前記半導体チップの外部接続端子に電気的に接続されたワイヤは、前記外部接続端子から前記半導体パッケージの幅方向に延出した後、前記半導体パッケージの厚み方向に沿って延出するよう略垂直に折り曲げられて形成されており、さらに、前記切り落とし領域は、前記封止材において、平面視した状態における前記ワイヤよりも前記幅方向の外側に構成されており、
    　前記切り落とし工程は、前記ワイヤを切断せずに、前記パッケージにおいて平面視した状態で前記封止材における前記ワイヤの前記幅方向の外側を研磨または切断して行うことを特徴とする請求項１５に記載の半導体装置の製造方法。
PCT/JP2010/055416 2009-04-15 2010-03-26 半導体装置、半導体装置の製造方法 Ceased WO2010119762A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP20100764347 EP2421041A4 (en) 2009-04-15 2010-03-26 SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
CN201080016100.3A CN102388455B (zh) 2009-04-15 2010-03-26 半导体装置、半导体装置的制造方法
JP2011509253A JP5005113B2 (ja) 2009-04-15 2010-03-26 半導体装置および内視鏡
US13/225,843 US20120068324A1 (en) 2009-04-15 2011-09-06 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009099206 2009-04-15
JP2009-099206 2009-04-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/225,843 Continuation US20120068324A1 (en) 2009-04-15 2011-09-06 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2010119762A1 true WO2010119762A1 (ja) 2010-10-21

Family

ID=42982427

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/055416 Ceased WO2010119762A1 (ja) 2009-04-15 2010-03-26 半導体装置、半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20120068324A1 (ja)
EP (1) EP2421041A4 (ja)
JP (2) JP5005113B2 (ja)
CN (1) CN102388455B (ja)
WO (1) WO2010119762A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013179767A1 (ja) * 2012-05-30 2016-01-18 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
JPWO2013179766A1 (ja) * 2012-05-30 2016-01-18 オリンパス株式会社 撮像装置、半導体装置および撮像ユニット

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6351228B2 (ja) * 2013-09-30 2018-07-04 オリンパス株式会社 撮像モジュールおよび内視鏡装置
US9807376B2 (en) * 2015-03-12 2017-10-31 Lg Display Co., Ltd. Stereopsis display device
EP3369359A4 (en) * 2015-10-27 2019-06-05 Olympus Corporation PICTURE DEVICE AND ENDOSCOPE
EP3410691A4 (en) * 2016-01-28 2019-08-14 Olympus Corporation IMAGING UNIT, IMAGE MODULE AND ENDOSCOPE
DE112016006595T5 (de) * 2016-03-15 2018-12-13 Olympus Corporation Bildaufnahmevorrichtung, Endoskop und Verfahren zum Herstellen der Bildaufnahmevorrichtung
CN112185824B (zh) * 2019-07-04 2025-02-11 盛合晶微半导体(江阴)有限公司 具有直线形金属焊线的半导体封装结构及其制备方法
US20220151470A1 (en) * 2020-11-16 2022-05-19 Intuitive Surgical Operations, Inc Systems and methods for sealing a camera module of an endoscopic imaging instrument

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196536A (ja) * 1989-12-25 1991-08-28 Nec Corp 半導体集積回路装置
JPH077058A (ja) * 1993-04-23 1995-01-10 Mitsubishi Electric Corp 半導体装置
JPH0878467A (ja) * 1994-08-31 1996-03-22 Fujitsu Ltd 半導体ウェーハとその切断方法と半導体装置
JPH11345847A (ja) * 1998-06-02 1999-12-14 Matsushita Electric Ind Co Ltd 半導体ウエハ及び半導体装置の製造方法
JP2006237134A (ja) * 2005-02-23 2006-09-07 Sharp Corp 固体撮像装置
JP2006303481A (ja) 2005-03-25 2006-11-02 Fuji Photo Film Co Ltd 固体撮像装置の製造方法、及び固体撮像装置
JP2007053253A (ja) * 2005-08-18 2007-03-01 Matsushita Electric Ind Co Ltd 半導体集積回路の設計方法
JP2008270650A (ja) * 2007-04-24 2008-11-06 Matsushita Electric Ind Co Ltd 光学デバイスおよびその製造方法。
JP2009099206A (ja) 2007-10-17 2009-05-07 Toshiba Corp 抵抗変化メモリ装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0813107B2 (ja) * 1986-09-05 1996-02-07 オリンパス光学工業株式会社 固体撮像装置
JPS63204622A (ja) * 1987-02-19 1988-08-24 Nec Corp 半導体集積回路装置
JPH0439950A (ja) * 1990-06-05 1992-02-10 Alps Electric Co Ltd 半導体装置
JPH09330962A (ja) * 1996-06-13 1997-12-22 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3364574B2 (ja) * 1997-02-07 2003-01-08 富士写真光機株式会社 内視鏡用撮像装置
US6407795B1 (en) * 1998-03-08 2002-06-18 Matsushita Electric Industrial Co., Ltd. Liquid crystal display and its inspecting method
TW442945B (en) * 1998-11-20 2001-06-23 Sony Computer Entertainment Inc Integrated circuit chip, integrated circuit device, printed circuit board and electronic machine
JP2001077277A (ja) * 1999-09-03 2001-03-23 Sony Corp 半導体パッケージおよび半導体パッケージ製造方法
JP2001176916A (ja) * 1999-12-17 2001-06-29 Hitachi Ltd 半導体装置の製造方法
KR100596965B1 (ko) * 2000-03-17 2006-07-04 삼성전자주식회사 구동신호 인가모듈, 이를 적용한 액정표시패널 어셈블리 및 이 액정표시패널 어셈블리의 구동신호 검사 방법
JP4583581B2 (ja) * 2000-11-07 2010-11-17 ルネサスエレクトロニクス株式会社 固体撮像装置の製造方法
US6850080B2 (en) * 2001-03-19 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Inspection method and inspection apparatus
JP3737405B2 (ja) * 2001-09-13 2006-01-18 Ｎｅｃマイクロシステム株式会社 チップ製造方法およびシステム、回路基板、回路チップ
KR100447233B1 (ko) * 2001-12-28 2004-09-04 엘지.필립스 엘시디 주식회사 액정표시소자
DE10202123A1 (de) * 2002-01-21 2003-07-31 Infineon Technologies Ag Verfahren und Vorrichtung zur Integration von Elektronik in Textilien
JP3681692B2 (ja) * 2002-02-20 2005-08-10 東北パイオニア株式会社 電子機器
KR20040075377A (ko) * 2003-02-20 2004-08-30 삼성전자주식회사 구동 아이씨 및 이를 갖는 디스플레이 장치
JP4583052B2 (ja) * 2004-03-03 2010-11-17 株式会社 日立ディスプレイズ アクティブマトリクス型表示装置
JP2005268609A (ja) * 2004-03-19 2005-09-29 Fuji Photo Film Co Ltd 多層積層型多画素撮像素子及びテレビカメラ
JP2006100766A (ja) * 2004-08-31 2006-04-13 Fuji Photo Film Co Ltd 光電変換素子、及び撮像素子、並びに、これらに電場を印加する方法。
US20080083980A1 (en) * 2006-10-06 2008-04-10 Advanced Chip Engineering Technology Inc. Cmos image sensor chip scale package with die receiving through-hole and method of the same
JP2010194291A (ja) * 2009-01-30 2010-09-09 Fujifilm Corp 内視鏡装置及びその駆動方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196536A (ja) * 1989-12-25 1991-08-28 Nec Corp 半導体集積回路装置
JPH077058A (ja) * 1993-04-23 1995-01-10 Mitsubishi Electric Corp 半導体装置
JPH0878467A (ja) * 1994-08-31 1996-03-22 Fujitsu Ltd 半導体ウェーハとその切断方法と半導体装置
JPH11345847A (ja) * 1998-06-02 1999-12-14 Matsushita Electric Ind Co Ltd 半導体ウエハ及び半導体装置の製造方法
JP2006237134A (ja) * 2005-02-23 2006-09-07 Sharp Corp 固体撮像装置
JP2006303481A (ja) 2005-03-25 2006-11-02 Fuji Photo Film Co Ltd 固体撮像装置の製造方法、及び固体撮像装置
JP2007053253A (ja) * 2005-08-18 2007-03-01 Matsushita Electric Ind Co Ltd 半導体集積回路の設計方法
JP2008270650A (ja) * 2007-04-24 2008-11-06 Matsushita Electric Ind Co Ltd 光学デバイスおよびその製造方法。
JP2009099206A (ja) 2007-10-17 2009-05-07 Toshiba Corp 抵抗変化メモリ装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2421041A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013179767A1 (ja) * 2012-05-30 2016-01-18 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
JPWO2013179766A1 (ja) * 2012-05-30 2016-01-18 オリンパス株式会社 撮像装置、半導体装置および撮像ユニット
US10249672B2 (en) 2012-05-30 2019-04-02 Olympus Corporation Image pickup apparatus, semiconductor apparatus, and image pickup unit

Also Published As

Publication number Publication date
CN102388455A (zh) 2012-03-21
CN102388455B (zh) 2015-09-30
JPWO2010119762A1 (ja) 2012-10-22
EP2421041A4 (en) 2013-06-26
EP2421041A1 (en) 2012-02-22
JP5005113B2 (ja) 2012-08-22
JP2012124501A (ja) 2012-06-28
US20120068324A1 (en) 2012-03-22

Similar Documents

Publication Publication Date Title
JP5005113B2 (ja) 半導体装置および内視鏡
JP5721981B2 (ja) 撮像ユニットおよび撮像ユニットを具備する内視鏡
US20100315546A1 (en) Imaging Device and Manufacturing method therefor
TWI249848B (en) Solid state imaging device, semiconductor wafer, optical device module, method of solid state imaging device fabrication, and method of optical device module fabrication
US7372122B2 (en) Image sensor chip package and method of fabricating the same
US6979902B2 (en) Chip size image sensor camera module
US9455358B2 (en) Image pickup module and image pickup unit
US8927316B2 (en) Camera module and method of manufacturing the camera module
JP2006032940A (ja) 半導体素子の超薄型モジュール構造及びその製造方法
JP2020502951A (ja) アレイ撮像モジュール及びその応用
CN104685862B (zh) 摄像装置、具有该摄像装置的内窥镜
CN101271913B (zh) 光学器件、摄像机模块、手机、数码静态摄像机及医疗用内窥镜
TWI329931B (en) Semiconductor device and manufacturing method of the same, camera module
JP2020035925A (ja) 配線板を備えるユニット、モジュールおよび機器
CN109417081B (zh) 芯片封装结构、方法和电子设备
US20070034772A1 (en) Image sensor chip package
JP2010147200A (ja) 固体撮像装置及びその製造方法
JP2009247621A (ja) 撮像ユニット
CN101521185A (zh) 光学晶片的封装结构及封装制程
JP5554957B2 (ja) 撮像ユニット
US20100225799A1 (en) Image pickup unit, method of manufacturing image pickup unit and electronic apparatus provided with image pickup unit
KR100756245B1 (ko) 카메라 모듈
JP2010114382A (ja) 半導体装置及びその実装方法
JP2006049371A (ja) 固体撮像装置の梱包構造
TWM448054U (zh) 影像感測晶片之封裝結構

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080016100.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10764347

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011509253

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2010764347

Country of ref document: EP