[go: up one dir, main page]

WO2010032366A1 - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
WO2010032366A1
WO2010032366A1 PCT/JP2009/003708 JP2009003708W WO2010032366A1 WO 2010032366 A1 WO2010032366 A1 WO 2010032366A1 JP 2009003708 W JP2009003708 W JP 2009003708W WO 2010032366 A1 WO2010032366 A1 WO 2010032366A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
heat treatment
temperature
bonded
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2009/003708
Other languages
English (en)
French (fr)
Inventor
小林徳弘
阿賀浩司
石塚徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to EP09814212A priority Critical patent/EP2325868A4/en
Priority to US13/060,558 priority patent/US20110151643A1/en
Publication of WO2010032366A1 publication Critical patent/WO2010032366A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Definitions

  • the present invention relates to a method for manufacturing a bonded wafer using an ion implantation separation method, and typically, a wafer into which hydrogen ions or the like are implanted is bonded to another wafer, and then peeled off by an ion implantation layer to be bonded wafer. It relates to a method of manufacturing.
  • a bonded SOI wafer When a bonded SOI wafer is manufactured by an ion implantation separation method, treatments such as insulating film formation, hydrogen ion implantation, bonding, and separation heat treatment are necessary.
  • the SOI wafer after the peeling heat treatment has a problem of generation of defects at the bonding interface called voids and blisters. This defect strongly depends on the previous process including the peeling heat treatment.
  • One cause is particles adhering during each process.
  • the thinner the buried oxide film (BOX) the more defects tend to occur.
  • the number of defects tends to increase when the BOX is thinned to 100 nm or less, and even when the BOX is thicker than 100 nm, defects are generated due to particles in the previous process including the peeling heat treatment. To do.
  • defects include blisters, voids, and LPD (Light Point Defect) detected by a particle counter that can be seen by visual observation of the peeled surface (SOI surface).
  • LPD Light Point Defect
  • SOI surface peeled surface
  • Patent Document 1 describes a method in which an oxide film is formed by plasma treatment, and the surface is washed with pure water, dried, and bonded (see Patent Document 1).
  • the thickness of the silicon oxide film interposed on the bonding surface is 100 nm or less, or when directly bonding without interposing an oxide film, it is difficult to reduce defects (voids and blisters) at the bonding interface. It was. Therefore, the thickness of the silicon oxide film (embedded oxide film (BOX)) is formed by forming and bonding an oxide film having a thickness of more than 100 nm, thinning the bond wafer, and performing high-temperature heat treatment in an inert gas atmosphere. In some cases, a method of reducing the thickness is used (see Patent Document 2).
  • BOX embedded oxide film
  • the present invention has been made in view of the above-described problems.
  • bonding is performed. It aims at providing the manufacturing method of the bonded wafer which can prevent the defect which generate
  • At least one kind of gas ion of hydrogen ion or rare gas ion is ion-implanted from the surface of a bond wafer made of silicon single crystal, and an ion implantation layer is formed inside the bond wafer.
  • the bond wafer is peeled off and pasted by the ion-implanted layer by performing a peeling heat treatment.
  • the bonded wafer manufacturing method for manufacturing a bonded wafer after the ion implantation layer is formed and before the bonding, plasma processing is performed on at least one bonded surface of the bond wafer and the base wafer; and The exfoliation heat treatment is performed at a constant temperature at a furnace temperature of less than 475 ° C.
  • the wafer bonded to the heat treatment furnace is set to put directly without heated process provides a method for producing a bonded wafer, characterized in that as the heat treatment at the predetermined temperature.
  • the main feature of the present invention is that plasma processing is performed on the wafer surfaces before bonding and a peeling heat treatment at a constant temperature of less than 475 ° C. without a temperature raising step is combined.
  • the bonding strength is increased by performing plasma treatment on at least one of the wafers before bonding.
  • a peeling heat treatment at a constant temperature without a temperature raising step it is possible to suppress (extinguish) the growth of defects that cause voids as the bond strength rapidly increases. Further, when the temperature is set to 475 ° C. or higher during the peeling heat treatment, voids are likely to be generated.
  • the peeling heat treatment temperature is set to less than 475 ° C. As a result, it is possible to suppress the generation of voids at the bonding interface, and therefore it is possible to suppress the occurrence of defects in the thin film of the bonded wafer and the bonding interface.
  • the fixed temperature of the peeling heat treatment is 400 ° C. or higher and 450 ° C. or lower.
  • the temperature of the peeling heat treatment is less than 400 ° C., it takes a long time of several tens of hours or more to generate peeling, or an external force needs to be applied to the ion implantation layer, so that the efficiency is lowered.
  • the temperature range is 450 ° C. or lower, the void generation rate does not increase rapidly. Therefore, if the upper limit temperature is 450 ° C. or lower, the generation of voids can be reliably suppressed.
  • the temperature at the time of taking out the bonded wafer from the heat treatment furnace after the heat treatment at the constant temperature is the same as the temperature at the peeling heat treatment.
  • the temperature at the time of taking out from the heat treatment furnace is not particularly limited. However, if the temperature is the same as the temperature of the peeling heat treatment, the temperature lowering step can be omitted, which is efficient, and the manufacturing cost can be reduced.
  • the thickness of the silicon oxide film is preferably 100 nm or less. As described above, according to the method for manufacturing a bonded wafer of the present invention, it is possible to suppress the occurrence of defects on the thin film side of the bonded wafer, and even when the thickness of the silicon oxide film is as thin as 100 nm or less. Generation of voids and blisters at the interface can be suppressed.
  • the bond strength increases during the temperature rise, but during that time, the growth of defects at the interface that causes voids also occurs, Does not lead to void reduction.
  • the bond strength is rapidly increased and defects that cause voids are eliminated. Since it acts to suppress (extinguish) growth, voids and blisters at the bonding interface can be sufficiently reduced.
  • a wafer bonded to a heat treatment furnace maintained at a low temperature of about 350 ° C. is loaded as described in, for example, Japanese Patent Application Laid-Open No. 2003-347526.
  • a method of raising the temperature to 500 ° C. or higher and holding it for a predetermined time is performed.
  • the bonding strength is increased by performing plasma treatment on at least one of the wafers before bonding, such a rise is required when bonding a silicon single crystal wafer directly or via a silicon oxide film of 100 nm or less. Voids and blisters cannot be sufficiently reduced when heat treatment for performing a temperature process is performed.
  • the inventors have performed plasma treatment on the bonding surface of the wafer before bonding to increase the bonding strength, and the input temperature and annealing temperature of the bonded wafer are the same. It was discovered that by performing a peeling heat treatment and setting the temperature to 475 ° C. or less, it is possible to suppress (extinguish) the growth of defects that cause voids with a rapid increase in bond strength, thereby completing the present invention.
  • FIG. 1 is a flowchart showing an example of steps of a method for producing a bonded wafer according to the present invention.
  • the oxide film 12 is formed in advance as an insulating film only on the bond wafer 10, but the oxide film 12 may be formed only on the base wafer 20 or may be formed on both wafers. . In some cases, the oxide film is not formed on both the wafers and they are directly bonded together. These are appropriately selected according to the purpose.
  • a thermal oxide film, a CVD oxide film, or the like can be formed.
  • the oxide film formed on each wafer may be formed only on the bonding surface in addition to being formed on the entire surface of the wafer including the back surface.
  • the thickness of the oxide film to be formed can be 100 nm or less. Since the method for manufacturing a bonded wafer of the present invention can suppress the generation of voids and blisters at the bonding interface, the thickness of the silicon oxide film on the bonding surface is as thin as 100 nm or less, and defects are present. Even if it is likely to occur, it is possible to suppress the occurrence of defects in the thin film or bonded interface of the bonded wafer, which is preferable.
  • the lower limit of the oxide film is preferably 5 nm because there is a possibility that the insulating property cannot be maintained.
  • step (b) at least one kind of gas ion of hydrogen ion or rare gas ion is ion-implanted from the surface (bonding surface 13) of the oxide film 12 of the bond wafer 10 to form the ion-implanted layer 11 inside the wafer.
  • other ion implantation conditions such as implantation energy, implantation dose, and implantation temperature can be appropriately selected so that a thin film having a predetermined thickness can be obtained.
  • step (c) the bonded surface 23 of the base wafer 20 is subjected to plasma processing to form a plasma processing surface.
  • the plasma treatment can be performed only on the oxide film 12 of the bond wafer 10, or both wafers can be subjected to the plasma treatment.
  • the treatment surfaces are activated by increasing OH groups and the wafers can be firmly bonded to each other by hydrogen bonding or the like at the time of bonding.
  • the bonding surface 13 of the bond wafer 10 and the bonding surface 23 of the base wafer 20 are adhered to each other and bonded together. In this way, if the wafers are brought into close contact with each other using, for example, reduced pressure or normal pressure as the bonding surface, the surfaces subjected to the plasma treatment can be bonded sufficiently firmly without performing high-temperature processing or the like.
  • the bond wafer 10 is peeled off by the ion implantation layer 11 to produce a bonded wafer 30 in which the thin film 31 is formed on the base wafer 20 with the oxide film 12 interposed therebetween.
  • the bond wafer is peeled off by heat treatment.
  • the heat treatment is performed by directly putting the bonded wafers into a heat treatment furnace in which the furnace temperature is set to a constant temperature of less than 475 ° C. without a temperature raising step, and at the constant temperature.
  • the bond strength increases during the temperature rise.
  • defects at the bonding interface also grow at the same time. I can't.
  • the furnace temperature is 475 ° C. or higher, the temperature is high, so that a temperature distribution is generated in the wafer surface, and peeling occurs gradually in the surface, and voids are likely to be generated. Therefore, the set temperature in the furnace is less than 475 ° C.
  • the lower limit of the furnace set temperature is not particularly limited, but it is preferable to set the temperature higher than 350 ° C. in order to cause peeling only by heat treatment.
  • a constant heat treatment temperature can be set to 400 ° C. or higher and 450 ° C. or lower.
  • the heat treatment temperature is lower than 400 ° C., heat treatment for several tens of hours or more is necessary for peeling, and mechanical external force needs to be applied to the ion implantation layer, so that the efficiency is not good and the production is inexpensive. It is preferable to set it as 400 degreeC or more.
  • the temperature is preferably set to 450 ° C. or lower. Under these conditions, generation of voids can be reliably suppressed.
  • the bonded wafer can be taken out of the heat treatment furnace at the temperature at the peeling heat treatment without performing the temperature lowering step.
  • the temperature at the time of taking out the bonded wafer after the peeling heat treatment is arbitrary and is not particularly limited, but if it is the same as the temperature at the peeling heat treatment, there is no need to lower the temperature, and the heat treatment process should be simplified. Manufacturing costs can be reduced.
  • Example 1 A plurality of bond wafers and base wafers made of a silicon single crystal having a diameter of 300 mm were prepared, and a silicon oxide film having a thickness of 20 nm was grown only on the bond wafer by 950 ° C. dry oxidation. Thereafter, hydrogen ions were implanted into one surface of the bond wafer through a silicon oxide film. The injection conditions were 50 keV and 5 ⁇ 10 16 atoms / cm 2 .
  • the base wafer to be bonded to the bond wafer was subjected to nitrogen plasma treatment (room temperature, gas flow rate 115 sccm, pressure 0.4 Torr (53.3 Pa), output 100 W, 15 seconds). Thereafter, the bond wafer and the base wafer were washed, and then bonded at room temperature.
  • the bonded wafer is directly and separately put into a heat treatment furnace set at 400 ° C. and 450 ° C. as a peeling heat treatment (no heating step), and heat treatment is performed for 6 hours and 3 hours, respectively.
  • a peeling heat treatment no heating step
  • the extraction temperature from the heat treatment furnace was the same as the heat treatment temperature.
  • defects on the SOI surface (thin film) of the bonded SOI wafer after peeling were visually observed. The results are shown in Table 1.
  • the void generation rate (number of SOI wafers with one or more voids / total number of SOI wafers) is 20 at 400 ° C. %, 450 ° C. was 0%.
  • the bonded wafer of Comparative Example 1 had defects on all SOI wafer surfaces. When the defects were observed with a microscope, it was observed that the voids were continuously linear, and the number of occurrences was higher as the heat treatment temperature was higher.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

　本発明は、ボンドウェーハ内部にイオン注入層を形成し、ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいはシリコン酸化膜を介して貼り合わせた後、剥離熱処理を行う貼り合わせウェーハの製造方法において、イオン注入層形成後、貼り合わせの前に、ボンドウェーハとベースウェーハの少なくとも一方の貼り合わせ面に対してプラズマ処理を施し、かつ剥離熱処理は、炉内温度が４７５℃未満の一定温度に設定された熱処理炉内に貼り合わせたウェーハを昇温工程なしで直接投入し、前記一定温度で熱処理する貼り合わせウェーハの製造方法である。これによって、シリコン単結晶からなるボンドウェーハを、直接あるいは１００ｎｍ以下と極めて薄いシリコン酸化膜を介してベースウェーハと貼り合わせる際に、貼り合わせウェーハの薄膜や貼り合わせ界面に発生する欠陥を防止できる貼り合わせウェーハの製造方法が提供される。

Description

貼り合わせウェーハの製造方法
　本発明は、イオン注入剥離法を用いた貼り合わせウェーハの製造方法に関し、典型的には、水素イオン等を注入したウェーハを他のウェーハと貼り合わせた後にイオン注入層で剥離して貼り合わせウェーハを製造する方法に関する。
　
　イオン注入剥離法により貼り合わせＳＯＩウェーハを製造する場合、絶縁膜形成、水素イオン打ち込み、貼り合わせ、剥離熱処理等の処理が必要である。剥離熱処理後のＳＯＩウェーハにはボイド、ブリスターと言われている貼り合わせ界面の欠陥の発生という問題がある。この欠陥は剥離熱処理を含めたその前工程に強く依存している。その一つの原因としては、各工程中に付着するパーティクルがあげられる。特に埋め込み酸化膜（ＢＯＸ）が薄くなればなるほど欠陥は多発する傾向がある。
　ＳＯＩウェーハを作製する場合、ＢＯＸが１００ｎｍ以下と薄くなると欠陥の数が増える傾向があり、またＢＯＸが１００ｎｍ以上の厚い場合でも剥離熱処理を含めた前工程でのパーティクル等が起因になり欠陥が発生する。
　これらの欠陥としては、剥離面（ＳＯＩ表面）の目視観察でもわかるブリスター、ボイド及びパーティクルカウンターで検出されるＬＰＤ（Ｌｉｇｈｔ　Ｐｏｉｎｔ　Ｄｅｆｅｃｔ）等がある。しかしＬＰＤもＳＥＭ等で観察すると実態は小さなボイドであった。これらの欠陥は、より少なく、可能ならばできる限り無くす必要があり、特に欠陥が発生しやすいＢＯＸが薄いＳＯＩウェーハや、ＢＯＸのない直接接合ウェーハの欠陥を少なくする必要があった。
　欠陥を少なくするために、水素イオンの打ち込み深さを深くしてＳＯＩ層を厚くすることによって剛性を高める方法もあるが、ＢＯＸが薄くなるとその効果は充分ではない。また水素イオンを深く注入すると後工程で犠牲酸化等によりＳＯＩ層の厚さを減少させる量が多くなるためプロセス時間が長くなり、またＳＯＩ膜厚分布は悪化する傾向があった。
　また、欠陥を少なくする別の方法としては、貼り合わせ面をプラズマにさらすプラズマ処理を行うことによって貼り合わせ面を活性化し、貼り合わせ強度を向上させる方法もある。例えば、特許文献１には、プラズマ処理して酸化膜を形成し、その表面を純水洗浄し乾燥して貼り合わせる方法が記載されている（特許文献１参照）。
　しかし、このような方法で貼り合わせウェーハを製造しても、貼り合わせ界面の欠陥（ボイドやブリスター）の低減は十分なものではなかった。
　特に、貼り合わせ面に介在させるシリコン酸化膜の厚さが１００ｎｍ以下の場合や、酸化膜を介在させずに直接接合する場合は、貼り合わせ界面の欠陥（ボイドやブリスター）の低減は困難であった。そこで、一旦、１００ｎｍを超える酸化膜を形成して貼り合わせ、ボンドウェーハの薄膜化を行った後に不活性ガス雰囲気下で高温熱処理を行うことによってシリコン酸化膜（埋め込み酸化膜（ＢＯＸ））の厚さを低減する方法が用いられることがあった（特許文献２参照）。
　
特開平５－８２４０４号公報 特開２００４－２２１１９８号公報
　そこで本発明は、上記問題点に鑑みてなされたものであって、シリコン単結晶からなるボンドウェーハを、直接あるいは１００ｎｍ以下と極めて薄いシリコン酸化膜を介してベースウェーハと貼り合わせる際に、貼り合わせウェーハの薄膜や貼り合わせ界面に発生する欠陥を防止することができる貼り合わせウェーハの製造方法を提供することを目的とする。
　上記課題を解決するため、本発明では、少なくとも、シリコン単結晶からなるボンドウェーハの表面から水素イオンまたは希ガスイオンの少なくとも一種類のガスイオンをイオン注入して前記ボンドウェーハ内部にイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいはシリコン酸化膜を介して貼り合わせた後、剥離熱処理を行うことによって前記イオン注入層で前記ボンドウェーハを剥離させて貼り合わせウェーハを製造する貼り合わせウェーハの製造方法において、前記イオン注入層形成後、前記貼り合わせの前に、前記ボンドウェーハと前記ベースウェーハの少なくとも一方の貼り合わせ面に対してプラズマ処理を施し、かつ前記剥離熱処理は、炉内温度が４７５℃未満の一定温度に設定された熱処理炉内に貼り合わせたウェーハを昇温工程なしで直接投入し、前記一定温度で熱処理するものとすることを特徴とする貼り合わせウェーハの製造方法を提供する。
　本発明は貼り合わせ前のウェーハ表面にプラズマ処理を行うことと、昇温工程の無い４７５℃未満の一定温度での剥離熱処理を組み合わせることを主な特徴とする。
　このように、ウェーハを直接あるいはシリコン酸化膜を介して貼り合わせる際に、貼り合わせ前のウェーハの少なくとも一方にプラズマ処理を行うことで、貼り合わせ強度を高める。更に、昇温工程のない一定温度での剥離熱処理を行うことによって、結合強度の急激な上昇とともにボイドの要因となる欠陥の成長を抑制（消滅）することができる。また剥離熱処理の際に、温度を４７５℃以上に設定するとかえってボイドが発生しやすくなるので、剥離熱処理温度を４７５℃未満にする。これによって貼り合わせ界面にボイドが発生することを抑制することができ、従って貼り合わせウェーハの薄膜や貼り合わせ界面に欠陥が発生することを抑制できる。
　また、前記剥離熱処理の一定温度を、４００℃以上４５０℃以下とすることが好ましい。
　剥離熱処理の温度が４００℃未満の場合、剥離を発生させるために数１０時間以上の長時間を必要としたり、イオン注入層に外力を加える必要が生じるため、効率が低下する。
　また、４５０℃以下の温度範囲とすれば、ボイドの発生率が急激に増加することもないので、上限温度を４５０℃以下とすれば、確実にボイドの発生を抑制することができる。
　また、前記一定温度で熱処理した後に前記熱処理炉から前記貼り合わせウェーハを取り出す際の温度を、前記剥離熱処理の際の温度と同一温度とすることが好ましい。
　一定温度で熱処理した後は、貼り合わせたウェーハは既に剥離が生じており、熱処理炉から取り出す際の温度は特に限定されるものではない。しかし、剥離熱処理の温度と同一温度とすれば、降温工程を省略することができるので効率的であり、製造コストを低減させることができる。
　また、前記シリコン酸化膜の厚さを、１００ｎｍ以下とすることが好ましい。
　上述のように本発明の貼り合わせウェーハの製造方法によれば、貼り合わせウェーハの薄膜側に欠陥が発生することを抑制でき、シリコン酸化膜の厚さが１００ｎｍ以下と薄い場合にも、貼り合わせ界面にボイドやブリスターが発生することを抑制することができる。
　以上説明したように、昇温工程を有する従来行われていたような剥離熱処理の場合、昇温中に結合強度が高まるが、その間にボイドの要因となる界面の欠陥の成長も同時に生ずるため、ボイドの低減には繋がらない。しかし、本発明のように、貼り合わせ面へのプラズマ活性化処理に加えて昇温工程のない一定温度での剥離熱処理を行うことによって、結合強度の急激な上昇とともにボイドの要因となる欠陥の成長を抑制（消滅）する様に作用するため、これによって貼り合わせ界面のボイドやブリスターを十分に低減することができる。
　また剥離熱処理時の一定温度を４７５℃未満にすることによって、ウェーハを熱処理炉に投入する際の温度が高くなることによってウェーハ面内の温度分布が大きくなることを抑制し、剥離が面内で段階的に生ずることを抑制することができる。
　そしてこれらの効果によって貼り合わせウェーハの薄膜や貼り合わせ界面に欠陥が発生することを抑制することができる。
　
本発明の貼り合わせウェーハの製造方法の工程の一例を示すフロー図である。
　以下、本発明についてより具体的に説明する。
　前述のように、シリコン単結晶からなるボンドウェーハを、直接あるいは１００ｎｍ以下と極めて薄いシリコン酸化膜を介してベースウェーハと貼り合わせる際に、貼り合わせウェーハの薄膜および貼り合わせ界面に発生する欠陥を防止することができる貼り合わせウェーハの製造方法の開発が待たれていた。
　通常、イオン注入剥離法で剥離熱処理を行う際には、例えば特開２００３－３４７５２６号等に記載されている様に、３５０℃程度の低温に保持された熱処理炉に貼り合わせたウェーハを投入し、５００℃以上の温度に昇温して所定時間保持する方法が行われる。
　しかし貼り合わせ前のウェーハの少なくとも一方をプラズマ処理することで貼り合わせ強度を高めた場合でも、シリコン単結晶ウェーハを直接あるいは１００ｎｍ以下のシリコン酸化膜を介して貼り合わせる場合には、このような昇温工程を行う熱処理を行うとボイドやブリスターを十分に低減することはできない。
　そこで、本発明者らは鋭意検討を重ねた結果、貼り合わせ前のウェーハの貼り合わせ面にプラズマ処理を行って貼り合わせ強度を増加させ、かつ貼り合わせたウェーハの投入温度とアニール温度が同一の剥離熱処理を行い、且つその温度を４７５℃以下とすることによって、結合強度の急激な上昇とともにボイドの要因となる欠陥の成長を抑制（消滅）できることを発見し、本発明を完成させた。
　以下、本発明について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。図１は本発明の貼り合わせウェーハの製造方法の工程の一例を示したフロー図である。
　まず、図１の工程（ａ）では、ボンドウェーハ１０とベースウェーハ２０として例えば鏡面研磨されたシリコン単結晶ウェーハ２枚を用意する。
　ここで図１ではボンドウェーハ１０にだけ予め絶縁膜として酸化膜１２が形成されているが、酸化膜１２はベースウェーハ２０にだけ形成されていてもよいし、両ウェーハに形成されていてもよい。また両ウェーハともに酸化膜が形成されていなく、直接貼り合わされる場合もある。これらは目的に応じて適宜選択される。
　このとき形成させる酸化膜としては、例えば熱酸化膜、ＣＶＤ酸化膜等を形成させることができる。なお、それぞれのウェーハに形成される酸化膜は、裏面も含めたウェーハの全面に形成される他、貼り合わせ面のみに形成されていてもよい。
　また、形成される酸化膜の厚さを１００ｎｍ以下とすることができる。
　本発明の貼り合わせウェーハの製造方法は、貼り合わせ界面でのボイドやブリスターの発生を抑制することができるものであるため、貼り合わせ面のシリコン酸化膜の厚さが１００ｎｍ以下と薄く、欠陥が発生し易い場合であっても、貼り合わせウェーハの薄膜や貼り合わせ界面に欠陥が発生することを抑制することができ、好適である。尚、ＳＯＩウェーハを製造する場合、酸化膜の下限は、絶縁性が保てなくなる恐れがあるので、５ｎｍとすることが望ましい。
　次に工程（ｂ）では、ボンドウェーハ１０の酸化膜１２の表面（貼り合わせ面１３）から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してウェーハ内部にイオン注入層１１を形成する。この際、注入エネルギー、注入線量、注入温度等その他のイオン注入条件は、所定の厚さの薄膜を得ることができるように適宜選択することができる。
　工程（ｃ）では、ベースウェーハ２０の貼り合わせ面２３にプラズマ処理を施してプラズマ処理面とする。
　ここで、ボンドウェーハ１０の酸化膜１２にだけプラズマ処理を施すこともできるし、両ウェーハにプラズマ処理を施すこともできる。酸化膜を介さずに直接貼り合わせる場合も、もちろんボンドウェーハとベースウェーハのどちらか一方の貼り合わせ面にだけプラズマ処理を施すことができるし、両ウェーハの貼り合わせ面に処理を施すこともできる。
　このように、プラズマ処理を行うことで処理面はＯＨ基が増加するなどして活性化し、貼り合わせの際に、水素結合等によりウェーハ同士を強固に貼り合わせることができる。
　工程（ｄ）では、ボンドウェーハ１０の貼り合わせ面１３とベースウェーハ２０の貼り合わせ面２３とを密着させて貼り合わせる。
　このように、プラズマ処理を施した表面を貼り合わせ面として、例えば減圧又は常圧下で、両ウェーハを密着させれば、高温処理等を施さなくても十分に強固に貼り合わせることができる。
　工程（ｅ）では、ボンドウェーハ１０をイオン注入層１１にて剥離して、ベースウェーハ２０上に酸化膜１２を介して薄膜３１が形成された貼り合わせウェーハ３０を作製する。
　このボンドウェーハの剥離は、熱処理で行う。
　そしてこの熱処理は、貼り合わせたウェーハを、４７５℃未満の一定温度に炉内温度を設定した熱処理炉に昇温工程なしで直接投入して、当該一定温度で行うものとする。
　熱処理時に炉内温度を昇温させてウェーハ温度を徐々に上昇させると昇温中に結合強度が増加するが、それとともに、貼り合わせ界面の欠陥も同時に成長するため、欠陥の低減を達成することができない。しかし、昇温工程なしで剥離熱処理温度まで貼り合わせたウェーハの温度を一気に上げることで、貼り合わせ界面の欠陥の成長を抑制するとともに結合強度を増加させることができる。
　また、炉内温度を４７５℃以上とすると、温度が高いため、ウェーハ面内に温度分布が発生し、これによって剥離が面内で段階的に起こってかえってボイドが発生しやすくなる。そこで炉内設定温度は４７５℃未満とする。炉内設定温度の下限は特に限定されないが、熱処理のみで剥離を発生させるためには、３５０℃より高い温度とすることが好ましい。
　ここで、この剥離熱処理は、一定熱処理温度を４００℃以上４５０℃以下とすることができる。
　熱処理温度が４００℃未満の場合、剥離するために数１０時間以上の熱処理が必要であったり、機械的外力をイオン注入層に加える必要があるため、効率が良くなく、安価に製造するために４００℃以上とすることが好ましい。
　更に、４５０℃を超える場合、ボイドの発生確率が上昇することがあるため、４５０℃以下とすることが好ましく、この条件であれば、ボイドの発生を確実に抑制することができる。
　そして、剥離熱処理後に、降温工程を行わずに、剥離熱処理時の温度のままで貼り合わせウェーハを熱処理炉から取り出すことができる。
　剥離熱処理後に貼り合わせたウェーハを取り出す際の温度は任意で有り、特に限定されるものではないが、剥離熱処理時の温度と同じであれば、降温する必要が無く、熱処理工程を簡略化することができ、製造コストを削減することができる。
　このように、本発明によれば、薄膜および貼り合わせ界面に欠陥がほとんど発生していない貼り合わせウェーハを製造することができる。
　
　以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
　（実施例１）
　直径３００ｍｍのシリコン単結晶からなるボンドウェーハとベースウェーハを複数枚用意して、ボンドウェーハのみに厚さ２０ｎｍのシリコン酸化膜を９５０℃ドライ酸化により成長させた。
　その後、ボンドウェーハの一方の表面にシリコン酸化膜を通して水素イオンを打ち込んだ。注入条件は５０ｋｅＶ、５×１０１６ａｔｏｍｓ／ｃｍ２で行った。
　そしてボンドウェーハと貼り合わせを行うベースウェーハに対して、窒素プラズマ処理（室温、ガス流量１１５ｓｃｃｍ、圧力０．４Ｔｏｒｒ（５３．３Ｐａ）、出力１００Ｗ、１５秒）を施した。その後ボンドウェーハとベースウェーハを洗浄した後、室温で貼り合わせを行った。
　その後、剥離熱処理として４００℃、４５０℃に設定された熱処理炉内に貼り合わせウェーハを別個で直接投入（昇温工程なし）し、熱処理時間をそれぞれ６時間、３時間として熱処理を行い、ボンドウェーハを剥離した。熱処理炉からの取り出し温度は、熱処理温度と同一温度とした。
　そして剥離後の貼り合わせＳＯＩウェーハのＳＯＩ表面（薄膜）の欠陥を目視により観察した。その結果を表１に示す。
　
　（比較例１）
　剥離熱処理温度を４７５℃、５００℃、５５０℃、６００℃とし、熱処理時間をそれぞれ１時間、３０分、３０分、３０分とした以外は、実施例１と同一条件でＳＯＩウェーハを作製し、同様にＳＯＩ表面（薄膜）の状態を目視により観察した。その結果も表１に示す。
Figure JPOXMLDOC01-appb-T000001
　実施例１の剥離後の貼り合わせＳＯＩウェーハのＳＯＩ表面の欠陥を目視により観察した結果、ボイドの発生率（１個以上ボイドが発生したＳＯＩウェーハ枚数／全ＳＯＩウェーハ枚数）は、４００℃は２０％、４５０℃は０％であった。
　これに対して比較例１の貼り合わせウェーハは、すべてのＳＯＩウェーハ表面に欠陥が発生していた。そして、その欠陥を顕微鏡により観察するとボイドが連続して線状になっているのが観察され、またその発生数は熱処理温度が高いほど多かった。
　
　（比較例２）
　剥離熱処理として、昇温工程のある熱処理（３５０℃の熱処理炉に投入し、ウェーハが３５０℃に達するまで保持してから５℃／分の昇温工程を経て、４００℃、４５０℃、５００℃、５５０℃、６００℃の熱処理温度でそれぞれ６時間、３時間、３０分、３０分、３０分の熱処理時間）とした以外は、実施例１と同一条件でＳＯＩウェーハを作製し、ＳＯＩ表面を目視により観察した。
　
　（比較例３）
　剥離熱処理として、昇温工程のある熱処理（３５０℃の熱処理炉に投入し、直ちに５℃／分の昇温工程を経て、４００℃、４５０℃、５００℃、５５０℃、６００℃の熱処理温度でそれぞれ６時間、３時間、３０分、３０分、３０分の熱処理時間）とした以外は、実施例１と同一条件でＳＯＩウェーハを作製し、ＳＯＩ表面を目視により観察した。
　比較例２、比較例３の結果を表２に示す。
Figure JPOXMLDOC01-appb-T000002
　表２に示したように、比較例２，３の貼り合わせウェーハは欠陥が発生したものが多く、剥離熱処理温度が４７５℃未満であっても、昇温工程がある場合はボイドやブリスターの発生を抑制できず、結果として貼り合わせウェーハの薄膜に欠陥が発生し易くなることが判った。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (4)

  1. 　少なくとも、シリコン単結晶からなるボンドウェーハの表面から水素イオンまたは希ガスイオンの少なくとも一種類のガスイオンをイオン注入して前記ボンドウェーハ内部にイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいはシリコン酸化膜を介して貼り合わせた後、剥離熱処理を行うことによって前記イオン注入層で前記ボンドウェーハを剥離させて貼り合わせウェーハを製造する貼り合わせウェーハの製造方法において、
    　前記イオン注入層形成後、前記貼り合わせの前に、前記ボンドウェーハと前記ベースウェーハの少なくとも一方の貼り合わせ面に対してプラズマ処理を施し、
    　かつ前記剥離熱処理は、炉内温度が４７５℃未満の一定温度に設定された熱処理炉内に貼り合わせたウェーハを昇温工程なしで直接投入し、前記一定温度で熱処理するものとすることを特徴とする貼り合わせウェーハの製造方法。
    　
  2. 　前記剥離熱処理の一定温度を、４００℃以上４５０℃以下とすることを特徴とする請求項１に記載の貼り合わせウェーハの製造方法。
    　
  3. 　前記一定温度で熱処理した後に前記熱処理炉から前記貼り合わせウェーハを取り出す際の温度を、前記剥離熱処理の際の温度と同一温度とすることを特徴とする請求項１または請求項２に記載の貼り合わせウェーハの製造方法。
    　
  4. 　前記シリコン酸化膜の厚さを、１００ｎｍ以下とすることを特徴とする請求項１ないし請求項３のいずれか１項に記載の貼り合わせウェーハの製造方法。
PCT/JP2009/003708 2008-09-19 2009-08-04 貼り合わせウェーハの製造方法 Ceased WO2010032366A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP09814212A EP2325868A4 (en) 2008-09-19 2009-08-04 METHOD OF PRODUCING COATED WAFER
US13/060,558 US20110151643A1 (en) 2008-09-19 2009-08-04 Method for manufacturing bonded wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008241378A JP5263509B2 (ja) 2008-09-19 2008-09-19 貼り合わせウェーハの製造方法
JP2008-241378 2008-09-19

Publications (1)

Publication Number Publication Date
WO2010032366A1 true WO2010032366A1 (ja) 2010-03-25

Family

ID=42039218

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/003708 Ceased WO2010032366A1 (ja) 2008-09-19 2009-08-04 貼り合わせウェーハの製造方法

Country Status (4)

Country Link
US (1) US20110151643A1 (ja)
EP (1) EP2325868A4 (ja)
JP (1) JP5263509B2 (ja)
WO (1) WO2010032366A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2025517773A (ja) * 2022-05-18 2025-06-10 コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ 層をソース基板から目的基板に移す方法
JP2025517772A (ja) * 2022-05-18 2025-06-10 コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ 層をソース基板から目的基板に移す方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8557679B2 (en) 2010-06-30 2013-10-15 Corning Incorporated Oxygen plasma conversion process for preparing a surface for bonding
JP2013143407A (ja) * 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法
JP6500845B2 (ja) * 2016-06-14 2019-04-17 信越半導体株式会社 貼り合わせウェーハの製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582404A (ja) 1991-09-19 1993-04-02 Nippondenso Co Ltd シリコン基板の接合方法
JPH08250508A (ja) * 1995-03-09 1996-09-27 Asahi Kasei Micro Syst Kk 半導体ウエハーの熱処理方法
JP2001274368A (ja) * 2000-03-27 2001-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2003347526A (ja) 2002-05-02 2003-12-05 Soi Tec Silicon On Insulator Technologies 材料の二層を剥離する方法
JP2004214399A (ja) * 2002-12-27 2004-07-29 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法およびウェーハ剥離熱処理装置
JP2004221198A (ja) 2003-01-10 2004-08-05 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
WO2005024918A1 (ja) * 2003-09-08 2005-03-17 Sumco Corporation Ｓｏｉウェーハおよびその製造方法
JP2007157952A (ja) * 2005-12-05 2007-06-21 Sumco Corp 貼合せ基板の製造方法及びこの方法により製造された貼合せ基板
JP2008066500A (ja) * 2006-09-07 2008-03-21 Sumco Corp 貼り合わせウェーハおよびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1662549B1 (en) * 2003-09-01 2015-07-29 SUMCO Corporation Method for manufacturing bonded wafer
US7713838B2 (en) * 2003-09-08 2010-05-11 Sumco Corporation SOI wafer and its manufacturing method
JP4730581B2 (ja) * 2004-06-17 2011-07-20 信越半導体株式会社 貼り合わせウェーハの製造方法
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582404A (ja) 1991-09-19 1993-04-02 Nippondenso Co Ltd シリコン基板の接合方法
JPH08250508A (ja) * 1995-03-09 1996-09-27 Asahi Kasei Micro Syst Kk 半導体ウエハーの熱処理方法
JP2001274368A (ja) * 2000-03-27 2001-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2003347526A (ja) 2002-05-02 2003-12-05 Soi Tec Silicon On Insulator Technologies 材料の二層を剥離する方法
JP2004214399A (ja) * 2002-12-27 2004-07-29 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法およびウェーハ剥離熱処理装置
JP2004221198A (ja) 2003-01-10 2004-08-05 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
WO2005024918A1 (ja) * 2003-09-08 2005-03-17 Sumco Corporation Ｓｏｉウェーハおよびその製造方法
JP2007157952A (ja) * 2005-12-05 2007-06-21 Sumco Corp 貼合せ基板の製造方法及びこの方法により製造された貼合せ基板
JP2008066500A (ja) * 2006-09-07 2008-03-21 Sumco Corp 貼り合わせウェーハおよびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2325868A4 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2025517773A (ja) * 2022-05-18 2025-06-10 コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ 層をソース基板から目的基板に移す方法
JP2025517772A (ja) * 2022-05-18 2025-06-10 コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ 層をソース基板から目的基板に移す方法
JP7703798B2 (ja) 2022-05-18 2025-07-07 コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ 層をソース基板から目的基板に移す方法
JP7703797B2 (ja) 2022-05-18 2025-07-07 コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ 層をソース基板から目的基板に移す方法

Also Published As

Publication number Publication date
US20110151643A1 (en) 2011-06-23
EP2325868A4 (en) 2011-09-28
EP2325868A1 (en) 2011-05-25
JP5263509B2 (ja) 2013-08-14
JP2010073988A (ja) 2010-04-02

Similar Documents

Publication Publication Date Title
JP5230601B2 (ja) 低温熱処理を用いて基板を組み立てる方法
JP6443394B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
TW200416813A (en) Method of producing SOI wafer and SOI wafer
JP2006005127A (ja) 貼り合わせウェーハの製造方法
JP6056516B2 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
KR100890792B1 (ko) 결합 계면 안정화를 위한 열처리
KR101559973B1 (ko) 접합 웨이퍼의 제조방법
JP5263509B2 (ja) 貼り合わせウェーハの製造方法
KR101380514B1 (ko) 반도체 기판의 제조 방법
CN101179014A (zh) 半导体衬底的制造方法
CN102224568B (zh) 贴合晶片的制造方法
CN101188190A (zh) Soq基板以及soq基板的制造方法
JP5239183B2 (ja) Ｓｏｉウェーハ及びその製造方法
JP5292810B2 (ja) Ｓｏｉ基板の製造方法
KR102317552B1 (ko) 접합 soi 웨이퍼의 제조방법
JP2011151267A (ja) 貼り合わせウェーハの製造方法
JP2010040608A (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2009252948A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09814212

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13060558

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2009814212

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE