WO2010061656A1 - 表示装置およびその駆動方法 - Google Patents

Abstract

　本発明の表示装置の液晶パネルには、時分割駆動のためのスイッチ素子（ＳＷ１ａ，ＳＷ１ｂ，…）を含む接続切換回路（５０１）が形成されており、これらのスイッチ素子は２つずつ対をなして並列に映像信号線（ＳＬ１，ＳＬ２，…）の１つに接続されている。これら１対のスイッチ素子は同時にオンされるとともに、対応する映像信号線の充電期間終了により一方のスイッチ素子がオフされる直前に他方のスイッチ素子のみがオフされる。このことにより駆動能力を保ちつつ、トランジスタであるスイッチ素子の一方によるフィールドスルー現象の影響を解消するとともに、寄生容量が小さく形成されていることよって他方のスイッチ素子によるフィールドスルー現象の影響を抑制することができる。

Description

表示装置およびその駆動方法

　本発明は、アクティブマトリクス型の表示装置に関し、更に詳しくは、点順次駆動方式、相展開駆動方式、および映像信号線時分割駆動方式などを採用した表示装置であって、表示すべき画像を形成するための複数の画素形成部に映像信号を伝達するための多数の映像信号線に対してスイッチ素子を介して順に駆動回路から映像信号が出力される表示装置およびその駆動方法に関する。

　一般に、アクティブマトリクス型の液晶表示装置は、液晶層を挟持する２枚の基板を含む表示部としての液晶パネルを備えており、当該２枚の基板のうち一方の基板には、映像信号線としての複数のデータ線と走査信号線としての複数のゲート線とが格子状に配置され、それら複数のデータ線とゲート線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部が設けられている。各画素形成部は、液晶パネル上に画像表示を行うための構成要素であって、ゲート線にゲート端子が接続されデータ線にソース端子が接続されたスイッチング素子であるＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）と、そのＴＦＴのドレイン端子に接続された画素電極とを含む。

　このようなアクティブマトリクス型液晶表示装置は、その液晶パネルのデータ線を駆動するデータドライバと、そのゲート線を駆動するゲートドライバと、上記共通電極を駆動するための共通電極駆動回路と、データドライバ、ゲートドライバ、および共通電極駆動回路を制御するための表示制御回路とを有している。

　ここで近年の表示装置における表示画像の高精細化の進展に伴い、例えばアクティブマトリクス型液晶表示装置のように、表示すべき画像の解像度に応じた数の信号線（列電極または行電極）を必要とする表示装置では、表示画像の高精細化に伴って単位長さ当たりの信号線数（電極数）が膨大となる。その結果、それらの信号線に信号を印加する駆動回路の実装において、駆動回路の出力端子と表示パネルの信号線との接続部のピッチ（以下「接続ピッチ」という）が極めて小さなものとなる。このような表示画像の高精細化に伴う接続ピッチの狭小化の傾向は、カラー液晶表示装置のようにＲ（赤）、Ｇ（緑）、Ｂ（青）の隣接３画素を表示単位とするカラー表示装置の場合には、映像信号線とその駆動回路（データドライバ）との接続部において特に顕著となる。

　このような問題を解決するために、２本以上の映像信号線（例えばＲ，Ｇ，Ｂの隣接３画素に対応する３本の映像信号線）を１グループとして映像信号線をグループ化し、各グループを構成する複数の映像信号線に映像信号線駆動回路の１つの出力端子を割り当て、画像表示における１水平走査期間内において全ての出力端子から一括して映像信号を出力する（いわゆる線順次駆動方式）とともに、各グループ内の映像信号線に時分割的に映像信号を印加するように構成された液晶表示装置が従来より提案されている。

　例えば、特開２０００－２９４４１号公報には、３つのアナログスイッチを制御することにより、ソースドライバの１つの出力端子に対してＲ，Ｇ，Ｂの隣接３画素に対応する３本の映像信号線を順に接続する液晶表示装置が開示されている。また、特開２００３－５１５２号公報には、ソースドライバの１つの出力端子に対してスイッチを切り替えることにより２本の映像信号線を交互に接続する液晶表示装置が開示されている。さらに、特開２００２－２４４６１９号公報には、３つのＦＥＴを制御することにより、Ｒ，Ｇ，Ｂの色を発光する３つのＬＥＤを定電流ドライバに順に接続するＬＥＤ表示装置が開示されている。

　上記のような映像信号線時分割駆動方式の液晶表示装置では、各グループを構成する映像信号線の本数すなわち切換スイッチによる時分割数に応じて、各映像信号線への充電時間が短くなり、上記時分割数をｍとすれば、各映像信号線の充電時間は映像信号線時分割駆動方式でない通常の液晶表示装置の場合の１／ｍとなる。しかし、上記時分割数をｍとする切換スイッチを液晶パネル基板に形成することにより、映像信号線駆動回路の出力端子と映像信号線との接続ピッチを通常の液晶表示装置の場合のｍ倍にすることができる。また、このような構成により、１つの液晶パネルの駆動に複数の集積回路チップ（ＩＣチップ）からなる映像信号線駆動回路が使用される場合には、そのチップの個数を減らすことができる。このような映像信号線時分割駆動方式による利点は広く知られており、このための映像信号線のグループ化は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の隣接３画素に映像信号を伝達する３本の映像信号線を１グループとしてグループ化されることが多い。

　また、上記アクティブマトリクス型液晶表示装置のように、表示すべき画像の解像度に応じた数のデータ線またはゲート線（列電極または行電極）を必要とする表示装置では、上記のような線順次駆動方式を採用せず、各映像信号線を順番に駆動するいわゆる点順次駆動方式を採用する場合がある。この点順次駆動方式は、装置構成を簡単なものとすることができる利点を有している。もっともこの点順次駆動方式は、表示画像の高精細化に伴って、各データ線に対して与えるべき映像信号をサンプリングする時間が短くなることがあり、また各データ線に上記映像信号を与える時間（充電時間）が短くなることがある。

　そこで点順次駆動方式の場合よりも装置構成は複雑となるが、上記サンプリング時間および充電時間を長くするため、いわゆる相展開駆動方式（相展開処理方式）が採用されることがある。この相展開処理とは、周波数の高い画像信号の表す画像を適切に表示するために、画像を示す信号の１ドット当たりまたは１画素当たりの持続期間（以下「１ドット当たりの信号持続期間」または「１画素当たりの信号持続期間」という）を長くして、液晶パネルに供給する画像信号の周波数を低くする処理をいう。なお、１ドット当たりの信号持続期間がドットクロックの（パルス繰り返し）周期のｎ倍となるように相展開処理が施されたとき、その処理を「ｎ相展開」という。

　図８は、２相展開が行われる液晶表示装置におけるデータ線を駆動する回路であるデータドライバの部分構成図である。このデータドライバには、所定の相展開回路にてＲ（赤）、Ｇ（緑）、Ｂ（青）の各色につき２相展開が施されて生成されたアナログビデオ信号ＡＶが６本の信号線によって供給される。シフトレジスタ９１は、入力端から出力端の順に、各フリップフロップ回路ＦＦ１、ＦＦ２、・・・からサンプリングパルスを順次に出力する。これによって図中のアナログスイッチがオンされることにより、相展開回路から送られるアナログビデオ信号ＡＶがカラー画素２つ分ずつ液晶パネルの対応する映像信号線に供給され、画像表示が行われる（ここで、１つのカラー画素は、隣接するＲ、Ｇ、Ｂ各色を表示する３つの画素形成部により表示されるものとする）。

　例えば、特開平５－２１０３６号公報には、４相展開を行う液晶表示装置の構成が開示されている。また、特開平１－２０２７９３号公報には、偶数列の画素に繋がる信号ラインと、奇数列の画素に繋がる信号ラインとを２つに分け、パネルの異なる側からそれぞれを駆動する液晶表示装置の構成が開示されている。
考えられる。

日本特開２０００－２９４４１号公報 日本特開２００３－５１５２号公報 日本特開２００２－２４４６１９号公報 日本特開平５－２１０３６号公報 日本特開平１－２０２７９３号公報

　上記の映像信号線時分割駆動方式または相展開駆動方式の表示装置に含まれる各映像信号線に繋がる切換スイッチ（アナログスイッチ）は、典型的には電界効果トランジスタであり、そのゲート・ドレイン間に寄生容量Ｃｇｄを有している。そのことから、このトランジスタをオン状態からオフ状態に切り替えるときに、ドレイン端子の電圧Ｖｄは寄生容量により変動する。この現象はフィールドスルー現象と呼ばれる。この現象は上記表示装置においては、トランジスタがオンされるときに映像信号線に繋がる容量とトランジスタのゲート・ドレイン間の寄生容量Ｃｇｄとに充電された電荷が、ゲート端子の電位低下によりトランジスタのオフ時まで再配分されるため、このときのドレイン端子に接続される映像信号線の電位が低下する現象として現れる。したがって、この寄生容量Ｃｇｄを小さくすればフィールドスルー現象を抑制することができる。

　しかし、この寄生容量Ｃｇｄを小さくするためにはトランジスタのチャネル幅を小さくすることが必要であるが、チャネル幅を小さくするとトランジスタの駆動能力が低下するため、映像信号線の電位を所定の時間内に所望の電位まで到達させることができなくなる問題点がある。特に、微結晶シリコン（μｃ－Ｓｉ）やアモルファスシリコン（ａ－Ｓｉ）、または酸化亜鉛（ＺｎＯ）等の酸化物半導体などを使用したＴＦＴは、移動度が比較的小さいため、画像表示のための十分な駆動能力を得るためには、そのチャネル幅を比較的大きくする必要があり、結果的に寄生容量Ｃｇｄが大きくなってしまう。

　また、上記の映像信号線時分割駆動方式または相展開駆動方式の表示装置に含まれる各映像信号線に繋がる切り換えスイッチまたはアナログスイッチは、画素形成部に含まれるＴＦＴよりもはるかに多くの回数でオンオフされるので、その使用可能期間（素子寿命）が短くなってしまう。この短い寿命は、ＴＦＴのゲート端子に同符号の電圧をかけ続けることによる閾値電圧の（正常範囲外への）シフトの形で現れることが多い。なおアモルファスシリコンを使用したＴＦＴはこのようなシフト現象が特に現れやすい。

　そこで本発明では、上記のような映像信号線時分割駆動方式や相展開方式などを採用する表示装置であって、各映像信号線に繋がるスイッチに使用されるトランジスタのオン・オフにより生じる問題点であるフィールドスルー現象による映像信号線の電位低下を抑制し、または当該トランジスタのオン・オフにより生じる問題点である短い素子寿命を延長する動作が行われる表示装置およびその駆動方法を提供することを目的とする。

　本発明の第１の局面は、表示すべき画像を形成する複数の画素形成部と、前記表示すべき画像を表す信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の表示装置であって、
　前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
　前記複数の映像信号線のそれぞれに対応して設けられ並列に接続される複数のスイッチ素子を複数組含み、前記表示すべき画像を表す信号として入力される画像信号を前記複数のスイッチ素子を介して所定の順番で印加することにより前記複数の映像信号線を駆動する映像信号線駆動回路と、
　同一組の複数のスイッチ素子の少なくとも１つが、対応する映像信号線に対応する画像信号が与えられるために必要な期間中オンされ、かつ同一組の複数のスイッチ素子のうちの一部のスイッチ素子がオフされる時点と、残りのスイッチ素子がオフされる時点とが異なるよう、前記複数のスイッチ素子を制御する表示制御回路と
を備えることを特徴とする。

　本発明の第２の局面は、本発明の第１の局面において、
　前記映像信号線駆動回路は、
　　前記複数の映像信号線をグループ化することにより得られる複数の映像信号線群それぞれ対応する複数の出力端子を有し、各出力端子に対応する映像信号線群によって伝達されるべき映像信号を所定期間内における時分割で当該出力端子から出力する映像信号出力回路と、
　　前記映像信号出力回路の各出力端子を当該出力端子に対応する映像信号線群内のいずれかの映像信号線に接続することにより、接続された当該映像信号線と前記走査信号線駆動回路により選択される走査信号線とに繋がる画素形成部に前記映像信号を与えると共に、各出力端子が接続される映像信号線を当該出力端子に対応する映像信号線群内で前記時分割に応じて切り換える前記スイッチ素子からなる接続切換回路とを含むことを特徴とする。

　本発明の第３の局面は、本発明の第２の局面において、
　前記映像信号出力回路は、所定の３原色を表示する３種類の画素形成部にそれぞれ繋がる３つの隣り合う映像信号線を１グループとして前記複数の映像信号線をグループ化することにより得られる複数の映像信号線群にそれぞれ対応する複数の出力端子を有することを特徴とする。

　本発明の第４の局面は、本発明の第１から第３までのいずれか１つの局面において、
　前記スイッチ素子は、微結晶シリコン、アモルファスシリコン、または酸化物半導体からなる半導体層を有する薄膜トランジスタであることを特徴とする。

　本発明の第５の局面は、本発明の第１から第４までのいずれか１つの局面において、
　前記表示制御回路は、水平走査期間毎に、同一組の複数のスイッチ素子が略同一時点でオンされるとともに、同一組の複数のスイッチ素子の一部が最後にオフされるよう、前記複数のスイッチ素子を制御することを特徴とする。

　本発明の第６の局面は、本発明の第５の局面において、
　前記スイッチ素子は、半導体層を有する薄膜トランジスタであり、同一組の複数のスイッチ素子のうちの最後にオフされる一部のスイッチ素子のサイズが、残りのスイッチ素子のサイズよりも小さいことを特徴とする。

　本発明の第７の局面は、本発明の第１から第４までのいずれか１つの局面において、
　前記表示制御回路は、水平走査期間毎に、同一組の複数のスイッチ素子の一部がオンされるとともに、１以上の水平走査期間毎に同一組の複数のスイッチ素子におけるオン時間の総和が全て略同一となるよう、前記複数のスイッチ素子を制御することを特徴とする。

　本発明の第８の局面は、本発明の第１から第７までのいずれか１つの局面において、
　前記表示制御回路は、同一組の前記複数のスイッチ素子に対して、オフ期間の全部または一部の期間中、オン期間に与えられるオン電位と逆符号の所定の電位を与えることを特徴とする。

　本発明の第９の局面は、本発明の第８の局面において、
　前記表示制御回路は、同一組の複数のスイッチ素子の少なくとも１つに対して、当該スイッチ素子のオフ期間の全部または一部の期間中であって、当該スイッチ素子以外の同一組の残りのスイッチ素子の１つ以上のオン期間中に、前記逆符号の所定の電位を与えることを特徴とする。

　本発明の第１０の局面は、本発明の第１から第９までのいずれか１つの局面に記載の画素形成部は、液晶素子を含むことを特徴とする、液晶表示装置である。

　本発明の第１１の局面は、表示すべき画像を形成する複数の画素形成部と、前記表示すべき画像を表す信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の表示装置を駆動する方法であって、
　前記複数の走査信号線を選択的に駆動する走査信号線駆動ステップと、
　前記複数の映像信号線のそれぞれに対応して設けられ並列に接続される複数のスイッチ素子であって複数組備えられる複数のスイッチ素子を介して、前記表示すべき画像を表す信号として入力される画像信号を所定の順番で印加することにより前記複数の映像信号線を駆動する映像信号線駆動ステップと、
　同一組の複数のスイッチ素子の少なくとも１つが、対応する映像信号線に対応する画像信号が与えられるために必要な期間中オンされ、かつ同一組の複数のスイッチ素子のうちの一部のスイッチ素子がオフされる時点と、残りのスイッチ素子がオフされる時点とが異なるよう、前記複数のスイッチ素子を制御する表示制御ステップと
を備えることを特徴とする。

　本発明の第１の局面によれば、表示制御回路における同一組の複数のスイッチ素子の少なくとも１つが、対応する映像信号線に対応する画像信号が与えられるために必要な期間中オンされ、かつ同一組の複数のスイッチ素子のうちの一部のスイッチ素子がオフされる時点と、残りのスイッチ素子がオフされる時点とが異なるよう制御されることにより、例えば点順次駆動方式、映像信号線時分割駆動方式、または相展開駆動方式などを採用する表示装置において、各映像信号線に繋がるスイッチ素子に使用されるトランジスタのオン・オフにより生じる問題点であるフィールドスルー現象による映像信号線の電位低下を抑制し、または当該トランジスタのオン・オフにより生じる問題点である短い素子寿命を延長することができる。

　本発明の第２の局面によれば、映像信号線時分割駆動方式を採用することにより、表示装置における出力端子と映像信号線との接続ピッチを広くすることができ、また映像信号線駆動回路の部品点数を小さくすることができるとともに、各映像信号線に繋がるスイッチ素子に使用されるトランジスタのオン・オフにより生じる問題点であるフィールドスルー現象による映像信号線の電位低下を抑制し、または当該トランジスタのオン・オフにより生じる問題点である短い素子寿命を延長することができる。

　本発明の第３の局面によれば、所定の３原色を表示する３種類の画素形成部にそれぞれ繋がる３つの隣り合う映像信号線を１グループとしたカラー表示装置において、各映像信号線に繋がるスイッチ素子に使用されるトランジスタのオン・オフにより生じる問題点であるフィールドスルー現象による映像信号線の電位低下を抑制し、または当該トランジスタのオン・オフにより生じる問題点である短い素子寿命を延長することができる。

　本発明の第４の局面によれば、スイッチ素子が微結晶シリコン、アモルファスシリコン、または酸化物半導体からなる半導体層を有する薄膜トランジスタであることにより、十分な駆動速度を得るためにその寄生容量が比較的大きくなることで特に大きくなるフィールドスルー現象の影響を十分に抑制することができ、また上記閾値電圧のシフトが比較的生じやすいため短くなりやすい素子寿命を十分に延長することができる。

　本発明の第５の局面によれば、表示制御回路により、水平走査期間毎に同一組の複数のスイッチ素子が略同一時点でオンされるとともに、同一組の複数のスイッチ素子の一部が最後にオフされるよう、複数のスイッチ素子が制御されるので、最後にオフされるスイッチ素子の寄生容量のみが影響するにすぎないことになり、結果的にフィールドスルー現象による映像信号線の電位低下を抑制することができる。

　本発明の第６の局面によれば、スイッチ素子は半導体層を有する薄膜トランジスタであり、同一組の複数のスイッチ素子のうちの最後にオフされる一部のスイッチ素子のサイズが、残りのスイッチ素子のサイズよりも小さいので、最後にオフされるスイッチ素子の寄生容量をさらに小さくすることができ、フィールドスルー現象による映像信号線の電位低下をさらに抑制することができる。

　本発明の第７の局面によれば、表示制御回路により、水平走査期間毎に、同一組の複数のスイッチ素子の一部がオンされるとともに、１以上の水平走査期間毎に同一組の複数のスイッチ素子におけるオン時間の総和が全て略同一となるよう複数のスイッチ素子が制御されるので、トランジスタである１つのスイッチ素子あたりのオン時間を減少させることができ、その素子寿命を延長することができる。

　本発明の第８の局面によれば、表示制御回路により、同一組の複数のスイッチ素子に対して、オフ期間の全部または一部の期間中、オン期間に与えられるオン電位と逆符号の所定の電位が与えられるので、同符号の電圧をかけ続けることによる閾値電圧の（正常範囲外への）シフトを抑制することができ、このことによって素子寿命を延長させることができる。

　本発明の第９の局面によれば、表示制御回路により、同一組の複数のスイッチ素子の少なくとも１つに対して、当該スイッチ素子のオフ期間の全部または一部の期間中であって、当該スイッチ素子以外の同一組の残りのスイッチ素子の１つ以上のオン期間中に、逆符号の所定の電位が与えられるので、逆符号の電位が与えられることにより流れる当該スイッチ素子のリーク電流を無視することができる。

　本発明の第１０の局面によれば、本発明の第１から第９までの各局面における効果を液晶表示装置において奏することができる。

　本発明の第１１の局面によれば、本発明の第１の局面における効果と同様の効果を表示装置の駆動方法において奏することができる。

本発明の第１の実施形態に係る液晶表示装置の構成を示すブロック図である。 上記実施形態に係る液晶表示装置における表示制御回路の構成を示すブロック図である。 上記実施形態における液晶パネルの構成を示す模式図である。 上記実施形態における液晶パネルの一部（４画素に相当する部分）の等価回路図である。 上記実施形態における液晶パネルの接続切換回路を構成する切換スイッチを示す等価回路図である。 上記実施形態における液晶表示装置の駆動方法を説明するためのタイミングチャートである。 本発明の第２の実施形態における液晶表示装置の駆動方法を説明するためのタイミングチャートである。 本発明の第３の実施形態における液晶表示装置の駆動方法を説明するためのタイミングチャートである。 ２相展開が行われる従来の液晶表示装置におけるデータドライバの部分構成図である。

　以下、本発明の各実施形態について添付図面を参照して説明する。
＜１．　第１の実施形態＞
＜１．１　液晶表示装置全体の構成および動作＞
　図１Ａは、本発明の第１の実施形態に係る液晶表示装置の構成を示すブロック図である。この液晶表示装置１００は、表示制御回路２００と、映像信号線駆動回路（「列電極駆動回路」とも「ソースドライバ」とも呼ばれる）３００と、走査信号線駆動回路（「行電極駆動回路」とも「ゲートドライバ」とも呼ばれる）４００と、アクティブマトリクス型の液晶パネル５００とを備えている。

　この液晶表示装置１００における表示部としての液晶パネル５００は、外部のコンピュータにおけるＣＰＵ等から受け取る画像データＤｖの表す画像における水平走査線にそれぞれが対応する複数本の走査信号線（行電極）と、それら複数本の走査信号線のそれぞれと交差する複数本の映像信号線（列電極）と、それら複数本の走査信号線と複数本の映像信号線との交差点にそれぞれ対応して設けられた複数の画素形成部とを含む。各画素形成部の構成は、基本的には従来のアクティブマトリクス型液晶パネルにおける構成と同様である（詳細は後述する）。

　本実施形態では、液晶パネル５００に表示すべき画像を表す（狭義の）画像データおよび表示動作のタイミング等を決めるデータ（例えば表示用クロックの周波数を示すデータ）（以下「表示制御データ」という）は、外部のコンピュータにおけるＣＰＵ等から表示制御回路２００に送られる（以下、外部から送られるこれらのデータＤｖを「広義の画像データ」という）。すなわち、外部のＣＰＵ等は、広義の画像データＤｖを構成する（狭義の）画像データおよび表示制御データを、アドレス信号ＡＤｗを表示制御回路２００に供給して、表示制御回路２００内の後述の表示メモリおよびレジスタにそれぞれ書き込む。

　表示制御回路２００は、レジスタに書き込まれた表示制御データに基づき、表示のため映像信号線駆動回路３００に与えられるソース用クロック信号ＳＣＫおよびソース用スタートパルス信号ＳＳＰと、表示のため走査信号線駆動回路４００に与えられるゲート用クロック信号ＧＣＫおよびゲート用スタートパルス信号ＧＳＰとを含む各種信号を生成する。これらの信号は公知であるため詳しい説明は省略する。また、表示制御回路２００は、外部のＣＰＵ等によって表示メモリに書き込まれた（狭義の）画像データを表示メモリから読み出して、デジタル画像信号Ｄａとして出力する。さらに、表示制御回路２００は、映像信号線の時分割駆動のための切換制御信号ＧＳ１ａ～ＧＳ３ｂ（これらの信号を以下では「切換制御信号ＧＳ」とも言う）を生成し、これらも出力する。

　このようにして、表示制御回路２００によって生成される信号のうち、デジタル画像信号Ｄａは映像信号線駆動回路３００に、切換制御信号ＧＳ１ａ～ＧＳ３ｂは映像信号線駆動回路３００および液晶パネル５００内の後述の接続切換回路に、それぞれ供給される。なお、表示制御回路２００から映像信号線駆動回路３００にデジタル画像信号Ｄａを供給するための信号線としては、表示画像の階調数に応じた数の信号線が配設される。

　映像信号線駆動回路３００には、上記のようにして、液晶パネル５００に表示すべき画像を表すデータが画素単位でシリアルにデジタル画像信号Ｄａとして供給されると共に、タイミングを示す信号としてソース用クロック信号ＳＣＫおよびソース用スタートパルス信号ＳＳＰ、および切換制御信号ＧＳが供給される。映像信号線駆動回路３００は、これらのデジタル画像信号Ｄａとソース用クロック信号ＳＣＫとソース用スタートパルス信号ＳＳＰと切換制御信号ＧＳとに基づき、液晶パネル５００を駆動するための映像信号（以下「駆動用映像信号」ともいう）を生成し、これを液晶パネル５００の各映像信号線に印加する。

　走査信号線駆動回路４００は、ゲート用クロック信号ＧＣＫおよびゲート用スタートパルス信号ＧＳＰに基づき、液晶パネル５００における走査信号線を１水平走査期間ずつ順次に選択するために各走査信号線に印加すべき走査信号Ｇ１，Ｇ２，Ｇ３，…を生成し、全走査信号線のそれぞれを順に選択するためのアクティブな走査信号の各走査信号線への印加を１垂直走査期間を周期として繰り返す。

　液晶パネル５００では、上記のようにして映像信号線に、映像信号線駆動回路３００によってデジタル画像信号Ｄａに基づく駆動用の映像信号Ｓ１，Ｓ２，Ｓ３，…が印加され、走査信号線には、走査信号線駆動回路４００によって走査信号Ｇ１，Ｇ２，Ｇ３，…が印加される。これにより液晶パネル５００は、外部のＣＰＵ等から受け取った画像データＤｖの表す画像を表示する。

＜１．２　表示制御回路＞
　図１Ｂは、上記の液晶表示装置１００における表示制御回路２００の構成を示すブロック図である。この表示制御回路２００は、入力制御回路２０と表示メモリ２１とレジスタ２２とタイミング発生回路２３とメモリ制御回路２４と切換制御回路２５とを備えている。

　この表示制御回路２００が外部のＣＰＵ等から受け取る広義の画像データＤｖを示す信号（以下、この信号も符号“Ｄｖ”で表すものとする）およびアドレス信号ＡＤｗは、入力制御回路２０に入力される。入力制御回路２０は、アドレス信号ＡＤｗに基づき、広義の画像データＤｖを、画像データＤＡと表示制御データＤｃとに振り分ける。そして、画像データＤＡを表す信号（以下、これらの信号も符号“ＤＡ”で表すものとする）をアドレス信号ＡＤｗに基づくアドレス信号ＡＤと共に表示メモリ２１に供給することで画像データＤＡを表示メモリ２１に書き込むと共に、表示制御データＤｃをレジスタ２２に書き込む。表示制御データＤｃは、ソース用クロック信号ＳＣＫを含むクロック信号の周波数や画像データＤｖの表す画像を表示するための水平走査期間および垂直走査期間を指定するタイミング情報を含んでいる。

　タイミング発生回路（以下「ＴＧ」と略記する）２３は、レジスタ２２の保持する上記表示制御データに基づき、ソース用クロック信号ＳＣＫ、ソース用スタートパルス信号ＳＳＰを生成する。また、ＴＧ２３は、表示メモリ２１およびメモリ制御回路２４をソース用クロック信号ＳＣＫに同期させて動作させるためのタイミング信号を生成する。

　メモリ制御回路２４は、外部から入力されて入力制御回路２０を介して表示メモリ２１に格納された画像データＤＡのうち液晶パネル５００に表示すべき画像を表すデータを読み出すためのアドレス信号ＡＤｒと、表示メモリ２１の動作を制御するための信号とを生成する。これらのアドレス信号ＡＤｒおよび制御信号は表示メモリ２１に与えられ、これにより、液晶パネル５００に表示すべき画像を表すデータがデジタル画像信号Ｄａとして表示メモリ２１から読み出され、表示制御回路２００から出力される。このデジタル画像信号Ｄａは、既述のように映像信号線駆動回路３００に供給される。

　切換制御回路２５は、ＴＧ２３からのタイミング信号に基づき、映像信号線の時分割駆動のための切換制御信号ＧＳ１ａ～ＧＳ３ｃを生成する。この切換制御信号ＧＳ１ａ～ＧＳ３ｂは、後述のように映像信号線を時分割的に駆動するために、映像信号線駆動回路３００から出力される映像信号を印加すべき映像信号線を１水平走査期間内で切り換えるための制御信号である。

　本実施形態では、後述する図５に示すように各水平走査期間（走査信号がアクティブとなる期間）を第１から第３までの期間に典型的には３等分したときの第１の期間でＨレベルとなりその他の期間でＬレベルとなる信号を切換制御信号ＧＳ１ｂとして生成するとともに、この第１の期間の開始時点からその終了時点よりやや早い時点まで（すなわち第１の期間よりやや短い期間で）Ｈレベルとなりその他の期間でＬレベルとなる信号を切換制御信号ＧＳ１ａとして生成し、同様に、第２の期間でＨレベルとなりその他の期間でＬレベルとなる信号を切換制御信号ＧＳ２ｂとして生成するとともに、第２の期間よりやや短い期間でＨレベルとなりその他の期間でＬレベルとなる信号を切換制御信号ＧＳ２ａとして生成し、また同様に、第３の期間でＨレベルとなりその他の期間でＬレベルとなる信号を切換制御信号ＧＳ３ｂとして生成するとともに、第３の期間よりやや短い期間でＨレベルとなりその他の期間でＬレベルとなる信号を切換制御信号ＧＳ３ａとして生成する。なお、上記第１から第３までの期間の長さは説明の便宜上のものであって、実際には第３の期間の後に信号が安定するまでの待機期間が設けられるなど必ずしも水平走査期間が３等分されたものである必要はない。

＜１．３　液晶パネルとその駆動方法＞
＜１．３．１　液晶パネルの構成＞
　図２は、本実施形態における液晶パネル５００の構成を示す模式図であり、図３は、この液晶パネルの一部（４画素に相当する部分）５１０の等価回路図であり、図４は、液晶パネルにおける後述の接続切換回路５０１を構成する切換スイッチを示す等価回路図である。

　この液晶パネル５００は、スイッチ素子ＳＷ１ａ，ＳＷ１ｂ，ＳＷ２ａ，ＳＷ２ｂ，…を含む接続切換回路５０１を介して映像信号線駆動回路３００に接続される複数の映像信号線Ｌｓと、走査信号線駆動回路４００に接続される複数の走査信号線Ｌｇとを備え、当該複数の映像信号線Ｌｓと当該複数の走査信号線Ｌｇとは、各映像信号線Ｌｓと各走査信号線Ｌｇとが交差するように格子状に配設されている。そして既述のように、当該複数の映像信号線Ｌｓと当該複数の走査信号線Ｌｇとの交差点に対応して複数の画素形成部Ｐｘがそれぞれ設けられている。各画素形成部Ｐｘは、図３に示すように、対応する交差点を通過する映像信号線Ｌｓにソース端子が接続されたＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極Ｅｐと、上記複数の画素形成部Ｐｘに共通的に設けられた対向電極Ｅｃと、上記複数の画素形成部Ｐｘに共通的に設けられ画素電極Ｅｐと対向電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極Ｅｐと対向電極Ｅｃとそれらの間に挟持された液晶層とにより画素容量Ｃｐが形成される。

　上記のような画素形成部Ｐｘは、マトリクス状に配置されて画素形成マトリクスを構成する。ところで、画素形成部Ｐｘの主要部である画素電極Ｅｐは、液晶パネルに表示される画像の画素と１対１に対応し同一視できる。そこで、以下では、説明の便宜上、画素形成部Ｐｘと画素を同一視するものとし、「画素形成マトリクス」を「画素マトリクス」ともいう。

　図２において、各画素形成部Ｐｘに付されている“Ｒ”“Ｇ”または“Ｂ”は、当該画素形成部Ｐｘにより形成される画素の色である赤、緑、または青を表している。なお、これらの色は典型的な３原色であるが、その他の３原色であってもよい。また、一般に液晶表示装置では、液晶の劣化を抑えると共に表示品位を維持するために交流化駆動が行われており、本実施形態では、典型的な交流化駆動方式として、画素を形成する液晶層への印加電圧の正負極性を１走査信号線毎かつ１フレーム毎にも反転させるいわゆるライン反転駆動方式が採用されるものとする。また、このライン反転駆動方式に代えて、画素液晶への印加電圧の正負極性を１フレーム毎にのみ反転させる駆動方式であるフレーム反転駆動方式や、１走査信号線毎かつ１映像信号線毎に反転させる（さらに１フレーム毎にも反転させる）いわゆるドット反転駆動方式が採用されてもよい。

　この液晶パネルには、上記のように、各映像信号線Ｌｓを映像信号線駆動回路３００に接続するための部分として、液晶パネル上の映像信号線Ｌｓにそれぞれ対応するスイッチ素子ＳＷ１ａ，ＳＷ１ｂ，ＳＷ２ａ，ＳＷ２ｂ，ＳＷ３ａ，ＳＷ３ｂ，…を含む接続切換回路５０１が形成されており（図２）、これらのスイッチ素子ＳＷ１ａ，ＳＷ１ｂ，ＳＷ２ａ，ＳＷ２ｂ，ＳＷ３ａ，ＳＷ３ｂ，…は、隣接する６つを１組として複数組（映像信号線Ｌｓの本数の１／６の数）のスイッチ素子群にグループ化されている。そしてこの１組に含まれる６つのスイッチ素子のうち、隣接する２つずつが１対となって同一の映像信号線に接続されている。すなわち、１対となるそれぞれのスイッチ素子ＳＷｉａ，ＳＷｉｂ（ｉ＝１，２，３，…）の一端は、これらのスイッチ素子ＳＷｉａ，ＳＷｉｂ（以下これらを「スイッチ素子ＳＷｉ」とも総称する）に対応する同一の映像信号線Ｌｓに接続され、他端は、そのスイッチ素子ＳＷｉと同一組に属するスイッチ素子の他端と互いに接続されると共に、映像信号線駆動回路３００における１つの出力端子ＴＳｊ（ｊ＝１，２，３，…）に接続されている。このようにして、液晶パネルにおける映像信号線Ｌｓは３本を１グループとして複数の映像信号線群にグループ化され、各映像信号線群（同一グループとなった３本の映像信号線Ｌｓ）は、同一組となった６つのスイッチ素子を介して映像信号線駆動回路３００における１つの出力端子ＴＳｊに接続される。このように映像信号線駆動回路３００の出力端子ＴＳｊは、映像信号線群と１対１に対応付けられており、同一組となった６つのスイッチ素子を介して同一グループの映像信号線群（３本の映像信号線Ｌｓ）に接続される。

　ここで、各スイッチ素子ＳＷｉは、液晶パネルのガラス基板上に形成され微結晶シリコン（μｃ－Ｓｉ）やアモルファスシリコン（ａ－Ｓｉ）、または酸化亜鉛（ＺｎＯ）等の酸化物半導体などの半導体層を有する周知の構成の薄膜トランジスタ（ＴＦＴ）により構成され、図４に示すように、同一組となった６つのスイッチ素子ＳＷ（３ｊ－２）ａ，ＳＷ（３ｊ－２）ｂ，ＳＷ（３ｊ－１）ａ，ＳＷ（３ｊ－１）ｂ，ＳＷ３ｊａ，ＳＷ３ｂは、切換制御信号ＧＳ１ａ～ＧＳ３ｂに応じてオン・オフするように構成されている（ｊ＝１，２，３，…）。また、スイッチ素子ＳＷ（３ｊ－２）ａおよびＳＷ（３ｊ－２）ｂと、ＳＷ（３ｊ－１）ａおよびＳＷ（３ｊ－１）ｂと、ＳＷ３ｊａおよびＳＷ３ｂとは、それぞれ２つが１対をなして並列に接続されており、２つのうちのいずれかがオンされることによりその両端が導通する。このように、図４に示す各組の６つのスイッチ素子は、３対の切換スイッチを構成し、典型的には液晶パネル上に実装されるＬＳＩチップ内に形成される映像信号線駆動回路３００における（ＬＳＩチップからの）各出力端子ＴＳｊをその出力端子に対応する映像信号線群内の３本の映像信号線に時分割的に接続する。

　このスイッチ素子ＳＷｉは、ｎチャネル型のＴＦＴからなり、このＴＦＴのゲート端子は、対応する切換制御信号ＧＳ１ａ～ＧＳ３ｂのいずれかを受け取り、受け取った切換制御信号ＧＳ１ａ～ＧＳ３ｂがＨレベルのときにそれぞれのＴＦＴのドレイン・ソース間が導通状態となる。また、後述するように同一組となった６つのスイッチ素子ＳＷ（３ｊ－２）ａ，ＳＷ（３ｊ－２）ｂ，ＳＷ（３ｊ－１）ａ，ＳＷ（３ｊ－１）ｂ，ＳＷ３ｊａ，ＳＷ３ｂは、切換制御信号ＧＳ１ａ～ＧＳ３ｂに応じて１対をなす２つずつが順にオンされ、残りの４つはオフされる。ただし、１対をなす２つのスイッチ素子ＳＷｉａ，ＳＷｉｂがオフされる時点は後述するように異なっている。

　ここで、このスイッチ素子ＳＷｉであるＴＦＴのサイズ、具体的にはそのチャネル幅は、フィールドスルー現象を引き起こす寄生容量Ｃｇｄを小さくするため従来よりも小さく形成されている。そのため、それ１つだけでは映像信号線を駆動するのに十分な駆動能力を有していない。しかし、後述するように所定の期間、２つのスイッチ素子ＳＷｉａ，ＳＷｉｂによって映像信号線が駆動されることにより、結果的に十分な駆動速度が実現されている。以下、上記スイッチ素子の切換動作を含む本液晶表示装置１００の駆動方法について図５を参照して説明する。

＜１．３．２　駆動方法＞
　図５は、本液晶表示装置における駆動方法を説明するためのタイミングチャートである。図５に示すように、液晶パネルにおける走査信号線Ｌｇには、１水平走査期間（１走査線選択期間）ずつ順次Ｈレベルとなる走査信号Ｇ１，Ｇ２，…がそれぞれ印加される。このような走査信号Ｇ１，Ｇ２，…により、各走査信号線Ｌｇは、Ｈレベルが印加されると選択状態（アクティブ）となり、その選択状態の走査信号線Ｌｇに接続される画素形成部ＰｘにおけるＴＦＴ１０はオン状態となり、一方、Ｌレベルが印加されると非選択状態（非アクティブ）となり、その非選択状態の走査信号線Ｌｇに接続される画素形成部ＰｘにおけるＴＦＴ１０はオフ状態となる。なお、図５に示される波形は簡易に表現されており、実際の変化態様とは異なる。

　ここで図５に示すように、切換制御信号ＧＳ１ｂは、各水平走査期間（各走査信号Ｇｋ（ｋ＝１，２，３，…）がＨレベルとなる期間）を典型的には３等分した第１から第３までの期間のうちの第１の期間（図では時刻ｔ１から時刻ｔ３までの期間）でＨレベルとなり、残りの第２および第３の期間（図では時刻ｔ３から時刻ｔ７までの期間）でＬレベルとなる。

　このように、接続切換回路５０１における各スイッチ素子のうち（３ｊ－２）番目の映像信号線Ｌｓ（図ではｊ＝１，２）に接続されるスイッチ素子ＳＷ（３ｊ－２）ｂは、切換制御信号ＧＳ１ｂがＨレベルのときオンし、切換制御信号ＧＳ１ｂがＬレベルのときオフする。このとき、スイッチ素子ＳＷ（３ｊ－２）ｂと並列に接続されて対をなすスイッチ素子ＳＷ（３ｊ－２）ａは、切換制御信号ＧＳ１ａがＨレベルのときオンし、切換制御信号ＧＳ１ａがＬレベルのときオフする。ここで、図５に示されるように、切換制御信号ＧＳ１ａがＨレベルのときは必ず切換制御信号ＧＳ１ｂがＨレベルであるので、スイッチ素子ＳＷ（３ｊ－２）ａがオンされているかオフされているかにかかわらず、スイッチ素子ＳＷ（３ｊ－２）ｂのオン期間にその両端が導通されることになる。このスイッチ素子ＳＷ（３ｊ－２）ａの機能については、詳しく後述する。

　また、（３ｊ－１）番目の映像信号線Ｌｓに接続されるスイッチ素子ＳＷ（３ｊ－１）ｂは、切換制御信号ＧＳ２ｂがＨレベルのときオンし、切換制御信号ＧＳ２ｂがＬレベルのときオフする。なお、スイッチ素子ＳＷ（３ｊ－１）ｂと対をなすスイッチ素子ＳＷ（３ｊ－１）ａも、上述したスイッチ素子ＳＷ（３ｊ－２）ａと同様の機能を有している。さらに、３ｊ番目の映像信号線Ｌｓに接続されるスイッチ素子ＳＷ３ｊｂは、切換制御信号ＧＳ３ａがＨレベルのときオンし、切換制御信号ＧＳ３ａがＬレベルのときオフする。なお、スイッチ素子ＳＷ３ｊｂと対をなすスイッチ素子ＳＷ３ｊａも、上述したスイッチ素子ＳＷ（３ｊ－２）ａと同様の機能を有している。

　したがって、映像信号線駆動回路３００の各出力端子ＴＳｊは、各水平走査期間の第１の期間では（３ｊ－２）番目の映像信号線Ｌｓに接続され、各水平走査期間の第２の期間では（３ｊ－１）番目の映像信号線Ｌｓに接続され、各水平走査期間の第３の期間では（３ｊ－２）番目の映像信号線Ｌｓに接続される。この点では、従来の時分割駆動方式を採用した液晶表示装置の動作と同様であるが、上述したスイッチ素子ＳＷ（３ｊ－２）ａ，ＳＷ（３ｊ－１）ａ，ＳＷ３ｊａの動作により、前述したフィールドスルー現象による影響が抑制されている。以下、これらスイッチ素子ＳＷ（３ｊ－２）ａ，ＳＷ（３ｊ－１）ａ，ＳＷ３ｊａの動作を、時分割駆動方式における各種信号の波形とともに、図５をさらに参照して詳しく説明する。

　図５におけるタイミングチャートにおいて、映像信号線駆動回路３００における出力端子ＴＳ１から出力すべき映像信号Ｓ１と、出力端子ＴＳ２から出力すべき映像信号Ｓ２とはそれぞれ上下２段で示されており、上段はその映像信号Ｓ１，Ｓ２により画素形成部Ｐｘに表示されるべき色（の画素値）を示しており、下段はその映像信号Ｓ１，Ｓ２が印加されるべき映像信号線を示している。

　このような映像信号を出力するために映像信号線駆動回路３００は、まず、画素マトリクスにおける（３ｊ－２）番目の画素列の画素形成部Ｐｘのうち走査信号ＧｋによってＴＦＴ１０がオンされる画素形成部Ｐｘに書き込むべき画素値（ここではＲを表示するための画素値）を表示制御回路２００から順次入力して、水平走査期間の第１の期間（図５では時刻ｔ１から時刻ｔ３までの期間）においてそれらの画素値に相当する映像信号Ｓｊを出力端子ＴＳｊから出力する。

　ここで、図５に示される時刻ｔ１において、前述したように並列に接続された対をなす２つのスイッチ素子ＳＷ（３ｊ－２）ａ，ＳＷ（３ｊ－２）ｂ（ここではＳＷ１ａ，ＳＷ１ｂ）が共にオンされるため、（それぞれ単体では不十分であったとしても）これら２つにより十分な電流駆動能力（画像表示のための駆動速度）が発揮され、映像信号線ＳＬ１に印加される上記映像信号Ｓ１の電位は、画像表示のために十分な速度（変化量）で画素値が示す電位に向かって変化する。なお、上記対をなす２つのスイッチ素子ＳＷ（３ｊ－２）ａ，ＳＷ（３ｊ－２）ｂがオンされる時点は完全に同一である必要はなく、全体として画像表示のための十分な速度が得られればよい。また、映像信号Ｓｊ（ここではＳ１）の電位は、遅くとも第１の期間終了時点（図５では時刻ｔ３）までには画素値が示す電位に達するよう設計されている。

　続いて、時刻ｔ２において、スイッチ素子ＳＷ（３ｊ－２）ａ（ここではＳＷ１ａ）がオフされるが、スイッチ素子ＳＷ（３ｊ－２）ｂ（ここではＳＷ１ｂ）はまだオンされているため、上記映像信号Ｓ１の電位は、映像信号線ＳＬ１に印加され続けている。したがって、スイッチ素子ＳＷ（３ｊ－２）ａ（ここではＳＷ１ａ）の寄生容量Ｃｇｄに起因するフィールドスルー現象によって生じるべき映像信号線ＳＬ１の電位低下は直ちに解消される。

　次に、時刻ｔ３において、スイッチ素子ＳＷ（３ｊ－２）ｂ（ここではＳＷ１ｂ）がオフされるが、既にスイッチ素子ＳＷ（３ｊ－２）ａ（ここではＳＷ１ａ）はオフされているため、図５に示されるように、スイッチ素子ＳＷ（３ｊ－２）ｂ（ここではＳＷ１ｂ）の寄生容量Ｃｇｄに起因するフィールドスルー現象によって生じる映像信号線ＳＬ１の電位低下はやはり生じる。なお図５に示される波形は簡易に表現されており、実際の電位変化量および変化態様とは異なる。

　もっとも、前述したように本実施形態では、従来の映像信号線時分割駆動方式を採用する表示装置のように１本の映像信号線あたり１つのスイッチ素子が設けられる場合よりも、スイッチ素子１つあたりの寄生容量Ｃｇｄの値が小さく形成されているため、トランジスタのオフ時までに再配分される寄生容量Ｃｇｄに充電される電荷が小さくなり、結果的にフィールドスルー現象によって生じる映像信号線ＳＬ１の電位低下が小さくなる。したがって、フィールドスルー現象の影響を抑制することができる。

　なお、本実施形態の構成では、時刻ｔ２において、スイッチ素子ＳＷ（３ｊ－２）ａ（ここではＳＷ１ａ）がオフされるため、映像信号線ＳＬ１をスイッチ素子ＳＷ（３ｊ－２）ｂ（ここではＳＷ１ｂ）のみで駆動しなければならない。しかし、この時点では映像信号線ＳＬ１に対する充電はほぼ完了している（すなわち当該電位が画素値が示す電位にほぼ達している）ため、スイッチ素子ＳＷ（３ｊ－２）ｂ（ここではＳＷ１ｂ）に大きな駆動能力は必要とはならず、特に問題とはならない。また、このことから駆動能力に問題が生じない程度に、スイッチ素子ＳＷｉｂのサイズ（具体的にはチャネル幅）をスイッチ素子ＳＷｉａのサイズ（具体的にはチャネル幅）よりも小さく（すなわち遅くオフされる方のＴＦＴをより小さく）形成してもよい。そうすれば、さらにスイッチ素子ＳＷｉｂの寄生容量Ｃｇｄをさらに小さくすることができるので、フィールドスルー現象の影響をさらに抑制することができる。

　次に、画素マトリクスにおける（３ｊ－１）番目の画素列の画素形成部Ｐｘのうち走査信号ＧｋによってＴＦＴ１０がオンされる画素形成部Ｐｘに書き込むべき画素値（ここではＧを表示するための画素値）を表示制御回路２００から順次入力して、水平走査期間の第２の期間（図５では時刻ｔ３から時刻ｔ５までの期間）においてそれらの画素値に相当する映像信号Ｓｊを出力端子ＴＳｊから出力する。なお、時刻ｔ４においてスイッチ素子ＳＷ（３ｊ－１）ａ（ここではＳＷ２ａ）のみがオフされるが、この動作については上述した第１の期間と同様であるのでその説明は省略する。

　続いて、画素マトリクスにおける３ｊ番目の画素列の画素形成部Ｐｘのうち走査信号ＧｋによってＴＦＴ１０がオンされる画素形成部Ｐｘに書き込むべき画素値（ここではＢを表示するための画素値）を表示制御回路２００から順次入力して、水平走査期間の第３の期間（図５では時刻ｔ６から時刻ｔ８までの期間）においてそれらの画素値に相当する映像信号Ｓｊを出力端子ＴＳｊから出力する。なお、時刻ｔ７におけるスイッチ素子ＳＷ（３ｊａ（ここではＳＷ３ａ）の動作についても上述した第１の期間と同様であるのでその説明は省略する。このような動作が１水平走査期間毎に繰り返されることにより、１フレーム期間で液晶パネル５００において１枚の画像表示が行われる。

＜１．４　効果＞
　以上のように、本実施形態においては、ＴＦＴのサイズ（具体的にはチャネル幅）を小さくすることにより寄生容量Ｃｇｄを十分に小さくした同一組の６つのスイッチ素子ＳＷ（３ｊ－２）ａ，ＳＷ（３ｊ－１）ａ，ＳＷ３ｊａ，ＳＷ（３ｊ－２）ｂ，ＳＷ（３ｊ－１）ｂ，ＳＷ３ｊｂのうち、対となる２つのスイッチ素子ＳＷｉａ，ＳＷｉｂを同時にオンするとともに、対応する映像信号線の充電期間（上記第１ないし第３の期間のいずれか）が終了する直前にスイッチ素子ＳＷｉａのみをオフする。このことにより、スイッチ素子ＳＷｉａの寄生容量Ｃｇｄによるフィールドスルー現象の影響を解消するとともに、スイッチ素子ＳＷｉｂの寄生容量Ｃｇｄが小さいためにそれによるフィールドスルー現象の影響を抑制することができる。

　なお、上記スイッチ素子であるＴＦＴの半導体層に微結晶シリコン（μｃ－Ｓｉ）やアモルファスシリコン（ａ－Ｓｉ）、または酸化亜鉛（ＺｎＯ）等の酸化物半導体などが使用される場合、十分な駆動速度を得るためにはその寄生容量Ｃｇｄが比較的大きくなるため、そのことにより大きくなってしまうフィールドスルー現象の影響を十分に抑制することができる顕著な効果が得られる。

＜２．　第２の実施形態＞
＜２．１　液晶表示装置の構成および動作＞
　本発明の第２の実施形態に係る液晶表示装置１００の構成は、液晶パネルにおけるスイッチ素子ＳＷｉの構成および動作を除くほか、第１の実施形態の場合とほぼ同様であるので、同一の構成要素には同一の符号を付し、その詳しい説明を省略する。

　また、上記スイッチ素子ＳＷｉであるＴＦＴのサイズ（具体的にはチャネル幅）は、第１の実施形態の場合とは異なって、寄生容量Ｃｇｄを小さくするため従来よりも小さく形成されているわけではなく、従来の構成と同様である。そのため、それ１つだけで映像信号線を駆動するのに十分な駆動能力を有している反面、フィールドスルー現象を抑制することはできない。しかし、本実施形態では、このスイッチ素子ＳＷｉのもう一つの問題点である短い素子寿命を延長することを可能にするよう動作する。以下では、これらスイッチ素子ＳＷｉの動作につき、図６を参照して液晶パネルの駆動方法とともに説明する。

＜２．２　駆動方法＞
　図６は、本液晶表示装置１００における駆動方法を説明するためのタイミングチャートである。図６に示すように、スイッチ素子ＳＷ（３ｊ－２）ａ，ＳＷ（３ｊ－１）ａ，ＳＷ３ｊａの動作タイミングを示す切換制御信号ＧＳ１ａ～ＧＳ３ｂの波形を除くほか、各種信号は、図５に示す場合と記載されている期間は異なるがその波形はほぼ同様であるので、詳しい説明を省略する。

　図６に示す切換制御信号ＧＳ１ａ，ＧＳ１ｂは、合成すれば図５に示す切換制御信号ＧＳ１ｂと同一となるものであって、切換制御信号ＧＳ１ａは、奇数番目の水平走査期間（各走査信号Ｇｋ（ｋ＝１，３，５，…）がＨレベルとなる期間）における第１の期間（図では時刻ｔ１から時刻ｔ２までの期間および時刻ｔ７から時刻ｔ８までの期間）でＨレベルとなり、残りの期間でＬレベルとなる。また、切換制御信号ＧＳ１ｂは、偶数番目の水平走査期間（各走査信号Ｇｋ（ｋ＝２，４，６，…）がＨレベルとなる期間）における第１の期間（図では時刻ｔ４から時刻ｔ５までの期間および時刻ｔ１０から時刻ｔ１１までの期間）でＨレベルとなり、残りの期間でＬレベルとなる。

　同様に図６に示す切換制御信号ＧＳ２ａ，ＧＳ２ｂは、合成すれば図５に示す切換制御信号ＧＳ２ｂと同一となるものであって、切換制御信号ＧＳ２ａは、奇数番目の水平走査期間における第２の期間でＨレベルとなり、残りの期間でＬレベルとなる。また、切換制御信号ＧＳ２ｂは、偶数番目の水平走査期間における第２の期間でＨレベルとなり、残りの期間でＬレベルとなる。

　また図６に示す切換制御信号ＧＳ３ａ，ＧＳ３ｂも、合成すれば図５に示す切換制御信号ＧＳ３ｂと同一となるものであって、切換制御信号ＧＳ３ａは、奇数番目の水平走査期間における第３の期間でＨレベルとなり、残りの期間でＬレベルとなる。また、切換制御信号ＧＳ３ｂは、偶数番目の水平走査期間における第３の期間でＨレベルとなり、残りの期間でＬレベルとなる。

　このように、並列接続される対となる２つのスイッチ素子ＳＷｉａ，ＳＷｉｂは、交互にオンされることにより、従来の１つのスイッチ素子と同様の役割を果たすことになる。したがって、本実施形態のスイッチ素子１つあたりのオンされる回数は、従来の１つのスイッチ素子の半分となるので、一般的にオンオフ回数が多いほど短くなる素子寿命を延長させることが可能となる。特に、スイッチ素子１つあたりのオン時間は、従来の１つのスイッチ素子の半分となるので、ＴＦＴのゲート端子に同符号の電圧をかけ続けることによる閾値電圧の（正常範囲外への）シフトを抑制することができ、このことにより素子寿命を延長させることができる。

＜２．３　効果＞
　以上のように、本実施形態においては、同一組の６つのスイッチ素子ＳＷ（３ｊ－２）ａ，ＳＷ（３ｊ－１）ａ，ＳＷ３ｊａ，ＳＷ（３ｊ－２）ｂ，ＳＷ（３ｊ－１）ｂ，ＳＷ３ｊｂのうち、対となる２つのスイッチ素子ＳＷｉａ，ＳＷｉｂで１つのスイッチ素子の動作となるよう交互にオンされる。このことにより、スイッチ素子１つあたりのオン回数およびオン期間は、従来の１つのスイッチ素子の半分となるので、素子寿命を延長させることができる。なお、上記スイッチ素子であるＴＦＴの半導体層にアモルファスシリコン（ａ－Ｓｉ）や微結晶シリコン（μｃ－Ｓｉ）、または酸化亜鉛（ＺｎＯ）等の酸化物半導体などを使用する場合、上記閾値電圧のシフトが比較的生じやすいため、特に顕著な効果が得られる。

＜３．　第３の実施形態＞
＜３．１　液晶表示装置の構成および動作＞
　本発明の第３の実施形態に係る液晶表示装置１００の構成は、液晶パネルにおけるスイッチ素子ＳＷｉの動作を除くほか、第２の実施形態の場合と同様であるので、同一の構成要素には同一の符号を付し、その詳しい説明を省略する。なお、スイッチ素子ＳＷｉであるＴＦＴの構成も第２の実施形態の場合と同様である。

　しかし、本実施形態では、第２の実施形態の場合よりも、スイッチ素子ＳＷｉの短い素子寿命をさらに延長することを可能にするよう動作する。以下では、これらスイッチ素子ＳＷｉの動作につき、図７を参照して液晶パネルの駆動方法とともに説明する。

＜３．２　駆動方法＞
　図７は、本液晶表示装置における駆動方法を説明するためのタイミングチャートである。図７に示すように、スイッチ素子ＳＷ（３ｊ－２）ａ，ＳＷ（３ｊ－１）ａ，ＳＷ３ｊａの動作タイミングを示す切換制御信号ＧＳ１ａ～ＧＳ３ｂの波形を除くほか、各種信号は、図５に示す場合と記載されている期間は異なるがその波形はほぼ同様であるので、詳しい説明を省略する。

　図７に示す切換制御信号ＧＳ１ａは、Ｈレベルとなる期間は、図６に示す第２の実施形態の場合と同様であるが、残りの期間の全ての間Ｌレベルとなるのではなく、残りの期間のうち、対となるスイッチ素子に対応する切換制御信号ＧＳ１ｂがＨレベルとなる期間に典型的にはＬレベルよりもさらに低い（素子に影響が出ない程度に適宜に設定された）負電位となる。また、切換制御信号ＧＳ１ｂも同様に、Ｈレベルとなる期間は、図６に示す第２の実施形態の場合と同様であるが、残りの期間のうち、対となるスイッチ素子に対応する切換制御信号ＧＳ１ａがＨレベルとなる期間に負電位となる。なお、図７に示す切換制御信号ＧＳ２ａ，ＧＳ２ｂおよび切換制御信号ＧＳ３ａ，ＧＳ３ｂも、同様である。ここで、上記負電位はスイッチ素子のゲート電位が（映像信号線の電位である）ドレイン・ソース電位に対して負になっていればよく、必ずしもＬレベルよりもさらに低い電位である必要はない。なおこのことは正負の符号が逆であっても同様に考えることができる。

　このように、並列接続される対となる２つのスイッチ素子ＳＷｉａ，ＳＷｉｂは、交互にオンされることにより、第２の実施形態の場合と同様、従来の１つのスイッチ素子と同様の役割を果たすことになり、素子寿命を延長させることが可能となる。さらに、対となる一方のスイッチ素子がオンされている時に、他方のスイッチ素子のゲート端子に負電位の切換制御信号を与えることにより、ＴＦＴのゲート端子に同符号の電圧をかけ続けることによる閾値電圧の（正常範囲外への）シフトを抑制することができ、このことにより素子寿命を延長させることができる。

　ここで、スイッチ素子のゲート端子に負電位を与えるとドレイン端子に接続されている映像信号線へリーク電流が流れることになるが、上述したようにこのときには当該スイッチ素子と対となるスイッチ素子がオンされているので、当該映像信号線へ映像信号が与えられ続けている。したがって、上記駆動態様では、リーク電流が問題とはならない（無視することができる）という格別の効果も得られる。

＜３．３　効果＞
　以上のように、本実施形態においては、第２の実施形態と同様、同一組の６つのスイッチ素子ＳＷ（３ｊ－２）ａ，ＳＷ（３ｊ－１）ａ，ＳＷ３ｊａ，ＳＷ（３ｊ－２）ｂ，ＳＷ（３ｊ－１）ｂ，ＳＷ３ｊｂのうち、対となる２つのスイッチ素子ＳＷｉａ，ＳＷｉｂで１つのスイッチ素子の動作となるよう交互にオンされる。このことにより、スイッチ素子１つあたりのオン回数およびオン期間は、従来の１つのスイッチ素子の半分となるので、素子寿命を延長させることができる。また、対となる２つのスイッチ素子ＳＷｉａ，ＳＷｉｂの一方がオンされている時に、他方のゲート端子に負電位を与えることにより、同符号の電圧をかけ続けることによる閾値電圧の（正常範囲外への）シフトを抑制することができる。よって、このことによっても素子寿命を延長させることができる。なお、上記スイッチ素子であるＴＦＴの半導体層にアモルファスシリコン（ａ－Ｓｉ）や微結晶シリコン（μｃ－Ｓｉ）、または酸化亜鉛（ＺｎＯ）等の酸化物半導体などを使用する場合、上記閾値電圧のシフトが比較的生じやすいため、特に顕著な効果が得られる。

＜４．　変形例＞
　上記第３の実施形態は、第２の実施形態の場合に対して、さらに対となる一方のスイッチ素子がオンされている時に、他方のスイッチ素子のゲート端子に負電位の切換制御信号を与える構成を適用するものであるが、この構成は第１の実施形態の場合に適用することが可能である。例えば、図５における時刻ｔ２から時刻ｔ３までの間、切換制御信号ＧＳ１ａの電位を負電位にすることにより、スイッチ素子ＳＷ１ａの寿命を延長させることができる。

　また、例えば時刻ｔ１から時刻ｔ２までの間の（好ましくは時刻ｔ２に近い）図示されない時刻ｔ１ａを設定し、この時刻ｔ１ａから時刻ｔ２までの間、切換制御信号ＧＳ１ｂの電位を負電位にすることにより、スイッチ素子ＳＷ１ｂのリーク電流による影響が問題とならないようにしつつ、このスイッチ素子ＳＷ１ｂの寿命を延長させることができる。ここでこのような変形例においては、時刻ｔ１ａを時刻ｔ１に近い時点としてもスイッチ素子ＳＷ１ｂの寿命を延長させることはできるが、第１の実施形態におけるスイッチ素子の駆動能力が小さいことから、映像信号線に充電が開始される時点（ここでは時刻ｔ１）からできるだけ離れた時点でスイッチ素子ＳＷ１ｂがオフされる（負電位が与えられる）ことが好ましい。

　さらに、リーク電流による影響が大きくない場合には、第１または第２の実施形態においてスイッチ素子ＳＷｉにＬレベルの切り換え信号が与えられている期間の全てまたは一部に負電位を与えるよう構成してもよい。そうすれば、スイッチ素子の寿命を延長させることができる。なお、リーク電流による影響をできるかぎり低減したい場合には、対となるスイッチ素子に対して同時に負電位が与えられないように構成することが好ましい。そうすれば並列接続されている対となるスイッチ素子からのリーク電流が重畳されることがなくなる。

　上記各実施形態では、１つの映像信号線に対して並列に接続されるスイッチ素子を２つとして説明したが、並列に接続されるスイッチ素子の数は３つ以上であってもよい。例えば、第１の実施形態の場合、１水平走査期間毎に、複数のスイッチ素子が略同一時点でオンされるとともに、同一組の複数のスイッチ素子のうちの一部が最後にオフされるようこれら複数のスイッチ素子が制御される構成であればよい。

　また、第２の実施形態の場合、１水平走査期間毎に同一組の複数のスイッチ素子の一部がオンされるとともに、１以上の水平走査期間毎に同一組の複数のスイッチ素子におけるオン時間の総和が全て略同一となるよう、複数のスイッチ素子が制御されればよい。例えば、同一組に３つのスイッチ素子ＳＷＡ，ＳＷＢ，ＳＷＣが備えられ、これらのうちの２つのスイッチ素子により十分な駆動能力が得られる場合、或る水平走査期間ではスイッチ素子ＳＷＡ，ＳＷＢがオンされるとともにスイッチ素子ＳＷＣがオフされ、次の水平走査期間ではスイッチ素子ＳＷＢ，ＳＷＣがオンされるとともにスイッチ素子ＳＷＡがオフされ、さらに次の水平走査期間ではスイッチ素子ＳＷＡ，ＳＷＣがオンされるとともにスイッチ素子ＳＷＢがオフされる、というように駆動したり、各スイッチ素子における３水平期間毎のオン時間の総和を同一にするとともに、そのオン時間の総和を従来の２／３に低減することができる。また例えば、２水平走査期間中１つのスイッチ素子がオンされるとともに残る２つのスイッチ素子がそのうちの１水平走査期間毎に相反的に切り替わるようにオンオフされ、２水平走査期間毎に各スイッチ素子における（オンオフの）駆動態様を順に入れ替えるように駆動すれば、各スイッチ素子における６水平期間毎のオン時間の総和を同一にするとともに、そのオン時間の総和を従来の２／３に低減することができる。また例えば、１水平走査期間において或る組のいずれかのスイッチ素子をオンとすべき期間を３等分し、最初の１／３の期間においてまずスイッチ素子ＳＷＡ，ＳＷＢがオンされるとともにスイッチ素子ＳＷＣがオフされ、次の１／３の期間においてスイッチ素子ＳＷＢ，ＳＷＣがオンされるとともにスイッチ素子ＳＷＡがオフされ、さらに最後の１／３の期間においてスイッチ素子ＳＷＡ，ＳＷＣがオンされるとともにスイッチ素子ＳＷＢがオフされる、というように１水平走査期間内でオンとするスイッチ素子を切り替えて駆動すれば、各スイッチ素子における１水平期間毎のオン時間の総和を同一にするとともに、そのオン時間の総和を従来の２／３に低減することができる。なお、上記各スイッチ素子におけるオン時間の総和は実際にはそれぞれが完全に同一である必要はないが、或るスイッチ素子におけるオン時間の総和が他のスイッチ素子におけるオン時間の総和よりも大きければ、装置全体としての寿命が短くなるので、上記各スイッチ素子におけるオン時間の総和はそれぞれ略同一であることが好ましい。

　さらに第３の実施形態の場合、同一組の複数のスイッチ素子の１つに対して、当該スイッチ素子のオフ期間の全部または一部の期間中であって、当該スイッチ素子以外の同一組の残りのスイッチ素子の１つ以上のオン期間中に、逆符号の所定の電位が与えられるよう制御される構成であればよい。

　上記各実施形態では、１水平走査期間を３つに分割する時分割駆動方式が採用されているが、この時分割数に限定はなく、２つに分割しても４つ以上（例えば８０など）に分割してもよい。なお、従来例として前述した相展開駆動方式と、各実施形態における映像信号線時分割駆動方式とは、複数の映像信号線のうち２以上の映像信号線を１グループとしてグループ化することにより得られる複数の映像信号線群に対し、１グループずつ所定の順番で映像信号を印加することにより映像信号線を駆動する点で同様の駆動方式であるとも言える。例えば、各実施形態における液晶表示装置１００の映像信号線数を３２０×３（ＲＧＢ）本であるとすると、これを各ＲＧＢの画像データ毎に４相展開処理して駆動するには１水平走査期間あたり合計８０回の書き込み動作が必要となる。したがって、このような駆動は、時分割数を８０とした映像信号線時分割駆動方式による駆動と同視することができる。したがって、本発明は相展開駆動方式を採用した表示装置に適用することができる。この相展開駆動方式を採用した表示装置で例えば第１の実施形態と同様の構成とするためには、上記１組に含まれる対となる並列に接続される２つのスイッチ素子の一方にはシフトレジスタから従来と同様のタイミングでパルスを与え、他方のスイッチ素子にはそのパルスよりやや早い時点で立ち下がるパルスを与える。このことにより、上記他方のスイッチ素子の寄生容量Ｃｇｄによるフィールドスルー現象の影響を解消するとともに、上記一方のスイッチ素子の寄生容量Ｃｇｄを小さくすることよりフィールドスルー現象の影響を抑制することができる。

　また、本発明は点順次駆動方式を採用した表示装置にも適用することができる。すなわち点順次駆動方式は、前述した相展開駆動方式および各実施形態における映像信号線時分割駆動方式とは、２以上の映像信号線を１グループとしてグループ化するわけではない点で異なるが、１つの映像信号線を上記１グループと同視した場合、所定の順番で映像信号を印加することにより映像信号線を駆動する点で同様の駆動方式であるとも言える。この点順次駆動方式を採用した表示装置で例えば第１の実施形態と同様の構成とするためには、上記１組に含まれる対となる並列に接続される２つのスイッチ素子（これらのスイッチ素子は容量素子とともに１つのサンプルアンドホールド回路を形成する）の一方に従来と同様のタイミングでサンプリングパルスを与え、（同一のサンプルアンドホールド回路を形成する）他方のスイッチ素子にはそのサンプリングパルスよりやや早い時点で立ち下がるパルスを与える。このことにより、上記他方のスイッチ素子の寄生容量Ｃｇｄによるフィールドスルー現象の影響を解消するとともに、上記一方のスイッチ素子の寄生容量Ｃｇｄを小さくすることよりフィールドスルー現象の影響を抑制することができる。

　なお上記実施形態ではアクティブマトリクス型の液晶表示装置を例に挙げて説明したが、映像信号線時分割駆動方式や相展開方式などを採用するものであれば、液晶素子以外の電気光学素子を使用したアクティブマトリクス型の表示装置にも本発明の適用が可能である。なお、ここで電気光学素子とは、液晶素子の他、有機ＥＬ素子や無機ＥＬ素子を含むＬＥＤ（Light Emitting Diode）、ＦＥＤ、電荷駆動素子、およびＥインク（Electronic Ink）など、電気を与えることにより光学的な特性が変化する全ての素子をいう。

　本発明は、液晶素子やＥＬ素子などをマトリクス状に配置した表示装置に適用されるものであって、点順次駆動方式、相展開駆動方式、および映像信号線時分割駆動方式などを採用した表示装置に適している。

　１０　　　…ＴＦＴ（薄膜トランジスタ）
　２５　　　…切換制御回路
　１００　　…液晶表示装置
　２００　　…表示制御回路
　３００　　…映像信号線駆動回路
　４００　　…走査信号線駆動回路
　５００　　…液晶パネル
　５０１　　…接続切換回路
　ＳＣＫ　　…ソース用クロック信号
　ＳＳＰ　　…ソース用スタートパルス信号
　ＧＣＫ　　…ゲート用クロック信号
　ＧＳＰ　　…ゲート用スタートパルス信号
　Ｄａ　　　…デジタル画像信号
　ＧＳ１ａ～ＧＳ３ｂ　…切換制御信号
　ＴＳ１，ＴＳ２　…出力端子
　Ｇｋ　　　…走査信号（ｋ＝１，２，３，…）
　Ｓｊ　　　…映像信号（ｊ＝１，２，３，…）
　ＳＬ　　　…映像信号線
　Ｌｓ　　　…映像信号線（列電極）
　Ｌｇ　　　…走査信号線（行電極）
　Ｐｘ　　　…画素形成部（画素）
　ＳＷｉａ，ＳＷｉｂ　…スイッチ素子（ｉ＝１，２，３，…）

Claims (11)

1. 　表示すべき画像を形成する複数の画素形成部と、前記表示すべき画像を表す信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の表示装置であって、
   　前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
   　前記複数の映像信号線のそれぞれに対応して設けられ並列に接続される複数のスイッチ素子を複数組含み、前記表示すべき画像を表す信号として入力される画像信号を前記複数のスイッチ素子を介して所定の順番で印加することにより前記複数の映像信号線を駆動する映像信号線駆動回路と、
   　同一組の複数のスイッチ素子の少なくとも１つが、対応する映像信号線に対応する画像信号が与えられるために必要な期間中オンされ、かつ同一組の複数のスイッチ素子のうちの一部のスイッチ素子がオフされる時点と、残りのスイッチ素子がオフされる時点とが異なるよう、前記複数のスイッチ素子を制御する表示制御回路と
   を備えることを特徴とする、表示装置。
2. 　前記映像信号線駆動回路は、
   　　前記複数の映像信号線をグループ化することにより得られる複数の映像信号線群それぞれ対応する複数の出力端子を有し、各出力端子に対応する映像信号線群によって伝達されるべき映像信号を所定期間内における時分割で当該出力端子から出力する映像信号出力回路と、
   　　前記映像信号出力回路の各出力端子を当該出力端子に対応する映像信号線群内のいずれかの映像信号線に接続することにより、接続された当該映像信号線と前記走査信号線駆動回路により選択される走査信号線とに繋がる画素形成部に前記映像信号を与えると共に、各出力端子が接続される映像信号線を当該出力端子に対応する映像信号線群内で前記時分割に応じて切り換える前記スイッチ素子からなる接続切換回路とを含むことを特徴とする、請求項１に記載の表示装置。
3. 　前記映像信号出力回路は、所定の３原色を表示する３種類の画素形成部にそれぞれ繋がる３つの隣り合う映像信号線を１グループとして前記複数の映像信号線をグループ化することにより得られる複数の映像信号線群にそれぞれ対応する複数の出力端子を有することを特徴とする、請求項２に記載の表示装置。
4. 　前記スイッチ素子は、微結晶シリコン、アモルファスシリコン、または酸化物半導体からなる半導体層を有する薄膜トランジスタであることを特徴とする、請求項１から請求項３までのいずれか１項に記載の表示装置。
5. 　前記表示制御回路は、水平走査期間毎に、同一組の複数のスイッチ素子が略同一時点でオンされるとともに、同一組の複数のスイッチ素子の一部が最後にオフされるよう、前記複数のスイッチ素子を制御することを特徴とする、請求項１から請求項４までのいずれか１項に記載の表示装置。
6. 　前記スイッチ素子は、半導体層を有する薄膜トランジスタであり、同一組の複数のスイッチ素子のうちの最後にオフされる一部のスイッチ素子のサイズが、残りのスイッチ素子のサイズよりも小さいことを特徴とする、請求項５に記載の表示装置。
7. 　前記表示制御回路は、水平走査期間毎に、同一組の複数のスイッチ素子の一部がオンされるとともに、１以上の水平走査期間毎に同一組の複数のスイッチ素子におけるオン時間の総和が全て略同一となるよう、前記複数のスイッチ素子を制御することを特徴とする、請求項１から請求項４までのいずれか１項に記載の表示装置。
8. 　前記表示制御回路は、同一組の前記複数のスイッチ素子に対して、オフ期間の全部または一部の期間中、オン期間に与えられるオン電位と逆符号の所定の電位を与えることを特徴とする、請求項１から請求項７までのいずれか１項に記載の表示装置。
9. 　前記表示制御回路は、同一組の複数のスイッチ素子の少なくとも１つに対して、当該スイッチ素子のオフ期間の全部または一部の期間中であって、当該スイッチ素子以外の同一組の残りのスイッチ素子の１つ以上のオン期間中に、前記逆符号の所定の電位を与えることを特徴とする、請求項８に記載の表示装置。
10. 　請求項１から請求項９までのいずれか１項に記載の画素形成部は、液晶素子を含むことを特徴とする、液晶表示装置。
11. 　表示すべき画像を形成する複数の画素形成部と、前記表示すべき画像を表す信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の表示装置を駆動する方法であって、
    　前記複数の走査信号線を選択的に駆動する走査信号線駆動ステップと、
    　前記複数の映像信号線のそれぞれに対応して設けられ並列に接続される複数のスイッチ素子であって複数組備えられる複数のスイッチ素子を介して、前記表示すべき画像を表す信号として入力される画像信号を所定の順番で印加することにより前記複数の映像信号線を駆動する映像信号線駆動ステップと、
    　同一組の複数のスイッチ素子の少なくとも１つが、対応する映像信号線に対応する画像信号が与えられるために必要な期間中オンされ、かつ同一組の複数のスイッチ素子のうちの一部のスイッチ素子がオフされる時点と、残りのスイッチ素子がオフされる時点とが異なるよう、前記複数のスイッチ素子を制御する表示制御ステップと
    を備えることを特徴とする、駆動方法。

Images