[go: up one dir, main page]

WO2010061551A1 - 半導体装置および電子機器 - Google Patents

半導体装置および電子機器 Download PDF

Info

Publication number
WO2010061551A1
WO2010061551A1 PCT/JP2009/006218 JP2009006218W WO2010061551A1 WO 2010061551 A1 WO2010061551 A1 WO 2010061551A1 JP 2009006218 W JP2009006218 W JP 2009006218W WO 2010061551 A1 WO2010061551 A1 WO 2010061551A1
Authority
WO
WIPO (PCT)
Prior art keywords
protective film
semiconductor device
electrode
internal electrode
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2009/006218
Other languages
English (en)
French (fr)
Inventor
中野高宏
内海勝喜
佐野光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008299443A external-priority patent/JP4659875B2/ja
Priority claimed from JP2008333133A external-priority patent/JP5146307B2/ja
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to CN2009801464975A priority Critical patent/CN102224579B/zh
Publication of WO2010061551A1 publication Critical patent/WO2010061551A1/ja
Priority to US13/100,398 priority patent/US20110204487A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Definitions

  • the present invention relates to a semiconductor device and an electronic device.
  • a typical solid-state imaging device among optical devices is used as a light receiving sensor of digital video equipment such as a digital still camera, a camera for a mobile phone, and a digital video camera.
  • this solid-state imaging device has a ceramic type and plastic that ensure electrical connection inside and outside the device by die bonding and wire bonding.
  • Wafer level CSP technology that secures electrical connection inside and outside the apparatus by forming through-electrodes and rewiring in assembly processing for wafers before singulation instead of type packages has been adopted (for example, patents) Reference 1 and Patent Reference 2).
  • FIG. 1 is a cross-sectional view of a solid-state imaging device having a conventional wafer level CSP structure.
  • a conventional solid-state imaging device 100A includes an imaging region 102 formed on a semiconductor substrate 101 and provided with a plurality of microlenses 103 on a main surface that is a light-receiving side surface of the semiconductor substrate 101, and the main region
  • a solid-state imaging device 100 including a peripheral circuit region 104A formed in an outer peripheral region of the imaging region 102 on the surface and a plurality of electrode portions 104B connected to the peripheral circuit region 104A is provided.
  • a transparent substrate 106 made of, for example, optical glass or the like is formed via an adhesive member 105 made of resin. Furthermore, a through electrode 107 that penetrates the semiconductor substrate 101 in the thickness direction is provided inside the semiconductor substrate 101.
  • metal wirings 108 connected to the plurality of electrode portions 104 ⁇ / b> B in the peripheral circuit region 104 ⁇ / b> A are formed through the through electrodes 107 and cover a part of the metal wirings 108.
  • an insulating resin layer 109 having an opening 110 exposing the other part is formed.
  • An external electrode 111 made of, for example, a solder material is formed in the opening 110.
  • the solid-state imaging device 100 is electrically insulated from the through electrode 107 and the metal wiring 108 by an insulating layer (not shown).
  • the plurality of electrode portions 104 ⁇ / b> B are electrically connected to the metal wiring 108 through the through electrode 107, and further, the external electrode 111 is connected through the metal wiring 108. And the light reception signal can be taken out.
  • the conventional solid-state imaging device 100A is manufactured by the following process, for example.
  • Step 1 a plurality of solid-state imaging devices 100 having the above-described structure are formed on a wafer by a known method.
  • a transparent substrate 106 having the same shape as a wafer made of optical glass or the like is attached to a wafer on which a plurality of solid-state imaging devices 100 are formed via an adhesive member 105 made of a resin layer.
  • Step 2 Through holes that penetrate the semiconductor substrate 101 from the back surface side and expose the plurality of electrode portions 104B in the peripheral circuit region 104A are formed by using dry etching, wet etching, or the like. After that, by burying a conductive material in the through hole, the through electrode 107 connected to the plurality of electrode portions 104B from which the light reception signal is extracted is formed.
  • Step 3 a metal wiring 108 that is electrically connected to the through electrode 107 is formed on the back surface of the solid-state imaging device 100 by electrolytic plating.
  • Step 4 an insulating resin layer 109 is formed on the back surface of the solid-state imaging device 100 so as to cover the metal wiring 108.
  • a photosensitive resin is used as the insulating resin layer 109, and the insulating resin layer 109 is formed by spin coating or dry film bonding.
  • Step 5 Subsequently, the insulating resin layer 109 is selectively removed by using a photolithography technique (exposure and development) to form an opening 110 exposing a part of the metal wiring 108.
  • a photolithography technique exposure and development
  • the external electrode 111 made of, for example, a solder material that is electrically connected to the metal wiring 108 is formed in the opening 110 by a solder ball mounting method using a flux or a solder paste printing method.
  • Step 7 Finally, for example, by using a cutting tool such as a dicing saw, the solid-state imaging device 100, the adhesive member 105, the transparent substrate 106, and the insulating resin layer 109 are collectively cut, whereby a plurality of drawings are obtained. 1 into the solid-state imaging device 100A shown in FIG.
  • the above-described solid-state imaging device can contribute to the reduction in size, thickness, weight, and high-density mounting of electronic devices by the wafer level CSP technology, but the thermal stress applied in the process after the through electrode 107 is formed, Due to environmental load stress such as heat applied in the actual use environment of the image pickup device, stress concentration occurs from the through electrode 107 to the electrode portion 104B, and connection failure occurs due to disconnection and peeling of the electrode portion 104B, and reliability decreases. There is a problem that the penetrating electrode is likely to drop off (drop off).
  • the temperature change is achieved by forming a protective film (not shown) made of an inorganic insulating material so as to cover the entire surface of the electrode portion 104B connected to the through electrode 107 shown in FIG.
  • a protective film made of an inorganic insulating material so as to cover the entire surface of the electrode portion 104B connected to the through electrode 107 shown in FIG.
  • the electrode part 104B may still be broken or peeled off.
  • the inorganic insulating material itself used as the protective film in the above-described configuration is relatively hard, in a configuration in which the entire surface of the electrode portion 104B is covered with such a protective film, stress on the electrode portion 104B is applied. When concentration occurs, both the protective film and the electrode portion 104B may break or peel off, which is not always sufficient as a measure against concentrated stress.
  • the present invention provides a semiconductor device suitable for further enhancing the resistance to breakage and peeling of the electrode portion 104B against stress concentration from the through electrode 107 to the electrode portion 104B, and preventing the occurrence of poor connection and a decrease in reliability. With the goal. It is another object of the present invention to provide a semiconductor device suitable for preventing the penetration electrode from dropping off.
  • a semiconductor device includes a semiconductor substrate, a through electrode provided through the semiconductor substrate in a thickness direction, and a first main body of the semiconductor substrate.
  • An internal electrode electrically connected to the through electrode, and a first protective film covering the first main surface excluding a part of the internal electrode.
  • a second protective film provided in a portion of the internal electrode that is not covered with the first protective film and spaced apart from the first protective film; and the first main surface of the semiconductor substrate; Is provided on the second main surface on the opposite side, and includes a metal wiring electrically connected to the through electrode.
  • the area of the second protective film is larger than the area of the region where the through electrode is in contact with the internal electrode.
  • the shape of the second protective film may be circular or polygonal.
  • the shape of the second protective film may be annular, and the outer diameter of the second protective film is larger than the diameter of the region where the through electrode is in contact with the internal electrode, and the second protective film
  • the inner diameter of the membrane may be smaller than the diameter of the region.
  • first protective film and the second protective film may both be inorganic materials, the first protective film is an inorganic material, and the second protective film is an organic material. There may be.
  • the semiconductor device may further include a third protective film that is provided on the internal electrode and fills a part of a gap between the first protective film and the second protective film.
  • the semiconductor device may further include an insulating layer that covers the second main surface excluding a part of the metal wiring, and a portion that is not covered with the insulating layer of the metal wiring. And an external electrode that is electrically connected to the metal wiring.
  • a semiconductor device includes a semiconductor substrate, a through electrode provided through the semiconductor substrate in a thickness direction, and a first main body of the semiconductor substrate.
  • An internal electrode electrically connected to the through electrode, and a protection covering the internal electrode and the first main surface excluding a part of the internal electrode.
  • a film and a metal wiring provided on the second main surface opposite to the first main surface of the semiconductor substrate and electrically connected to the through electrode; and the protection on the internal electrode A plurality of openings are provided in the membrane.
  • the plurality of openings may be provided outside a region where the through electrode is in contact with the internal electrode.
  • the shape of the plurality of openings may be circular.
  • the plurality of openings may have a polygonal shape, and a corner portion of the polygon may have a curved shape.
  • the plurality of openings may have an arcuate outline.
  • the protective film may have at least two openings.
  • another protective film may be provided on the protective film, and the other protective film may be in contact with the internal electrode through the opening.
  • the other protective film may be made of an organic material or an inorganic material.
  • the semiconductor device may further include an insulating layer that covers the second main surface excluding a part of the metal wiring, and further, a portion that is not covered with the insulating layer of the metal wiring. And an external electrode that is electrically connected to the metal wiring.
  • the present invention can be realized not only as such a semiconductor device but also as an electronic device in which the metal wiring or external electrode of such a semiconductor device is electrically connected to the wiring provided on the surface of the wiring board. You can also.
  • the present invention even when a stress concentration occurs from the through electrode to the internal electrode due to an environmental load stress such as a thermal stress applied in a process after the through electrode is formed or a heat applied in an actual use environment of the semiconductor device. Since the second protective film suppresses deformation of the internal electrode, it is possible to prevent connection failure due to disconnection or peeling of the internal electrode, and to ensure high connection reliability.
  • the stress concentration on the internal electrode is reduced in the gap between the first protective film and the second protective film, and the stress generated by the deformation of the internal electrode Can be mitigated, and the occurrence of disconnection, cracking, peeling, etc. of the internal electrode can be prevented more reliably.
  • the third protective film in a part of the gap between the first protective film and the second protective film, the gap left between the first protective film and the second protective film is changed to the inside.
  • the second protective film can suppress the deformation of the internal electrode through the third protective film when the stress concentration occurs, while reducing the stress concentration on the electrode and the stress generated by the deformation of the internal electrode. It can be obtained from the first protective film, and the through electrode can be prevented from being peeled off and dropped off toward the second main surface of the semiconductor substrate.
  • the stress applied to the internal electrode at the opening from which the protective film is excluded is provided.
  • the concentration can be relaxed and the stress generated by the deformation of the internal electrode can be relaxed, and the occurrence of disconnection, cracking, peeling, etc. of the internal electrode can be prevented more reliably.
  • the through electrode can be formed on the semiconductor substrate while the opening allows the stress concentration to the internal electrode to be reduced and the stress generated by the deformation of the internal electrode to be reduced. It is possible to prevent peeling and dropping off toward the main surface of 2.
  • FIG. 1 is a cross-sectional view showing the structure of a conventional solid-state imaging device.
  • FIG. 2 is a cross-sectional view showing an example of the structure of the semiconductor device according to the embodiment of the present invention.
  • FIG. 3 is a top view and a cross-sectional view showing an example of the shape of the second protective film.
  • FIG. 4 is a top view and a cross-sectional view showing an example of the shape of the second protective film.
  • FIG. 5 is a top view and a cross-sectional view showing an example of the shape of the second protective film.
  • 6A and 6B are top views illustrating examples of the shapes of the second protective film and the third protective film.
  • FIG. 7A and 7B are a top view and a cross-sectional view illustrating an example of the structure of the main part of the semiconductor device.
  • 8A to 8D are top views showing examples of the shape of the protective film of the semiconductor device.
  • FIG. 9 is a cross-sectional view showing another example of the structure of the main part of the semiconductor device.
  • FIG. 2 is a cross-sectional view showing the structure of the semiconductor device 10 according to the first embodiment of the present invention.
  • the semiconductor device 10 is made of a metal such as Al or Cu provided on a main surface (hereinafter referred to as a surface) above the semiconductor substrate 11 in the drawing.
  • a first protective film 13A that covers the first main surface excluding a part of the internal electrode 12, and the first protective film 13A of the internal electrode A portion that is not connected is provided with a second protective film 13B that is provided apart from the first protective film 13A.
  • the first protective film 13A and the second protective film 13B are generally called passivation and are made of an inorganic material such as SiN.
  • the second protective film 13B is not limited to an inorganic material, and an organic material can be used.
  • the second protective film 13B may be formed separately from the first protective film 13A.
  • the semiconductor device 10 penetrates the semiconductor substrate 11 in the thickness direction, reaches the back surface of the internal electrode 12, and is electrically connected to the internal electrode 12, and a main surface below the semiconductor substrate 11 in the drawing. (Hereinafter referred to as the back surface) and provided on the main surface (hereinafter referred to as the back surface) of the semiconductor substrate below the metal wiring 18 electrically connected to the through electrode 17 and the through electrode 17.
  • An electrically connected metal wiring 18 and an insulating layer 19 that covers the back surface of the semiconductor substrate 11 excluding a part of the metal wiring 18 are provided.
  • the through electrode 17 is made of, for example, a metal material mainly composed of Cu or Cu on an inner wall of a through hole (not shown) provided in advance in the semiconductor substrate 11 (that is, a surface of the semiconductor substrate 11 and the internal electrode 12 toward the through hole). It is formed by plating or filling a through-hole with a conductive paste.
  • the depth of the through hole is typically 10 ⁇ m to 300 ⁇ m.
  • the through electrode 17 may be formed so as to fill the through hole, or may be formed in a film shape that covers the inner wall of the through hole with a substantially constant thickness.
  • the metal wiring 18 is formed by plating the back surface of the semiconductor substrate 11 with, for example, a metal material mainly composed of Cu or Cu.
  • the thickness of the metal wiring 18 is desirably 5 ⁇ m to 20 ⁇ m.
  • An external electrode 20 made of, for example, a lead-free solder material of Sn—Ag—Cu composition is formed on the portion of the metal wiring 18 not covered with the insulating layer 19 so as to be electrically connected to the metal wiring 18. .
  • a transparent substrate 22 made of, for example, optical glass or support glass is formed on the surface of the semiconductor substrate 11 via a protective film 13 and an adhesive layer 21.
  • the adhesive layer 21 may be formed so as to cover the surfaces of the semiconductor substrate 11, the first protective film 13A, and the second protective film 13B, as in the semiconductor device 10 shown in FIG.
  • a cavity structure having a hollow with the transparent substrate 22 may be used.
  • the structures and materials of the adhesive layer 21 and the transparent substrate 22 are appropriately selected according to the purpose of improving the electrical characteristics of the semiconductor substrate 11 or reinforcing the strength of the semiconductor substrate 11.
  • the transparent substrate 22 is particularly effective when the semiconductor device of the present invention is mainly applied to an optical device and when it is applied as a reinforcing plate for the purpose of reinforcing the strength of the semiconductor substrate 11. It is not an essential component and may be omitted depending on the application.
  • the semiconductor substrate 11 is electrically insulated from the through electrode 17 and the metal wiring 18 by an insulating film such as SiO 2 (not shown).
  • FIG. 4 and FIG. 5 are a top view and a cross-sectional view, respectively, showing an example of a specific shape of the second protective film 13B in the semiconductor device 10 according to the first embodiment.
  • the semiconductor device 10 shown in FIGS. 3, 4, and 5 is represented as semiconductor devices 10A, 10B, and 10C, respectively.
  • the second protective film 13B is provided on the internal electrode 12 so as to be separated from the first protective film 13A, and the area of the second protective film 13B is a through-hole.
  • the electrode 17 is formed so as to be larger than the area of a region 17A (indicated by a broken line, hereinafter referred to as a region 17A) that is in contact with the back surface of the internal electrode 12.
  • the second protective film 13B is circular, and the diameter of the second protective film 13B is larger than the maximum diameter of the region 17A.
  • the second protective film 13B is square, and the length of one side of the second protective film 13B is larger than the maximum diameter of the region 17A.
  • the second protective film 13B is square here, other polygons may be used. However, regardless of which polygon is used, the length of the maximum diameter of the polygon is desirably larger than the maximum diameter of the region 17A.
  • the second protective film 13B has an annular shape, the outer diameter of the second protective film 13B is larger than the diameter of the region 17A, and the inner diameter of the second protective film 13B is that of the region 17A. It is smaller than the diameter.
  • the second protection is performed so as to cover the region 17A from the surface of the internal electrode 12, as shown in FIGS. A film 13B can be formed.
  • the through electrode 17 and the internal electrode 12 are affected by thermal stress applied in a process after the through electrode 17 is formed or environmental load stress such as heat applied in an actual use environment of the semiconductor device 10. Even when stress concentration occurs in the connection portion, the second protective film 13B can suppress the deformation of the internal electrode 12 and prevent the internal electrode 12 from being disconnected, cracked, peeled off, or the like.
  • the internal electrode 12 is reinforced by forming the second protective film 13B so as to cover the outer peripheral portion from the surface of the internal electrode 12. Is done.
  • first protective film 13A and the second protective film 13B apart from each other, relaxation of stress concentration on the internal electrode 12 in the gap between the first protective film 13A and the second protective film 13B, Further, it is possible to alleviate the generated stress due to the deformation of the internal electrode 12, and more reliably prevent the occurrence of disconnection, cracking, peeling, or the like of the internal electrode 12.
  • the semiconductor device 10 having the above-described structure can be manufactured by the following process, for example.
  • Step 1 A semiconductor element provided with a plurality of internal electrodes 12 provided on the surface of the semiconductor substrate 11 is prepared.
  • Step 2 A first protective film 13A having an opening selectively formed on the internal electrode 12 provided on the surface of the semiconductor substrate 11 is formed.
  • Step 3 A second protective film 13B independent of the opening of the first protective film 13A is formed on a part of the surface of the internal electrode 12. In addition, you may perform the process 2 and the process 3 simultaneously.
  • Step 4 A through-hole penetrating in the thickness direction of the semiconductor substrate 11 is formed so as to reach the back surface of the internal electrode 12.
  • Step 5 Form a through electrode 17 provided inside the through hole and extending from the inside of the through hole portion onto the surface of the semiconductor substrate 11.
  • Step 6 A metal wiring 18 provided on the back surface of the semiconductor substrate 11 and electrically connected to the through electrode 17 on the back surface of the semiconductor substrate 11 is formed.
  • Step 7 An insulating layer 19 provided on the back surface of the semiconductor substrate 11 is formed so as to cover the surface of the metal wiring 18.
  • Step 8 An opening of the insulating layer 19 selectively formed on the surface of the metal wiring 18 is formed.
  • An external electrode 20 electrically connected to the metal wiring 18 is formed in the opening of the insulating layer 19 by a solder ball mounting method using a flux, a solder paste printing method, or an electrolytic plating method.
  • a solder ball mounting method using a flux for example, a solder ball mounting method using a flux, a solder paste printing method, or an electrolytic plating method.
  • a lead-free solder material having a Sn—Ag—Cu composition is used for the external electrode 20.
  • the semiconductor device 10 shown in FIG. 2 is manufactured by performing these steps.
  • the second protective film 13 ⁇ / b> B is separated from the first protective film 13 ⁇ / b> A on the internal electrode 12 in order to enhance the resistance of the internal electrode 12 against the stress concentration from the through electrode 17 to the internal electrode 12.
  • the possibility of occurrence of disconnection, cracks, peeling, etc. in the internal electrode 12 as well as the second protective film 13B can be reduced.
  • the second protective film 13B is formed by the internal electrode 12 when stress is concentrated. In some cases, the deformation of the internal electrode 12 cannot be suppressed, and the occurrence of disconnection, cracking, peeling, or the like of the internal electrode 12 cannot be prevented.
  • FIGS. 6A and 6B are top views showing examples of specific shapes of the second protective film 13B and the third protective film 13C according to the modification of the present invention, respectively.
  • the third protective film 13C is provided on the internal electrode 12 so as to fill a part of the gap between the first protective film 13A and the second protective film 13B.
  • FIG. In (B) the shape of the third protective film 13C is a waveform.
  • the third protective film 13C may be made of an inorganic material such as SiN or an organic material.
  • the third protective film 13C may be formed separately from one or both of the first protective film 13A and the second protective film 13B, and the first protective film 13A and the second protective film 13C may be formed separately. You may form in the same process as the protective film 13B.
  • the first protective film 13A and the second protective film 13C are provided by providing the third protective film 13C so as to fill a part of the gap between the first protective film 13A and the second protective film 13B.
  • the second protective film 13B is formed while the stress remaining on the internal electrode 12 can be relaxed by the gap left between the protective film 13B and the stress generated by the deformation of the internal electrode 12.
  • a force for suppressing the deformation of the internal electrode 12 can be obtained from the first protective film 13A via the third protective film 13C, and the through electrode is peeled off and dropped out toward the second main surface of the semiconductor substrate. Can be prevented.
  • the stress applied to the third protective film 13C itself can be further relaxed by making the shape of the third protective film 13C corrugated.
  • the characteristic shape of the protective film provided on the internal electrode realizes a semiconductor device with a wafer level CSP and high resistance against stress concentration. Contributes to the miniaturization, thinness, weight reduction, and performance improvement of various electronic devices.
  • the semiconductor device according to the second embodiment of the present invention is the same in cross-sectional structure as the semiconductor device 10 according to the first embodiment shown in FIG. 2, and the first protective film 13A and the second protective film 13
  • the protective film 13B is different from the protective film 13B in that it is provided integrally and excluding a part on the internal electrode 12.
  • the first protective film 13A and the second protective film 13B are not distinguished from each other and are collectively referred to as the protective film 13.
  • the same components as those described in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • FIG. 7 is a top view and a side view showing an example of specific shapes of the protective film 13 and the opening 14 in the semiconductor device 10D.
  • each 14 has a rectangular shape.
  • the illustration of the adhesive layer 21 is omitted for easy viewing.
  • the internal electrode 12 is reinforced by forming the protective film 13 so as to always cover this portion. Further, by providing the opening 14 in the protective film 13, it is possible to relax the stress concentration on the internal electrode 12 at the opening 14 and the stress generated by the deformation of the internal electrode 12, and more reliably disconnection and cracking of the internal electrode 12. Prevents the occurrence of peeling and the like.
  • 8 (A) to 8 (D) are top views showing other examples of the specific shape of the opening 14.
  • the opening 14 shown in FIG. 8A has a shape in which the stress concentration applied to the corner portion of the opening 14 is further relaxed by changing the rectangular corner portion of the opening 14 shown in FIG. 7 to a curved shape. .
  • one size of the opening 14 is divided smaller than that in FIG. 8A, and the ratio of the total area of the openings 14 to the total area of the protective film 13 existing between the openings 14 is made close to 1.
  • the shape of the opening 14 shown in FIGS. 8A and 8B may be an ellipse or a circle. Even in this case, the same effect as that of a rectangle in which the corner portion is changed to a curved shape can be obtained.
  • a part of the outline of the opening 14 has an arc shape along the through electrode 17. Thereby, a more effective stress relaxation effect can be exhibited in the outer peripheral portion of the connection region 24 where the stress is most concentrated.
  • one size of the opening 14 is divided smaller than that in FIG. 8C, and the ratio of the total area of the openings 14 to the total area of the protective film 13 existing between the openings 14 is made close to 1.
  • FIG. 9 is a cross-sectional view showing the structure of the main part of a semiconductor device 10E according to a modification.
  • another protective film 23 is formed on the internal electrode 12 via the protective film 13, and the internal electrode 12 and the protective film 23 are directly connected to each other through the opening 14. Yes.
  • the protective film 23 can be made of either an organic material or an inorganic material.
  • a low elastic resin or the like is used as the organic material for the protective film 23, the reinforcing effect and the stress relaxation effect can be further enhanced.
  • the protective film 13 having the opening 14 is formed in the semiconductor devices 10D and 10E shown in FIGS. 7 to 9, and the protective film 23 different from the protective film 13 is further formed in the semiconductor device 10E.
  • the through electrode 17 is prevented from dropping (dropping out) and high connection reliability is ensured. It becomes possible.
  • another protective film 23 may be provided on the internal electrode 12 of the semiconductor devices 10A to 10C shown in FIGS. 3, 4, and 5 through the protective film 13 in the same manner as the semiconductor device 10E. .
  • the protective film 23 provided on the semiconductor devices 10A to 10C is directly connected to the internal electrode 12 in the gap between the first protective film 13A and the second protective film 13B, and exhibits the above-described reinforcing effect against stress.
  • a semiconductor device having a wafer level CSP and high resistance against stress concentration is realized by the characteristic shape of the protective film provided on the internal electrode. This contributes to the reduction in size, thickness, weight and performance of various electronic devices.
  • the semiconductor device of the present invention is particularly suitable for optical devices (various semiconductor devices and modules such as solid-state imaging devices, photodiodes, and laser modules), and other LSIs, memories, and vertical devices (diodes, It is also suitable for all semiconductor devices such as transistors and interposers.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

　半導体装置（１０）は、半導体基板（１１）と、半導体基板（１１）を厚み方向に貫通して設けられた貫通電極（１７）と、半導体基板（１１）の表面の貫通電極（１７）が到達する部分に設けられ、貫通電極（１７）と電気的に接続された内部電極（１２）と、内部電極（１２）の一部を除外して半導体基板（１１）の表面を覆う第１の保護膜（１３Ａ）と、内部電極（１２）の第１の保護膜（１３Ａ）で覆われない部分に、第１の保護膜（１３Ａ）と離間して設けられた第２の保護膜（１３Ｂ）と、半導体基板（１１）の裏面に設けられ、貫通電極（１７）と電気的に接続された金属配線（１８）とを備える。

Description

半導体装置および電子機器
　本発明は、半導体装置および電子機器に関する。
　近年の電子機器では、電子機器の小型、薄型、軽量化、および高密度実装化を実現するため、ウェハ状態での組立加工プロセスであるウェハレベルＣＳＰ（チップサイズパッケージ）技術を用いた半導体装置が多く用いられてきている。
　例えば、光学デバイスの中で代表的な固体撮像装置は、デジタルスチルカメラや携帯電話用カメラ、デジタルビデオカメラ等のデジタル映像機器の受光センサーとして用いられている。近年の映像機器の小型、薄型、軽量化、および高密度実装化を実現するために、この固体撮像装置には、ダイボンディングとワイヤーボンディングとによって装置内外の電気的接続を確保するセラミックタイプやプラスチックタイプのパッケージではなく、個片化前のウェハに対する組立加工において、貫通電極と再配線を形成することによって装置内外の電気的接続を確保するウェハレベルＣＳＰ技術が採用されてきている（例えば、特許文献１および特許文献２を参照）。
　図１は、従来のウェハレベルＣＳＰ構造を有する固体撮像装置の断面図である。
　図１に示すように、従来の固体撮像装置１００Ａは、半導体基板１０１に形成され、半導体基板１０１の受光側表面である主面に複数のマイクロレンズ１０３が設けられた撮像領域１０２と、前記主面における撮像領域１０２の外周領域に形成された周辺回路領域１０４Ａと、周辺回路領域１０４Ａと接続された複数の電極部１０４Ｂとを含む固体撮像素子１００を備えている。
　また、半導体基板１０１の主面側には、樹脂よりなる接着部材１０５を介して、例えば光学ガラス等よりなる透明基板１０６が形成されている。さらに、半導体基板１０１の内部には、半導体基板１０１を厚み方向に貫通する貫通電極１０７が設けられている。
　半導体基板１０１の主面と対向する裏面には、貫通電極１０７を介して、周辺回路領域１０４Ａの複数の電極部１０４Ｂと接続する金属配線１０８が形成されており、金属配線１０８の一部を覆うと共に他の一部を露出する開口１１０を有する絶縁樹脂層１０９が形成されている。開口１１０には、例えば半田材料よりなる外部電極１１１が形成されている。
　なお、固体撮像素子１００は、図示していない絶縁層によって、貫通電極１０７および金属配線１０８と電気的に絶縁されている。
　以上説明したように、従来の固体撮像装置１００Ａでは、複数の電極部１０４Ｂが、貫通電極１０７を介して金属配線１０８と電気的に接続されており、さらに、金属配線１０８を介して外部電極１１１と電気的に接続されており、受光信号の取り出しが可能となる。
　上記従来の固体撮像装置１００Ａは、例えば次のような工程により製造される。
　（工程１）まず、上述の構造を有する固体撮像素子１００を複数個、公知の方法でウェハに形成する。複数の固体撮像素子１００が形成されたウェハに、樹脂層よりなる接着部材１０５を介して、例えば光学ガラス等よりなるウェハと同形状の透明基板１０６を貼付ける。
　（工程２）次に、ドライエッチングやウェットエッチング等を用いて、裏面側から半導体基板１０１を貫通して周辺回路領域１０４Ａの複数の電極部１０４Ｂを露出させる貫通孔を形成する。その後、該貫通孔に導電材料を埋め込むことで、受光信号の取り出しを行う複数の電極部１０４Ｂと接続する貫通電極１０７を形成する。
　（工程３）次に、電解めっき法により、固体撮像素子１００の裏面上に、貫通電極１０７と電気的に接続する金属配線１０８を形成する。
　（工程４）次に、固体撮像素子１００の裏面上に、金属配線１０８を覆うように絶縁樹脂層１０９を形成する。一般的には、絶縁樹脂層１０９として感光性樹脂を用い、スピンコート又はドライフィルム貼付けによって絶縁樹脂層１０９を形成する。
　（工程５）続いて、フォトリソグラフィ技術（露光および現像）を用いて、絶縁樹脂層１０９を選択的に除去することにより、金属配線１０８の一部を露出する開口１１０を形成する。
　（工程６）続いて、開口１１０に、フラックスを用いた半田ボール搭載法又は半田ペースト印刷法により、金属配線１０８と電気的に接続する例えば半田材料よりなる外部電極１１１を形成する。
　（工程７）最後に、例えばダイシングソー等の切削工具を用いて、固体撮像素子１００、接着部材１０５、透明基板１０６、および絶縁樹脂層１０９を一括して切断することにより、ウェハを複数の図１に示す固体撮像装置１００Ａへ個片化する。
　上述の固体撮像装置は、ウェハレベルＣＳＰ技術によって、電子機器の小型、薄型、軽量化、および高密度実装化に貢献できる反面、貫通電極１０７が形成された後の工程でかかる熱ストレスや、固体撮像装置の実際の使用環境でかかる熱等の環境負荷ストレスによって、貫通電極１０７から電極部１０４Ｂに対して応力集中が発生し、電極部１０４Ｂの断線、剥離による接続不良発生および信頼性低下、また貫通電極の脱落（抜け落ち）が発生しやすいという課題を有している。
　具体的には、貫通電極１０７と電極部１０４Ｂとの熱膨張率の違いから、温度変化に応じて電極部１０４Ｂと貫通電極１０７との接続面の端部（円周部）に特に大きな応力（熱ストレス）が集中し、電極部１０４Ｂの破断、剥離が発生することがある。
　そこで、このような集中応力に対する対策を講じた別の固体撮像装置が提案されている（例えば、特許文献３を参照）。
　この固体撮像装置では、図１に示す貫通電極１０７と接続された電極部１０４Ｂの表面全体を覆うように、無機系の絶縁材料からなる保護膜（図示せず）を形成することによって、温度変化時に発生する貫通電極１０７から電極部１０４Ｂへの応力集中による電極部１０４Ｂの断線、剥離等の接続不良の発生の防止を図っている。
特開２００４－２０７４６１号公報 特開２００７－１２３９０９号公報 特開２００８－１４０８１９号公報
　しかしながら、前述のようにして電極部１０４Ｂの耐性の強化を図った固体撮像装置においても、依然として電極部１０４Ｂの破断、剥離が発生することがある。
　具体的には、前述の構成において保護膜として用いる無機系の絶縁材料自体が比較的硬いため、そのような保護膜で電極部１０４Ｂの表面上を全て覆った構成では、電極部１０４Ｂへの応力集中の発生時に、保護膜もろとも電極部１０４Ｂが破断、剥離することがあり、集中応力に対する対策としては必ずしも十分ではない。
　そこで本発明は、貫通電極１０７から電極部１０４Ｂへの応力集中に対する電極部１０４Ｂの破断、剥離耐性をさらに強化し、接続不良発生および信頼性低下を防止するために好適な半導体装置を提供することを目的とする。さらに、貫通電極の脱落（抜け落ち）を防止するために好適な半導体装置を提供することを目的とする。
　前記の目的を達成するために、本発明の１つの局面に係る半導体装置は、半導体基板と、前記半導体基板を厚み方向に貫通して設けられた貫通電極と、前記半導体基板の第１の主面の前記貫通電極が到達する部分に設けられ、前記貫通電極と電気的に接続された内部電極と、前記内部電極の一部を除外して前記第１の主面を覆う第１の保護膜と、前記内部電極の前記第１の保護膜で覆われない部分に、前記第１の保護膜と離間して設けられた第２の保護膜と、前記半導体基板の前記第１の主面とは反対側の第２の主面に設けられ、前記貫通電極と電気的に接続された金属配線とを備える。
　ここで、前記第２の保護膜の面積は、前記貫通電極が前記内部電極に接する領域の面積よりも大きい。
　また、前記第２の保護膜の形状は円形であってもよく、多角形であってもよい。また、前記第２の保護膜の形状が円環状であってもよく、前記第２の保護膜の外径は前記貫通電極が前記内部電極に接する領域の直径よりも大きく、前記第２の保護膜の内径は前記領域の前記直径よりも小さくてもよい。
　また、前記第１の保護膜および前記第２の保護膜はいずれも無機材料であってもよく、また、前記第１の保護膜は無機材料であり、前記第２の保護膜は有機材料であってもよい。
　また、前記半導体装置は、さらに、前記内部電極上に設けられ、前記第１の保護膜と前記第２の保護膜との隙間の一部分を埋めるように第３の保護膜を備えてもよい。
　また、前記半導体装置は、さらに、前記金属配線の一部を除外して前記第２の主面を覆う絶縁層を備えてもよく、また、前記金属配線の前記絶縁層で覆われていない部分に設けられ、前記金属配線と電気的に接続された外部電極を備えてもよい。
　前記の目的を達成するために、本発明の１つの局面に係る半導体装置は、半導体基板と、前記半導体基板を厚み方向に貫通して設けられた貫通電極と、前記半導体基板の第１の主面の前記貫通電極が到達する部分に設けられ、前記貫通電極と電気的に接続された内部電極と、前記内部電極の一部を除外して前記内部電極および前記第１の主面を覆う保護膜と、前記半導体基板の前記第１の主面とは反対側の第２の主面に設けられ、前記貫通電極と電気的に接続された金属配線とを備え、前記内部電極上において前記保護膜に複数の開口が設けられている。
　また、前記複数の開口は、前記貫通電極が前記内部電極に接する領域よりも外側に設けられていてもよい。
　また、前記複数の開口の形状は円形であってもよい。また、前記複数の開口の形状は多角形であってもよく、前記多角形のコーナー部は曲線形状を有してもよい。また、前記複数の開口は円弧状の輪郭を有してもよい。
　また、１つの内部電極上において、前記保護膜の前記開口は少なくとも２箇所以上あってもよい。
　さらに、前記内部電極上において、前記保護膜上にもう１つの保護膜が設けられていてもよく、前記もう１つの保護膜は、前記開口を介して前記内部電極と接していてもよい。前記もう１つの保護膜は、有機材料からなってもよく、また無機材料からなってもよい。
　前記半導体装置は、さらに、前記金属配線の一部を除外して前記第２の主面を覆う絶縁層を備えてもよく、また、さらに、前記金属配線の前記絶縁層で覆われていない部分に設けられ、前記金属配線と電気的に接続された外部電極を備えてもよい。
　本発明は、このような半導体装置として実現できるだけでなく、このような半導体装置の金属配線または外部電極を、配線基板の表面に設けられた配線に電気的に接続してなる電子機器として実現することもできる。
　本発明によると、貫通電極形成後の工程でかかる熱ストレスや、半導体装置の実際の使用環境でかかる熱等の環境負荷ストレスによって、貫通電極から内部電極に対して応力集中が発生した場合においても、第２の保護膜が内部電極の変形を抑えることによって、内部電極の断線、剥離による接続不良発生を防止し、高い接続信頼性を確保することが可能となる。
　第２の保護膜を第１の保護膜と離間して設けることにより、第１の保護膜と第２の保護膜との隙間で内部電極に対する応力集中の緩和、および内部電極の変形による発生応力の緩和を可能とし、より確実に内部電極の断線、クラック、剥離等の発生を防止することができる。
　さらに、第１の保護膜と第２の保護膜との隙間の一部分に第３の保護膜を設けることにより、第１の保護膜と第２の保護膜との間に残される隙間で、内部電極に対する応力集中の緩和および内部電極の変形による発生応力の緩和を可能としながら、応力集中の発生時に、第２の保護膜が内部電極の変形を抑える力を、第３の保護膜を介して第１の保護膜から得ることができ、また、貫通電極が半導体基板の第２の主面に向かって剥離、脱落してしまうことを防止することができる。
　また、第１の保護膜と第２の保護膜とを一体的な保護膜とし、かつ内部電極の一部を除外して設けることにより、保護膜の設置が除外された開口で内部電極に対する応力集中の緩和、および内部電極の変形による発生応力の緩和を可能とし、より確実に内部電極の断線、クラック、剥離等の発生を防止することもできる。
　さらに、前記保護膜上にもう１つの保護膜を設けることにより、前記開口で、内部電極に対する応力集中の緩和および内部電極の変形による発生応力の緩和を可能としながら、貫通電極が半導体基板の第２の主面に向かって剥離、脱落してしまうことを防止することができる。
図１は、従来の固体撮像装置の構造を示す断面図である。 図２は、本発明の一実施形態にかかる半導体装置の構造の一例を示す断面図である。 図３は、第２の保護膜の形状の一例を示す上面図および断面図である。 図４は、第２の保護膜の形状の一例を示す上面図および断面図である。 図５は、第２の保護膜の形状の一例を示す上面図および断面図である。 図６（Ａ）および（Ｂ）は、第２の保護膜および第３の保護膜の形状の一例を示す上面図である。 図７は、半導体装置の主要部の構造の一例を示す上面図および断面図である。 図８（Ａ）～（Ｄ）は、半導体装置の保護膜の形状の一例を示す上面図である。 図９は、半導体装置の主要部の構造の他の一例を示す断面図である。
　以下、本発明の実施形態に係る半導体装置について説明する。
　（第１の実施形態）
　まず、本発明の第１の実施形態に係る半導体装置について、図面を参照しながら説明する。
　（半導体装置の構造）
　図２は、本発明の第１の実施形態に係る半導体装置１０の構造を示す断面図である。
　本発明の第１の実施形態に係る半導体装置１０は、図２に示すように、半導体基板１１の図面上方の主面（以下、表面と言う）に設けられた、ＡｌまたはＣｕ等の金属を主材料として形成された内部電極１２と、内部電極１２の一部を除外して前記第１の主面を覆う第１の保護膜１３Ａと、前記内部電極の前記第１の保護膜１３Ａで覆われない部分に、第１の保護膜１３Ａと離間して設けられた第２の保護膜１３Ｂとを備える。
　ここで、第１の保護膜１３Ａおよび第２の保護膜１３Ｂは、一般的にパッシベーションと呼ばれ、ＳｉＮ等の無機材料から成る。ただし、第２の保護膜１３Ｂは無機材料に限定されるものではなく、有機材料を用いることも可能であり、また、第１の保護膜１３Ａと工程を分けて形成してもよい。
　また、半導体装置１０は、半導体基板１１を厚み方向に貫通して内部電極１２の裏面に到達し、内部電極１２と電気的に接続された貫通電極１７と、半導体基板１１の図面下方の主面（以下、裏面と言う）に設けられ、貫通電極１７と電気的に接続された金属配線１８と、前記半導体基板の図面下方の主面（以下、裏面と言う）に設けられ、貫通電極１７と電気的に接続された金属配線１８と、金属配線１８の一部を除外して半導体基板１１の裏面を覆う絶縁層１９とを備える。
　貫通電極１７は、半導体基板１１に予め設けられる図示しない貫通孔の内壁（すなわち、半導体基板１１および内部電極１２の、貫通孔内へ向かう面）を、例えばＣｕまたはＣｕを主体とする金属材料でめっきするか、または、貫通孔に導電性ペーストを充填することによって形成される。貫通孔の深さは、一般的な例として１０μｍ～３００μｍである。貫通電極１７は、貫通孔を充填するように形成されてもよく、また、貫通孔の内壁をほぼ一定の厚みで這う膜状に形成されてもよい。
　金属配線１８は、半導体基板１１の裏面を、例えばＣｕまたはＣｕを主体とする金属材料でめっきすることによって形成される。金属配線１８の厚みは、５μｍ～２０μｍが望ましい。
　金属配線１８の絶縁層１９で覆われていない部分には、金属配線１８と電気的に接続するように、例えばＳｎ－Ａｇ－Ｃｕ組成の鉛フリー半田材料よりなる外部電極２０が形成されている。
　さらに、半導体基板１１の表面上には保護膜１３および接着層２１を介して、例えば光学ガラスやサポートガラス等よりなる透明基板２２が形成されている。
　ここで、接着層２１は、図２に示す半導体装置１０のように、半導体基板１１、第１の保護膜１３Ａ、および第２の保護膜１３Ｂの表面上を覆うように形成されてもよいし、透明基板２２との間に中空を有するキャビティ構造であってもよい。
　接着層２１および透明基板２２の構造および材料は、半導体基板１１の電気特性向上または半導体基板１１の強度補強等の目的に応じて適宜選択される。
　なお、透明基板２２は、主に本発明の半導体装置を光学デバイスに適用する場合、および、半導体基板１１の強度補強を目的とした補強板として適用する場合に特に有効であるが、最終構造として必須の構成要素ではなく、用途によっては無くてもかまわない。
　このように、内部電極１２と外部電極２０とが、貫通電極１７および金属配線１８を介して電気的に接続されているために、内部電極１２、貫通電極１７、金属配線１８、および外部電極２０を介して、半導体装置１０の内外での電気信号のやり取りが可能となる。なお、半導体基板１１は、図示していないＳｉＯ２等の絶縁膜によって、貫通電極１７および金属配線１８と電気的に絶縁されている。
　（主要部の詳細な構造）
　図３、図４、および図５はそれぞれ、第１の実施形態にかかる半導体装置１０における第２の保護膜１３Ｂの具体的な形状の一例を示す上面図および断面図である。第２の保護膜１３Ｂの形状の違いに応じて、図３、図４、および図５に示される半導体装置１０を、それぞれ半導体装置１０Ａ、１０Ｂ、および１０Ｃと表す。
　半導体装置１０Ａ、１０Ｂ、および１０Ｃのいずれにおいても、第２の保護膜１３Ｂは、内部電極１２上に第１の保護膜１３Ａと離間して設けられ、第２の保護膜１３Ｂの面積は、貫通電極１７が内部電極１２の裏面に接する領域１７Ａ（破線で示される。以下、短く領域１７Ａと言う。）の面積よりも大きくなるように形成される。
　図３の半導体装置１０Ａでは、第２の保護膜１３Ｂを円形とし、第２の保護膜１３Ｂの直径は領域１７Ａの最大径よりも大きくしている。
　図４の半導体装置１０Ｂでは、第２の保護膜１３Ｂを正方形とし、第２の保護膜１３Ｂの１辺の長さは領域１７Ａの最大径よりも大きくしている。
　なお、ここでは第２の保護膜１３Ｂを正方形としているが、他の多角形を用いてもよい。ただし、いずれの多角形を用いた場合でも、当該多角形の最大径の長さは領域１７Ａの最大径よりも大きくすることが望ましい。
　図５の半導体装置１０Ｃでは、第２の保護膜１３Ｂを円環状とし、第２の保護膜１３Ｂの外径は領域１７Ａの直径よりも大きく、かつ第２の保護膜１３Ｂの内径は領域１７Ａの直径よりも小さくしている。
　上述のような第２の保護膜１３Ｂの形状および大きさのために、図３、図４、および図５に示されるように、領域１７Ａを内部電極１２の表面から覆うように第２の保護膜１３Ｂを形成することができる。
　このような構成によれば、貫通電極１７を形成した後の工程でかかる熱ストレスや、半導体装置１０の実際の使用環境でかかる熱等の環境負荷ストレスによって、貫通電極１７と内部電極１２との接続部分に応力集中が発生した場合でも、第２の保護膜１３Ｂが内部電極１２の変形を抑え、内部電極１２の断線、クラック、剥離等の発生を防止することができる。
　具体的には、領域１７Ａの外周部分に最も大きな応力集中が発生するため、この外周部分を内部電極１２の表面から覆うように第２の保護膜１３Ｂを形成することによって、内部電極１２が補強される。
　また、第１の保護膜１３Ａと第２の保護膜１３Ｂとを離間して設けることによって、第１の保護膜１３Ａと第２の保護膜１３Ｂとの隙間で内部電極１２に対する応力集中の緩和、および内部電極１２の変形による発生応力の緩和を可能とし、より確実に内部電極１２の断線、クラック、剥離等の発生を防止することができる。
　（半導体装置の製造方法）
　上述した構造を有する半導体装置１０は、例えば次のような工程により製造できる。
　（工程１）半導体基板１１の表面に設けられた複数の内部電極１２を備えた半導体素子を準備する。
　（工程２）半導体基板１１表面上に設けられた、内部電極１２上に選択的に開口を有する第１の保護膜１３Ａを形成する。
　（工程３）内部電極１２の表面上の一部に、第１の保護膜１３Ａの開口から独立した第２の保護膜１３Ｂを形成する。なお、工程２と工程３とを同時に行ってもよい。
　（工程４）内部電極１２の裏面に達するように半導体基板１１の厚み方向に貫通する貫通孔を形成する。
　（工程５）貫通孔の内部に設けられているとともに貫通孔部の内部から半導体基板１１の表面上へ延びるように設けられた貫通電極１７を形成する。
　（工程６）半導体基板１１の裏面に設けられ、半導体基板１１の裏面上において貫通電極１７と電気的に接続された金属配線１８を形成する。
　（工程７）金属配線１８の表面を覆うように半導体基板１１の裏面上に設けられた絶縁層１９を形成する。
　（工程８）金属配線１８の表面上に選択的に設けられた絶縁層１９の開口を形成する。絶縁層１９の開口に、フラックスを用いた半田ボール搭載法、半田ペースト印刷法、または電解めっき法により、金属配線１８と電気的に接続する外部電極２０を形成する。外部電極２０には、例えばＳｎ－Ａｇ－Ｃｕ組成の鉛フリー半田材料を用いる。
　これらの工程を行うことで、図２に示す半導体装置１０が製造される。
　（変形例にかかる主要部の詳細な構造）
　上記では、半導体装置１０において、貫通電極１７から内部電極１２への応力集中に対する内部電極１２の耐性を強化すべく、内部電極１２に第２の保護膜１３Ｂを第１の保護膜１３Ａから離間して設ける構成について説明した。
　しかしながら、上記の構成によれば、第２の保護膜１３Ｂもろとも内部電極１２に断線、クラック、剥離等が発生する可能性を低減できる反面、応力集中時に第２の保護膜１３Ｂが内部電極１２の変形を抑えきれず、内部電極１２の断線、クラック、剥離等の発生を防止しきれない場合があり得る。
　そこで、以下の変形例では、第２の保護膜１３Ｂもろとも内部電極１２が破壊する可能性を低減させながら、第２の保護膜１３Ｂが内部電極１２の変形を抑える力を高める構成について説明する。
　図６（Ａ）および図６（Ｂ）はそれぞれ、本発明の変形例にかかる第２の保護膜１３Ｂおよび第３の保護膜１３Ｃの具体的な形状の一例を示す上面図である。
　いずれの例においても、内部電極１２上に、第１の保護膜１３Ａおよび第２の保護膜１３Ｂの隙間の一部分を埋めるように第３の保護膜１３Ｃが設けられており、ここで、図６（Ｂ）においては、第３の保護膜１３Ｃの形状を波形としている。
　ここで、第３の保護膜１３Ｃは、ＳｉＮ等の無機材料を用いてもよく、また有機材料を用いることも可能である。
　第３の保護膜１３Ｃは、第１の保護膜１３Ａおよび第２の保護膜１３Ｂのいずれか一方または両方と工程を分けて形成してもよく、また、第１の保護膜１３Ａおよび第２の保護膜１３Ｂと同一工程で形成してもよい。
　このような構成によれば、第１の保護膜１３Ａと第２の保護膜１３Ｂとの隙間の一部分を埋めるように第３の保護膜１３Ｃを設けることによって、第１の保護膜１３Ａと第２の保護膜１３Ｂとの間に残される隙間で内部電極１２に対する応力集中の緩和、および内部電極１２の変形による発生応力の緩和を可能としながら、応力集中の発生時に、第２の保護膜１３Ｂが内部電極１２の変形を抑える力を、第３の保護膜１３Ｃを介して第１の保護膜１３Ａから得ることができ、また、貫通電極が半導体基板の第２の主面に向かって剥離、脱落してしまうことを防止することができる。
　さらに、図６（Ｂ）においては、第３の保護膜１３Ｃの形状を波形にすることによって、第３の保護膜１３Ｃ自体にかかる応力をさらに緩和することができる。
　以上説明したように、本発明の半導体装置によれば、内部電極に設けられる保護膜の特徴的な形状によって、ウェハレベルＣＳＰで、かつ応力集中に対する耐性強度が高い半導体装置が実現されるので、各種電子機器の小型、薄型、軽量化および性能向上に貢献できる。
　（第２の実施形態）
　以下、本発明の第２の実施形態に係る半導体装置について、図面を参照しながら説明する。
　（半導体装置の構造）
　本発明の第２の実施形態に係る半導体装置は、図２に示される第１の実施形態に係る半導体装置１０と比べて、断面構造において同一であり、第１の保護膜１３Ａと第２の保護膜１３Ｂとが一体的に、かつ内部電極１２上の一部を除外して設けられている点で異なっている。第２の実施形態に係る半導体装置では、第１の保護膜１３Ａと第２の保護膜１３Ｂとは区別されず、保護膜１３と総称される。第１の実施形態で説明した構成要素と同一の構成要素には同一の符号を付し、説明を省略する。
（主要部の詳細な構造）
　次に、図７～図９を用いて、第２の実施形態における半導体装置１０Ｄ、１０Ｅにおける保護膜１３の具体的な形状について説明する。説明の便宜上、以下では、内部電極１２上の一部において保護膜１３が設けられない部分を開口１４と呼ぶ。
　図７は、半導体装置１０Ｄにおける保護膜１３および開口１４の具体的な形状の一例を示す上面図および側面図である。
　図７では、４個の開口１４が、貫通電極１７が内部電極１２の裏面に接する領域である接続領域２４よりも外側に（つまり、上面視で接続領域２４を取り囲む位置に）設けられ、開口１４はそれぞれ長方形の形状を有している。なお、図７の上面図では、見易さのため、接着層２１の図示を省略している。
　この構造により、半導体装置１０Ｄにおいて、貫通電極１７形成後の工程でかかる熱ストレスや、半導体装置１０の実際の使用環境でかかる熱や外部応力等の環境負荷ストレスによって、接続領域２４に応力集中が発生した場合でも、内部電極１２の変形を抑え、内部電極１２の断線、クラック、剥離等の発生を防止することができる。
　具体的には、接続領域２４の外周部分に最も大きな応力集中が発生するため、この部分は必ず覆うように保護膜１３を形成することによって、内部電極１２を補強する。そして、保護膜１３に開口１４を設けることによって、開口１４で内部電極１２に対する応力集中の緩和、および内部電極１２の変形による発生応力の緩和を可能とし、より確実に内部電極１２の断線、クラック、剥離等の発生を防止する。
　さらには、半導体装置１０Ｄの実際の使用環境でかかる熱や外部応力等の環境負荷ストレスによって、貫通電極１７や金属配線１８等に、貫通電極１７を半導体基板１１の裏面方向へ引き抜く応力が発生した場合でも、開口１４以外の領域において保護膜１３と内部電極１２とを密着させているため、貫通電極１７の脱落（抜け落ち）を防止し、高い接続信頼性を確保することが可能となる。
　図８（Ａ）～図８（Ｄ）は、開口１４の具体的な形状の他の例を示す上面図である。
　図８（Ａ）に示す開口１４では、図７に示す開口１４の形状である長方形のコーナー部を曲線形状に変更することで、開口１４のコーナー部にかかる応力集中をより緩和した形状としている。
　図８（Ｂ）では、図８（Ａ）よりも開口１４の一つのサイズを小さく分割し、開口１４の合計面積と、開口１４間に存在する保護膜１３の合計面積の比率を１に近づけることによって、応力緩和に対する効果と、保護膜１３としての補強の効果（貫通電極１７の脱落防止）のバランス確保を図っている。
　なお、図８（Ａ）および図８（Ｂ）に示される開口１４の形状を楕円形や円形としてもよい。その場合も、コーナー部を曲線形状に変更した長方形と同等の効果を得ることができる。
　図８（Ｃ）では、開口１４の輪郭の一部を、貫通電極１７に沿うような円弧状としている。これにより、最も応力が集中する接続領域２４の外周部分において、より効果的な応力緩和効果を発揮することができる。
　図８（Ｄ）では、図８（Ｃ）よりも開口１４の一つのサイズを小さく分割し、開口１４の合計面積と、開口１４間に存在する保護膜１３の合計面積の比率を１に近づけることによって、応力緩和に対する効果と、保護膜１３としての補強の効果（貫通電極１７の脱落防止）のバランス確保を図っている。
　以下では、変形例に係る半導体装置１０Ｅについて説明する。
　図９は、変形例に係る半導体装置１０Ｅの主要部の構造を示す断面図である。図９の半導体装置１０Ｅでは、内部電極１２上に、保護膜１３を介してもう１つの保護膜２３が形成されており、内部電極１２と保護膜２３とは開口１４において直接的に接続されている。
　このため、図９の半導体装置１０Ｅでは、図７および図８に示す構造よりも補強効果を高めることができる。また、保護膜２３には、有機材料および無機材料のいずれを用いることもできる。保護膜２３に、有機材料として低弾性樹脂等を用いた場合には、補強効果および応力緩和効果をより高めることができる。
　以上のように、図７～図９に示した半導体装置１０Ｄ、１０Ｅにおいて、開口１４を持った保護膜１３を形成し、半導体装置１０Ｅではさらに保護膜１３とは異なる保護膜２３も形成する。
　これにより、貫通電極１７形成後の工程でかかる熱ストレスや、半導体装置１０Ｄ、１０Ｅの実際の使用環境でかかる熱や外部応力等の環境負荷ストレスによって、貫通電極１７と内部電極１２との接続部分に応力集中が発生した場合でも、内部電極１２の変形を抑え、内部電極１２の断線、クラック、剥離等の発生を防止する。
　また、貫通電極１７や金属配線１８等に、貫通電極１７を半導体基板１１の裏面方向へ引き抜く応力が発生した場合でも、貫通電極１７の脱落（抜け落ち）を防止し、高い接続信頼性を確保することが可能となる。
　なお、図３、図４、および図５に示される半導体装置１０Ａ～１０Ｃの内部電極１２上に、半導体装置１０Ｅと同様に、保護膜１３を介してもう１つの保護膜２３を設けてもよい。半導体装置１０Ａ～１０Ｃに設けられた保護膜２３は、第１の保護膜１３Ａと第２の保護膜１３Ｂとの隙間において内部電極１２と直接的に接続され、前述した応力に対する補強効果が発揮される。
　上記に説明したように、本発明の半導体装置によれば、内部電極に設けられる保護膜の特徴的な形状によって、ウェハレベルＣＳＰで、かつ応力集中に対する耐性強度が高い半導体装置が実現されるので、各種電子機器の小型、薄型、軽量化および性能向上に貢献できる。
　本発明の半導体装置は、光学デバイス（固体撮像素子をはじめ、フォトダイオード、レーザーモジュール等の各種半導体装置や各種モジュール）に特に好適であり、さらに、他のＬＳＩ、メモリ、縦型デバイス（ダイオード、トランジスタ等）、インターポーザ等のあらゆる半導体装置にも好適である。
　１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ　半導体装置
　１１、１０１　半導体基板
　１２　内部電極
　１３、２３　保護膜
　１３Ａ　第１の保護膜
　１３Ｂ　第２の保護膜
　１３Ｃ　第３の保護膜
　１４、１１０　開口
　１６、２２　透明基板
　１７、１０７　貫通電極
　１７Ａ　貫通電極が内部電極の裏面に接する領域
　１８、１０８　金属配線
　１９　絶縁層
　２０、１１１　外部電極
　２１　接着層
　２４　接続領域
　１００　固体撮像素子
　１００Ａ　固体撮像装置
　１０２　撮像領域
　１０３　マイクロレンズ
　１０４Ａ　周辺回路領域
　１０４Ｂ　電極部
　１０５　　接着部材
　１０６　　透明基板
　１０８　　金属配線
　１０９　　絶縁樹脂層

Claims (25)

  1. 　半導体基板と、
    　前記半導体基板を厚み方向に貫通して設けられた貫通電極と、
    　前記半導体基板の第１の主面の前記貫通電極が到達する部分に設けられ、前記貫通電極と電気的に接続された内部電極と、
    　前記内部電極の一部を除外して前記第１の主面を覆う第１の保護膜と、
    　前記内部電極の前記第１の保護膜で覆われない部分に、前記第１の保護膜と離間して設けられた第２の保護膜と、
    　前記半導体基板の前記第１の主面とは反対側の第２の主面に設けられ、前記貫通電極と電気的に接続された金属配線と
    　を備える半導体装置。
  2. 　前記第２の保護膜の面積は、前記貫通電極が前記内部電極に接する領域の面積よりも大きい
    　請求項１に記載の半導体装置。
  3. 　前記第２の保護膜の形状は円形である
    　請求項１に記載の半導体装置。
  4. 　前記第２の保護膜の形状は多角形である
    　請求項１に記載の半導体装置。
  5. 　前記第２の保護膜の形状が円環状であり、前記第２の保護膜の外径は前記貫通電極が前記内部電極に接する領域の直径よりも大きく、前記第２の保護膜の内径は前記領域の前記直径よりも小さい
    　請求項１に記載の半導体装置。
  6. 　前記第１の保護膜および前記第２の保護膜はいずれも無機材料である
    　請求項１に記載の半導体装置。
  7. 　前記第１の保護膜は無機材料であり、
    　前記第２の保護膜は有機材料である
    　請求項１に記載の半導体装置。
  8. 　前記半導体装置は、さらに、
    　前記内部電極上に設けられ、前記第１の保護膜と前記第２の保護膜との隙間の一部分を埋めるように第３の保護膜を備える
    　請求項１に記載の半導体装置。
  9. 　前記半導体装置は、さらに、
    　前記金属配線の一部を除外して前記第２の主面を覆う絶縁層を備える
    　請求項１に記載の半導体装置。
  10. 　前記半導体装置は、さらに、
    　前記金属配線の前記絶縁層で覆われていない部分に設けられ、前記金属配線と電気的に接続された外部電極を備える
    　請求項９に記載の半導体装置。
  11. 　請求項１に記載の半導体装置の前記金属配線または前記外部電極を、配線基板の表面に設けられた配線に電気的に接続してなる電子機器。
  12. 　半導体基板と、
    　前記半導体基板を厚み方向に貫通して設けられた貫通電極と、
    　前記半導体基板の第１の主面の前記貫通電極が到達する部分に設けられ、前記貫通電極と電気的に接続された内部電極と、
    　前記内部電極の一部を除外して前記内部電極および前記第１の主面を覆う保護膜と、
    　前記半導体基板の前記第１の主面とは反対側の第２の主面に設けられ、前記貫通電極と電気的に接続された金属配線と
    　を備え、
    　前記内部電極上において前記保護膜に複数の開口が設けられている
    　ことを特徴とする半導体装置。
  13. 　前記複数の開口は、前記貫通電極が前記内部電極に接する領域よりも外側に設けられている
    　ことを特徴とする請求項１２に記載の半導体装置。
  14. 　前記複数の開口の形状は円形である
    　ことを特徴とする請求項１２に記載の半導体装置。
  15. 　前記複数の開口の形状は多角形である
    　ことを特徴とする請求項１２に記載の半導体装置。
  16. 　前記多角形のコーナー部は曲線形状を有する
    　ことを特徴とする請求項１５に記載の半導体装置。
  17. 　前記複数の開口は円弧状の輪郭を有する
    　ことを特徴とする請求項１２に記載の半導体装置。
  18. 　１つの前記内部電極上において、前記保護膜の前記開口は少なくとも２箇所以上ある
    　ことを特徴とする請求項１２に記載の半導体装置。
  19. 　さらに、前記内部電極上において、前記保護膜上にもう１つの保護膜が設けられている
    　ことを特徴とする請求項１２に記載の半導体装置。
  20. 　前記もう１つの保護膜は、前記開口を介して前記内部電極と接している
    　ことを特徴とする請求項１９に記載の半導体装置。
  21. 　前記もう１つの保護膜は有機材料からなる
    　ことを特徴とする請求項１９に記載の半導体装置。
  22. 　前記もう１つの保護膜は無機材料からなる
    　ことを特徴とする請求項１９に記載の半導体装置。
  23. 　さらに、前記金属配線の一部を除外して前記第２の主面を覆う絶縁層を備える
    　ことを特徴とする請求項１２に記載の半導体装置。
  24. 　さらに、前記金属配線の前記絶縁層で覆われていない部分に設けられ、前記金属配線と電気的に接続された外部電極を備える
    　ことを特徴とする請求項２３に記載の半導体装置。
  25. 　請求項１２に記載の半導体装置の前記金属配線または前記外部電極を、配線基板の表面に設けられた配線に電気的に接続してなる電子機器。
PCT/JP2009/006218 2008-11-25 2009-11-19 半導体装置および電子機器 Ceased WO2010061551A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2009801464975A CN102224579B (zh) 2008-11-25 2009-11-19 半导体装置及电子设备
US13/100,398 US20110204487A1 (en) 2008-11-25 2011-05-04 Semiconductor device and electronic apparatus

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008299443A JP4659875B2 (ja) 2008-11-25 2008-11-25 半導体装置
JP2008-299443 2008-11-25
JP2008-333133 2008-12-26
JP2008333133A JP5146307B2 (ja) 2008-12-26 2008-12-26 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/100,398 Continuation-In-Part US20110204487A1 (en) 2008-11-25 2011-05-04 Semiconductor device and electronic apparatus

Publications (1)

Publication Number Publication Date
WO2010061551A1 true WO2010061551A1 (ja) 2010-06-03

Family

ID=42225441

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/006218 Ceased WO2010061551A1 (ja) 2008-11-25 2009-11-19 半導体装置および電子機器

Country Status (3)

Country Link
US (1) US20110204487A1 (ja)
CN (1) CN102224579B (ja)
WO (1) WO2010061551A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014157884A (ja) * 2013-02-14 2014-08-28 Olympus Corp 半導体基板、半導体装置、撮像素子、および撮像装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6443362B2 (ja) 2016-03-03 2018-12-26 株式会社デンソー 半導体装置
EP3474327A4 (en) * 2016-06-20 2019-06-19 Sony Corporation HALBLEITERCHIPVERKAPSELUNG
JP7500208B2 (ja) * 2020-02-04 2024-06-17 ラピスセミコンダクタ株式会社 半導体装置
CN114469118B (zh) * 2020-10-23 2024-09-20 Oppo广东移动通信有限公司 电子设备及可穿戴设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140819A (ja) * 2006-11-30 2008-06-19 Sony Corp 固体撮像装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230428B1 (ko) * 1997-06-24 1999-11-15 윤종용 다층 도전성 패드를 구비하는 반도체장치 및 그 제조방법
JP5030360B2 (ja) * 2002-12-25 2012-09-19 オリンパス株式会社 固体撮像装置の製造方法
JP4966487B2 (ja) * 2004-09-29 2012-07-04 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US8368096B2 (en) * 2005-01-04 2013-02-05 Aac Technologies Japan R&D Center Co., Ltd. Solid state image pick-up device and method for manufacturing the same with increased structural integrity
JP5143382B2 (ja) * 2006-07-27 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US20080237882A1 (en) * 2007-03-30 2008-10-02 Islam Salama Annular via drilling (AVD) technology

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140819A (ja) * 2006-11-30 2008-06-19 Sony Corp 固体撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014157884A (ja) * 2013-02-14 2014-08-28 Olympus Corp 半導体基板、半導体装置、撮像素子、および撮像装置

Also Published As

Publication number Publication date
US20110204487A1 (en) 2011-08-25
CN102224579B (zh) 2013-12-04
CN102224579A (zh) 2011-10-19

Similar Documents

Publication Publication Date Title
KR100563887B1 (ko) 반도체 장치 및 그 제조 방법
JP4307284B2 (ja) 半導体装置の製造方法
KR100646722B1 (ko) 반도체 장치 및 그 제조 방법
US20090059055A1 (en) Optical device and method for fabricating the same
CN102254876A (zh) 半导体装置及半导体装置单元
KR102570496B1 (ko) 반도체 패키지 제조방법
CN100524725C (zh) 半导体装置及其制造方法
CN101083241A (zh) 半导体装置及其制造方法
WO2010061551A1 (ja) 半導体装置および電子機器
CN101651122B (zh) 立体导通结构及其制造方法
JP4659875B2 (ja) 半導体装置
CN102184903B (zh) 一种封装的半导体芯片及其通孔的制造方法
JP5146307B2 (ja) 半導体装置
JP4544902B2 (ja) 半導体装置及びその製造方法
JP4511148B2 (ja) 半導体装置の製造方法
JP3855992B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4282514B2 (ja) 半導体装置の製造方法
KR102589841B1 (ko) 반도체 패키지 및 그 제조방법
US8575759B2 (en) Semiconductor device and electronic apparatus including the same
JP4845986B2 (ja) 半導体装置
JP4769926B2 (ja) 半導体装置及びその製造方法
JP2009267152A (ja) 半導体装置及びその製造方法
JP2010003720A (ja) 半導体装置及びその製造方法
JP2008159950A (ja) 半導体装置
JP2008041892A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980146497.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09828801

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09828801

Country of ref document: EP

Kind code of ref document: A1