[go: up one dir, main page]

WO2009133592A1 - 光ニューラルネットワーク - Google Patents

光ニューラルネットワーク Download PDF

Info

Publication number
WO2009133592A1
WO2009133592A1 PCT/JP2008/001139 JP2008001139W WO2009133592A1 WO 2009133592 A1 WO2009133592 A1 WO 2009133592A1 JP 2008001139 W JP2008001139 W JP 2008001139W WO 2009133592 A1 WO2009133592 A1 WO 2009133592A1
Authority
WO
WIPO (PCT)
Prior art keywords
output
input
voltage
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2008/001139
Other languages
English (en)
French (fr)
Inventor
横山新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hiroshima University NUC
Original Assignee
Hiroshima University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hiroshima University NUC filed Critical Hiroshima University NUC
Priority to PCT/JP2008/001139 priority Critical patent/WO2009133592A1/ja
Priority to US12/602,072 priority patent/US7847225B2/en
Priority to JP2008538610A priority patent/JP4227667B1/ja
Publication of WO2009133592A1 publication Critical patent/WO2009133592A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/067—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means
    • G06N3/0675—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means using electro-optical, acousto-optical or opto-electronic means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/067—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/18—Semiconductor lasers with special structural design for influencing the near- or far-field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00

Definitions

  • the present invention relates to an optical neural network.
  • This neural network includes an input layer, an intermediate layer, and an output layer.
  • Each of the input layer, the intermediate layer, and the output layer includes a plurality of neurons.
  • Each neuron includes a light receiving unit and a light emitting unit.
  • the input signal is input to the input layer using a plurality of wavelength bands.
  • the light receiving unit identifies the frequency of the input signal that has been input.
  • the light receiving unit holds a correspondence table between frequencies and coupling weights, and extracts a coupling weight corresponding to the identified frequency with reference to the correspondence table.
  • the light receiving unit multiplies the extracted coupling weight by the input signal and outputs the result to the light emitting unit.
  • the light receiving unit performs the above operation for each wavelength band.
  • the light emitting unit calculates the sum of a plurality of signals input from the light receiving unit, and outputs the calculated sum in its own wavelength band.
  • connection weight used in each layer is determined with reference to a predetermined correspondence table.
  • connection weight is fixed when the frequency of the input signal is determined.
  • the present invention has been made to solve such a problem, and an object thereof is to provide an optical neural network capable of flexibly changing the connection weight.
  • the optical neural network includes an input semiconductor layer, an intermediate semiconductor layer, and an output semiconductor layer.
  • the input semiconductor layer receives an input signal and outputs a first output signal based on the received input signal.
  • the intermediate semiconductor layer is provided opposite to the input semiconductor layer, receives a first output signal from the input semiconductor layer, and outputs a second output signal based on the received first output signal.
  • the output semiconductor layer is provided opposite to the intermediate semiconductor layer, receives the second output signal from the intermediate semiconductor layer, and outputs a final output signal based on the received second output signal.
  • the input semiconductor layer outputs light having a first emission angle distribution to the intermediate semiconductor layer as a first output signal when the signal level of the input signal is the first level,
  • the signal level of the signal is a second level lower than the first level
  • light having a second emission angle distribution wider than the first emission angle distribution is output to the intermediate semiconductor layer as a first output signal.
  • the intermediate semiconductor layer outputs the light having the third emission angle distribution to the output semiconductor layer as the second output signal.
  • the signal level of the output signal is a fourth level lower than the third level
  • light having a fourth emission angle distribution wider than the third emission angle distribution is used as the second output signal to the output semiconductor layer.
  • the input semiconductor layer may include i (i is a positive integer) input units.
  • the intermediate semiconductor layer includes j (j is a positive integer) intermediate units.
  • the output semiconductor layer includes k (k is a positive integer) output units.
  • Each of the i input units includes a first semiconductor substrate, a detector, and a first semiconductor light emitting element.
  • the detector is provided on one main surface of the first semiconductor substrate, detects the signal level of the input signal, and outputs an output voltage reflecting the detected signal level.
  • the first semiconductor light emitting element is provided on a surface opposite to one main surface of the first semiconductor substrate on which the detector is provided.
  • Each of the j intermediate units includes a second semiconductor substrate, a first photodetector, and a second semiconductor light emitting element.
  • the second semiconductor substrate is provided to face the first semiconductor substrate.
  • the first photodetector is provided on one main surface of the second semiconductor substrate on the first semiconductor substrate side, receives light emitted from an input unit included in the input semiconductor layer, and receives the received light. Outputs a voltage reflecting the intensity.
  • the second semiconductor light emitting element is provided on a surface opposite to one main surface of the second semiconductor substrate on which the first photodetector is provided, and a voltage level of a voltage output from the first photodetector. Is relatively high, the light having a relatively narrow emission angle distribution is emitted toward the output semiconductor layer, and the voltage output from the first photodetector is relatively low when the voltage level is relatively low. The light having a wide emission angle distribution is emitted toward the output semiconductor layer.
  • Each of the k output units includes a third semiconductor substrate, a second photodetector, and an output circuit. The third semiconductor substrate is provided to face the second semiconductor substrate.
  • the second photodetector is provided on one main surface of the third semiconductor substrate on the second semiconductor substrate side, receives light emitted from the intermediate unit included in the intermediate semiconductor layer, and receives the received light. Outputs a voltage reflecting the intensity.
  • the output circuit converts the voltage output from the second photodetector into an element signal constituting the final output signal, and outputs the converted element signal.
  • Each of the i input units may further include a first drive circuit.
  • the first drive circuit is provided on a surface opposite to the one main surface of the first semiconductor substrate on which the detector is provided, and an input voltage output from the detector is converted into a first drive voltage according to a voltage level. And the converted first drive voltage is output to the first semiconductor light emitting element.
  • Each of the j intermediate units further includes a second drive circuit.
  • the second drive circuit is provided on a surface opposite to one main surface of the second semiconductor substrate provided with the first photodetector, and the voltage output from the first photodetector is set to a voltage level. In response, the voltage is converted to a second drive voltage, and the converted second drive voltage is output to the second semiconductor light emitting element.
  • the first semiconductor light emitting element emits light having an emission angle distribution corresponding to the voltage level of the first drive voltage toward the intermediate semiconductor layer.
  • the second semiconductor light emitting element emits light having an emission angle distribution corresponding to the voltage level of the second drive voltage toward the output semiconductor layer.
  • Each of the i input units may further include a first metal wiring.
  • the first metal wiring penetrates the first semiconductor substrate in the thickness direction, and connects the detector to the first drive circuit.
  • Each of the j intermediate units further includes a second metal wiring.
  • the second metal wiring penetrates the second semiconductor substrate in the thickness direction, and connects the first photodetector to the second drive circuit.
  • the input signal may be an optical signal
  • the detector may receive the optical signal, convert the received optical signal into an input voltage reflecting the intensity of the optical signal, and output the input voltage to the first drive circuit.
  • the first semiconductor light emitting element may be fixed to the first semiconductor substrate by bonding, and the second semiconductor light emitting element may be fixed to the second semiconductor substrate by bonding.
  • the first semiconductor light emitting element may be formed on the first semiconductor substrate by heteroepitaxial growth, and the second semiconductor light emitting element may be formed on the second semiconductor substrate by heteroepitaxial growth.
  • the first semiconductor light emitting element may be made of a material different from the material of the first semiconductor substrate, and the second semiconductor light emitting element may be made of a material different from the material of the second semiconductor substrate.
  • the output circuit may convert the voltage output from the second photodetector into a digital value and output the converted digital value as an element signal.
  • the output circuit may include a third semiconductor light emitting element.
  • the third semiconductor light emitting element is provided on a surface opposite to one main surface of the third semiconductor substrate on which the second photodetector is provided, and a voltage level of a voltage output from the second photodetector.
  • light is relatively high, light having a relatively narrow emission angle distribution is emitted as an element signal, and when the voltage level of the voltage output from the second photodetector is relatively low, a relatively wide emission Light having an angular distribution is emitted as an element signal.
  • the output circuit may further include a drive circuit.
  • the drive circuit generates a relatively low third drive voltage when the voltage level of the voltage output from the second photodetector is relatively high, and the voltage of the voltage output from the second photodetector is When the voltage level is relatively low, a relatively high third drive voltage is generated, and the generated third drive voltage is output to the third semiconductor light emitting element.
  • the third semiconductor light emitting element outputs light having an emission angle distribution according to the voltage level of the third drive voltage as an element signal.
  • the third semiconductor light emitting element may be fixed to the third semiconductor substrate by bonding.
  • the third semiconductor light emitting element may be formed on the third semiconductor substrate by heteroepitaxial growth.
  • the input semiconductor layer transmits the input signal to the intermediate semiconductor layer using light having an emission angle distribution determined by the signal level of the input signal
  • the intermediate semiconductor layer is the input semiconductor layer.
  • the second output signal is transmitted to the output semiconductor layer using light having an emission angle distribution determined by the signal level of the first output signal output from the first output signal. That is, the input semiconductor layer is coupled to the intermediate semiconductor layer using the emission angle distribution determined by the signal level of the input signal as the coupling weight, and the intermediate semiconductor layer is output by the signal level of the first output signal.
  • the angular distribution is used as a coupling weight to couple with the output semiconductor layer.
  • the input semiconductor layer is coupled to the intermediate semiconductor layer by changing the coupling weight according to the signal level of the input signal
  • the intermediate semiconductor layer is coupled to the output semiconductor layer by changing the coupling weight according to the signal level of the first output signal.
  • the coupling weight can be flexibly changed according to the signal level.
  • FIG. 5 is a cross-sectional view of the input layer taken along line VV shown in FIG. 2. It is sectional drawing of the semiconductor light-emitting device shown in FIG. It is a conceptual diagram of the emitted light of the semiconductor light-emitting device shown in FIG. It is a conceptual diagram of the other emitted light of the semiconductor light-emitting device shown in FIG.
  • FIG. 6 is a relationship diagram between a voltage Vd and a drive voltage Vdr.
  • FIG. 3 is a first process diagram illustrating a method for manufacturing the optical neural network illustrated in FIG. 1.
  • FIG. 4 is a second process diagram illustrating a method for manufacturing the optical neural network illustrated in FIG. 1.
  • FIG. 6 is a third process diagram illustrating a method for manufacturing the optical neural network illustrated in FIG. 1.
  • FIG. 10 is a fourth process diagram illustrating the method for manufacturing the optical neural network illustrated in FIG. 1.
  • FIG. 10 is a fifth process diagram illustrating the method for manufacturing the optical neural network illustrated in FIG. 1.
  • FIG. 10 is a sixth process diagram illustrating the method for manufacturing the optical neural network illustrated in FIG. 1. It is a 1st figure for demonstrating transmission of the signal from an input layer to an intermediate
  • FIG. 1 is a configuration diagram of an optical neural network according to an embodiment of the present invention.
  • an optical neural network 10 according to an embodiment of the present invention includes an input layer 1, an intermediate layer 2, and an output layer 3.
  • Each of the input layer 1, the intermediate layer 2, and the output layer 3 is composed of a semiconductor layer.
  • the intermediate layer 2 is disposed to face the input layer 1, and the output layer 3 is disposed to face the intermediate layer 2.
  • the input layer 1 receives an input signal composed of an optical signal, and outputs light having an emission angle distribution according to the signal level of the received input signal to the intermediate layer 2 as an output signal.
  • the intermediate layer 2 receives the output signal output from the input layer 1 and outputs light having an emission angle distribution according to the signal level of the received output signal to the output layer 3 as an output signal.
  • the output layer 3 receives the output signal output from the intermediate layer 2, and outputs light having an emission angle distribution according to the signal level of the received output signal to the outside as a final output signal.
  • the optical neural network 10 receives, for example, the distorted image data G1 of the character “A” as an input signal, processes the received image data, and produces a clear image of the character “A” without distortion.
  • Data G2 is output.
  • FIG. 2 is a plan view of the input layer 1 viewed from the intermediate layer 2 side shown in FIG.
  • input layer 1 includes, for example, 100 input units 11.
  • the 100 input units 11 are arranged in a 10 ⁇ 10 grid pattern.
  • FIG. 3 is a plan view of the back surface of the input layer 1 shown in FIG.
  • each input unit 11 includes a light detection unit 111. Therefore, 100 photodetecting portions 111 are arranged in a grid pattern on the back surface of the input layer 1.
  • the plan view of the intermediate layer 2 viewed from the output layer 3 side shown in FIG. 1 is the same as the plan view of the input layer 1 shown in FIG. 2, and the intermediate layer 2 is arranged in a 10 ⁇ 10 grid pattern.
  • 100 intermediate units 21 are included.
  • 1 is the same as the plan view of the input layer 1 shown in FIG. 2, and the output layer 3 is arranged in a 10 ⁇ 10 grid pattern.
  • 100 output units 31 are included.
  • plan view of the intermediate layer 2 viewed from the input layer 1 side shown in FIG. 1 is the same as the plan view of the input layer 1 shown in FIG. 3, and the intermediate layer 2 is arranged in a 10 ⁇ 10 grid pattern.
  • plan view of the output layer 3 viewed from the intermediate layer 2 side shown in FIG. 1 is the same as the plan view of the input layer 1 shown in FIG. 3, and the output layer 3 is arranged in a 10 ⁇ 10 grid pattern. 100 photodetection units.
  • FIG. 4 is a block diagram of the input unit 11 shown in FIG. Referring to FIG. 4, input unit 11 includes a light detection unit 111, a drive circuit 112, and a semiconductor light emitting element 113.
  • the light detection unit 111 receives an optical signal as an input signal, and detects an optical signal equal to or higher than a threshold among the received optical signals.
  • the light detection unit 111 converts the detected optical signal into a voltage Vd having a voltage level corresponding to the intensity of the optical signal, and outputs the converted voltage Vd to the drive circuit 112.
  • the drive circuit 112 receives the voltage Vd from the light detection unit 111, determines a drive voltage Vdr according to the voltage level of the received voltage Vd by a method described later, and outputs the determined drive voltage Vdr to the semiconductor light emitting element 113. To do.
  • the semiconductor light emitting element 113 receives the drive voltage Vdr from the drive circuit 112, oscillates light having an emission angle distribution corresponding to the voltage level of the received drive voltage Vdr, and emits the oscillated light.
  • the intermediate unit 21 of the intermediate layer 2 and the output unit 31 of the output layer 3 have the same configuration as the input unit 11 shown in FIG.
  • the photodetector 211 of the intermediate unit 21 receives the light emitted from the input layer 1, detects light exceeding the threshold among the received light, and converts the detected light to the voltage Vd. The data is converted and output to the drive circuit 212. Then, the drive circuit 212 of the intermediate unit 21 determines a drive voltage Vdr according to the voltage level of the voltage Vd received from the photodetector 211 by a method described later, and outputs the determined drive voltage Vdr to the semiconductor light emitting element 213. To do.
  • the semiconductor light emitting element 213 of the intermediate unit 21 oscillates light having an emission angle distribution corresponding to the voltage level of the drive voltage Vdr received from the drive circuit 212, and emits the oscillated light.
  • the photodetector 311 of the output unit 31 receives the light emitted from the intermediate layer 2 and detects light exceeding the threshold value from the received light and converts the detected light into a voltage Vd. And output to the drive circuit 312. Then, the drive circuit 312 of the output unit 31 determines a drive voltage Vdr according to the voltage level of the voltage Vd received from the photodetector 311 by a method described later, and outputs the determined drive voltage Vdr to the semiconductor light emitting element 313. To do.
  • the semiconductor light emitting element 313 of the output unit 31 oscillates light having an emission angle distribution corresponding to the voltage level of the drive voltage Vdr received from the drive circuit 312 and emits the oscillated light.
  • FIG. 5 is a cross-sectional view of the input layer 1 taken along the line VV shown in FIG.
  • input layer 1 includes semiconductor layers 12 and 14 and insulating film 13.
  • Each of the semiconductor layers 12 and 14 is made of, for example, silicon (Si), and the insulating film 13 is made of a silicon oxide film (SiO 2 ).
  • Each of the semiconductor layers 12 and 14 has a thickness of 20 ⁇ m, and the insulating film 13 has a thickness of 1 to 2 ⁇ m.
  • the insulating film 13 is formed on one main surface of the semiconductor layer 12.
  • the semiconductor layer 14 is bonded to the insulating film 13 by bonding. Therefore, the semiconductor layers 12 and 14 and the insulating film 13 are made of an SOI (Silicon On Insulator) substrate.
  • Each input unit 11 of the input layer 1 further includes a through wiring 114.
  • the photodetector 111 is formed on one main surface (surface opposite to the insulating film 13 side) of the semiconductor layer 14, and the drive circuit 112 and the semiconductor light emitting element 113 are It is formed on one main surface of the semiconductor layer 12 (surface opposite to the insulating film 13 side).
  • the through wiring 114 penetrates the semiconductor layer 12, the insulating film 13, and the semiconductor layer 14, and connects the photodetector 111 to the drive circuit 112.
  • the semiconductor light emitting element 113 is illustrated as being disposed on the drive circuit 112, but actually, it is formed on one main surface of the semiconductor layer 12 that is not on the drive circuit 112. Yes.
  • cross-sectional structures of the intermediate layer 2 and the output layer 3 are the same as the cross-sectional structure of the input layer 1 shown in FIG.
  • FIG. 6 is a cross-sectional view of the semiconductor light emitting device 113 shown in FIG.
  • the semiconductor light emitting device 113 includes an n-type distributed reflection film 110, an active layer 120, a p-type distributed reflection film 130, a window electrode 140, and a buffer layer 150.
  • the active layer 120 is formed on and in contact with the n-type distributed reflection film 110 on the n-type distributed reflection film 110.
  • the p-type distributed reflection film 130 is formed on the active layer 120 in contact with the active layer 120.
  • the window electrode 140 is formed on the p-type distributed reflection film 130 in contact with the p-type distributed reflection film 130.
  • the buffer layer 150 is an n + -type gallium arsenide (n + -type GaAs) layer serving as a base for forming the high-quality n-type distributed reflection film 110.
  • the n-type distributed reflection film 110 has a structure in which n-type aluminum gallium arsenide (AlGaAs) layers 1101 and n-type aluminum arsenic (AlAs) layers 1102 are alternately stacked for 10 periods.
  • the film thickness of the n-type AlGaAs layer 1101 is 58.0 nm, and the film thickness of the n-type AlAs layer 1102 is 67.1 nm.
  • the active layer 120 includes barrier layers 1201 and 1203 and a well layer 1202.
  • the barrier layer 1201 is made of i-type AlAs and has a thickness of 67.1 nm.
  • the well layer 1202 is made of i-type gallium arsenide (GaAs) and has a thickness of 10 nm.
  • the barrier layer 1203 is made of i-type AlAs and has a thickness of 67.1 nm.
  • the active layer 120 has a single quantum well structure.
  • the active layer 120 has a thickness of ⁇ / 2.
  • the p-type distributed reflection film 130 has a structure in which p-type AlGaAs layers 1301 and p-type AlAs layers 1302 are alternately stacked for 10 periods.
  • the p-type AlGaAs layer 1301 has a thickness of 58.0 nm
  • the p-type AlAs layer 1302 has a thickness of 67.1 nm.
  • the window electrode 140 has a two-layer structure of Au / Cr, and has a thin film thickness of about 10 nm so that light can be transmitted.
  • the buffer layer 150 is made of n + -type GaAs and has a thickness of about 2 ⁇ m.
  • the semiconductor light emitting device 213 included in the intermediate layer 2 and the semiconductor light emitting device 313 included in the output layer 3 have the same configuration as the semiconductor light emitting device 113 shown in FIG.
  • FIG. 7 is a conceptual diagram of light emitted from the semiconductor light emitting device 113 shown in FIG.
  • FIG. 8 is a conceptual diagram of other emitted light of the semiconductor light emitting device 113 shown in FIG.
  • the semiconductor light emitting device 113 emits the emitted light Lgt1 when the driving voltage Vdr is 0.7V, and emits the emitted light Lgt2 when the driving voltage Vdr is 1.47V.
  • the outgoing light Lgt1 has an outgoing angle distribution of about 10 °
  • the outgoing light Lgt2 has an outgoing angle distribution of about 30 ° and at the same time has a peak in the direction of ⁇ 15 degrees.
  • the semiconductor light emitting device 113 has a structure in which the active layer 120 is sandwiched between the n-type distributed reflective film 110 and the p-type distributed reflective film 130 as described above, the drive voltage Vdr applied between the emitter 140 and the gate 150 is. Is applied to the quantum well layer of the active layer 120. Since the well layer 1202 of the active layer 120 is as thin as 10 nm, an electric field strength of 10 5 V / cm or more is applied to the well layer 1202.
  • the effective refractive index of the well layer 1202 changes according to the electric field strength, and the propagation direction of light when oscillating changes according to the electric field strength. Therefore, the light is emitted depending on the voltage level of the drive voltage Vdr. Outgoing lights Lgt1 and Lgt2 having different angular distributions are emitted.
  • FIG. 9 is a relationship diagram between the voltage Vd and the drive voltage Vdr.
  • the vertical axis represents the drive voltage Vdr
  • the horizontal axis represents the voltage Vd.
  • a curve k1 shows the relationship between the voltage Vd and the drive voltage Vdr.
  • drive voltage Vdr changes nonlinearly with voltage Vd. More specifically, the drive voltage Vdr is relatively high when the voltage Vd is relatively low, and is relatively low when the voltage Vd is relatively high.
  • the drive circuit 112 holds the relationship between the voltage Vd and the drive voltage Vdr indicated by the curve k1, and when receiving the voltage Vd from the photodetector 111, the drive circuit 112 refers to the curve k1 and corresponds to the voltage Vd. Vdr is detected, and the detected drive voltage Vdr is output to the semiconductor light emitting device 113.
  • the drive circuit 112 when the drive circuit 112 receives a relatively low voltage Vd from the photodetector 111, the drive circuit 112 outputs a relatively high drive voltage Vdr to the semiconductor light emitting element 113, and outputs a relatively high voltage Vd from the photodetector 111. In response, a relatively low drive voltage Vdr is output to the semiconductor light emitting device 113.
  • the semiconductor light emitting element 113 emits outgoing light having a relatively large emission angle distribution, and the voltage Vd output from the photodetector 111. Is relatively high, the semiconductor light emitting device 113 emits outgoing light having a relatively small outgoing angle distribution.
  • FIG. 10 to FIG. 15 are first to sixth process diagrams showing a manufacturing method of the optical neural network 10 shown in FIG. 1, respectively.
  • 10 to 15 are process diagrams showing a method for manufacturing the input layer 1 of the optical neural network 10 shown in FIG.
  • SOI substrate 20 including semiconductor layers 12 and 14 and insulating film 13 is prepared (see step (a)).
  • the drive circuit 112 in the input unit 11 is formed on the surface of the semiconductor layer 12 of the SOI substrate 20 by using a photolithography technique (see step (b)).
  • a resist is applied to the surface of the semiconductor layer 14 of the SOI substrate 20, and the applied resist is patterned by using a photolithography technique to form a resist pattern 30 on the surface of the semiconductor layer 14 (see step (c)). ).
  • the semiconductor layer 14 the insulating film 13 and part of the semiconductor layer 12 are etched by reactive ion etching until they reach the drive circuit 112, thereby forming a through hole 31 (see step (d)). ).
  • an Al film 32 is formed on the surface of the through hole 31 and the semiconductor layer 14 by sputtering (see step (e)). Then, the Al film formed on the surface of the semiconductor layer 14 is etched to form the through wiring 114 (see step (f)).
  • an n-type Si layer and a p-type Si layer are sequentially stacked on the surface of the semiconductor layer 14, and the semiconductor layer is left so that the n-type Si / p-type Si connected to the through wiring 114 remains by using a photolithography technique.
  • the n-type Si layer / p-type Si layer formed on the surface 14 is etched.
  • the photodetector 111 included in each input unit 11 of the input layer 1 is formed on the surface of the semiconductor layer 14 (see step (g)).
  • an n + -type AlAs layer 41 is deposited on the surface of the n-type GaAs substrate 40 by using molecular beam epitaxy (MBE: Molecular Beam Epitaxy) (see step (h)).
  • MBE molecular beam epitaxy
  • Si metal is used as the source of Si, which is Al, As, and an n-type dopant as an evaporation source.
  • the buffer layer 150 made of n + type GaAs is deposited on the n + type AlAs layer 41 using the MBE method, and then the n type AlGaAs layer 1101 and the n type AlAs layer 1102 are alternately arranged. For 10 cycles. As a result, the buffer layer 150 and the n-type distributed reflection film 110 are sequentially formed on the n + -type AlAs layer 41 (see step (i)).
  • Ga metal is used as the source of gallium (Ga).
  • i-type AlAs, i-type GaAs, and i-type AlAs are sequentially stacked, and an active layer 120 is formed on the n-type distributed reflection film 110 (see step (j)).
  • the p-type AlGaAs layer 1301 and the p-type AlAs layer 1302 are alternately stacked for 10 periods, and the p-type distributed reflection film 130 is formed on the active layer 120 (see step (k)).
  • a resist is applied to the surface of the p-type distributed reflection film 130, and the applied resist is patterned using a photolithography technique to form a resist pattern 50 on the surface of the p-type distributed reflection film 130.
  • Cr and Au141, 142 are vapor-deposited one after another by vacuum vapor deposition (see step (l)).
  • Cr is used to improve the adhesion between Au and the base.
  • the film thickness is about 3 nm for Cr and about 10 nm for Au.
  • the resist pattern 50 is removed with a resist stripping solution.
  • Cr / Au 141 on the resist pattern 50 is removed by liftoff, and a part 142 of the window electrode 140 is formed (see step (m)).
  • a resist pattern 60 is formed by a similar process, and Au is deposited by vacuum deposition using the resist pattern 60 as a mask (see step (n)). Then, the resist pattern 60 is removed with a resist stripping solution. As a result, Au 143 on the resist pattern 60 is removed by lift-off. Thereby, the window electrode 140 is formed (see step (p)).
  • a resist is applied to the entire surface, and the applied resist is patterned using a photolithography technique to form a resist pattern 70.
  • the p-type distributed reflection film 130, the active layer 120, the n-type distribution reflection film 110, the buffer layer 150, the n + AlAs layer 41, and a part of the n-type GaAs substrate 40 are formed by reactive ion etching using the resist pattern 70 as a mask. Etching is performed to remove the resist pattern 70 (see step (q)).
  • an electron wax 42 dissolved in toluene is applied onto the window electrode 140 and attached to the glass substrate 43 (see step (r)).
  • an electron wax 42 dissolved in toluene is applied onto the window electrode 140 and attached to the glass substrate 43 (see step (r)).
  • only the n + AlAs layer 41 is removed by etching with a hydrofluoric acid solution, and the glass substrate 43 attached with the light-emitting element 113 is separated from the GaAs substrate 40 (see step (s)).
  • the light emitting element 113 attached to the glass substrate 43 is attached after being aligned with the silicon substrate on which the through electrode 114 is formed as shown in FIG. Thereby, the input layer 1 is completed (see step (t)). Since the glass substrate 43 is optically transparent, alignment can be performed by the same method as a glass mask in ordinary photolithography. It is known that for bonding, a metal such as Pd and GaAs can be joined by van der Waals force at a low temperature.
  • the semiconductor light emitting element 113 is bonded to the semiconductor layer 12 made of Si by bonding. Then, whether or not the semiconductor light emitting element 113 is bonded to the semiconductor layer 12 by bonding can be determined by whether or not strain is generated in each crystal phase constituting the semiconductor light emitting element 113.
  • the semiconductor light emitting element 113 is bonded to the semiconductor layer 12 made of Si after forming the semiconductor light emitting element 113 on the GaAs substrate as described above, no distortion occurs in each crystal phase constituting the semiconductor light emitting element 113. .
  • a semiconductor light emitting device is formed by crystal growth of a crystal layer such as GaAs on the semiconductor layer 12 made of Si, distortion occurs in the crystal phase.
  • the semiconductor light emitting element 113 since the semiconductor light emitting element 113 is bonded to the semiconductor layer 12 by bonding, the semiconductor light emitting element 113 can be made of a material different from the material of the semiconductor layer 12.
  • the active layer 120 can be configured with a GaAs single well structure, and the emission angle distribution depends on the electric field strength applied to the active layer 120
  • the semiconductor light emitting element 113 that emits light having the above can be manufactured.
  • the intermediate layer 2 and the output layer 3 are also manufactured by using the above-described steps (a) to (t).
  • FIG. 16 is a first diagram for explaining signal transmission from the input layer 1 to the intermediate layer 2.
  • FIG. 17 is a second diagram for explaining signal transmission from the input layer 1 to the intermediate layer 2.
  • the photodetector 111 of the input unit 11 when the photodetector 111 of the input unit 11 receives an input signal composed of an optical signal having a relatively high light intensity, the photodetector 111 outputs a relatively high voltage Vd.
  • the drive circuit 112 of the input unit 11 receives the relatively high voltage Vd, the drive circuit 112 detects the relatively low drive voltage Vdr with reference to the curve k1, and uses the detected drive voltage Vdr as the semiconductor light emitting device 113. Output to.
  • the semiconductor light emitting element 113 of the input unit 11 emits the emitted light Lgt1 having a relatively narrow emission angle distribution.
  • the photodetector 211 (211E) included in one intermediate unit 21 of the intermediate layer 2 detects the emitted light Lgt1 from the input unit 11, and the other photodetectors 211 (211A) to 211 (211D), 211 (211F) to 211 (211I) do not detect the emitted light Lgt1.
  • the photodetector 211 detects light having a relatively high light intensity per unit area.
  • the photodetector 111 of the input unit 11 when the photodetector 111 of the input unit 11 receives an input signal composed of an optical signal having a relatively low light intensity, it outputs a relatively low voltage Vd.
  • the drive circuit 112 of the input unit 11 receives the relatively low voltage Vd, the drive circuit 112 detects the relatively high drive voltage Vdr with reference to the curve k1, and uses the detected drive voltage Vdr as the semiconductor light emitting device 113. Output to.
  • the semiconductor light emitting element 113 of the input unit 11 emits outgoing light Lgt2 having a relatively wide outgoing angle distribution.
  • the photodetectors 211 (211B), 211 (211E), and 211 (211H) included in the three intermediate units 21 of the intermediate layer 2 detect the emitted light Lgt2 from the input unit 11, and other photodetectors.
  • 211 (211A), 211 (211C), 211 (211D), 211 (211F), 211 (211G), 211 (211I) do not detect the emitted light Lgt2.
  • the photodetectors 211 (211B), 211 (211E), and 211 (211H) detect light having a relatively low light intensity per unit area.
  • the three intermediate units 21 of the intermediate layer 2 receive the outgoing light Lgt2 from the input unit 11. That is, the three intermediate units 21 in the intermediate layer 2 receive the signal from the input unit 11. Therefore, when the emission angle distribution is relatively wide, the connection between one input unit 11 and one intermediate unit 21 is relatively weak, and the relationship between one input unit 11 and one intermediate unit 21 is relatively small. The connection weight becomes relatively small.
  • the emission angle distribution represents the coupling weight between each input unit 11 and each intermediate unit 21. Since the emission angle distribution changes according to the voltage level of the voltage Vd output from the photodetector 111 as described above, the input unit 11 and the intermediate unit 21 are coupled using light having the emission angle distribution. By doing so, the coupling weight between each input unit 11 and each intermediate unit 21 can be flexibly changed by the voltage Vd output from the photodetector 111.
  • the intermediate unit 21 of the intermediate layer 2 and the output unit 31 of the output layer 3 there is an emission angle distribution that changes according to the voltage level of the voltage Vd output from the photodetector 211 included in the intermediate unit 21. Since they are coupled by light, the coupling weight between each intermediate unit 21 and each output unit 31 can be flexibly changed by the voltage Vd output from the photodetector 211.
  • FIG. 18 is a third diagram for explaining signal transmission from the input layer 1 to the intermediate layer 2.
  • input unit 11 (11-1) of input layer 1 emits light Lgt1
  • input unit 11 (11-2) emits light Lgt2
  • one intermediate unit 21 of intermediate layer 2 is emitted.
  • the light detector 211 (211B) included in the light receiver receives the emitted light Lgt1 from the input unit 11 (11-1) and the emitted light Lgt2 from the input unit 11 (11-2).
  • the photodetectors 211 (211E) and 211 (211H) included in one intermediate unit 21 of the intermediate layer 2 receive the emitted light Lgt2 from the input unit 11 (11-2).
  • the intermediate unit 21 including the photodetector 211 (211B) is coupled to the two input units 11 (11-1) and 11 (11-2) of the input layer 1, and the photodetector 211 (211E) is coupled.
  • the intermediate unit 21 including the intermediate unit 21 including the photodetector 211 (211H) is combined with one input unit 11 (11-2) of the input layer 1.
  • the intermediate unit 21 including the photodetector 211 (211B) is coupled to the input unit 11 (11-1) by the coupling weight w1, and the input unit 11 (11 ⁇ ) by the coupling weight w2 ( ⁇ w1). 2).
  • the intermediate unit 21 including the photodetector 211 (211E) is coupled to the input unit 11 (11-2) by the coupling weight w3 (w2 ⁇ w3 ⁇ w1), and includes the photodetector 211 (211H). 21 is coupled to the input unit 11 (11-2) by a coupling weight w4 (w2 ⁇ w4 ⁇ w3).
  • each intermediate unit 21 in the intermediate layer 2 is connected to one or more input units 11 in the input layer 1 by transmitting a signal from the input layer 1 to the intermediate layer 2 by light using the emission angle distribution as a coupling weight. Join by each join weight. Further, by transmitting a signal from the intermediate layer 2 to the output layer 3 by light using the emission angle distribution as a coupling weight, each output unit 31 of the output layer 3 is connected to one or more intermediate units 21 of the intermediate layer 2. Join by each join weight.
  • FIG. 19 is a first diagram for explaining signal transmission from the input layer 1 to the output layer 3.
  • FIG. 20 is a second diagram for explaining signal transmission from the input layer 1 to the output layer 3.
  • the intermediate unit 21 (21-5) of the intermediate layer 2 receives the light Lgt1 from the input unit 11, and has a relatively narrow emission angle distribution by the above-described method based on the received light Lgt1.
  • Light Lgt 1 is emitted to the output layer 3.
  • the output unit 31 (31-5) of the output layer 3 receives the light Lgt1 from the intermediate unit 21 (21-5).
  • the intermediate unit 21 (21-5) is relatively based on the light Lgt1 from the input unit 11.
  • Light Lgt1 having a narrow emission angle distribution is emitted to the output layer 3, and the output unit 31 (31-5) of the output layer 3 receives the light Lgt1 having a relatively narrow emission angle distribution.
  • the photodetector 111 of the input unit 11 detects a relatively strong optical signal
  • the input signal is transmitted from the input layer 1 to the output layer 3 by the light Lgt1 having a relatively narrow emission angle distribution. That is, if the input unit 11 emits the light Lgt1 having a relatively narrow emission angle distribution, the input signal is sequentially transmitted from the input layer 1 to the intermediate layer 2 and the output layer 3 by the light Lgt1 having a relatively narrow emission angle distribution. Communicated.
  • the intermediate unit 21 (21-5) receives light from the plurality of input units 11, the input signal is sequentially transmitted from the input layer 1 to the intermediate layer 2 and the output layer 3 by light having a gradually narrowing emission angle distribution. Communicated.
  • the intermediate unit 21 (21-5) of the intermediate layer 2 receives the light Lgt2 from the input unit 11, and based on the received light Lgt2, produces a wider emission angle distribution than the light Lgt2 by the method described above.
  • the light Lgt3 is emitted to the output layer 3.
  • the output unit 31 (31-5) of the output layer 3 receives the light Lgt3 from the intermediate unit 21 (21-5).
  • the intermediate unit 21 uses the light Lgt2 from the light Lgt2 based on the light Lgt2 from the input unit 11.
  • the light Lgt3 having a wider emission angle distribution is emitted to the output layer 3, and the output unit 31 (31-5) of the output layer 3 receives the light Lgt3 having a wider emission angle distribution than the light Lgt2.
  • the photodetector 111 of the input unit 11 detects a relatively weak optical signal
  • the input signal is transmitted from the input layer 1 to the output layer 3 by the lights Lgt2 and Lgt3 whose emission angle distribution gradually increases. That is, if the input unit 11 emits light Lgt2 having a relatively wide emission angle distribution, the input signal is transferred from the input layer 1 to the intermediate layer 2 and the output layer 3 by the lights Lgt2 and Lgt3 whose emission angle distribution gradually increases. It is transmitted sequentially.
  • FIG. 21 is a diagram for explaining an input signal.
  • FIG. 22 is a diagram for explaining the transmission of the input signal shown in FIG. 21 from the input layer 1 to the output layer 3.
  • the input signal of the character portion indicating the character “A” shown in FIG. 1 is composed of the strongest optical signal LImax, and the input signal of the portion other than the character “A” is the weakest optical signal.
  • the input signal of the portion close to the boundary between the character portion “A” and the portion other than the character is composed of an optical signal LImid having an intermediate intensity.
  • the input unit 11 (11-1) receiving the optical signal LImax emits the light Lgt_NR1 having the narrowest emission angle distribution
  • the input unit 11 (11-2) receiving the optical signal LImid receives the intermediate output
  • the input unit 11 (11-3) that has emitted the light Lgt_MD1 having an angular distribution and has received the optical signal LImin emits the light Lgt_BR1 having the widest emission angle distribution.
  • the light Lgt_NR1 is received by the smallest number (one) of intermediate units 21 (21-6), and the light Lgt_MD1 is received by a relatively large number of intermediate units 21 (21-2), 21 (21-5), 21.
  • the light Lgt_BR1 is received by (21-8) and the most intermediate units 21 (21-1), 21 (21-2), 21 (21-4), 21 (21-5), 21 (21 ⁇ 7).
  • the intermediate unit 21 (21-6) that has received the light Lgt_NR1 emits light Lgt_NR2 having an emission angle distribution equal to or less than the emission angle distribution of the light Lgt_NR1. Further, the intermediate units 21 (21-2), 21 (21-5), and 21 (21-8) that have received the light Lgt_MD1 emit light Lgt_MD2 having an emission angle distribution wider than the emission angle distribution of the light Lgt_MD1. . Further, the intermediate units 21 (21-1), 21 (21-2), 21 (21-4), 21 (21-5), and 21 (21-7) that have received the light Lgt_BR1 have a threshold light receiving intensity. Since it is smaller than the value, no light is emitted.
  • the output unit 31 (31-6) of the output layer 3 receives the light Lgt_NR2 and outputs the output units 31 (31-2), 31 (31-4), 31 (31-5), 31 (31-8). ) Receives the light Lgt_MD2.
  • the output unit 31 (31-6) emits light Lgt_NR3 having an emission angle distribution equal to or less than the emission angle distribution of the light Lgt_NR2.
  • the output units 31 (31-2), 31 (31-4), 31 (31-5), and 31 (31-8) do not emit light because the received light intensity is smaller than the threshold value.
  • the input signal composed of the optical signal LImax is output from the output layer 3 as the light Lgt_NR3, and the input signal composed of the optical signals LImid and LImin is not output from the output layer 3 as light.
  • the character portion “A” is output brightly, and the portion other than the character “A” and the boundary portion between the character portion “A” and the portion other than the character are output darkly. As a result, as shown in FIG. 1, a clear “A” character is output.
  • the input signal of the character part “A” is represented by the optical signal LImin
  • the input signal of the part other than the character “A” is represented by the optical signal LImax
  • the boundary between the character part “A” and the part other than the character is represented by the optical signal LImid
  • a clear “A” character can be output by the mechanism described above.
  • the optical neural network 10 sequentially transmits an input signal from the input layer 1 to the intermediate layer 2 and the output layer 3 using the light emission angle distribution as a coupling weight, so that a blurred input image is displayed. It can be output as a clear image.
  • FIG. 23 is a block diagram of another optical neural network according to the embodiment of the present invention.
  • the optical neural network according to the embodiment of the present invention may be an optical neural network 10A shown in FIG.
  • an optical neural network 10A is obtained by replacing the input layer 1 of the optical neural network 10 shown in FIG. 1 with the input layer 1A and the output layer 3 with the output layer 3A. It is the same as the neural network 10.
  • the input layer 1A receives an input signal composed of an analog value and outputs the received input signal to the intermediate layer 2 as light.
  • the output layer 3A receives light from the intermediate layer 2 and outputs an output signal composed of a digital value according to the light intensity of the received light.
  • planar structure of the input layer 1A viewed from the intermediate layer 2 side is the same as the planar structure of the input layer 1 shown in FIG. 2, and the planar structure of the back surface of the input layer 1A is the planar structure of the input layer 1 shown in FIG. Is the same.
  • planar structure of the output layer 3A viewed from the output side is the same as the planar structure of the input layer 1 shown in FIG. 2, and the planar structure of the output layer 3A viewed from the intermediate layer 2 side is the input structure shown in FIG.
  • the planar structure of layer 1 is the same.
  • FIG. 24 is a configuration diagram of the input unit 11A configuring the input layer 1A shown in FIG.
  • input unit 11A is the same as input unit 11 except that photodetector 111 of input unit 11 shown in FIG.
  • the input unit 111A receives an input signal composed of an analog value, converts the received analog value into a voltage Vd, and outputs the voltage Vd to the drive circuit 112. More specifically, when the input unit 111A receives an input signal of the character portion “A”, the input unit 111A converts the received input signal into a voltage Vd1 (a kind of voltage Vd) and outputs the voltage to the drive circuit 112.
  • Vd1 a kind of voltage Vd
  • the received input signal When an input signal at the boundary portion between the character portion of A ”and the portion other than the character is received, the received input signal is converted into a voltage Vd2 ( ⁇ Vd1) and output to the drive circuit 112, and other than the character of“ A ” When the input signal is received, the received input signal is converted into a voltage Vd3 ( ⁇ Vd2) and output to the drive circuit 112.
  • FIG. 25 is a cross-sectional view of the input layer 1A shown in FIG. Referring to FIG. 25, input unit 111 ⁇ / b> A of each input unit 11 ⁇ / b> A is disposed on the surface of semiconductor layer 14 and connected to drive circuit 112 by through wiring 114.
  • the input layer 1A is manufactured according to steps (a) to (t) shown in FIGS. Then, in step (g) shown in FIG. 10, an input portion 111 ⁇ / b> A is formed on the surface of the semiconductor layer 14 instead of the photodetector 111.
  • FIG. 26 is a configuration diagram of the output unit 31A included in the output layer 3A shown in FIG.
  • output unit 31 A includes a photodetector 111 and an output unit 115.
  • the output unit 115 receives the voltage Vd from the photodetector 111, converts the received voltage Vd into an output signal composed of a digital value, and outputs the output signal. More specifically, when the output unit 115 receives the voltage Vd from the photodetector 111, if the received voltage Vd is equal to or greater than a threshold value, the output unit 115 converts the voltage Vd to “1” and outputs the voltage Vd. If Vd is smaller than the threshold value, the voltage Vd is converted to “0” and output.
  • FIG. 27 is a cross-sectional view of the output layer 3A shown in FIG. Referring to FIG. 27, output portion 115 of each output unit 31 ⁇ / b> A is formed on one main surface of semiconductor layer 12, and is connected to photodetector 111 by through wiring 114.
  • the output layer 3A is manufactured according to the steps (a) to (g) shown in FIG. Then, in step (b) shown in FIG. 10, an output portion 115 is formed on one main surface of the semiconductor layer 12 instead of the drive circuit 112.
  • the input unit 111A of each input unit 11A of the input layer 1A receives an input signal composed of an analog value, and converts the analog value into a voltage Vd according to the received analog value.
  • the driving circuit 112 converts the voltage Vd into the driving voltage Vdr and outputs the driving voltage Vdr to the semiconductor light emitting device 113 by the method described above.
  • the semiconductor light emitting device 113 responds to the voltage level of the driving voltage Vdr. Light having an emission angle distribution is emitted to the intermediate layer 2.
  • the photodetector 111 of each intermediate unit 21 in the intermediate layer 2 receives the light from the input layer 1A, converts the light into a voltage Vd according to the light intensity of the received light, and outputs it to the drive circuit 112. Then, the drive circuit 112 converts the voltage Vd into the drive voltage Vdr by the above-described method and outputs it to the semiconductor light emitting device 113, and the semiconductor light emitting device 113 has an emission angle distribution corresponding to the voltage level of the drive voltage Vdr. Light is output to the output layer 3A.
  • each output unit 31A of the output layer 3A receives the light from the intermediate layer 2, converts the light into a voltage Vd according to the light intensity of the received light, and outputs it to the output unit 115. Then, the output unit 115 converts the voltage Vd into a digital value, and outputs an output signal composed of the converted digital value.
  • the optical neural network 10A uses the same mechanism as the optical neural network 10 to change the input signal consisting of the blurred “A” character shown in FIG. 1 into an output signal consisting of the clear “A” character. To do.
  • the optical neural network 10A may include a plurality of intermediate layers 2.
  • each of the input unit 11 (or 11A), the intermediate unit 21 and the output unit 31 (or 31A) corresponds to a synapse in the nervous system.
  • Each input unit 11 (or 11A) is coupled to one or a plurality of intermediate units 21 using light whose coupling weight is represented by the emission angle distribution, and each intermediate unit 21 has a coupling weight determined by the emission angle distribution. The represented light is used to couple to one or more output units 31 (or 31A).
  • the optical neural networks 10 and 10A do not require wiring for connecting the input unit 11 (or 11A) and the intermediate unit 21 and wiring for connecting the intermediate unit 21 and the output unit 31 (or 31A).
  • An arbitrary input unit 11 (or 11A) and an arbitrary intermediate unit 21 can be connected by light having an emission angle distribution, and an arbitrary intermediate unit 21 and an arbitrary output unit 31 (or 31A) can be connected.
  • the input layer 1, the intermediate layer 2 and the output layer 3 of the optical neural network 10 are composed of the semiconductor layers 12 and 14, and the input layer 1A, the intermediate layer 2 and the output layer 3A of the optical neural network 10A are semiconductors. It consists of layers 12,14.
  • the optical neural network 10, 10A can be produced using a semiconductor process.
  • the input layer 1 (1A) and the intermediate layer 2 and the intermediate layer 2 and the output layer 3 (3A) are coupled by light.
  • a plurality of input units 11 (11A) of the input layer 1 (1A) and a plurality of intermediate units 21 of the intermediate layer 2 can be coupled without using complicated wiring, and a plurality of intermediate layers 2 can be connected.
  • the intermediate unit 21 and the plurality of output units 31 (31A) of the output layer 3 (3A) can be coupled without using complicated wiring.
  • optical neural networks 10 and 10A having high reliability can be manufactured without causing a coupling error with the plurality of output units 31 (31A).
  • the emission angle distribution as the coupling weight is determined by the voltage level of the voltage Vd, so that various input signals can be processed without resetting the coupling weight.
  • the optical neural network 10 detects an input signal composed of an optical signal by the photodetector 111, transmits the detected input signal from the input layer 1 to the intermediate layer 2, and outputs it from the intermediate layer 2. Transmission to the layer 3 is performed by light having an emission angle distribution, and an output signal composed of an optical signal is output.
  • the optical neural network 10A receives an input signal composed of an analog value by the input unit 111A, and outputs transmission of the received input signal from the input layer 1 to the intermediate layer 2 and transmission from the intermediate layer 2 to the output layer 3. This is performed by light having an angular distribution, and an output signal composed of a digital value is output.
  • the optical neural network according to the present invention generally connects between the input layer and the intermediate layer and between the intermediate layer and the output layer by the light whose coupling weight is represented by the emission angle distribution. I just need it.
  • the input signal is composed of image data indicating the character “A”.
  • the present invention is not limited to this, and the input signal may be composed of data other than image data. .
  • the input layers 1 and 1A include 100 input units 11 and 11A
  • the intermediate layer 2 includes 100 intermediate units 21, and the output layers 3 and 3A include 100 output units.
  • the input layers 1 and 1A are not limited to this, and generally, the input layers 1 and 1A include i (i is a positive integer) input units 1 and 1A.
  • the intermediate layer 2 only needs to include j (j is a positive integer) intermediate units 21, and the output layers 3 and 3A have k (k is a positive integer) output units. 3,3A may be included.
  • the voltage Vd and the drive voltage Vdr have been described as having a non-linear relationship.
  • the present invention is not limited to this, and the voltage Vd and the drive voltage Vdr have a linear relationship. You may have.
  • the semiconductor light emitting device 113 is described as being bonded to the semiconductor layer 12.
  • the present invention is not limited thereto, and the semiconductor light emitting device 113 may be epitaxially grown on the semiconductor layer 12. .
  • each of the input layers 1 and 1A constitutes an “input semiconductor layer”
  • the intermediate layer 2 constitutes an “intermediate semiconductor layer”
  • each of the output layers 3 and 3A Constitutes a "semiconductor layer”.
  • the semiconductor layers 12 and 14 and the insulating film 13 constituting the input layers 1 and 1A constitute a “first semiconductor substrate”.
  • the semiconductor layers 12 and 14 and the insulating film 13 constituting the intermediate layer 2 constitute a “second semiconductor substrate”.
  • the semiconductor layers 12 and 14 and the insulating film 13 constituting the output layer 3 constitute a “third semiconductor substrate”.
  • the photodetector 111 included in the input unit 11 and the input unit 111A included in the input unit 11A constitute a “detector”.
  • the photodetector 111 included in the intermediate unit 21 constitutes a “first photodetector”, and the photodetector 111 included in the output units 31 and 31A is “second detector”. Of the light detector ".
  • the semiconductor light emitting element 113 included in the output unit 31 and the output unit 115 included in the output unit 31A constitute an “output circuit”.
  • the drive circuit 112 included in the input unit 11 constitutes a “first drive circuit”, and the semiconductor light emitting element 113 included in the input unit 11 is “first semiconductor light emitting element”. Is configured.
  • the drive circuit 112 included in the intermediate unit 21 constitutes a “second drive circuit”, and the semiconductor light emitting element 113 included in the intermediate unit 21 is “second semiconductor light emitting element”. Is configured.
  • the through wiring 114 included in the input unit 11 constitutes a “first metal wiring”, and the through wiring 114 included in the intermediate unit 21 includes a “second metal wiring”. Constitute.
  • the semiconductor light emitting element 113 included in the output unit 31 constitutes a “third semiconductor light emitting element”.
  • This invention is applied to an optical neural network in which the connection weight can be flexibly changed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Semiconductor Lasers (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

入力層（１）は、入力信号の信号レベルが相対的に高いとき、相対的に狭い出射角度分布を有する光を出力信号として中間層（２）へ出力し、入力信号の信号レベルが相対的に低いとき、相対的に広い出射角度分布を有する光を出力信号として中間層（２）へ出力する。中間層（２）は、入力層（１）からの出力信号の信号レベルが相対的に高いとき、相対的に狭い出射角度分布を有する光を出力信号として出力層（３）へ出力し、入力層（１）からの出力信号の信号レベルが相対的に低いとき、相対的に広い出射角度分布を有する光を出力信号として出力層（３）へ出力する。

Description

光ニューラルネットワーク
　この発明は、光ニューラルネットワークに関するものである。
　従来、光等の電磁波によって入出力を行うニューラルネットワークが知られている（特開平７－１２９５３３号公報）。このニューラルネットワークは、入力層と、中間層と、出力層とを備える。入力層、中間層および出力層の各層は、複数のニューロンを含む。そして、各ニューロンは、受光部と、発光部とからなる。
　入力信号は、複数の波長帯を用いて入力層に入力される。そして、入力層の各ニューロンにおいて、受光部は、入力された入力信号の周波数を識別する。受光部は、周波数と結合重みとの対応表を保持しており、識別した周波数に対応する結合重みを対応表を参照して抽出する。
　そうすると、受光部は、その抽出した結合重みを入力信号に乗算して発光部へ出力する。受光部は、各波長帯ごとに、上記の動作を行う。
　そして、発光部は、受光部から入力された複数の信号の総和を求め、その求めた総和を自己の持つ波長帯で出力する。
　このように、従来のニューラルネットワークにおいては、各層において用いられる結合重みは、予め決定された対応表を参照して決定される。
　しかし、従来のニューラルネットワークにおいては、結合重みは、入力信号の周波数が決定されれば、固定的に決定されるため、結合重みを柔軟に変えることが困難であるという問題がある。
　そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、結合重みを柔軟に変更可能な光ニューラルネットワークを提供することである。
　この発明によれば、光ニューラルネットワークは、入力半導体層と、中間半導体層と、出力半導体層とを備える。入力半導体層は、入力信号を受け、その受けた入力信号に基づいて第１の出力信号を出力する。中間半導体層は、入力半導体層に対向して設けられるとともに、入力半導体層からの第１の出力信号を受け、その受けた第１の出力信号に基づいて第２の出力信号を出力する。出力半導体層は、中間半導体層に対向して設けられるとともに、中間半導体層からの第２の出力信号を受け、その受けた第２の出力信号に基づいて最終出力信号を出力する。そして、入力半導体層は、入力半導体層は、入力信号の信号レベルが第１のレベルであるとき、第１の出射角度分布を有する光を第１の出力信号として中間半導体層へ出力し、入力信号の信号レベルが第１のレベルよりも低い第２のレベルであるとき、第１の出射角度分布よりも広い第２の出射角度分布を有する光を第１の出力信号として中間半導体層へ出力する。また、中間半導体層は、第１の出力信号の信号レベルが第３のレベルであるとき、第３の出射角度分布を有する光を第２の出力信号として出力半導体層へ出力し、第１の出力信号の信号レベルが第３のレベルよりも低い第４のレベルであるとき、第３の出射角度分布よりも広い第４の出射角度分布を有する光を第２の出力信号として出力半導体層へ出力する。
　入力半導体層は、ｉ（ｉは正の整数）個の入力ユニットを含んでもよい。中間半導体層は、ｊ（ｊは正の整数）個の中間ユニットを含む。出力半導体層は、ｋ（ｋは正の整数）個の出力ユニットを含む。ｉ個の入力ユニットの各々は、第１の半導体基板と、検出器と、第１の半導体発光素子とを含む。検出器は、第１の半導体基板の一主面に設けられるとともに、入力信号の信号レベルを検出し、その検出した信号レベルを反映した出力電圧を出力する。第１の半導体発光素子は、検出器が設けられた第１の半導体基板の一主面と反対側の面に設けられ、検出器からの入力電圧の電圧レベルが相対的に高いとき、相対的に狭い出射角度分布を有する光を中間半導体層へ向けて出射し、検出器からの入力電圧の電圧レベルが相対的に低いとき、相対的に広い出射角度分布を有する光を中間半導体層へ向けて出射する。ｊ個の中間ユニットの各々は、第２の半導体基板と、第１の光検出器と、第２の半導体発光素子とを含む。第２の半導体基板は、第１の半導体基板に対向して設けられる。第１の光検出器は、第２の半導体基板の第１の半導体基板側の一主面に設けられるとともに、入力半導体層に含まれる入力ユニットから出射された光を受光し、その受光した光の強度を反映した電圧を出力する。第２の半導体発光素子は、第１の光検出器が設けられた第２の半導体基板の一主面と反対側の面に設けられ、第１の光検出器から出力された電圧の電圧レベルが相対的に高いとき、相対的に狭い出射角度分布を有する光を出力半導体層へ向けて出射し、第１の光検出器から出力された電圧の電圧レベルが相対的に低いとき、相対的に広い出射角度分布を有する光を出力半導体層へ向けて出射する。ｋ個の出力ユニットの各々は、第３の半導体基板と、第２の光検出器と、出力回路とを含む。第３の半導体基板は、第２の半導体基板に対向して設けられる。第２の光検出器は、第３の半導体基板の第２の半導体基板側の一主面に設けられるとともに、中間半導体層に含まれる中間ユニットから出射された光を受光し、その受光した光の強度を反映した電圧を出力する。出力回路は、第２の光検出器から出力された電圧を最終出力信号を構成する要素信号に変換し、その変換した要素信号を出力する。
　ｉ個の入力ユニットの各々は、第１の駆動回路をさらに含んでもよい。第１の駆動回路は、検出器が設けられた第１の半導体基板の一主面と反対側の面に設けられ、検出器から出力された入力電圧を電圧レベルに応じて第１の駆動電圧に変換し、その変換した第１の駆動電圧を第１の半導体発光素子へ出力する。ｊ個の中間ユニットの各々は、第２の駆動回路をさらに含む。第２の駆動回路は、第１の光検出器が設けられた第２の半導体基板の一主面と反対側の面に設けられ、第１の光検出器から出力された電圧を電圧レベルに応じて第２の駆動電圧に変換し、その変換した第２の駆動電圧を第２の半導体発光素子へ出力する。そして、第１の半導体発光素子は、第１の駆動電圧の電圧レベルに応じた出射角度分布を有する光を中間半導体層へ向けて出射する。また、第２の半導体発光素子は、第２の駆動電圧の電圧レベルに応じた出射角度分布を有する光を出力半導体層へ向けて出射する。
　ｉ個の入力ユニットの各々は、第１の金属配線をさらに含んでもよい。第１の金属配線は、第１の半導体基板を厚み方向に貫通し、検出器を第１の駆動回路に接続する。ｊ個の中間ユニットの各々は、第２の金属配線をさらに含む。第２の金属配線は、第２の半導体基板を厚み方向に貫通し、第１の光検出器を第２の駆動回路に接続する。
　入力信号は、光信号からなり、検出器は、光信号を受け、その受けた光信号を光信号の強度を反映した入力電圧に変換して第１の駆動回路へ出力してもよい。
　第１の半導体発光素子は、張り合わせによって第１の半導体基板に固定されており、第２の半導体発光素子は、張り合わせによって第２の半導体基板に固定されていてもよい。
　第１の半導体発光素子は、ヘテロエピタキシャル成長によって第１の半導体基板上に形成されており、第２の半導体発光素子は、ヘテロエピタキシャル成長によって第２の半導体基板上に形成されていてもよい。
　第１の半導体発光素子は、第１の半導体基板の材料と異なる材料からなり、第２の半導体発光素子は、第２の半導体基板の材料と異なる材料からなっていてもよい。
　出力回路は、第２の光検出器から出力された電圧をディジタル値に変換し、その変換したディジタル値を要素信号として出力してもよい。
　出力回路は、第３の半導体発光素子を含んでもよい。第３の半導体発光素子は、第２の光検出器が設けられた第３の半導体基板の一主面と反対側の面に設けられ、第２の光検出器から出力された電圧の電圧レベルが相対的に高いとき、相対的に狭い出射角度分布を有する光を要素信号として出射し、第２の光検出器から出力された電圧の電圧レベルが相対的に低いとき、相対的に広い出射角度分布を有する光を要素信号として出射する。
　出力回路は、駆動回路をさらに含んでもよい。駆動回路は、第２の光検出器から出力された電圧の電圧レベルが相対的に高いとき、相対的に低い第３の駆動電圧を生成し、第２の光検出器から出力された電圧の電圧レベルが相対的に低いとき、相対的に高い第３の駆動電圧を生成し、その生成した第３の駆動電圧を第３の半導体発光素子へ出力する。第３の半導体発光素子は、第３の駆動電圧の電圧レベルに応じた出射角度分布を有する光を要素信号として出力する。
　第３の半導体発光素子は、張り合わせによって第３の半導体基板に固定されていてもよい。
　第３の半導体発光素子は、ヘテロエピタキシャル成長によって第３の半導体基板上に形成されていてもよい。
　この発明による光ニューラルネットワークにおいては、入力半導体層は、入力信号の信号レベルによって決定される出射角度分布を有する光を用いて入力信号を中間半導体層へ伝達し、中間半導体層は、入力半導体層から出力された第１の出力信号の信号レベルによって決定される出射角度分布を有する光を用いて第２の出力信号を出力半導体層へ伝達する。すなわち、入力半導体層は、入力信号の信号レベルによって決定される出射角度分布を結合重みとして用いて中間半導体層と結合し、中間半導体層は、第１の出力信号の信号レベルによって決定される出射角度分布を結合重みとして用いて出力半導体層と結合する。その結果、入力半導体層は、入力信号の信号レベルによって結合重みを変えて中間半導体層と結合し、中間半導体層は、第１の出力信号の信号レベルによって結合重みを変えて出力半導体層と結合する。
　したがって、この発明によれば、結合重みを信号レベルに応じて柔軟に変更できる。
この発明の実施の形態による光ニューラルネットワークの構成図である。 図１に示す中間層側から見た入力層の平面図である。 図２に示す入力層の裏面の平面図である。 図２に示す入力ユニットの構成図である。 図２に示す線Ｖ－Ｖ間における入力層の断面図である。 図５に示す半導体発光素子の断面図である。 図６に示す半導体発光素子の出射光の概念図である。 図６に示す半導体発光素子の他の出射光の概念図である。 電圧Ｖｄと駆動電圧Ｖｄｒとの関係図である。 図１に示す光ニューラルネットワークの製造方法を示す第１の工程図である。 図１に示す光ニューラルネットワークの製造方法を示す第２の工程図である。 図１に示す光ニューラルネットワークの製造方法を示す第３の工程図である。 図１に示す光ニューラルネットワークの製造方法を示す第４の工程図である。 図１に示す光ニューラルネットワークの製造方法を示す第５の工程図である。 図１に示す光ニューラルネットワークの製造方法を示す第６の工程図である。 入力層から中間層への信号の伝達を説明するための第１の図である。 入力層から中間層への信号の伝達を説明するための第２の図である。 入力層から中間層への信号の伝達を説明するための第３の図である。 入力層から出力層までの信号の伝達を説明するための第１の図である。 入力層から出力層までの信号の伝達を説明するための第２の図である。 入力信号を説明するための図である。 図２１に示す入力信号の入力層から出力層への伝達を説明するための図である。 この発明の実施の形態による他の光ニューラルネットワークの構成図である。 図２３に示す入力層を構成する入力ユニットの構成図である。 図２３に示す入力層の断面図である。 図２３に示す出力層に含まれる出力ユニットの構成図である。 図２３に示す出力層の断面図である。
　本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
　図１は、この発明の実施の形態による光ニューラルネットワークの構成図である。図１を参照して、この発明の実施の形態による光ニューラルネットワーク１０は、入力層１と、中間層２と、出力層３とを備える。
　入力層１、中間層２および出力層３の各々は、半導体層からなる。中間層２は、入力層１に対向して配置され、出力層３は、中間層２に対向して配置される。
　入力層１は、光信号からなる入力信号を受け、その受けた入力信号の信号レベルに応じた出射角度分布を有する光を出力信号として中間層２へ出力する。
　中間層２は、入力層１から出力された出力信号を受け、その受けた出力信号の信号レベルに応じた出射角度分布を有する光を出力信号として出力層３へ出力する。
　出力層３は、中間層２から出力された出力信号を受け、その受けた出力信号の信号レベルに応じた出射角度分布を有する光を最終出力信号として外部へ出力する。
　そして、光ニューラルネットワーク１０は、たとえば、歪んだ“Ａ”という文字の画像データＧ１を入力信号として受け、その受けた画像データを処理して、歪みのないくっきりとした“Ａ”という文字の画像データＧ２を出力する。
　図２は、図１に示す中間層２側から見た入力層１の平面図である。図２を参照して、入力層１は、たとえば、１００個の入力ユニット１１からなる。そして、１００個の入力ユニット１１は、１０×１０の碁盤目状に配列される。
　図３は、図２に示す入力層１の裏面の平面図である。図３を参照して、各入力ユニット１１は、光検出部１１１を含む。したがって、入力層１の裏面においては、１００個の光検出部１１１が碁盤目状に配列される。
　なお、図１に示す出力層３側から見た中間層２の平面図は、図２に示す入力層１の平面図と同じであり、中間層２は、１０×１０の碁盤目状に配列された１００個の中間ユニット２１を含む。また、図１に示す出力側から見た出力層３の平面図は、図２に示す入力層１の平面図と同じであり、出力層３は、１０×１０の碁盤目状に配列された１００個の出力ユニット３１を含む。
　さらに、図１に示す入力層１側から見た中間層２の平面図は、図３に示す入力層１の平面図と同じであり、中間層２は、１０×１０の碁盤目状に配列された１００個の光検出部を含む。さらに、図１に示す中間層２側から見た出力層３の平面図は、図３に示す入力層１の平面図と同じであり、出力層３は、１０×１０の碁盤目状に配列された１００個の光検出部を含む。
　図４は、図２に示す入力ユニット１１の構成図である。図４を参照して、入力ユニット１１は、光検出部１１１と、駆動回路１１２と、半導体発光素子１１３とを含む。
　光検出部１１１は、入力信号としての光信号を受け、その受けた光信号のうち、しきい値以上の光信号を検出する。そして、光検出部１１１は、その検出した光信号を光信号の強度に応じた電圧レベルを有する電圧Ｖｄに変換し、その変換した電圧Ｖｄを駆動回路１１２へ出力する。
　駆動回路１１２は、光検出部１１１から電圧Ｖｄを受け、その受けた電圧Ｖｄの電圧レベルに応じた駆動電圧Ｖｄｒを後述する方法によって決定し、その決定した駆動電圧Ｖｄｒを半導体発光素子１１３へ出力する。
　半導体発光素子１１３は、駆動回路１１２から駆動電圧Ｖｄｒを受け、その受けた駆動電圧Ｖｄｒの電圧レベルに応じた出射角度分布を有する光を発振し、その発振した光を出射する。
　中間層２の中間ユニット２１および出力層３の出力ユニット３１は、図４に示す入力ユニット１１と同じ構成からなる。
　この場合、中間ユニット２１の光検出器２１１は、入力層１から出射された光を受け、その受けた光のうち、しきい値以上の光を検出するとともに、その検出した光を電圧Ｖｄに変換して駆動回路２１２へ出力する。そして、中間ユニット２１の駆動回路２１２は、光検出器２１１から受けた電圧Ｖｄの電圧レベルに応じた駆動電圧Ｖｄｒを後述する方法によって決定し、その決定した駆動電圧Ｖｄｒを半導体発光素子２１３へ出力する。中間ユニット２１の半導体発光素子２１３は、駆動回路２１２から受けた駆動電圧Ｖｄｒの電圧レベルに応じた出射角度分布を有する光を発振し、その発振した光を出射する。
　また、出力ユニット３１の光検出器３１１は、中間層２から出射された光を受け、その受けた光のうち、しきい値以上の光を検出するとともに、その検出した光を電圧Ｖｄに変換して駆動回路３１２へ出力する。そして、出力ユニット３１の駆動回路３１２は、光検出器３１１から受けた電圧Ｖｄの電圧レベルに応じた駆動電圧Ｖｄｒを後述する方法によって決定し、その決定した駆動電圧Ｖｄｒを半導体発光素子３１３へ出力する。出力ユニット３１の半導体発光素子３１３は、駆動回路３１２から受けた駆動電圧Ｖｄｒの電圧レベルに応じた出射角度分布を有する光を発振し、その発振した光を出射する。
　図５は、図２に示す線Ｖ－Ｖ間における入力層１の断面図である。図５を参照して、入力層１は、半導体層１２，１４と、絶縁膜１３とを含む。半導体層１２，１４の各々は、たとえば、シリコン（Ｓｉ）からなり、絶縁膜１３は、シリコン酸化膜（ＳｉＯ２）からなる。そして、半導体層１２，１４の各々は、２０μｍの厚みを有し、絶縁膜１３は、１～２μｍの厚みを有する。
　絶縁膜１３は、半導体層１２の一主面に形成される。半導体層１４は、張り合わせによって絶縁膜１３に接着される。したがって、半導体層１２，１４および絶縁膜１３は、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板からなる。
　入力層１の各入力ユニット１１は、貫通配線１１４をさらに含む。そして、入力層１の各入力ユニット１１において、光検出器１１１は、半導体層１４の一主面（絶縁膜１３側と反対側の面）に形成され、駆動回路１１２および半導体発光素子１１３は、半導体層１２の一主面（絶縁膜１３側と反対側の面）に形成される。貫通配線１１４は、半導体層１２、絶縁膜１３および半導体層１４を貫通し、光検出器１１１を駆動回路１１２に接続する。
　なお、図５においては、半導体発光素子１１３は、駆動回路１１２上に配置されるように図示されているが、実際には、駆動回路１１２上ではない半導体層１２の一主面に形成されている。
　また、中間層２および出力層３の断面構造は、図５に示す入力層１の断面構造と同じ断面構造からなる。
　図６は、図５に示す半導体発光素子１１３の断面図である。図６を参照して、半導体発光素子１１３は、ｎ型分布反射膜１１０と、活性層１２０と、ｐ型分布反射膜１３０と、窓電極１４０と、緩衝層１５０とを含む。
　活性層１２０は、ｎ型分布反射膜１１０上にｎ型分布反射膜１１０に接して形成される。ｐ型分布反射膜１３０は、活性層１２０上に活性層１２０に接して形成される。窓電極１４０は、ｐ型分布反射膜１３０上にｐ型分布反射膜１３０に接して形成される。緩衝層１５０は、高品質なｎ型分布反射膜１１０を形成するための下地となるｎ＋型ガリウム砒素（ｎ＋型ＧａＡｓ）層である。
　ｎ型分布反射膜１１０は、ｎ型アルミニウムガリウム砒素（ＡｌＧａＡｓ）層１１０１と、ｎ型アルミニウム砒素（ＡｌＡｓ）層１１０２とを交互に１０周期積層した構造からなる。そして、ｎ型ＡｌＧａＡｓ層１１０１の膜厚は、５８．０ｎｍであり、ｎ型ＡｌＡｓ層１１０２の膜厚は、６７．１ｎｍである。
　活性層１２０は、障壁層１２０１，１２０３と、井戸層１２０２とからなる。障壁層１２０１は、ｉ型ＡｌＡｓからなり、６７．１ｎｍの膜厚を有する。井戸層１２０２は、ｉ型ガリウム砒素（ＧａＡｓ）からなり、１０ｎｍの膜厚を有する。障壁層１２０３は、ｉ型ＡｌＡｓからなり、６７．１ｎｍの膜厚を有する。
　このように、活性層１２０は、単一量子井戸構造からなる。そして、半導体発光素子１１３の発振波長をλとした場合、活性層１２０は、λ／２の厚みを有する。
　ｐ型分布反射膜１３０は、ｐ型ＡｌＧａＡｓ層１３０１と、ｐ型ＡｌＡｓ層１３０２とを交互に１０周期積層した構造からなる。そして、ｐ型ＡｌＧａＡｓ層１３０１の膜厚は、５８．０ｎｍであり、ｐ型ＡｌＡｓ層１３０２の膜厚は、６７．１ｎｍである。
　窓電極１４０は、Ａｕ／Ｃｒの２層構造からなり、光が透過するように、約１０ｎｍの薄い膜厚を有する。緩衝層１５０は、ｎ＋型ＧａＡｓからなり、約２μｍの膜厚を有する。
　なお、中間層２に含まれる半導体発光素子２１３および出力層３に含まれる半導体発光素子３１３は、図６に示す半導体発光素子１１３と同じ構成からなる。
　図７は、図６に示す半導体発光素子１１３の出射光の概念図である。図８は、図６に示す半導体発光素子１１３の他の出射光の概念図である。
　半導体発光素子１１３は、駆動電圧Ｖｄｒが０．７Ｖである場合、出射光Ｌｇｔ１を出射し、駆動電圧Ｖｄｒが１．４７Ｖである場合、出射光Ｌｇｔ２を出射する。出射光Ｌｇｔ１は、約１０°の出射角度分布を有し、出射光Ｌｇｔ２は、約３０°の出射角度分布を有すると同時に±１５度の方向にピークを持つ。
　半導体発光素子１１３は、上述したように、活性層１２０をｎ型分布反射膜１１０とｐ型分布反射膜１３０とによって挟み込んだ構造からなるため、エミッタ１４０－ゲート１５０間に印加された駆動電圧Ｖｄｒは、活性層１２０の量子井戸層に印加される。そして、活性層１２０の井戸層１２０２は、１０ｎｍと薄いため、１０５Ｖ／ｃｍ以上の電界強度が井戸層１２０２に印加される。
　その結果、井戸層１２０２の実効的な屈折率が電界強度に応じて変化し、発振するときの光の伝搬方向が電界強度に応じて変化するために、駆動電圧Ｖｄｒの電圧レベルの違いによって出射角度分布が異なる出射光Ｌｇｔ１，Ｌｇｔ２が出射される。
　図９は、電圧Ｖｄと駆動電圧Ｖｄｒとの関係図である。図９において、縦軸は、駆動電圧Ｖｄｒを表し、横軸は、電圧Ｖｄを表す。そして、曲線ｋ１は、電圧Ｖｄと駆動電圧Ｖｄｒとの関係を示す。
　図９を参照して、駆動電圧Ｖｄｒは、電圧Ｖｄに対して非線形に変化する。より具体的には、駆動電圧Ｖｄｒは、電圧Ｖｄが相対的に低くなると、相対的に高くなり、電圧Ｖｄが相対的に高くなると、相対的に低くなる。
　駆動回路１１２は、曲線ｋ１によって示される電圧Ｖｄと駆動電圧Ｖｄｒとの関係を保持しており、光検出器１１１から電圧Ｖｄを受けると、曲線ｋ１を参照して、電圧Ｖｄに対応する駆動電圧Ｖｄｒを検出し、その検出した駆動電圧Ｖｄｒを半導体発光素子１１３へ出力する。
　したがって、駆動回路１１２は、相対的に低い電圧Ｖｄを光検出器１１１から受けると、相対的に高い駆動電圧Ｖｄｒを半導体発光素子１１３へ出力し、相対的に高い電圧Ｖｄを光検出器１１１から受けると、相対的に低い駆動電圧Ｖｄｒを半導体発光素子１１３へ出力する。
　その結果、光検出器１１１から出力される電圧Ｖｄが相対的に低い場合、半導体発光素子１１３は、出射角度分布が相対的に大きい出射光を出射し、光検出器１１１から出力される電圧Ｖｄが相対的に高い場合、半導体発光素子１１３は、出射角度分布が相対的に小さい出射光を出射する。
　図１０から図１５は、それぞれ、図１に示す光ニューラルネットワーク１０の製造方法を示す第１から第６の工程図である。なお、図１０から図１５に示す工程図は、図１に示す光ニューラルネットワーク１０の入力層１の製造方法を示す工程図である。
　図１０を参照して、入力層１の製造が開始されると、半導体層１２，１４および絶縁膜１３からなるＳＯＩ基板２０が準備され（工程（ａ）参照）、入力層１の１００個の入力ユニット１１における駆動回路１１２をフォトリソグラフィ技術を用いてＳＯＩ基板２０の半導体層１２の表面に形成する（工程（ｂ）参照）。
　その後、ＳＯＩ基板２０の半導体層１４の表面にレジストを塗布し、その塗布したレジストをフォトリソグラフィ技術を用いてパターンニングし、レジストパターン３０を半導体層１４の表面に形成する（工程（ｃ）参照）。
　そして、レジストパターン３０をマスクとして反応性イオンエッチングによって半導体層１４、絶縁膜１３および半導体層１２の一部を駆動回路１１２まで到達するまでエッチングし、貫通穴３１を形成する（工程（ｄ）参照）。
　その後、Ａｌ膜３２をスパッタリングによって貫通穴３１および半導体層１４の表面に形成する（工程（ｅ）参照）。そして、半導体層１４の表面に形成されたＡｌ膜をエッチングし、貫通配線１１４を形成する（工程（ｆ）参照）。
　引き続いて、ｎ型Ｓｉ層およびｐ型Ｓｉ層を半導体層１４の表面に順次積層し、フォトリソグラフィ技術を用いて、貫通配線１１４に接続されたｎ型Ｓｉ／ｐ型Ｓｉが残るように半導体層１４の表面に形成されたｎ型Ｓｉ層／ｐ型Ｓｉ層をエッチングする。これによって、入力層１の各入力ユニット１１に含まれる光検出器１１１が半導体層１４の表面に形成される（工程（ｇ）参照）。
　その後、分子線エピタキシャル成長法（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）を用いてｎ型ＧａＡｓ基板４０の表面にｎ＋型ＡｌＡｓ層４１を堆積する（工程（ｈ）参照）。この場合、蒸発源としてＡｌ，Ａｓおよびｎ型のドーパントであるＳｉのソースとしてＳｉ金属が用いられる。
　工程（ｈ）の後、ＭＢＥ法を用いて、ｎ＋型ＧａＡｓからなる緩衝層１５０をｎ＋型ＡｌＡｓ層４１上に堆積し、その後、ｎ型ＡｌＧａＡｓ層１１０１とｎ型ＡｌＡｓ層１１０２とを交互に１０周期積層する。これによって、緩衝層１５０およびｎ型分布反射膜１１０がｎ＋型ＡｌＡｓ層４１上に順次形成される（工程（ｉ）参照）。
　この場合、ガリウム（Ｇａ）のソースとしてＧａ金属が用いられる。
　引き続いて、ＭＢＥ法を用いて、ｉ型ＡｌＡｓ、ｉ型ＧａＡｓ、およびｉ型ＡｌＡｓを順次積層し、活性層１２０をｎ型分布反射膜１１０上に形成する（工程（ｊ）参照）。
　その後、ＭＢＥ法を用いて、ｐ型ＡｌＧａＡｓ層１３０１とｐ型ＡｌＡｓ層１３０２とを交互に１０周期積層し、ｐ型分布反射膜１３０を活性層１２０上に形成する（工程（ｋ）参照）。
　引き続き、レジストをｐ型分布反射膜１３０の表面に塗布し、その塗布したレジストをフォトリソグラフィ技術を用いてパターンニングし、レジストパターン５０をｐ型分布反射膜１３０の表面に形成する。そして、真空蒸着法によってＣｒおよびＡｕ１４１，１４２を薄く順次蒸着する（工程（ｌ）参照）。この場合、Ｃｒは、Ａｕと下地との密着性を向上させるために用いられる。膜厚は、Ｃｒが３ｎｍであり、Ａｕが１０ｎｍ程度である。
　その後、レジスト剥離液によって、レジストパターン５０を除去する。これによって、レジストパターン５０上のＣｒ／Ａｕ１４１は、リンフトオフによって除去され、窓電極１４０の一部１４２が形成される（工程（ｍ）参照）。
　引き続いて、同様のプロセスによってレジストパターン６０を形成し、レジストパターン６０をマスクとして真空蒸着法によってＡｕを蒸着する（工程（ｎ）参照）。そして、レジスト剥離液によってレジストパターン６０を除去する。その結果、レジストパターン６０上のＡｕ１４３は、リフトオフによって除去される。これによって、窓電極１４０が形成される（工程（ｐ）参照）。
　その後、レジストを全面に塗布し、その塗布したレジストをフォトリソグラフィ技術を用いてパターンニングし、レジストパターン７０を形成する。そして、レジストパターン７０をマスクとして反応性イオンエッチングによってｐ型分布反射膜１３０、活性層１２０、ｎ型分布反射膜１１０、緩衝層１５０、ｎ＋ＡｌＡｓ層４１およびｎ型ＧａＡｓ基板４０の一部をエッチングし、レジストパターン７０を除去する（工程（ｑ）参照）。
　その後、窓電極１４０上にトルエンに溶かしたエレクトロンワックス４２を塗布し、ガラス基板４３に貼り付ける（工程（ｒ）参照）。次に、フッ酸溶液によってｎ＋ＡｌＡｓ層４１のみをエッチングによって除去し、ガラス基板４３に発光素子１１３を貼り付けたものをＧａＡｓ基板４０から分離する（工程（ｓ）参照）。
　引き続いて、ガラス基板４３に貼り付けた発光素子１１３を、図１５に示すように貫通電極１１４を形成したシリコン基板に位置合わせした後に貼り付ける。これによって、入力層１が完成する（工程（ｔ）参照）。ガラス基板４３は、光学的に透明なので、通常のフォトリソグラフィにおけるガラスマスクと同様の手法で位置合わせができる。貼り合わせには、Ｐｄ等の金属とＧａＡｓとの低温におけるファンデルワールス力による接合が可能であることが知られている。
　上述したように、この発明においては、半導体発光素子１１３は、張り合わせによってＳｉからなる半導体層１２に接着される。そして、半導体発光素子１１３が張り合わせによって半導体層１２に接着されたものであるか否かは、半導体発光素子１１３を構成する各結晶相にひずみが発生しているか否かによって判別可能である。
　すなわち、上述したようにＧａＡｓ基板上に半導体発光素子１１３を形成した後に、半導体発光素子１１３をＳｉからなる半導体層１２に張り合わせたので、半導体発光素子１１３を構成する各結晶相にひずみが発生しない。一方、Ｓｉからなる半導体層１２上にＧａＡｓ等の結晶層を結晶成長して半導体発光素子を作成した場合には、結晶相にひずみが発生する。
　したがって、半導体発光素子１１３を構成する各結晶相にひずみが発生しているか否かによって、半導体発光素子１１３が張り合わせによって半導体層１２に接着されたものであるか否かを判別できる。
　そして、半導体発光素子１１３を張り合わせによって半導体層１２に接着するので、半導体発光素子１１３を半導体層１２の材料と異なる材料によって作製できる。
　また、半導体発光素子１１３を半導体層１２の材料と異なる材料によって作製する結果、活性層１２０をＧａＡｓの単一井戸構造によって構成することができ、活性層１２０に印加される電界強度によって出射角度分布を有する光を出射する半導体発光素子１１３を作製できる。
　なお、中間層２および出力層３も、上述した工程（ａ）～工程（ｔ）を用いて製造される。
　図１６は、入力層１から中間層２への信号の伝達を説明するための第１の図である。また、図１７は、入力層１から中間層２への信号の伝達を説明するための第２の図である。
　図１６を参照して、入力ユニット１１の光検出器１１１は、光強度が相対的に強い光信号からなる入力信号を受けると、相対的に高い電圧Ｖｄを出力する。そして、入力ユニット１１の駆動回路１１２は、相対的に高い電圧Ｖｄを受けると、曲線ｋ１を参照して、相対的に低い駆動電圧Ｖｄｒを検出し、その検出した駆動電圧Ｖｄｒを半導体発光素子１１３へ出力する。その結果、入力ユニット１１の半導体発光素子１１３は、出射角度分布が相対的に狭い出射光Ｌｇｔ１を出射する。
　そうすると、中間層２の１つの中間ユニット２１に含まれる光検出器２１１（２１１Ｅ）のみが入力ユニット１１からの出射光Ｌｇｔ１を検出し、他の光検出器２１１（２１１Ａ）～２１１（２１１Ｄ），２１１（２１１Ｆ）～２１１（２１１Ｉ）は、出射光Ｌｇｔ１を検出しない。
　出射光Ｌｇｔ１は、出射角度分布が相対的に狭いため、光検出器２１１（２１１Ｅ）は、単位面積当たりの光強度が相対的に強い光を検出する。
　図１７を参照して、入力ユニット１１の光検出器１１１は、光強度が相対的に弱い光信号からなる入力信号を受けると、相対的に低い電圧Ｖｄを出力する。そして、入力ユニット１１の駆動回路１１２は、相対的に低い電圧Ｖｄを受けると、曲線ｋ１を参照して、相対的に高い駆動電圧Ｖｄｒを検出し、その検出した駆動電圧Ｖｄｒを半導体発光素子１１３へ出力する。その結果、入力ユニット１１の半導体発光素子１１３は、出射角度分布が相対的に広い出射光Ｌｇｔ２を出射する。
　そうすると、中間層２の３個の中間ユニット２１に含まれる光検出器２１１（２１１Ｂ），２１１（２１１Ｅ），２１１（２１１Ｈ）が入力ユニット１１からの出射光Ｌｇｔ２を検出し、他の光検出器２１１（２１１Ａ），２１１（２１１Ｃ），２１１（２１１Ｄ），２１１（２１１Ｆ），２１１（２１１Ｇ），２１１（２１１Ｉ）は、出射光Ｌｇｔ２を検出しない。
　出射光Ｌｇｔ２は、出射角度分布が相対的に広いため、光検出器２１１（２１１Ｂ），２１１（２１１Ｅ），２１１（２１１Ｈ）は、単位面積当たりの光強度が相対的に弱い光を検出する。
　このように、出射角度分布が相対的に狭い場合、中間層２の１つの中間ユニット２１だけが入力ユニット１１からの出射光Ｌｇｔ１を受光する。つまり、中間層２の１つの中間ユニット２１だけが入力ユニット１１からの信号を受信する。したがって、出射角度分布が相対的に狭い場合、１個の入力ユニット１１と１個の中間ユニット２１との結びつきが相対的に強くなり、１個の入力ユニット１１と１個の中間ユニット２１との結合重みが相対的に大きくなる。
　一方、出射角度分布が相対的に広い場合、中間層２の３個の中間ユニット２１が入力ユニット１１からの出射光Ｌｇｔ２を受光する。つまり、中間層２の３個の中間ユニット２１が入力ユニット１１からの信号を受信する。したがって、出射角度分布が相対的に広い場合、１個の入力ユニット１１と１個の中間ユニット２１との結びつきが相対的に弱くなり、１個の入力ユニット１１と１個の中間ユニット２１との結合重みが相対的に小さくなる。
　その結果、出射角度分布が各入力ユニット１１と各中間ユニット２１との結合重みを表すことになる。そして、出射角度分布は、上述したように、光検出器１１１が出力する電圧Ｖｄの電圧レベルに応じて変化するので、出射角度分布を有する光を用いて入力ユニット１１と中間ユニット２１とを結合することによって、各入力ユニット１１と各中間ユニット２１との結合重みを光検出器１１１が出力する電圧Ｖｄによって柔軟に変更できる。
　また、中間層２の中間ユニット２１と出力層３の出力ユニット３１との間は、中間ユニット２１に含まれる光検出器２１１が出力する電圧Ｖｄの電圧レベルに応じて変化する出射角度分布を有する光によって結合されるので、各中間ユニット２１と各出力ユニット３１との結合重みを光検出器２１１が出力する電圧Ｖｄによって柔軟に変更できる。
　図１８は、入力層１から中間層２への信号の伝達を説明するための第３の図である。図１８を参照して、入力層１の入力ユニット１１（１１－１）が光Ｌｇｔ１を出射し、入力ユニット１１（１１－２）が光Ｌｇｔ２を出射すると、中間層２の１つの中間ユニット２１に含まれる光検出器２１１（２１１Ｂ）は、入力ユニット１１（１１－１）からの出射光Ｌｇｔ１と、入力ユニット１１（１１－２）からの出射光Ｌｇｔ２とを受光する。
　また、中間層２の１つの中間ユニット２１に含まれる光検出器２１１（２１１Ｅ），２１１（２１１Ｈ）は、入力ユニット１１（１１－２）からの出射光Ｌｇｔ２を受光する。
　その結果、光検出器２１１（２１１Ｂ）を含む中間ユニット２１は、入力層１の２つの入力ユニット１１（１１－１），１１（１１－２）と結合し、光検出器２１１（２１１Ｅ）を含む中間ユニット２１および光検出器２１１（２１１Ｈ）を含む中間ユニット２１は、入力層１の１つの入力ユニット１１（１１－２）と結合する。
　より具体的には、光検出器２１１（２１１Ｂ）を含む中間ユニット２１は、結合重みｗ１によって入力ユニット１１（１１－１）と結合し、結合重みｗ２（＜ｗ１）によって入力ユニット１１（１１－２）と結合する。また、光検出器２１１（２１１Ｅ）を含む中間ユニット２１は、結合重みｗ３（ｗ２＜ｗ３＜ｗ１）によって入力ユニット１１（１１－２）と結合し、光検出器２１１（２１１Ｈ）を含む中間ユニット２１は、結合重みｗ４（ｗ２＜ｗ４＜ｗ３）によって入力ユニット１１（１１－２）と結合する。
　そして、入力ユニット１１から出射される光の出射角度分布が広くなればなるほど、中間層２のより多くの中間ユニット２１が入力ユニット１１からの光を受光する。
　したがって、出射角度分布を結合重みとして用いた光によって入力層１から中間層２へ信号を伝達することにより、中間層２の各中間ユニット２１は、入力層１の１個以上の入力ユニット１１と各結合重みによって結合する。また、出射角度分布を結合重みとして用いた光によって中間層２から出力層３へ信号を伝達することにより、出力層３の各出力ユニット３１は、中間層２の１個以上の中間ユニット２１と各結合重みによって結合する。
　図１９は、入力層１から出力層３までの信号の伝達を説明するための第１の図である。また、図２０は、入力層１から出力層３までの信号の伝達を説明するための第２の図である。
　図１９を参照して、入力層１の入力ユニット１１は、相対的に強い光信号からなる入力信号を受けると、その受けた入力信号に基づいて、相対的に狭い出射角度分布を有する光Ｌｇｔ１を中間層２へ出射する。
　そして、中間層２の中間ユニット２１（２１－５）は、入力ユニット１１からの光Ｌｇｔ１を受光し、その受光した光Ｌｇｔ１に基づいて、上述した方法によって、相対的に狭い出射角度分布を有する光Ｌｇｔ１を出力層３へ出射する。
　そうすると、出力層３の出力ユニット３１（３１－５）は、中間ユニット２１（２１－５）からの光Ｌｇｔ１を受光する。
　その結果、入力ユニット１１が相対的に狭い出射角度分布を有する光Ｌｇｔ１を中間層２へ出射すると、中間ユニット２１（２１－５）は、入力ユニット１１からの光Ｌｇｔ１に基づいて、相対的に狭い出射角度分布を有する光Ｌｇｔ１を出力層３へ出射し、出力層３の出力ユニット３１（３１－５）は、相対的に狭い出射角度分布を有する光Ｌｇｔ１を受光する。
　したがって、入力ユニット１１の光検出器１１１が相対的に強い光信号を検出すると、入力信号は、相対的に狭い出射角度分布を有する光Ｌｇｔ１によって入力層１から出力層３へ伝達される。つまり、入力ユニット１１が相対的に狭い出射角度分布を有する光Ｌｇｔ１を出射すれば、相対的に狭い出射角度分布を有する光Ｌｇｔ１によって入力信号が入力層１から中間層２および出力層３へ順次伝達される。そして、中間ユニット２１（２１－５）が複数の入力ユニット１１から光を受光する場合、徐々に狭くなる出射角度分布を有する光によって入力信号が入力層１から中間層２および出力層３へ順次伝達される。
　図２０を参照して、入力層１の入力ユニット１１は、相対的に弱い光信号からなる入力信号を受けると、その受けた入力信号に基づいて、相対的に広い出射角度分布を有する光Ｌｇｔ２を中間層２へ出射する。
　そして、中間層２の中間ユニット２１（２１－５）は、入力ユニット１１からの光Ｌｇｔ２を受光し、その受光した光Ｌｇｔ２に基づいて、上述した方法によって、光Ｌｇｔ２よりも広い出射角度分布を有する光Ｌｇｔ３を出力層３へ出射する。
　そうすると、出力層３の出力ユニット３１（３１－５）は、中間ユニット２１（２１－５）からの光Ｌｇｔ３を受光する。
　その結果、入力ユニット１１が相対的に広い出射角度分布を有する光Ｌｇｔ２を中間層２へ出射すると、中間ユニット２１（２１－５）は、入力ユニット１１からの光Ｌｇｔ２に基づいて、光Ｌｇｔ２よりも広い出射角度分布を有する光Ｌｇｔ３を出力層３へ出射し、出力層３の出力ユニット３１（３１－５）は、光Ｌｇｔ２よりも広い出射角度分布を有する光Ｌｇｔ３を受光する。
　したがって、入力ユニット１１の光検出器１１１が相対的に弱い光信号を検出すると、入力信号は、出射角度分布が徐々に広くなる光Ｌｇｔ２，Ｌｇｔ３によって入力層１から出力層３へ伝達される。つまり、入力ユニット１１が相対的に広い出射角度分布を有する光Ｌｇｔ２を出射すれば、出射角度分布が徐々に広くなる光Ｌｇｔ２，Ｌｇｔ３によって入力信号が入力層１から中間層２および出力層３へ順次伝達される。
　図２１は、入力信号を説明するための図である。また、図２２は、図２１に示す入力信号の入力層１から出力層３への伝達を説明するための図である。
　図２１を参照して、図１に示す“Ａ”という文字を示す文字部分の入力信号は、最も強い光信号ＬＩｍａｘからなり、“Ａ”の文字以外の部分の入力信号は、最も弱い光信号ＬＩｍｉｎからなり、“Ａ”の文字部分と文字以外の部分との境界に近い部分の入力信号は、中間の強度を有する光信号ＬＩｍｉｄからなる。
　そうすると、光信号ＬＩｍａｘを受けた入力ユニット１１（１１－１）は、最も狭い出射角度分布を有する光Ｌｇｔ＿ＮＲ１を出射し、光信号ＬＩｍｉｄを受けた入力ユニット１１（１１－２）は、中間の出射角度分布を有する光Ｌｇｔ＿ＭＤ１を出射し、光信号ＬＩｍｉｎを受けた入力ユニット１１（１１－３）は、最も広い出射角度分布を有する光Ｌｇｔ＿ＢＲ１を出射する。
　光Ｌｇｔ＿ＮＲ１は、最も少ない個数（１個）の中間ユニット２１（２１－６）によって受光され、光Ｌｇｔ＿ＭＤ１は、相対的に多くの中間ユニット２１（２１－２），２１（２１－５），２１（２１－８）によって受光され、光Ｌｇｔ＿ＢＲ１は、最も多くの中間ユニット２１（２１－１），２１（２１－２），２１（２１－４），２１（２１－５），２１（２１－７）によって受光される。
　したがって、光Ｌｇｔ＿ＮＲ１を受光した中間ユニット２１（２１－６）は、光Ｌｇｔ＿ＮＲ１の出射角度分布以下の出射角度分布を有する光Ｌｇｔ＿ＮＲ２を出射する。また、光Ｌｇｔ＿ＭＤ１を受光した中間ユニット２１（２１－２），２１（２１－５），２１（２１－８）は、光Ｌｇｔ＿ＭＤ１の出射角度分布よりも広い出射角度分布を有する光Ｌｇｔ＿ＭＤ２を出射する。さらに、光Ｌｇｔ＿ＢＲ１を受光した中間ユニット２１（２１－１），２１（２１－２），２１（２１－４），２１（２１－５），２１（２１－７）は、受光強度がしきい値よりも小さいため、光を出射しない。
　そうすると、出力層３の出力ユニット３１（３１－６）は、光Ｌｇｔ＿ＮＲ２を受光し、出力ユニット３１（３１－２），３１（３１－４），３１（３１－５），３１（３１－８）は、光Ｌｇｔ＿ＭＤ２を受光する。
　そして、出力ユニット３１（３１－６）は、光Ｌｇｔ＿ＮＲ２の出射角度分布以下の出射角度分布を有する光Ｌｇｔ＿ＮＲ３を出射する。また、出力ユニット３１（３１－２），３１（３１－４），３１（３１－５），３１（３１－８）は、受光強度がしきい値よりも小さいため、光を出射しない。
　その結果、光信号ＬＩｍａｘからなる入力信号は、光Ｌｇｔ＿ＮＲ３として出力層３から出力され、光信号ＬＩｍｉｄ，ＬＩｍｉｎからなる入力信号は、光として出力層３から出力されない。
　したがって、“Ａ”の文字部分は、明るく出力され、“Ａ”の文字以外の部分および“Ａ”の文字部分と文字以外の部分との境界部分は、暗く出力される。その結果、図１に示すように、くっきりとした“Ａ”の文字が出力される。
　なお、“Ａ”の文字部分の入力信号を光信号ＬＩｍｉｎによって表し、“Ａ”の文字以外の部分の入力信号を光信号ＬＩｍａｘによって表し、“Ａ”の文字部分と文字以外の部分との境界部分の入力信号を光信号ＬＩｍｉｄによって表した場合も、上述した機構によって、くっきりとした“Ａ”の文字を出力できる。
　上述したように、この発明による光ニューラルネットワーク１０は、光の出射角度分布を結合重みとして用いて入力信号を入力層１から中間層２および出力層３へ順次伝達するので、ぼやけた入力画像をくっきりとした画像として出力できる。
　そして、中間層の個数を増加すれば、受光強度がしきい値よりも小さい光は、次の層（中間層または出力層）へ伝達されないので、さらに、くっきりとした画像を出力できる。
　図２３は、この発明の実施の形態による他の光ニューラルネットワークの構成図である。この発明の実施の形態による光ニューラルネットワークは、図２３に示す光ニューラルネットワーク１０Ａであってもよい。
　図２３を参照して、光ニューラルネットワーク１０Ａは、図１に示す光ニューラルネットワーク１０の入力層１を入力層１Ａに代え、出力層３を出力層３Ａに代えたものであり、その他は、光ニューラルネットワーク１０と同じである。
　入力層１Ａは、アナログ値からなる入力信号を受け、その受けた入力信号を光として中間層２へ出力する。出力層３Ａは、中間層２から光を受け、その受けた光の光強度に応じてディジタル値からなる出力信号を出力する。
　中間層２側から見た入力層１Ａの平面構造は、図２に示す入力層１の平面構造と同じであり、入力層１Ａの裏面の平面構造は、図３に示す入力層１の平面構造と同じである。また、出力側から見た出力層３Ａの平面構造は、図２に示す入力層１の平面構造と同じであり、中間層２側から見た出力層３Ａの平面構造は、図３に示す入力層１の平面構造と同じである。
　図２４は、図２３に示す入力層１Ａを構成する入力ユニット１１Ａの構成図である。図２４を参照して、入力ユニット１１Ａは、図４に示す入力ユニット１１の光検出器１１１を入力部１１１Ａに代えたものであり、その他は、入力ユニット１１と同じである。
　入力部１１１Ａは、アナログ値からなる入力信号を受け、その受けたアナログ値を電圧Ｖｄに変換して駆動回路１１２へ出力する。より具体的には、入力部１１１Ａは、“Ａ”の文字部分の入力信号を受けると、その受けた入力信号を電圧Ｖｄ１（電圧Ｖｄの一種）に変換して駆動回路１１２へ出力し、“Ａ”の文字部分と文字以外の部分との境界部分の入力信号を受けると、その受けた入力信号を電圧Ｖｄ２（＜Ｖｄ１）に変換して駆動回路１１２へ出力し、“Ａ”の文字以外の部分の入力信号を受けると、その受けた入力信号を電圧Ｖｄ３（＜Ｖｄ２）に変換して駆動回路１１２へ出力する。
　図２５は、図２３に示す入力層１Ａの断面図である。図２５を参照して、各入力ユニット１１Ａの入力部１１１Ａは、半導体層１４の表面に配置され、貫通配線１１４によって駆動回路１１２に接続される。
　入力層１Ａは、図１０から図１５に示す工程（ａ）～工程（ｔ）に従って製造される。そして、図１０に示す工程（ｇ）において、光検出器１１１に代えて入力部１１１Ａが半導体層１４の表面に形成される。
　図２６は、図２３に示す出力層３Ａに含まれる出力ユニット３１Ａの構成図である。図２６を参照して、出力ユニット３１Ａは、光検出器１１１と、出力部１１５とを含む。出力部１１５は、光検出器１１１から電圧Ｖｄを受け、その受けた電圧Ｖｄをディジタル値からなる出力信号に変換して出力する。より具体的には、出力部１１５は、電圧Ｖｄを光検出器１１１から受けると、その受けた電圧Ｖｄがしきい値以上であれば、電圧Ｖｄを“１”に変換して出力し、電圧Ｖｄがしきい値よりも小さければ、電圧Ｖｄを“０”に変換して出力する。
　図２７は、図２３に示す出力層３Ａの断面図である。図２７を参照して、各出力ユニット３１Ａの出力部１１５は、半導体層１２の一主面に形成され、貫通配線１１４によって光検出器１１１に接続される。
　出力層３Ａは、図１０に示す工程（ａ）～工程（ｇ）に従って製造される。そして、図１０に示す工程（ｂ）において、駆動回路１１２に代えて出力部１１５が半導体層１２の一主面に形成される。
　光ニューラルネットワーク１０Ａにおいては、入力層１Ａの各入力ユニット１１Ａの入力部１１１Ａは、アナログ値からなる入力信号を受け、その受けたアナログ値の大きさに応じてアナログ値を電圧Ｖｄに変換して駆動回路１１２へ出力し、駆動回路１１２は、上述した方法によって、電圧Ｖｄを駆動電圧Ｖｄｒに変換して半導体発光素子１１３へ出力し、半導体発光素子１１３は、駆動電圧Ｖｄｒの電圧レベルに応じた出射角度分布を有する光を中間層２へ出射する。
　そして、中間層２の各中間ユニット２１の光検出器１１１は、入力層１Ａからの光を受光し、その受光した光の光強度に応じて光を電圧Ｖｄに変換して駆動回路１１２へ出力し、駆動回路１１２は、上述した方法によって、電圧Ｖｄを駆動電圧Ｖｄｒに変換して半導体発光素子１１３へ出力し、半導体発光素子１１３は、駆動電圧Ｖｄｒの電圧レベルに応じた出射角度分布を有する光を出力層３Ａへ出力する。
　そうすると、出力層３Ａの各出力ユニット３１Ａの光検出器１１１は、中間層２からの光を受光し、その受光した光の光強度に応じて光を電圧Ｖｄに変換して出力部１１５へ出力し、出力部１１５は、電圧Ｖｄをディジタル値に変換し、その変換したディジタル値からなる出力信号を出力する。
　その結果、光ニューラルネットワーク１０Ａは、光ニューラルネットワーク１０と同じ機構によって、図１に示すぼやけた“Ａ”の文字からなる入力信号をくっきりとした“Ａ”の文字からなる出力信号に変えて出力する。
　なお、光ニューラルネットワーク１０Ａは、複数の中間層２を備えていてもよい。
　光ニューラルネットワーク１０，１０Ａにおいては、入力ユニット１１（または１１Ａ）、中間ユニット２１および出力ユニット３１（または３１Ａ）の各々は、神経系におけるシナプスに相当する。そして、各入力ユニット１１（または１１Ａ）は、結合重みを出射角度分布によって表した光を用いて１個または複数の中間ユニット２１と結合し、各中間ユニット２１は、結合重みを出射角度分布によって表した光を用いて１個または複数の出力ユニット３１（または３１Ａ）と結合する。
　したがって、光ニューラルネットワーク１０，１０Ａにおいては、入力ユニット１１（または１１Ａ）と中間ユニット２１とを接続する配線、および中間ユニット２１と出力ユニット３１（または３１Ａ）とを接続する配線を必要とせず、出射角度分布を有する光によって、任意の入力ユニット１１（または１１Ａ）と任意の中間ユニット２１とを接続でき、任意の中間ユニット２１と任意の出力ユニット３１（または３１Ａ）とを接続できる。
　上述したように、光ニューラルネットワーク１０の入力層１、中間層２および出力層３は、半導体層１２，１４からなり、光ニューラルネットワーク１０Ａの入力層１Ａ、中間層２および出力層３Ａは、半導体層１２，１４からなる。
　したがって、この発明によれば、半導体プロセスを用いて光ニューラルネットワーク１０，１０Ａを作製できる。
　また、光ニューラルネット１０，１０Ａにおいては、入力層１（１Ａ）と中間層２との間、および中間層２と出力層３（３Ａ）は、光によって結合される。
　したがって、この発明によれば、入力層１（１Ａ）の複数の入力ユニット１１（１１Ａ）と中間層２の複数の中間ユニット２１とを複雑な配線を用いずに結合でき、中間層２の複数の中間ユニット２１と出力層３（３Ａ）の複数の出力ユニット３１（３１Ａ）とを複雑な配線を用いずに結合できる。
　その結果、入力層１（１Ａ）の複数の入力ユニット１１（１１Ａ）と中間層２の複数の中間ユニット２１との結合ミス、および中間層２の複数の中間ユニット２１と出力層３（３Ａ）の複数の出力ユニット３１（３１Ａ）との結合ミスが生じず、信頼性の高い光ニューラルネットワーク１０，１０Ａを作製できる。
　さらに、光ニューラルネットワーク１０，１０Ａにおいては、結合重みとしての出射角度分布は、電圧Ｖｄの電圧レベルによって決定されるので、結合重みを設定し直さなくても、各種の入力信号を処理できる。
　さらに、上述したように、光ニューラルネットワーク１０は、光信号からなる入力信号を光検出器１１１によって検出し、その検出した入力信号の入力層１から中間層２への伝達および中間層２から出力層３への伝達を出射角度分布を有する光によって行ない、光信号からなる出力信号を出力する。
　また、光ニューラルネットワーク１０Ａは、アナログ値からなる入力信号を入力部１１１Ａによって受け、その受けた入力信号の入力層１から中間層２への伝達および中間層２から出力層３への伝達を出射角度分布を有する光によって行ない、ディジタル値からなる出力信号を出力する。
　したがって、この発明による光ニューラルネットワークは、一般的には、結合重みを出射角度分布によって表した光により、入力層と中間層との間、および中間層と出力層との間を結合するものであればよい。
　上記においては、入力信号は、“Ａ”の文字を示す画像データからなると説明したが、この実施の形態においては、これに限らず、入力信号は、画像データ以外のデータからなっていてもよい。
　また、上記においては、入力層１，１Ａは、１００個の入力ユニット１１，１１Ａを含み、中間層２は、１００個の中間ユニット２１を含み、出力層３，３Ａは、１００個の出力ユニット３１，３１Ａを含むと説明したが、この実施の形態においては、これに限らず、一般的には、入力層１，１Ａは、ｉ（ｉは正の整数）個の入力ユニット１，１Ａを含んでいればよく、中間層２は、ｊ（ｊは正の整数）個の中間ユニット２１を含んでいればよく、出力層３，３Ａは、ｋ（ｋは正の整数）個の出力ユニット３，３Ａを含んでいればよい。
　さらに、上記においては、電圧Ｖｄと駆動電圧Ｖｄｒとは、非線形の関係を有すると説明したが、この実施の形態においては、これに限らず、電圧Ｖｄと駆動電圧Ｖｄｒとは、線形の関係を有していてもよい。
　さらに、上記においては、半導体発光素子１１３は、半導体層１２に張り合わされると説明したが、この発明においては、これに限らず、半導体発光素子１１３は、半導体層１２上にエピタキシャル成長されてもよい。
　この実施の形態においては、入力層１，１Ａの各々は、「入力半導体層」を構成し、中間層２は、「中間半導体層」を構成し、出力層３，３Ａの各々は、「出力半導体層」を構成する。
　また、この実施の形態においては、入力層１，１Ａを構成する半導体層１２，１４および絶縁膜１３は、「第１の半導体基板」を構成する。
　さらに、この実施の形態においては、中間層２を構成する半導体層１２，１４および絶縁膜１３は、「第２の半導体基板」を構成する。
　さらに、この実施の形態においては、出力層３を構成する半導体層１２，１４および絶縁膜１３は、「第３の半導体基板」を構成する。
　さらに、この実施の形態においては、入力ユニット１１に含まれる光検出器１１１および入力ユニット１１Ａに含まれる入力部１１１Ａは、「検出器」を構成する。
　さらに、この実施の形態においては、中間ユニット２１に含まれる光検出器１１１は、「第１の光検出器」を構成し、出力ユニット３１，３１Ａに含まれる光検出器１１１は、「第２の光検出器」を構成する。
　さらに、この実施の形態においては、出力ユニット３１に含まれる半導体発光素子１１３および出力ユニット３１Ａに含まれる出力部１１５は、「出力回路」を構成する。
　さらに、この実施の形態においては、入力ユニット１１に含まれる駆動回路１１２は、「第１の駆動回路」を構成し、入力ユニット１１に含まれる半導体発光素子１１３は、「第１の半導体発光素子」を構成する。
　さらに、この実施の形態においては、中間ユニット２１に含まれる駆動回路１１２は、「第２の駆動回路」を構成し、中間ユニット２１に含まれる半導体発光素子１１３は、「第２の半導体発光素子」を構成する。
　さらに、この実施の形態においては、入力ユニット１１に含まれる貫通配線１１４は、「第１の金属配線」を構成し、中間ユニット２１に含まれる貫通配線１１４は、「第２の金属配線」を構成する。
　さらに、この実施の形態においては、出力ユニット３１に含まれる半導体発光素子１１３は、「第３の半導体発光素子」を構成する。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　この発明は、結合重みを柔軟に変更可能な光ニューラルネットワークに適用される。

Claims (14)

  1. 　入力信号を受け、その受けた入力信号に基づいて第１の出力信号を出力する入力半導体層と、
    　前記入力半導体層に対向して設けられるとともに、前記入力半導体層からの前記第１の出力信号を受け、その受けた第１の出力信号に基づいて第２の出力信号を出力する中間半導体層と、
    　前記中間半導体層に対向して設けられるとともに、前記中間半導体層からの前記第２の出力信号を受け、その受けた第２の出力信号に基づいて最終出力信号を出力する出力半導体層とを備え、
    　前記入力半導体層は、前記入力信号の信号レベルが第１のレベルであるとき、第１の出射角度分布を有する光を前記第１の出力信号として前記中間半導体層へ出力し、前記入力信号の信号レベルが前記第１のレベルよりも低い第２のレベルであるとき、前記第１の出射角度分布よりも広い第２の出射角度分布を有する光を前記第１の出力信号として前記中間半導体層へ出力し、
    　前記中間半導体層は、前記第１の出力信号の信号レベルが第３のレベルであるとき、第３の出射角度分布を有する光を前記第２の出力信号として前記出力半導体層へ出力し、前記第１の出力信号の信号レベルが前記第３のレベルよりも低い第４のレベルであるとき、前記第３の出射角度分布よりも広い第４の出射角度分布を有する光を前記第２の出力信号として前記出力半導体層へ出力する、光ニューラルネットワーク。
  2. 　前記入力半導体層は、ｉ（ｉは正の整数）個の入力ユニットを含み、
    　前記中間半導体層は、ｊ（ｊは正の整数）個の中間ユニットを含み、
    　前記出力半導体層は、ｋ（ｋは正の整数）個の出力ユニットを含み、
    　前記ｉ個の入力ユニットの各々は、
    　第１の半導体基板と、
    　前記第１の半導体基板の一主面に設けられるとともに、前記入力信号の信号レベルを検出し、その検出した信号レベルを反映した出力電圧を出力する検出器と、
    　前記検出器が設けられた前記第１の半導体基板の一主面と反対側の面に設けられ、前記検出器からの入力電圧の電圧レベルが相対的に高いとき、相対的に狭い出射角度分布を有する光を前記中間半導体層へ向けて出射し、前記検出器からの入力電圧の電圧レベルが相対的に低いとき、相対的に広い出射角度分布を有する光を前記中間半導体層へ向けて出射する第１の半導体発光素子とを含み、
    　前記ｊ個の中間ユニットの各々は、
    　前記第１の半導体基板に対向して設けられた第２の半導体基板と、
    　前記第２の半導体基板の前記第１の半導体基板側の一主面に設けられるとともに、前記入力半導体層に含まれる入力ユニットから出射された光を受光し、その受光した光の強度を反映した電圧を出力する第１の光検出器と、
    　前記第１の光検出器が設けられた前記第２の半導体基板の一主面と反対側の面に設けられ、前記第１の光検出器から出力された電圧の電圧レベルが相対的に高いとき、相対的に狭い出射角度分布を有する光を前記出力半導体層へ向けて出射し、前記第１の光検出器から出力された電圧の電圧レベルが相対的に低いとき、相対的に広い出射角度分布を有する光を前記出力半導体層へ向けて出射する第２の半導体発光素子とを含み、
    　前記ｋ個の出力ユニットの各々は、
    　前記第２の半導体基板に対向して設けられた第３の半導体基板と、
    　前記第３の半導体基板の前記第２の半導体基板側の一主面に設けられるとともに、前記中間半導体層に含まれる中間ユニットから出射された光を受光し、その受光した光の強度を反映した電圧を出力する第２の光検出器と、
    　前記第２の光検出器から出力された電圧を前記最終出力信号を構成する要素信号に変換し、その変換した要素信号を出力する出力回路とを含む、請求の範囲第１項に記載の光ニューラルネットワーク。
  3. 　前記ｉ個の入力ユニットの各々は、
    　前記検出器が設けられた前記第１の半導体基板の一主面と反対側の面に設けられ、前記検出器から出力された入力電圧を電圧レベルに応じて第１の駆動電圧に変換し、その変換した第１の駆動電圧を前記第１の半導体発光素子へ出力する第１の駆動回路をさらに含み、
    　前記ｊ個の中間ユニットの各々は、
    　前記第１の光検出器が設けられた前記第２の半導体基板の一主面と反対側の面に設けられ、前記第１の光検出器から出力された電圧を電圧レベルに応じて第２の駆動電圧に変換し、その変換した第２の駆動電圧を前記第２の半導体発光素子へ出力する第２の駆動回路をさらに含み、
    　前記第１の半導体発光素子は、前記第１の駆動電圧の電圧レベルに応じた出射角度分布を有する光を前記中間半導体層へ向けて出射し、
    　前記第２の半導体発光素子は、前記第２の駆動電圧の電圧レベルに応じた出射角度分布を有する光を前記出力半導体層へ向けて出射する、請求の範囲第２項に記載の光ニューラルネットワーク。
  4. 　前記ｉ個の入力ユニットの各々は、前記第１の半導体基板を厚み方向に貫通し、前記検出器を前記第１の駆動回路に接続する第１の金属配線をさらに含み、
    　前記ｊ個の中間ユニットの各々は、前記第２の半導体基板を厚み方向に貫通し、前記第１の光検出器を前記第２の駆動回路に接続する第２の金属配線をさらに含む、請求の範囲第３項に記載の光ニューラルネットワーク。
  5. 　前記入力信号は、光信号からなり、
    　前記検出器は、前記光信号を受け、その受けた光信号を前記光信号の強度を反映した前記入力電圧に変換して前記第１の駆動回路へ出力する、請求の範囲第３項に記載の光ニューラルネットワーク。
  6. 　前記第１の半導体発光素子は、張り合わせによって前記第１の半導体基板に固定されており、
    　前記第２の半導体発光素子は、張り合わせによって前記第２の半導体基板に固定されている、請求の範囲第２項に記載の光ニューラルネットワーク。
  7. 　前記第１の半導体発光素子は、前記第１の半導体基板の材料と異なる材料からなり、
    　前記第２の半導体発光素子は、前記第２の半導体基板の材料と異なる材料からなる、請求の範囲第６項に記載の光ニューラルネットワーク。
  8. 　前記第１の半導体発光素子は、ヘテロエピタキシャル成長によって前記第１の半導体基板上に形成されており、
    　前記第２の半導体発光素子は、ヘテロエピタキシャル成長によって前記第２の半導体基板上に形成されている、請求の範囲第２項に記載の光ニューラルネットワーク。
  9. 　前記第１の半導体発光素子は、前記第１の半導体基板の材料と異なる材料からなり、
    　前記第２の半導体発光素子は、前記第２の半導体基板の材料と異なる材料からなる、請求の範囲第８項に記載の光ニューラルネットワーク。
  10. 　前記出力回路は、前記第２の光検出器から出力された電圧をディジタル値に変換し、その変換したディジタル値を前記要素信号として出力する、請求の範囲第２項に記載の光ニューラルネットワーク。
  11. 　前記出力回路は、前記第２の光検出器が設けられた前記第３の半導体基板の一主面と反対側の面に設けられ、前記第２の光検出器から出力された電圧の電圧レベルが相対的に高いとき、相対的に狭い出射角度分布を有する光を前記要素信号として出射し、前記第２の光検出器から出力された電圧の電圧レベルが相対的に低いとき、相対的に広い出射角度分布を有する光を前記要素信号として出射する第３の半導体発光素子を含む、請求の範囲第２項に記載の光ニューラルネットワーク。
  12. 　前記出力回路は、前記第２の光検出器から出力された電圧の電圧レベルが相対的に高いとき、相対的に低い第３の駆動電圧を生成し、前記第２の光検出器から出力された電圧の電圧レベルが相対的に低いとき、相対的に高い第３の駆動電圧を生成し、その生成した第３の駆動電圧を前記第３の半導体発光素子へ出力する駆動回路をさらに含み、
    　前記第３の半導体発光素子は、前記第３の駆動電圧の電圧レベルに応じた出射角度分布を有する光を前記要素信号として出力する、請求の範囲第１１項に記載の光ニューラルネットワーク。
  13. 　前記第３の半導体発光素子は、張り合わせによって前記第３の半導体基板に固定されている、請求の範囲第１２項に記載の光ニューラルネットワーク。
  14. 　前記第３の半導体発光素子は、ヘテロエピタキシャル成長によって前記第３の半導体基板上に形成されている、請求の範囲第１２項に記載の光ニューラルネットワーク。
PCT/JP2008/001139 2008-05-02 2008-05-02 光ニューラルネットワーク Ceased WO2009133592A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2008/001139 WO2009133592A1 (ja) 2008-05-02 2008-05-02 光ニューラルネットワーク
US12/602,072 US7847225B2 (en) 2008-05-02 2008-05-02 Optical neural network
JP2008538610A JP4227667B1 (ja) 2008-05-02 2008-05-02 光ニューラルネットワーク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/001139 WO2009133592A1 (ja) 2008-05-02 2008-05-02 光ニューラルネットワーク

Publications (1)

Publication Number Publication Date
WO2009133592A1 true WO2009133592A1 (ja) 2009-11-05

Family

ID=40445108

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/001139 Ceased WO2009133592A1 (ja) 2008-05-02 2008-05-02 光ニューラルネットワーク

Country Status (3)

Country Link
US (1) US7847225B2 (ja)
JP (1) JP4227667B1 (ja)
WO (1) WO2009133592A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022049864A1 (ja) * 2020-09-07 2022-03-10
WO2022130690A1 (ja) * 2020-12-18 2022-06-23 株式会社フジクラ 光演算システム
WO2022168385A1 (ja) * 2021-02-05 2022-08-11 株式会社フジクラ 光回折素子ユニット、光演算装置、組立方法、及び、製造方法
JPWO2022176555A1 (ja) * 2021-02-19 2022-08-25
WO2024024414A1 (ja) * 2022-07-26 2024-02-01 株式会社フジクラ 光演算装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009133592A1 (ja) * 2008-05-02 2009-11-05 国立大学法人広島大学 光ニューラルネットワーク
WO2017033197A1 (en) 2015-08-27 2017-03-02 Bar-Ilan University Multi optically-coupled channels module and related methods of computation
KR102783990B1 (ko) 2019-01-24 2025-03-24 삼성전자주식회사 고정 위상 변조기를 구비한 광신경망 장치
WO2020247391A1 (en) * 2019-06-03 2020-12-10 Sri International Photonic neural network
CN111348611B (zh) * 2020-03-10 2023-05-09 西南大学 一种基于硅基微腔的类神经元光脉冲输出系统
JP7320124B2 (ja) 2020-07-03 2023-08-02 株式会社フジクラ 光演算システム
US11836609B2 (en) * 2020-12-05 2023-12-05 Cody William Lamb Physical neural network of optical resonators and waveguides
CN115485591A (zh) 2020-12-18 2022-12-16 株式会社藤仓 光衍射元件及光运算系统
CN115605823A (zh) 2021-02-18 2023-01-13 株式会社藤仓（Jp） 光运算装置
EP4296742A4 (en) * 2021-02-18 2025-01-15 Fujikura Ltd. Optical diffraction element, optical arithmetic device, method for adjusting position of optical diffraction element, and method for manufacturing optical arithmetic device
JP7545563B2 (ja) 2021-02-18 2024-09-04 株式会社フジクラ 光回折素子ユニット及び光演算装置
WO2022176459A1 (ja) 2021-02-19 2022-08-25 株式会社フジクラ 光演算装置及び光演算方法
JP7277667B1 (ja) 2021-06-15 2023-05-19 株式会社フジクラ 光演算装置及び光演算方法
CN115735171A (zh) 2021-06-30 2023-03-03 株式会社藤仓 光运算装置及光运算方法
JP7522858B2 (ja) 2021-06-30 2024-07-25 株式会社フジクラ 光演算装置及び光演算方法
US20240264340A1 (en) 2021-10-18 2024-08-08 Fujikura Ltd. Optical computing device and method for producing same
JP7745655B2 (ja) 2022-01-20 2025-09-29 株式会社フジクラ 光演算装置及び光演算方法
US20250155735A1 (en) 2022-02-21 2025-05-15 Fujikura Ltd. Optical computing device and method for controlling optical computing device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618953A (ja) * 1992-07-02 1994-01-28 Sharp Corp 光ニューラルコンピュータおよびこれを用いた光学部品
JPH0676092A (ja) * 1992-06-29 1994-03-18 Nippon Telegr & Teleph Corp <Ntt> 光ニューラルプロセッサ
JPH075489A (ja) * 1993-06-17 1995-01-10 Matsushita Electric Ind Co Ltd 画像処理装置及び画像処理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0251713A (ja) 1988-08-15 1990-02-21 Nippon Telegr & Teleph Corp <Ntt> 光ニューラルコンピュータ
JP2889659B2 (ja) 1990-05-31 1999-05-10 株式会社リコー 光機能素子
JPH07129533A (ja) 1993-11-08 1995-05-19 Canon Inc 情報処理装置
JP3630782B2 (ja) 1994-08-18 2005-03-23 富士写真フイルム株式会社 光演算装置
WO2009133592A1 (ja) * 2008-05-02 2009-11-05 国立大学法人広島大学 光ニューラルネットワーク

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0676092A (ja) * 1992-06-29 1994-03-18 Nippon Telegr & Teleph Corp <Ntt> 光ニューラルプロセッサ
JPH0618953A (ja) * 1992-07-02 1994-01-28 Sharp Corp 光ニューラルコンピュータおよびこれを用いた光学部品
JPH075489A (ja) * 1993-06-17 1995-01-10 Matsushita Electric Ind Co Ltd 画像処理装置及び画像処理方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7426474B2 (ja) 2020-09-07 2024-02-01 株式会社フジクラ 光回折素子、及び、光演算システム
WO2022049864A1 (ja) * 2020-09-07 2022-03-10 株式会社フジクラ 光回折素子、及び、光演算システム
JPWO2022049864A1 (ja) * 2020-09-07 2022-03-10
US12242079B2 (en) 2020-09-07 2025-03-04 Fujikura Ltd. Light diffraction element and optical computing system
WO2022130690A1 (ja) * 2020-12-18 2022-06-23 株式会社フジクラ 光演算システム
JPWO2022130690A1 (ja) * 2020-12-18 2022-06-23
JP7426510B2 (ja) 2020-12-18 2024-02-01 株式会社フジクラ 光演算システム
WO2022168385A1 (ja) * 2021-02-05 2022-08-11 株式会社フジクラ 光回折素子ユニット、光演算装置、組立方法、及び、製造方法
JPWO2022168385A1 (ja) * 2021-02-05 2022-08-11
JP7720869B2 (ja) 2021-02-05 2025-08-08 株式会社フジクラ 光回折素子ユニット、光演算装置、組立方法、及び、製造方法
JPWO2022176555A1 (ja) * 2021-02-19 2022-08-25
JP7554900B2 (ja) 2021-02-19 2024-09-20 株式会社フジクラ 光回折素子、光演算装置、及び光回折素子の製造方法
WO2022176555A1 (ja) * 2021-02-19 2022-08-25 株式会社フジクラ 光回折素子、光演算装置、及び光回折素子の製造方法
JPWO2024024414A1 (ja) * 2022-07-26 2024-02-01
WO2024024414A1 (ja) * 2022-07-26 2024-02-01 株式会社フジクラ 光演算装置

Also Published As

Publication number Publication date
US7847225B2 (en) 2010-12-07
JPWO2009133592A1 (ja) 2011-08-25
JP4227667B1 (ja) 2009-02-18
US20100176278A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
JP4227667B1 (ja) 光ニューラルネットワーク
US20040188599A1 (en) Optoelectronic device with integrated wavelength filtering
US10446700B2 (en) Microstructure enhanced absorption photosensitive devices
US7939352B2 (en) Selective area metal bonding Si-based laser
US9818893B2 (en) Microstructure enhanced absorption photosensitive devices
US20190312642A1 (en) Reflective optical data modulator
US20180366905A1 (en) Vertical-cavity surface-emitting laser with high modulation speed
US20080151961A1 (en) Vertical cavity surface-emitting laser and method of fabricating the same
JPH09223848A (ja) 半導体集積回路
TW200300504A (en) Waveguide-bonded optoelectronic devices
JP2010263153A (ja) 半導体集積光デバイス及びその作製方法
TWI885240B (zh) 面射型雷射陣列、光源模組及距離量測裝置
JP2005150291A (ja) 受光素子、光モジュール、及び光伝送装置
CN114975649B (zh) 用于环境感知的硅衬底氮化镓光子集成芯片及其制造方法
JP2008270529A (ja) 半導体受光装置、光受信モジュールおよび半導体受光装置の製造方法
US20250221059A1 (en) Light Receiving Element
CN102684072A (zh) 混合集成激光器及其制备方法
JP2004200202A (ja) 半導体受光素子
CN118244435A (zh) 一种硅基集成光源及其制备方法
US11594656B2 (en) Quantum light source device and optical communication apparatus including the same
EP1577690B1 (fr) Fabrication d&#39;une couche d&#39;interconnéction optique sur un circuit
US20040202402A1 (en) Integrated optoelectronics devices
JP2016178234A (ja) 半導体受光デバイス
JP2001308368A (ja) 光共振器構造素子
JP2005167043A (ja) 受光装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2008538610

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12602072

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08751664

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08751664

Country of ref document: EP

Kind code of ref document: A1