[go: up one dir, main page]

WO2009081762A1 - 窒化物系半導体発光ダイオード、窒化物系半導体レーザ素子およびそれらの製造方法ならびに窒化物系半導体層の形成方法 - Google Patents

窒化物系半導体発光ダイオード、窒化物系半導体レーザ素子およびそれらの製造方法ならびに窒化物系半導体層の形成方法 Download PDF

Info

Publication number
WO2009081762A1
WO2009081762A1 PCT/JP2008/072618 JP2008072618W WO2009081762A1 WO 2009081762 A1 WO2009081762 A1 WO 2009081762A1 JP 2008072618 W JP2008072618 W JP 2008072618W WO 2009081762 A1 WO2009081762 A1 WO 2009081762A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nitride
semiconductor laser
based semiconductor
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2008/072618
Other languages
English (en)
French (fr)
Inventor
Ryoji Hiroyama
Yasuto Miyake
Yasumitsu Kuno
Yasuyuki Bessho
Masayuki Hata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007331097A external-priority patent/JP5172322B2/ja
Priority claimed from JP2008004168A external-priority patent/JP5245030B2/ja
Priority claimed from JP2008006225A external-priority patent/JP5245031B2/ja
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to CN2008801269573A priority Critical patent/CN101952982B/zh
Priority to US12/809,770 priority patent/US20100265981A1/en
Publication of WO2009081762A1 publication Critical patent/WO2009081762A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/185—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only horizontal cavities, e.g. horizontal cavity surface-emitting lasers [HCSEL]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0203—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/3203—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth on non-planar substrates to create thickness or compositional variations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates

Definitions

  • the present invention relates to a nitride-based semiconductor light-emitting diode, a nitride-based semiconductor laser device, a manufacturing method thereof, and a method of forming a nitride-based semiconductor layer.
  • a light emitting diode (LED) made of a nitride material such as gallium nitride has been put into practical use.
  • a light-emitting element formed on a polar surface ((0001) surface) of a GaN substrate takes into account that the light emission efficiency is lowered due to the influence of a large piezoelectric field, so that the non-polar surface (m-plane ( LED having a light emitting element layer formed on the 1-100) plane, a-plane (11-20) plane, etc., and a method for manufacturing the same have been proposed in Japanese Patent Laid-Open Nos. 8-64912 and 2001-24222. ing.
  • JP-A-8-64912 discloses a semiconductor light-emitting device (LED) having a light-emitting portion made of a nitride-based semiconductor layer on a sapphire substrate and a method for manufacturing the same.
  • LED semiconductor light-emitting device
  • the semiconductor light emitting device described in JP-A-8-64912 by forming a side surface ((0001) crystal plane) perpendicular to the main surface of the sapphire substrate by etching in the nitride-based semiconductor layer, Light that propagates in the light emitting portion in the lateral direction can also be extracted from the side surface of the nitride-based semiconductor layer.
  • JP 2001-24222 A discloses a nitride-based semiconductor light-emitting device (LED) having a light-emitting layer made of a nitride-based semiconductor layer on a sapphire substrate and a method for manufacturing the same.
  • LED nitride-based semiconductor light-emitting device
  • a plurality of recesses are formed by etching in the nitride-based semiconductor layer, so that light is emitted also from the side surfaces of the recesses of the nitride-based semiconductor layer. It is configured such that light propagating in the lateral direction inside the element can be extracted.
  • the nitride semiconductor layer on the substrate is etched by the manufacturing process. This necessitates a step of forming a side surface or a plurality of recesses, which causes a problem that the manufacturing process becomes complicated. Further, since it is necessary to use dry etching in the step of forming the side surface for light extraction (see JP-A-8-64912) or a plurality of recesses (see JP-A-2001-24222), the light-emitting part ( It is considered that the light emitting layer) is easily damaged. In this case, there is also a problem that the light extraction efficiency from the light emitting layer is lowered.
  • the nitride semiconductor layer is crystallized on the flat main surface of the sapphire substrate in the manufacturing process.
  • the flatness of the upper surface (main surface) of the semiconductor layer is ensured to some extent in the process of crystal growth.
  • the semiconductor light emitting device manufacturing process disclosed in Japanese Patent Laid-Open Nos. 8-64912 and 2001-24222 has a problem that it is difficult to further improve the flatness of the semiconductor layer.
  • the present invention has been made to solve the above-described problems, and one object of the present invention is to suppress the complexity of the manufacturing process and improve the light extraction efficiency from the light emitting layer. It is also possible to provide a nitride-based semiconductor light-emitting diode capable of improving the flatness of a semiconductor layer and a method for manufacturing the same.
  • the nitride-based semiconductor light-emitting diode according to the first aspect of the present invention is formed with a substrate having a recess formed on the main surface and a light-emitting layer on the main surface, starting from one inner surface of the recess (
  • a nitride-based semiconductor comprising a first side surface comprising a (000-1) plane and a second side surface formed from the other inner side surface of the recess in a region opposite to the first side surface across the light emitting layer A layer.
  • a nitride-based semiconductor laser device is formed on a main surface of a substrate and has a nitride-based semiconductor device layer having a light-emitting layer, and an end portion of the nitride-based semiconductor device layer having a light-emitting layer
  • a method for forming a nitride-based semiconductor layer according to a third aspect of the present invention includes a step of forming a recess in a main surface of a substrate, and a (000-1) plane on the main surface starting from one inner surface of the recess. Forming a nitride-based semiconductor layer having a first side surface.
  • a method for manufacturing a nitride-based semiconductor light-emitting diode includes a step of forming a recess on a main surface of a substrate, a light-emitting layer on the main surface, and starting from one inner surface of the recess.
  • a method for manufacturing a nitride-based semiconductor laser device includes a step of forming a first resonator end face at an end portion of a nitride-based semiconductor element layer having a light emitting layer while being formed on a main surface.
  • a (000-1) plane extending at a predetermined angle with respect to the main surface in a region facing the end face of the first resonator, or a ⁇ A + B, A, -2A-B, 2A + B ⁇ plane (here A ⁇ 0 and B ⁇ 0, and at least one of A and B is an integer that is not 0), and a main surface at the end opposite to the first resonator end surface, Forming a second resonator end face extending in a direction substantially perpendicular to the surface.
  • FIG. 1 is a cross-sectional view illustrating a structure of a light-emitting diode chip according to a first embodiment of the present invention.
  • FIG. 6 is a plan view for explaining a manufacturing process for the light-emitting diode chip according to the first embodiment shown in FIG. 3;
  • FIG. 4 is a cross-sectional view for explaining a manufacturing process of the light-emitting diode chip according to the first embodiment shown in FIG. 3.
  • FIG. 4 is a cross-sectional view for explaining a manufacturing process of the light-emitting diode chip according to the first embodiment shown in FIG. 3.
  • FIG. 6 is a cross-sectional view illustrating a structure of a light emitting diode chip according to a second embodiment of the present invention.
  • FIG. 8 is a cross-sectional view for explaining a manufacturing process of the light-emitting diode chip according to the second embodiment shown in FIG. 7.
  • FIG. 10 is a plan view for explaining a manufacturing process for the light-emitting diode chip according to the second embodiment shown in FIG. 7;
  • FIG. 7 is a cross-sectional view for explaining a manufacturing process of the light-emitting diode chip according to the first embodiment shown in FIG. 3.
  • FIG. 8 is a cross-sectional view for explaining a manufacturing process of the light-emitting diode chip according to the second embodiment shown in FIG. 7. It is sectional drawing for demonstrating the structure of the light emitting diode chip by 3rd Embodiment of this invention.
  • FIG. 12 is a plan view for explaining a manufacturing process for the light-emitting diode chip according to the third embodiment shown in FIG. 11;
  • FIG. 12 is a plan view for explaining a manufacturing process for the light-emitting diode chip according to the third embodiment shown in FIG. 11;
  • FIG. 6 is a cross-sectional view illustrating a structure of a light emitting diode chip according to a fourth embodiment of the present invention.
  • FIG. 12 is a plan view for explaining a manufacturing process for the light-emitting diode chip according to the third embodiment shown in FIG. 11;
  • FIG. 6 is a cross-sectional view illustrating a structure of a light emitting diode chip according to a
  • FIG. 15 is a cross-sectional view for explaining a manufacturing process of the light-emitting diode chip according to the fourth embodiment shown in FIG. 14. It is the microscope picture which observed the mode of crystal growth of the nitride-type semiconductor layer on the n-type GaN substrate in the manufacturing process of 4th Embodiment shown in FIG. 14 using the scanning electron microscope. It is the microscope picture which observed the mode of crystal growth of the nitride-type semiconductor layer on the n-type GaN substrate in the manufacturing process of 4th Embodiment shown in FIG. 14 using the scanning electron microscope.
  • FIG. 7 is a cross-sectional view illustrating a structure of a light emitting diode chip according to a fifth embodiment of the present invention.
  • FIG. 20 is a cross-sectional view showing the structure of a surface-emitting nitride-based semiconductor laser device according to the sixth embodiment shown in FIG.
  • FIG. 20 is a cross-sectional view showing the structure of a surface-emitting nitride-based semiconductor laser device according to the sixth embodiment shown in FIG.
  • It is sectional drawing for demonstrating the manufacturing process of the surface emitting nitride-based semiconductor laser element by 6th Embodiment shown in FIG.
  • It is a top view for demonstrating the manufacturing process of the surface emitting type nitride-based semiconductor laser element by 6th Embodiment shown in FIG.
  • FIG. 32 is a cross-sectional view for explaining a manufacturing process for the surface emitting nitride-based semiconductor laser device according to the modification of the eighth embodiment shown in FIG. 31.
  • FIG. 34 is a cross-sectional view for explaining the manufacturing process of the surface emitting nitride-based semiconductor laser device according to the ninth embodiment shown in FIG.
  • FIG. 34 is a cross-sectional view for explaining the manufacturing process of the surface emitting nitride-based semiconductor laser device according to the ninth embodiment shown in FIG.
  • FIG. 39 is a cross-sectional view showing the structure of the nitride-based semiconductor laser device shown in FIG. 38.
  • FIG. 39 is a cross sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the twelfth embodiment shown in FIG.
  • FIG. 39 is a cross sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the twelfth embodiment shown in FIG.
  • FIG. 39 is a cross sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the twelfth embodiment shown in FIG.
  • FIG. 44 is a cross sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the thirteenth embodiment shown in FIG.
  • FIG. 44 is a plan view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the modification of the thirteenth embodiment shown in FIG. 43.
  • FIG. 46 is a plan view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the modification of the thirteenth embodiment shown in FIG. 45. It is the perspective view which showed the structure of the nitride-type semiconductor laser element formed using the formation method by 14th Embodiment of this invention.
  • FIG. 44 is a cross sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the thirteenth embodiment shown in FIG.
  • FIG. 44 is a plan view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the modification of the thirteenth embodiment shown in FIG. 43.
  • FIG. 46 is a plan view for
  • FIG. 48 is a cross-sectional view taken along the cavity direction of the semiconductor laser device, for illustrating the structure of the nitride-based semiconductor laser device shown in FIG. 47.
  • FIG. 48 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the fourteenth embodiment shown in FIG. 47.
  • FIG. 48 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the fourteenth embodiment shown in FIG. 47. It is sectional drawing which showed the structure of the nitride type semiconductor laser element formed using the formation method by 15th Embodiment of this invention.
  • FIG. 48 is a cross-sectional view taken along the cavity direction of the semiconductor laser device, for illustrating the structure of the nitride-based semiconductor laser device shown in FIG. 47.
  • FIG. 48 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the fourteenth embodiment shown in FIG. 47.
  • FIG. 52 is a cross sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the fifteenth embodiment shown in FIG. 51.
  • FIG. 52 is a cross sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the fifteenth embodiment shown in FIG. 51. It is sectional drawing which showed the structure of the nitride type semiconductor laser element formed using the formation method by 16th Embodiment of this invention.
  • FIG. 55 is a cross sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the sixteenth embodiment shown in FIG. 54. It is sectional drawing which showed the structure of the light emitting diode chip formed using the formation method by 17th Embodiment of this invention.
  • the nitride-based semiconductor light-emitting diode is formed with a substrate having a recess formed on the main surface and a light-emitting layer on the main surface and starting from one inner surface of the recess (000 -1) a nitride-based semiconductor layer including a first side surface comprising a surface and a second side surface formed from the other inner side surface of the recess in a region opposite to the first side surface across the light emitting layer With.
  • the substrate is formed with the concave portion formed on the main surface, and the inner surface of one of the concave portions is formed on the main surface of the substrate (000).
  • a nitride-based semiconductor layer including a first side surface composed of a surface and a second side surface formed with the other inner surface of the recess as a starting point. A first side surface and a second side surface starting from the inner side surface of the recess formed in advance are formed.
  • the etching processing is performed. Since it is not necessary, it is possible to prevent the manufacturing process of the nitride semiconductor light emitting diode from becoming complicated. Further, since the first side surface and the second side surface of the nitride-based semiconductor layer are not formed by dry etching or the like, the light emitting layer or the like is hardly damaged in the manufacturing process. Thereby, the extraction efficiency of light from the light emitting layer can be improved.
  • the growth rate of the first side surface starting from one inner side surface of the recess and the second side surface starting from the other inner side surface of the recess is slower than the growth rate at which the surface) grows.
  • the upper surface (main surface) of the substrate grows while maintaining flatness.
  • the flatness of the surface of the semiconductor layer having the light emitting layer can be further improved as compared with the growth layer surface of the nitride-based semiconductor layer in the case where the end surface composed of the first side surface and the second side surface is not formed. it can.
  • the reason for this is considered as follows.
  • a surface with a slow growth rate such as the (000-1) surface has a low surface energy
  • an example of a surface with a high growth rate, such as the (1-100) surface is considered to have a large surface energy. Since the surface during crystal growth is more stable when the surface energy is smaller, the surface energy is smaller than that of the (1-100) plane when performing crystal growth using only the (1-100) plane as the growth plane.
  • one inner surface includes a (000-1) surface.
  • the nitride-based semiconductor layer having the first side surface made of the (000-1) plane is formed on the main surface of the substrate, one of the recesses made of the (000-1) plane is formed. Since the (000-1) plane of the nitride-based semiconductor layer is formed so as to take over the side surface, the first side surface composed of the (000-1) plane can be easily formed on the substrate.
  • the first side surface and the second side surface are made of crystal growth facets of the nitride semiconductor layer. If comprised in this way, two types of facets (end surface) of the said 1st side surface and the 2nd side surface can each be formed simultaneously with the crystal growth of a nitride-type semiconductor layer.
  • the crystal growth facet includes not only a facet formed by growing in the normal direction of the facet but also a facet that appears during crystal growth.
  • the second side surface is a ⁇ A + B, A, ⁇ 2A ⁇ B, 2A + B ⁇ plane (where A ⁇ 0 and B ⁇ 0, And an integer in which at least one of A and B is not 0).
  • the surface (main surface) of the growth layer of the nitride-based semiconductor layer in the case where the side surface (end surface) not corresponding to the ⁇ A + B, A, ⁇ 2A ⁇ B, 2A + B ⁇ surface is formed on the substrate
  • the surface (upper surface) of the growth layer in the case where the second side surface composed of the ⁇ A + B, AB, -2A, 2A + B ⁇ plane is formed on the substrate can be formed so as to ensure flatness. it can.
  • the ⁇ A + B, A, -2A-B, 2A + B ⁇ plane has a slower growth rate than the main surface of the nitride-based semiconductor layer, so that the second side surface can be easily formed by crystal growth.
  • the substrate is made of a nitride semiconductor.
  • the first side surface including the (000-1) plane and ⁇ A + B, A, ⁇ 2A ⁇ B are obtained by utilizing the crystal growth of the nitride-based semiconductor layer on the nitride-based semiconductor substrate.
  • a nitride-based semiconductor layer having a second side surface composed of a 2A + B ⁇ plane can be easily formed.
  • the nitride-based semiconductor light-emitting diode preferably, at least one of the first side surface and the second side surface is formed to make an obtuse angle with respect to the main surface. If comprised in this way, the area
  • the substrate includes a base substrate and a base layer formed on the base substrate and made of AlGaN, and the lattice constant of the base substrate and the base layer , C 1 and c 2 , respectively, there is a relationship of c 1 > c 2 , and the first side surface and the second side surface are substantially on the (0001) plane and the main surface of the underlayer, respectively. It is formed starting from the inner surface of the crack formed to extend in parallel.
  • the lattice constant c 2 of the base layer is smaller than the lattice constant c 1 of the base substrate (c 1 > c 2 ). tensile stress is caused inside the underlayer in response to the lattice constant c 1 on the substrate side.
  • the thickness of the underlayer is equal to or greater than a predetermined thickness, the underlayer cannot withstand this tensile stress and cracks are formed in the underlayer.
  • the inner side surface (the inner side surface of one of the recesses) composed of the (000-1) surface that serves as a reference for forming the first side surface ((000-1) surface) of the nitride-based semiconductor layer on the underlayer is formed. Can be easily formed on the underlayer.
  • a nitride-based semiconductor laser device is formed on the main surface of the substrate, and includes a nitride-based semiconductor device layer having a light-emitting layer, and an end portion of the nitride-based semiconductor device layer having a light-emitting layer.
  • the nitride-based semiconductor laser device is formed in a region facing the end face of the first resonator and extends at least at a predetermined angle with respect to the main surface (000-1).
  • the reflecting facet having the above surface orientation has flatness, so that it is emitted from the end face of the first resonator, for example.
  • the emitted laser light can be emitted to the outside by uniformly changing the emission direction without causing scattering on the reflecting surface. As a result, it is possible to suppress a decrease in the light emission efficiency of the semiconductor laser element.
  • the substrate has a recess formed in the main surface, and the reflection surface is formed from the inner surface of the recess as a starting point. It consists of a crystal growth facet of a semiconductor element layer.
  • the inner surface of the recess is larger than the growth rate at which the upper surface of the growth layer (the main surface of the nitride-based semiconductor device layer) grows when the nitride-based semiconductor device layer grows on the substrate. Since the growth rate at which the reflecting surface composed of facets starting from is formed is slow, the upper surface (main surface) of the growth layer grows while maintaining flatness.
  • the flatness of the surface (main surface) of the semiconductor layer having the light emitting layer can be further improved as compared with the growth layer surface of the nitride-based semiconductor element layer in the case where the recess is not previously formed in the substrate. .
  • the second resonator is preferably formed at an end opposite to the first resonator end face and extends in a direction substantially perpendicular to the main surface. An end face is further provided. If comprised in this way, the nitride type
  • the substrate is preferably made of a nitride semiconductor.
  • the (000-1) plane or the ⁇ A + B, A, -2A-B, 2A + B ⁇ plane is obtained by utilizing the crystal growth of the nitride-based semiconductor element layer on the nitride-based semiconductor substrate.
  • a nitride-based semiconductor element layer having a first resonator end face made of can be easily formed.
  • the laser light emitted from the end face of the first resonator crosses the emission direction of the laser light from the light emitting layer by the reflecting surface.
  • the emission direction is changed and the laser beam is incident on a monitoring optical sensor.
  • the facet formed at the time of crystal growth is used to monitor laser light (laser light intensity of the edge-emitting laser element) in which light scattering is suppressed by a reflective surface having good flatness. Sample light) can be guided to the optical sensor, so that the laser light intensity can be measured more accurately.
  • the laser light emitted from the end face of the first resonator crosses the emission direction of the laser light from the light emitting layer by the reflecting surface.
  • This is a surface-emitting laser configured to change the emission direction.
  • a method for forming a nitride-based semiconductor layer according to a third embodiment includes a step of forming a recess in the main surface of a substrate, and a (000-1) plane on the main surface starting from one inner surface of the recess. Forming a nitride-based semiconductor layer having a first side surface.
  • the step of forming a recess on the main surface of the substrate and the (000-1) plane starting from one inner surface of the recess Forming a nitride-based semiconductor layer having a first side surface, so that when the nitride-based semiconductor layer is crystal-grown on the substrate, the upper surface of the growth layer (the main surface of the nitride-based semiconductor layer) is Since the growth rate at which the (000-1) plane starting from one inner side surface of the recess is formed is slower than the growth rate for growth, the upper surface (main surface) of the growth layer grows while maintaining flatness.
  • the flatness of the surface of the semiconductor layer having the light emitting element layer can be further improved as compared with the growth layer surface of the nitride-based semiconductor layer when the (000-1) end face is not formed. Further, by providing a step of forming a nitride-based semiconductor layer having a first side surface composed of (000-1) planes starting from one inner side surface of the recess, not only the upper surface of the growth layer but also the first side surface is provided. It can be formed as a flat end face made of a (000-1) plane.
  • a nitride-based semiconductor layer having a resonator end face composed of a (000-1) plane without using a cleavage step. (Light emitting layer) can be formed.
  • a laser element comprising a nitride-based semiconductor layer on a substrate having a main surface having an m-plane ((1-100) plane) or a-plane ((11-20) plane)
  • a laser element When applied to the formation of a layer, it extends in a direction perpendicular to the [0001] direction when the gain of the semiconductor laser is improved by forming a waveguide along the [0001] direction of the nitride-based semiconductor layer.
  • the end face of the (000-1) plane of the pair of resonator end faces (combination of (0001) plane and (000-1) plane) can be easily formed by utilizing the crystal growth of the nitride-based semiconductor layer. it can.
  • the step of forming the nitride-based semiconductor layer starts from the other inner side surface of the recess in a region facing the first side surface.
  • Forming a nitride-based semiconductor layer having a second side surface when the nitride-based semiconductor layer is crystal-grown on the substrate, the other inner surface of the concave portion is faster than the growth rate at which the upper surface of the growth layer (main surface of the nitride-based semiconductor layer) grows Since the growth rate at which the second side surface is formed starting from is slow, the upper surface (main surface) of the growth layer grows while maintaining flatness.
  • a semiconductor layer (light emitting layer) can be formed.
  • one inner side surface of the recess includes the (000-1) surface.
  • one inner side surface of the recess includes the (000-1) surface.
  • the first side surface and the second side surface are preferably crystal growth of the nitride-based semiconductor layer. Consists of facets. If comprised in this way, two types of facets (end surface) of the said 1st side surface and the 2nd side surface can each be formed simultaneously with the crystal growth of a nitride-type semiconductor layer.
  • the second side surface is preferably ⁇ A + B, A, ⁇ 2A ⁇ B, 2A + B ⁇ .
  • a plane here, A ⁇ 0 and B ⁇ 0, and at least one of A and B is not 0).
  • the surface (main surface) of the growth layer of the nitride-based semiconductor layer in the case where the side surface (end surface) not corresponding to the ⁇ A + B, A, ⁇ 2A ⁇ B, 2A + B ⁇ surface is formed on the substrate
  • the surface (upper surface) of the growth layer in the case where the second side surface composed of the ⁇ A + B, A, ⁇ 2A ⁇ B, 2A + B ⁇ plane is formed on the substrate can be formed so as to ensure flatness. it can.
  • the ⁇ A + B, A, -2A-B, 2A + B ⁇ plane has a slower growth rate than the main surface of the nitride-based semiconductor layer, so that the second side surface can be easily formed by crystal growth.
  • the substrate is made of a nitride semiconductor.
  • the first side surface including the (000-1) plane and ⁇ A + B, A, ⁇ 2A ⁇ B are obtained by utilizing the crystal growth of the nitride-based semiconductor layer on the nitride-based semiconductor substrate.
  • a nitride-based semiconductor layer having a second side surface composed of a 2A + B ⁇ plane can be easily formed.
  • either the first side surface or the second side surface is substantially the same as the main surface. It is vertical. If comprised in this way, the nitride type semiconductor layer (light emitting layer) which has a resonator end surface which consists of any one of a 1st side surface or a 2nd side surface can be easily formed, without using a cleavage process.
  • a nitride-based semiconductor layer having a second side surface in a region facing the first side surface preferably at least one of the first side surface and the second side surface is a nitride-based semiconductor layer It is formed so as to form an obtuse angle with respect to the main surface. If comprised in this way, when carrying out crystal growth of the nitride-type semiconductor layer on a board
  • the substrate includes a base substrate and a base layer formed on the base substrate and made of AlGaN.
  • the lattice constants are c 1 and c 2 , respectively, the relationship is c 1 > c 2 .
  • the lattice constant c 2 of the base layer is smaller than the lattice constant c 1 of the base substrate (c 1 > c 2 ). tensile stress is caused inside the underlayer in response to the lattice constant c 1 on the substrate side.
  • the inner side surface (the inner side surface of one of the recesses) composed of the (000-1) surface that serves as a reference for forming the first side surface ((000-1) surface) of the nitride-based semiconductor layer on the underlayer is formed. Can be easily formed on the underlayer.
  • a method for manufacturing a nitride-based semiconductor light-emitting diode includes a step of forming a recess on the main surface of the substrate, a light-emitting layer on the main surface, and starting from one inner surface of the recess.
  • the step of forming a recess on the main surface of the substrate and the inner surface of one of the recesses on the main surface as a starting point (000 -1) including a step of forming a nitride-based semiconductor layer by including a first side surface composed of a surface and a second side surface starting from the other inner surface of the recess, the nitride-based semiconductor layer Are formed with the first side surface and the second side surface starting from the inner side surface of the recess formed in advance on the substrate.
  • the first side surface or the second side surface is formed by etching on a nitride semiconductor layer stacked on a flat substrate having no recesses or the like in the manufacturing process. Therefore, the complexity of the manufacturing process of the nitride-based semiconductor light-emitting diode can be suppressed. Further, since the first side surface and the second side surface of the nitride-based semiconductor layer are not formed by dry etching or the like, the light emitting layer or the like is hardly damaged in the manufacturing process. Thereby, the extraction efficiency of light from the light emitting layer can be improved.
  • the upper surface (main surface) of the layer grows while maintaining flatness.
  • the flatness of the surface of the semiconductor layer having the light emitting layer can be further improved as compared with the growth layer surface of the nitride-based semiconductor layer in the case where the end surface composed of the first side surface and the second side surface is not formed. it can.
  • a method for manufacturing a nitride-based semiconductor laser device includes a step of forming a first resonator end face on an end portion of a nitride-based semiconductor device layer having a light emitting layer while being formed on a main surface.
  • a (000-1) plane extending at a predetermined angle with respect to the main surface in a region facing the end face of the first resonator, or a ⁇ A + B, A, -2A-B, 2A + B ⁇ plane (here A ⁇ 0 and B ⁇ 0, and at least one of A and B is an integer that is not 0), and a main surface at the end opposite to the first resonator end surface, Forming a second resonator end face extending in a direction substantially perpendicular to the surface.
  • the reflecting facet having the above surface orientation can have good flatness.
  • the laser light emitted from the end face of the first resonator can be emitted to the outside by uniformly changing the emission direction without causing scattering on the reflection surface, so that a decrease in light emission efficiency is suppressed.
  • a semiconductor laser element can be formed.
  • a reflective surface that is inclined with respect to the end face of the first resonator is formed simultaneously with the crystal growth of the nitride-based semiconductor element layer, after the flat semiconductor element layer is grown on the substrate, resonance occurs, for example, by ion beam etching.
  • a reflective facet inclined at a predetermined angle with respect to the end face of the vessel for example, the light exit surface side
  • the step of forming the first resonator end surface and the step of forming the second resonator end surface include the step of forming the nitride-based semiconductor element layer. Forming at least one of the first resonator end surface and the second resonator end surface by crystal growth, and forming at least one of the first resonator end surface and the second resonator end surface by etching. Including.
  • a resonator end face (first resonator end face or second resonator end face) can be easily formed at the end of the region including the light emitting layer of the semiconductor element layer. Further, by controlling the crystal growth and etching conditions, it is possible to easily form a resonator end face (first resonator end face or second resonator end face) extending in a direction substantially perpendicular to the main surface. .
  • the light emitting diode chip 10 has a light emitting layer 2 formed on a first semiconductor 1.
  • a second semiconductor 3 is formed on the light emitting layer 2.
  • a first electrode 4 is formed on the lower surface of the first semiconductor 1, and a second electrode 5 is formed on the second semiconductor 3.
  • the first semiconductor 1 is an example of the “substrate” and “nitride-based semiconductor layer” of the present invention, and the light-emitting layer 2 and the second semiconductor 3 are respectively the “nitride-based semiconductor layer” of the present invention. It is an example.
  • a light emitting layer 2 having a band gap smaller than the band gap of the first semiconductor 1 and the second semiconductor 3 is formed between the first semiconductor 1 and the second semiconductor 3 to form a double heterostructure.
  • the structure it is possible to easily confine carriers in the light emitting layer 2 and to improve the light emission efficiency of the light emitting diode chip 10.
  • the light emitting layer 2 have a single quantum well (SQW) structure or a multiple quantum well (MQW) structure, the light emission efficiency can be further improved.
  • SQW single quantum well
  • MQW multiple quantum well
  • the light emitting layer 2 may be undoped or doped.
  • the first semiconductor 1 may be constituted by a substrate or a semiconductor layer, or may be constituted by both the substrate and the semiconductor layer. Moreover, when the 1st semiconductor 1 is comprised by both a board
  • the substrate may be a growth substrate or may be used as a support substrate for supporting the semiconductor layer on the growth surface (main surface) of the semiconductor layer after the semiconductor layer is grown.
  • a GaN substrate or an ⁇ -SiC substrate can be used as the substrate.
  • a nitride-based semiconductor layer having the same main surface as the substrate is formed on the GaN substrate and the ⁇ -SiC substrate.
  • nitride-based semiconductor layers having a-plane and m-plane as main surfaces are formed on the a-plane and m-plane of the ⁇ -SiC substrate, respectively.
  • an r-plane sapphire substrate on which a nitride semiconductor having an a-plane as a main surface is formed may be used as the substrate.
  • a LiAlO 2 substrate or a LiGaO 2 substrate on which a nitride-based semiconductor layer having a-plane and m-plane as main surfaces is formed can be used as the substrate.
  • the first semiconductor 1 and the second semiconductor 3 have different conductivity.
  • the first semiconductor 1 may be p-type and the second semiconductor 3 may be n-type, or the first semiconductor 1 may be n-type and the second semiconductor 3 may be p-type.
  • the first semiconductor 1 and the second semiconductor 3 may include a cladding layer having a band gap larger than that of the light emitting layer 2. Further, the first semiconductor 1 and the second semiconductor 3 may each include a clad layer and a contact layer in order from the light emitting layer 2. In this case, the contact layer preferably has a smaller band gap than the cladding layer.
  • GaInN can be used as the well layer
  • AlGaN, GaN, and GaInN having a larger band gap than the well layer can be used as the barrier layer.
  • GaN and AlGaN can be used for the cladding layer and the contact layer.
  • the second electrode 5 may be formed in a partial region on the second semiconductor 3.
  • the electrode in this case, the second electrode 5 formed on the light emission side (upper surface) preferably has translucency.
  • the normal directions of the main surface 6a of the substrate 6 are lines 600 ([C + D, C, ⁇ 2C ⁇ D] connecting the [11-20] direction and the [10-10] direction, respectively. , 0] direction (C ⁇ 0 and D ⁇ 0, and at least one of C and D is not 0)) and [11-20] direction and substantially [11-2-5] Line 700 ([1, 1, -2, -E] direction (0 ⁇ E ⁇ 5)) and a line connecting [10-10] direction and approximately [10-1-4] direction 800 ([1, ⁇ 1, 0, ⁇ F] direction (0 ⁇ F ⁇ 4)) and a line 900 (approximately connecting the [11-2-5] direction and the [10-1-4] direction) [G + H, G, -2G-H, -5G-4H] direction (G ⁇ 0 and H ⁇ 0, and at least one of G and H is not 0) )) In the range (hatched region by hatching) enclosed by.
  • the light-emitting diode chip 30 is made of a nitride semiconductor having a wurtzite structure having an a-plane ((11-20) plane) as a main surface.
  • the shape of the light-emitting diode chip 30 has a square shape, a rectangular shape, a rhombus shape, a parallelogram shape, or the like when viewed in plan (viewed from the upper surface side of the light-emitting diode chip 30).
  • a light emitting element layer 12 is formed on an n-type GaN substrate 11 having a thickness of about 100 ⁇ m.
  • the light emitting element layer 12 includes an n-type cladding layer 13 made of n-type Al 0.03 Ga 0.97 N having a thickness of about 0.5 ⁇ m, and Ga 0.7 In 0.
  • a p-type cladding layer 15 that also serves as a p-type contact layer made of p-type GaN having a thickness of about 0.2 ⁇ m is formed on the light emitting layer 14.
  • the n-type GaN substrate 11 is an example of the “substrate” in the present invention, and the light-emitting element layer 12, the n-type cladding layer 13, the light-emitting layer 14, and the p-type cladding layer 15 are each a “nitride” in the present invention. It is an example of a “system semiconductor layer”.
  • the recess 20 is formed by the facet 12b formed at the time of crystal growth comprising a plane.
  • the facet 12a is an example of the “first side face” and “crystal growth facet” of the present invention
  • the facet 12b is an example of the “second side face” and “crystal growth facet” of the present invention.
  • the facet 12a is formed on the main surface of the n-type GaN substrate 11 so as to take over the inner side surface 21a composed of the (000-1) plane of the groove portion 21 formed in advance on the main surface of the n-type GaN substrate 11 during the manufacturing process described later. It is formed to extend in a direction substantially perpendicular to the surface ([11-20] direction).
  • the facet 12b is formed of an inclined surface starting from the inner side surface 21b of the groove portion 21, and is formed to make an obtuse angle with respect to the upper surface (main surface) of the light emitting element layer 12.
  • the groove portion 21 and the inner side surface 21a are examples of the “recessed portion” and “one inner side surface of the recessed portion” of the present invention, respectively. In FIG. 3, for the sake of illustration, the reference numerals of the inner side surface 21 a and the inner side surface 21 b are shown only in some of the groove portions 21 in the drawing.
  • An n-side electrode 16 is formed on the lower surface of the n-type GaN substrate 11.
  • an insulating film 22 such as SiO 2 that is transparent to the emission wavelength is formed in the recess 20, and a translucent p-side electrode 17 is provided so as to cover the insulating film 22 and the p-type cladding layer 15. Is formed.
  • a width of about 5 ⁇ m in the [0001] direction (A direction) is formed on the main surface composed of the a-plane ((11-20) plane) of the n-type GaN substrate 11.
  • a plurality of grooves 21 having W1 and a depth of about 2 ⁇ m and extending in the [1-100] direction (B direction) are formed.
  • a thick hatched portion is a region etched as the groove portion 21.
  • the groove portion 21 is made of a (000-1) plane substantially perpendicular to the (11-20) plane of the n-type GaN substrate 11.
  • An inner side surface 21a and an inner side surface 21b made of a (0001) plane substantially perpendicular to the (11-20) plane of the n-type GaN substrate 11 are formed.
  • the inner surface 21b is an example of the “other inner surface of the recess” in the present invention.
  • an n-type cladding layer 13, a light emitting layer 14, a p-type cladding layer 15, and the like are sequentially stacked on the n-type GaN substrate 11 having the groove 21 by using a metal organic chemical vapor deposition (MOCVD) method. Then, the light emitting element layer 12 is formed.
  • MOCVD metal organic chemical vapor deposition
  • the (000-1) plane of the groove portion 21 extending in the [1-100] direction.
  • the light emitting element layer 12 is formed by forming a (000-1) facet 12a extending in the [11-20] direction (C2 direction) so as to take over the (000-1) plane of the groove 21. grow up.
  • the light emitting element layer 12 is inclined in a predetermined angle with respect to the [11-20] direction (C2 direction).
  • the crystal grows while forming the (11-22) facet 12b extending in the direction. Thereby, the facet 12b is formed so as to form an obtuse angle with respect to the upper surface (main surface) of the light emitting element layer 12.
  • the recess 20 (the region above the groove 21 including the groove 21) sandwiched between the (000-1) facet 12a and the (11-22) facet 12b of the light emitting element layer 12 is filled.
  • An insulating film 22 is formed.
  • the p-side electrode 17 is formed on the upper surfaces of the insulating film 22 and the light emitting element layer 12, and the n-side electrode 16 is formed on the lower surface of the n-type GaN substrate 11. In this way, the light emitting diode chip 30 according to the first embodiment shown in FIG. 3 is formed.
  • the n-type GaN substrate 11 having the groove portion 21 formed on the main surface and the inner surface 21a of the groove portion 21 are formed on the main surface of the n-type GaN substrate 11 as a starting point ( 000-1)
  • the light emitting element layer 12 including the facet 12a and the facet 12b formed from the inner side surface 21b of the groove 21 is provided on the n-type GaN substrate 11 in advance. Facet 12a and facet 12b are formed starting from inner side surfaces 21a and 21b of groove 21 formed.
  • the facet 12a or the facet 12b as described above is formed by etching on a nitride-based semiconductor layer laminated on a flat substrate having no recesses, an etching process is required in the manufacturing process. Therefore, it is possible to prevent the manufacturing process of the light emitting diode chip 30 from becoming complicated. Further, since the facet 12a and the facet 12b of the light emitting element layer 12 are not formed by dry etching or the like, the light emitting layer 14 and the like are hardly damaged in the manufacturing process. Thereby, the extraction efficiency of the light from the light emitting layer 14 can be improved.
  • the n-type GaN substrate 11 having the groove 21 formed on the main surface, and the inner surface 21a of the groove 21 are formed on the main surface of the n-type GaN substrate 11 (000-1).
  • the light emitting element layer 12 includes the facet 12a and the light emitting element layer 12 including the facet 12b formed from the inner side surface 21b of the groove portion 21, the light emitting element layer 12 is crystal-grown on the n-type GaN substrate 11.
  • the facet 12a starting from the inner surface 21a of the groove 21 and the facet 12b starting from the inner surface 21b of the groove 21 are formed at a speed higher than the growth rate at which the upper surface of the growth layer (the main surface of the light emitting element layer 12) grows.
  • the upper surface (main surface) of the growth layer grows while maintaining flatness.
  • the flatness of the surface (upper surface) of the light emitting element layer 12 having the light emitting layer 14 is further improved as compared with the growth layer surface of the light emitting element layer when the end face made of the facet 12a and the facet 12b is not formed. be able to.
  • the inner surface 21a of the groove portion 21 is formed of the (000-1) plane, so that the (000-1) facet 12a is provided on the main surface of the n-type GaN substrate 11.
  • the (000-1) plane of the light emitting element layer 12 is formed so as to take over the (000-1) plane of the inner side surface 21a of the groove portion 21, the (000-1) facet 12a is formed. Can be easily formed on the n-type GaN substrate 11.
  • the facet 12a and the facet 12b of the light emitting element layer 12 are constituted by facets formed during crystal growth of the light emitting element layer 12, so that the facets 12a and 12b Two types of facets (end faces) can be formed simultaneously with the crystal growth of the light emitting element layer 12.
  • the facet 12b is configured to have the (11-22) plane, whereby a side surface having a plane orientation greatly different from the (11-22) plane is formed on the n-type GaN substrate 11.
  • the surface (upper surface) of the growth layer when the (11-22) facet 12b is formed on the n-type GaN substrate 11 is surely flat. Can be formed.
  • the facet 12b since the facet 12b has a growth rate slower than that of the main surface of the light emitting element layer 12, the facet 12b can be easily formed by crystal growth.
  • the light emitting element layer is formed on the n-type GaN substrate 11 made of a nitride semiconductor by configuring the substrate to be an n-type GaN substrate 11 made of a nitride semiconductor such as GaN.
  • the light emitting element layer 12 having the (000-1) facet 12a and the (11-22) facet 12b can be easily formed.
  • the facet 12b of the light emitting element layer 12 is formed so as to form an obtuse angle with respect to the main surface ((11-20) plane) of the light emitting element layer 12, thereby A plurality of recesses 20 (the upper region of the groove portion 21 including the groove portion 21 of the n-type GaN substrate 11) where the facet 12a and the facet 12b face each other so as to spread from the n-type GaN substrate 11 toward the upper surface of the light emitting element layer 12. Since it is formed, the light from the light emitting layer 14 can be easily extracted not only through the upper surface of the light emitting element layer 12 but also through the facet 12 b inclined with respect to the main surface of the n-type GaN substrate 11. Thereby, the light emission efficiency of the light emitting diode chip 30 can be further improved.
  • n-type GaN substrate 41 is an example of the “underlying substrate” in the present invention.
  • the light-emitting diode chip 40 according to the second embodiment is made of a wurtzite nitride semiconductor having a (11-2-2) plane as a main surface. Moreover, the shape of the light emitting diode chip 40 has a square shape, a rectangular shape, a rhombus shape, a parallelogram shape, or the like when viewed in plan (viewed from the upper surface side of the light emitting diode chip 40).
  • an Al 0 .4 having a thickness of about 3 to about 4 ⁇ m is formed on an n-type GaN substrate 41 having a thickness of about 100 ⁇ m .
  • An underlayer 50 made of 05 Ga 0.95 N is grown.
  • the base layer 50 is crystal-grown, since the lattice constant c 2 of the base layer 50 is smaller than the lattice constant c 1 of the n-type GaN substrate 41 (c 1 > c 2 ), the base layer reaches a predetermined thickness.
  • FIG. 8 schematically shows a state in which the crack 51 is spontaneously formed in the underlayer 50.
  • the crack 51 is in the [1-100] direction substantially orthogonal to the A direction of the n-type GaN substrate 41 as shown in FIG. It is formed to extend in a stripe shape along (B direction).
  • the crack 51 is an example of the “concave portion” in the present invention.
  • an n-type cladding layer 43 made of n-type GaN having a thickness of about 0.5 ⁇ m is formed on the underlayer 50 by a manufacturing process similar to that of the first embodiment, and about 2 nm.
  • a light emitting element layer 42 is formed by sequentially laminating a p-type cladding layer 45 also serving as a p-type contact layer made of p-type GaN.
  • the light emitting element layer 42, the n-type cladding layer 43, the light emitting layer 44, and the p-type cladding layer 45 are examples of the “nitride-based semiconductor layer” in the present invention.
  • the light emitting element layer 12 is formed on the inner side surface 51a of the crack 51 extending in a stripe shape in the [1-100] direction.
  • the crystal grows while forming a (000-1) facet 42a extending in a direction inclined by a predetermined angle with respect to the [11-2-2] direction (C2 direction) of the n-type GaN substrate 41.
  • the light emitting element layer 42 is inclined at a predetermined angle with respect to the [11-2-2] direction (C2 direction) of the n-type GaN substrate 41.
  • the crystal grows while forming the (11-22) facet 42b extending in the direction.
  • the inner side surface 51a and the inner side surface 51b are examples of “one inner side surface of the recess” and “the other inner side surface of the recess” in the present invention, respectively.
  • the facet 42a is an example of the “first side surface” and “crystal growth facet” of the present invention
  • the facet 42b is an example of the “second side surface” and “crystal growth facet” of the present invention.
  • the facets 42 a and 42 b are formed so as to form obtuse angles with respect to the upper surface (main surface) of the light emitting element layer 12.
  • the emission wavelength is adjusted so as to fill the recess 52 (the region above the crack 51) sandwiched between the (000-1) facet 42a and the (11-22) facet 42b of the light emitting element layer 42.
  • a transparent insulating film 22 such as SiO 2 is formed.
  • the p-side electrode 47 is formed on the upper surfaces of the insulating film 22 and the light emitting element layer 42, and the n-side electrode 46 is formed on the lower surface of the n-type GaN substrate 41. In this manner, the light emitting diode chip 40 according to the second embodiment shown in FIG. 7 is formed.
  • the n-type GaN substrate 41 having the crack 51 formed in the underlayer 50 and the inner surface 51a of the crack 51 are formed on the main surface of the n-type GaN substrate 41 as a starting point.
  • the light-emitting element layer 42 including the facet 42a and the facet 42b formed with the inner surface 51b of the crack 51 as a starting point is provided on the n-type GaN substrate 41.
  • a facet 42a and a facet 42b are formed starting from the inner side surfaces 51a and 51b of the crack 51 of the base layer 50 formed in advance.
  • the facet 42a or the facet 42b as described above is formed by etching on a nitride-based semiconductor layer laminated on a flat substrate having no recesses, an etching process is required in the manufacturing process. Therefore, the manufacturing process of the light emitting diode chip 40 can be prevented from becoming complicated. Further, since the facet 42a and the facet 42b of the light emitting element layer 42 are not formed by dry etching or the like, the light emitting layer 44 and the like are hardly damaged in the manufacturing process. Thereby, the light extraction efficiency from the light emitting layer 44 can be improved.
  • the n-type GaN substrate 41 with the crack 51 formed in the underlayer 50 is formed on the main surface of the n-type GaN substrate 41 with the inner surface 51a of the crack 51 as a starting point (000 ⁇ 1)
  • the light emitting element layer 42 includes the facet 42a and the light emitting element layer 42 including the facet 42b formed from the inner side surface 51b of the crack 51
  • the light emitting element layer 42 is crystal-grown on the n-type GaN substrate 41.
  • the facet 42a starting from the inner side surface 51a of the crack 51 and the facet 42b starting from the inner side surface 51b of the crack 51 are formed more than the growth rate at which the upper surface of the growth layer (the main surface of the light emitting element layer 42) grows.
  • the upper surface (main surface) of the growth layer grows while maintaining flatness.
  • the flatness of the surface (upper surface) of the light emitting element layer 42 having the light emitting layer 44 is further improved as compared with the growth layer surface of the light emitting element layer when the end face composed of the facet 42a and the facet 42b is not formed. be able to.
  • the underlying layer 50 made of AlGaN on the n-type GaN substrate 41 is formed, the lattice constant c 1 of the n-type GaN substrate 41, and a lattice constant c 2 of the underlayer 50, c 1 > c 2 , and the n-type GaN is formed by forming the facet 42a and the facet 42b of the light emitting element layer 42 from the inner side surfaces 51a and 51b of the crack 51, respectively.
  • the lattice constant c 2 of the underlayer 50 is smaller than the lattice constant c 1 of the n-type GaN substrate 41 (c 1> c 2), n-type GaN A tensile stress R is generated inside the underlayer 50 in an attempt to match the lattice constant c 1 of the substrate 41.
  • the thickness of the underlayer 50 is equal to or greater than a predetermined thickness, the underlayer 50 cannot withstand this tensile stress R, and a crack 51 is formed in the underlayer 50.
  • the inner side surfaces 51a and 51b serving as a reference for forming the (000-1) facet 42a and the (11-22) facet 42b of the light emitting element layer 42 on the base layer 50 during crystal growth can be easily performed.
  • the underlayer 50 can be formed.
  • the (000-1) facet 42a and the (11-22) facet 42b of the light emitting element layer 42 are configured to be facets formed during crystal growth of the light emitting element layer 42.
  • two kinds of flat facets (end faces) of the facet 42a and the facet 42b can be easily formed simultaneously with the crystal growth of the light emitting element layer 42, respectively.
  • the facets 42a and 42b of the light-emitting element layer 42 are formed so as to form an obtuse angle with respect to the main surface ((11-2-2) plane) of the light-emitting element layer 42.
  • a plurality of recesses 52 (an upper region of the crack 51 including the crack 51 on the n-type GaN substrate 41) where the facet 42a and the facet 42b of the element layer 42 face each other are formed on the upper surface of the light emitting element layer 42 from the n-type GaN substrate 41.
  • the light from the light emitting layer 44 can be easily extracted not only through the upper surface of the light emitting element layer 42 but also through facets 42 a and 42 b inclined with respect to the main surface of the n-type GaN substrate 41. it can. Thereby, the luminous efficiency of the light emitting diode chip 40 can be further improved.
  • the remaining effects of the second embodiment are similar to those of the aforementioned first embodiment.
  • the underlying layer 50 on the n-type GaN substrate 61 has a broken line shape.
  • the case where the crack 71 in which the generation position of the crack is controlled by forming the scribe flaw 70 will be described.
  • the n-type GaN substrate 61 is an example of the “underlying substrate” in the present invention
  • the crack 71 is an example of the “concave portion” in the present invention.
  • the light-emitting diode chip 60 is made of a nitride semiconductor having a wurtzite structure having a (1-10-2) plane as a main surface. Further, the shape of the light-emitting diode chip 60 has a square shape, a rectangular shape, a rhombus shape, a parallelogram shape, or the like when viewed in plan (from the upper surface side of the light-emitting diode chip 60).
  • the thickness (about approximately) on the n-type GaN substrate 61 (see FIG. 11).
  • An underlayer 50 made of AlGaN having a thickness of about 3 to about 4 ⁇ m) is obtained.
  • a tensile stress R (see FIG. 8) is generated in the underlayer 50 by the same action as in the second embodiment.
  • the critical film thickness means the minimum thickness of the semiconductor layer when a semiconductor layer having a different lattice constant is stacked and no cracks are generated in the semiconductor layer due to the difference in lattice constant.
  • scribe scratches in the form of broken lines at intervals of about 50 ⁇ m in the [11-20] direction (B direction) substantially perpendicular to the A direction on the underlayer 50 by laser light or diamond points. 70 is formed.
  • a plurality of scribe flaws 70 are formed in the A direction at a pitch of an interval L2.
  • the crack progresses in the base layer 50 in the region of the base layer 50 where the scribe scratch 70 is not formed, starting from the broken scribe scratch 70.
  • a substantially linear crack 71 (see FIG. 13) that divides the underlayer 50 in the B direction is formed.
  • the scribe flaw 70 is also divided in the depth direction (direction perpendicular to the paper surface of FIG. 13).
  • an inner side surface 71 a (shown by a broken line) reaching the vicinity of the interface between the foundation layer 50 and the n-type GaN substrate 61 is formed in the crack 71.
  • the inner side surface 71a is an example of “one inner side surface of the recess” in the present invention.
  • the n-type cladding layer 43, a well layer made of Ga 0.7 In 0.3 N having a thickness of about 2 nm, and Ga 0 are formed on the underlayer 50 by the same manufacturing process as in the second embodiment.
  • a light emitting element layer 42 is formed by sequentially laminating a light emitting layer 44 made of MQW in which a barrier layer made of .9 In 0.1 N is laminated, and a p-type cladding layer 45.
  • the light emitting element layer 42 on the n-type GaN substrate 61 extends in a direction inclined by a predetermined angle with respect to the [1-10-2] direction (C2 direction) of the n-type GaN substrate 61 (000-1).
  • a facet 42c and a (1-101) facet 42d extending in a direction inclined by a predetermined angle with respect to the [1-10-2] direction (C2 direction) of the n-type GaN substrate 61 are formed.
  • the facet 42c is an example of the “first side face” and “crystal growth facet” of the present invention
  • the facet 42d is an example of the “second side face” and “crystal growth facet” of the present invention.
  • the other manufacturing processes according to the third embodiment are the same as those of the second embodiment. In this way, the light emitting diode chip 60 according to the third embodiment shown in FIG. 11 is formed.
  • the base layer 50 is formed on the n-type GaN substrate 61 so as to have a critical film thickness, and then the base layer 50 is formed.
  • the cracks 71 are formed in parallel to the B direction and at equal intervals along the A direction, starting from the scribe-shaped scratch 70. That is, as in the second embodiment, the light emitting diode chip 60 having a uniform light emitting area (see FIG. 11) can be more easily compared with the case where the semiconductor layers are stacked using the spontaneously formed cracks. ) Can be formed.
  • the remaining effects of the third embodiment are similar to those of the aforementioned second embodiment.
  • m-plane ((1-100) plane.
  • the n-type GaN substrate 81 is an example of the “underlying substrate” in the present invention.
  • the light-emitting diode chip 80 is made of a nitride semiconductor having a wurtzite structure having an m-plane as a main surface. Further, the shape of the light emitting diode chip 80 has a square shape, a rectangular shape, a rhombus shape, a parallelogram shape, or the like when viewed in plan (from the upper surface side of the light emitting diode chip 80).
  • an Al 0 .4 having a thickness of about 3 to about 4 ⁇ m is formed on an n-type GaN substrate 81 having a thickness of about 100 ⁇ m .
  • An underlayer 50 made of 05 Ga 0.95 N is grown. At that time, as in the second embodiment, a crack 51 is formed in the underlayer 50 due to a difference in lattice constant between the n-type GaN substrate 81 and the underlayer 50.
  • the n-type cladding layer 13 made of n-type Al 0.03 Ga 0.97 N having a thickness of about 0.5 ⁇ m is formed on the underlayer 50 by the same manufacturing process as in the first embodiment, and about 2 nm.
  • the light emitting element layer 12 is formed by sequentially laminating a p-type cladding layer 15 also serving as a p-type contact layer made of p-type GaN having a thickness.
  • the crack 51 (000) extending in the [11-20] direction (B direction) is obtained.
  • the light emitting element layer 12 has a (000-1) facet 12c extending in the [1-100] direction (C2 direction) so as to take over the (000-1) plane of the crack 51 on the inner side surface 51a composed of the (-1) plane. Crystals grow while forming.
  • the light emitting element layer 12 is inclined at a predetermined angle with respect to the [1-100] direction (C2 direction).
  • the crystal grows while forming the (1-101) facet 12d extending in the direction.
  • the facet 12d is formed so as to form an obtuse angle with respect to the upper surface (main surface) of the light emitting element layer 12.
  • the facet 12c is an example of the “first side face” and “crystal growth facet” of the present invention
  • the facet 12d is an example of the “second side face” and “crystal growth facet” of the present invention.
  • the recessed portion 20 (the region above the crack 51 including the crack 51) sandwiched between the (0001) facet 12c and the (1-101) facet 12b of the light emitting element layer 12 is filled.
  • An insulating film 22 such as SiO 2 that is transparent to the emission wavelength is formed.
  • the other manufacturing processes according to the fourth embodiment are the same as those of the first embodiment, and the light emitting diode chip 80 according to the fourth embodiment shown in FIG. 14 is thus formed.
  • the effects of the light-emitting diode chip 80 according to the fourth embodiment are the same as those of the first and second embodiments.
  • an MOCVD method is used on an n-type GaN substrate having a main surface made of an m-plane ((1-100) plane) using a manufacturing process similar to the manufacturing process of the fourth embodiment described above.
  • a difference in lattice constant between the n-type GaN substrate and the underlayer cracks as shown in FIGS. 16 and 17 were formed in the underlayer.
  • the crack formed a (000-1) plane extending in a direction perpendicular to the main surface of the n-type GaN substrate, as shown in FIG.
  • the cracks were formed in stripes along the [11-20] direction (B direction) orthogonal to the [0001] direction (A direction) of the n-type GaN substrate. confirmed.
  • a semiconductor layer made of GaN was crystal-grown on the underlayer using MOCVD.
  • the (000-1) plane of GaN extending in the vertical direction so that the semiconductor layer takes over this plane orientation is formed on the inner side surface of the crack (000-1) plane.
  • Crystal growth was confirmed in the [1-100] (C2 direction) direction.
  • an inclined facet composed of the (1-101) plane of GaN was formed on the inner surface opposite to the (000-1) plane of the crack. Further, it was confirmed that the inclined surface is formed so as to form an obtuse angle with respect to the upper surface (main surface) of the semiconductor layer.
  • the two inner surfaces of the cracks provided in the underlayer were the starting points of crystal growth, respectively, and it was possible to form a semiconductor layer on the underlayer. Further, it was confirmed that the crack that had reached the n-type GaN substrate at the time of forming the underlayer was filled in part of the gap with the lamination of the semiconductor layers.
  • the semiconductor layer (light emitting layer) is formed of the (000-1) plane and the (1-101) plane without performing etching processing simultaneously with the formation of the semiconductor layer by crystal growth. It was confirmed that end faces (vertical side surfaces and inclined surfaces of the semiconductor layer) can be formed. Further, in the process of crystal growth of the semiconductor layer, the growth rate of the portion where the (000-1) plane and the (1-101) plane are formed and the upper surface (main surface) of the semiconductor layer are in the direction of arrow C2 (FIG. 16). From the difference between the growth rate and the growth rate (see reference), not only the flatness of the (000-1) plane and the (1-101) plane but also the flatness of the upper surface (main surface) of the semiconductor layer can be improved. It was confirmed that it was possible.
  • the case where the light emitting element layer 92 is formed is described above.
  • the n-type 4H—SiC substrate 91 and the light emitting element layer 92 are examples of the “substrate” and “nitride-based semiconductor layer” of the present invention, respectively.
  • the light-emitting diode chip 90 is made of a nitride semiconductor having a wurtzite structure having an m-plane as a main surface.
  • the shape of the light-emitting diode chip 90 has a square shape, a rectangular shape, a rhombus shape, a parallelogram shape, or the like when viewed in plan (viewed from the upper surface side of the light-emitting diode chip 90).
  • a light emitting element layer 92 is formed on an n-type 4H—SiC substrate 91 having a thickness of about 100 ⁇ m, as shown in FIG.
  • the light emitting element layer 92 includes an n-type cladding layer 93 made of n-type Al 0.03 Ga 0.97 N having a thickness of about 0.5 ⁇ m, and Ga 0.7 In 0.
  • a p-type cladding layer 95 also serving as a p-type contact layer made of p-type GaN having a thickness of about 0.2 ⁇ m is formed on the light emitting layer 94.
  • the n-type cladding layer 93, the light emitting layer 94, and the p-type cladding layer 95 are examples of the “nitride-based semiconductor layer” in the present invention.
  • the recess 20 is formed from the (000-1) facet 92a and the (1-101) facet 92b of the light emitting element layer 92 from the n-type cladding layer 93 to the p-type cladding layer 95.
  • the facet 92a is an example of the “first side face” and “crystal growth facet” in the present invention
  • the facet 92b is an example of the “second side face” and “crystal growth facet” in the present invention.
  • the facet 92a takes over the n-type 4H—SiC substrate 91 so as to take over the inner side surface 96a composed of the (000-1) plane of the groove 96 formed in advance on the main surface of the n-type 4H—SiC substrate 91 during the manufacturing process. Are formed so as to extend in a direction substantially perpendicular to the main surface ([1-100] direction). Further, the facet 92b is formed of an inclined surface starting from the inner side surface 96b of the groove portion 96, and is formed to form an obtuse angle with respect to the upper surface (main surface) of the light emitting element layer 92.
  • the groove 96 and the inner side surfaces 96a and 96b are examples of the “concave portion”, “one inner side surface of the concave portion”, and “the other inner side surface of the concave portion” of the present invention, respectively.
  • the reference numerals of the inner side surface 96 a and the inner side surface 96 b are shown only in some of the groove portions 96 in the drawing.
  • An n-side electrode 16 is formed on the lower surface of the n-type 4H—SiC substrate 91.
  • an insulating film 22 is formed in the recess 20, and a p-side electrode 17 having translucency is provided so as to cover the insulating film 22 such as SiO 2 transparent to the emission wavelength and the p-type cladding layer 15. Is formed.
  • the manufacturing process of the light-emitting diode chip 90 according to the fifth embodiment is the same as that of the first embodiment.
  • the effects of the fifth embodiment are also the same as those of the first embodiment.
  • the surface emitting nitride-based semiconductor laser device 100 As shown in FIGS. 19 and 20, it is formed on an n-type GaN substrate 111 having a thickness of about 100 ⁇ m and has a thickness of about 3 to about 4 ⁇ m.
  • a semiconductor laser element layer 112 having a thickness of about 3.1 ⁇ m is formed on a base layer 140 made of AlGaN having a thickness.
  • the n-type GaN substrate 111 and the semiconductor laser element layer 112 are examples of the “substrate” and the “nitride-based semiconductor element layer” in the present invention, respectively.
  • the semiconductor laser element layer 112 is formed so that the length L3 between the laser element end portions (direction A) is about 1560 ⁇ m.
  • the semiconductor laser element layer 112 is formed on the main surface made of the (1-10-4) plane of the n-type GaN substrate 111 with the base layer 140 interposed therebetween. Is formed.
  • the semiconductor laser element layer 112 includes a light emitting surface 100a and a light reflecting surface 100b that are substantially perpendicular to the main surface of the n-type GaN substrate 111 in the cavity direction (A direction) that is the [1-101] direction. Are formed respectively.
  • the light emitting surface 100a and the light reflecting surface 100b are examples of the “first resonator end surface” and the “second resonator end surface” of the present invention, respectively.
  • the light emitting surface 100a and the light reflecting surface 100b are distinguished from each other by the magnitude relationship of the intensity of the laser light emitted from the respective resonator end faces on the light emitting side and the light reflecting side. That is, the side with relatively high laser beam emission intensity is the light emission surface 100a, and the side with relatively low laser beam emission intensity is the light reflection surface 100b.
  • the base layer 140 is formed with a crack 141 that is formed during the crystal growth of the base layer 140 and extends in a stripe shape in the [11-20] direction of the n-type GaN substrate 111. .
  • the light emitting surface 100a of the semiconductor laser element layer 112 is crystal-grown so as to take over the inner side surface 141a of the crack 141 of the underlayer 140 when the semiconductor laser element layer 112 described later is formed ( 1-101) plane.
  • the light reflecting surface 100b of the semiconductor laser element layer 112 is formed by a ( ⁇ 110-1) plane which is an end surface perpendicular to the [ ⁇ 110-1] direction (A1 direction in FIG. 20).
  • the crack 141 is an example of the “recessed portion” of the present invention, and the inner side surface 141a is an example of the “inner side surface of the recessed portion” of the present invention.
  • a crack 141 as a recess is formed in the base layer 140 by utilizing the lattice constant difference between the n-type GaN substrate 111 and the base layer 140.
  • a recess may be formed from the surface of the underlayer 140 by mechanical scribe, laser scribe, dicing, etching, or the like.
  • the base layer 140 it is good also considering the base layer 140 as GaN which has the lattice constant similar to the n-type GaN board
  • the concave portion (the groove portion 250 of the twelfth embodiment) may be formed directly on the surface of the n-type GaN substrate 111 by mechanical scribe, laser scribe, dicing, etching, or the like.
  • the semiconductor laser element layer 112 has a region facing the light emitting surface 100a in the [1-101] direction (A2 direction) with respect to the light emitting surface 100a.
  • the reflective surface 100c is formed by a (000-1) facet that is crystal-grown starting from the upper end portion of the inner side surface 141b of the crack 141 of the underlayer 140 when the semiconductor laser element layer 112 described later is formed.
  • the inner side surface 141b is an example of the “inner side surface of the recess” in the present invention.
  • an end face 100d composed of the (1-101) plane of the semiconductor laser element layer 112 is formed at the end in the A2 direction of the surface emitting nitride semiconductor laser element 100.
  • the semiconductor laser element layer 112 includes a buffer layer 113, an n-type cladding layer 114, a light emitting layer 115, a p-type cladding layer 116, and a p-type contact layer 117. It is out. Specifically, as shown in FIG. 20, on the upper surface of the foundation layer 140 formed on the n-type GaN substrate 111, it is made of undoped Al 0.01 Ga 0.99 N having a thickness of about 1.0 ⁇ m. A buffer layer 113 and an n-type cladding layer 114 made of Ge-doped Al 0.07 Ga 0.93 N having a thickness of about 1.9 ⁇ m are formed.
  • a light emitting layer 115 is formed on the n-type cladding layer 114.
  • the light emitting layer 115 is an n-type carrier block layer made of Al 0.2 Ga 0.8 N having a thickness of about 20 nm in order from the side closer to the n-type cladding layer 114 (see FIG. 20).
  • the MQW active layer 115e includes three quantum well layers 115c made of undoped In 0.15 Ga 0.85 N having a thickness of about 2.5 nm, and undoped In 0.02 Ga 0. Three quantum barrier layers 115 d made of 98 N are alternately stacked.
  • the n-type cladding layer 114 has a larger band gap than the MQW active layer 115e.
  • a light guide layer having an intermediate band gap between the n-type carrier block layer 115a and the MQW active layer 115e may be formed between the n-type carrier block layer 115a and the MQW active layer 115e.
  • the MQW active layer 115e may be formed with a single layer or an SQW structure.
  • a flat portion and a convex portion formed so as to protrude upward (C2 direction) from a substantially central portion of the flat portion and having a thickness of about 1 ⁇ m.
  • a p-type cladding layer 116 made of Mg-doped Al 0.07 Ga 0.93 N is formed.
  • the p-type cladding layer 116 has a larger band gap than the MQW active layer 115e.
  • a p-type contact layer 117 made of undoped In 0.07 Ga 0.93 N having a thickness of about 3 nm is formed on the convex portion of the p-type cladding layer 116.
  • the convex portion of the p-type cladding layer 116 and the p-type contact layer 117 form a stripe shape (elongated shape) in the resonator direction (direction A in FIG. 19) as an optical waveguide of the surface-emitting nitride semiconductor laser device 100.
  • a ridge 131 extending in the direction is formed.
  • the buffer layer 113, the n-type cladding layer 114, the light emitting layer 115, the p-type cladding layer 116, and the p-type contact layer 117 are examples of the “nitride-based semiconductor element layer” in the present invention.
  • a Pt layer having a thickness of about 5 nm, a Pd layer having a thickness of about 100 nm, and a Pd layer having a thickness of about 100 nm, in order from the side closer to the upper surface of the p-type contact layer 117 A p-side electrode 119 made of an Au layer having a thickness of about 150 nm is formed.
  • an Al layer having a thickness of about 10 nm and a thickness of about 20 nm are sequentially formed from the side closer to the n-type GaN substrate 111.
  • An n-side electrode 120 composed of a Pt layer and an Au layer having a thickness of about 300 nm is formed.
  • the n-side electrode 120 is formed on the entire back surface of the n-type GaN substrate 111 so as to extend to both sides in the direction of arrow A of the surface-emitting nitride semiconductor laser element 100. .
  • a base layer 140 made of AlGaN is grown on an n-type GaN substrate 111.
  • the base layer 140 since the lattice constant c 2 of the underlayer 140 than the lattice constant c 1 of the n-type GaN substrate 111 is small, the base layer 140 reaches a predetermined thickness, an n-type GaN substrate A tensile stress R is generated inside the underlayer 140 in an attempt to match the lattice constant c 1 of 111.
  • the underlayer 140 locally shrinks in the A direction, cracks 141 as shown in FIGS. 22 and 23 are formed in the underlayer 140.
  • the crack 141 extends in a stripe shape along the [11-20] direction (B direction) parallel to the (0001) plane and the (1-10-4) plane of the main surface of the n-type GaN substrate 111. It is easy to be formed.
  • the crack 141 when the crack 141 is formed in the foundation layer 140, the crack 141 has an inner surface that reaches the vicinity of the interface between the foundation layer 140 and the n-type GaN substrate 111. 141a is formed.
  • the inner side surface 141a is formed substantially perpendicular to the main surface made of the (1-10-4) plane of the n-type GaN substrate 111.
  • an external processing technique for example, mechanical scribe, laser scribe, dicing and etching
  • the crack 141 can be easily aligned with the [11-20] direction.
  • the semiconductor laser element layer 112 having a flat end face ((1-101) face) can be easily grown.
  • the crack 141 reaching the vicinity of the main surface of the n-type GaN substrate 111 is formed in the base layer 140, the lattice strain of the base layer 140 having a lattice constant different from that of the n-type GaN substrate 111 is reduced. Can be opened. Therefore, the crystal quality of the underlayer 140 is improved, and the semiconductor laser element layer 112 formed on the underlayer 140 can be in a high-quality crystal state. As a result, the electrical characteristics of the semiconductor laser element layer 112 formed in a process described later can be improved, and light absorption in the semiconductor laser element layer 112 can be suppressed. Furthermore, since the internal loss of the light emitting layer 115 is reduced, the light emission efficiency of the light emitting layer 115 can be improved.
  • the crack 141 reaching the vicinity of the main surface of the n-type GaN substrate 111 is formed in the base layer 140.
  • the base layer 140 is formed in the thickness direction of the base layer 140 (C2 direction in FIG. 22). You may make it form the groove part of the depth equivalent to this thickness. Even if comprised in this way, since the internal strain of the foundation layer 140 can be released by the groove portion having a depth corresponding to the thickness of the foundation layer 140, the same effect as the case of forming the crack 141 can be obtained. .
  • a semiconductor cladding layer 116 and a p-type contact layer 117 are sequentially grown to form a semiconductor laser element layer 112.
  • a carrier gas consisting of 2 is supplied into the reactor to grow the buffer layer 113 on the n-type GaN substrate 111.
  • a carrier gas composed of H 2 containing TMGa and TMAl and GeH 4 (monogermane) which is a raw material of Ge impurities for obtaining n-type conductivity is supplied into the reaction furnace, and the buffer layer 113 is supplied.
  • An n-type cladding layer 114 is grown thereon.
  • an H 2 gas containing TMGa and TMAl is supplied into the reactor to grow the n-type carrier block layer 115 a on the n-type cladding layer 114.
  • the Ga source is triethylgallium (TEGa) and In source.
  • TMGa and TMAl are supplied into the reactor to grow the carrier block layer 115g. Thereby, the light emitting layer 115 (see FIG. 21) is formed.
  • the source material of Mg which is a p-type impurity, is used.
  • a certain Mg (C 5 H 5 ) 2 (cyclopentanedienylmagnesium), TMGa, and TMAl are supplied to grow a p-type cladding layer 116 on the light emitting layer 115.
  • TEGa and TMIn are supplied in a nitrogen gas atmosphere in which NH 3 gas is supplied into the reaction furnace in a state where the substrate temperature is again lowered to the growth temperature of about 850 ° C., and the p-type contact layer 117 is supplied. Grow. In this way, the semiconductor laser element layer 112 is formed on the base layer 140.
  • the crack 141 extending in a stripe shape in the B direction (see FIG. 23) is formed.
  • the crystal grows while forming an end surface ((1-101) surface) extending in the [1-10-4] direction (C2 direction) so as to take over the inner side surface 141a of the crack 141.
  • a light emitting surface 100a composed of a (1-101) plane is formed in the semiconductor laser element layer 112.
  • the semiconductor laser element layer 112 is formed with a reflecting surface 100c that is formed of the (000-1) plane and forms an obtuse angle with respect to the upper surface (main surface) of the semiconductor laser element layer 112.
  • the surface (upper surface) of the semiconductor laser element layer 112 is higher than the growth rate of the portion where the (1-101) plane and the (000-1) plane are formed. Since the growth rate of growth in the direction of the arrow C2 (see FIG. 24) is fast, the flatness of the main surface (upper surface) of the semiconductor laser element layer 112 can also be improved.
  • p-type annealing treatment is performed under a temperature condition of about 800 ° C. in a nitrogen gas atmosphere.
  • the ridge 131 is formed by performing dry etching or the like using the resist pattern as a mask. Thereafter, the current blocking layer 118 is formed so as to cover the upper surface of the flat portion other than the convex portion of the p-type cladding layer 116 and both side surfaces of the ridge 131. Further, as shown in FIGS. 19 and 25, the p-side electrode 119 is formed on the current blocking layer 118 and the p-type contact layer 117 where the current blocking layer 118 is not formed by using a vacuum deposition method.
  • FIG. 25 shows a cross-sectional structure along the resonator direction (A direction) of the semiconductor laser element at the position where the p-type contact layer 117 is formed (near the ridge 131).
  • the back surface of the n-type GaN substrate 111 is polished so that the thickness of the n-type GaN substrate 111 becomes about 100 ⁇ m, and then the n-type GaN substrate 111 is formed by vacuum evaporation.
  • An n-side electrode 120 is formed on the back surface so as to be in contact with the n-type GaN substrate 111.
  • the position where a predetermined resonator end face is to be formed extends from the surface (upper surface) of the semiconductor laser element layer 112 to the n-type GaN substrate 111 (arrow C1 direction).
  • a groove 142 having a substantially ( ⁇ 110-1) plane on one side surface of the semiconductor laser element layer 112 is formed.
  • the substantially ( ⁇ 110-1) surface, which is one side surface of the groove 142 is easily formed as the light reflecting surface 100 b of the surface emitting nitride semiconductor laser element 100.
  • a substantially (1-101) plane that is the other side surface of the groove 142 is formed as an end face 100 d of the surface emitting nitride semiconductor laser element 100.
  • the groove 142 is formed so as to extend in the [11-20] direction (B direction) substantially parallel to the direction in which the crack 141 extends in plan view.
  • a linear scribe groove 143 is formed in the groove 142 in parallel with the groove 142 of the n-type GaN substrate 111 by laser scribe or mechanical scribe.
  • the wafer is separated at the position of the scribe groove 143.
  • the groove 142 of the n-type GaN substrate 111 becomes a stepped portion 111a formed under the light reflecting surface 100b and the end surface 100d after the element division.
  • the device is divided into chips along the resonator direction (A direction), whereby the surface emitting nitride semiconductor laser device 100 according to the sixth embodiment shown in FIGS. 19 and 20 is formed.
  • the reflective surface 100c inclined with respect to the light emitting surface 100a is formed simultaneously with the crystal growth of the semiconductor laser device layer 112, so that a flat semiconductor device layer is grown on the n-type GaN substrate 111.
  • the n-type GaN substrate 111 has a crack 141 formed on the main surface of the n-type GaN substrate 111, and the reflection surface 100 c of the semiconductor laser element layer 112 is not cracked in the n-type GaN substrate 111. 141.
  • the upper surface of the growth layer is formed by comprising the facet of the semiconductor laser element layer 112 formed starting from the inner side surface 141b of 141.
  • the growth rate at which the reflecting surface 100c composed of facets starting from the inner surface 141b of the crack 141 is formed is slower than the growth rate at which (the main surface of the semiconductor laser element layer 112) grows, the upper surface (main The surface) grows while maintaining flatness.
  • the flatness of the surface of the semiconductor layer having the light emitting layer can be further improved as compared with the growth layer surface of the semiconductor laser element layer 112 when the crack 141 is not formed in the n-type GaN substrate 111 in advance. .
  • the (1-101) plane has a slower growth rate than the main surface (upper surface) of the semiconductor laser element layer 112, the light emitting surface 100a can be easily formed by crystal growth.
  • the semiconductor laser element layer 112 having a light emitting layer is formed at the end opposite to the light emitting surface 100 a and extends in a direction substantially perpendicular to the main surface of the n-type GaN substrate 111.
  • the semiconductor laser element layer 112 having the light emitting surface 100a and the light emitting surface 100b opposite to the light emitting surface 100a are formed at the end opposite to the light emitting surface 100 a and extends in a direction substantially perpendicular to the main surface of the n-type GaN substrate 111.
  • the semiconductor laser element is formed on the n-type GaN substrate 111 made of a nitride semiconductor by configuring the substrate to be an n-type GaN substrate 111 made of a nitride semiconductor such as GaN.
  • the semiconductor laser element layer 112 having both the light emitting surface 100a composed of the (1-101) plane and the reflecting surface 100c composed of the (000-1) plane. it can.
  • the resonator end surface can be easily formed on the end portion of the semiconductor laser element layer 112 formed on the substrate with poor cleavage such as a GaN substrate. Can be formed. Further, by controlling the etching conditions, the ( ⁇ 110-1) plane easily extends in a direction ([1-10-4] direction) substantially perpendicular to the main surface of the n-type GaN substrate 111.
  • the light reflecting surface 100b can be formed.
  • the manufacturing process of the surface emitting nitride semiconductor laser device 150 according to the seventh embodiment differs from the sixth embodiment in that the m-plane ((1-100)
  • the n-type GaN substrate 151 is an example of the “substrate” in the present invention.
  • a semiconductor laser element layer 112 having a structure similar to that of the sixth embodiment is formed on an n-type GaN substrate 151 having a main surface composed of an m-plane. Yes.
  • the semiconductor laser element layer 112 is formed with the light emitting surface 150a and the light reflecting surface 150b substantially perpendicular to the main surface of the n-type GaN substrate 151, respectively.
  • the light emitting surface 150a and the light reflecting surface 150b are examples of the “first resonator end surface” and the “second resonator end surface” of the present invention, respectively.
  • the light emitting surface 150a is formed by a (000-1) plane that is crystal-grown so as to inherit the inner side surface 141a of the crack 141 of the underlayer 140.
  • the light reflecting surface 150b is formed of a (0001) plane perpendicular to the [0001] direction (A1 direction in FIG. 26).
  • the semiconductor laser element layer 112 has a region facing the light emitting surface 150a in the [000-1] direction (A2 direction) with respect to the light emitting surface 150a.
  • the reflective surface 150c is formed by (1-101) facets that accompany crystal growth when the semiconductor laser element layer 112 is formed.
  • ⁇ 4 an end face 150d made of the (000-1) plane of the semiconductor laser element layer 112 is formed at the end in the A2 direction of the surface-emitting nitride semiconductor laser element 150.
  • the element structure of the semiconductor laser element layer 112 of the surface-emitting nitride semiconductor laser element 150 according to the seventh embodiment is the same as that of the sixth embodiment.
  • the same manufacturing process as in the sixth embodiment is used to form a semiconductor on the base layer 140.
  • the laser element layer 112 is formed.
  • the semiconductor laser element layer 112 when the semiconductor laser element layer 112 is grown on the base layer 140, the semiconductor laser element layer 112 is striped in the B direction (see FIG. 23). From the upper end of the inner side surface 141a of the extending crack 141, the crystal grows while forming a (000-1) plane extending in the [1-100] direction (C2 direction) so as to take over the inner side surface 141a of the crack 141. As a result, a light emitting surface 150a having a (000-1) plane is formed in the semiconductor laser element layer 112.
  • the semiconductor laser element layer 112 is formed with a reflective surface 150c which is formed of the (1-101) plane and forms an obtuse angle with respect to the upper surface (main surface) of the semiconductor laser element layer 112.
  • the surface (upper surface) of the semiconductor laser element layer 112 is higher than the growth rate of the portion where the (000-1) plane and the (1-101) plane are formed.
  • the growth rate in the direction of the arrow C2 is high, not only the flatness of the (000-1) plane and the (1-101) plane but also the flatness of the surface (upper surface) of the semiconductor laser element layer 112. It can also improve the property.
  • dry etching is performed at a position where a predetermined resonator end face is to be formed in a direction (arrow C1 direction) from the surface (upper surface) of the semiconductor laser element layer 112 to the n-type GaN substrate 151. Then, a groove portion 152 having a substantially (0001) plane on one side surface of the semiconductor laser element layer 112 is formed. Thereby, one side surface of the groove 152 is easily formed as the light reflecting surface 150 b of the surface emitting nitride semiconductor laser element 150. Further, the substantially (000-1) plane, which is the other side surface of the groove 152, is formed as the end face 150d of the surface emitting nitride semiconductor laser element 150. The groove 152 is formed so as to extend in the [11-20] direction (B direction) substantially parallel to the direction in which the crack 141 extends in plan view.
  • a scribe groove 153 is formed in the groove 152 in parallel with the groove 152 of the n-type GaN substrate 151 (in a direction perpendicular to the paper surface of FIG. 27) by laser scribe or mechanical scribe.
  • the wafer is separated at the position of the scribe groove 153 as shown in FIG.
  • the groove portion 152 of the n-type GaN substrate 151 becomes a step portion 151a formed under the light reflecting surface 150b and the end surface 150d after the element division.
  • the surface-emitting nitride semiconductor laser device 150 according to the seventh embodiment shown in FIG. 26 is formed by dividing the device along the resonator direction (A direction) into chips.
  • the angle ⁇ with respect to the light emitting surface 150 a formed at the end of the semiconductor laser element layer 112 and the m-plane ((1-100) plane) of the n-type GaN substrate 151. 3 ( about 62 °) and the reflecting surface 150c composed of the (1-101) plane extending at an inclination, the reflecting surface 150c composed of the (1-101) plane has flatness, and thus the light emitting surface 150a.
  • the laser beam emitted from the laser beam can be emitted to the outside (above the surface-emitting nitride-based semiconductor laser device 150) with the emission direction uniformly changed without being scattered by the reflecting surface 150c. As a result, it is possible to suppress a decrease in the light emission efficiency of the surface-emitting nitride semiconductor laser element 150.
  • the inner surface 141a of the crack 141 is configured to include the (000-1) plane, so that the light emission composed of the (000-1) plane on the main surface of the n-type GaN substrate 151.
  • the semiconductor laser element layer 112 having the surface 150a is formed, the (000-1) plane of the semiconductor laser element layer 112 is formed so as to take over the (000-1) plane of the inner surface 141a of the crack 141.
  • the emission surface 150a can be easily formed on the n-type GaN substrate 151.
  • the light emitting surface 150a opposite to the reflecting surface 150c made of the (1-101) surface of the semiconductor laser element layer 112 is configured to be made of the (000-1) surface, so that n Compared with the case where the light exit surface 150a not corresponding to the (000-1) plane is formed on the n-type GaN substrate 151, the light exit surface 150a composed of the (000-1) plane is formed on the n-type GaN substrate 151.
  • the surface (upper surface) of the growth layer can be formed so as to ensure flatness. Further, since the (000-1) plane has a slower growth rate than the main surface (upper surface) of the semiconductor laser element layer 112, the light emitting surface 150a can be easily formed by crystal growth.
  • a semiconductor element layer (light emitting layer 115) is formed by forming the semiconductor laser element layer 112 on an n-type GaN substrate 151 having a main surface composed of a nonpolar plane ((1-100) plane). ), And an internal electric field such as spontaneous polarization can be reduced. Accordingly, heat generation of the semiconductor laser element layer 112 (light emitting layer 115) including the vicinity of the cavity end face (light emitting surface 150a) is further suppressed, and thus the surface emitting nitride semiconductor laser element further improving the light emission efficiency. 150 can be formed.
  • the remaining effects of the seventh embodiment are similar to those of the aforementioned sixth embodiment.
  • the surface-emitting nitride semiconductor laser device 160 differs from the sixth embodiment in that it has an n-type having a main surface of a substantially (1-10-2) plane.
  • the case where the semiconductor laser element layer 112 is formed after forming the base layer 140 on the n-type GaN substrate 161 using the GaN substrate 161 will be described.
  • the n-type GaN substrate 161 is an example of the “substrate” in the present invention.
  • the semiconductor laser element layer 112 is formed on the main surface made of the substantially (1-10-2) plane of the n-type GaN substrate 161 via the base layer 140.
  • the semiconductor laser element layer 112 is formed with a light emitting surface 160a and a light reflecting surface 160b that are substantially perpendicular to the main surface of the n-type GaN substrate 161 in the resonator direction (A direction).
  • the light emitting surface 160a and the light reflecting surface 160b are examples of the “first resonator end surface” and the “second resonator end surface” in the present invention, respectively.
  • the reflective surface 160c is formed by (000-1) facets accompanying crystal growth when the semiconductor laser element layer 112 is formed.
  • the laser light emitted in the A2 direction from the light emitting surface 160a of the light emitting layer 115 is separated from the light emitting surface 160a by the reflecting surface 160c.
  • the emission direction can be changed in substantially the same direction ([1-10-2] direction (C2 direction)).
  • an end face 160d is formed at an end portion in the A2 direction of the surface emitting nitride semiconductor laser element 160.
  • the other element structure of the surface emitting nitride semiconductor laser element 160 according to the eighth embodiment is the same as that of the sixth embodiment.
  • the base layer 140 is grown on the n-type GaN substrate 161 by the same manufacturing process as in the sixth embodiment.
  • a crack 141 is formed in the underlayer 140 due to a difference in lattice constant between the n-type GaN substrate 161 and the underlayer 140.
  • the difference in the c-axis lattice constant between GaN and AlGaN is larger than the difference in the a-axis lattice constant between GaN and AlGaN, so that the crack 141 includes the (0001) plane and the n-type GaN substrate 161.
  • the main surface is formed so as to extend in a stripe shape along the [11-20] direction (direction B) parallel to the (1-10-2) plane of the main surface.
  • the semiconductor laser element layer 112 is formed on the underlayer 140 by the same manufacturing process as in the sixth embodiment.
  • the semiconductor laser element layer 112 when the semiconductor laser element layer 112 is grown on the underlayer 140, the inner surface 141b of the crack 141 extending in a stripe shape in the [11-20] direction.
  • the crystal grows while forming a (1-101) facet 160d extending in an inclined direction (about 15 °). Therefore, the reflecting surface 160c and the facet 160d are formed so as to form an obtuse angle with respect to the upper surface of the semiconductor laser element layer 112, respectively.
  • the current blocking layer 118 and the p-side electrode 119 are formed on the semiconductor laser element layer 112 by the same manufacturing process as in the sixth embodiment, as shown in FIG. Further, as shown in FIG. 30, after the back surface of the n-type GaN substrate 161 is polished, the n-side electrode 120 is formed on the back surface of the n-type GaN substrate 161 by using a vacuum evaporation method.
  • the eighth embodiment as shown in FIG. 30, in the facet 160d (see FIG. 29), in the direction reaching the n-type GaN substrate 161 from the surface (upper surface) of the semiconductor laser element layer 112 (arrow C1 direction).
  • the groove 162 is formed by dry etching.
  • the portion of facet 160d (see FIG. 29) of semiconductor laser element layer 112 is removed, and light emission surface 160a, which is an end surface substantially perpendicular to the main surface on n-type GaN substrate 161, is formed.
  • the crack 141 (refer FIG. 29) of the base layer 140 is also removed with formation of the groove part 162.
  • the position where the predetermined cavity end face is desired to be reached from the surface (upper surface) of the semiconductor laser element layer 112 to the n-type GaN substrate 161 (arrow C1 direction).
  • the groove 163 is formed by performing dry etching. Thereby, one side surface of the groove 163 is easily formed as the light reflecting surface 160 b of the surface emitting nitride semiconductor laser element 160. The other side surface of the groove 163 is formed as an end surface 160 d of the surface emitting nitride semiconductor laser element 160.
  • the groove 163 is formed so as to extend in the [11-20] direction (B direction) substantially parallel to the direction in which the groove 162 extends in plan view.
  • scribe grooves 164 are formed in the grooves 163 in parallel with the grooves 163 of the n-type GaN substrate 161 (in a direction perpendicular to the paper surface of FIG. 30).
  • the wafer is separated at the position of the scribe groove 164.
  • the groove 163 of the n-type GaN substrate 161 becomes a stepped portion 161a formed at the lower portion of the light reflecting surface 160b after the element is divided.
  • the surface-emitting nitride semiconductor laser device 160 according to the eighth embodiment shown in FIG. 28 is formed by dividing the device along the resonator direction (A direction) into a chip.
  • the reflective surface 160c composed of the (000-1) plane is flat as in the sixth embodiment. Therefore, the laser light emitted from the light emitting surface 160a can be emitted by changing the emitting direction uniformly without causing scattering on the reflecting surface 160c. As a result, it is possible to suppress a reduction in the light emission efficiency of the surface emitting nitride semiconductor laser element 160.
  • the remaining effects of the eighth embodiment are similar to those of the aforementioned first and seventh embodiments.
  • the surface emitting nitride semiconductor laser device 170 according to the modification of the eighth embodiment differs from the eighth embodiment in the manufacturing process in the semiconductor laser device layer.
  • a case will be described in which the semiconductor laser element layer 112 is etched so that the (1-101) facet 160d of the two facets at the time of forming 112 is used as the laser light reflecting surface 170c.
  • An inclined reflecting surface 170c is formed.
  • the reflective surface 170c is formed by (1-101) facets.
  • a light reflecting surface 170b and an end surface 170d are formed at both ends of the surface emitting nitride semiconductor laser element 170, respectively.
  • the light emitting surface 170a and the light reflecting surface 170b are examples of the “first resonator end surface” and the “second resonator end surface” of the present invention, respectively.
  • the other element structure of the surface emitting nitride semiconductor laser element 170 according to the modification of the eighth embodiment is the same as that of the eighth embodiment.
  • the semiconductor laser element layer 112 is formed on the reflective surface 160c (see FIG. 29) made of the (000-1) plane in the eighth embodiment.
  • a groove 172 is formed by performing dry etching in a direction (arrow C1 direction) from the surface (upper surface) to the n-type GaN substrate 161.
  • the portion of the reflective surface 160c is removed, and a light emitting surface 170a that is an end surface substantially perpendicular to the main surface on the n-type GaN substrate 161 is easily formed.
  • the crack 141 (see FIG. 29) of the foundation layer 140 is also removed along with the formation of the groove 172.
  • the position at which a predetermined resonator end face is to be formed extends from the surface (upper surface) of the semiconductor laser element layer 112 to the n-type GaN substrate 161 (arrow).
  • the groove 173 is formed by dry etching in the (C1 direction). Thereby, one side surface of the groove 173 is formed as the light reflecting surface 170 b of the surface emitting nitride semiconductor laser element 170. The other side surface of the groove 173 is formed as an end surface 170 d of the surface emitting nitride semiconductor laser element 170.
  • the surface-emitting nitride semiconductor laser device 180 according to the ninth embodiment differs from the eighth embodiment in that the main surface having a substantially (11-2-3) plane is formed.
  • the semiconductor laser element layer 112 is formed on the main surface of the n-type GaN substrate 181 using the n-type GaN substrate 181 that is included will be described.
  • a reflective surface 180c is formed.
  • the reflective surface 180c is formed of (000-1) facets.
  • a light reflecting surface 180b and an end surface 180d are formed at both ends of the surface emitting nitride semiconductor laser element 180, respectively.
  • the light emitting surface 180a and the light reflecting surface 180b are examples of the “first resonator end surface” and the “second resonator end surface” of the present invention, respectively.
  • the remaining structure of the surface emitting nitride semiconductor laser element 180 according to the ninth embodiment is the same as that of the aforementioned eighth embodiment.
  • the semiconductor laser element layer 112 when the semiconductor laser element layer 112 is grown on the base layer 140, the [11-20] direction is formed.
  • the groove 182 is formed by performing dry etching in the direction (arrow C1 direction) reaching the n-type GaN substrate 181 from the surface (upper surface) of the semiconductor laser element layer 112. .
  • the facet 180d (see FIG. 34) portion of the semiconductor laser element layer 112 is removed, and the light emitting surface 180a that is an end surface substantially perpendicular to the main surface on the n-type GaN substrate 181 is easily formed.
  • the crack 141 (see FIG. 34) of the foundation layer 140 is also removed along with the formation of the groove 182.
  • the groove 183 is formed by the same manufacturing process as that in the eighth embodiment. Thereby, one side surface of the groove 183 is formed as the light reflecting surface 180b of the surface emitting nitride semiconductor laser element 180. The other side surface of the groove 183 is formed as an end surface 180 d of the surface emitting nitride semiconductor laser element 180.
  • a surface-emitting nitride-based semiconductor laser device 200 having a structure similar to that of the surface-emitting nitride-based semiconductor laser device 180 shown in the ninth embodiment includes: It is fixed to a monitor built-in submount 210 made of Si.
  • a recess 210a is formed at a substantially central portion of the monitor built-in submount 210, and a PD 211 is incorporated on the inner bottom surface of the recess 210a.
  • the PD 211 is an example of the “photosensor” in the present invention.
  • the main surface 210b of the monitor built-in PD submount 210 is formed substantially parallel to the back surface 210c.
  • the surface-emitting nitride semiconductor laser element 200 is fixed on the main surface 210b so as to straddle the concave portion 210a opened in the main surface 210b of the monitor built-in submount 210 for monitoring.
  • the surface-emitting nitride-based semiconductor laser device 200 is an end surface light emitting laser device, and as shown in FIG. 36, the laser light emitted from the light emitting layer 115 is the end surface 200a (light
  • the emission intensity of the laser beam 201a (solid line) emitted from the emission surface) is configured to be greater than the emission intensity of the laser beam 201b (dashed line) emitted from the end surface 200b (light reflection surface).
  • the end face 200a and the end face 200b are examples of the “second resonator end face” and the “first resonator end face” in the present invention, respectively.
  • the laser light 201b emitted from the end surface 200b of the surface emitting nitride semiconductor laser element 200 to the reflecting surface 200c side is (000-1).
  • the light is incident on the PD 211 provided on the monitor built-in submount 210 by a reflecting surface 200c.
  • the laser beam 201b emitted from the end surface 200b made of the (000-1) plane of the light emitting layer 115 of the surface emitting nitride semiconductor laser element 200 is converted into the semiconductor laser element layer 112.
  • the reflective surface 200c made of the (000-1) facet that is a facet during crystal growth of the crystal is configured to change the emission direction in a direction intersecting with the emission direction from the light emitting layer 115, and the surface emission type nitride system
  • the laser beam 201b is configured to enter the PD 211 of the monitor PD built-in submount 210 substantially perpendicularly.
  • the laser beam 201b (sample for monitoring the laser beam intensity of the edge-emitting laser element) in which light scattering is suppressed by the reflecting surface 200c having good flatness because it is a facet formed during crystal growth. Light) can be guided to the PD 211, so that the laser light intensity can be measured more accurately.
  • the remaining effects of the tenth embodiment are similar to those of the aforementioned ninth embodiment.
  • the surface emitting laser array 220 includes the surface emitting nitride-based semiconductor laser device 180 (see FIG. 33) according to the ninth embodiment in the vertical and horizontal directions on the wafer. Each is formed by arranging three (9 in total) in a two-dimensional array.
  • the resonator is formed by an etching technique.
  • a separation groove portion 221 is formed for separating the semiconductor laser element layers 112 of the surface emitting nitride semiconductor laser element 180 adjacent to each other in the direction (A direction) in the A direction.
  • the separation groove 221 the light reflecting surface 180 b of the resonator end face of each surface emitting nitride semiconductor laser element 180 is formed in the semiconductor laser element layer 112.
  • nine laser beams emitted from the light emitting surface 180a of each surface emitting nitride semiconductor laser element 180 of the surface emitting laser array 220 are (000 ⁇ 1) It is possible to emit upward by changing the emitting direction in the substantially same direction ([11-2-3] direction (C2 direction)) with respect to the light emitting surface 180a by the reflecting surface 180c formed of a surface. It is configured. As shown in FIG. 37, an end face 180d of the semiconductor laser element layer 112 is formed at an end portion in the A2 direction of the semiconductor laser element layer 112 by dry etching in the manufacturing process. In FIG.
  • the surface emitting laser array 220 is used to transmit nine laser beams emitted from the light emitting surface 180 a of each surface emitting nitride semiconductor laser element 180 to the semiconductor laser element layer 112.
  • a reflecting surface 180c composed of a (000-1) face which is a facet at the time of crystal growth and changing the emitting direction in a direction substantially perpendicular to the main surface of the n-type GaN substrate 181, the light is emitted. Used as a light source for a surface emitting laser.
  • the nitride semiconductor laser element 240 according to the twelfth embodiment is different from the sixth embodiment in that it has an n-type having a main surface of a substantially (1-10-4) plane.
  • the semiconductor laser element layer 112 is formed after a recess (groove 250 described later) extending in the [11-20] direction (direction perpendicular to the paper surface of FIG. 39) is formed on the GaN substrate 241.
  • the n-type GaN substrate 241 and the groove portion 250 are examples of the “substrate” and the “concave portion” of the present invention, respectively.
  • a step 241a is formed at the end in the resonator direction (A direction).
  • a semiconductor laser element layer 112 having a thickness of about 3.1 ⁇ m is formed on an n-type GaN substrate 241 having a thickness of about 100 ⁇ m.
  • the semiconductor laser element layer 112 has a length L4 between the laser element end portions (A direction) of about 1560 ⁇ m, and n-type semiconductor laser element layers 240 at both ends of the nitride-based semiconductor laser element 240.
  • a light emitting surface 240 a and a light reflecting surface 240 b that are substantially perpendicular to the main surface of the GaN substrate 241 are formed.
  • the light emitting surface 240a and the light reflecting surface 240b are examples of the “first resonator end surface” and the “second resonator end surface” of the present invention, respectively.
  • the semiconductor laser element layer 112 is formed on the main surface made of the substantially (1-10-4) plane of the n-type GaN substrate 241. Further, the stepped portion 241a formed under the light emitting surface 240a of the n-type GaN substrate 241 has an end surface 241b composed of a (1-101) plane substantially perpendicular to the main surface of the n-type GaN substrate 241. . As shown in FIG. 38, the light emitting surface 240a of the semiconductor laser element layer 112 is formed by a substantially (1-101) surface formed when the crystal is grown so as to take over the end surface 241b of the n-type GaN substrate 241. Has been. The light reflecting surface 240b of the semiconductor laser element layer 112 is formed by a ( ⁇ 110-1) plane that is an end surface perpendicular to the [ ⁇ 110-1] direction (A1 direction in FIG. 39).
  • the element structure of the semiconductor laser element layer 112 of the nitride-based semiconductor laser element 240 according to the twelfth embodiment is the same as that of the sixth embodiment.
  • the main surface of the n-type GaN substrate 241 consisting of the substantially (1-10-4) plane has a width W2 of about 40 ⁇ m in the [1-101] direction (A direction).
  • a groove 250 having a depth of about 2 ⁇ m and extending in the [11-20] direction (B direction) is formed by etching.
  • the semiconductor laser element layer 112 is crystal-grown on the n-type GaN substrate 241 using MOCVD.
  • the semiconductor laser element layer 112 takes over the (1-101) surface of the groove 250 on the inner side surface 250a made of the (1-101) surface of the groove 250.
  • the crystal grows while forming the (1-101) plane extending in the [1-10-4] direction (C2 direction).
  • the (1-101) plane of the semiconductor laser element layer 112 is formed as the light emitting surface 240 a of the nitride-based semiconductor laser element 240.
  • the inner side surface 250a and the inner side surface 250b are examples of the “inner side surface of the recess” in the present invention.
  • the current blocking layer 118 (see FIG. 38) and the p-side electrode 119 are formed on the semiconductor laser element layer 112 by the same manufacturing process as in the sixth embodiment. 42, after polishing the back surface of the n-type GaN substrate 241, the n-side electrode 120 is formed on the back surface of the n-type GaN substrate 241 using a vacuum evaporation method.
  • the position at which a predetermined resonator end face is to be formed extends from the surface (upper surface) of the semiconductor laser element layer 112 to the n-type GaN substrate 241 (arrow).
  • a groove portion 251 having a substantially ( ⁇ 110-1) plane on one side surface of the semiconductor laser element layer 112 is formed.
  • the substantially ( ⁇ 110-1) surface, which is one side surface of the groove 251 is easily formed as the light reflecting surface 240 b of the nitride semiconductor laser element 240.
  • the groove 251 is formed so as to extend in the [11-20] direction (the B direction in FIG. 42) substantially parallel to the direction in which the groove 250 extends in plan view.
  • scribe grooves 252 are formed in the groove portions 250 and 251 in parallel with the groove portions 250, respectively. In this state, as shown in FIG. 42, separation is performed at the position of the scribe groove 252. As shown in FIG. 38, the groove portion 250 of the n-type GaN substrate 241 becomes a step portion 241a formed in the lower portion of the light emitting surface 240a after the element division.
  • the nitride semiconductor laser device 240 according to the twelfth embodiment shown in FIG. 38 is formed by dividing the device along the resonator direction (A direction in FIG. 39) into chips.
  • the light emitting surface 240a formed of a substantially (1-101) plane substantially perpendicular to the main surface of the n-type GaN substrate 241, a semiconductor laser device is manufactured in terms of the manufacturing process.
  • the light emitting surface 240a made of the (1-101) plane is formed so as to take over the inner side surface 250a made of the (1-101) face of the groove 250 formed in the n-type GaN substrate 241. be able to.
  • the (1-101) plane having no cleavage property is used as the resonator plane, the light emitting surface 240a can be formed without using an etching process.
  • the light emitting surface 240a composed of the (1-101) plane by crystal growth, the growth is made as compared with the growth layer surface of the nitride-based semiconductor element layer when the (1-101) end face is not formed.
  • the flatness of the layer surface (main surface) can be improved.
  • the remaining effects of the twelfth embodiment are similar to those of the aforementioned sixth embodiment.
  • the n-type GaN substrate 261 having a main surface substantially composed of (11-2-5) plane. A case where the base layer 140 and the semiconductor laser element layer 112 are formed thereon will be described.
  • the n-type GaN substrate 261 is an example of the “substrate” in the present invention.
  • the semiconductor laser element layer 112 is formed on the main surface made of the substantially (1-10-2) plane of the n-type GaN substrate 261 via the base layer 140.
  • the light emitting surface 260a of the semiconductor laser element layer 112 is formed by a facet (11-22) formed when the crystal is grown so as to take over the inner surface 141a of the crack 141 of the underlayer 140.
  • the light reflecting surface 260b of the semiconductor laser element layer 112 is formed by a ( ⁇ 1-12-2) plane which is an end surface perpendicular to the [11-22] direction (A2 direction in FIG. 43).
  • the light emitting surface 260a and the light reflecting surface 260b are examples of the “first resonator end surface” and the “second resonator end surface” in the present invention, respectively. Further, a stepped portion 260d is formed below the light reflecting surface 260b.
  • the element structure of the semiconductor laser element layer 112 of the nitride-based semiconductor laser element 260 according to the thirteenth embodiment is the same as that of the sixth embodiment.
  • the base layer 140 is grown on the n-type GaN substrate 261 by the same manufacturing process as in the sixth embodiment. Note that a crack 141 is formed in the underlayer 140 due to the difference in lattice constant between the n-type GaN substrate 261 and the underlayer 140.
  • the crack 141 is formed in a stripe shape along the [1-100] direction (direction perpendicular to the paper surface of FIG. 44).
  • the semiconductor laser element layer 112 is formed on the underlayer 140 by the same manufacturing process as in the sixth embodiment.
  • the semiconductor laser element layer 112 when the semiconductor laser element layer 112 is grown on the base layer 140, the inner surface 141a of the crack 141 extending in a stripe shape in the [1-100] direction.
  • the semiconductor laser element layer 112 grows while forming a (11-22) plane extending in the [11-2-5] direction (C2 direction).
  • the (11-22) plane of the semiconductor laser element layer 112 is formed as the light emitting surface 260 a of the nitride-based semiconductor laser element 260.
  • the crystal grows while forming a (000-1) facet 260c extending in the direction.
  • the current blocking layer 118 (see FIG. 3) and the p-side electrode 119 are formed on the semiconductor laser element layer 112.
  • the n-side electrode 120 is formed on the back surface of the n-type GaN substrate 261 using a vacuum evaporation method.
  • the position at which a predetermined resonator end face is to be formed extends from the surface (upper surface) of the semiconductor laser element layer 112 to the n-type GaN substrate 261 (arrow C1 direction).
  • a groove 162 having a substantially ( ⁇ 1-12-2) plane on one side surface of the semiconductor laser element layer 112 is formed.
  • the substantially ( ⁇ 1-12-2) surface, which is one side surface of the groove 162 is easily formed as the light reflecting surface 260 b of the nitride-based semiconductor laser element 260.
  • the groove 162 is formed so as to extend in the [1-100] direction (B direction) substantially parallel to the direction in which the crack 141 extends when viewed in plan.
  • a scribe groove 263 is formed in the crack 141 and the groove portion 162 in parallel with the groove portion 162 by laser scribe or mechanical scribe.
  • the wafer is separated at the position of the scribe groove 263 as shown in FIG.
  • the groove 162 of the n-type GaN substrate 261 becomes a stepped portion 260d formed under the light reflecting surface 260b after the element is divided.
  • the nitride semiconductor laser device 260 according to the thirteenth embodiment shown in FIG. 43 is formed by dividing the device along the resonator direction (A direction in FIG. 43) into chips.
  • the semiconductor laser device is manufactured in terms of the manufacturing process.
  • the light emitting surface 260a composed of the (11-22) plane can be formed so as to take over the inner side surface 141a of the crack 141 formed in the n-type GaN substrate 261 simultaneously with the crystal growth of the layer 112.
  • the (11-22) plane having no cleavage property is used as the resonator plane, the light emitting surface 260a can be formed without using an etching process.
  • the flatness of the growth layer surface (main surface) can be improved by forming the light emitting surface 260a composed of the (11-22) plane by crystal growth.
  • the thickness is smaller on the n-type GaN substrate 261 (see FIG. 44) than the thickness of the thirteenth embodiment (about 3 to about 4 ⁇ m).
  • a base layer 140 having a thickness about the critical thickness is grown.
  • a tensile stress R is generated in the underlayer 140 by the same action as in the thirteenth embodiment.
  • the scribe flaw 280 is also divided in the depth direction (direction perpendicular to the paper surface of FIG. 45).
  • an inner side surface 281 a (shown by a broken line in FIG. 46) reaching the vicinity of the interface between the foundation layer 140 and the n-type GaN substrate 261 is formed in the crack 281.
  • the inner side surface 281a is formed substantially perpendicular to the main surface made of the (11-2-5) plane of the n-type GaN substrate 261.
  • the inner side surface 281a is an example of the “inner side surface of the recess” in the present invention.
  • the semiconductor laser element layer 112 has a predetermined direction with respect to the [11-2-5] direction.
  • the crystal grows while forming a (000-1) facet 260c (see FIG. 44) extending in a direction inclined by an angle (about 57 °).
  • the inner side surface 281b is an example of the “inner side surface of the recess” in the present invention.
  • the remaining element structure and manufacturing process of the nitride-based semiconductor laser element 260 (see FIG. 44) in the modification of the thirteenth embodiment are the same as those in the thirteenth embodiment.
  • the base layer 140 is formed on the n-type GaN substrate 261 with a thickness of about the critical thickness when the crack 281 is formed, and then the base layer 140 is formed.
  • the scribe flaws 280 having a broken line shape (approximately 40 ⁇ m intervals) extending in the B direction at equal intervals in the A direction
  • the base layer 140 is parallel to the B direction with the scribe flaw 280 having a broken line as a starting point.
  • cracks 281 are formed at equal intervals in the resonator direction.
  • nitride semiconductor laser element 260 see FIG. 29
  • the remaining effects of the modification of the thirteenth embodiment are similar to those of the aforementioned thirteenth embodiment.
  • one end in the resonator direction (direction A) (the end of the light emitting surface 300a).
  • a step portion 311a is formed on the surface.
  • a semiconductor laser element layer 312 having a thickness of about 3.1 ⁇ m is formed on an n-type GaN substrate 311 having a thickness of about 100 ⁇ m.
  • the semiconductor laser element layer 312 has a resonator length of about 1500 ⁇ m, and the n-type GaN substrate 311 is formed at both ends of the resonator direction (A direction) which is the [0001] direction.
  • a light emitting surface 300a and a light reflecting surface 300b that are substantially perpendicular to the main surface are formed.
  • the n-type GaN substrate 311 and the semiconductor laser element layer 312 are examples of the “substrate” and the “nitride-based semiconductor layer” of the present invention, respectively, and the light emission surface 300a is the “first side surface” of the present invention. And “crystal growth facet”.
  • the semiconductor laser element layer 312 is formed on the main surface made of the (1-100) plane of the n-type GaN substrate 311. Further, the step portion 311 a of the n-type GaN substrate 311 has an end surface 311 b composed of a (000-1) plane substantially perpendicular to the main surface of the n-type GaN substrate 311. As shown in FIG. 48, the light emitting surface 300a of the semiconductor laser element layer 312 is composed of (000-1) facets formed when the crystal is grown so as to take over the end surface 311b of the n-type GaN substrate 311. ing. Further, the light reflecting surface 300b of the semiconductor laser element layer 312 is constituted by a (0001) plane which is an end surface perpendicular to the [0001] direction (A1 direction in FIG. 48).
  • the semiconductor laser element layer 312 has an n-type cladding layer 313 made of AlGaN having a thickness of about 3 ⁇ m and a thickness of about 75 nm in order from the side closer to the upper surface of the n-type GaN substrate 311. And an active layer 314 in which three quantum well layers made of InGaN and three barrier layers made of GaN are alternately stacked. Further, as shown in FIG. 47, on the active layer 314, a flat portion having a thickness of about 0.05 ⁇ m and a protrusion protruding upward (C2 direction) from a substantially central portion of the flat portion are formed with a thickness of about 1 ⁇ m.
  • a p-type cladding layer 315 made of AlGaN having a convex portion having a thickness is formed.
  • a p-type contact layer 316 made of undoped In 0.07 Ga 0.93 N having a thickness of about 3 nm is formed on the convex portion of the p-type cladding layer 315.
  • the ridge 331 of the nitride-based semiconductor laser device 300 is configured by the convex portion of the p-type cladding layer 315 and the p-type contact layer 316.
  • n-type cladding layer 313, the active layer 314, the quantum well layer, the barrier layer, the p-type cladding layer 315, and the p-type contact layer 316 are examples of the “nitride-based semiconductor layer” in the present invention.
  • SiO having a thickness of about 0.1 ⁇ m so as to cover the upper surface of the flat portion other than the convex portion of the p-type cladding layer 315 of the semiconductor laser element layer 312 and both side surfaces of the ridge 331.
  • a current blocking layer 317 made of 2 is formed.
  • the region closer to the upper surface of the p-type cladding layer 315 is about 5 nm.
  • a p-side electrode 318 made of a Pt layer having a thickness of approximately 100 nm, a Pd layer having a thickness of approximately 100 nm, and an Au layer having a thickness of approximately 150 nm is formed.
  • the p-side electrode 318 is formed so as to cover the upper surface of the current blocking layer 317.
  • a contact layer having a smaller band gap than that of the p-type cladding layer 315 may be formed between the p-type cladding layer 315 and the p-side electrode 318.
  • an Al layer having a thickness of about 10 nm and a Pt layer having a thickness of about 20 nm are sequentially formed from the side closer to the n-type GaN substrate 311.
  • An n-side electrode 319 made of an Au layer having a thickness of about 300 nm is formed.
  • the groove 320 has an inner side surface 320a composed of a (000-1) plane substantially perpendicular to the (1-100) plane of the n-type GaN substrate 311. Then, an inner side surface 320b composed of a (0001) plane substantially perpendicular to the (1-100) plane of the n-type GaN substrate 311 is formed.
  • the groove 320, the inner side surface 320a, and the inner side surface 320b are examples of the “concave portion”, “one inner side surface of the concave portion”, and “the other inner side surface of the concave portion” of the present invention, respectively.
  • FIG. 49 shows a cross-sectional structure along the resonator direction of the semiconductor laser element layer 312 where the p-type contact layer 316 (see FIG. 47) is not formed.
  • the semiconductor laser device layer 312 when the semiconductor laser device layer 312 is grown on the n-type GaN substrate 311, (000-1) of the groove 320 extending in the [11-20] direction.
  • the semiconductor laser element layer 312 forms a (000-1) plane extending in the [1-100] direction (C2 direction) so as to take over the (000-1) plane of the groove 320 on the inner side surface 320a composed of a plane. Crystal grows.
  • the (000-1) plane of the semiconductor laser element layer 312 is formed as the light emitting surface 300 a in the nitride-based semiconductor laser element 300.
  • the semiconductor laser element layer 312 has a predetermined angle with respect to the [1-100] direction.
  • the crystal grows while forming a (1-101) facet 300c extending in an inclined direction.
  • the facet 300c is an example of the “second aspect” and “crystal growth facet” in the present invention. Thereby, the facet 300c is formed so as to form an obtuse angle with respect to the upper surface (main surface) of the semiconductor laser element layer 312.
  • p-type annealing treatment is performed under a temperature condition of about 800 ° C. in a nitrogen gas atmosphere.
  • a ridge 331 is formed on the upper surface of the p-type contact layer 316, and then the upper surface of the flat portion other than the convex portion of the p-type cladding layer 315 and both side surfaces of the ridge 331 are covered.
  • a current blocking layer 317 is formed on the substrate.
  • a p-side electrode 318 is formed on the current blocking layer 317 and on the p-type contact layer 316 where the current blocking layer 317 is not formed.
  • 50 shows a cross-sectional structure along the cavity direction of the semiconductor laser element at the position where the p-type contact layer 316 is formed.
  • the n-side electrode is formed on the back surface of the n-type GaN substrate 311. 319 is formed.
  • a laser scriber or a mechanical scriber is used to form a position corresponding to the (000-1) semiconductor end face on the back surface of the n-side electrode 319 and a position where a predetermined (0001) plane is to be formed.
  • a linear scribe groove 321 is formed so as to extend parallel to the groove 320 of the n-type GaN substrate 311 (direction B in FIG. 47).
  • the wafer is cleaved at the position of the scribe groove 321 by applying a load with the back surface of the n-type GaN substrate 311 as a fulcrum so that the front surface of the wafer opens.
  • the (0001) plane of the semiconductor laser element layer 312 is formed as the light reflecting surface 300 b in the nitride-based semiconductor laser element 300.
  • the n-type GaN substrate 311 in the region corresponding to the groove 320 is divided along a cleavage line 950 that connects the groove 320 and the scribe groove 321.
  • the groove part 320 of the n-type GaN substrate 311 becomes a step part 311a formed in the lower part of the light emitting surface 300a after the element division.
  • a semiconductor laser device 300 is formed.
  • the growth rate at which the (000-1) plane starting from the inner side surface 320a of the groove 320 is formed is slower than the growth rate at which the upper surface of the growth layer (the main surface of the semiconductor laser element layer 312) grows. Therefore, the upper surface (main surface) of the growth layer grows while maintaining flatness.
  • a surface with a slow growth rate such as the (000-1) plane has a low surface energy
  • a surface with a high growth rate such as the (1-100) plane has a high surface energy. Since the surface during crystal growth is more stable when the surface energy is small, when performing crystal growth with only the (1-100) plane as the growth plane, the surface energy is smaller than that of the (1-100) plane ( Surfaces other than the (1-100) plane are likely to appear. As a result, the flatness of the growth surface (main surface) tends to be impaired.
  • the (1-100) plane is grown while forming the (000-1) plane having a small surface energy, crystal growth is performed using only the (1-100) plane as the growth plane.
  • the surface energy of the growth surface can be reduced. This is thought to improve the flatness of the growth surface. From the above consideration, the flatness of the surface of the semiconductor laser element layer 312 having the active layer 314 is further improved as compared with the growth layer surface of the semiconductor laser element layer 312 when the (000-1) end face is not formed. be able to.
  • the semiconductor laser device layer 312 having the light emitting surface 300a having the (000-1) plane starting from the inner side surface 320a of the groove 320 is provided, thereby providing not only the upper surface of the growth layer but also the light emitting surface 300a. Can also be formed as a flat end face made of the (000-1) plane. Therefore, if the method for forming a nitride-based semiconductor layer according to the present invention is applied to a method for forming a semiconductor laser device, the semiconductor laser device layer 312 having a resonator end face composed of a (000-1) plane without using a cleavage step.
  • the (active layer 314) can be formed.
  • the step of forming the semiconductor laser device layer 312 is performed in the groove portion 320 in a region facing the light emitting surface 300a including the (000-1) plane.
  • the upper surface of the growth layer semiconductor Since the growth rate at which the facet 300c starting from the inner side surface 320b of the groove 320 is formed is slower than the growth rate at which the main surface of the laser element layer 312 grows, the upper surface (main surface) of the growth layer has flatness. Grow while keeping.
  • the inner surface 320a of the groove 320 includes the (000-1) plane, so that (000 ⁇ 1)
  • the (000-1) plane of the semiconductor laser element layer 312 is taken over the (000-1) plane of the inner side surface 320a of the groove 320. Therefore, the light emitting surface 300a composed of the (000-1) plane can be easily formed on the n-type GaN substrate 311.
  • the light emitting surface 300a and the facet 300c of the semiconductor laser device layer 312 are formed from the facets formed during crystal growth of the semiconductor laser device layer 312.
  • two types of facets (end faces) that is, the light emitting surface 300a and the facet 300c can be formed simultaneously with the crystal growth of the semiconductor laser element layer 312.
  • the facet 300c is formed of the (1-101) plane, whereby the (1-101) plane is formed on the n-type GaN substrate 311.
  • the (1-101) facet 300c is formed on the n-type GaN substrate 311 as compared with the upper surface (main surface) of the growth layer of the semiconductor laser element layer 312 in the case of forming a side surface (end surface) whose surface orientation is significantly different from that of the surface.
  • the main surface (upper surface) of the growth layer can be surely flat.
  • the (1-101) plane is a plane equivalent to the (10-11) plane which is an example of the ⁇ A + B, A, -2A-B, 2A + B ⁇ plane.
  • the reason why the growth surface can be formed to have flatness as described above is that the growth speed is slower than the (1-100) plane ⁇ A + B while the (1-100) plane is grown as the main surface.
  • A, ⁇ 2A ⁇ B, 2A + B ⁇ are grown as side surfaces, the surface energy of the growth surface can be reduced, and the flatness of the (1-100) plane that is the main surface is improved. Conceivable.
  • the (1-101) facet 300c has a slower growth rate than the main surface of the semiconductor laser element layer 312, the facet 300c can be easily formed by crystal growth.
  • the substrate is configured to be an n-type GaN substrate 311 made of a nitride-based semiconductor such as GaN.
  • a semiconductor laser element layer 312 having a light emitting surface 300a composed of a (000-1) plane and a (1-101) facet 300c is obtained by using crystal growth of the semiconductor laser element layer 312 on the n-type GaN substrate 311 It can be formed easily.
  • the light emitting surface 300a of the semiconductor laser device layer 312 is set to the main surface ((1-100) surface) of the n-type GaN substrate 311.
  • the semiconductor laser element layer 312 active layer 3114 having the cavity end face composed of the light emitting surface 300a without using a cleavage step.
  • the semiconductor laser device layer 312 is formed on the n-type GaN substrate 311 having the main surface composed of the nonpolar plane ((1-100) plane). By doing so, an internal electric field such as a piezoelectric field or spontaneous polarization generated in the semiconductor element layer (active layer 314) can be further reduced. As a result, the nitride-based semiconductor laser device 300 with improved laser light emission efficiency can be formed.
  • the nitride semiconductor laser device 350 has a manufacturing process after an underlayer 352 is formed on an n-type GaN substrate 351, unlike the fourteenth embodiment. A case where the semiconductor laser element layer 312 is formed will be described.
  • the n-type GaN substrate 351 is an example of the “underlying substrate” in the present invention.
  • a step portion 351a is formed on the surface.
  • a semiconductor laser element layer 312 having a structure similar to that of the fourteenth embodiment is formed on an n-type GaN substrate 351 having a main surface made of a (1-100) plane.
  • the semiconductor laser element layer 312 has a resonator length of about 1500 ⁇ m, and is substantially perpendicular to the main surface of the n-type GaN substrate 351 at both end portions in the resonator direction (A direction) which is the [0001] direction.
  • a light emitting surface 350a and a light reflecting surface 350b are respectively formed.
  • the light emitting surface 350a is an example of the “first side surface” and the “crystal growth facet” in the present invention.
  • the base layer 352 is formed. Specifically, as shown in FIG. 52, an underlayer 352 made of AlGaN having a thickness of about 3 to about 4 ⁇ m is grown on an n-type GaN substrate 351. At this time, a crack 353 is formed in the base layer 352 due to a difference in lattice constant in the [0001] direction between the n-type GaN substrate 351 and the base layer 352.
  • the crack 353 is striped along the [11-20] direction substantially orthogonal to the [0001] direction of the n-type GaN substrate 351. Is formed to extend.
  • the crack 353 is an example of the “concave portion” in the present invention.
  • the crack 353 when the crack 353 is formed in the base layer 352, the crack 353 includes the (000-1) plane of the AlGaN layer and the (1-100) of the upper surface of the n-type GaN substrate 351. ) An inner surface 353a reaching the vicinity of the surface is formed.
  • the inner side surface 353a is formed substantially perpendicular to the main surface made of the (1-100) plane of the n-type GaN substrate 351.
  • the inner side surface 353a is an example of “one inner side surface of the recess” in the present invention.
  • FIG. 52 shows a cross-sectional structure along the resonator direction (A direction) of the semiconductor laser element layer 312 where the p-type contact layer 316 (see FIG. 51) is not formed.
  • the semiconductor laser element layer 312 when the semiconductor laser element layer 312 is grown on the base layer 352, the (000-1) plane of the crack 353 extending in a stripe shape in the B direction is included.
  • the semiconductor laser element layer 312 grows while forming a (000-1) plane extending in the [1-100] direction (C2 direction) so as to take over the (000-1) plane of the crack 353.
  • the (000-1) plane of the semiconductor laser element layer 312 is formed as the light emitting surface 350 a of the pair of resonator end faces in the nitride-based semiconductor laser element 350.
  • the semiconductor laser element layer 312 extends in a direction inclined by a predetermined angle with respect to the [1-100] direction (C2 direction).
  • C2 direction the [1-100] direction
  • (1-101) Crystal growth is performed while forming the facet 350c.
  • the facet 350c is an example of the “second side surface” and “crystal growth facet” in the present invention
  • the inner side surface 353b is an example of “the other inner side surface of the recess” in the present invention.
  • facet 350c is formed so as to form an obtuse angle with respect to the upper surface (main surface) of semiconductor laser element layer 312.
  • n-side electrode 319 has a n-side electrode 319 at a position corresponding to the (000-1) semiconductor end face and a position where a predetermined (0001) plane is desired to be formed by laser scribe or mechanical scribe.
  • a linear scribe groove 354 extending in parallel with the crack 353 of the type GaN substrate 351 is formed. In this state, as shown in FIG.
  • the wafer is cleaved at the position of the scribe groove 354 by applying a load with the back surface of the n-type GaN substrate 351 as a fulcrum so that the front surface (upper surface) of the wafer opens.
  • the (0001) plane of the semiconductor laser element layer 312 is formed as the light reflecting surface 350 b of the nitride-based semiconductor laser element 350.
  • the n-type GaN substrate 351 in the region corresponding to the crack 353 is divided along a cleavage line 950 connecting the crack 353 and the scribe groove 354. As shown in FIG. 51, the crack 353 of the n-type GaN substrate 351 becomes a stepped portion 351a formed in the lower portion of the light emitting surface 350a after the element division.
  • the device is divided into chips along the resonator direction (direction A in FIG. 51), thereby forming a nitride using the nitride-based semiconductor layer forming method according to the fifteenth embodiment shown in FIG.
  • a semiconductor laser device 350 is formed.
  • the base layer 352 made of AlGaN is formed on the n-type GaN substrate 351 as described above, and the lattice constant c 1 of the n-type GaN substrate 351 is formed.
  • the lattice constant c 2 of the base layer 352 have a relationship of c 1 > c 2 , so that when the base layer 352 is formed on the n-type GaN substrate 351, [ Since the lattice constant c 2 in the [0001] direction is smaller than the lattice constant c 1 in the [0001] direction of the n-type GaN substrate 351 (c 1 > c 2 ), an attempt is made to match the lattice constant c 1 of the n-type GaN substrate 351. A tensile stress is generated inside the underlayer 352.
  • the underlayer 352 when the thickness of the underlayer 352 is equal to or greater than a predetermined thickness, the underlayer 352 does not endure the tensile stress and a crack 353 is formed along the (000-1) plane.
  • the inner surface (the (000-1) plane) serving as a reference for forming the light emitting surface 350a ((000-1) plane) of the semiconductor laser element layer 312 on the base layer 352 during crystal growth.
  • the inner side surface 353a) of the crack 353 can be easily formed in the base layer 352.
  • the step of forming the (000-1) plane substantially perpendicular to the main surface made of the (1-100) plane of the n-type GaN substrate 351 is included.
  • the semiconductor laser element layer 312 is formed on the main surface of the n-type GaN substrate 351 by including a step of forming a crack 353 (inner side surface 353a including the (000-1) plane) accompanying the lattice constant difference in the base layer 352.
  • a light emitting surface 350a composed of a (000-1) surface so as to take over the inner surface 353a using the inner surface 353a ((000-1) surface) of the crack 353 formed in the base layer 352.
  • the semiconductor laser element layer 312 having the above can be easily formed.
  • the step of forming the (000-1) plane substantially perpendicular to the main surface of the n-type GaN substrate 351 includes forming the n-type By including the step of forming the inner side surface 353a including the (000-1) plane formed substantially parallel to the (0001) plane substantially perpendicular to the main surface of the GaN substrate 351, the n-type GaN
  • the semiconductor laser element layer 312 is formed on the substrate 351, the light on the (000-1) plane is taken over by the inner surface 353a formed of the (000-1) plane formed on the base layer 352 due to the lattice constant difference.
  • the semiconductor laser element layer 312 having the emission surface 350a can be easily formed.
  • the remaining effects of the fifteenth embodiment are similar to those of the aforementioned fourteenth embodiment.
  • the nitride-based semiconductor laser device 360 formed by using the method for forming a nitride-based semiconductor layer according to the sixteenth embodiment differs from the fifteenth embodiment in that (11-2 -5)
  • the case where the semiconductor laser element layer 312 is formed after forming the base layer 362 on the n-type GaN substrate 361 using the n-type GaN substrate 361 having the main surface composed of the plane will be described.
  • the n-type GaN substrate 361 is an example of the “underlying substrate” in the present invention.
  • the semiconductor laser element layer 312 is formed on the main surface made of the substantially (11-2-5) plane of the n-type GaN substrate 361 via the base layer 362. Further, the stepped portion 161 a of the n-type GaN substrate 361 has an end surface 361 b composed of a (11-22) plane substantially perpendicular to the main surface of the n-type GaN substrate 361. As shown in FIG. 54, the light emitting surface 360a of the semiconductor laser element layer 312 is composed of (11-22) facets formed when the crystal is grown so as to take over the end surface 361b of the n-type GaN substrate 361. ing.
  • the light reflecting surface 360b of the semiconductor laser element layer 312 is constituted by a ( ⁇ 1-12-2) plane which is an end surface perpendicular to the [11-22] direction (A2 direction in FIG. 54).
  • the light emitting surface 360a is an example of the “first side surface” and the “crystal growth facet” in the present invention.
  • the remaining structure of the nitride semiconductor laser element 360 formed by using the formation method according to the sixteenth embodiment is the same as that of the fifteenth embodiment.
  • an underlying layer 362 made of AlGaN having a thickness of about 3 to about 4 ⁇ m is grown on the n-type GaN substrate 361 by the same manufacturing process as in the fifteenth embodiment. Note that since the lattice constant c 2 of the base layer 362 is smaller than the lattice constant c 1 of the n-type GaN substrate 361 (c 1 > c 2 ), the base layer 352 has cracks 363 as shown in FIG. Is formed.
  • the difference in the c-axis lattice constant between GaN and AlGaN is larger than the difference in the a-axis lattice constant between GaN and AlGaN, so that the crack 363 has the (0001) plane and the n-type GaN substrate 361. Are formed in stripes along the [1-100] direction parallel to the (11-2-5) plane of the main surface.
  • the n-type cladding layer 313, the active layer 314, the p-type cladding layer 315, and the p-type contact layer 316 are formed on the base layer 362 by the same manufacturing process as in the fifteenth embodiment. ) Are sequentially stacked to form the semiconductor laser element layer 312.
  • the semiconductor laser element layer 312 when the semiconductor laser element layer 312 is grown on the base layer 362, on the inner side surface 363a of the crack 363 extending in a stripe shape in the [1-100] direction.
  • the semiconductor laser element layer 312 grows while forming a (11-22) plane extending in the [11-2-5] direction (C2 direction).
  • the (11-22) plane of the semiconductor laser element layer 312 is formed as the light emitting surface 360a of the nitride-based semiconductor laser element 360.
  • the semiconductor laser element layer 312 is inclined at a predetermined angle with respect to the [11-2-5] direction (C2 direction).
  • the crystal grows while forming a (000-1) facet 360c extending in the direction.
  • the facet 360c is an example of the “second side surface” and the “crystal growth facet” in the present invention
  • the crack 363 is an example of the “concave portion”.
  • the inner side surface 363a and the inner side surface 363b are examples of “one inner side surface of the recess” and “the other inner side surface of the recess” in the present invention, respectively.
  • the facet 360c is formed so as to form an obtuse angle with respect to the upper surface (main surface) of the semiconductor laser element layer 312.
  • the current blocking layer 317 and the p-side electrode 318 are formed on the semiconductor laser element layer 312 as shown in FIG. 55 by the same manufacturing process as in the fifteenth embodiment. Further, as shown in FIG. 55, after the back surface of the n-type GaN substrate 361 is polished so that the thickness of the n-type GaN substrate 361 becomes about 100 ⁇ m, the back surface of the n-type GaN substrate 361 is used by vacuum evaporation. An n-side electrode 319 is formed on the n-type GaN substrate 361 so as to be in contact therewith.
  • the position at which a predetermined resonator end face is to be formed extends from the surface (upper surface) of the semiconductor laser element layer 312 to the n-type GaN substrate 361 (in the direction of arrow C1). ) Is subjected to dry etching to form a groove portion 364 having a substantially ( ⁇ 1-12-2) plane on one side surface of the semiconductor laser element layer 312. As a result, a substantially ( ⁇ 1-12-2) surface, which is one side surface of the groove 364, is formed as the light reflecting surface 360 b in the nitride-based semiconductor laser device 360.
  • a linear scribe groove 365 is formed by laser scribe or mechanical scribe so as to extend parallel to the groove 364 of the n-type GaN substrate 361 (in a direction perpendicular to the paper surface of FIG. 55). In this state, as shown in FIG.
  • the wafer is separated at the position of the scribe groove 365 by applying a load with the back surface of the n-type GaN substrate 361 as a fulcrum so that the front surface (upper surface) of the wafer opens.
  • the n-type GaN substrate 361 in the region corresponding to the crack 363 is divided along a cleavage line 950 connecting the crack 363 and the scribe groove 365.
  • the crack 363 of the n-type GaN substrate 361 becomes a stepped portion 161a formed under the light emitting surface 360a after the element is divided.
  • the nitride semiconductor laser device 360 according to the sixteenth embodiment shown in FIG. 54 is formed by dividing the device along the resonator direction (direction A in FIG. 54) into chips.
  • the step of forming the semiconductor laser device layer 312 is performed in a region facing the light emitting surface 360a composed of the (11-22) plane.
  • the semiconductor laser element layer 312 is crystal-grown on the n-type GaN substrate 361 by including the step of forming the semiconductor laser element layer 312 having the facet 360c starting from the inner side surface 363b of the crack 363, Since the growth rate at which the facet 360c starting from the inner surface 363b of the crack 363 is formed is slower than the growth rate at which the upper surface of the growth layer (the main surface of the semiconductor laser element layer 312) grows, the upper surface ( The main surface) grows while maintaining flatness.
  • the (000-1) plane is formed on the n-type GaN substrate 361 by configuring the facet 360c to have the (000-1) plane.
  • the (000-1) facet 360c is formed on the n-type GaN substrate 361 as compared with the upper surface (main surface) of the growth layer of the semiconductor laser element layer 312 when the side surface (end surface) having a greatly different plane orientation is formed. In this case, the main surface (upper surface) of the growth layer can be surely flat. Further, since the facet 360c has a growth rate slower than that of the main surface of the semiconductor laser element layer 312, the facet 360c can be easily formed by crystal growth.
  • the light emitting surface 360a of the semiconductor laser device layer 312 is substantially perpendicular to the (11-2-5) plane of the n-type GaN substrate 361. With this configuration, it is possible to easily form the semiconductor laser element layer 312 (active layer 314) having the cavity end face made of the light emitting surface 360a without using a cleavage step.
  • FIG. 56 is a cross-sectional view for explaining the structure of a light-emitting diode chip formed by using the forming method according to the seventeenth embodiment of the present invention.
  • an n-type GaN substrate 411 having a main surface made of (1-10-2) plane is used in the light-emitting diode chip 400 formed by using the forming method according to the seventeenth embodiment.
  • the light emitting element layer 422 is formed after forming the crack 431 extending in a stripe shape in the [11-20] direction of the n-type GaN substrate 411 (direction perpendicular to the paper surface of FIG. 56) on the base layer 430 on the main surface Will be described.
  • the n-type GaN substrate 411 is an example of the “underlying substrate” in the present invention.
  • the underlayer 430 made of Al 0.05 Ga 0.95 N has the same operation as that of the second embodiment.
  • the [11-20] direction (direction perpendicular to the paper surface of FIG. 56) parallel to the (0001) plane of the base layer 430 and the (1-10-2) plane of the main surface of the n-type GaN substrate 411
  • a crack 431 extending in a stripe shape is formed.
  • a light emitting element layer 422 is formed by sequentially laminating a light emitting layer 424 made of MQW in which a barrier layer made of 9 In 0.1 N is laminated, and a p-type cladding layer 425.
  • the light emitting element layer 422 is grown on the n-type GaN substrate 411, the light emitting element layer 422 is formed on the inner surface 431a of the crack 431 extending in a stripe shape in the [11-20] direction.
  • the crystal grows while forming a (000-1) facet 422c extending in a direction inclined by a predetermined angle with respect to the [1-10-2] direction (C2 direction).
  • the light emitting element layer 422 is in a direction inclined by a predetermined angle with respect to the [1-10-2] direction (C2 direction) of the n-type GaN substrate 411.
  • the crystal grows while forming the extended (1-101) facet 422d.
  • the facet 422c is an example of the “first side face” and “crystal growth facet” in the present invention
  • the facet 422d is an example of the “second side face” and “crystal growth facet” in the present invention.
  • the remaining manufacturing process according to the seventeenth embodiment is the same as that of the second embodiment.
  • the light emitting diode chip 400 using the forming method according to the seventeenth embodiment shown in FIG. 56 is formed.
  • the effects in the manufacturing process of the light-emitting diode chip 400 according to the seventeenth embodiment are the same as those in the sixth embodiment.
  • the light-emitting element layer (light-emitting element layer 12 and the like) is formed of a nitride-based semiconductor layer such as AlGaN or InGaN are shown.
  • the present invention is not limited to this, and the light emitting element layer may be formed of a nitride semiconductor layer having a wurtzite structure made of AlN, InN, BN, TlN, and mixed crystals thereof.
  • the semiconductor laser element layer is shown as being formed of a nitride-based semiconductor element layer such as AlGaN or InGaN.
  • the semiconductor laser element layer may be formed of a nitride semiconductor element layer having a wurtzite structure made of AlN, InN, BN, TlN, or a mixed crystal thereof.
  • the light-emitting element layer 12 is crystal-grown after the groove 21 is formed on the main surface composed of the a-plane ((11-20) plane) of the n-type GaN substrate.
  • the present invention is not limited to this.
  • a groove (concave portion) is formed on a main surface perpendicular to the (000 ⁇ 1) plane of an n-type GaN substrate such as an m-plane ((1-100) plane).
  • a light emitting element layer may be formed above.
  • the crack 51 is spontaneously formed in the underlayer 50 using the lattice constant difference between the n-type GaN substrate 81 and the underlayer 50 is used.
  • the present invention is not limited to this, as in the third embodiment, a crack in which the generation position of a crack is controlled by forming a broken-line-shaped scribe flaw on the underlayer on the n-type GaN substrate is shown. You may make it form.
  • a GaN substrate is used as a substrate.
  • the present invention is not limited to this.
  • an r-plane ((1-102) plane) sapphire substrate on which a nitride-based semiconductor whose main surface is an a-plane ((11-20) plane) is grown Alternatively, an a-plane SiC substrate or an m-plane SiC substrate on which a nitride semiconductor having an m-plane ((1-100) plane) as a main surface is grown in advance may be used. May also be used such as LiAlO 2 substrate or LiGaO 2 substrate previously grown non-polar nitride-based semiconductor described above.
  • an n-type GaN substrate is used as a base substrate.
  • an underlayer made of AlGaN is formed on an n-type GaN substrate.
  • the present invention is not limited to this, and an InGaN substrate is used as the undersubstrate, and the InGaN substrate is made of GaN or AlGaN.
  • An underlayer may be formed.
  • the difference in lattice constant between the n-type GaN substrate and the underlayer is utilized.
  • both ends of the underlayer in the B direction (corresponding to the end of the n-type GaN substrate in the B direction) Scribe flaws may be formed only in the region where the scribe is performed. Even if comprised in this way, the crack extended in a B direction can be introduce
  • the scribe flaws 70 for introducing cracks are formed in the underlayer 50 in the shape of broken lines (interval of about 50 ⁇ m) is shown, but the present invention is not limited to this. Scribe flaws may be formed at both ends of the formation 50 in the B direction (see FIG. 12) (regions corresponding to the ends of the n-type GaN substrate 61). Even if comprised in this way, the crack extended in a B direction can be introduce
  • the semiconductor laser device layer 12 is formed on the main surface made of the m-plane ((1-100) plane) of the n-type GaN substrate.
  • the present invention is not limited to this.
  • a surface perpendicular to the (000 ⁇ 1) plane of the n-type GaN substrate such as the a plane ((11-20) plane) is formed when the semiconductor laser element layer is formed.
  • the main surface may be used.
  • cracks are spontaneously generated in the underlayer using the lattice constant difference between the n-type GaN substrate and the underlayer.
  • the present invention is not limited to this, and, similarly to the modified example of the thirteenth embodiment, by forming scribe scratches in the form of broken lines on the underlayer on the n-type GaN substrate. A crack whose generation position is controlled may be formed.
  • the (000-1) surface of the two facets formed when the semiconductor laser device layer 112 is formed is used as the reflecting surface (180c).
  • the present invention is not limited to this, and as in the modified example of the eighth embodiment, a surface emitting nitride semiconductor is used with the (11-22) facet of the semiconductor laser element layer 112 as a reflective surface.
  • a laser element may be formed.
  • the (1-101) end surface of the semiconductor laser device layer 112 is a light emitting surface 240a
  • the ( ⁇ 110-1) end surface is a light reflecting surface 240b.
  • the present invention is not limited to this, and the ( ⁇ 110-1) end surface may be a light emitting surface and the (1-101) end surface may be a light reflecting surface.
  • the (11-22) end face of the semiconductor laser element layer is used as a light emitting face, and the (-1-12-2) end face is reflected by light.
  • the (1-12-2) end surface may be a light emitting surface and the (11-22) end surface may be a light reflecting surface.
  • Scribe flaws may be formed on both end portions of the base layer 140 in the B direction (see FIG. 32) (regions corresponding to the end portions of the n-type GaN substrate 261). Even if comprised in this way, the crack extended in a B direction can be introduce
  • the example in which the semiconductor laser device layer is formed on the main surface consisting of the m-plane of the n-type GaN substrate has been described.
  • a surface perpendicular to the (000 ⁇ 1) plane of the n-type GaN substrate such as the a-plane ((11-20) plane) may be used as the main surface for forming the semiconductor laser element layer. .
  • the (000-1) end surface of the semiconductor laser device layer 312 is used as the light emitting surface, and the (0001) end surface is used as the light reflecting surface.
  • the present invention is not limited to this, and the (0001) end face may be used as a light emitting face and the (000-1) end face may be used as a light reflecting face.
  • cracks are spontaneously formed in the underlayer using the lattice constant difference between the n-type GaN substrate and the underlayer.
  • the present invention is not limited to this, and both end portions of the base layer 352 (see FIG. 52) in the [11-20] direction (ends of the n-type GaN substrate 351 in the [11-20] direction are shown. Scribe scratches may be formed only in the area corresponding to the part. Even with this configuration, it is possible to introduce cracks extending in the [11-20] direction starting from scribe scratches at both ends.
  • a crack 431 in which the crack generation position is controlled may be formed by forming a broken-line-shaped scribe flaw on the base layer 430 on the n-type GaN substrate 411.
  • scribe scratches may be formed only at both end portions of the base layer 430 in the [11-20] direction (regions corresponding to the end portions of the n-type GaN substrate 411 in the [11-20] direction). Even if comprised in this way, the crack 431 extended in a B direction can be introduce
  • an upper cladding layer having a ridge is formed on a flat active layer, and a dielectric block layer is formed on the side surface of the ridge.
  • a laser is formed
  • the present invention is not limited to this, and a ridge waveguide semiconductor laser having a semiconductor block layer, a buried heterostructure (BH) semiconductor laser, or a flat upper cladding layer is used.
  • a gain waveguide type semiconductor laser element in which a current blocking layer having a stripe-shaped opening is formed may be formed.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

　製造プロセスが複雑になるのを抑制するとともに発光層からの光の取り出し効率を向上させることが可能で、かつ、半導体層の平坦性をより向上させることが可能な窒化物系半導体発光ダイオードが得られる。この窒化物系半導体発光ダイオード（３０）は、主表面に凹部（２１）が形成された基板（１１）と、主表面上に、発光層（１４）を有するとともに凹部の一方の内側面（２１ａ）を起点として形成される（０００－１）面からなる第１側面（１２ａ）と、発光層を挟んで第１側面とは反対側の領域に、凹部の他方の内側面（２１ｂ）を起点として形成される第２側面（１２ｂ）とを含む窒化物系半導体層（１２）とを備える。

Description

窒化物系半導体発光ダイオード、窒化物系半導体レーザ素子およびそれらの製造方法ならびに窒化物系半導体層の形成方法
　本発明は、窒化物系半導体発光ダイオード、窒化物系半導体レーザ素子およびそれらの製造方法ならびに窒化物系半導体層の形成方法に関する。
　従来、窒化ガリウムなどの窒化物系材料からなる発光ダイオード（ＬＥＤ）が実用化されている。そして、近年、ＧａＮ基板の極性面（（０００１）面）上に形成した発光素子では、大きなピエゾ電界の影響により発光効率が低下することを考慮して、ＧａＮ基板の非極性面（ｍ面（１－１００）面やａ面（１１－２０）面など）上などに発光素子層を形成したＬＥＤおよびその製造方法が、特開平８－６４９１２号公報および特開２００１－２４２２２号公報に提案されている。
　特開平８－６４９１２号公報には、サファイア基板上に窒化物系半導体層からなる発光部を有する半導体発光素子（ＬＥＤ）およびその製造方法が開示されている。この特開平８－６４９１２号公報に記載の半導体発光素子では、窒化物系半導体層内に、エッチングによりサファイア基板の主表面に対して垂直な側面（（０００１）結晶面）を形成することによって、窒化物系半導体層の側面からも発光部内部を横方向に伝播する光を取り出すことが可能に構成されている。
　また、特開２００１－２４２２２号公報には、サファイア基板上に窒化物系半導体層からなる発光層を有する窒化物系半導体発光素子（ＬＥＤ）およびその製造方法が開示されている。この特開２００１－２４２２２号公報に記載の窒化物系半導体発光素子では、窒化物系半導体層内に、エッチングにより複数の凹部を形成することによって、窒化物系半導体層の凹部の側面からも発光素子内部を横方向に伝播する光を取り出すことが可能に構成されている。
　しかしながら、特開平８－６４９１２号公報および特開２００１－２４２２２号公報に開示された半導体発光素子（ＬＥＤ）およびその製造方法では、製造プロセス上、基板上の窒化物系半導体層に対してエッチング加工により側面または複数の凹部を形成する工程を必要とするため、製造プロセスが複雑になるという問題点がある。また、光取り出し用の側面（特開平８－６４９１２号公報を参照）または複数の凹部（特開２００１－２４２２２号公報を参照）を形成する工程においてドライエッチングを用いる必要があるため、発光部（発光層）などに損傷が生じやすいと考えられる。この場合、発光層からの光の取り出し効率が低下してしまうという問題点もある。
　また、特開平８－６４９１２号公報および特開２００１－２４２２２号公報に開示された半導体発光素子およびその製造方法では、製造プロセス上、窒化物系半導体層をサファイア基板の平坦な主表面上に結晶成長させて形成するために、結晶成長の過程において、半導体層の上面（主表面）は、ある程度の平坦性が確保される。しかしながら、特開平８－６４９１２号公報および特開２００１－２４２２２号公報に開示された半導体発光素子の製造プロセスでは、半導体層の平坦性をより向上させるのは困難であるという問題点がある。
　この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、製造プロセスが複雑になるのを抑制するとともに発光層からの光の取り出し効率を向上させることが可能で、かつ、半導体層の平坦性をより向上させることが可能な窒化物系半導体発光ダイオードおよびその製造方法を提供することである。
　この発明の第１の局面による窒化物系半導体発光ダイオードは、主表面に凹部が形成された基板と、主表面上に、発光層を有するとともに凹部の一方の内側面を起点として形成される（０００－１）面からなる第１側面と、発光層を挟んで第１側面とは反対側の領域に、凹部の他方の内側面を起点として形成される第２側面とを含む窒化物系半導体層とを備える。
　この発明の第２の局面による窒化物系半導体レーザ素子は、基板の主表面上に形成され、発光層を有する窒化物系半導体素子層と、発光層を有する窒化物系半導体素子層の端部に形成される第１共振器端面と、第１共振器端面と対向する領域に形成され、少なくとも主表面に対して所定の角度傾斜して延びる（０００－１）面、または、{Ａ＋Ｂ、Ａ、－２Ａ－Ｂ、２Ａ＋Ｂ}面（ここでＡ≧０およびＢ≧０であり、かつ、ＡおよびＢの少なくともいずれか一方が０ではない整数）からなる反射面とを備える。
　この発明の第３の局面による窒化物系半導体層の形成方法は、基板の主表面に凹部を形成する工程と、主表面上に、凹部の一方の内側面を起点として（０００－１）面からなる第１側面を有する窒化物系半導体層を形成する工程とを備える。
　この発明の第４の局面による窒化物系半導体発光ダイオードの製造方法は、基板の主表面に凹部を形成する工程と、主表面上に、発光層を有するとともに凹部の一方の内側面を起点とした（０００－１）面からなる第１側面と、第１側面と対向する領域に凹部の他方の内側面を起点とした第２側面とを含むことにより窒化物系半導体層を形成する工程とを備える。
　この発明の第５の局面による窒化物系半導体レーザ素子の製造方法は、主表面上に形成するとともに、発光層を有する窒化物系半導体素子層の端部に第１共振器端面を形成する工程と、第１共振器端面と対向する領域に主表面に対して所定の角度傾斜して延びる（０００－１）面、または、{Ａ＋Ｂ、Ａ、－２Ａ－Ｂ、２Ａ＋Ｂ}面（ここでＡ≧０およびＢ≧０であり、かつ、ＡおよびＢの少なくともいずれか一方が０ではない整数）からなる反射面を形成する工程と、第１共振器端面とは反対側の端部に、主表面に対して略垂直な方向に延びる第２共振器端面を形成する工程とを備える。
本発明による発光ダイオードチップの概略的な構成を説明するための断面図である。 窒化物系半導体の結晶方位と、本発明における製造プロセスを用いて窒化物系半導体発光素子を形成する場合の基板の主表面の法線方向の範囲を示した図である。 本発明の第１実施形態による発光ダイオードチップの構造を示した断面図である。 図３に示した第１実施形態による発光ダイオードチップの製造プロセスを説明するための平面図である。 図３に示した第１実施形態による発光ダイオードチップの製造プロセスを説明するための断面図である。 図３に示した第１実施形態による発光ダイオードチップの製造プロセスを説明するための断面図である。 本発明の第２実施形態による発光ダイオードチップの構造を示した断面図である。 図７に示した第２実施形態による発光ダイオードチップの製造プロセスを説明するための断面図である。 図７に示した第２実施形態による発光ダイオードチップの製造プロセスを説明するための平面図である。 図７に示した第２実施形態による発光ダイオードチップの製造プロセスを説明するための断面図である。 本発明の第３実施形態による発光ダイオードチップの構造を説明するための断面図である。 図１１に示した第３実施形態による発光ダイオードチップの製造プロセスを説明するための平面図である。 図１１に示した第３実施形態による発光ダイオードチップの製造プロセスを説明するための平面図である。 本発明の第４実施形態による発光ダイオードチップの構造を示した断面図である。 図１４に示した第４実施形態による発光ダイオードチップの製造プロセスを説明するための断面図である。 図１４に示した第４実施形態の製造プロセスにおけるｎ型ＧａＮ基板上の窒化物系半導体層の結晶成長の様子を走査型電子顕微鏡を用いて観察した顕微鏡写真である。 図１４に示した第４実施形態の製造プロセスにおけるｎ型ＧａＮ基板上の窒化物系半導体層の結晶成長の様子を走査型電子顕微鏡を用いて観察した顕微鏡写真である。 本発明の第５実施形態による発光ダイオードチップの構造を示した断面図である。 本発明の第６実施形態による表面出射型窒化物系半導体レーザ素子の構造を示した斜視図である。 図１９に示した第６実施形態による表面出射型窒化物系半導体レーザ素子の構造を示した断面図である。 図１９に示した第６実施形態による表面出射型窒化物系半導体レーザ素子の構造を示した断面図である。 図１９に示した第６実施形態による表面出射型窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１９に示した第６実施形態による表面出射型窒化物系半導体レーザ素子の製造プロセスを説明するための平面図である。 図１９に示した第６実施形態による表面出射型窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１９に示した第６実施形態による表面出射型窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第７実施形態による表面出射型窒化物系半導体レーザ素子の構造を示した断面図である。 図２６に示した第７実施形態による表面出射型窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第８実施形態による表面出射型窒化物系半導体レーザ素子の構造を示した断面図である。 図２８に示した第８実施形態による表面出射型窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図２８に示した第８実施形態による表面出射型窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第８実施形態の変形例による表面出射型窒化物系半導体レーザ素子の構造を示した断面図である。 図３１に示した第８実施形態の変形例による表面出射型窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第９実施形態による表面出射型窒化物系半導体レーザ素子の構造を示した断面図である。 図３３に示した第９実施形態による表面出射型窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図３３に示した第９実施形態による表面出射型窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第１０実施形態による表面出射型窒化物系半導体レーザ素子とモニタ用ＰＤ内蔵サブマウントとを組み合わせた構造を示した断面図である。 本発明の第１１実施形態による面発光レーザアレーの構造を示した斜視図である。 本発明の第１２実施形態による窒化物系半導体レーザ素子の構造を示した斜視図である。 図３８に示した窒化物系半導体レーザ素子の構造を示した断面図である。 図３８に示した第１２実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図３８に示した第１２実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図３８に示した第１２実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第１３実施形態による窒化物系半導体レーザ素子の構造を示した断面図である。 図４３に示した第１３実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図４３に示した第１３実施形態の変形例による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図である。 図４５に示した第１３実施形態の変形例による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図である。 本発明の第１４実施形態による形成方法を用いて形成した窒化物系半導体レーザ素子の構造を示した斜視図である。 図４７に示した窒化物系半導体レーザ素子の構造を説明するための、半導体レーザ素子の共振器方向に沿った断面図である。 図４７に示した第１４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図４７に示した第１４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第１５実施形態による形成方法を用いて形成した窒化物系半導体レーザ素子の構造を示した断面図である。 図５１に示した第１５実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図５１に示した第１５実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第１６実施形態による形成方法を用いて形成した窒化物系半導体レーザ素子の構造を示した断面図である。 図５４に示した第１６実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第１７実施形態による形成方法を用いて形成した発光ダイオードチップの構造を示した断面図である。
　以下、本発明の実施形態を図面に基づいて説明する。
　まず、図１を参照して、本発明の具体的な実施形態を説明する前に、実施形態の概念について説明する。
　まず、第１の形態による窒化物系半導体発光ダイオードは、主表面に凹部が形成された基板と、主表面上に、発光層を有するとともに凹部の一方の内側面を起点として形成される（０００－１）面からなる第１側面と、発光層を挟んで第１側面とは反対側の領域に、凹部の他方の内側面を起点として形成される第２側面とを含む窒化物系半導体層とを備える。
　この第１の形態による窒化物系半導体発光ダイオードでは、上記のように、主表面に凹部が形成された基板と、基板の主表面上に凹部の一方の内側面を起点として形成される（０００－１）面からなる第１側面と、凹部の他方の内側面を起点として形成される第２側面とを含む窒化物系半導体層とを備えることによって、窒化物系半導体層には、基板に予め形成された凹部の内側面を起点とした第１側面および第２側面が形成される。すなわち、製造プロセス上、凹部などが無い平坦な基板上に積層された窒化物系半導体層に対してエッチング加工により上記のような第１側面または第２側面を形成する場合と異なり、エッチング加工を必要としないので、窒化物系半導体発光ダイオードの製造プロセスが複雑になるのを抑制することができる。また、窒化物系半導体層の第１側面および第２側面は、ドライエッチングなどにより形成されないので、製造プロセス上、発光層などに損傷が生じにくい。これにより、発光層からの光の取り出し効率を向上させることができる。
　また、主表面に凹部が形成された基板と、基板の主表面上に凹部の一方の内側面を起点として形成される（０００－１）面からなる第１側面と、凹部の他方の内側面を起点として形成される第２側面とを含む窒化物系半導体層とを備えることによって、窒化物系半導体層が基板上に結晶成長する際に、成長層の上面（窒化物系半導体層の主表面）が成長する成長速度よりも、凹部の一方の内側面を起点とした第１側面および凹部の他方の内側面を起点とした第２側面がそれぞれ形成される成長速度が遅いので、成長層の上面（主表面）が平坦性を保ちながら成長する。これにより、上記第１側面および第２側面からなる端面を形成しない場合の窒化物系半導体層の成長層表面と比較して、発光層を有する半導体層の表面の平坦性をより向上させることができる。なお、この理由は、以下の通りと考えられる。（０００－１）面のような成長速度の遅い面は表面エネルギが小さい一方、成長速度の速い面の一例として、たとえば（１－１００）面などは表面エネルギが大きいと考えられる。結晶成長中の表面は、表面エネルギが小さい方がより安定であるため、上記（１－１００）面のみを成長面とした結晶成長を行う場合、（１－１００）面よりも表面エネルギが小さい（１－１００）面以外の面が現れやすくなる。この結果、成長面（主表面）の平坦性が損われやすい。一方、本発明では、たとえば主表面として成長させる（１－１００）面などよりも表面エネルギの小さい（０００－１）面を成長させるので、上記（１－１００）面のみを成長面とした結晶成長を行う場合に比べて、成長面（主表面）の表面エネルギを小さくすることができる。これにより、成長面の平坦性が改善されると考えられる。
　また、上記第１の形態による窒化物系半導体発光ダイオードにおいて、好ましくは、一方の内側面は、（０００－１）面を含んでいる。このように構成すれば、基板の主表面上に（０００－１）面からなる第１側面を有する窒化物系半導体層を形成する際に、（０００－１）面からなる凹部の一方の内側面を引き継ぐように窒化物系半導体層の（０００－１）面が形成されるので、（０００－１）面からなる第１側面を基板上に容易に形成することができる。
　また、上記第１の形態による窒化物系半導体発光ダイオードにおいて、好ましくは、第１側面および第２側面は、窒化物系半導体層の結晶成長ファセットからなる。このように構成すれば、上記第１側面および第２側面の２種類のファセット（端面）を、それぞれ、窒化物系半導体層の結晶成長と同時に形成することができる。ここで、結晶成長ファセットとは、ファセットの法線方向に成長することにより形成されたファセットだけではなく、結晶成長の際に出現するファセットも含む。
　また、上記第１の形態による窒化物系半導体発光ダイオードにおいて、好ましくは、第２側面は、{Ａ＋Ｂ、Ａ、－２Ａ－Ｂ、２Ａ＋Ｂ}面（ここでＡ≧０およびＢ≧０であり、かつ、ＡおよびＢの少なくともいずれか一方が０ではない整数）からなる。このように構成すれば、基板上に{Ａ＋Ｂ、Ａ、－２Ａ－Ｂ、２Ａ＋Ｂ}面に該当しない側面（端面）を形成する場合の窒化物系半導体層の成長層の表面（主表面）と比較して、基板上に{Ａ＋Ｂ、Ａ－Ｂ、－２Ａ、２Ａ＋Ｂ}面からなる第２側面を形成する場合の成長層の表面（上面）が確実に平坦性を有するように形成することができる。また、{Ａ＋Ｂ、Ａ、－２Ａ－Ｂ、２Ａ＋Ｂ}面は、窒化物系半導体層の主表面よりも成長速度が遅いので、結晶成長によって、容易に第２側面を形成することができる。
　また、上記第１の形態による窒化物系半導体発光ダイオードにおいて、好ましくは、基板は、窒化物系半導体からなる。このように構成すれば、窒化物系半導体からなる基板上に窒化物系半導体層の結晶成長を利用して、（０００－１）面からなる第１側面および{Ａ＋Ｂ、Ａ、－２Ａ－Ｂ、２Ａ＋Ｂ}面からなる第２側面を有する窒化物系半導体層を、容易に形成することができる。
　また、上記第１の形態による窒化物系半導体発光ダイオードにおいて、好ましくは、少なくとも第１側面または第２側面のいずれか一方は、主表面に対して鈍角をなすように形成される。このように構成すれば、窒化物系半導体層の第１側面と第２側面とが対向する領域（基板の凹部の上部領域）が、基板から窒化物系半導体層の上面に向かって広がるように形成されるので、発光層からの光を窒化物系半導体層の上面のみならず、基板の主表面に対して傾斜した第１側面または第２側面を通して容易に取り出すことができる。これにより、窒化物系半導体発光ダイオードの発光効率をより向上させることができる。
　また、上記第１の形態による窒化物系半導体発光ダイオードにおいて、好ましくは、基板は、下地基板と、下地基板上に形成され、ＡｌＧａＮからなる下地層とを含み、下地基板および下地層の格子定数を、それぞれ、ｃ１およびｃ２とした場合、ｃ１＞ｃ２の関係を有し、第１側面および第２側面は、それぞれ、下地層の（０００１）面と主表面とに実質的に平行に延びるように形成されたクラックの内側面を起点として形成される。このように構成すれば、下地基板上にＡｌＧａＮからなる下地層を形成する際に、下地層の格子定数ｃ２が下地基板の格子定数ｃ１よりも小さい（ｃ１＞ｃ２）ので、下地基板側の格子定数ｃ１に合わせようとして下地層の内部に引張応力が生じる。この結果、下地層の厚みが所定の厚み以上の場合にはこの引張応力に耐え切れずに下地層にはクラックが形成される。これにより、下地層上に窒化物系半導体層の第１側面（（０００－１）面）を形成するための基準となる（０００－１）面からなる内側面（凹部一方の内側面）を、容易に下地層に形成することができる。
　次に、第２の形態による窒化物系半導体レーザ素子は、基板の主表面上に形成され、発光層を有する窒化物系半導体素子層と、発光層を有する窒化物系半導体素子層の端部に形成される第１共振器端面と、第１共振器端面と対向する領域に形成され、少なくとも主表面に対して所定の角度傾斜して延びる（０００－１）面、または、{Ａ＋Ｂ、Ａ、－２Ａ－Ｂ、２Ａ＋Ｂ}面（ここでＡ≧０およびＢ≧０であり、かつ、ＡおよびＢの少なくともいずれか一方が０ではない整数）からなる反射面とを備える。
　この第２の形態による窒化物系半導体レーザ素子では、上記のように、第１共振器端面と対向する領域に形成され、少なくとも主表面に対して所定の角度傾斜して延びる（０００－１）面、または、{Ａ＋Ｂ、Ａ、－２Ａ－Ｂ、２Ａ＋Ｂ}面からなる反射面を備えることによって、上記の面方位を有する反射ファセットは平坦性を有するので、たとえば第１共振器端面から出射されたレーザ光を、反射面で散乱を起こすことなく一様に出射方向を変化させて外部に出射させることができる。この結果、半導体レーザ素子の発光効率が低下するのを抑制することができる。
　また、上記第２の形態による窒化物系半導体レーザ素子において、好ましくは、基板は、主表面に形成された凹部を有し、反射面は、凹部の内側面を起点として形成される窒化物系半導体素子層の結晶成長ファセットからなる。このように構成すれば、窒化物系半導体素子層が基板上に結晶成長する際に、成長層の上面（窒化物系半導体素子層の主表面）が成長する成長速度よりも、凹部の内側面を起点としたファセットからなる反射面が形成される成長速度が遅いので、成長層の上面（主表面）が平坦性を保ちながら成長する。これにより、予め基板に凹部を形成しない場合の窒化物系半導体素子層の成長層表面と比較して、発光層を有する半導体層の表面（主表面）の平坦性をより一層向上させることができる。
　また、上記第２の形態による窒化物系半導体レーザ素子において、好ましくは、第１共振器端面とは反対側の端部に形成され、主表面に対して略垂直な方向に延びる第２共振器端面をさらに備える。このように構成すれば、第１共振器端面と、第１共振器端面とは反対側の第２共振器端面とを一対の共振器面とした窒化物系半導体素子層を形成することができる。
　また、上記第２の形態による窒化物系半導体レーザ素子において、好ましくは、基板は、窒化物系半導体からなる。このように構成すれば、窒化物系半導体からなる基板上に窒化物系半導体素子層の結晶成長を利用して、（０００－１）面または{Ａ＋Ｂ、Ａ、－２Ａ－Ｂ、２Ａ＋Ｂ}面からなる第１共振器端面を有する窒化物系半導体素子層を、容易に形成することができる。
　また、上記第２の形態による窒化物系半導体レーザ素子において、好ましくは、第１共振器端面から出射されたレーザ光が、反射面により、レーザ光の発光層からの出射方向と交差する方向に出射方向が変化されて、レーザ光のモニタ用の光センサに入射されるように構成されている。このように構成すれば、結晶成長の際に形成されたファセットであるために良好な平坦性を有する反射面により光の散乱が抑制されたレーザ光（端面出射型レーザ素子のレーザ光強度をモニタするサンプル光）を光センサに導くことができるので、レーザ光強度をより正確に測定することができる。
　また、上記第２の形態による窒化物系半導体レーザ素子において、好ましくは、第１共振器端面から出射されたレーザ光が、反射面により、レーザ光の発光層からの出射方向と交差する方向に出射方向が変化するように構成された表面出射型レーザである。このように構成すれば、結晶成長の際に形成されたファセットであるために良好な平坦性を有する反射面により光の散乱が抑制されたレーザ光が出射されるので、発光効率が向上された表面出射型レーザを形成することができる。
　次に、第３の形態による窒化物系半導体層の形成方法は、基板の主表面に凹部を形成する工程と、主表面上に、凹部の一方の内側面を起点として（０００－１）面からなる第１側面を有する窒化物系半導体層を形成する工程とを備える。
　この第３の形態による窒化物系半導体層の形成方法では、上記のように、基板の主表面に凹部を形成する工程と、凹部の一方の内側面を起点として（０００－１）面からなる第１側面を有する窒化物系半導体層を形成する工程とを備えることによって、窒化物系半導体層が基板上に結晶成長する際に、成長層の上面（窒化物系半導体層の主表面）が成長する成長速度よりも、凹部の一方の内側面を起点とした（０００－１）面が形成される成長速度が遅いので、成長層の上面（主表面）が平坦性を保ちながら成長する。これにより、（０００－１）端面を形成しない場合の窒化物系半導体層の成長層表面と比較して、発光素子層を有する半導体層の表面の平坦性をより一層向上させることができる。また、凹部の一方の内側面を起点として（０００－１）面からなる第１側面を有する窒化物系半導体層を形成する工程を備えることによって、成長層の上面のみならず第１側面についても（０００－１）面からなる平坦な端面として形成することができる。したがって、この発明の窒化物系半導体層の形成方法を半導体レーザ素子の形成方法に適用すれば、劈開工程を用いることなく、（０００－１）面からなる共振器端面を有する窒化物系半導体層（発光層）を形成することができる。
　また、上記第３の形態による形成方法を、主表面がｍ面（（１－１００）面）やａ面（（１１－２０）面）を有する基板上に窒化物系半導体層からなるレーザ素子層を形成する場合に適用すれば、窒化物系半導体層の［０００１］方向に沿って導波路を形成することにより半導体レーザの利得を向上させる場合に、［０００１］方向と垂直な方向に延びる一対の共振器端面（（０００１）面および（０００－１）面の組み合わせ）のうちの（０００－１）面の端面を、窒化物系半導体層の結晶成長を利用して容易に形成することできる。
　また、上記第３の形態による窒化物系半導体層の形成方法において、好ましくは、窒化物系半導体層を形成する工程は、第１側面と対向する領域に、凹部の他方の内側面を起点として第２側面を有する窒化物系半導体層を形成する工程を含む。このように構成すれば、窒化物系半導体層が基板上に結晶成長する際に、成長層の上面（窒化物系半導体層の主表面）が成長する成長速度よりも、凹部の他方の内側面を起点とした第２側面が形成される成長速度が遅いので、成長層の上面（主表面）が平坦性を保ちながら成長する。これにより、上記第１側面のみならず第２側面を形成しない場合の窒化物系半導体層の成長層の表面と比較して、発光素子層を有する半導体層の表面の平坦性をさらに向上させることができる。また、成長層の表面（上面）のみならず第２側面についても平坦性を有する端面として形成することができるので、劈開工程を用いることなく、第２側面からなる共振器端面を有する窒化物系半導体層（発光層）を形成することができる。
　また、上記第１側面と対向する領域に第２側面を有する窒化物系半導体層を形成する工程を含む構成において、好ましくは、凹部の一方の内側面は、（０００－１）面を含んでいる。このように構成すれば、基板の主表面上に（０００－１）面からなる第１側面を有する窒化物系半導体層を形成する際に、（０００－１）面からなる凹部の一方の内側面を引き継ぐように半導体層の（０００－１）面が形成されるので、（０００－１）面からなる第１側面を基板上に容易に形成することができる。
　また、上記第１側面と対向する領域に第２側面を有する窒化物系半導体層を形成する工程を含む構成において、好ましくは、第１側面および第２側面は、窒化物系半導体層の結晶成長ファセットからなる。このように構成すれば、上記第１側面および第２側面の２種類のファセット（端面）を、それぞれ、窒化物系半導体層の結晶成長と同時に形成することができる。
　また、上記第１側面と対向する領域に第２側面を有する窒化物系半導体層を形成する工程を含む構成において、好ましくは、第２側面は、{Ａ＋Ｂ、Ａ、－２Ａ－Ｂ、２Ａ＋Ｂ}面（ここでＡ≧０およびＢ≧０であり、かつ、ＡおよびＢの少なくともいずれか一方が０ではない整数）からなる。このように構成すれば、基板上に{Ａ＋Ｂ、Ａ、－２Ａ－Ｂ、２Ａ＋Ｂ}面に該当しない側面（端面）を形成する場合の窒化物系半導体層の成長層の表面（主表面）と比較して、基板上に{Ａ＋Ｂ、Ａ、－２Ａ－Ｂ、２Ａ＋Ｂ}面からなる第２側面を形成する場合の成長層の表面（上面）が確実に平坦性を有するように形成することができる。また、{Ａ＋Ｂ、Ａ、－２Ａ－Ｂ、２Ａ＋Ｂ}面は、窒化物系半導体層の主表面よりも成長速度が遅いので、結晶成長によって、容易に第２側面を形成することができる。
　また、上記第３の形態による窒化物系半導体層の形成方法において、好ましくは、基板は、窒化物系半導体からなる。このように構成すれば、窒化物系半導体からなる基板上に窒化物系半導体層の結晶成長を利用して、（０００－１）面からなる第１側面および{Ａ＋Ｂ、Ａ、－２Ａ－Ｂ、２Ａ＋Ｂ}面からなる第２側面を有する窒化物系半導体層を、容易に形成することができる。
　上記第１側面と対向する領域に第２側面を有する窒化物系半導体層を形成する工程を含む構成において、好ましくは、第１側面または第２側面のいずれか一方は、主表面に対して略垂直である。このように構成すれば、劈開工程を用いることなく、第１側面または第２側面のいずれか一方からなる共振器端面を有する窒化物系半導体層（発光層）を容易に形成することができる。
　上記第１側面と対向する領域に第２側面を有する窒化物系半導体層を形成する工程を含む構成において、好ましくは、少なくとも第１側面または第２側面のいずれか一方は、窒化物系半導体層の主表面に対して鈍角をなすように形成される。このように構成すれば、基板上に窒化物系半導体層を結晶成長させる際に、平坦性を有する窒化物系半導体層を容易に形成することができる。
　また、上記第３の形態による窒化物系半導体層の形成方法において、好ましくは、基板は、下地基板と、下地基板上に形成され、ＡｌＧａＮからなる下地層とを含み、下地基板および下地層の格子定数を、それぞれ、ｃ１およびｃ２とした場合、ｃ１＞ｃ２の関係を有する。このように構成すれば、下地基板上にＡｌＧａＮからなる下地層を形成する際に、下地層の格子定数ｃ２が下地基板の格子定数ｃ１よりも小さい（ｃ１＞ｃ２）ので、下地基板側の格子定数ｃ１に合わせようとして下地層の内部に引張応力が生じる。この結果、下地層の厚みが所定の厚み以上の場合にはこの引張応力に耐え切れずに下地層には（０００－１）面に沿ってクラックが形成される。これにより、下地層上に窒化物系半導体層の第１側面（（０００－１）面）を形成するための基準となる（０００－１）面からなる内側面（凹部一方の内側面）を、容易に下地層に形成することができる。
　次に、第４の形態による窒化物系半導体発光ダイオードの製造方法は、基板の主表面に凹部を形成する工程と、主表面上に、発光層を有するとともに凹部の一方の内側面を起点とした（０００－１）面からなる第１側面と、第１側面と対向する領域に凹部の他方の内側面を起点とした第２側面とを含むことにより窒化物系半導体層を形成する工程とを備える。
　この第４の形態による窒化物系半導体発光ダイオードの製造方法では、上記のように、基板の主表面に凹部を形成する工程と、主表面上に凹部の一方の内側面を起点とした（０００－１）面からなる第１側面と、凹部の他方の内側面を起点とした第２側面とを含むことにより窒化物系半導体層を形成する工程とを備えることによって、窒化物系半導体層には、基板に予め形成された凹部の内側面を起点とした第１側面および第２側面が形成される。すなわち、製造プロセス上、凹部などが無い平坦な基板上に積層された窒化物半導体層に対してエッチング加工により上記のような第１側面または第２側面を形成する場合と異なり、エッチング加工を必要としないので、窒化物系半導体発光ダイオードの製造プロセスが複雑になるのを抑制することができる。また、窒化物系半導体層の第１側面および第２側面は、ドライエッチングなどにより形成されないので、製造プロセス上、発光層などに損傷が生じにくい。これにより、発光層からの光の取り出し効率を向上させることができる。
　また、基板の主表面に凹部を形成する工程と、主表面上に凹部の一方の内側面を起点とした（０００－１）面からなる第１側面と、凹部の他方の内側面を起点とした第２側面とを含むことにより窒化物系半導体層を形成する工程とを備えることによって、窒化物系半導体層が基板上に結晶成長する際に、成長層の上面（窒化物系半導体層の主表面）が成長する成長速度よりも、凹部の一方の内側面を起点とした第１側面および凹部の他方の内側面を起点とした第２側面がそれぞれ形成される成長速度が遅いので、成長層の上面（主表面）が平坦性を保ちながら成長する。これにより、上記第１側面および第２側面からなる端面を形成しない場合の窒化物系半導体層の成長層表面と比較して、発光層を有する半導体層の表面の平坦性をより向上させることができる。
　次に、第５の形態による窒化物系半導体レーザ素子の製造方法は、主表面上に形成するとともに、発光層を有する窒化物系半導体素子層の端部に第１共振器端面を形成する工程と、第１共振器端面と対向する領域に主表面に対して所定の角度傾斜して延びる（０００－１）面、または、{Ａ＋Ｂ、Ａ、－２Ａ－Ｂ、２Ａ＋Ｂ}面（ここでＡ≧０およびＢ≧０であり、かつ、ＡおよびＢの少なくともいずれか一方が０ではない整数）からなる反射面を形成する工程と、第１共振器端面とは反対側の端部に、主表面に対して略垂直な方向に延びる第２共振器端面を形成する工程とを備える。
　この第５の形態による窒化物系半導体レーザ素子の製造方法では、上記のように、発光層を有する窒化物系半導体素子層の端部に第１共振器端面を形成する工程と、第１共振器端面と対向する領域に主表面に対して所定の角度傾斜して延びる（０００－１）面、または、{Ａ＋Ｂ、Ａ、－２Ａ－Ｂ、２Ａ＋Ｂ}面からなる反射面を形成する工程とを備えることによって、たとえば微細な凹凸形状を有するような傾斜した反射面をイオンビームエッチングなどにより形成する場合と異なり、上記の面方位を有する反射ファセットには良好な平坦性が得られる。これにより、たとえば第１共振器端面から出射されたレーザ光を、反射面で散乱を起こすことなく一様に出射方向を変化させて外部に出射させることができるので、発光効率の低下が抑制された半導体レーザ素子を形成することができる。また、窒化物系半導体素子層の結晶成長時に同時に第１共振器端面に対して傾斜する反射面を形成するので、基板上に平坦な半導体素子層を成長した後に、たとえばイオンビームエッチングなどにより共振器端面（たとえば光出射面側）に対して所定の角度傾斜した反射ファセットを形成する場合と異なり、半導体レーザ素子の製造プロセスが複雑になるのを抑制することもできる。
　また、上記第５の形態による窒化物系半導体レーザ素子の製造方法において、好ましくは、第１共振器端面を形成する工程および第２共振器端面を形成する工程は、窒化物系半導体素子層の結晶成長により、少なくとも第１共振器端面または第２共振器端面のいずれか一方を形成する工程と、エッチングにより、少なくとも第１共振器端面または第２共振器端面のいずれか他方を形成する工程を含む。このように構成すれば、結晶成長による窒化物系半導体素子層の端面形成と、エッチングによる端面形成とを行うことができるので、ＧａＮ基板などの劈開性の乏しい基板上に形成された窒化物系半導体素子層の発光層を含む領域の端部に、容易に共振器端面（第１共振器端面または第２共振器端面）を形成することができる。また、結晶成長およびエッチングの条件を制御することにより、容易に、主表面に対して略垂直な方向に延びる共振器端面（第１共振器端面または第２共振器端面）を形成することができる。
　次に、本発明による窒化物系半導体発光素子の概略的な構成について、発光ダイオードチップ１０を例として説明する。
　発光ダイオードチップ１０は、図１に示すように、第１半導体１上に、発光層２が形成されている。発光層２上には、第２半導体３が形成されている。また、第１半導体１の下面上には、第１電極４が形成されているとともに、第２半導体３上には、第２電極５が形成されている。なお、第１半導体１は、本発明の「基板」および「窒化物系半導体層」の一例であり、発光層２および第２半導体３は、それぞれ、本発明の「窒化物系半導体層」の一例である。
　ここで、一般的に、第１半導体１および第２半導体３の間に、第１半導体１および第２半導体３のバンドギャップよりも小さいバンドギャップを有する発光層２を形成して二重ヘテロ構造を形成することによって、発光層２にキャリアを閉じ込めやすくすることができるとともに、発光ダイオードチップ１０の発光効率を向上させることが可能である。また、発光層２を単一量子井戸（ＳＱＷ）構造や多重量子井戸（ＭＱＷ）構造とすることにより、さらに発光効率を向上させることが可能である。この量子井戸構造の場合、井戸層の厚みが小さいので、井戸層が歪みを有する場合においても、井戸層の結晶性が悪化するのを抑制することができる。なお、井戸層は、発光層２の主表面２ａの面内方向に圧縮歪みを有する場合であっても、面内方向に引っ張り歪みを有する場合であっても、結晶性が悪化するのが抑制される。また、発光層２は、アンドープでもよく、ドーピングされていてもよい。
　また、本発明において、第１半導体１は、基板または半導体層により構成されていてもよいし、基板と半導体層との両方により構成されていてもよい。また、第１半導体１が基板と半導体層との両方により構成される場合、基板は、第１半導体１の第２半導体３が形成される側とは反対側（第１半導体１の下面側）に形成される。また、基板は、成長用基板であってもよいし、半導体層を成長させた後に半導体層の成長面（主表面）に半導体層を支持するための支持基板として用いてもよい。
　また、基板は、ＧａＮ基板やα－ＳｉＣ基板を用いることができる。ＧａＮ基板およびα－ＳｉＣ基板上には、基板と同じ主表面を有する窒化物系半導体層が形成される。たとえば、α－ＳｉＣ基板のａ面およびｍ面上には、それぞれ、ａ面およびｍ面を主表面とする窒化物系半導体層が形成される。また、ａ面を主表面とする窒化物系半導体が形成されたｒ面サファイア基板を基板として用いてもよい。また、ａ面およびｍ面を主表面とする窒化物系半導体層が形成されたＬｉＡｌＯ２基板またはＬｉＧａＯ２基板を基板として用いることができる。
　また、ｐｎ接合型の発光ダイオードチップ１０では、第１半導体１と第２半導体３とは互いに異なる導電性を有する。第１半導体１がｐ型であり第２半導体３がｎ型であってもよいし、第１半導体１がｎ型であり第２半導体３がｐ型であってもよい。
　また、第１半導体１および第２半導体３は、発光層２よりもバンドギャップの大きいクラッド層などを含んでいてもよい。また、第１半導体１および第２半導体３は、それぞれ、発光層２から近い順に、クラッド層とコンタクト層とを含んでいてもよい。この場合、コンタクト層は、クラッド層よりもバンドギャップが小さいことが好ましい。
　また、量子井戸の発光層２としては、井戸層としてＧａＩｎＮ、障壁層として井戸層よりもバンドギャップの大きいＡｌＧａＮ、ＧａＮおよびＧａＩｎＮを用いることができる。また、クラッド層およびコンタクト層としては、ＧａＮおよびＡｌＧａＮを用いることができる。
　また、第２電極５は、第２半導体３上の一部の領域に形成してもよい。また、発光ダイオードチップ１０が発光ダイオードである場合、光の出射側（上面）に形成されている電極（この場合、第２電極５）は、透光性を有するのが好ましい。
　次に、図２を参照して、本発明の製造プロセスを用いて窒化物系半導体発光素子を形成する場合の基板の面方位について説明する。
　図２に示すように、基板６の主表面６ａの法線方向は、それぞれ、［１１－２０］方向と略［１０－１０］方向とを結ぶ線６００（［Ｃ＋Ｄ、Ｃ、－２Ｃ－Ｄ、０］方向（Ｃ≧０およびＤ≧０であり、かつ、ＣおよびＤの少なくともいずれか一方が０ではない整数））、および、［１１－２０］方向と略［１１－２－５］方向とを結ぶ線７００（［１、１、－２、－Ｅ］方向（０≦Ｅ≦５））、および、［１０－１０］方向と略［１０－１－４］方向とを結ぶ線８００（［１、－１、０、－Ｆ］方向（０≦Ｆ≦４））、および、略［１１－２－５］方向と略［１０－１－４］方向とを結ぶ線９００（［Ｇ＋Ｈ、Ｇ、－２Ｇ－Ｈ、－５Ｇ－４Ｈ］方向（Ｇ≧０およびＨ≧０であり、かつ、ＧおよびＨの少なくともいずれか一方が０ではない整数））によって囲まれる範囲（斜線でハッチングされた領域）にある。
　以下、本発明の実施形態を図面に基づいて説明する。
　（第１実施形態）
　まず、図３を参照して、第１実施形態による発光ダイオードチップ３０の構造について説明する。
　この第１実施形態による発光ダイオードチップ３０は、ａ面（（１１－２０）面）を主表面とするウルツ鉱構造の窒化物半導体からなる。また、発光ダイオードチップ３０の形状は、平面的に見て（発光ダイオードチップ３０の上面側から見て）、正方形状、長方形状、菱形または平行四辺形などの形状を有する。
　また、発光ダイオードチップ３０は、図３に示すように、約１００μｍの厚みを有するｎ型ＧａＮ基板１１上に、発光素子層１２が形成されている。また、発光素子層１２には、約０．５μｍの厚みを有するｎ型Ａｌ０．０３Ｇａ０．９７Ｎからなるｎ型クラッド層１３と、約２ｎｍの厚みを有するＧａ０．７Ｉｎ０．３Ｎからなる井戸層と、Ｇａ０．９Ｉｎ０．１Ｎからなる障壁層とを積層したＭＱＷ構造からなる発光層１４とが形成されている。また、発光層１４上には、約０．２μｍの厚みを有するｐ型ＧａＮからなるｐ型コンタクト層を兼ねるｐ型クラッド層１５が形成されている。なお、ｎ型ＧａＮ基板１１は、本発明の「基板」の一例であり、発光素子層１２、ｎ型クラッド層１３、発光層１４およびｐ型クラッド層１５は、それぞれ、本発明の「窒化物系半導体層」の一例である。
　ここで、第１実施形態ではｎ型クラッド層１３からｐ型クラッド層１５にかけて、発光素子層１２の（０００－１）面からなる結晶成長の際に形成されたファセット１２ａと、（１１－２２）面からなる結晶成長の際に形成されたファセット１２ｂとによって凹部２０が形成されている。なお、ファセット１２ａは、本発明の「第１側面」および「結晶成長ファセット」の一例であり、ファセット１２ｂは、本発明の「第２側面」および「結晶成長ファセット」の一例である。また、ファセット１２ａは、後述する製造プロセス時にｎ型ＧａＮ基板１１の主表面に予め形成された溝部２１の（０００－１）面からなる内側面２１ａを引き継ぐように、ｎ型ＧａＮ基板１１の主表面に対して略垂直な方向（［１１－２０］方向）に伸びるように形成されている。また、ファセット１２ｂは、溝部２１の内側面２１ｂを起点とした傾斜面からなり、発光素子層１２の上面（主表面）に対して鈍角をなすように形成されている。なお、溝部２１および内側面２１ａは、それぞれ、本発明の「凹部」および「凹部の一方の内側面」の一例である。なお、図３では、図示の関係上、内側面２１ａおよび内側面２１ｂの符号を図中の一部の溝部２１にのみ記載している。
　また、ｎ型ＧａＮ基板１１の下面上には、ｎ側電極１６が形成されている。また、凹部２０には、発光波長に対して透明なＳｉＯ２などの絶縁膜２２が形成され、絶縁膜２２とｐ型クラッド層１５とを覆うように、透光性を有するｐ側電極１７が形成されている。
　次に、図３～図６を参照して、第１実施形態による発光ダイオードチップ３０の製造プロセスについて説明する。
　まず、図４に示すように、エッチング技術を用いて、ｎ型ＧａＮ基板１１のａ面（（１１－２０）面）からなる主表面に、［０００１］方向（Ａ方向）に約５μｍの幅Ｗ１を有するとともに、約２μｍの深さを有し、［１－１００］方向（Ｂ方向）に延びる複数の溝部２１を形成する。なお、図４では、太い斜線部分が溝部２１としてエッチングされた領域である。また、溝部２１は、Ａ方向に、約５０μｍ（＝Ｗ１＋Ｌ１（Ｌ１＝約４５μｍ））周期でストライプ状に形成される。
　ここで、第１実施形態の製造プロセスでは、図５に示すように、溝部２１には、ｎ型ＧａＮ基板１１の（１１－２０）面に対して略垂直な（０００－１）面からなる内側面２１ａと、ｎ型ＧａＮ基板１１の（１１－２０）面に対して略垂直な（０００１）面からなる内側面２１ｂとが形成される。なお、内側面２１ｂは、本発明の「凹部の他方の内側面」の一例である。
　次に、有機金属気相成長（ＭＯＣＶＤ）法を用いて、溝部２１を有するｎ型ＧａＮ基板１１上に、ｎ型クラッド層１３、発光層１４およびｐ型クラッド層１５などを順次積層することにより、発光素子層１２を形成する。
　この際、第１実施形態では、図６に示すように、ｎ型ＧａＮ基板１１上に発光素子層１２を成長させた場合、［１－１００］方向に延びる溝部２１の（０００－１）面からなる内側面２１ａにおいて、発光素子層１２は、溝部２１の（０００－１）面を引き継ぐように［１１－２０］方向（Ｃ２方向）に延びる（０００－１）ファセット１２ａを形成しながら結晶成長する。また、溝部２１の（０００－１）面に対向する（０００１）面（内側面２１ｂ）では、発光素子層１２は、［１１－２０］方向（Ｃ２方向）に対して所定の角度傾斜した方向に延びる（１１－２２）ファセット１２ｂを形成しながら結晶成長する。これにより、ファセット１２ｂは発光素子層１２の上面（主表面）に対して鈍角をなすように形成される。
　その後、図３に示すように、発光素子層１２の（０００－１）ファセット１２ａおよび（１１－２２）ファセット１２ｂに挟まれた凹部２０（溝部２１を含む溝部２１の上部の領域）を埋めるように絶縁膜２２を形成する。そして、絶縁膜２２および発光素子層１２の上面上にｐ側電極１７を形成するとともに、ｎ型ＧａＮ基板１１の下面上にｎ側電極１６を形成する。このようにして、図３に示した第１実施形態による発光ダイオードチップ３０が形成される。
　第１実施形態では、上記のように、主表面に溝部２１が形成されたｎ型ＧａＮ基板１１と、ｎ型ＧａＮ基板１１の主表面上に溝部２１の内側面２１ａを起点として形成される（０００－１）ファセット１２ａと、溝部２１の内側面２１ｂを起点として形成されるファセット１２ｂとを含む発光素子層１２とを備えることによって、発光素子層１２には、ｎ型ＧａＮ基板１１に予め形成された溝部２１の内側面２１ａおよび２１ｂをそれぞれ起点としたファセット１２ａおよびファセット１２ｂが形成される。すなわち、製造プロセス上、凹部などが無い平坦な基板上に積層された窒化物系半導体層に対してエッチング加工により上記のようなファセット１２ａまたはファセット１２ｂを形成する場合と異なり、エッチング加工を必要としないので、発光ダイオードチップ３０の製造プロセスが複雑になるのを抑制することができる。また、発光素子層１２のファセット１２ａおよびファセット１２ｂは、ドライエッチングなどにより形成されないので、製造プロセス上、発光層１４などに損傷が生じにくい。これにより、発光層１４からの光の取り出し効率を向上させることができる。
　また、第１実施形態では、主表面に溝部２１が形成されたｎ型ＧａＮ基板１１と、ｎ型ＧａＮ基板１１の主表面上に溝部２１の内側面２１ａを起点として形成される（０００－１）ファセット１２ａと、溝部２１の内側面２１ｂを起点として形成されるファセット１２ｂとを含む発光素子層１２とを備えることによって、発光素子層１２がｎ型ＧａＮ基板１１上に結晶成長する際に、成長層の上面（発光素子層１２の主表面）が成長する成長速度よりも、溝部２１の内側面２１ａを起点としたファセット１２ａおよび溝部２１の内側面２１ｂを起点としたファセット１２ｂがそれぞれ形成される成長速度が遅いので、成長層の上面（主表面）が平坦性を保ちながら成長する。これにより、上記ファセット１２ａおよびファセット１２ｂからなる端面を形成しない場合の発光素子層の成長層表面と比較して、発光層１４を有する発光素子層１２の表面（上面）の平坦性をより向上させることができる。
　また、第１実施形態では、溝部２１の内側面２１ａが、（０００－１）面からなるように構成することによって、ｎ型ＧａＮ基板１１の主表面上に（０００－１）ファセット１２ａを有する発光素子層１２を形成する際、溝部２１の内側面２１ａの（０００－１）面を引き継ぐように発光素子層１２の（０００－１）面が形成されるので、（０００－１）ファセット１２ａをｎ型ＧａＮ基板１１上に容易に形成することができる。
　また、第１実施形態では、発光素子層１２のファセット１２ａおよびファセット１２ｂを、発光素子層１２の結晶成長の際に形成されるファセットからなるように構成することによって、上記ファセット１２ａおよびファセット１２ｂの２種類のファセット（端面）を、それぞれ、発光素子層１２の結晶成長と同時に形成することができる。
　また、第１実施形態では、ファセット１２ｂを（１１－２２）面からなるように構成することによって、ｎ型ＧａＮ基板１１上に（１１－２２）面と面方位が大きく異なる側面を形成する場合の発光素子層１２の成長層の表面（主表面）と比較して、ｎ型ＧａＮ基板１１上に（１１－２２）ファセット１２ｂを形成する場合の成長層の表面（上面）が確実に平坦性を有するように形成することができる。また、ファセット１２ｂは、発光素子層１２の主表面よりも成長速度が遅いので、結晶成長によって、容易にファセット１２ｂを形成することができる。
　また、第１実施形態では、基板を、ＧａＮなどの窒化物系半導体からなるｎ型ＧａＮ基板１１であるように構成することによって、窒化物系半導体からなるｎ型ＧａＮ基板１１上に発光素子層１２の結晶成長を利用して、（０００－１）ファセット１２ａおよび（１１－２２）ファセット１２ｂを有する発光素子層１２を、容易に形成することができる。
　また、第１実施形態では、発光素子層１２のファセット１２ｂを、発光素子層１２の主表面（（１１－２０）面）に対して鈍角をなすように形成することによって、発光素子層１２のファセット１２ａとファセット１２ｂとが対向する複数の凹部２０（ｎ型ＧａＮ基板１１の溝部２１を含む溝部２１の上部領域）が、ｎ型ＧａＮ基板１１から発光素子層１２の上面に向かって広がるように形成されるので、発光層１４からの光を発光素子層１２の上面のみならず、ｎ型ＧａＮ基板１１の主表面に対して傾斜したファセット１２ｂを通して容易に取り出すことができる。これにより、発光ダイオードチップ３０の発光効率をより向上させることができる。
　（第２実施形態）
　図７～図１０を参照して、この第２実施形態による発光ダイオードチップ４０の製造プロセスでは、上記第１実施形態と異なり、ｎ型ＧａＮ基板４１上にＡｌＧａＮからなる下地層５０を形成した後、発光素子層４２を形成する場合について説明する。なお、ｎ型ＧａＮ基板４１は、本発明の「下地基板」の一例である。
　この第２実施形態による発光ダイオードチップ４０は、（１１－２－２）面を主表面とするウルツ鉱構造の窒化物半導体からなる。また、発光ダイオードチップ４０の形状は、平面的に見て（発光ダイオードチップ４０の上面側から見て）、正方形状、長方形状、菱形または平行四辺形などの形状を有する。
　ここで、第２実施形態における発光ダイオードチップ４０の製造プロセスでは、図８に示すように、約１００μｍの厚みを有するｎ型ＧａＮ基板４１上に、約３～約４μｍの厚みを有するＡｌ０．０５Ｇａ０．９５Ｎからなる下地層５０を成長させる。なお、下地層５０が結晶成長する際、ｎ型ＧａＮ基板４１の格子定数ｃ１よりも下地層５０の格子定数ｃ２が小さい（ｃ１＞ｃ２）ので、所定の厚みに達した下地層５０は、ｎ型ＧａＮ基板４１の格子定数ｃ１に合わせようとして下地層５０の内部に引張応力Ｒ（図８参照）が発生する。この結果、下地層５０が局所的にＡ方向に縮むのに伴って、下地層５０には、図８に示すようなクラック５１が形成される。ここで、ＧａＮとＡｌＧａＮとのｃ軸の格子定数の差の方が、ＧａＮとＡｌＧａＮとのａ軸の格子定数の差よりも大きいので、クラック５１は、下地層５０の（０００１）面とｎ型ＧａＮ基板４１の主表面の（１１－２－２）面とに平行な［１－１００］方向（Ｂ方向）に形成されやすい。なお、図８では、下地層５０に自発的にクラック５１が形成される様子を模式的に示している。
　また、クラック５１が形成されたｎ型ＧａＮ基板４１を平面的に見た場合、図９に示すように、クラック５１は、ｎ型ＧａＮ基板４１のＡ方向と略直交する［１－１００］方向（Ｂ方向）に沿ってストライプ状に延びるように形成される。なお、クラック５１は、本発明の「凹部」の一例である。
　その後、図１０に示すように、上記第１実施形態と同様の製造プロセスにより、下地層５０上に、約０．５μｍの厚みを有するｎ型ＧａＮからなるｎ型クラッド層４３と、約２ｎｍの厚みを有するＧａ０．７Ｉｎ０．３Ｎからなる井戸層と、Ｇａ０．９Ｉｎ０．１Ｎからなる障壁層とを積層したＭＱＷからなる発光層４４と、約０．２μｍの厚みを有するｐ型ＧａＮからなるｐ型コンタクト層を兼ねるｐ型クラッド層４５とを順次積層することにより、発光素子層４２を形成する。なお、発光素子層４２、ｎ型クラッド層４３、発光層４４およびｐ型クラッド層４５は、それぞれ、本発明の「窒化物系半導体層」の一例である。
　この際、第２実施形態では、ｎ型ＧａＮ基板４１上に発光素子層４２を成長させた場合、［１－１００］方向にストライプ状に延びるクラック５１の内側面５１ａにおいて、発光素子層１２は、ｎ型ＧａＮ基板４１の［１１－２－２］方向（Ｃ２方向）に対して所定の角度傾斜した方向に延びる（０００－１）ファセット４２ａを形成しながら結晶成長する。また、クラック５１の内側面５１ａに対向する内側面５１ｂ側では、発光素子層４２は、ｎ型ＧａＮ基板４１の［１１－２－２］方向（Ｃ２方向）に対して所定の角度傾斜した方向に延びる（１１－２２）ファセット４２ｂを形成しながら結晶成長する。なお、内側面５１ａおよび内側面５１ｂは、それぞれ、本発明の「凹部の一方の内側面」および「凹部の他方の内側面」の一例である。また、ファセット４２ａは、本発明の「第１側面」および「結晶成長ファセット」の一例であり、ファセット４２ｂは、本発明の「第２側面」および「結晶成長ファセット」の一例である。これにより、ファセット４２ａおよび４２ｂは、発光素子層１２の上面（主表面）に対してそれぞれ鈍角をなすように形成される。
　その後、図７に示すように、発光素子層４２の（０００－１）ファセット４２ａおよび（１１－２２）ファセット４２ｂに挟まれた凹部５２（クラック５１の上部の領域）を埋めるように発光波長に対して透明なＳｉＯ２などの絶縁膜２２を形成する。そして、絶縁膜２２および発光素子層４２の上面上にｐ側電極４７を形成するとともに、ｎ型ＧａＮ基板４１の下面上に、ｎ側電極４６を形成する。このようにして、図７に示した第２実施形態による発光ダイオードチップ４０が形成される。
　第２実施形態では、上記のように、下地層５０にクラック５１が形成されたｎ型ＧａＮ基板４１と、ｎ型ＧａＮ基板４１の主表面上にクラック５１の内側面５１ａを起点として形成される（０００－１）ファセット４２ａと、クラック５１の内側面５１ｂを起点として形成されるファセット４２ｂとを含む発光素子層４２とを備えることによって、発光素子層４２には、ｎ型ＧａＮ基板４１上に予め形成された下地層５０のクラック５１の内側面５１ａおよび５１ｂをそれぞれ起点としたファセット４２ａおよびファセット４２ｂが形成される。すなわち、製造プロセス上、凹部などが無い平坦な基板上に積層された窒化物系半導体層に対してエッチング加工により上記のようなファセット４２ａまたはファセット４２ｂを形成する場合と異なり、エッチング加工を必要としないので、発光ダイオードチップ４０の製造プロセスが複雑になるのを抑制することができる。また、発光素子層４２のファセット４２ａおよびファセット４２ｂは、ドライエッチングなどにより形成されないので、製造プロセス上、発光層４４などに損傷が生じにくい。これにより、発光層４４からの光の取り出し効率を向上させることができる。
　また、第２実施形態では、下地層５０にクラック５１が形成されたｎ型ＧａＮ基板４１と、ｎ型ＧａＮ基板４１の主表面上にクラック５１の内側面５１ａを起点として形成される（０００－１）ファセット４２ａと、クラック５１の内側面５１ｂを起点として形成されるファセット４２ｂとを含む発光素子層４２とを備えることによって、発光素子層４２がｎ型ＧａＮ基板４１上に結晶成長する際に、成長層の上面（発光素子層４２の主表面）が成長する成長速度よりも、クラック５１の内側面５１ａを起点としたファセット４２ａおよびクラック５１の内側面５１ｂを起点としたファセット４２ｂがそれぞれ形成される成長速度が遅いので、成長層の上面（主表面）が平坦性を保ちながら成長する。これにより、上記ファセット４２ａおよびファセット４２ｂからなる端面を形成しない場合の発光素子層の成長層表面と比較して、発光層４４を有する発光素子層４２の表面（上面）の平坦性をより向上させることができる。
　また、第２実施形態では、ｎ型ＧａＮ基板４１上にＡｌＧａＮからなる下地層５０が形成されるとともに、ｎ型ＧａＮ基板４１の格子定数ｃ１と、下地層５０の格子定数ｃ２とが、ｃ１＞ｃ２の関係を有するように構成されており、発光素子層４２のファセット４２ａおよびファセット４２ｂを、それぞれ、クラック５１の内側面５１ａおよび５１ｂをそれぞれ起点として形成することによって、ｎ型ＧａＮ基板４１上にＡｌＧａＮからなる下地層５０を形成する際に、下地層５０の格子定数ｃ２がｎ型ＧａＮ基板４１の格子定数ｃ１よりも小さい（ｃ１＞ｃ２）ので、ｎ型ＧａＮ基板４１の格子定数ｃ１に合わせようとして下地層５０の内部に引張応力Ｒが生じる。この結果、下地層５０の厚みが所定の厚み以上の場合にはこの引張応力Ｒに耐え切れずに下地層５０にはクラック５１が形成される。これにより、下地層５０上に発光素子層４２の（０００－１）ファセット４２ａおよび（１１－２２）ファセット４２ｂをそれぞれ結晶成長の際に形成するための基準となる内側面５１ａおよび５１ｂを、容易に下地層５０に形成することができる。
　また、第２実施形態では、発光素子層４２の（０００－１）ファセット４２ａおよび（１１－２２）ファセット４２ｂを、発光素子層４２の結晶成長の際に形成されるファセットからなるように構成することによって、上記ファセット４２ａおよびファセット４２ｂの２種類の平坦なファセット（端面）を、それぞれ、発光素子層４２の結晶成長と同時に容易に形成することができる。
　また、第２実施形態では、発光素子層４２のファセット４２ａおよび４２ｂを、発光素子層４２の主表面（（１１－２－２）面）に対して鈍角をなすように形成することによって、発光素子層４２のファセット４２ａとファセット４２ｂとが対向する複数の凹部５２（ｎ型ＧａＮ基板４１上のクラック５１を含むクラック５１の上部領域）が、ｎ型ＧａＮ基板４１から発光素子層４２の上面に向かって広がるように形成されるので、発光層４４からの光を発光素子層４２の上面のみならず、ｎ型ＧａＮ基板４１の主表面に対して傾斜したファセット４２ａおよび４２ｂを通して容易に取り出すことができる。これにより、発光ダイオードチップ４０の発光効率をより向上させることができる。なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
　（第３実施形態）
　図８および図１１～図１３を参照して、この第３実施形態による発光ダイオードチップ６０の製造プロセスでは、上記第２実施形態と異なり、ｎ型ＧａＮ基板６１上の下地層５０に破線状のスクライブ傷７０を形成することによってクラックの発生位置が制御されたクラック７１を形成する場合について説明する。なお、ｎ型ＧａＮ基板６１は、本発明の「下地基板」の一例であり、クラック７１は、本発明の「凹部」の一例である。
　この第３実施形態による発光ダイオードチップ６０は、（１－１０－２）面を主表面とするウルツ鉱構造の窒化物半導体からなる。また、発光ダイオードチップ６０の形状は、平面的に見て（発光ダイオードチップ６０の上面側から見て）、正方形状、長方形状、菱形または平行四辺形などの形状を有する。
　ここで、第３実施形態における発光ダイオードチップ６０の製造プロセスでは、図８に示した場合と同様に、ｎ型ＧａＮ基板６１（図１１参照）上に、上記した第２実施形態の厚み（約３～約４μｍ）よりも薄い臨界膜厚程度の厚みを有するＡｌＧａＮからなる下地層５０を成長させる。この際、下地層５０には、第２実施形態と同様の作用によって内部に引張応力Ｒ（図８参照）が発生する。ここで、臨界膜厚とは、互いに異なる格子定数を有する半導体層を積層した際に、格子定数差に起因したクラックが半導体層に発生しない場合の半導体層の最小の厚みを意味する。
　この後、図１２に示すように、レーザ光またはダイヤモンドポイントなどにより、下地層５０にＡ方向と略直交する［１１－２０］方向（Ｂ方向）に、約５０μｍの間隔で破線状のスクライブ傷７０を形成する。また、スクライブ傷７０は、Ａ方向に、間隔Ｌ２のピッチで複数形成される。これにより、図１３に示すように、下地層５０には、破線状のスクライブ傷７０を起点として、スクライブ傷７０が形成されていない下地層５０の領域にクラックが進行する。この結果、下地層５０をＢ方向に分断する略直線状のクラック７１（図１３参照）が形成される。
　また、その際、スクライブ傷７０も、深さ方向（図１３の紙面に垂直な方向）に分割が進む。これにより、クラック７１には、下地層５０とｎ型ＧａＮ基板６１の界面近傍まで達する内側面７１ａ（破線で示す）が形成される。なお、内側面７１ａは、本発明の「凹部の一方の内側面」の一例である。
　その後、上記第２実施形態と同様の製造プロセスにより、下地層５０上に、ｎ型クラッド層４３と、約２ｎｍの厚みを有するＧａ０．７Ｉｎ０．３Ｎからなる井戸層と、Ｇａ０．９Ｉｎ０．１Ｎからなる障壁層とを積層したＭＱＷからなる発光層４４と、ｐ型クラッド層４５とを順次積層することにより、発光素子層４２を形成する。
　この際、ｎ型ＧａＮ基板６１上の発光素子層４２には、ｎ型ＧａＮ基板６１の［１－１０－２］方向（Ｃ２方向）に対して所定の角度傾斜した方向に延びる（０００－１）ファセット４２ｃと、ｎ型ＧａＮ基板６１の［１－１０－２］方向（Ｃ２方向）に対して所定の角度傾斜した方向に延びる（１－１０１）ファセット４２ｄとが形成される。なお、ファセット４２ｃは、本発明の「第１側面」および「結晶成長ファセット」の一例であり、ファセット４２ｄは、本発明の「第２側面」および「結晶成長ファセット」の一例である。
　なお、第３実施形態によるその他の製造プロセスは、上記第２実施形態と同様である。このようにして、図１１に示した第３実施形態による発光ダイオードチップ６０が形成される。
　第３実施形態の製造プロセスでは、上記のように、クラック７１の形成の際に、ｎ型ＧａＮ基板６１上に下地層５０を臨界膜厚程度の厚みに形成した後、下地層５０に対して、［１１－２０］方向（Ｂ方向）に延びる複数の破線状（約５０μｍ間隔）のスクライブ傷７０をＡ方向に間隔Ｌ２のピッチで形成する工程を備えることによって、下地層５０には、破線状のスクライブ傷７０を起点としてＢ方向に平行に、かつ、Ａ方向に沿って等間隔のクラック７１が形成される。すなわち、上記第２実施形態のように、自発的に形成されたクラックを利用して半導体層を積層させる場合と比較して、より容易に、発光面積が揃った発光ダイオードチップ６０（図１１参照）を形成することができる。なお、第３実施形態のその他の効果は、上記第２実施形態と同様である。
　（第４実施形態）
　図１４および図１５を参照して、この第４実施形態による発光ダイオードチップ８０の製造プロセスでは、上記第１実施形態と異なり、ｍ面（（１－１００）面）からなる主表面を有するｎ型ＧａＮ基板８１上に、ＡｌＧａＮからなる下地層５０を形成した後、発光素子層１２を形成する場合について説明する。なお、ｎ型ＧａＮ基板８１は、本発明の「下地基板」の一例である。
　この第４実施形態による発光ダイオードチップ８０は、ｍ面を主表面とするウルツ鉱構造の窒化物半導体からなる。また、発光ダイオードチップ８０の形状は、平面的に見て（発光ダイオードチップ８０の上面側から見て）、正方形状、長方形状、菱形または平行四辺形などの形状を有する。
　ここで、第４実施形態における発光ダイオードチップ８０の製造プロセスでは、図１５に示すように、約１００μｍの厚みを有するｎ型ＧａＮ基板８１上に、約３～約４μｍの厚みを有するＡｌ０．０５Ｇａ０．９５Ｎからなる下地層５０を成長させる。その際、上記第２実施形態と同様に、ｎ型ＧａＮ基板８１と下地層５０との格子定数差によるクラック５１が下地層５０に形成される。
　その後、上記第１実施形態と同様の製造プロセスにより、下地層５０上に、約０．５μｍの厚みを有するｎ型Ａｌ０．０３Ｇａ０．９７Ｎからなるｎ型クラッド層１３と、約２ｎｍの厚みを有するＧａ０．７Ｉｎ０．３Ｎからなる井戸層と、Ｇａ０．９Ｉｎ０．１Ｎからなる障壁層とを積層したＭＱＷ構造からなる発光層１４と、約０．２μｍの厚みを有するｐ型ＧａＮからなるｐ型コンタクト層を兼ねるｐ型クラッド層１５とを順次積層することにより、発光素子層１２を形成する。
　この際、第４実施形態では、図１５に示すように、ｎ型ＧａＮ基板８１上に発光素子層１２を成長させた場合、［１１－２０］方向（Ｂ方向）に延びるクラック５１の（０００－１）面からなる内側面５１ａにおいて、発光素子層１２は、クラック５１の（０００－１）面を引き継ぐように［１－１００］方向（Ｃ２方向）に延びる（０００－１）ファセット１２ｃを形成しながら結晶成長する。また、クラック５１の（０００－１）面に対向する（０００１）面（内側面５１ｂ）では、発光素子層１２は、［１－１００］方向（Ｃ２方向）に対して所定の角度傾斜した方向に延びる（１－１０１）ファセット１２ｄを形成しながら結晶成長する。これにより、ファセット１２ｄは発光素子層１２の上面（主表面）に対して鈍角をなすように形成される。なお、ファセット１２ｃは、本発明の「第１側面」および「結晶成長ファセット」の一例であり、ファセット１２ｄは、本発明の「第２側面」および「結晶成長ファセット」の一例である。
　また、第４実施形態においても、発光素子層１２の（０００１）ファセット１２ｃと（１－１０１）ファセット１２ｂとによって挟まれた凹部２０（クラック５１を含むクラック５１の上部の領域）を埋めるように発光波長に対して透明なＳｉＯ２などの絶縁膜２２を形成する。
　なお、第４実施形態によるその他の製造プロセスは、上記第１実施形態と同様であり、このようにして、図１４に示した第４実施形態による発光ダイオードチップ８０が形成される。また、第４実施形態による発光ダイオードチップ８０の効果は、上記第１および第２実施形態と同様である。
　［実施例］
　図９、図１６および図１７を参照して、上記第４実施形態の効果を確認するために行った確認実験について説明する。
　この確認実験では、まず、上記した第４実施形態の製造プロセスと同様の製造プロセスを用いて、ｍ面（（１－１００）面）からなる主表面を有するｎ型ＧａＮ基板上に、ＭＯＣＶＤ法を用いて３μｍ～４μｍの厚みを有するＡｌＧａＮからなる下地層を形成した。この際、ｎ型ＧａＮ基板と下地層との格子定数差に起因して、下地層に図１６および図１７に示すようなクラックが形成された。この際、クラックは、図１７に示すように、ｎ型ＧａＮ基板の主表面に対して垂直な方向に延びる（０００－１）面を形成しているのが確認された。また、クラックは、図９に示したように、ｎ型ＧａＮ基板の［０００１］方向（Ａ方向）と直交する［１１－２０］方向（Ｂ方向）に沿ってストライプ状に形成されたのが確認された。
　次に、ＭＯＣＶＤ法を用いて、ＧａＮからなる半導体層を下地層上に結晶成長させた。この結果、図１７に示すように、クラックの（０００－１）面からなる内側面において、半導体層がこの面方位を引き継ぐように垂直方向に延びるＧａＮの（０００－１）面を形成しながら［１－１００］（Ｃ２方向）方向に結晶成長するのが確認された。また、図１７に示すように、クラックの（０００－１）面と反対側の内側面上には、ＧａＮの（１－１０１）面からなる傾斜ファセットが形成されるのが確認された。また、この傾斜面は半導体層の上面（主表面）に対して鈍角をなすように形成されているのが確認された。これにより、下地層に設けられたクラックの２つの内側面がそれぞれ結晶成長の起点となって、下地層上に半導体層を形成することが可能であることが確認された。また、下地層の形成時にｎ型ＧａＮ基板まで達していたクラックは、半導体層の積層に伴って、空隙の一部を埋められているのが確認された。
　上記の確認実験の結果から、本発明では、結晶成長による半導体層の形成と同時に、エッチング加工を施すことなく半導体層（発光層）に（０００－１）面および（１－１０１）面からなる端面（半導体層の垂直な側面および傾斜面）を形成することが可能であるのが確認された。また、半導体層が結晶成長する過程で、上記（０００－１）面および（１－１０１）面が形成される部分の成長速度と、半導体層の上面（主表面）が矢印Ｃ２方向（図１６参照）へ成長する成長速度との差から、上記（０００－１）面および（１－１０１）面の平坦性のみならず、半導体層の上面（主表面）の平坦性についても向上させることができるのが確認された。
　（第５実施形態）
　図１８を参照して、この第５実施形態による発光ダイオードチップ９０では、上記第１実施形態と異なり、ｍ面（（１－１００）面）からなる主表面を有するｎ型４Ｈ－ＳｉＣ基板９１上に、発光素子層９２を形成する場合について説明する。なお、ｎ型４Ｈ－ＳｉＣ基板９１および発光素子層９２は、それぞれ、本発明の「基板」および「窒化物系半導体層」の一例である。
　この第５実施形態による発光ダイオードチップ９０は、ｍ面を主表面とするウルツ鉱構造の窒化物半導体からなる。また、発光ダイオードチップ９０の形状は、平面的に見て（発光ダイオードチップ９０の上面側から見て）、正方形状、長方形状、菱形または平行四辺形などの形状を有する。
　また、発光ダイオードチップ９０は、図１８に示すように、約１００μｍの厚みを有するｎ型４Ｈ－ＳｉＣ基板９１上に、発光素子層９２が形成されている。また、発光素子層９２には、約０．５μｍの厚みを有するｎ型Ａｌ０．０３Ｇａ０．９７Ｎからなるｎ型クラッド層９３と、約２ｎｍの厚みを有するＧａ０．７Ｉｎ０．３Ｎからなる井戸層と、Ｇａ０．９Ｉｎ０．１Ｎからなる障壁層とを積層したＭＱＷ構造からなる発光層９４とが形成されている。また、発光層９４上には、約０．２μｍの厚みを有するｐ型ＧａＮからなるｐ型コンタクト層を兼ねるｐ型クラッド層９５が形成されている。なお、ｎ型クラッド層９３、発光層９４およびｐ型クラッド層９５は、それぞれ、本発明の「窒化物系半導体層」の一例である。
　ここで、第５実施形態ではｎ型クラッド層９３からｐ型クラッド層９５にかけて、発光素子層９２の（０００－１）ファセット９２ａと、（１－１０１）ファセット９２ｂとによって凹部２０が形成されている。なお、ファセット９２ａは、本発明の「第１側面」および「結晶成長ファセット」の一例であり、ファセット９２ｂは、本発明の「第２側面」および「結晶成長ファセット」の一例である。また、ファセット９２ａは、製造プロセス時にｎ型４Ｈ－ＳｉＣ基板９１の主表面に予め形成された溝部９６の（０００－１）面からなる内側面９６ａを引き継ぐように、ｎ型４Ｈ－ＳｉＣ基板９１の主表面に対して略垂直な方向（［１－１００］方向）に伸びるように形成されている。また、ファセット９２ｂは、溝部９６の内側面９６ｂを起点とした傾斜面からなり、発光素子層９２の上面（主表面）に対して鈍角をなすように形成されている。なお、溝部９６、内側面９６ａおよび９６ｂは、それぞれ、本発明の「凹部」、「凹部の一方の内側面」および「凹部の他方の内側面」の一例である。なお、図１８では、図示の関係上、内側面９６ａおよび内側面９６ｂの符号を図中の一部の溝部９６にのみ記載している。
　また、ｎ型４Ｈ－ＳｉＣ基板９１の下面上には、ｎ側電極１６が形成されている。また、凹部２０には、絶縁膜２２が形成され、発光波長に対して透明なＳｉＯ２などの絶縁膜２２とｐ型クラッド層１５とを覆うように、透光性を有するｐ側電極１７が形成されている。
　なお、第５実施形態による発光ダイオードチップ９０の製造プロセスは、上記第１実施形態と同様である。また、第５実施形態の効果についても、上記第１実施形態と同様である。
　（第６実施形態）
　まず、図１９～図２１を参照して、第６実施形態による表面出射型窒化物系半導体レーザ素子１００の構造について説明する。
　この第６実施形態による表面出射型窒化物系半導体レーザ素子１００では、図１９および図２０に示すように、約１００μｍの厚みを有するｎ型ＧａＮ基板１１１上に形成され、約３～約４μｍの厚みを有するＡｌＧａＮからなる下地層１４０上に、約３．１μｍの厚みを有する半導体レーザ素子層１１２が形成されている。なお、ｎ型ＧａＮ基板１１１および半導体レーザ素子層１１２は、それぞれ、本発明の「基板」および「窒化物系半導体素子層」の一例である。また、半導体レーザ素子層１１２は、図２０に示すように、レーザ素子端部間（Ａ方向）の長さＬ３が約１５６０μｍを有するように形成されている。
　ここで、第６実施形態では、図２０に示すように、半導体レーザ素子層１１２は、ｎ型ＧａＮ基板１１１の（１－１０－４）面からなる主表面上に、下地層１４０を介して形成されている。また、半導体レーザ素子層１１２には、［１－１０１］方向である共振器方向（Ａ方向）に、ｎ型ＧａＮ基板１１１の主表面に対して略垂直な光出射面１００ａおよび光反射面１００ｂがそれぞれ形成されている。なお、光出射面１００ａおよび光反射面１００ｂは、それぞれ、本発明の「第１共振器端面」および「第２共振器端面」の一例である。なお、本発明において、光出射面１００ａおよび光反射面１００ｂは、光出射側および光反射側のそれぞれの共振器端面から出射されるレーザ光強度の大小関係により区別される。すなわち、相対的にレーザ光の出射強度の大きい側が光出射面１００ａであり、相対的にレーザ光の出射強度の小さい側が光反射面１００ｂである。
　また、第６実施形態では、下地層１４０には、下地層１４０の結晶成長時に形成されるとともに、ｎ型ＧａＮ基板１１１の［１１－２０］方向にストライプ状に延びるクラック１４１が形成されている。そして、図２０に示すように、半導体レーザ素子層１１２の光出射面１００ａは、後述する半導体レーザ素子層１１２の形成時に、下地層１４０のクラック１４１の内側面１４１ａを引き継ぐように結晶成長した（１－１０１）面からなる端面により構成されている。また、半導体レーザ素子層１１２の光反射面１００ｂは、［－１１０－１］方向（図２０のＡ１方向）に垂直な端面である（－１１０－１）面により形成されている。なお、クラック１４１は、本発明の「凹部」の一例であり、内側面１４１ａは、本発明の「凹部の内側面」の一例である。
　なお、第６実施形態では、ＡｌＧａＮからなる下地層１４０を結晶成長させる際に、ｎ型ＧａＮ基板１１１と下地層１４０との格子定数差を利用することにより凹部としてのクラック１４１を下地層１４０に形成しているが、下地層１４０を結晶成長させた後に、下地層１４０の表面から機械的スクライブ、レーザスクライブ、ダイシングおよびエッチングなどにより、凹部（溝形状の窪み）を形成してもよい。また、上記手法を用いて凹部を形成する場合には、下地層１４０を基板（下地基板）であるｎ型ＧａＮ基板１１１と同様の格子定数を有するＧａＮとしてもよい。さらには、後述するように、機械的スクライブ、レーザスクライブ、ダイシングおよびエッチングなどにより、ｎ型ＧａＮ基板１１１上の表面に直接的に凹部（第１２実施形態の溝部２５０）を形成してもよい。
　また、第６実施形態では、図２０に示すように、半導体レーザ素子層１１２には、［１－１０１］方向（Ａ２方向）の光出射面１００ａと対向する領域に、光出射面１００ａに対して角度θ１（＝約６５°）傾斜した方向に延びる反射面１００ｃが形成されている。また、反射面１００ｃは、後述する半導体レーザ素子層１１２の形成時に、下地層１４０のクラック１４１の内側面１４１ｂの上端部を起点として結晶成長した（０００－１）ファセットにより形成されている。これにより、表面出射型窒化物系半導体レーザ素子１００では、図２０に示すように、後述する発光層１１５の光出射面１００ａからＡ２方向に出射されたレーザ光を、反射面１００ｃにより光出射面１００ａに対して角度θ２（＝約４０°）傾斜した方向に出射方向を変化させて外部に出射させることが可能に構成されている。なお、内側面１４１ｂは、本発明の「凹部の内側面」の一例である。また、図２０に示すように、表面出射型窒化物系半導体レーザ素子１００のＡ２方向の端部には、半導体レーザ素子層１１２の（１－１０１）面からなる端面１００ｄが形成されている。
　また、半導体レーザ素子層１１２は、図１９および図２０に示すように、バッファ層１１３と、ｎ型クラッド層１１４と、発光層１１５と、ｐ型クラッド層１１６およびｐ型コンタクト層１１７とを含んでいる。具体的には、図２０に示すように、ｎ型ＧａＮ基板１１１上に形成された下地層１４０の上面上に、約１．０μｍの厚みを有するアンドープＡｌ０．０１Ｇａ０．９９Ｎからなるバッファ層１１３と、約１．９μｍの厚みを有するＧｅドープのＡｌ０．０７Ｇａ０．９３Ｎからなるｎ型クラッド層１１４とが形成されている。
　また、ｎ型クラッド層１１４上には、発光層１１５が形成されている。発光層１１５は、図２１に示すように、ｎ型クラッド層１１４（図２０参照）に近い側から順に、約２０ｎｍの厚みを有するＡｌ０．２Ｇａ０．８Ｎからなるｎ型キャリアブロック層１１５ａと、約２０ｎｍの厚みを有するアンドープＩｎ０．０２Ｇａ０．９８Ｎからなるｎ型光ガイド層１１５ｂと、ＭＱＷ活性層１１５ｅと、約０．８μｍの厚みを有するアンドープＩｎ０．０１Ｇａ０．９９Ｎからなるｐ型光ガイド層１１５ｆと、約２０ｎｍの厚みを有するＡｌ０．２５Ｇａ０．７５Ｎからなるキャリアブロック層１１５ｇとから構成されている。また、ＭＱＷ活性層１１５ｅは、約２．５ｎｍの厚みを有するアンドープＩｎ０．１５Ｇａ０．８５Ｎからなる３層の量子井戸層１１５ｃと約２０ｎｍの厚みを有するアンドープＩｎ０．０２Ｇａ０．９８Ｎからなる３層の量子障壁層１１５ｄとが交互に積層されている。また、ｎ型クラッド層１１４は、ＭＱＷ活性層１１５ｅよりもバンドギャップが大きい。また、ｎ型キャリアブロック層１１５ａとＭＱＷ活性層１１５ｅとの間に、ｎ型キャリアブロック層１１５ａとＭＱＷ活性層１１５ｅとの中間のバンドギャップを有する光ガイド層などを形成してもよい。また、ＭＱＷ活性層１１５ｅは、単層またはＳＱＷ構造で形成してもよい。
　また、図１９および図２０に示すように、発光層１１５上には、平坦部と、平坦部の略中央部から上方（Ｃ２方向）に突出するように形成され約１μｍの厚みを有する凸部とを有するＭｇドープのＡｌ０．０７Ｇａ０．９３Ｎからなるｐ型クラッド層１１６が形成されている。また、ｐ型クラッド層１１６は、ＭＱＷ活性層１１５ｅよりもバンドギャップが大きい。また、ｐ型クラッド層１１６の凸部上には、約３ｎｍの厚みを有するアンドープＩｎ０．０７Ｇａ０．９３Ｎからなるｐ型コンタクト層１１７が形成されている。また、ｐ型クラッド層１１６の凸部とｐ型コンタクト層１１７とによって、表面出射型窒化物系半導体レーザ素子１００の光導波路として共振器方向（図１９のＡ方向）にストライプ状（細長状）に延びるリッジ１３１が構成されている。なお、バッファ層１１３、ｎ型クラッド層１１４、発光層１１５、ｐ型クラッド層１１６およびｐ型コンタクト層１１７は、それぞれ、本発明の「窒化物系半導体素子層」の一例である。
　また、図１９に示すように、半導体レーザ素子層１１２のｐ型クラッド層１１６の凸部以外の平坦部の上面上およびリッジ１３１の両側面を覆うように、約２００ｎｍの厚みを有するＳｉＯ２からなる電流ブロック層１１８が形成されている。
　また、電流ブロック層１１８およびｐ型コンタクト層１１７の上面上には、ｐ型コンタクト層１１７の上面に近い方から順に、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側電極１１９が形成されている。
　また、図１９および図２０に示すように、ｎ型ＧａＮ基板１１１の裏面上には、ｎ型ＧａＮ基板１１１に近い側から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とからなるｎ側電極１２０が形成されている。このｎ側電極１２０は、図２０に示すように、表面出射型窒化物系半導体レーザ素子１００の矢印Ａ方向の両側部まで延びるようにｎ型ＧａＮ基板１１１の裏面上の全面に形成されている。
　次に、図１５および図１９～図２５を参照して、第６実施形態による表面出射型窒化物系半導体レーザ素子１００の製造プロセスについて説明する。
　まず、図２２に示すように、ｎ型ＧａＮ基板１１１上に、ＡｌＧａＮからなる下地層１４０を成長させる。なお、下地層１４０が結晶成長する際、ｎ型ＧａＮ基板１１１の格子定数ｃ１よりも下地層１４０の格子定数ｃ２が小さいので、所定の厚みに達した下地層１４０は、ｎ型ＧａＮ基板１１１の格子定数ｃ１に合わせようとして下地層１４０の内部に引張応力Ｒが発生する。この結果、下地層１４０が局所的にＡ方向に縮むのに伴って、下地層１４０には、図２２および図２３に示すようなクラック１４１が形成される。この際、クラック１４１は、（０００１）面とｎ型ＧａＮ基板１１１の主表面の（１－１０－４）面とに平行な［１１－２０］方向（Ｂ方向）に沿ってストライプ状に延びるように形成されやすい。
　また、第６実施形態では、図２２に示すように、下地層１４０にクラック１４１が形成される際に、クラック１４１には、下地層１４０とｎ型ＧａＮ基板１１１との界面近傍まで達する内側面１４１ａが形成される。この内側面１４１ａは、ｎ型ＧａＮ基板１１１の（１－１０－４）面からなる主表面に対して略垂直に形成される。ここで、クラック１４１は、下地層１４０の内部に発生する引張応力Ｒ（図２２参照）を利用して形成されるので、外部的な加工技術（たとえば、機械的スクライブ、レーザスクライブ、ダイシングおよびエッチングなど）により凹部を形成する場合と異なり、クラック１４１を［１１－２０］方向に容易に一致させることが可能である。この結果、クラック１４１を極めて平坦に形成することができるので、平坦な端面（（１－１０１）面）を有する半導体レーザ素子層１１２を容易に成長させることができる。
　また、第６実施形態では、下地層１４０の内部にｎ型ＧａＮ基板１１１の主表面近傍まで達するクラック１４１が形成されるので、ｎ型ＧａＮ基板１１１と格子定数が異なる下地層１４０の格子歪を開放することができる。したがって、下地層１４０の結晶品質が良好になり、下地層１４０上に形成される半導体レーザ素子層１１２を高品質な結晶状態とすることができる。この結果、後述する工程で形成される半導体レーザ素子層１１２の電気特性が向上されるとともに、半導体レーザ素子層１１２内での光吸収を抑制することが可能となる。さらに、発光層１１５の内部損失が低減されるので、発光層１１５の発光効率を向上させることが可能である。なお、第６実施形態では、下地層１４０の内部にｎ型ＧａＮ基板１１１の主表面近傍まで達するクラック１４１を形成したが、下地層１４０の厚み方向（図２２のＣ２方向）に、下地層１４０の厚みに相当する深さの溝部を形成するようにしてもよい。このように構成しても、下地層１４０の厚みに相当する深さの溝部によって下地層１４０の内部歪を開放することができるので、クラック１４１を形成する場合と同様の効果を得ることができる。
　次に、図２４に示すように、ＭＯＣＶＤ法を用いて、クラック１４１が形成された下地層１４０上に、バッファ層１１３、ｎ型クラッド層１１４、発光層１１５（詳細は図２１参照）、ｐ型クラッド層１１６およびｐ型コンタクト層１１７を順次成長させて半導体レーザ素子層１１２を形成する。
　上記半導体レーザ素子層１１２の形成では、まず、基板温度を約１０００℃の成長温度に保持した状態で、Ｇａ原料であるトリメチルガリウム（ＴＭＧａ）およびＡｌ原料であるトリメチルアルミニウム（ＴＭＡｌ）を含んだＨ２からなるキャリアガスを反応炉内に供給して、ｎ型ＧａＮ基板１１１上にバッファ層１１３を成長させる。次に、ＴＭＧａおよびＴＭＡｌと、ｎ型導電性を得るためのＧｅ不純物の原料であるＧｅＨ４（モノゲルマン）とを含んだＨ２からなるキャリアガスを反応炉内に供給して、バッファ層１１３上にｎ型クラッド層１１４を成長させる。その後、ＴＭＧａおよびＴＭＡｌを含んだＨ２ガスを反応炉内に供給して、ｎ型クラッド層１１４上にｎ型キャリアブロック層１１５ａを成長させる。
　次に、基板温度を約８５０℃の成長温度に下げて保持した状態で、反応炉内にＮＨ３ガスを供給した窒素ガス雰囲気中にて、Ｇａ原料であるトリエチルガリウム（ＴＥＧａ）およびＩｎ原料であるトリメチルインジウム（ＴＭＩｎ）を供給して、ｎ型光ガイド層１１５ｂ、ＭＱＷ活性層１１５ｅおよびｐ型光ガイド層１１５ｆを成長させる。そして、ＴＭＧａおよびＴＭＡｌを反応炉内に供給して、キャリアブロック層１１５ｇを成長させる。これにより、発光層１１５（図２１参照）が形成される。
　次に、基板温度を約１０００℃の成長温度に上昇させて保持した状態で、反応炉内にＮＨ３ガスを供給した水素ガスおよび窒素ガス雰囲気中にて、ｐ型不純物であるＭｇの原料であるＭｇ（Ｃ５Ｈ５）２（シクロペンタンジエニルマグネシウム）、ＴＭＧａおよびＴＭＡｌを供給して、発光層１１５上にｐ型クラッド層１１６を成長させる。その後、再び基板温度を約８５０℃の成長温度に下げて保持した状態で、反応炉内にＮＨ３ガスを供給した窒素ガス雰囲気中にて、ＴＥＧａおよびＴＭＩｎを供給して、ｐ型コンタクト層１１７を成長させる。このようにして、下地層１４０上に半導体レーザ素子層１１２が形成される。
　ここで、第６実施形態では、図１５に示した場合と同様に、下地層１４０上に半導体レーザ素子層１１２を成長させた場合、Ｂ方向（図２３参照）にストライプ状に延びるクラック１４１の内側面１４１ａの上端部を起点として、クラック１４１の内側面１４１ａを引き継ぐように［１－１０－４］方向（Ｃ２方向）に延びる端面（（１－１０１）面）を形成しながら結晶成長する。これにより、半導体レーザ素子層１１２には、（１－１０１）面からなる光出射面１００ａが形成される。また、同時に、半導体レーザ素子層１１２は、クラック１４１の内側面１４１ｂの上端部を起点として、ｎ型ＧａＮ基板１１１の主表面に対して角度θ１（＝約６５°）傾斜した方向に延びる（０００－１）ファセットが形成される。これにより、半導体レーザ素子層１１２には、（０００－１）面からなるとともに半導体レーザ素子層１１２の上面（主表面）に対して鈍角をなす反射面１００ｃが形成される。なお、半導体レーザ素子層１１２が結晶成長する過程で、上記（１－１０１）面および（０００－１）面が形成される部分の成長速度よりも、半導体レーザ素子層１１２の表面（上面）が矢印Ｃ２方向（図２４参照）へ成長する成長速度が速いので、半導体レーザ素子層１１２の主表面（上面）の平坦性についても向上させることができる。
　その後、窒素ガス雰囲気中で、約８００℃の温度条件下でｐ型化アニール処理を行う。
　次に、図１９に示すように、ｐ型コンタクト層１１７の上面上に、フォトリソグラフィによりレジストパターンを形成した後、そのレジストパターンをマスクとしてドライエッチングなどを行うことにより、リッジ１３１を形成する。その後、ｐ型クラッド層１１６の凸部以外の平坦部の上面上およびリッジ１３１の両側面を覆うように、電流ブロック層１１８を形成する。また、図１９および図２５に示すように、真空蒸着法を用いて、電流ブロック層１１８上および電流ブロック層１１８が形成されていないｐ型コンタクト層１１７上に、ｐ側電極１１９を形成する。なお、図２５では、ｐ型コンタクト層１１７が形成された位置（リッジ１３１近傍）における半導体レーザ素子の共振器方向（Ａ方向）に沿った断面構造を示している。
　この後、図２５に示すように、ｎ型ＧａＮ基板１１１の厚みが約１００μｍになるように、ｎ型ＧａＮ基板１１１の裏面を研磨した後、真空蒸着法を用いて、ｎ型ＧａＮ基板１１１の裏面上に、ｎ型ＧａＮ基板１１１に接触するようにｎ側電極１２０を形成する。
　また、第６実施形態では、図２５に示すように、所定の共振器端面を形成したい位置を、半導体レーザ素子層１１２の表面（上面）からｎ型ＧａＮ基板１１１まで達する方向（矢印Ｃ１方向）にドライエッチングを行うことにより、半導体レーザ素子層１１２の一方の側面が平坦な略（－１１０－１）面を有する溝部１４２を形成する。これにより、溝部１４２の一方の側面である略（－１１０－１）面が、表面出射型窒化物系半導体レーザ素子１００の光反射面１００ｂとして容易に形成される。また、溝部１４２の他方の側面である略（１－１０１）面が、表面出射型窒化物系半導体レーザ素子１００の端面１００ｄとして形成される。なお、溝部１４２は、平面的に見て、クラック１４１の延びる方向と略平行な［１１－２０］方向（Ｂ方向）に延びるように形成される。
　そして、図２５に示すように、溝部１４２に、レーザスクライブまたは機械式スクライブにより、ｎ型ＧａＮ基板１１１の溝部１４２と平行に直線状のスクライブ溝１４３を形成する。この状態で、図２５に示すように、ウェハの表面（上面）が開くようにｎ型ＧａＮ基板１１１の裏面を支点として荷重を印加することにより、ウェハを、スクライブ溝１４３の位置で分離する。なお、ｎ型ＧａＮ基板１１１の溝部１４２は、図２０に示すように、素子分割後、光反射面１００ｂおよび端面１００ｄの下部に形成された段差部１１１ａとなる。
　この後、共振器方向（Ａ方向）に沿って素子を分割してチップ化することによって、図１９および図２０に示した第６実施形態による表面出射型窒化物系半導体レーザ素子１００が形成される。
　第６実施形態では、上記のように、半導体レーザ素子層１１２の端部に形成される光出射面１００ａと対向する領域に形成され、ｎ型ＧａＮ基板１１１の主表面（（１－１０－４）面）に対して角度θ１（＝約６５°）傾斜して延びる（０００－１）面からなる反射面１００ｃを備えることによって、（０００－１）面からなる反射面１００ｃは平坦性を有するので、光出射面１００ａから出射されたレーザ光を、反射面１００ｃで散乱を起こすことなく一様に出射方向を変化させて外部（表面出射型窒化物系半導体レーザ素子１００の上方）に出射させることができる。この結果、表面出射型窒化物系半導体レーザ素子１００の発光効率が低下するのを抑制することができる。
　また、第６実施形態では、半導体レーザ素子層１１２の結晶成長時に同時に光出射面１００ａに対して傾斜する反射面１００ｃを形成するので、ｎ型ＧａＮ基板１１１上に平坦な半導体素子層を成長した後に、たとえばイオンビームエッチングなどにより光出射面１００ａに対して角度θ１（＝約６５°）だけ傾斜した反射面を形成する場合と異なり、半導体レーザ素子の製造プロセスが複雑になるのを抑制することができる。
　また、第６実施形態では、ｎ型ＧａＮ基板１１１がｎ型ＧａＮ基板１１１の主表面に形成されたクラック１４１を有するとともに、半導体レーザ素子層１１２の反射面１００ｃを、ｎ型ＧａＮ基板１１１のクラック１４１の内側面１４１ｂを起点として形成される半導体レーザ素子層１１２のファセットからなるように構成することによって、半導体レーザ素子層１１２がｎ型ＧａＮ基板１１１上に結晶成長する際に、成長層の上面（半導体レーザ素子層１１２の主表面）が成長する成長速度よりも、クラック１４１の内側面１４１ｂを起点としたファセットからなる反射面１００ｃが形成される成長速度が遅いので、成長層の上面（主表面）が平坦性を保ちながら成長する。これにより、予めｎ型ＧａＮ基板１１１にクラック１４１を形成しない場合の半導体レーザ素子層１１２の成長層表面と比較して、発光層を有する半導体層の表面の平坦性をより一層向上させることができる。
　また、（１－１０１）面は、半導体レーザ素子層１１２の主表面（上面）よりも成長速度が遅いので、結晶成長によって、容易に光出射面１００ａを形成することができる。
　また、第６実施形態では、発光層を有する半導体レーザ素子層１１２の光出射面１００ａとは反対側の端部に形成され、ｎ型ＧａＮ基板１１１の主表面に対して略垂直な方向に延びる光出射面１００ｂを備えることによって、光出射面１００ａと、光出射面１００ａとは反対側の光出射面１００ｂとを一対の共振器面とした半導体レーザ素子層１１２を形成することができる。
　また、第６実施形態では、基板を、ＧａＮなどの窒化物系半導体からなるｎ型ＧａＮ基板１１１であるように構成することによって、窒化物系半導体からなるｎ型ＧａＮ基板１１１上に半導体レーザ素子層１１２の結晶成長を利用して、（１－１０１）面からなる光出射面１００ａおよび（０００－１）面からなる反射面１００ｃをともに有する半導体レーザ素子層１１２を、容易に形成することができる。
　また、第６実施形態では、エッチングにより光反射面１００ｂを形成することによって、ＧａＮ基板などの劈開性の乏しい基板上に形成された半導体レーザ素子層１１２の端部に、容易に共振器端面を形成することができる。また、エッチングの条件を制御することにより、容易に、ｎ型ＧａＮ基板１１１の主表面に対して略垂直な方向（［１－１０－４］方向）に延びる（－１１０－１）面からなる光反射面１００ｂを形成することができる。
　（第７実施形態）
　図２３、図２６および図２７を参照して、この第７実施形態による表面出射型窒化物系半導体レーザ素子１５０の製造プロセスでは、上記第６実施形態と異なり、ｍ面（（１－１００）面）からなる主表面を有するｎ型ＧａＮ基板１５１上に下地層１４０を形成した後、半導体レーザ素子層１１２を形成する場合について説明する。なお、ｎ型ＧａＮ基板１５１は、本発明の「基板」の一例である。
　この第７実施形態では、図２６に示すように、ｍ面からなる主表面を有するｎ型ＧａＮ基板１５１上に、上記第６実施形態と同様の構造を有する半導体レーザ素子層１１２が形成されている。
　ここで、第７実施形態では、半導体レーザ素子層１１２には、ｎ型ＧａＮ基板１５１の主表面に対して略垂直な光出射面１５０ａおよび光反射面１５０ｂがそれぞれ形成されている。なお、光出射面１５０ａおよび光反射面１５０ｂは、それぞれ、本発明の「第１共振器端面」および「第２共振器端面」の一例である。また、光出射面１５０ａは、下地層１４０のクラック１４１の内側面１４１ａを引き継ぐように結晶成長した（０００－１）面により形成されている。また、光反射面１５０ｂは、［０００１］方向（図２６のＡ１方向）に垂直な（０００１）面により形成されている。
　また、第７実施形態では、図２６に示すように、半導体レーザ素子層１１２には、［０００－１］方向（Ａ２方向）の光出射面１５０ａと対向する領域に、光出射面１５０ａに対して角度θ３（＝約６２°）傾斜した方向に延びる反射面１５０ｃが形成されている。また、反射面１５０ｃは、半導体レーザ素子層１１２の形成時の結晶成長に伴う（１－１０１）ファセットにより形成されている。これにより、表面出射型窒化物系半導体レーザ素子１５０では、図２６に示すように、発光層１１５の光出射面１５０ａからＡ２方向に出射されたレーザ光を、反射面１５０ｃにより光出射面１５０ａに対して角度θ４（＝約３４°）傾斜した方向に出射方向を変化させることが可能に構成されている。また、図２６に示すように、表面出射型窒化物系半導体レーザ素子１５０のＡ２方向の端部には、半導体レーザ素子層１１２の（０００－１）面からなる端面１５０ｄが形成されている。
　なお、第７実施形態による表面出射型窒化物系半導体レーザ素子１５０の半導体レーザ素子層１１２の素子構造は、上記第６実施形態と同様である。
　次に、第７実施形態による表面出射型窒化物系半導体レーザ素子１５０の製造プロセスでは、図２７に示すように、上記第６実施形態と同様の製造プロセスを用いて、下地層１４０上に半導体レーザ素子層１１２を形成する。
　ここで、第７実施形態では、図２７に示すように、下地層１４０上に半導体レーザ素子層１１２を成長させた場合、半導体レーザ素子層１１２は、Ｂ方向（図２３参照）にストライプ状に延びるクラック１４１の内側面１４１ａの上端部を起点として、クラック１４１の内側面１４１ａを引き継ぐように［１－１００］方向（Ｃ２方向）に延びる（０００－１）面を形成しながら結晶成長する。これにより、半導体レーザ素子層１１２には、（０００－１）面からなる光出射面１５０ａが形成される。また、同時に、半導体レーザ素子層１１２には、クラック１４１の内側面１４１ｂの上端部を起点として、ｎ型ＧａＮ基板１５１の主表面に対して角度θ３（＝約６２°）傾斜した（１－１０１）ファセットが形成される。これにより、半導体レーザ素子層１１２には、（１－１０１）面からなるとともに半導体レーザ素子層１１２の上面（主表面）に対して鈍角をなす反射面１５０ｃが形成される。なお、半導体レーザ素子層１１２が結晶成長する過程で、上記（０００－１）面および（１－１０１）面が形成される部分の成長速度よりも、半導体レーザ素子層１１２の表面（上面）が矢印Ｃ２方向（図２７参照）へ成長する成長速度が速いので、上記（０００－１）面および（１－１０１）面の平坦性のみならず、半導体レーザ素子層１１２の表面（上面）の平坦性についても向上させることができる。
　また、第７実施形態では、所定の共振器端面を形成したい位置を、半導体レーザ素子層１１２の表面（上面）からｎ型ＧａＮ基板１５１まで達する方向（矢印Ｃ１方向）にドライエッチングを行うことにより、半導体レーザ素子層１１２の一方の側面が平坦な略（０００１）面を有する溝部１５２を形成する。これにより、溝部１５２の一方の側面が、表面出射型窒化物系半導体レーザ素子１５０の光反射面１５０ｂとして容易に形成される。また、溝部１５２の他方の側面である略（０００－１）面が、表面出射型窒化物系半導体レーザ素子１５０の端面１５０ｄとして形成される。なお、溝部１５２は、平面的に見て、クラック１４１の延びる方向と略平行な［１１－２０］方向（Ｂ方向）に延びるように形成される。
　そして、図２７に示すように、溝部１５２に、レーザスクライブまたは機械式スクライブにより、ｎ型ＧａＮ基板１５１の溝部１５２と平行（図２７の紙面に垂直な方向）にスクライブ溝１５３を形成する。この状態で、図２７に示すように、ウェハを、スクライブ溝１５３の位置で分離する。なお、ｎ型ＧａＮ基板１５１の溝部１５２は、図２６に示すように、素子分割後、光反射面１５０ｂおよび端面１５０ｄの下部に形成された段差部１５１ａとなる。
　この後、共振器方向（Ａ方向）に沿って素子を分割してチップ化することによって、図２６に示した第７実施形態による表面出射型窒化物系半導体レーザ素子１５０が形成される。
　第７実施形態では、上記のように、半導体レーザ素子層１１２の端部に形成される光出射面１５０ａと、ｎ型ＧａＮ基板１５１のｍ面（（１－１００）面）に対して角度θ３（＝約６２°）傾斜して延びる（１－１０１）面からなる反射面１５０ｃとを備えることによって、（１－１０１）面からなる反射面１５０ｃは平坦性を有するので、光出射面１５０ａから出射されたレーザ光を、反射面１５０ｃで散乱させることなく一様に出射方向を変化させて外部（表面出射型窒化物系半導体レーザ素子１５０の上方）に出射させることができる。この結果、表面出射型窒化物系半導体レーザ素子１５０の発光効率が低下するのを抑制することができる。
　また、第７実施形態では、クラック１４１の内側面１４１ａが（０００－１）面を含むように構成することによって、ｎ型ＧａＮ基板１５１の主表面上に（０００－１）面からなる光出射面１５０ａを有する半導体レーザ素子層１１２を形成する際、クラック１４１の内側面１４１ａの（０００－１）面を引き継ぐように半導体レーザ素子層１１２の（０００－１）面が形成されるので、光出射面１５０ａをｎ型ＧａＮ基板１５１上に容易に形成することができる。
　また、第７実施形態では、半導体レーザ素子層１１２の（１－１０１）面からなる反射面１５０ｃと対向する光出射面１５０ａを、（０００－１）面からなるように構成することによって、ｎ型ＧａＮ基板１５１上に（０００－１）面に該当しない光出射面１５０ａを形成する場合と比較して、ｎ型ＧａＮ基板１５１上に（０００－１）面からなる光出射面１５０ａを形成する場合の成長層の表面（上面）が確実に平坦性を有するように形成することができる。また、（０００－１）面は、半導体レーザ素子層１１２の主表面（上面）よりも成長速度が遅いので、結晶成長によって、容易に光出射面１５０ａを形成することができる。
　また、第７実施形態では、非極性面（（１－１００）面）からなる主表面を有するｎ型ＧａＮ基板１５１上に半導体レーザ素子層１１２を形成することによって、半導体素子層（発光層１１５）に発生するピエゾ電場や自発分極などの内部電場を低減することができる。これにより、共振器端面（光出射面１５０ａ）近傍を含む半導体レーザ素子層１１２（発光層１１５）の発熱がより抑制されるので、発光効率をより向上させた表面出射型窒化物系半導体レーザ素子１５０を形成することができる。なお、第７実施形態のその他の効果は、上記第６実施形態と同様である。
　（第８実施形態）
　図２８を参照して、この第８実施形態による表面出射型窒化物系半導体レーザ素子１６０では、上記第６実施形態と異なり、略（１－１０－２）面からなる主表面を有するｎ型ＧａＮ基板１６１を用いて、ｎ型ＧａＮ基板１６１上に下地層１４０を形成した後、半導体レーザ素子層１１２を形成する場合について説明する。なお、ｎ型ＧａＮ基板１６１は、本発明の「基板」の一例である。
　ここで、第８実施形態では、半導体レーザ素子層１１２は、ｎ型ＧａＮ基板１６１の略（１－１０－２）面からなる主表面上に下地層１４０を介して形成されている。また、半導体レーザ素子層１１２には、共振器方向（Ａ方向）に、ｎ型ＧａＮ基板１６１の主表面に対して略垂直な光出射面１６０ａおよび光反射面１６０ｂがそれぞれ形成されている。なお、光出射面１６０ａおよび光反射面１６０ｂは、それぞれ、本発明の「第１共振器端面」および「第２共振器端面」の一例である。
　また、第８実施形態では、半導体レーザ素子層１１２の光出射面１６０ａと対向する領域に、光出射面１６０ａに対して所定の角度θ５（＝約４７°）傾斜した方向に延びる反射面１６０ｃが形成されている。また、反射面１６０ｃは、半導体レーザ素子層１１２形成時の結晶成長に伴う（０００－１）ファセットにより形成されている。これにより、表面出射型窒化物系半導体レーザ素子１６０では、図２８に示すように、発光層１１５の光出射面１６０ａからＡ２方向に出射されたレーザ光を、反射面１６０ｃにより光出射面１６０ａと実質的に同じ方向（［１－１０－２］方向（Ｃ２方向））に出射方向を変化させることが可能に構成されている。また、図２８に示すように、表面出射型窒化物系半導体レーザ素子１６０のＡ２方向の端部には、端面１６０ｄが形成されている。
　なお、第８実施形態による表面出射型窒化物系半導体レーザ素子１６０のその他の素子構造は、上記第６実施形態と同様である。
　次に、図２８～図３０を参照して、第８実施形態による表面出射型窒化物系半導体レーザ素子１６０の製造プロセスについて説明する。
　ここで、第８実施形態では、上記第６実施形態と同様の製造プロセスにより、ｎ型ＧａＮ基板１６１上に下地層１４０を成長させる。なお、ｎ型ＧａＮ基板１６１と下地層１４０との格子定数の差から、下地層１４０にはクラック１４１が形成される。この際、ＧａＮとＡｌＧａＮとのｃ軸の格子定数の差の方が、ＧａＮとＡｌＧａＮとのａ軸の格子定数の差よりも大きいので、クラック１４１は、（０００１）面とｎ型ＧａＮ基板１６１の主表面の（１－１０－２）面とに平行な［１１－２０］方向（Ｂ方向）に沿ってストライプ状に延びるように形成される。
　その後、図２９に示すように、上記第６実施形態と同様の製造プロセスによって下地層１４０上に半導体レーザ素子層１１２を形成する。
　ここで、第８実施形態では、図２９に示すように、下地層１４０上に半導体レーザ素子層１１２を成長させた場合、［１１－２０］方向にストライプ状に延びるクラック１４１の内側面１４１ｂにおいて、半導体レーザ素子層１１２は、［１－１０－２］方向（Ｃ２方向）に対して角度θ５（＝約４７°）傾斜した方向に延びる（０００－１）面からなる反射面１６０ｃを形成しながら結晶成長する。
　また、第８実施形態では、クラック１４１の内側面１４１ｂに対向する内側面１４１ａ側では、半導体レーザ素子層１１２は、［１－１０－２］方向（Ｃ２方向）に対して角度θ６（＝約１５°）傾斜した方向に延びる（１－１０１）ファセット１６０ｄを形成しながら結晶成長する。したがって、反射面１６０ｃおよびファセット１６０ｄは、それぞれ、半導体レーザ素子層１１２の上面に対して鈍角をなすように形成される。
　そして、上記第６実施形態と同様の製造プロセスにより、図３０に示すように、半導体レーザ素子層１１２上に、電流ブロック層１１８およびｐ側電極１１９を形成する。また、図３０に示すように、ｎ型ＧａＮ基板１６１の裏面を研磨した後、真空蒸着法を用いて、ｎ型ＧａＮ基板１６１の裏面上にｎ側電極１２０を形成する。
　ここで、第８実施形態では、図３０に示すように、ファセット１６０ｄ（図２９参照）において、半導体レーザ素子層１１２の表面（上面）からｎ型ＧａＮ基板１６１まで達する方向（矢印Ｃ１方向）にドライエッチングを行うことにより溝部１６２を形成する。これにより、半導体レーザ素子層１１２のファセット１６０ｄ（図２９参照）の部分が除去されるとともに、ｎ型ＧａＮ基板１６１上の主表面に略垂直な端面である光出射面１６０ａが形成される。なお、図３０に示すように、溝部１６２の形成に伴って下地層１４０のクラック１４１（図２９参照）も除去される。
　また、第８実施形態では、図３０に示すように、所定の共振器端面を形成したい位置を、半導体レーザ素子層１１２の表面（上面）からｎ型ＧａＮ基板１６１まで達する方向（矢印Ｃ１方向）にドライエッチングを行うことにより溝部１６３を形成する。これにより、溝部１６３の一方の側面が、表面出射型窒化物系半導体レーザ素子１６０の光反射面１６０ｂとして容易に形成される。また、溝部１６３の他方の側面は、表面出射型窒化物系半導体レーザ素子１６０の端面１６０ｄとして形成される。なお、溝部１６３は、平面的に見て、溝部１６２の延びる方向と略平行な［１１－２０］方向（Ｂ方向）に伸びるように形成される。
　そして、図３０に示すように、溝部１６３に、ｎ型ＧａＮ基板１６１の溝部１６３と平行（図３０の紙面に垂直な方向）にスクライブ溝１６４を形成する。この状態で、図３０に示すように、ウェハを、スクライブ溝１６４の位置で分離する。なお、ｎ型ＧａＮ基板１６１の溝部１６３は、図２８に示すように、素子分割後、光反射面１６０ｂの下部に形成された段差部１６１ａとなる。
　この後、共振器方向（Ａ方向）に沿って素子を分割してチップ化することによって、図２８に示した第８実施形態による表面出射型窒化物系半導体レーザ素子１６０が形成される。
　第８実施形態では、上記のように、半導体レーザ素子層１１２の端部に形成される光出射面１６０ａと、ｎ型ＧａＮ基板１６１の略（１－１０－２）面に対して角度θ５（＝約４７°）傾斜して延びる（０００－１）面からなる反射面１６０ｃとを備えることによって、上記第６実施形態と同様に、（０００－１）面からなる反射面１６０ｃは平坦性を有するので、光出射面１６０ａから出射されたレーザ光を、反射面１６０ｃで散乱を起こすことなく一様に出射方向を変化させて出射させることができる。この結果、表面出射型窒化物系半導体レーザ素子１６０の発光効率が低下するのを抑制することができる。なお、第８実施形態のその他の効果は、上記第１および第７実施形態と同様である。
　（第８実施形態の変形例）
　図２９、図３１および図３２を参照して、この第８実施形態の変形例による表面出射型窒化物系半導体レーザ素子１７０では、上記第８実施形態と異なり、製造プロセスにおいて、半導体レーザ素子層１１２の形成時の２つのファセットのうちの（１－１０１）ファセット１６０ｄをレーザ光の反射面１７０ｃとして用いるように半導体レーザ素子層１１２にエッチング加工を行う場合について説明する。
　ここで、第８実施形態の変形例では、図３１に示すように、半導体レーザ素子層１１２の光出射面１７０ａと対向する領域に、光出射面１７０ａに対して角度θ６（＝約１５°）傾斜した反射面１７０ｃが形成されている。また、反射面１７０ｃは、（１－１０１）ファセットにより形成されている。これにより、表面出射型窒化物系半導体レーザ素子１７０では、図３１に示すように、発光層１１５の光出射面１７０ａからＡ１方向に出射されたレーザ光を、反射面１７０ｃにより光出射面１７０ａに対して角度θ７（＝約６０°）傾斜した方向に出射方向を変化させることが可能に構成されている。また、図３１に示すように、表面出射型窒化物系半導体レーザ素子１７０の両端部には、それぞれ、光反射面１７０ｂおよび端面１７０ｄが形成されている。なお、光出射面１７０ａおよび光反射面１７０ｂは、それぞれ、本発明の「第１共振器端面」および「第２共振器端面」の一例である。なお、第８実施形態の変形例による表面出射型窒化物系半導体レーザ素子１７０のその他の素子構造は、上記第８実施形態と同様である。
　また、第８実施形態の変形例における製造プロセスでは、図３２に示すように、上記第８実施形態における（０００－１）面からなる反射面１６０ｃ（図２９参照）において、半導体レーザ素子層１１２の表面（上面）からｎ型ＧａＮ基板１６１まで達する方向（矢印Ｃ１方向）にドライエッチングを行うことにより溝部１７２を形成する。これにより、反射面１６０ｃ（図２９参照）の部分が除去されるとともに、ｎ型ＧａＮ基板１６１上の主表面に略垂直な端面である光出射面１７０ａが容易に形成される。なお、図３２に示すように、溝部１７２の形成に伴って下地層１４０のクラック１４１（図２９参照）も除去される。
　また、第８実施形態の変形例では、図３２に示すように、所定の共振器端面を形成したい位置を、半導体レーザ素子層１１２の表面（上面）からｎ型ＧａＮ基板１６１まで達する方向（矢印Ｃ１方向）にドライエッチングを行うことにより溝部１７３を形成する。これにより、溝部１７３の一方の側面が、表面出射型窒化物系半導体レーザ素子１７０の光反射面１７０ｂとして形成される。また、溝部１７３の他方の側面は、表面出射型窒化物系半導体レーザ素子１７０の端面１７０ｄとして形成される。
　なお、第８実施形態の変形例による表面出射型窒化物系半導体レーザ素子１７０のその他の製造プロセスは、上記第８実施形態と同様である。また、第８実施形態の変形例の効果は、上記第８実施形態と同様である。
　（第９実施形態）
　図３３～図３５を参照して、この第９実施形態による表面出射型窒化物系半導体レーザ素子１８０では、上記第８実施形態と異なり、略（１１－２－３）面からなる主表面を有するｎ型ＧａＮ基板１８１を用いて、ｎ型ＧａＮ基板１８１の主表面に半導体レーザ素子層１１２を形成する場合について説明する。
　ここで、第９実施形態では、図３３に示すように、半導体レーザ素子層１１２の光出射面１８０ａと対向する領域に、光出射面１８０ａに対して角度θ８（＝約４３°）傾斜した反射面１８０ｃが形成されている。また、反射面１８０ｃは、（０００－１）ファセットにより形成されている。これにより、表面出射型窒化物系半導体レーザ素子１８０では、図３３に示すように、発光層１１５の光出射面１８０ａからＡ２方向に出射されたレーザ光を、反射面１８０ｃにより光出射面１８０ａと実質的に同じ方向（［１１－２－３］方向（Ｃ２方向））に出射方向を変化させることが可能に構成されている。また、図３３に示すように、表面出射型窒化物系半導体レーザ素子１８０の両端部には、光反射面１８０ｂおよび端面１８０ｄがそれぞれ形成されている。なお、光出射面１８０ａおよび光反射面１８０ｂは、それぞれ、本発明の「第１共振器端面」および「第２共振器端面」の一例である。なお、第９実施形態による表面出射型窒化物系半導体レーザ素子１８０のその他の素子構造は、上記第８実施形態と同様である。
　また、第９実施形態の製造プロセスでは、上記第８実施形態と同様に、図３４に示すように、下地層１４０上に半導体レーザ素子層１１２を成長させた場合、［１１－２０］方向にストライプ状に延びるクラック１４１の内側面１４１ｂにおいて、半導体レーザ素子層１１２は、［１１－２－３］方向（Ｃ２方向）に対して角度θ８（＝約４３°）傾斜した方向に延びる（０００－１）面からなる反射面１８０ｃを形成しながら結晶成長する。また、クラック１４１の内側面１４１ａ側では、半導体レーザ素子層１１２は、［１１－２－３］方向（Ｃ２方向）に対して角度θ９（＝約１６°）傾斜した方向に延びる（１１－２２）ファセット１８０ｄを形成しながら結晶成長する。したがって、反射面１８０ｃおよびファセット１８０ｄは、それぞれ、半導体レーザ素子層１１２の上面（主表面）に対して鈍角をなすように形成される。
　その後、図３５に示すように、ファセット１８０ｄ側において、半導体レーザ素子層１１２の表面（上面）からｎ型ＧａＮ基板１８１まで達する方向（矢印Ｃ１方向）にドライエッチングを行うことにより溝部１８２を形成する。これにより、半導体レーザ素子層１１２のファセット１８０ｄ（図３４参照）の部分が除去されるとともに、ｎ型ＧａＮ基板１８１上の主表面に略垂直な端面である光出射面１８０ａが容易に形成される。なお、図３５に示すように、溝部１８２の形成に伴って下地層１４０のクラック１４１（図３４参照）も除去される。
　また、第９実施形態では、上記第８実施形態と同様の製造プロセスにより、溝部１８３を形成する。これにより、溝部１８３の一方の側面が、表面出射型窒化物系半導体レーザ素子１８０の光反射面１８０ｂとして形成される。また、溝部１８３の他方の側面は、表面出射型窒化物系半導体レーザ素子１８０の端面１８０ｄとして形成される。
　なお、第９実施形態による表面出射型窒化物系半導体レーザ素子１８０のその他の製造プロセスは、上記第８実施形態と同様である。また、第９実施形態の効果は、上記第８実施形態と同様である。
　（第１０実施形態）
　図３６を参照して、第１０実施形態による表面出射型窒化物系半導体レーザ素子１００とモニタ用フォトダイオード（ＰＤ）内蔵サブマウント２１０とを組み合わせた構造について説明する。
　この第１０実施形態では、図３６に示すように、上記第９実施形態で示した表面出射型窒化物系半導体レーザ素子１８０と同様の構造を有する表面出射型窒化物系半導体レーザ素子２００が、Ｓｉからなるモニタ用ＰＤ内蔵サブマウント２１０に固定されている。また、モニタ用ＰＤ内蔵サブマウント２１０の略中央部には凹部２１０ａが形成されるとともに、凹部２１０ａの内底面部にＰＤ２１１が組み込まれている。なお、ＰＤ２１１は、本発明の「光センサ」の一例である。
　ここで、第１０実施形態では、モニタ用ＰＤ内蔵サブマウント２１０の主表面２１０ｂは、裏面２１０ｃに対して略平行に形成されている。そして、表面出射型窒化物系半導体レーザ素子２００は、モニタ用ＰＤ内蔵サブマウント２１０の主表面２１０ｂに開口した凹部２１０ａをＡ方向に跨ぐように、主表面２１０ｂ上に固定されている。
　また、第１０実施形態では、表面出射型窒化物系半導体レーザ素子２００は、端面型発光レーザ素子であり、図３６に示すように、発光層１１５から出射されたレーザ光は、端面２００ａ（光出射面）から出射されるレーザ光２０１ａ（実線）の出射強度の方が、端面２００ｂ（光反射面）から出射されるレーザ光２０１ｂ（破線）の出射強度よりも大きくなるように構成されている。なお、端面２００ａおよび端面２００ｂは、それぞれ、本発明の、「第２共振器端面」および「第１共振器端面」の一例である。
　したがって、モニタ用ＰＤ内蔵サブマウント２１０では、図３６に示すように、表面出射型窒化物系半導体レーザ素子２００の端面２００ｂから反射面２００ｃ側に出射されたレーザ光２０１ｂが、（０００－１）面からなる反射面２００ｃによりモニタ用ＰＤ内蔵サブマウント２１０に設けられたＰＤ２１１に入射されるように構成されている。この際、反射面２００ｃは、ｎ型ＧａＮ基板１８１の主表面に対して角度θ８（＝約４３°）傾斜しているので、レーザ光２０１ｂは、ＰＤ２１１に対して実質的に垂直に入射される。
　第１０実施形態では、上記のように、表面出射型窒化物系半導体レーザ素子２００の発光層１１５の（０００－１）面からなる端面２００ｂから出射されたレーザ光２０１ｂを、半導体レーザ素子層１１２の結晶成長時のファセットである（０００－１）面からなる反射面２００ｃにより、発光層１１５からの出射方向と交差する方向に出射方向を変化させるように構成するとともに、表面出射型窒化物系半導体レーザ素子２００とモニタ用ＰＤ内蔵サブマウント２１０とを組み合わせることにより、レーザ光２０１ｂをモニタ用ＰＤ内蔵サブマウント２１０のＰＤ２１１に対して実質的に垂直に入射させるように構成する。これによって、結晶成長の際に形成されたファセットであるために良好な平坦性を有する反射面２００ｃにより光の散乱が抑制されたレーザ光２０１ｂ（端面出射型レーザ素子のレーザ光強度をモニタするサンプル光）をＰＤ２１１に導くことができるので、レーザ光強度をより正確に測定することができる。なお、第１０実施形態のその他の効果は、上記第９実施形態と同様である。
　（第１１実施形態）
　図３３および図３７を参照して、第１１実施形態による面発光レーザアレー２２０の構造について説明する。
　この第１１実施形態による面発光レーザアレー２２０は、図３７に示すように、上記第９実施形態による表面出射型窒化物系半導体レーザ素子１８０（図３３参照）を、ウェハに縦方向および横方向にそれぞれ３個ずつ（合計９個）並べて２次元アレイ化することにより形成されている。
　ここで、第１１実施形態では、図３７に示すように、上記第９実施形態と同様の製造プロセスによりｎ型ＧａＮ基板１８１上に半導体レーザ素子層１１２を形成した後に、エッチング技術により、共振器方向（Ａ方向）に隣接する表面出射型窒化物系半導体レーザ素子１８０の半導体レーザ素子層１１２同志をＡ方向に分離するための分離溝部２２１が形成されている。この分離溝部２２１を形成することにより、各表面出射型窒化物系半導体レーザ素子１８０の共振器端面のうちの光反射面１８０ｂが半導体レーザ素子層１１２に形成されている。
　また、第１１実施形態では、図３７に示すように、面発光レーザアレー２２０の各表面出射型窒化物系半導体レーザ素子１８０の光出射面１８０ａから出射された９本のレーザ光を、（０００－１）面からなる反射面１８０ｃにより光出射面１８０ａに対して実質的に同じ方向（［１１－２－３］方向（Ｃ２方向））に出射方向を変化させて上方に出射させることが可能に構成されている。また、図３７に示すように、半導体レーザ素子層１１２のＡ２方向の端部には、製造プロセスの際のドライエッチングにより、半導体レーザ素子層１１２の端面１８０ｄが形成されている。なお、図３７では、反射面１８０ｃによるレーザ光の反射を明確に示すために、反射面１８０ｃに形成されている半導体レーザ素子層１１２の一部（ｐ型コンタクト層１１７および電流ブロック層１１８）およびｐ側電極１１９の図示を省略している。
　第１１実施形態では、上記のように、面発光レーザアレー２２０を、各表面出射型窒化物系半導体レーザ素子１８０の光出射面１８０ａから出射された９本のレーザ光を、半導体レーザ素子層１１２の結晶成長時のファセットである（０００－１）面からなる反射面１８０ｃで反射させてｎ型ＧａＮ基板１８１の主表面に対して実質的に垂直な方向に出射方向を変化させて出射させることにより、表面出射型レーザの光源として用いる。これによって、結晶成長の際に形成されたファセットであるために良好な平坦性を有する複数の反射面１８０ｃ（９箇所）により光の散乱が抑制された複数のレーザ光（９本）が出射されるので、発光効率が向上された表面出射型レーザを形成することができる。
　（第１２実施形態）
　図３８および図３９を参照して、この第１２実施形態による窒化物系半導体レーザ素子２４０では、上記第６実施形態と異なり、略（１－１０－４）面からなる主表面を有するｎ型ＧａＮ基板２４１に［１１－２０］方向（図３９の紙面に垂直な方向）に延びる凹部（後述する溝部２５０）を形成した後に、半導体レーザ素子層１１２を形成する場合について説明する。なお、ｎ型ＧａＮ基板２４１および溝部２５０は、それぞれ、本発明の「基板」および「凹部」の一例である。
　この第１２実施形態による窒化物系半導体レーザ素子２４０では、図３８に示すように、共振器方向（Ａ方向）の端部に段差部２４１ａが形成されている。また、約１００μｍの厚みを有するｎ型ＧａＮ基板２４１上に、約３．１μｍの厚みを有する半導体レーザ素子層１１２が形成されている。また、半導体レーザ素子層１１２は、図３９に示すように、レーザ素子端部間（Ａ方向）の長さＬ４が約１５６０μｍを有するとともに、窒化物系半導体レーザ素子２４０の両端部に、ｎ型ＧａＮ基板２４１の主表面に対して略垂直な光出射面２４０ａおよび光反射面２４０ｂがそれぞれ形成されている。なお、光出射面２４０ａおよび光反射面２４０ｂは、それぞれ、本発明の「第１共振器端面」および「第２共振器端面」の一例である。
　ここで、第１２実施形態では、半導体レーザ素子層１１２は、ｎ型ＧａＮ基板２４１の略（１－１０－４）面からなる主表面上に形成されている。また、ｎ型ＧａＮ基板２４１の光出射面２４０ａの下部に形成された段差部２４１ａは、ｎ型ＧａＮ基板２４１の主表面と略垂直な（１－１０１）面からなる端面２４１ｂを有している。そして、図３８に示すように、半導体レーザ素子層１１２の光出射面２４０ａは、ｎ型ＧａＮ基板２４１の端面２４１ｂを引き継ぐように結晶成長した際に形成される略（１－１０１）面により形成されている。また、半導体レーザ素子層１１２の光反射面２４０ｂは、［－１１０－１］方向（図３９のＡ１方向）に垂直な端面である（－１１０－１）面により形成されている。
　なお、第１２実施形態による窒化物系半導体レーザ素子２４０の半導体レーザ素子層１１２の素子構造は、上記第６実施形態と同様である。
　次に、図３８～図４２を参照して、第１２実施形態による窒化物系半導体レーザ素子２４０の製造プロセスについて説明する。
　まず、図４０に示すように、ｎ型ＧａＮ基板２４１の略（１－１０－４）面からなる主表面に、［１－１０１］方向（Ａ方向）に約４０μｍの幅Ｗ２を有するとともに、約２μｍの深さを有し、［１１－２０］方向（Ｂ方向）に延びる溝部２５０をエッチングにより形成する。また、溝部２５０は、Ａ方向に約１５６０μｍ（＝Ｌ４）周期で形成される。そして、ＭＯＣＶＤ法を用いて、ｎ型ＧａＮ基板２４１上に半導体レーザ素子層１１２を結晶成長させる。
　ここで、第１２実施形態では、図４１に示すように、溝部２５０の（１－１０１）面からなる内側面２５０ａにおいて、半導体レーザ素子層１１２は、溝部２５０の（１－１０１）面を引き継ぐように［１－１０－４］方向（Ｃ２方向）に延びる（１－１０１）面を形成しながら結晶成長する。これにより、半導体レーザ素子層１１２の（１－１０１）面が、窒化物系半導体レーザ素子２４０の光出射面２４０ａとして形成される。
　また、第１２実施形態では、溝部２５０の（１－１０１）面に対向する（－１１０－１）面（内側面２５０ｂ）では、半導体レーザ素子層１１２は、［１－１０－４］方向（Ｃ２方向）に対して角度θ１０（＝約６５°）傾斜した方向に延びる（０００－１）ファセット２４０ｃを形成しながら結晶成長する。したがって、ファセット２４０ｃは半導体レーザ素子層１１２の上面（主表面）に対して鈍角をなすように形成される。なお、内側面２５０ａおよび内側面２５０ｂは、それぞれ、本発明の「凹部の内側面」の一例である。
　その後、図４２に示すように、上記第６実施形態と同様の製造プロセスにより、半導体レーザ素子層１１２上に、電流ブロック層１１８（図３８参照）およびｐ側電極１１９を形成する。また、図４２に示すように、ｎ型ＧａＮ基板２４１の裏面を研磨した後、真空蒸着法を用いて、ｎ型ＧａＮ基板２４１の裏面上にｎ側電極１２０を形成する。
　また、第１２実施形態の製造プロセスでは、図４２に示すように、所定の共振器端面を形成したい位置を、半導体レーザ素子層１１２の表面（上面）からｎ型ＧａＮ基板２４１まで達する方向（矢印Ｃ１方向）にドライエッチングを行うことにより、半導体レーザ素子層１１２の一方の側面が平坦な略（－１１０－１）面を有する溝部２５１を形成する。これにより、溝部２５１の一方の側面である略（－１１０－１）面が、窒化物系半導体レーザ素子２４０の光反射面２４０ｂとして容易に形成される。なお、溝部２５１は、平面的に見て、溝部２５０の延びる方向と略平行な［１１－２０］方向（図４２のＢ方向）に伸びるように形成される。
　そして、図４２に示すように、溝部２５０および２５１に、それぞれ、溝部２５０と平行にスクライブ溝２５２を形成する。この状態で、図４２に示すように、スクライブ溝２５２の位置で分離する。なお、ｎ型ＧａＮ基板２４１の溝部２５０は、図３８に示すように、素子分割後、光出射面２４０ａの下部に形成された段差部２４１ａとなる。
　この後、共振器方向（図３９のＡ方向）に沿って素子を分割してチップ化することによって、図３８に示した第１２実施形態による窒化物系半導体レーザ素子２４０が形成される。
　第１２実施形態では、上記のように、ｎ型ＧａＮ基板２４１の主表面に対して略垂直な略（１－１０１）面からなる光出射面２４０ａを備えることによって、製造プロセス上、半導体レーザ素子層１１２の結晶成長時に同時にｎ型ＧａＮ基板２４１に形成された溝部２５０の（１－１０１）面からなる内側面２５０ａを引き継ぐように、（１－１０１）面からなる光出射面２４０ａを形成することができる。これにより、劈開性の無い（１－１０１）面を共振器面とする場合でも、エッチング工程を用いることなく光出射面２４０ａを形成することができる。また、結晶成長により（１－１０１）面からなる光出射面２４０ａを形成することによって、（１－１０１）端面を形成しない場合の窒化物系半導体素子層の成長層表面と比較して、成長層表面（主表面）の平坦性を向上させることができる。なお、第１２実施形態のその他の効果は、上記第６実施形態と同様である。
　（第１３実施形態）
　図４３を参照して、この第１３実施形態による窒化物系半導体レーザ素子２６０では、上記第６実施形態と異なり、略（１１－２－５）面からなる主表面を有するｎ型ＧａＮ基板２６１上に下地層１４０と半導体レーザ素子層１１２とを形成する場合について説明する。なお、ｎ型ＧａＮ基板２６１は、本発明の「基板」の一例である。
　ここで、第１３実施形態では、半導体レーザ素子層１１２は、ｎ型ＧａＮ基板２６１の略（１－１０－２）面からなる主表面上に下地層１４０を介して形成されている。また、半導体レーザ素子層１１２の光出射面２６０ａは、下地層１４０のクラック１４１の内側面１４１ａを引き継ぐように結晶成長した際に形成される（１１－２２）ファセットにより形成されている。また、半導体レーザ素子層１１２の光反射面２６０ｂは、［１１－２２］方向（図４３のＡ２方向）に垂直な端面である（－１－１２－２）面により形成されている。なお、光出射面２６０ａおよび光反射面２６０ｂは、それぞれ、本発明の「第１共振器端面」および「第２共振器端面」の一例である。また、光反射面２６０ｂの下部には、段差部２６０ｄが形成されている。
　なお、第１３実施形態による窒化物系半導体レーザ素子２６０の半導体レーザ素子層１１２の素子構造は、上記第６実施形態と同様である。
　次に、図４３および図４４を参照して、第１３実施形態による窒化物系半導体レーザ素子２６０の製造プロセスについて説明する。
　第１３実施形態では、上記第６実施形態と同様の製造プロセスにより、ｎ型ＧａＮ基板２６１上に下地層１４０を成長させる。なお、ｎ型ＧａＮ基板２６１と下地層１４０との格子定数の差から、下地層１４０にはクラック１４１が形成される。また、クラック１４１は、［１－１００］方向（図４４の紙面に垂直な方向）に沿ってストライプ状に形成される。
　その後、図４４に示すように、第６実施形態と同様の製造プロセスによって下地層１４０上に、半導体レーザ素子層１１２を形成する。
　ここで、第１３実施形態では、図４４に示すように、下地層１４０上に半導体レーザ素子層１１２を成長させた場合、［１－１００］方向にストライプ状に延びるクラック１４１の内側面１４１ａにおいて、半導体レーザ素子層１１２は、［１１－２－５］方向（Ｃ２方向）に延びる（１１－２２）面を形成しながら結晶成長する。これにより、半導体レーザ素子層１１２の（１１－２２）面が、窒化物系半導体レーザ素子２６０の光出射面２６０ａとして形成される。
　また、第１３実施形態では、クラック１４１の内側面１４１ｂにおいて、半導体レーザ素子層１１２は、［１１－２－５］方向（Ｃ２方向）に対して角度θ１１（＝約５７°）傾斜した方向に延びる（０００－１）ファセット２６０ｃを形成しながら結晶成長する。
　そして、図４４に示すように、半導体レーザ素子層１１２上に、電流ブロック層１１８（図３参照）およびｐ側電極１１９を形成する。また、図４４に示すように、ｎ型ＧａＮ基板２６１の裏面を研磨した後、真空蒸着法を用いて、ｎ型ＧａＮ基板２６１の裏面上にｎ側電極１２０を形成する。
　また、第１３実施形態では、図４４に示すように、所定の共振器端面を形成したい位置を、半導体レーザ素子層１１２の表面（上面）からｎ型ＧａＮ基板２６１まで達する方向（矢印Ｃ１方向）にドライエッチングを行うことにより、半導体レーザ素子層１１２の一方の側面が平坦な略（－１－１２－２）面を有する溝部１６２を形成する。これにより、溝部１６２の一方の側面である略（－１－１２－２）面が、窒化物系半導体レーザ素子２６０の光反射面２６０ｂとして容易に形成される。なお、溝部１６２は、平面的に見て、クラック１４１の延びる方向と略平行な［１－１００］方向（Ｂ方向）に伸びるように形成される。
　そして、図４４に示すように、クラック１４１および溝部１６２に、それぞれ、レーザスクライブまたは機械式スクライブにより、溝部１６２と平行にスクライブ溝２６３を形成する。この状態で、図４４に示すように、ウェハをスクライブ溝２６３の位置で分離する。なお、ｎ型ＧａＮ基板２６１の溝部１６２は、図４３に示すように、素子分割後、光反射面２６０ｂの下部に形成された段差部２６０ｄとなる。
　この後、共振器方向（図４３のＡ方向）に沿って素子を分割してチップ化することによって、図４３に示した第１３実施形態による窒化物系半導体レーザ素子２６０が形成される。
　第１３実施形態では、上記のように、ｎ型ＧａＮ基板２６１の主表面に対して略垂直な略（１１－２２）面からなる光出射面２６０ａを備えることによって、製造プロセス上、半導体レーザ素子層１１２の結晶成長時に同時にｎ型ＧａＮ基板２６１に形成されたクラック１４１の内側面１４１ａを引き継ぐように、（１１－２２）面からなる光出射面２６０ａを形成することができる。これにより、劈開性の無い（１１－２２）面を共振器面とする場合でも、エッチング工程を用いることなく光出射面２６０ａを形成することができる。また、結晶成長により（１１－２２）面からなる光出射面２６０ａを形成することによって、成長層表面（主表面）の平坦性を向上させることができる。なお、第１３実施形態のその他の効果は、上記第１２実施形態と同様である。
　（第１３実施形態の変形例）
　図２２および図４３～図４６を参照して、この第１３実施形態の変形例による製造プロセスでは、上記第１３実施形態と異なり、ｎ型ＧａＮ基板２６１上の下地層１４０に破線状のスクライブ傷２８０を形成することによってクラックの発生位置が制御されたクラック２８１を形成する場合について説明する。なお、クラック２８１は、本発明の「凹部」の一例である。
　ここで、第１３実施形態の変形例では、図４５に示すように、ｎ型ＧａＮ基板２６１（図４４参照）上に、上記した第１３実施形態の厚み（約３～約４μｍ）よりも薄い臨界膜厚程度の厚みを有する下地層１４０を成長させる。この際、下地層１４０には、上記第１３実施形態と同様の作用によって内部に引張応力Ｒ（図２２参照）が発生する。
　この後、図４５に示すように、レーザ光またはダイヤモンドポイントなどにより、下地層１４０にＢ方向に延びる破線状（約４０μｍ間隔）のスクライブ傷２８０を、Ａ方向に間隔Ｌ５（＝約１６００μｍ）で形成する。これにより、図４６に示すように、下地層１４０には、破線状のスクライブ傷２８０を起点として、スクライブ傷２８０が形成されていない下地層１４０の領域にクラックが進行する。この結果、下地層１４０をＢ方向に分断する略直線状のクラック２８１が形成される。
　その際、スクライブ傷２８０も、深さ方向（図４５の紙面に垂直な方向）に分割が進む。これにより、クラック２８１には、下地層１４０とｎ型ＧａＮ基板２６１との界面近傍まで達する内側面２８１ａ（図４６に破線で示す）が形成される。なお、内側面２８１ａは、ｎ型ＧａＮ基板２６１の（１１－２－５）面からなる主表面に対して略垂直に形成される。なお、内側面２８１ａは、本発明の「凹部の内側面」の一例である。
　また、上記第１３実施形態と同様に、クラック２８１の内側面２８１ａに対向する内側面２８１ｂ（図４６参照）では、半導体レーザ素子層１１２は、［１１－２－５］方向に対して所定の角度（約５７°）傾斜した方向に延びる（０００－１）ファセット２６０ｃ（図４４参照）を形成しながら結晶成長する。なお、内側面２８１ｂは、本発明の「凹部の内側面」の一例である。なお、第１３実施形態の変形例における窒化物系半導体レーザ素子２６０（図４４参照）のその他の素子構造および製造プロセスは、上記第１３実施形態と同様である。
　第１３実施形態の変形例による製造プロセスでは、上記のように、クラック２８１の形成の際に、ｎ型ＧａＮ基板２６１上に下地層１４０を臨界膜厚程度の厚みに形成した後、下地層１４０に対して、Ｂ方向に延びる破線状（約４０μｍ間隔）のスクライブ傷２８０をＡ方向に等間隔に形成することによって、下地層１４０は、破線状のスクライブ傷２８０を起点としてＢ方向に平行に、かつ、共振器方向に等間隔にクラック２８１が形成される。これにより、より容易に、共振器長が揃った窒化物系半導体レーザ素子２６０（図２９参照）を形成することができる。なお、第１３実施形態の変形例におけるその他の効果は、上記第１３実施形態と同様である。
　（第１４実施形態）
　まず、図４７および図４８を参照して、第１４実施形態による形成方法を用いて形成した窒化物系半導体レーザ素子３００の構造について説明する。
　この第１４実施形態による形成方法を用いて形成した窒化物系半導体レーザ素子３００では、図４７に示すように、共振器方向（Ａ方向）の一方の端部（光出射面３００ａの端部）に段差部３１１ａが形成されている。また、約１００μｍの厚みを有するｎ型ＧａＮ基板３１１上に、約３．１μｍの厚みを有する半導体レーザ素子層３１２が形成されている。また、半導体レーザ素子層３１２は、図４８に示すように、共振器長が約１５００μｍを有するとともに、［０００１］方向である共振器方向（Ａ方向）の両端部に、ｎ型ＧａＮ基板３１１の主表面に対して略垂直な光出射面３００ａおよび光反射面３００ｂがそれぞれ形成されている。なお、ｎ型ＧａＮ基板３１１および半導体レーザ素子層３１２は、それぞれ、本発明の「基板」および「窒化物系半導体層」の一例であり、光出射面３００ａは、本発明の「第１側面」および「結晶成長ファセット」の一例である。
　ここで、第１４実施形態では、半導体レーザ素子層３１２は、ｎ型ＧａＮ基板３１１の（１－１００）面からなる主表面上に形成されている。また、ｎ型ＧａＮ基板３１１の段差部３１１ａは、ｎ型ＧａＮ基板３１１の主表面と略垂直な（０００－１）面からなる端面３１１ｂを有している。そして、図４８に示すように、半導体レーザ素子層３１２の光出射面３００ａは、ｎ型ＧａＮ基板３１１の端面３１１ｂを引き継ぐように結晶成長した際に形成される（０００－１）ファセットにより構成されている。また、半導体レーザ素子層３１２の光反射面３００ｂは、［０００１］方向（図４８のＡ１方向）に垂直な端面である（０００１）面により構成されている。
　また、半導体レーザ素子層３１２は、図４７に示すように、ｎ型ＧａＮ基板３１１の上面に近い方から順に、約３μｍの厚みを有するＡｌＧａＮからなるｎ型クラッド層３１３と、約７５ｎｍの厚みを有するとともにＩｎＧａＮからなる３層の量子井戸層とＧａＮからなる３層の障壁層とが交互に積層された活性層３１４とを含んでいる。また、図４７に示すように、活性層３１４上には、約０．０５μｍの厚みを有する平坦部と、平坦部の略中央部から上方（Ｃ２方向）に突出するように形成され約１μｍの厚みを有する凸部とを有するＡｌＧａＮからなるｐ型クラッド層３１５が形成されている。また、ｐ型クラッド層３１５の凸部上には、約３ｎｍの厚みを有するアンドープＩｎ０．０７Ｇａ０．９３Ｎからなるｐ型コンタクト層３１６が形成されている。また、ｐ型クラッド層３１５の凸部とｐ型コンタクト層３１６とによって、窒化物系半導体レーザ素子３００のリッジ３３１が構成されている。なお、ｎ型クラッド層３１３、活性層３１４、量子井戸層、障壁層、ｐ型クラッド層３１５およびｐ型コンタクト層３１６は、それぞれ、本発明の「窒化物系半導体層」の一例である。
　また、図４７に示すように、半導体レーザ素子層３１２のｐ型クラッド層３１５の凸部以外の平坦部の上面上およびリッジ３３１の両側面を覆うように、約０．１μｍの厚みを有するＳｉＯ２からなる電流ブロック層３１７が形成されている。
　また、ｐ型クラッド層３１５の上面上の電流ブロック層３１７が形成されていない領域（図４７のＢ方向の中央部近傍）には、ｐ型クラッド層３１５の上面に近い方から順に、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側電極３１８が形成される。また、ｐ側電極３１８は、電流ブロック層３１７の上面上を覆うように形成されている。また、ｐ型クラッド層３１５とｐ側電極３１８との間には、ｐ型クラッド層３１５よりも好ましくはバンドギャップが小さいコンタクト層が形成されていてもよい。
　また、図４７に示すように、ｎ型ＧａＮ基板３１１の裏面上には、ｎ型ＧａＮ基板３１１に近い側から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とからなるｎ側電極３１９が形成されている。
　次に、図４７～図５０を参照して、第１４実施形態による窒化物系半導体レーザ素子３００の製造プロセスについて説明する。
　まず、図４９に示すように、エッチングを用いて、ｎ型ＧａＮ基板３１１の（１－１００）面からなる主表面に、［０００１］方向に約１０μｍの幅Ｗ３を有するとともに、約２μｍの深さを有し、［１１－２０］方向に延びる溝部３２０を形成する。また、溝部３２０は、［０００１］方向に約１６００μｍ（＝Ｗ３＋Ｌ６）周期で形成される。
　ここで、第１４実施形態では、溝部３２０には、図４９に示すように、ｎ型ＧａＮ基板３１１の（１－１００）面に対して略垂直な（０００－１）面からなる内側面３２０ａと、ｎ型ＧａＮ基板３１１の（１－１００）面に対して略垂直な（０００１）面からなる内側面３２０ｂとが形成される。なお、溝部３２０、内側面３２０ａおよび内側面３２０ｂは、それぞれ、本発明の「凹部」、「凹部の一方の内側面」および「凹部の他方の内側面」の一例である。
　次に、図４９に示すように、溝部３２０を有するｎ型ＧａＮ基板３１１上に、ｎ型クラッド層３１３、活性層３１４、ｐ型クラッド層３１５およびｐ型コンタクト層３１６（図４７参照）を順次積層することにより、半導体レーザ素子層３１２を形成する。なお、図４９では、半導体レーザ素子層３１２のうち、ｐ型コンタクト層３１６（図４７参照）が形成されていない部分の共振器方向に沿った断面構造を示している。
　この際、第１４実施形態では、図４９に示すように、ｎ型ＧａＮ基板３１１上に半導体レーザ素子層３１２を成長させた場合、［１１－２０］方向に延びる溝部３２０の（０００－１）面からなる内側面３２０ａにおいて、半導体レーザ素子層３１２は、溝部３２０の（０００－１）面を引き継ぐように［１－１００］方向（Ｃ２方向）に延びる（０００－１）面を形成しながら結晶成長する。これにより、半導体レーザ素子層３１２の（０００－１）面が、窒化物系半導体レーザ素子３００における光出射面３００ａとして形成される。
　また、第１４実施形態では、溝部３２０の（０００－１）面に対向する（０００１）面（内側面３２０ｂ）では、半導体レーザ素子層３１２は、［１－１００］方向に対して所定の角度傾斜した方向に延びる（１－１０１）ファセット３００ｃを形成しながら結晶成長する。なお、ファセット３００ｃは、本発明の「第２側面」および「結晶成長ファセット」の一例である。これにより、ファセット３００ｃは半導体レーザ素子層３１２の上面（主表面）に対して鈍角をなすように形成される。
　そして、窒素ガス雰囲気中で、約８００℃の温度条件下でｐ型化アニール処理を行う。また、図４７に示すように、ｐ型コンタクト層３１６の上面上にリッジ３３１を形成し、その後、ｐ型クラッド層３１５の凸部以外の平坦部の上面上およびリッジ３３１の両側面を覆うように電流ブロック層３１７を形成する。また、図４７および図５０に示すように、電流ブロック層３１７上および電流ブロック層３１７が形成されていないｐ型コンタクト層３１６上に、ｐ側電極３１８を形成する。なお、図５０では、ｐ型コンタクト層３１６が形成された位置における半導体レーザ素子の共振器方向に沿った断面構造を示している。
　この後、図５０に示すように、ｎ型ＧａＮ基板３１１の厚みが約１００μｍになるように、ｎ型ＧａＮ基板３１１の裏面を研磨した後、ｎ型ＧａＮ基板３１１の裏面上に、ｎ側電極３１９を形成する。
　そして、図５０に示すように、ｎ側電極３１９の裏面の（０００－１）半導体端面に対応する位置と、所定の（０００１）面を形成したい位置とに、レーザスクライブまたは機械式スクライブにより、ｎ型ＧａＮ基板３１１の溝部３２０と平行（図４７のＢ方向）に延びるように直線状のスクライブ溝３２１を形成する。この状態で、図５０に示すように、ウェハの表面が開くようにｎ型ＧａＮ基板３１１の裏面を支点として荷重を印加することにより、ウェハを、スクライブ溝３２１の位置で劈開する。これにより、半導体レーザ素子層３１２の（０００１）面が、窒化物系半導体レーザ素子３００における光反射面３００ｂとして形成される。また、溝部３２０に対応する領域のｎ型ＧａＮ基板３１１は、溝部３２０とスクライブ溝３２１とを結ぶ劈開線９５０に沿って分割される。なお、ｎ型ＧａＮ基板３１１の溝部３２０は、図４８に示すように、素子分割後、光出射面３００ａの下部に形成された段差部３１１ａとなる。
　この後、共振器方向（図４７のＡ方向）に沿って素子を分割してチップ化することによって、図４７に示した第１４実施形態による窒化物系半導体層の形成方法を用いた窒化物系半導体レーザ素子３００が形成される。
　第１４実施形態による窒化物系半導体レーザ素子３００の製造プロセスでは、上記のように、ｎ型ＧａＮ基板３１１の主表面（（１－１００）面）に溝部３２０を形成する工程と、溝部３２０の内側面３２０ａを起点として（０００－１）面からなる光出射面３００ａを有する半導体レーザ素子層３１２を形成する工程とを備えることによって、半導体レーザ素子層３１２がｎ型ＧａＮ基板３１１上に結晶成長する際に、成長層の上面（半導体レーザ素子層３１２の主表面）が成長する成長速度よりも、溝部３２０の内側面３２０ａを起点とした（０００－１）面が形成される成長速度が遅いので、成長層の上面（主表面）が平坦性を保ちながら成長する。
　ここで、（０００－１）面のような成長速度の遅い面は表面エネルギが小さく、（１－１００）面のような成長速度の速い面は表面エネルギが大きいと考えられる。結晶成長中の表面は、表面エネルギが小さい方がより安定であるため、（１－１００）面のみを成長面とした結晶成長を行う場合、（１－１００）面よりも表面エネルギが小さい（１－１００）面以外の面が現れやすくなる。この結果、成長面（主表面）の平坦性が損なわれやすい。一方、第１４実施形態では、表面エネルギの小さい（０００－１）面を形成しながら（１－１００）面を成長させるので、（１－１００）面のみを成長面とした結晶成長を行う場合に比べて、成長面の表面エネルギを小さくすることができる。これにより、成長面の平坦性が改善されると考えられる。上記の考察により、（０００－１）端面を形成しない場合の半導体レーザ素子層３１２の成長層表面と比較して、活性層３１４を有する半導体レーザ素子層３１２の表面の平坦性をより一層向上させることができる。
　また、溝部３２０の内側面３２０ａを起点として（０００－１）面からなる光出射面３００ａを有する半導体レーザ素子層３１２を形成する工程を備えることによって、成長層の上面のみならず光出射面３００ａについても（０００－１）面からなる平坦な端面として形成することができる。したがって、この発明の窒化物系半導体層の形成方法を半導体レーザ素子の形成方法に適用すれば、劈開工程を用いることなく、（０００－１）面からなる共振器端面を有する半導体レーザ素子層３１２（活性層３１４）を形成することができる。
　また、第１４実施形態による窒化物系半導体レーザ素子３００の製造プロセスでは、半導体レーザ素子層３１２を形成する工程を、（０００－１）面を含む光出射面３００ａと対向する領域に、溝部３２０の内側面３２０ｂを起点としてファセット３００ｃを有する半導体レーザ素子層３１２を形成する工程を含むことによって、半導体レーザ素子層３１２がｎ型ＧａＮ基板３１１上に結晶成長する際に、成長層の上面（半導体レーザ素子層３１２の主表面）が成長する成長速度よりも、溝部３２０の内側面３２０ｂを起点としたファセット３００ｃが形成される成長速度が遅いので、成長層の上面（主表面）が平坦性を保ちながら成長する。これにより、光出射面３００ａのみならずファセット３００ｃを形成しない場合の半導体レーザ素子層３１２の成長層の表面と比較して、活性層３１４を有する半導体レーザ素子層３１２の表面の平坦性をさらに向上させることができる。
　また、第１４実施形態による窒化物系半導体レーザ素子３００の製造プロセスでは、溝部３２０の内側面３２０ａが（０００－１）面を含むように構成することによって、基板の主表面上に（０００－１）面からなる光出射面３００ａを有する半導体レーザ素子層３１２を形成する際、溝部３２０の内側面３２０ａの（０００－１）面を引き継ぐように半導体レーザ素子層３１２の（０００－１）面が形成されるので、（０００－１）面からなる光出射面３００ａをｎ型ＧａＮ基板３１１上に容易に形成することができる。
　また、第１４実施形態による窒化物系半導体レーザ素子３００の製造プロセスでは、半導体レーザ素子層３１２の光出射面３００ａおよびファセット３００ｃを、半導体レーザ素子層３１２の結晶成長の際に形成されるファセットからなるように構成することによって、光出射面３００ａおよびファセット３００ｃの２種類のファセット（端面）を、それぞれ、半導体レーザ素子層３１２の結晶成長と同時に形成することができる。
　また、第１４実施形態による窒化物系半導体レーザ素子３００の製造プロセスでは、ファセット３００ｃを（１－１０１）面からなるように構成することによって、ｎ型ＧａＮ基板３１１上に（１－１０１）面と面方位が大きく異なる側面（端面）を形成する場合の半導体レーザ素子層３１２の成長層の上面（主表面）と比較して、ｎ型ＧａＮ基板３１１上に（１－１０１）ファセット３００ｃを形成する場合の成長層の主表面（上面）が確実に平坦性を有するように形成することができる。ここで、（１－１０１）面は、{Ａ＋Ｂ、Ａ、－２Ａ－Ｂ、２Ａ＋Ｂ}面の一例である（１０－１１）面と等価な面である。このように成長面が平坦性を有するように形成することができる理由は、（１－１００）面を主表面として成長させるのと同時に、（１－１００）面よりも成長速度の遅い{Ａ＋Ｂ、Ａ、－２Ａ－Ｂ、２Ａ＋Ｂ}面を側面として成長させることにより、成長面の表面エネルギを小さくすることができるので、主表面となる（１－１００）面の平坦性が向上されると考えられる。また、（１－１０１）ファセット３００ｃは、半導体レーザ素子層３１２の主表面よりも成長速度が遅いので、結晶成長によって、容易にファセット３００ｃを形成することができる。
　また、第１４実施形態による窒化物系半導体レーザ素子３００の製造プロセスでは、基板を、ＧａＮなどの窒化物系半導体からなるｎ型ＧａＮ基板３１１であるように構成することによって、窒化物系半導体からなるｎ型ＧａＮ基板３１１上に半導体レーザ素子層３１２の結晶成長を利用して、（０００－１）面からなる光出射面３００ａおよび（１－１０１）ファセット３００ｃを有する半導体レーザ素子層３１２を、容易に形成することができる。
　また、第１４実施形態による窒化物系半導体レーザ素子３００の製造プロセスでは、半導体レーザ素子層３１２の光出射面３００ａを、ｎ型ＧａＮ基板３１１の主表面（（１－１００）面）に対して略垂直であるように構成することによって、劈開工程を用いることなく、光出射面３００ａからなる共振器端面を有する半導体レーザ素子層３１２（活性層３１４）を容易に形成することができる。
　また、第１４実施形態による窒化物系半導体レーザ素子３００の製造プロセスでは、非極性面（（１－１００）面）からなる主表面を有するｎ型ＧａＮ基板３１１上に半導体レーザ素子層３１２を形成することによって、半導体素子層（活性層３１４）に発生するピエゾ電場や自発分極などの内部電場をより一層低減することができる。これにより、レーザ光の発光効率を向上させた窒化物系半導体レーザ素子３００を形成することができる。
　（第１５実施形態）
　図５１～図５３を参照して、この第１５実施形態による窒化物系半導体レーザ素子３５０の製造プロセスでは、上記第１４実施形態と異なり、ｎ型ＧａＮ基板３５１上に下地層３５２を形成した後、半導体レーザ素子層３１２を形成する場合について説明する。なお、ｎ型ＧａＮ基板３５１は、本発明の「下地基板」の一例である。
　この第１５実施形態による形成方法を用いて形成した窒化物系半導体レーザ素子３５０では、図５１に示すように、共振器方向（Ａ方向）の一方の端部（光出射面３５０ａの端部）に段差部３５１ａが形成されている。また、（１－１００）面からなる主表面を有するｎ型ＧａＮ基板３５１上に、第１４実施形態と同様の構造を有する半導体レーザ素子層３１２が形成されている。また、半導体レーザ素子層３１２は、共振器長が約１５００μｍを有するとともに、［０００１］方向である共振器方向（Ａ方向）の両端部に、ｎ型ＧａＮ基板３５１の主表面に対して略垂直な光出射面３５０ａおよび光反射面３５０ｂがそれぞれ形成されている。なお、光出射面３５０ａは、本発明の「第１側面」および「結晶成長ファセット」の一例である。
　ここで、第１５実施形態では、図５１に示すように、上記第１４実施形態における窒化物系半導体レーザ素子３００の製造プロセスと異なり、ｎ型ＧａＮ基板３５１と半導体レーザ素子層３１２との間に、下地層３５２を形成する。具体的には、図５２に示すように、ｎ型ＧａＮ基板３５１上に、約３～約４μｍの厚みを有するＡｌＧａＮからなる下地層３５２を成長させる。この際、ｎ型ＧａＮ基板３５１および下地層３５２の［０００１］方向の格子定数差に起因して、下地層３５２にはクラック３５３が形成される。
　また、クラック３５３が形成されたｎ型ＧａＮ基板３５１を平面的に見た場合、クラック３５３は、ｎ型ＧａＮ基板３５１の［０００１］方向と略直交する［１１－２０］方向に沿ってストライプ状に延びるように形成される。なお、クラック３５３は、本発明の「凹部」の一例である。
　また、第１５実施形態では、下地層３５２にクラック３５３が形成される際に、クラック３５３には、ＡｌＧａＮ層の（０００－１）面を含み、ｎ型ＧａＮ基板３５１の上面の（１－１００）面近傍まで達する内側面３５３ａが形成される。この内側面３５３ａは、ｎ型ＧａＮ基板３５１の（１－１００）面からなる主表面に対して略垂直に形成される。なお、内側面３５３ａは、本発明の「凹部の一方の内側面」の一例である。
　その後、図５２に示すように、第１４実施形態と同様の製造プロセスによって下地層３５２上に、ｎ型クラッド層３１３、活性層３１４、ｐ型クラッド層３１５およびｐ型コンタクト層３１６（図５１参照）を順次積層することにより、半導体レーザ素子層３１２を形成する。なお、図５２では、半導体レーザ素子層３１２のうち、ｐ型コンタクト層３１６（図５１参照）が形成されていない部分の共振器方向（Ａ方向）に沿った断面構造を示している。
　ここで、第１５実施形態では、図５２に示すように、下地層３５２上に半導体レーザ素子層３１２を成長させた場合、Ｂ方向にストライプ状に延びるクラック３５３の（０００－１）面を含む内側面３５３ａにおいて、半導体レーザ素子層３１２は、クラック３５３の（０００－１）面を引き継ぐように［１－１００］方向（Ｃ２方向）に延びる（０００－１）面を形成しながら結晶成長する。これにより、半導体レーザ素子層３１２の（０００－１）面が、窒化物系半導体レーザ素子３５０における一対の共振器端面のうちの光出射面３５０ａとして形成される。
　また、第１５実施形態では、クラック３５３の内側面３５３ａに対向する内側面３５３ｂでは、半導体レーザ素子層３１２は、［１－１００］方向（Ｃ２方向）に対して所定の角度傾斜した方向に延びる（１－１０１）ファセット３５０ｃを形成しながら結晶成長する。なお、ファセット３５０ｃは、本発明の「第２側面」および「結晶成長ファセット」の一例であり、内側面３５３ｂは、本発明の「凹部の他方の内側面」の一例である。これにより、ファセット３５０ｃは半導体レーザ素子層３１２の上面（主表面）に対して鈍角をなすように形成される。
　そして、第１４実施形態と同様の製造プロセスにより、電流ブロック層３１７、ｐ側電極３１８およびｎ側電極３１９を順次形成する。そして、図５３に示すように、ｎ側電極３１９の裏面の（０００－１）半導体端面に対応する位置と、所定の（０００１）面を形成したい位置に、レーザスクライブまたは機械式スクライブにより、ｎ型ＧａＮ基板３５１のクラック３５３と平行に延びる直線状のスクライブ溝３５４を形成する。この状態で、図５３に示すように、ウェハの表面（上面）が開くようにｎ型ＧａＮ基板３５１の裏面を支点として荷重を印加することにより、ウェハを、スクライブ溝３５４の位置で劈開する。これにより、半導体レーザ素子層３１２の（０００１）面が、窒化物系半導体レーザ素子３５０の光反射面３５０ｂとして形成される。また、クラック３５３に対応する領域のｎ型ＧａＮ基板３５１は、クラック３５３とスクライブ溝３５４とを結ぶ劈開線９５０に沿って分割される。なお、ｎ型ＧａＮ基板３５１のクラック３５３は、図５１に示すように、素子分割後、光出射面３５０ａの下部に形成された段差部３５１ａとなる。
　この後、共振器方向（図５１のＡ方向）に沿って素子を分割してチップ化することによって、図５１に示した第１５実施形態による窒化物系半導体層の形成方法を用いた窒化物系半導体レーザ素子３５０が形成される。
　第１５実施形態による窒化物系半導体レーザ素子３５０の製造プロセスでは、上記のように、ｎ型ＧａＮ基板３５１上にＡｌＧａＮからなる下地層３５２を形成するとともに、ｎ型ＧａＮ基板３５１の格子定数ｃ１と、下地層３５２の格子定数ｃ２とが、ｃ１＞ｃ２の関係を有するように構成することによって、ｎ型ＧａＮ基板３５１上に下地層３５２を形成する際に、下地層３５２の［０００１］方向の格子定数ｃ２がｎ型ＧａＮ基板３５１の［０００１］方向の格子定数ｃ１よりも小さい（ｃ１＞ｃ２）ので、ｎ型ＧａＮ基板３５１の格子定数ｃ１に合わせようとして下地層３５２の内部に引張応力が生じる。この結果、下地層３５２の厚みが所定の厚み以上の場合にはこの引張応力に耐え切れずに下地層３５２には（０００－１）面に沿ってクラック３５３が形成される。これにより、下地層３５２上に半導体レーザ素子層３１２の光出射面３５０ａ（（０００－１）面）を結晶成長の際に形成するための基準となる（０００－１）面からなる内側面（クラック３５３の内側面３５３ａ）を、容易に下地層３５２に形成することができる。
　また、第１５実施形態による窒化物系半導体レーザ素子３５０の製造プロセスでは、ｎ型ＧａＮ基板３５１の（１－１００）面からなる主表面と略垂直に（０００－１）面を形成する工程が、下地層３５２に格子定数差に伴うクラック３５３（（０００－１）面を含む内側面３５３ａ）を形成する工程を含むことによって、ｎ型ＧａＮ基板３５１の主表面上に半導体レーザ素子層３１２を形成する際に、下地層３５２に形成されたクラック３５３の内側面３５３ａ（（０００－１）面）を利用して、内側面３５３ａを引き継ぐように（０００－１）面からなる光出射面３５０ａを有する半導体レーザ素子層３１２を容易に形成することができる。
　また、第１５実施形態による窒化物系半導体レーザ素子３５０の製造プロセスでは、ｎ型ＧａＮ基板３５１の主表面と略垂直に（０００－１）面を形成する工程が、下地層３５２に、ｎ型ＧａＮ基板３５１の主表面と略垂直な（０００１）面と実質的に平行に形成される（０００－１）面を含む内側面３５３ａを形成する工程を含むように構成することによって、ｎ型ＧａＮ基板３５１上に半導体レーザ素子層３１２を形成する際に、格子定数差によって下地層３５２に形成された（０００－１）面からなる内側面３５３ａを引き継ぐように、（０００－１）面の光出射面３５０ａを有する半導体レーザ素子層３１２を容易に形成することができる。なお、第１５実施形態のその他の効果は、上記第１４実施形態と同様である。
　（第１６実施形態）
　まず、図５４を参照して、この第１６実施形態による窒化物系半導体層の形成方法を用いて形成した窒化物系半導体レーザ素子３６０では、上記第１５実施形態と異なり、略（１１－２－５）面からなる主表面を有するｎ型ＧａＮ基板３６１を用いて、ｎ型ＧａＮ基板３６１上に下地層３６２を形成した後、半導体レーザ素子層３１２を形成する場合について説明する。なお、ｎ型ＧａＮ基板３６１は、本発明の「下地基板」の一例である。
　ここで、第１６実施形態では、半導体レーザ素子層３１２は、ｎ型ＧａＮ基板３６１の略（１１－２－５）面からなる主表面上に下地層３６２を介して形成されている。また、ｎ型ＧａＮ基板３６１の段差部１６１ａは、ｎ型ＧａＮ基板３６１の主表面と略垂直な（１１－２２）面からなる端面３６１ｂを有している。そして、図５４に示すように、半導体レーザ素子層３１２の光出射面３６０ａは、ｎ型ＧａＮ基板３６１の端面３６１ｂを引き継ぐように結晶成長した際に形成される（１１－２２）ファセットにより構成されている。また、半導体レーザ素子層３１２の光反射面３６０ｂは、［１１－２２］方向（図５４のＡ２方向）に垂直な端面である（－１－１２－２）面により構成されている。なお、光出射面３６０ａは、本発明の「第１側面」および「結晶成長ファセット」の一例である。
　なお、第１６実施形態による形成方法を用いて形成した窒化物系半導体レーザ素子３６０のその他の構造は、上記第１５実施形態と同様である。
　次に、図５４および図５５を参照して、第１６実施形態による窒化物系半導体レーザ素子３６０の製造プロセスについて説明する。
　ここで、第１６実施形態では、上記第１５実施形態と同様の製造プロセスにより、ｎ型ＧａＮ基板３６１上に、約３～約４μｍの厚みを有するＡｌＧａＮからなる下地層３６２を成長させる。なお、ｎ型ＧａＮ基板３６１の格子定数ｃ１よりも下地層３６２の格子定数ｃ２が小さい（ｃ１＞ｃ２）ので、下地層３５２には、結晶成長とともに図５５に示すようなクラック３６３が形成される。この際、ＧａＮとＡｌＧａＮとのｃ軸の格子定数の差の方が、ＧａＮとＡｌＧａＮとのａ軸の格子定数の差よりも大きいので、クラック３６３は、（０００１）面とｎ型ＧａＮ基板３６１の主表面の（１１－２－５）面とに平行な［１－１００］方向に沿ってストライプ状に形成される。
　その後、図３６に示すように、第１５実施形態と同様の製造プロセスによって下地層３６２上に、ｎ型クラッド層３１３、活性層３１４、ｐ型クラッド層３１５およびｐ型コンタクト層３１６（図５４参照）を順次積層することにより、半導体レーザ素子層３１２を形成する。
　ここで、第１６実施形態では、図５５に示すように、下地層３６２上に半導体レーザ素子層３１２を成長させた場合、［１－１００］方向にストライプ状に延びるクラック３６３の内側面３６３ａにおいて、半導体レーザ素子層３１２は、［１１－２－５］方向（Ｃ２方向）に延びる（１１－２２）面を形成しながら結晶成長する。これにより、半導体レーザ素子層３１２の（１１－２２）面が、窒化物系半導体レーザ素子３６０における光出射面３６０ａとして形成される。
　また、第１６実施形態では、クラック３６３の内側面３６３ａに対向する内側面３６３ｂでは、半導体レーザ素子層３１２は、［１１－２－５］方向（Ｃ２方向）に対して所定の角度傾斜した方向に延びる（０００－１）ファセット３６０ｃを形成しながら結晶成長する。なお、ファセット３６０ｃは、本発明の「第２側面」および「結晶成長ファセット」の一例であり、クラック３６３は、「凹部」の一例である。また、内側面３６３ａおよび内側面３６３ｂは、それぞれ、本発明の「凹部の一方の内側面」および「凹部の他方の内側面」の一例である。これにより、ファセット３６０ｃは半導体レーザ素子層３１２の上面（主表面）に対して鈍角をなすように形成される。
　そして、上記第１５実施形態と同様の製造プロセスにより、図５５に示すように、半導体レーザ素子層３１２上に、電流ブロック層３１７およびｐ側電極３１８を形成する。また、図５５に示すように、ｎ型ＧａＮ基板３６１の厚みが約１００μｍになるように、ｎ型ＧａＮ基板３６１の裏面を研磨した後、真空蒸着法を用いて、ｎ型ＧａＮ基板３６１の裏面上に、ｎ型ＧａＮ基板３６１に接触するように、ｎ側電極３１９を形成する。
　ここで、第１６実施形態では、図５５に示すように、所定の共振器端面を形成したい位置を、半導体レーザ素子層３１２の表面（上面）からｎ型ＧａＮ基板３６１まで達する方向（矢印Ｃ１方向）にドライエッチングを行うことにより、半導体レーザ素子層３１２の一方の側面が平坦な略（－１－１２－２）面を有する溝部３６４を形成する。これにより、溝部３６４の一方の側面である略（－１－１２－２）面が、窒化物系半導体レーザ素子３６０における光反射面３６０ｂとして形成される。
　そして、図５５に示すように、ｎ側電極３１９の裏面の（１１－２２）半導体端面に対応する位置と、ｎ側電極３１９の裏面の（－１－１２－２）半導体端面に対応する位置とに、レーザスクライブまたは機械式スクライブにより、ｎ型ＧａＮ基板３６１の溝部３６４と平行（図５５の紙面に垂直な方向）に延びるように直線状のスクライブ溝３６５を形成する。この状態で、図５５に示すように、ウェハの表面（上面）が開くようにｎ型ＧａＮ基板３６１の裏面を支点として荷重を印加することにより、ウェハを、スクライブ溝３６５の位置で分離する。また、クラック３６３に対応する領域のｎ型ＧａＮ基板３６１は、クラック３６３とスクライブ溝３６５とを結ぶ劈開線９５０に沿って分割される。なお、ｎ型ＧａＮ基板３６１のクラック３６３は、図５４に示すように、素子分割後、光出射面３６０ａの下部に形成された段差部１６１ａとなる。
　この後、共振器方向（図５４のＡ方向）に沿って素子を分割してチップ化することによって、図５４に示した第１６実施形態による窒化物系半導体レーザ素子３６０が形成される。
　第１６実施形態による窒化物系半導体レーザ素子３６０の製造プロセスでは、上記のように、半導体レーザ素子層３１２を形成する工程を、（１１－２２）面からなる光出射面３６０ａと対向する領域に、クラック３６３の内側面３６３ｂを起点としてファセット３６０ｃを有する半導体レーザ素子層３１２を形成する工程を含むように構成することによって、半導体レーザ素子層３１２がｎ型ＧａＮ基板３６１上に結晶成長する際に、成長層の上面（半導体レーザ素子層３１２の主表面）が成長する成長速度よりも、クラック３６３の内側面３６３ｂを起点としたファセット３６０ｃが形成される成長速度が遅いので、成長層の上面（主表面）が平坦性を保ちながら成長する。これにより、光出射面３６０ａのみならずファセット３６０ｃを形成しない場合の半導体レーザ素子層３１２の成長層の表面と比較して、活性層３１４を有する半導体レーザ素子層３１２の表面の平坦性をさらに向上させることができる。
　また、第１６実施形態による窒化物系半導体レーザ素子３６０の製造プロセスでは、ファセット３６０ｃを（０００－１）面からなるように構成することによって、ｎ型ＧａＮ基板３６１上に（０００－１）面と面方位が大きく異なる側面（端面）を形成する場合の半導体レーザ素子層３１２の成長層の上面（主表面）と比較して、ｎ型ＧａＮ基板３６１上に（０００－１）ファセット３６０ｃを形成する場合の成長層の主表面（上面）が確実に平坦性を有するように形成することができる。また、ファセット３６０ｃは、半導体レーザ素子層３１２の主表面よりも成長速度が遅いので、結晶成長によって、容易にファセット３６０ｃを形成することができる。
　また、第１６実施形態による窒化物系半導体レーザ素子３６０の製造プロセスでは、半導体レーザ素子層３１２の光出射面３６０ａを、ｎ型ＧａＮ基板３６１の（１１－２－５）面に対して略垂直であるように構成することによって、劈開工程を用いることなく、光出射面３６０ａからなる共振器端面を有する半導体レーザ素子層３１２（活性層３１４）を容易に形成することができる。
　なお、第１６実施形態による窒化物系半導体レーザ素子３６０の製造プロセスにおけるその他の効果は、上記第１５実施形態と同様である。
　（第１７実施形態）
　図５６は、本発明の第１７実施形態による形成方法を用いて形成した発光ダイオードチップの構造を説明するための断面図である。まず、図５６を参照して、第１７実施形態による形成方法を用いて形成した発光ダイオードチップ４００では、（１－１０－２）面からなる主表面を有するｎ型ＧａＮ基板４１１を用いて、主表面上の下地層４３０にｎ型ＧａＮ基板４１１の［１１－２０］方向（図５６の紙面に垂直な方向）にストライプ状に延びるクラック４３１を形成した後に、発光素子層４２２を形成する場合について説明する。なお、ｎ型ＧａＮ基板４１１は、本発明の「下地基板」の一例である。
　ここで、第１７実施形態による形成方法を用いて形成した発光ダイオードチップ４００の製造プロセスでは、Ａｌ０．０５Ｇａ０．９５Ｎからなる下地層４３０には、上記第２実施形態と同様の作用によって、下地層４３０の（０００１）面とｎ型ＧａＮ基板４１１の主表面の（１－１０－２）面とに平行な［１１－２０］方向（図５６の紙面に垂直な方向）に沿ってストライプ状に伸びるクラック４３１が形成される。
　その後、上記第６実施形態と同様の製造プロセスにより、下地層４３０上に、ｎ型クラッド層４２３と、約２ｎｍの厚みを有するＧａ０．７Ｉｎ０．３Ｎからなる井戸層とＧａ０．９Ｉｎ０．１Ｎからなる障壁層とを積層したＭＱＷからなる発光層４２４と、ｐ型クラッド層４２５とを順次積層することにより、発光素子層４２２を形成する。
　この際、ｎ型ＧａＮ基板４１１上に発光素子層４２２を成長させた場合、［１１－２０］方向にストライプ状に延びるクラック４３１の内側面４３１ａにおいて、発光素子層４２２は、ｎ型ＧａＮ基板４１１の［１－１０－２］方向（Ｃ２方向）に対して所定の角度傾斜した方向に延びる（０００－１）ファセット４２２ｃを形成しながら結晶成長する。また、クラック４３１の内側面４３１ａに対向する内側面４３１ｂでは、発光素子層４２２は、ｎ型ＧａＮ基板４１１の［１－１０－２］方向（Ｃ２方向）に対して所定の角度傾斜した方向に延びる（１－１０１）ファセット４２２ｄを形成しながら結晶成長する。なお、ファセット４２２ｃは、本発明の「第１側面」および「結晶成長ファセット」の一例であり、ファセット４２２ｄは、本発明の「第２側面」および「結晶成長ファセット」の一例である。
　なお、第１７実施形態によるその他の製造プロセスは、上記第２実施形態と同様である。このようにして、図５６に示した第１７実施形態による形成方法を用いた発光ダイオードチップ４００が形成される。また、第１７実施形態による発光ダイオードチップ４００の製造プロセスにおける効果は、上記第６実施形態と同様である。
　なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
　たとえば、上記第１～第５実施形態および第１７実施形態による発光ダイオードチップでは、発光素子層（発光素子層１２など）を、ＡｌＧａＮやＩｎＧａＮなどの窒化物系半導体層により形成した例について示したが、本発明はこれに限らず、発光素子層を、ＡｌＮ、ＩｎＮ、ＢＮ、ＴｌＮおよびこれらの混晶からなるウルツ鉱構造の窒化物系半導体層により形成してもよい。
　また、上記第６～第１６実施形態による半導体レーザ素子では、半導体レーザ素子層を、ＡｌＧａＮやＩｎＧａＮなどの窒化物系半導体素子層により形成した例について示したが、本発明はこれに限らず、半導体レーザ素子層を、ＡｌＮ、ＩｎＮ、ＢＮ、ＴｌＮおよびこれらの混晶からなるウルツ鉱構造の窒化物系半導体素子層により形成してもよい。
　また、上記第１実施形態による発光ダイオードチップでは、ｎ型ＧａＮ基板のａ面（（１１－２０）面）からなる主表面に溝部２１を形成した上で発光素子層１２を結晶成長させた例について示したが、本発明はこれに限らず、たとえばｍ面（（１－１００）面）などのｎ型ＧａＮ基板の（０００±１）面に垂直な主表面に溝部（凹部）を形成した上で発光素子層を形成してもよい。
　また、上記第４実施形態による発光ダイオードチップでは、ｎ型ＧａＮ基板８１と下地層５０との格子定数差を利用して下地層５０に自発的にクラック５１が形成されるのを利用した例について示したが、本発明はこれに限らず、上記第３実施形態と同様に、ｎ型ＧａＮ基板上の下地層に破線状のスクライブ傷を形成することによってクラックの発生位置が制御されたクラックを形成するようにしてもよい。
　また、上記第１～第５および第１７実施形態による発光ダイオードチップ、および、上記第６～第１６実施形態による窒化物系半導体レーザ素子では、基板としてＧａＮ基板を使用した例について示したが、本発明はこれに限らず、たとえば、ａ面（（１１－２０）面）を主表面とする窒化物系半導体を予め成長させたｒ面（（１－１０２）面）サファイア基板や、ａ面またはｍ面（（１－１００）面）を主表面とする窒化物系半導体を予め成長させたａ面ＳｉＣ基板またはｍ面ＳｉＣ基板などを使用してもよい。また、上記の非極性窒化物系半導体を予め成長させたＬｉＡｌＯ２基板またはＬｉＧａＯ２基板などを用いてもよい。
　また、上記第２～第４実施形態による発光ダイオードチップ、および、上記第６～第１０、第１３、第１５および第１６実施形態による窒化物系半導体レーザ素子では、下地基板としてｎ型ＧａＮ基板を用いるとともに、ｎ型ＧａＮ基板上にＡｌＧａＮからなる下地層を形成した例について示したが、本発明はこれに限らず、下地基板としてＩｎＧａＮ基板を用いるとともに、ＩｎＧａＮ基板上にＧａＮまたはＡｌＧａＮからなる下地層を形成してもよい。
　また、上記第２および第４実施形態による発光ダイオードチップ、および、上記第６～第８実施形態による窒化物系半導体レーザ素子では、ｎ型ＧａＮ基板と下地層との格子定数差を利用して下地層に自発的にクラックが形成されるのを利用した例について示したが、本発明はこれに限らず、下地層のＢ方向の両端部（ｎ型ＧａＮ基板のＢ方向の端部に対応する領域）にのみスクライブ傷を形成してもよい。このように構成しても、両端部のスクライブ傷を起点としてＢ方向に延びるクラックを導入することができる。
　また、上記第３実施形態による発光ダイオードチップでは、下地層５０にクラック導入用のスクライブ傷７０を破線状（約５０μｍ間隔）に形成した例について示したが、本発明はこれに限らず、下地層５０のＢ方向（図１２参照）の両端部（ｎ型ＧａＮ基板６１の端部に対応する領域）にスクライブ傷を形成してもよい。このように構成しても、両端部のスクライブ傷を起点としてＢ方向に延びるクラックを導入することができる。
　また、上記第７実施形態による表面出射型窒化物系半導体レーザ素子では、ｎ型ＧａＮ基板のｍ面（（１－１００）面）からなる主表面上に半導体レーザ素子層１２を形成した例について示したが、本発明はこれに限らず、たとえばａ面（（１１－２０）面）などのｎ型ＧａＮ基板の（０００±１）面に垂直な面を、半導体レーザ素子層を形成する際の主表面としてもよい。
　また、上記第６～第８、第１５および第１６実施形態による表面出射型窒化物系半導体レーザ素子では、ｎ型ＧａＮ基板と下地層との格子定数差を利用して下地層にクラックが自発的に形成される例について示したが、本発明はこれに限らず、上記第１３実施形態の変形例と同様に、ｎ型ＧａＮ基板上の下地層に破線状のスクライブ傷を形成することによって発生位置が制御されたクラックを形成するようにしてもよい。
　また、上記第９実施形態による表面出射型窒化物系半導体レーザ素子では、半導体レーザ素子層１１２の形成時に形成される２つのファセットのうちの（０００－１）面を反射面（１８０ｃ）として用いた例について示したが、本発明はこれに限らず、上記第８実施形態の変形例と同様に、半導体レーザ素子層１１２の（１１－２２）ファセットを反射面として表面出射型窒化物系半導体レーザ素子を形成するようにしてもよい。
　また、上記第１２実施形態による窒化物系半導体レーザ素子では、半導体レーザ素子層１１２の（１－１０１）端面を光出射面２４０ａとするとともに、（－１１０－１）端面を光反射面２４０ｂとした例について示したが、本発明はこれに限らず、（－１１０－１）端面を光出射面とするとともに、（１－１０１）端面を光反射面としてもよい。
　また、上記第１３および第１６実施形態による窒化物系半導体レーザ素子では、半導体レーザ素子層の（１１－２２）端面を光出射面とするとともに、（－１－１２－２）端面を光反射面とした例について示したが、本発明はこれに限らず、（１－１２－２）端面を光出射面とするとともに、（１１－２２）端面を光反射面としてもよい。
　また、上記第１３実施形態の変形例による窒化物系半導体レーザ素子では、下地層１４０にクラック導入用のスクライブ傷２８０を破線状に形成した例について示したが、本発明はこれに限らず、下地層１４０のＢ方向（図３２参照）の両端部（ｎ型ＧａＮ基板２６１の端部に対応する領域）にスクライブ傷を形成してもよい。このように構成しても、両端部のスクライブ傷を起点としてＢ方向に延びるクラックを導入することができる。
　また、上記第１４および第１５実施形態による窒化物系半導体レーザ素子の製造プロセスでは、ｎ型ＧａＮ基板のｍ面からなる主表面上に半導体レーザ素子層を形成した例について示したが、本発明はこれに限らず、たとえばａ面（（１１－２０）面）などのｎ型ＧａＮ基板の（０００±１）面に垂直な面を、半導体レーザ素子層を形成する際の主表面としてもよい。
　また、上記第１４および第１５実施形態による窒化物系半導体レーザ素子の製造プロセスでは、半導体レーザ素子層３１２の（０００－１）端面を光出射面とするとともに、（０００１）端面を光反射面とした例について示したが、本発明はこれに限らず、（０００１）端面を光出射面とするとともに、（０００－１）端面を光反射面としてもよい。
　また、上記第１５および第１６実施形態による窒化物系半導体レーザ素子の製造プロセスでは、ｎ型ＧａＮ基板と下地層との格子定数差を利用して下地層に自発的にクラックが形成されるのを利用した例について示したが、本発明はこれに限らず、下地層３５２（図５２参照）の［１１－２０］方向の両端部（ｎ型ＧａＮ基板３５１の［１１－２０］方向の端部に対応する領域）にのみスクライブ傷を形成してもよい。このように構成しても、両端部のスクライブ傷を起点として［１１－２０］方向に延びるクラックを導入することができる。
　また、上記第１７実施形態による発光ダイオードチップの製造プロセスでは、ｎ型ＧａＮ基板と下地層との格子定数差を利用して下地層に自発的にクラックが形成されるのを利用した例について示したが、本発明はこれに限らず、ｎ型ＧａＮ基板４１１上の下地層４３０に破線状のスクライブ傷を形成することによってクラックの発生位置が制御されたクラック４３１を形成するようにしてもよい。さらには、下地層４３０の［１１－２０］方向の両端部（ｎ型ＧａＮ基板４１１の［１１－２０］方向の端部に対応する領域）にのみスクライブ傷を形成してもよい。このように構成しても、両端部のスクライブ傷を起点としてＢ方向に延びるクラック４３１を導入することができる。
　また、上記第６～第１６実施形態による半導体レーザ素子では、平坦な活性層上に、リッジを有する上部クラッド層を形成し、誘電体のブロック層をリッジの側面に形成したリッジ導波型半導体レーザを形成した例について示したが、本発明はこれに限らず、半導体のブロック層を有するリッジ導波型半導体レーザや、埋め込みヘテロ構造（ＢＨ）の半導体レーザや、平坦な上部クラッド層上にストライプ状の開口部を有する電流ブロック層を形成した利得導波型の半導体レーザ素子を形成してもよい。

Claims (25)

  1. 　主表面に凹部が形成された基板と、
    　前記主表面上に、発光層を有するとともに前記凹部の一方の内側面を起点として形成される（０００－１）面からなる第１側面と、前記発光層を挟んで前記第１側面とは反対側の領域に、前記凹部の他方の内側面を起点として形成される第２側面とを含む窒化物系半導体層とを備える、窒化物系半導体発光ダイオード。
  2. 　前記一方の内側面は、（０００－１）面を含んでいる、請求項１に記載の窒化物系半導体発光ダイオード。
  3. 　前記第１側面および前記第２側面は、前記窒化物系半導体層の結晶成長ファセットからなる、請求項１または２に記載の窒化物系半導体発光ダイオード。
  4. 　前記第２側面は、{Ａ＋Ｂ、Ａ、－２Ａ－Ｂ、２Ａ＋Ｂ}面（ここでＡ≧０およびＢ≧０であり、かつ、ＡおよびＢの少なくともいずれか一方が０ではない整数）からなる、請求項１～３のいずれか１項に記載の窒化物系半導体発光ダイオード。
  5. 　前記基板は、窒化物系半導体からなる、請求項１～４のいずれか１項に記載の窒化物系半導体発光ダイオード。
  6. 　少なくとも前記第１側面または前記第２側面のいずれか一方は、前記主表面に対して鈍角をなすように形成される、請求項１～５のいずれか１項に記載の窒化物系半導体発光ダイオード。
  7. 　前記基板は、下地基板と、前記下地基板上に形成され、ＡｌＧａＮからなる下地層とを含み、
    　前記下地基板および前記下地層の格子定数を、それぞれ、ｃ１およびｃ２とした場合、ｃ１＞ｃ２の関係を有し、
    　前記第１側面および前記第２側面は、それぞれ、前記下地層の（０００１）面と前記主表面とに実質的に平行に延びるように形成されたクラックの内側面を起点として形成される、請求項１～６のいずれか１項に記載の窒化物系半導体発光ダイオード。
  8. 　基板の主表面上に形成され、発光層を有する窒化物系半導体素子層と、
    　前記窒化物系半導体素子層の前記発光層を含む端部に形成される第１共振器端面と、
    　前記第１共振器端面と対向する領域に形成され、少なくとも前記主表面に対して所定の角度傾斜して延びる（０００－１）面、または、{Ａ＋Ｂ、Ａ、－２Ａ－Ｂ、２Ａ＋Ｂ}面（ここでＡ≧０およびＢ≧０であり、かつ、ＡおよびＢの少なくともいずれか一方が０ではない整数）からなる反射面とを備える、窒化物系半導体レーザ素子。
  9. 　前記基板は、前記主表面に形成された凹部を有し、
    　前記反射面は、前記凹部の内側面を起点として形成される前記窒化物系半導体素子層の結晶成長ファセットからなる、請求項８に記載の窒化物系半導体レーザ素子。
  10. 　前記第１共振器端面とは反対側の端部に形成され、前記主表面に対して略垂直な方向に延びる第２共振器端面をさらに備える、請求項８または９に記載の窒化物系半導体レーザ素子。
  11. 　前記基板は、窒化物系半導体からなる、請求項８～１０のいずれか１項に記載の窒化物系半導体レーザ素子。
  12. 　前記第１共振器端面から出射されたレーザ光が、前記反射面により、前記レーザ光の前記発光層からの出射方向と交差する方向に出射方向が変化されて、前記レーザ光のモニタ用の光センサに入射されるように構成されている、請求項８～１１のいずれか１項に記載の窒化物系半導体レーザ素子。
  13. 　前記第１共振器端面から出射されたレーザ光が、前記反射面により、前記レーザ光の前記発光層からの出射方向と交差する方向に出射方向が変化するように構成された表面出射型レーザである、請求項８～１１のいずれか１項に記載の窒化物系半導体レーザ素子。
  14. 　基板の主表面に凹部を形成する工程と、
    　前記主表面上に、前記凹部の一方の内側面を起点として（０００－１）面からなる第１側面を有する窒化物系半導体層を形成する工程とを備える、窒化物系半導体層の形成方法。
  15. 　前記窒化物系半導体層を形成する工程は、前記第１側面と対向する領域に、前記凹部の他方の内側面を起点として第２側面を有する前記窒化物系半導体層を形成する工程を含む、請求項１４に記載の窒化物系半導体層の形成方法。
  16. 　前記凹部の一方の内側面は、（０００－１）面を含んでいる、請求項１４または１５に記載の窒化物系半導体層の形成方法。
  17. 　前記第１側面および前記第２側面は、前記窒化物系半導体層の結晶成長ファセットからなる、請求項１５または１６に記載の窒化物系半導体層の形成方法。
  18. 　前記第２側面は、{Ａ＋Ｂ、Ａ、－２Ａ－Ｂ、２Ａ＋Ｂ}面（ここでＡ≧０およびＢ≧０であり、かつ、ＡおよびＢの少なくともいずれか一方が０ではない整数）からなる、請求項１５～１７のいずれか１項に記載の窒化物系半導体層の形成方法。
  19. 　前記基板は、窒化物系半導体からなる、請求項１４～１８のいずれか１項に記載の窒化物系半導体層の形成方法。
  20. 　前記第１側面または前記第２側面のいずれか一方は、前記主表面に対して略垂直である、請求項１５～１９のいずれか１項に記載の窒化物系半導体層の形成方法。
  21. 　少なくとも前記第１側面または前記第２側面のいずれか一方は、前記窒化物系半導体層の主表面に対して鈍角をなすように形成される、請求項１５～１９のいずれか１項に記載の窒化物系半導体層の形成方法。
  22. 　前記基板は、下地基板と、前記下地基板上に形成され、ＡｌＧａＮからなる下地層とを含み、
    　前記下地基板および前記下地層の格子定数を、それぞれ、ｃ１およびｃ２とした場合、
    　ｃ１＞ｃ２の関係を有する、請求項１４～２１のいずれか１項に記載の窒化物系半導体層の形成方法。
  23. 　基板の主表面に凹部を形成する工程と、
    　前記主表面上に、発光層を有するとともに前記凹部の一方の内側面を起点とした（０００－１）面からなる第１側面と、前記第１側面と対向する領域に前記凹部の他方の内側面を起点とした第２側面とを含むことにより窒化物系半導体層を形成する工程とを備える、窒化物系半導体発光ダイオードの製造方法。
  24. 　基板の主表面上に形成するとともに、発光層を有する窒化物系半導体素子層の端部に第１共振器端面を形成する工程と、
    　前記第１共振器端面と対向する領域に前記主表面に対して所定の角度傾斜して延びる（０００－１）面、または、{Ａ＋Ｂ、Ａ、－２Ａ－Ｂ、２Ａ＋Ｂ}面（ここでＡ≧０およびＢ≧０であり、かつ、ＡおよびＢの少なくともいずれか一方が０ではない整数）からなる反射面を形成する工程と、
    　前記第１共振器端面とは反対側の端部に、前記主表面に対して略垂直な方向に延びる第２共振器端面を形成する工程とを備える、窒化物系半導体レーザ素子の製造方法。
  25. 　前記第１共振器端面を形成する工程および前記第２共振器端面を形成する工程は、前記窒化物系半導体素子層の結晶成長により、少なくとも前記第１共振器端面または前記第２共振器端面のいずれか一方を形成する工程と、エッチングにより、少なくとも前記第１共振器端面または前記第２共振器端面のいずれか他方を形成する工程とを含む、請求項２４に記載の窒化物系半導体レーザ素子の製造方法。
PCT/JP2008/072618 2007-12-21 2008-12-12 窒化物系半導体発光ダイオード、窒化物系半導体レーザ素子およびそれらの製造方法ならびに窒化物系半導体層の形成方法 Ceased WO2009081762A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2008801269573A CN101952982B (zh) 2007-12-21 2008-12-12 氮化物类半导体发光二极管、氮化物类半导体激光元件及其制造方法和氮化物类半导体层的形成方法
US12/809,770 US20100265981A1 (en) 2007-12-21 2008-12-12 Nitride-based semiconductor light-emitting diode, nitride-based semiconductor laser device, method of manufacturing the same, and method of forming nitride-based semiconductor layer

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007-331097 2007-12-21
JP2007331097A JP5172322B2 (ja) 2007-12-21 2007-12-21 窒化物系半導体発光ダイオードおよびその製造方法
JP2008-004168 2008-01-11
JP2008004168A JP5245030B2 (ja) 2008-01-11 2008-01-11 窒化物系半導体レーザ素子およびその製造方法
JP2008-006225 2008-01-15
JP2008006225A JP5245031B2 (ja) 2008-01-15 2008-01-15 窒化物系半導体層の形成方法

Publications (1)

Publication Number Publication Date
WO2009081762A1 true WO2009081762A1 (ja) 2009-07-02

Family

ID=40801068

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/072618 Ceased WO2009081762A1 (ja) 2007-12-21 2008-12-12 窒化物系半導体発光ダイオード、窒化物系半導体レーザ素子およびそれらの製造方法ならびに窒化物系半導体層の形成方法

Country Status (3)

Country Link
US (1) US20100265981A1 (ja)
CN (2) CN103199433A (ja)
WO (1) WO2009081762A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237454A (zh) * 2010-04-29 2011-11-09 展晶科技(深圳)有限公司 半导体光电元件及其制造方法
JP2012094896A (ja) * 2012-01-11 2012-05-17 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101809833B (zh) * 2007-09-28 2012-05-30 三洋电机株式会社 氮化物类半导体发光元件、氮化物类半导体激光元件、氮化物类半导体发光二极管及其制造方法和氮化物类半导体层的形成方法
US8299479B2 (en) 2010-03-09 2012-10-30 Tsmc Solid State Lighting Ltd. Light-emitting devices with textured active layer
US9287452B2 (en) 2010-08-09 2016-03-15 Micron Technology, Inc. Solid state lighting devices with dielectric insulation and methods of manufacturing
CN102208497B (zh) * 2011-04-22 2013-09-25 中山大学 一种硅衬底上半极性、非极性GaN复合衬底的制备方法
KR101883843B1 (ko) * 2012-02-16 2018-08-01 엘지이노텍 주식회사 반도체 소자의 벽개면 형성 방법
KR101908655B1 (ko) * 2012-02-16 2018-10-16 엘지이노텍 주식회사 반도체 소자의 벽개면 형성 방법
JP5398937B1 (ja) * 2012-02-23 2014-01-29 パナソニック株式会社 窒化物半導体発光チップ、窒化物半導体発光装置及び窒化物半導体チップの製造方法
JP5460831B1 (ja) * 2012-11-22 2014-04-02 株式会社東芝 半導体発光素子
US9692202B2 (en) * 2013-11-07 2017-06-27 Macom Technology Solutions Holdings, Inc. Lasers with beam shape and beam direction modification
JP6328497B2 (ja) * 2014-06-17 2018-05-23 ソニーセミコンダクタソリューションズ株式会社 半導体発光素子、パッケージ素子、および発光パネル装置
DE102014117510A1 (de) * 2014-11-28 2016-06-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102016103358A1 (de) * 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Laserbarren mit gräben
US10193018B2 (en) * 2016-12-29 2019-01-29 Intel Corporation Compact low power head-mounted display with light emitting diodes that exhibit a desired beam angle
KR102506441B1 (ko) * 2017-12-04 2023-03-06 삼성전자주식회사 반도체 발광 어레이의 제조 방법 및 반도체 발광 어레이
PL244259B1 (pl) * 2021-03-19 2023-12-27 Inst Wysokich Cisnien Polskiej Akademii Nauk Sposób wytwarzania dwuwymiarowej matrycy diod laserowych półprzewodnikowych oraz matryca diod laserowych półprzewodnikowych
EP4471999A4 (en) * 2022-01-27 2025-07-09 Kyocera Corp METHOD AND APPARATUS FOR MANUFACTURING LASER ELEMENT, LASER ELEMENT AND ELECTRONIC DEVICE
DE102023128400A1 (de) * 2023-10-17 2025-04-17 Ams-Osram International Gmbh Gehäuse mit laseranordnung und verfahren zur herstellung eines gehäuses mit laseranordnung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63234585A (ja) * 1987-03-23 1988-09-29 Mitsubishi Electric Corp 半導体レ−ザアレイ装置
JPH02123780A (ja) * 1988-11-01 1990-05-11 Mitsubishi Electric Corp 半導体面発光レーザの製造方法
JP2003347585A (ja) * 2002-03-19 2003-12-05 Nobuhiko Sawaki 半導体発光素子およびその製造方法
JP2006253725A (ja) * 2000-07-18 2006-09-21 Sony Corp 半導体発光素子およびその製造方法、並びに画像表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814533A (en) * 1994-08-09 1998-09-29 Rohm Co., Ltd. Semiconductor light emitting element and manufacturing method therefor
CN1159750C (zh) * 1997-04-11 2004-07-28 日亚化学工业株式会社 氮化物半导体的生长方法
US6641246B2 (en) * 2000-02-23 2003-11-04 Seiko Epson Corporation Detection of non-operating nozzle by light beam passing through aperture
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
JP4830315B2 (ja) * 2004-03-05 2011-12-07 日亜化学工業株式会社 半導体レーザ素子
US7512167B2 (en) * 2004-09-24 2009-03-31 Sanyo Electric Co., Ltd. Integrated semiconductor laser device and method of fabricating the same
US8368183B2 (en) * 2004-11-02 2013-02-05 Sharp Kabushiki Kaisha Nitride semiconductor device
JP4854275B2 (ja) * 2004-12-08 2012-01-18 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP2009267377A (ja) * 2008-03-31 2009-11-12 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63234585A (ja) * 1987-03-23 1988-09-29 Mitsubishi Electric Corp 半導体レ−ザアレイ装置
JPH02123780A (ja) * 1988-11-01 1990-05-11 Mitsubishi Electric Corp 半導体面発光レーザの製造方法
JP2006253725A (ja) * 2000-07-18 2006-09-21 Sony Corp 半導体発光素子およびその製造方法、並びに画像表示装置
JP2003347585A (ja) * 2002-03-19 2003-12-05 Nobuhiko Sawaki 半導体発光素子およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237454A (zh) * 2010-04-29 2011-11-09 展晶科技(深圳)有限公司 半导体光电元件及其制造方法
US8450749B2 (en) 2010-04-29 2013-05-28 Advanced Optoelectronics Technology, Inc. Light emitting element and manufacturing method thereof
JP2012094896A (ja) * 2012-01-11 2012-05-17 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子

Also Published As

Publication number Publication date
CN103199433A (zh) 2013-07-10
US20100265981A1 (en) 2010-10-21
CN101952982B (zh) 2013-05-01
CN101952982A (zh) 2011-01-19

Similar Documents

Publication Publication Date Title
WO2009081762A1 (ja) 窒化物系半導体発光ダイオード、窒化物系半導体レーザ素子およびそれらの製造方法ならびに窒化物系半導体層の形成方法
US8750343B2 (en) Nitride-based semiconductor light-emitting device, nitride-based semiconductor laser device, nitride-based semiconductor light-emitting diode, method of manufacturing the same, and method of forming nitride-based semiconductor layer
JP5232993B2 (ja) 窒化物系半導体発光素子およびその製造方法
JP5041902B2 (ja) 半導体レーザ素子
JP5036617B2 (ja) 窒化物系半導体発光素子
JP5627871B2 (ja) 半導体素子およびその製造方法
JP2009081374A (ja) 半導体発光素子
JP2009283912A (ja) 窒化物系半導体素子およびその製造方法
US7885304B2 (en) Nitride-based semiconductor laser device and method of manufacturing the same
JP3896718B2 (ja) 窒化物半導体
JP4162560B2 (ja) 窒化物系半導体発光素子
JP5245030B2 (ja) 窒化物系半導体レーザ素子およびその製造方法
JP5250759B2 (ja) 窒化物系半導体レーザ素子およびその製造方法
JP4802314B2 (ja) 窒化物半導体発光素子とその製造方法
JP5172322B2 (ja) 窒化物系半導体発光ダイオードおよびその製造方法
US20240332909A1 (en) Nitride semiconductor light emission element
JP2000299530A (ja) 半導体発光装置
US7842529B2 (en) Method of manufacturing nitride semiconductor light emitting element including forming scribe lines sandwiching and removing high density dislocation sections
JP2009238834A (ja) 窒化物系半導体層を有する支持基板およびその形成方法
JP2009088270A (ja) 半導体素子の製造方法
JP5245031B2 (ja) 窒化物系半導体層の形成方法
JP5172388B2 (ja) 窒化物系半導体発光ダイオードおよびその製造方法
JP4356502B2 (ja) 窒化物半導体素子の製造方法
JPH11195840A (ja) 窒化物半導体発光素子
JP2009206226A (ja) 窒化物系半導体レーザ素子およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880126957.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08864423

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12809770

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08864423

Country of ref document: EP

Kind code of ref document: A1