[go: up one dir, main page]

WO2008105561A1 - 回路基板およびその製造方法 - Google Patents

回路基板およびその製造方法 Download PDF

Info

Publication number
WO2008105561A1
WO2008105561A1 PCT/JP2008/053900 JP2008053900W WO2008105561A1 WO 2008105561 A1 WO2008105561 A1 WO 2008105561A1 JP 2008053900 W JP2008053900 W JP 2008053900W WO 2008105561 A1 WO2008105561 A1 WO 2008105561A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
conductive material
material layer
metal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2008/053900
Other languages
English (en)
French (fr)
Inventor
Hiroshi Yanagimoto
Takeshi Bessho
Hidemi Nawafune
Kensuke Akamatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to DE112008000485T priority Critical patent/DE112008000485T5/de
Priority to CN2008800021725A priority patent/CN101578928B/zh
Priority to US12/525,967 priority patent/US8261437B2/en
Publication of WO2008105561A1 publication Critical patent/WO2008105561A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00Surface shaping of articles, e.g. embossing; Apparatus therefor
    • B29C59/02Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49158Manufacturing circuit on or in base with molding of insulated base

Definitions

  • the present invention relates to a circuit board and a manufacturing method thereof, and more particularly to a circuit board in which metal wiring is formed along a desired pattern on the surface of a thin film substrate formed of a resin material or the like and a manufacturing method thereof.
  • Patent Document 1 describes a method for forming a metal wire on a polyimide film.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2 0 0 5-2 9 7 3.5
  • the recesses for wiring are formed on the surface of the polyimide film as a substrate by etching using a chemical solution, and etching is isotropic. Therefore, it can be expected that a fine circuit pattern can be formed when the required wiring thickness is as thin as 10 ⁇ m or less, but when a thick wiring is required, Inevitably, the width of the recesses also increases, and as a result, miniaturization of wiring and high density are difficult. In addition, it is difficult to form wiring with an aspect ratio of 1 or more, which also hinders miniaturization of wiring. Furthermore, since chemicals are sequentially applied to the polyimide film, it is inevitable that the number of processing steps will increase and the cost will increase.
  • the present invention has been made in view of the above circumstances, and provides a new manufacturing method capable of manufacturing a circuit board having a more miniaturized circuit pattern with a simpler process. Is an issue. Another object is to provide a new circuit board obtained by the manufacturing method. Means for solving the problem
  • a method of manufacturing a circuit board having a desired metal wiring on a substrate surface uses a saddle shape having a convex portion on the surface according to a circuit pattern, and a conductive material layer at the tip of the convex portion of the saddle shape A step of transferring the conductive material layer to the surface of the substrate together with the convex shape by pressing a saddle with a conductive material layer applied to the tip of the convex portion against the surface of the substrate, and And a step of forming a metal wiring in the transferred recess using the transferred conductive material layer as a base material.
  • the shape of the convex portion formed in a bowl shape is transferred as it is to the substrate side, so that a concave portion having an arbitrary aspect ratio (that is, a ratio of depth to width) is formed on the substrate surface.
  • a concave portion having an arbitrary aspect ratio that is, a ratio of depth to width
  • the transfer of the convex shape to the substrate surface and the transfer of the conductive material layer to the bottom surface of the formed concave portion are simultaneously performed, so that the manufacturing process can be simplified.
  • the pressure contact stabilizes the transfer state of the conductive material layer to the substrate side.
  • a circuit board according to the present invention is obtained by forming a metal wiring in the recess using the conductive material layer transferred to the bottom of the recess as a base material with respect to the substrate in which the recess is formed.
  • the concave pattern formed on the substrate surface is miniaturized with high density, and a circuit board having a high wiring density can be obtained.
  • the circuit board according to the present invention since it is possible to cope with the wiring shape where the high current passes by setting the wiring shape to a high aspect ratio, even if the circuit pattern is miniaturized (densified), Insulation reliability is not compromised.
  • the material for forming the conductive material layer is not limited, but a metal paste in which inorganic metal particles and a solvent are mixed or a resinate paste in which an organic metal compound and a solvent are mixed. Can be used.
  • the metal paste is not limited, but copper paste, which is a low resistance material, is particularly preferred.
  • silver paste, gold paste, or nickel paste can be used. In that case, the particle size of the metal particles is preferably about several nm to several hundred nm.
  • Resin pastes include copper resinate, silver resinate, gold resinate or nickel resinate.
  • the metal particle sintering process proceeds to a metal film by transferring to the substrate by hot pressing, and a part of it is embedded on the substrate side. As a result, the transfer of the metal film to the substrate side also proceeds reliably.
  • the sintering temperature is selected according to the material on the substrate side, but is preferably 100 to 500 ° C.
  • the saddle-shaped material is formed on the condition that it is possible to form a convex portion and that it has resistance to mechanical and thermal stress when transferred to the substrate side.
  • Any material can be used, but materials such as glass, silicon, quartz, stainless steel, resin, and metal can be preferably used.
  • the metal material include nickel and its alloy, stainless steel, and the like, and nickel and its alloy are particularly preferable from the viewpoint of durability and positional accuracy.
  • a conventionally known technique such as a micro-mouth etching method, an electroplating method, or a micro contact printing method can be used.
  • a micro contact printing method Use an appropriate method according to the material used.
  • the micro contact printing method is preferred.
  • a convex (circuit) pattern can be formed with a width of 3 0 // m or less.
  • the width and height of the protrusions formed in the saddle shape or the distance between the protrusions is the circuit to be obtained. Although it is set according to the circuit pattern required for the substrate, as an example, the width of the convex part is about 5 ⁇ m to 300 ⁇ m, the height is about 5 / ⁇ to 500 ⁇ m, between the convex parts The distance is 5 ⁇ ! It is about 3 300 xm.
  • the width and height of the protrusions may all be the same, or some may be different.
  • the material of the substrate is arbitrary on the condition that it is a non-conductive material, and a material conventionally used in this type of circuit board can be appropriately used. Thickness is 10 ⁇ ! It is more preferable that the film be in the form of a thin film of about ⁇ 1 0 0 0; xm. From the viewpoint of easy transfer and shape retention of the recess formed after the transfer, thermoplastic resin or thermosetting resin is particularly suitable. Polypropylene resin, polystyrene resin, polyethylene resin are preferable as the resin.
  • polyamide resin having high thermal, mechanical and chemical properties is preferable.
  • a conventionally known electroless plating process or electrolytic plating process is used as a specific example of the step of forming a metal wiring using the transferred conductive material layer as a base material.
  • the treatment include a step of depositing a metal film in the recess using the conductive material layer as a nucleus.
  • the transferred conductive material layer functions as a seed layer.
  • electroless plating is performed, the transferred conductive material layer functions as a catalyst nucleus.
  • Electroless plating is suitable for thin wiring (for example, about 50 ⁇ m or less), and electrolytic plating is suitable for forming thicker wiring. .
  • a concave portion corresponding to the circuit pattern is formed on the substrate surface, a conductive material layer is formed on the bottom surface of the concave portion, and Also disclosed is a circuit board characterized in that in the recess, a metal wiring is formed by a metal film deposited with the conductive material layer as a nucleus by an electroless plating process or an electrolytic plating process.
  • the metal wiring may include a portion having a different aspect ratio from the others, or all of them may be metal wiring having the same aspect ratio. Good. Metal wiring with a ratio of 1 or more may be included.
  • the width of the metal wiring is 5 ⁇ ! ⁇ 30 ⁇ m, height is 5 ⁇ ! ⁇ 500 ⁇ m, distance between metal wires is 5 ⁇ n! It is about ⁇ 300 ⁇ m.
  • the circuit board is preferably a resin film, and its thickness is not limited, but is about 10 ⁇ to 100 ⁇ .
  • the material of the substrate and the material of the conductive material are as described in the description of the manufacturing method.
  • the circuit board according to the present invention is a highly reliable and high-density mounting board, and can be effectively used as an interposer or a rigid flexible circuit board.
  • a circuit board having a more miniaturized circuit pattern can be manufactured by a simpler process.
  • FIG. 1 is a diagram showing an embodiment of a circuit board manufacturing method according to the present invention in the order of steps.
  • FIG. 2 is a diagram showing another embodiment of a circuit board manufacturing method according to the present invention in the order of steps.
  • FIG. 1 shows a first embodiment of a circuit board manufacturing method according to the present invention in the order of steps.
  • 10 is a saddle shape, and a flat surface side of a nickel alloy plate in which at least one surface is a flat surface is formed on the surface of a circuit board to be obtained by a conventionally known electroplating process. Protrusions 11 corresponding to the circuit pattern to be formed were formed.
  • the saddle mold 10 has two types of convex parts 1 1 a and convex parts 1 1 b with different heights, and one convex part 1 1 b of convex parts 1 1 b b 1 is wider than the other protrusions.
  • the width of convex part 1 1 a, lib is 5 ⁇ m
  • the width of convex part 1 1 b 1 is 20 ⁇ m
  • the distance between each convex part is 5 ⁇ m
  • the height of convex part 1 1 a is 1
  • the height of the convex part lib is 5 ⁇ m.
  • a polyamic acid resin film 20 having a thickness of 50 / zm is placed on a glass flat plate (not shown) as a base, and the above-mentioned convex portions are formed on the surface.
  • 1 Conductive material layer 1 3 with metal paste at the tip of 1 1 3 Using thermoelectric contact printing device at 0 ° C in a vacuum environment at 0 400 ° C for 20 minutes did. By thermocompression bonding, the convex portion 1 1 of the bowl 10 is transferred as the concave portion 31 to the surface of the substrate 20, and in the process, sintering of the copper nanoparticles in the copper paste proceeds, and a continuous copper thin film And transferred to the bottom surface of the recess 31.
  • the transferred conductive material layer (copper thin film) 13 was partially embedded in the substrate 20 side by pressure welding. In addition, desorption of the solvent from the copper-pace pad was promoted by performing it in a vacuum environment.
  • a recess 31 is formed on the surface, and a resin molded product 30 having a shape in which a conductive material layer 1 3, which is a copper thin film, is transferred to the bottom of the recess 31. Obtained.
  • the resin molded product 30 was immersed in a copper sulfate plating bath, and the electrolytic plating treatment was performed for about 20 minutes. In the process, copper ions in the plating bath were deposited in the recess 31 using the conductive material layer 13 as a nucleus, and the desired copper wiring 32 was filled in the recess 31. Finally, the metal protruding from the recess was removed by polishing, and the circuit board 35 according to the present invention was completed.
  • FIG. 2 shows a second embodiment of a circuit board manufacturing method according to the present invention in the order of steps.
  • a glass plate with one surface being a flat surface is used as a material for the vertical plate 10, and the flat surface side of the glass plate is subjected to a conventionally known sand blasting process,
  • convex portions 11 were formed.
  • the width of the convex portion 11 is 5 / zm, and the heights are all 10 m, and the width of one convex portion 11 c is 10 m.
  • the distance between each convex part was 5 ⁇ .
  • a silver paste mainly composed of silver nanoparticles with an average particle size of 20 nm is applied on a PET plate by stretching it to a thickness of 2 ⁇ rii using a bar coater, etc.
  • a saddle 10 having silver paste 13 applied to the tip end of the convex portion 11 was obtained.
  • a glass plate (not shown) by spreading and applying polyamic acid to become substrate 20 at a thickness of 30 / im with a bar coater or the like, as shown in Fig. 2c.
  • the convex portion of 1 0 was pressed against the 1 1 side, and heat treatment was performed at 35 ° C. for 20 minutes under vacuum.
  • the shape of the convex section 1 1 of the vertical mold 10 becomes the concave section 3 1 on the surface of the polyimide substrate 20 as shown in Fig. 2d.
  • a transferred resin molded product 30 was obtained.
  • a continuous silver thin film was sintered as a conductive material layer (copper thin film) 13 as the copper nanoparticles in the silver paste were sintered.
  • the removal of the solvent from the silver paste was promoted by carrying out in a vacuum environment.
  • the resin molded product 30 was immersed in a copper sulfate plating bath and subjected to electrolytic plating for 20 minutes. In the process, copper ions in the plating bath are deposited in the recesses 31 with the conductive material layer 1 3 as the nucleus, and the desired copper wiring 3 2 is filled and formed in the recesses 31.
  • the circuit board according to the present invention 3 5 completed.
  • a quartz plate with one surface being a flat surface is used as the material of the vertical mold 10, and in the same manner as in the second embodiment, a convex of width 50 mm; height 50 ⁇ m Part was formed. The distance between each convex part was set to 10 / Zm.
  • a silver paste mainly composed of silver nanoparticles with an average particle size of 5 nm is applied on a PET plate by stretching it to a thickness of 5 ⁇ m with a bar coater etc. By pressing the 1 1 side, a saddle mold 10 having a silver paste applied to the tip of the convex portion 1 1 was obtained.
  • the shape of the convex part 1 1 of the vertical mold 10 is transferred as the concave part 3 1 onto the surface of the substrate 20 which is a polycarbonate resin film. 0 was obtained.
  • the copper nanoparticles in the silver paste were sintered and a continuous silver thin film with a thickness of 2 ⁇ was transferred as a conductive material layer (copper thin film) 1 3 .
  • the desorption of the solvent from the silver paste was promoted by carrying out in a vacuum environment.
  • the resin molded product 30 was immersed in a copper sulfate plating bath, and the electroplating treatment was performed for 20 minutes.
  • copper ions in the plating bath are deposited in the recesses 31 using the conductive material layer 1 3 as a nucleus, and the desired copper wiring 3 2 is filled and formed in the recesses 31.
  • the circuit board according to the present invention 3 5 completed.
  • the circuit board according to the present invention In 35, since the concave portion 3 1 corresponding to the shape of the convex portion 1 1 formed in the saddle mold 10 is formed on the substrate 20 side, depending on how high the convex portion 1 1 is formed, The aspect ratio of the metal wiring 32 formed in the recess 31 can be arbitrarily selected. By using high aspect ratio metal wiring in areas with high current density, it is possible to keep the distance between adjacent metal wirings close to each other while maintaining high insulation. It is possible to easily form the circuit board 35 having Even in the manufacturing process, only the saddle-type pressure welding and the plating process are performed, and the manufacturing can be performed with a small number of man-hours.
  • the thickness of the metal film formed after a lapse of a certain time varies.
  • a metal film having a desired thickness may not be formed, and in other recesses 31, metal may be deposited beyond the surface of the substrate 20. Even in such a case, it is possible to obtain a high-density circuit board without a short circuit by applying means such as polishing the substrate surface at the end.
  • a circuit board can also be obtained by performing an electroless plating process instead of an electrolytic plating process. Even in the case of electroless plating, the conductive material layer may be the same as in the case of electrolytic plating.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

 より簡単な工程で製造することができ、かつより微細化した回路パターンを持つ回路基板を得る。そのために、回路パターンに応じた凸部11を表面に持つ鋳型10を用い、鋳型10の凸部11の先端に導電材料層(金属ペースト)13を付与する。それを例えば樹脂フィルムである基板20の表面に加熱圧接する。それにより、基板20には、凸部11の形状とともに導電材料層(金属ペースト)13が転写される。転写後の樹脂基板(樹脂成形品30)を例えば硫酸銅めっき浴であるメッキ浴に浸漬し、電解メッキ処理を行う。メッキ浴中の銅イオンは、転写された導電材料層13をベース材として転写された凹部31内に析出し、金属配線32を形成する。基材20側に転写される凹部31は、鋳型10の凸部11の形状に依存しており、任意のアスペクト比の金属配線32からなる高密度かつ微細な回路パターンを形成することができる。

Description

明細書 回路基板およびその製造方法 技術分野
本発明は、 回路基板およびその製造方法に関し、 特に樹脂材料等で形成される 薄膜状の基板の表面に所望のパターンに沿って金属配線が形成されている回路基 板およびその製造方法に関する。 背景技術 ·
薄膜状をなす樹脂基板の表面に微細な回路パターンを形成する方法として、 真 空蒸着法やスパッタリング法などのドライプロセスが知られている。 また、 例え ばポリイミ ド榭脂である基板の表面全体を銅箔のような金属膜で被覆して金属被 覆材を作製し、 フォトリソグラフ法などにより不必要な部位の金属膜をエツチン グ処理して除去するサブトラクティブ法も広く採用されている。 し力 し、 サブト ラクティブ法では 3 0 μ m程度以下の幅を有する微細配線を形成することは困難 であり、 次世代高密度回線基板の製造に向けて更なる技術革新が求められている。 それに答えるものとして、 特許文献 1にはポリイミ ドフィルムに対する金属配 線の形成方法が記載されている。 そこにおいて、 ポリイミ ドフィルムの選択され た部位にポリイミ ドを溶解可能な薬液を描画装置等で付与することで、 選択的に エッチングをして、 凹部を形成する。 その際、 残存するポリイミ.ド表 ®が改質さ れ、 金属イオンが吸着可能となる。 その後、 金属イオン含有溶液と前記ポリイミ ドが接触することで、 前記改質部のみに金属イオンが吸着する。 その後、 金属ィ オン還元剤と接触させることで、 金属 (酸化物) ナノ粒子集合体が、 前記エッチ ングにより形成されたポリイミ ド凹部に析出する。 最後に無電解もしくは電解め つき処理を施すことで、 部に金属膜が析出し、 微細な回路が形成される。 この 方法によれば、 従来のサブトラクティブ法よりも微細な配線を安価に製造できる と記載されている。
[特許文献 1 ] 特開 2 0 0 5— 2 9 7 3· 5号公報 発明の開示
発明が解決しょうとする課題
上記した方法では、 基板であるポリイミ ドフィルムの表面を、 薬液を用いたェ ツチングにより配線用の凹部を形成しており、 エッチングは等方性となる。 その ために、 必要とされる配線の膜厚が 1 0 μ m以下のような薄いものの場合には微 細な回路パターンを形成できると期待できるが、 膜厚の厚い配線が必要なときに は、 必然的に凹部の幅も大きくなり、 結果として配線の微細化、 高密度が困難と なる。 また、 アスペク ト比 1以上の配線を形成することは困難であり、 このこと も配線の微細化を阻害する要因となる。 さらに、 ポリイミ ドフィルムに逐次的に 薬液を付与するため、 処理工数が多くなり、 コス トが高くなるのを避けられない。 本発明は、 上記のような事情に鑑みてなされたものであり、 より簡単な工程で もって、 より微細化した回路パターンを持つ回路基板を製造することのできる新 たな製造方法を提供することを課題とする。 またその製造方法で得られる新たな 回路基板を提供することを課題とする。 課題を解決するための手段
本発明による、 基板表面に所望の金属配線を備えた回路基板を製造する方法は、 回路パターンに応じた凸部を表面に有する铸型を用い、 該铸型の前記凸部先端に 導電材料層を付与する工程と、 前記凸部先端に導電材料層が付与された铸型を前 記基板表面に圧接して前記凸^形状とともに前記導電材料層を基板表面に転写す る工程と、 および、 前記転写された導電材料層をベース材として前記転写された 凹部内に金属配線を形成する工程とを少なくとも含むことを特徴とする。
上記の製造方法では、 铸型に形成した凸部の形状がそのまま基板側に転写され るので、 任意のァスぺク ト比 (すなわち、 幅に対する深さの比) を持つ凹部を基 板表面に形成することができ、 結果として、 より高密度に微細化した凹部パター ンを基板表面に形成することができる。 また、 錡型を基板表面に圧接することに よって、 基板表面への凸部形状の転写と形成された凹部底面への導電材料層の転 写が同時に行われるので、 製造プロセスも簡素化できる。 さらに、 前記圧接によ り、 基板側への導電材料層の転写状態も安定したものとなる。
凹部が形成された基板に対し、 凹部底面に転写された導電材料層をべ一ス材と して利用して凹部内に金属配線を形成することにより、 本発明による回路基板と なる。 前記のように、 基板表面に形成された凹部パターンは高密度に微細化して おり、 高い配線密度を持つ回路基板が得られる。 本発明による回路基板では、 高 電流が通過する配線箇所では配線形状を高ァスぺク ト比とすることで対処できる ので、 回路パターンを微細化 (高密度化) しても、 実装品において絶縁の信頼性 が損なわれることはない。
本発明による回路基板の製造方法において、 前記導電材料層を形成する素材と しては、 限定されないが、 無機金属粒子と溶剤が混合した金属ペース トまたは有 機金属化合物と溶剤が混合したレジネートペーストを用いることができる。 金属 ペース トは、 制限されないが、 低抵抗材料である銅ペース トが特に好ましい。 そ の他、 銀ペース ト、 金ペース トあるいはニッケルペース ト等も用いることができ る。 その場合、 金属粒子の粒径は数 n m〜数百 n m程度が好適である。 レジネー トペース トには、 銅レジレート、 銀レジネート、 金レジネートあるいはニッケル レジネートが挙げられる。 金属ペース トの場合、 基板への熱圧接による転写を行 うことにより、 金属粒子の焼結処理が進行して金属膜となり、 その一部が基板側 に埋め込まれる。 それにより、 金属膜の基板側への転写も確実に進行する。 焼結 温度は、 基板側の材料により選択されるが、 望ましくは、 1 0 0〜5 0 0 °Cであ る。
本発明による回路基板の製造方法において、 铸型の素材としては、 凸部の成形 が可能なことと、 基板側へ転写するときの機械的および熱的ス トレスに対する耐 性を備えることを条件に任意の材料を用い得るが、 ガラス、 シリ コン、 石英、 ス テンレス、 樹脂、 金属等の材料を好ましくは用いることができる。 金属材料には、 ニッケルおよびその合金、 ステンレス鋼等が挙げられるが、 耐久性と位置精度の 観点から、 ニッケルおよびその合金は特に好ましい。
前記铸型の表面に回路パターンに応じた凸部を形成するには、 従来知られたマ イク口エッチング法、 電鎵法、 マイクロコンタク トプリンティング法などの手法 で行うことができる。 用いる素材に応じて適切な方法を採用する。 中でも好まし ぐはマイクロコンタク トプリンティング法である。 このような方法により、 例え ば 3 0 // m以下の幅で凸部 (回路) パターンを形成することができる。
铸型に形成する凸部の幅や高さあるいは凸部間の距離等は、 得ようとする回路 基板に求められる回路パターンに応じて設定されるが、 一例として、 凸部の幅は 5 μ m〜 3 0 0 μ m程度、 高さは 5 / πι〜5 0 0 μ m程度、 凸部間の距離は 5 μ π!〜 3 0 0 x m程度である。 凸部の幅と高さは、 すべてが同じであってもよく、 一部が異なっていてもよい。
本発明による回路基板の製造方法において、 基板の素材は非導電材料であるこ とを条件に任意であり、 従来この種の回路基板で採用されている素材を適宜用い ることができる。 厚さが 1 0 π!〜 1 0 0 0 ;x m程度である薄膜状であることは より好ましい。 転写の容易性、 転写後に形成された凹部の保形等の観点から、 特 に熱可塑性樹脂または熱硬化性樹脂が好適であり、 樹脂としては、 ポリプロピレ ン系樹脂、 ポリスチレン系樹脂、 ポリエチレン系樹脂、 ポリアク リ ロニトリル、 塩化ビニル、 ポリカーボネート、 ポリエチレンテレフタレート、 ポリテ トラフル ォロエチレン、 ポリエーテルエーテルケトン、 ポリエチレンナフタレート、 ポリ イミ ドの前駆体であるポリアミ ド酸樹脂等が挙げられる。 中でも、 高い熱的、 機 械的、 化学的性質を持つポリアミ ド榭脂は好ましい。
本発明による回路基板の製造方法において、 前記転写された導電材料層をべ一 ス材に利用し金属配線を形成する工程の具体例として、 従来知られた無電解めつ き処理または電解めつき処理により前記導電材料層を核として前記凹部に金属膜 を析出させる工程を挙げることができる。 電解めつき処理を行う場合には、 前記 転写された導電材料層はシ一ド層として機能する。 無電解めつき処理を行う場合 には、 前記転写された導電材料層はめつき触媒核として機能する。 無電解めつき は膜厚の薄い (例えば 5 0 μ m程度以下) 配線を形成するときに、 また電解めつ きは比較してより厚みのある配線を形成するとき.に、 好適に用いられる。
本発明はさらに上記した製造方法で作られる回路基板の一形態として、 基板表 面に回路パターンに応じた凹部が形成されており、 該凹部底面には導電材料層が 形成されており、 かつ前記凹部内には、 無電解めつき処理または電解めつき処理 によつて前記導電材料層を核として析出された金属膜による金属配線が形成され ていることを特徴とする回路基板をも開示する。
上記の回路基板において、 前記金属配線にはァスぺク ト比が他とは異なる部分 がー部に含まれていてもよく、 すべてが同じァスぺク ト比の金属配線であっても よい。 ァスぺトク比が 1以上の金属配線が含まれていてもよい。
上記の回路基板において、 限定されないが、 金属配線の幅は 5 μ π!〜 3 0 0 μ m程度、 高さは 5 μ π!〜 5 0 0 μ m程度、 金属配線間の距離は 5 μ n!〜 3 0 0 μ m程度である。 回路基板は樹脂フィルムが好ましく、 その厚さは、 限定されない が、 1 0 μ πι〜 1 0 0 0 μ ΐη程度である。 基板の素材および導電材料の素材は、 前記製造方法の説明で記載したとおりである。
本発明による回路基板は、 信頼性に優れかつ高密度化した実装基板であり、 ィ ンタ一ポーザゃリジッドフレキシブル回路基板などとして、 有効に用いることが できる。
本発明によれば、 より簡単な工程でもって、 より微細化した回路パターンを持 つ回路基板を製造することができる。 図面の簡単な説明
図 1は、 本発明による回路基板の製造方法の一実施の形態を工程順に示す図。 図 2は、 本発明による回路基板の製造方法の他の実施の形態を工程順に示す図。 符号の説明
1 0…銹型、 1 1…凸部、 1 3…導電材料層 (金属ペースト) 、 2 0…基板、 3 0…樹脂成形品、 3 1…凹部、 3 2…金属配線、 3 5…回路基板 発明を実施するための最良の形態
以下、 図面を参照しながら、 本発明を実施の形態に基づき説明する。 なお、 本 発明の範囲が以下に記載する実施の形態のものに限定されないことは当然である。
(実施の形態 1 )
図 1は本発明による回路基板の製造方法の第 1の実施の形態を工程順に示して いる。 図 1において、 1 0は铸型であり、 少なくとも一方の面が平坦面とされた ニッケル合金板の平坦面側を、 従来知られた電铸処理により、 得ようとする回路 基板の表面に形成される回路パターンに応じた凸部 1 1を形成した。 図 1 aに示 すように铸型 1 0には、 高さの異なる 2種類の凸部 1 1 aと凸部 1 1 bが形成さ れ、 凸部 1 1 bの 1つの凸部 1 1 b 1は、 幅が他の凸部よりも広くなっている。 凸部 1 1 a , l i bの幅は 5 μ m、 凸部 1 1 b 1の幅は 2 0 μ m、 各凸部間の 距離は 5 μ mとし、 凸部 1 1 aの高さは 1 5 μ m, 凸部 l i bの高さは 5 μ mと した。
次に、 図 1 bに示すように、 得られた錶型 1 0の前記凸部 1 1の先端に、 平均 粒径 1 0 n mである銅ナノ粒子を主成分とする銅ペーストを 3 μ m程度の厚さに 塗りつけて、 導電材料層 1 3とした。
次に、 図 l cに示すように、 基台であるガラス平板 (不図示) の上に厚さ 5 0 /z mのポリアミ ド酸樹脂フィルム 2 0を置き、 その表面に対して、 上記した凸部 1 1の先端に金属ペーストである導電材料層 1 3を付与された铸型 1 0をマイク 口コンタク トプリンティング装置を用いて、 真空環境下で、 4 0 0 °C、 2 0分で 加熱圧着した。 加熱圧着により、 基板 2 0の表面には铸型 1 0の凸部 1 1が凹部 3 1として転写され、 その過程で、 銅ペースト中の銅ナノ粒子の焼結が進行し、 連続した銅薄膜となって凹部 3 1の底面に転写された。
転写された導電材料層 (銅薄膜) 1 3は、 圧接によりその一部が基板 2 0側に 埋め込まれた状態となっていた。 また、 真空環境下で行うことにより、 銅ペース 卜からの溶媒の脱離が促進された。
常温常圧にした後、 铸型 1 0を取り外した。 それにより、 '図 1 dに示すように、 表面に凹部 3 1が形成され、 該凹部 3 1の底部には銅薄膜である導電材料層 1 3 が転写された形状の樹脂成形品 3 0が得られた。
樹脂成形品 3 0を硫酸銅めつき浴に浸漬して、 電解めつき処理を 2 0分間程度 行った。 その過程で、 導電材料層 1 3を核として凹部 3 1内にメツキ浴中の銅ィ オンが析出していき、 凹部 3 1内に所望の銅配線 3 2が充填形成された。 最後に、 凹部よりはみ出している金属をポリッシングにより除去し、 本発明による回路基 板 3 5が完成した。
(実施の形態 2 )
図 2は本発明による回路基板の製造方法の第 2の実施の形態を工程順に示して いる。 ここでは、 铸型 1 0の素材として一方の面が平坦面とされたガラス板を用 レ、、 ガラス板の平坦面側を従来知られたサンドブラスト処理を行うことにより、 図 2 aに示すように、 凸部 1 1を形成した。 凸部 1 1の幅は 5 /z m、 高さはすべ て 1 0 mであり、 うち、 1つの凸部 1 1 cの幅は 1 0 mとした。 また、 各凸 部間の距離は 5 μ ηιとした。
次に、 平均粒径 2 0 n mである銀ナノ粒子を主成分とする銀ペーストを P E T 板上にバーコ一ター等で 2 μ riiの厚さで引き伸ばして塗りつけ、 その上に铸型 1 0の凸部 1 1側を押さえ付けることにより、 図 2 bに示すように、 凸部 1 1の先 端に銀ペースト 1 3が付与された铸型 1 0を得た。
図示しないガラス平板上に基板 2 0となるポリアミ ド酸をバーコータ一等で 3 0 /i mの厚さで引き伸ばして塗りつけたものを用意し、 図 2 cに示すように、 そ の上に铸型 1 0の凸部 1 1側を押し付け、 真空下にて 3 5 0 °C、 2 0分間加熱処 理を行った。
常温常圧にした後、 铸型 1 0を取り外すと、 図 2 dに示すように、 ポリイミ ド 化した基板 2 0の表面に、 铸型 1 0の凸部 1 1の形状が凹部 3 1 として転写され た樹脂成形品 3 0が得られた。 転写形成された凹部 3 1の底部には、 銀ペースト 中の銅ナノ粒子が焼結して連続した銀薄膜が導電材料層 (銅薄膜) 1 3として転 写されていた。 また、 真空環境下で行ったことにより、 銀ペーストからの溶媒の 脱離も促進された。
樹脂成形品 3 0を硫酸銅めつき浴に浸漬して、 電解めつき処理を 2 0分間行つ た。 その過程で、 導電材料層 1 3を核として凹部 3 1内にメツキ浴中の銅イオン が析出していき、 凹部 3 1内に所望の銅配線 3 2が充填形成され、 本発明による 回路基板 3 5が完成した。 、
(実施の形態 3 )
図示しないが、 铸型 1 0の素材として一方の面が平坦面とされた石英板を用レ、、 実施の形態 2と同様にして、 幅 5 0 ; m、 高さ 5 0 μ mの凸部を形成した。 各凸 部間の距離は 1 0 /Z mとした。
次に、 平均粒径 5 n mである銀ナノ粒子を主成分とする銀ペーストを P E T板 上にバーコータ一等で 5 μ mの厚さで引き伸ばして塗りつけ、 その上に铸型 1 0 の凸部 1 1側を押さえ付けることにより、 凸部 1 1の先端に銀ペーストが付与さ れた铸型 1 0を得た。
ガラス平板上に厚さ 8 0 μ mのポリカーボネート樹脂フィルムを置き、 その上 に前記铸型 1 0の凸部 1 1側を押し付け、 真空下にて 1 7 0 、 1 0分間加熱処 理を行った。
常温常圧にした後、 铸型 1 0を取り外すと、 ポリカーボネート樹脂フイルムで ある基板 2 0の表面に、 铸型 1 0の凸部 1 1の形状が凹部 3 1 として転写された 樹脂成形品 3 0が得られた。 転写形成された凹部 3 1の底部には、 銀ペース ト中 の銅ナノ粒子が焼結して連続した厚さ 2 μ πιの銀薄膜が導電材料層 (銅薄膜) 1 3として転写されていた。 また、 真空環境下で行ったことにより、 銀ペース トか らの溶媒の脱離も促進された。
実施の形態 2と同様にして、 樹脂成形品 3 0を硫酸銅めつき浴に浸漬して、 電 解めつき処理を 2 0分間行った。 その過程で、 導電材料層 1 3を核として凹部 3 1内にメツキ浴中の銅イオンが析出していき、 凹部 3 1内に所望の銅配線 3 2が 充填形成され、 本発明による回路基板 3 5が完成した。 上記の実施の形態 1, 2, 3に例として示したように、 本発明による回路基板 3 5では、 基板 2 0側に铸型 1 0に形成した凸部 1 1の形状に応じた凹部 3 1が 形成されるので、 凸部 1 1をどのような高さに成形するかにより、 凹部 3 1内に 形成される金属配線 3 2のァスぺトク比を任意に選択することができる。 電流密 度の高いところでは高ァスぺク ト比の金属配線とすることにより、 隣接する金属 配線間の距離を高絶縁性を維持しながら近接させることが可能となり、 高密度の 微細回路パターンを持つ回路基板 3 5を容易に形成することができる。 製造に際 しても、 铸型の圧接とめっき処理のみであり、 少ない工数で製造することができ る。
前記凹部 3 1の幅と深さに応じて、 一定時間経過後に形成される金属膜の厚さ は異なってくる。 一部の凹部 3 1には所望の厚さの金属膜が形成されない状態で、 他の凹部 3 1では基板 2 0の表面を超えて金属が析出することが起こり得る。 そ のような場合でも、 最後に基板表面をポリッシングする等の手段を施すことによ り、 短絡のない高密度回路基板とするとができる。
電解めつき処理でなく無電解めつき処理を行うことによつても、 回路基板とす ることができる。 無電解めつき処理の場合でも、 導電材料層は電解めつき処理の 場合と同様なものであってよい。

Claims

請求の
1 . 基板表面に所望の金属配線を備えた回路基板を製造する方法であって、 回路パターンに応じた凸部を表面に有する铸型を用い、 該铸型の前記凸部先端 に導電材料層を付与する工程と、
前記凸部先端に導電材料層が付与された铸型を前記基板表面に圧接して前記凸 部形状とともに前記導電材料層を基板表面に転写する工程と、 および、
前記転写された導電材料層をベース材として前記転写された凹部内に金属配線 を形成する工程と、
を少なくとも有することを特徴とする回路基板の製造方法。
2 . 前記導電材料層を形成する素材として、 金属ペース トまたはレジネートぺー ストを用いることを特徴とする請求項 1に記載の回路基板の製造方法。
3 . 前記錶型の素材として、 ガラス、 シリ コン、 石英、 ステンレス、 樹脂、 金属 のいずれかを用いることを特徴とする請求項 1に記載の回路基板の製造方法。
4 . 前記基板の素材として、 樹脂材料を用いることを特徴とする請求項 1に記载 の回路基板の製造方法。
5 . 前記転写された導電材料層をベース材として金属配線を形成する工程を、 無 電解めつき処理または電解めつき処理により前記導電材料層を核として前記凹部 に金属膜を析出させることによって行うことを特徴とする請求項 1〜4のいずれ か 1項に記載の回路基板の製造方法。
6 . 基板表面に回路パターンに応じた凹部が形成されており、 該凹部底面には導 電材料層が形成されており、 かつ前記凹部内には、 無電解めつき処理または電解 めっき処理によつて前記導電材料層を核として析出された金属膜による金属配線 が形成されていることを特徴とする回路基板。
7 . 前記金属配線にはァスぺク ト比が他とは異なる部分が一部に含まれているこ とを特徴とする請求項 6に記載の回路基板。
PCT/JP2008/053900 2007-02-28 2008-02-27 回路基板およびその製造方法 Ceased WO2008105561A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE112008000485T DE112008000485T5 (de) 2007-02-28 2008-02-27 Platine und Herstellungsverfahren derselben
CN2008800021725A CN101578928B (zh) 2007-02-28 2008-02-27 电路基板及其制造方法
US12/525,967 US8261437B2 (en) 2007-02-28 2008-02-27 Method for manufacturing a circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-049447 2007-02-28
JP2007049447A JP4697156B2 (ja) 2007-02-28 2007-02-28 回路基板の製造方法

Publications (1)

Publication Number Publication Date
WO2008105561A1 true WO2008105561A1 (ja) 2008-09-04

Family

ID=39721381

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/053900 Ceased WO2008105561A1 (ja) 2007-02-28 2008-02-27 回路基板およびその製造方法

Country Status (6)

Country Link
US (1) US8261437B2 (ja)
JP (1) JP4697156B2 (ja)
KR (1) KR101038351B1 (ja)
CN (1) CN101578928B (ja)
DE (1) DE112008000485T5 (ja)
WO (1) WO2008105561A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227302A (ja) * 2011-04-19 2012-11-15 Fujikura Ltd 配線板の製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178958B2 (en) * 2004-10-19 2012-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having antenna and method for manufacturing thereof
JP5214232B2 (ja) * 2007-12-20 2013-06-19 Asti株式会社 プラスチック製微細構造体製造方法
JP5096223B2 (ja) * 2008-05-08 2012-12-12 日東電工株式会社 配線回路基板の製造方法
TWI524984B (zh) * 2008-10-09 2016-03-11 科學技術研究社 金屬覆蓋基材壓印及其形成方法
KR20110038521A (ko) * 2009-10-08 2011-04-14 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
KR101039330B1 (ko) 2009-10-19 2011-06-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
WO2011052211A1 (ja) 2009-10-30 2011-05-05 パナソニック電工株式会社 回路基板及び回路基板に部品が実装された半導体装置
JP2011100796A (ja) * 2009-11-04 2011-05-19 Panasonic Electric Works Co Ltd 回路基板
KR101203965B1 (ko) * 2009-11-25 2012-11-26 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
DE102010015659A1 (de) 2010-04-20 2011-10-20 Giesecke & Devrient Gmbh Transferverfahren zur Herstellung von Leiterstrukturen mittels Nanotinten
JP4896247B2 (ja) * 2010-04-23 2012-03-14 株式会社メイコー プリント基板の製造方法及びこれを用いたプリント基板
CN102168844A (zh) * 2011-01-13 2011-08-31 江苏永兴多媒体有限公司 采用印刷线路的led灯板及其生产方法
JP5232893B2 (ja) * 2011-04-19 2013-07-10 株式会社フジクラ 配線板の製造方法
US20150034373A1 (en) * 2012-02-16 2015-02-05 Nec Corporation Wiring structure and manufacturing method thereof
KR102042822B1 (ko) * 2012-09-24 2019-11-08 한국전자통신연구원 전자회로 및 그 제조방법
US8828503B1 (en) * 2013-02-28 2014-09-09 Eastman Kodak Company Making multi-layer micro-wire structure
CN108475659A (zh) * 2016-04-13 2018-08-31 深圳线易科技有限责任公司 具有大深宽比嵌入式金属线的转接板及其制造方法
EP3699327A4 (en) 2017-10-19 2020-11-25 Kyushu University, National University Corporation PLACING PROCESS, AIR BUBBLE PROJECTION ELEMENT, PLACING DEVICE AND DEVICE
TWI651991B (zh) * 2018-03-02 2019-02-21 李俊豪 導電線路之製作方法
WO2019189933A1 (ja) * 2018-03-30 2019-10-03 大日本印刷株式会社 化粧材、化粧材の製造方法
JP7077261B2 (ja) * 2019-03-26 2022-05-30 三菱製紙株式会社 転写用基材
JP2020029020A (ja) * 2018-08-22 2020-02-27 三菱製紙株式会社 パターン転写物の製造方法
JP7144229B2 (ja) * 2018-07-24 2022-09-29 三菱製紙株式会社 金属調パターン転写物の製造方法
JP2019206164A (ja) * 2018-05-25 2019-12-05 三菱製紙株式会社 パターン転写物の製造方法
WO2019225286A1 (ja) * 2018-05-25 2019-11-28 三菱製紙株式会社 パターン転写物の製造方法
WO2020227280A1 (en) 2019-05-06 2020-11-12 3M Innovative Properties Company Patterned article including electrically conductive elements
US12063748B2 (en) * 2020-02-13 2024-08-13 Averatek Corporation Catalyzed metal foil and uses thereof to produce electrical circuits

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4891560A (ja) * 1972-03-06 1973-11-28
JPS60164392A (ja) * 1984-02-07 1985-08-27 日本電産コパル株式会社 回路板の形成方法
JP2005064289A (ja) * 2003-08-14 2005-03-10 Univ Nagoya マイクロパターンの形成方法、マイクロパターン、マイクロパターン転写形成用モールドの作製方法、及びマイクロパターン転写形成用モールド
JP2005340432A (ja) * 2004-05-26 2005-12-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2006339365A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
JP2007110092A (ja) * 2005-09-15 2007-04-26 Fujifilm Corp 配線基板及びその製造方法、並びに液体吐出ヘッド

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6018554B2 (ja) * 1976-04-23 1985-05-10 大日本印刷株式会社 エンボス型押印刷法
JPS54121811A (en) * 1978-03-14 1979-09-21 Toyo Shigyo Kk Method of embossed printing
US4354895A (en) * 1981-11-27 1982-10-19 International Business Machines Corporation Method for making laminated multilayer circuit boards
KR850700097A (ko) * 1983-09-21 1985-10-21 로이 에이취, 맷신길 인쇄회로판 제조방법
JPH05129759A (ja) * 1991-11-07 1993-05-25 Matsushita Electric Ind Co Ltd プリント配線板の製造方法
JP2000124581A (ja) 1998-10-20 2000-04-28 Yotaro Hatamura 配線パターン形成方法及び積層配線基板の製造方法
JP3705340B2 (ja) * 2000-04-10 2005-10-12 凸版印刷株式会社 厚膜パターン形成用凸版、これを用いた厚膜パターン形成方法、および厚膜パターン形成用凸版の製造方法
JP4408177B2 (ja) * 2000-12-14 2010-02-03 大日本印刷株式会社 パターン形成体の製造方法
SG108820A1 (en) * 2001-02-23 2005-02-28 Agency Science Tech & Res Method and apparatus for forming a metallic feature on a substrate
JP2006188054A (ja) * 2002-08-29 2006-07-20 Toppan Printing Co Ltd パターン形成装置
JP4144299B2 (ja) * 2002-08-30 2008-09-03 凸版印刷株式会社 被転写物及び厚膜パターンの製造方法
JP2004270021A (ja) 2003-03-11 2004-09-30 Ritsumeikan 微細金属構造体の製造方法
US7013562B2 (en) * 2003-03-31 2006-03-21 Intel Corporation Method of using micro-contact imprinted features for formation of electrical interconnects for substrates
JP2005029735A (ja) 2003-07-10 2005-02-03 Mitsuboshi Belting Ltd ポリイミド樹脂の無機薄膜形成方法及び表面改質した無機薄膜形成用ポリイミド樹脂の製造方法
JP4789443B2 (ja) * 2004-08-26 2011-10-12 京セラ株式会社 複合シートの製造方法、積層体の製造方法および積層部品の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4891560A (ja) * 1972-03-06 1973-11-28
JPS60164392A (ja) * 1984-02-07 1985-08-27 日本電産コパル株式会社 回路板の形成方法
JP2005064289A (ja) * 2003-08-14 2005-03-10 Univ Nagoya マイクロパターンの形成方法、マイクロパターン、マイクロパターン転写形成用モールドの作製方法、及びマイクロパターン転写形成用モールド
JP2005340432A (ja) * 2004-05-26 2005-12-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2006339365A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
JP2007110092A (ja) * 2005-09-15 2007-04-26 Fujifilm Corp 配線基板及びその製造方法、並びに液体吐出ヘッド

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227302A (ja) * 2011-04-19 2012-11-15 Fujikura Ltd 配線板の製造方法

Also Published As

Publication number Publication date
DE112008000485T5 (de) 2010-01-28
CN101578928A (zh) 2009-11-11
KR20090115223A (ko) 2009-11-04
KR101038351B1 (ko) 2011-06-01
CN101578928B (zh) 2011-11-30
US20100270057A1 (en) 2010-10-28
JP2008218459A (ja) 2008-09-18
JP4697156B2 (ja) 2011-06-08
US8261437B2 (en) 2012-09-11

Similar Documents

Publication Publication Date Title
JP4697156B2 (ja) 回路基板の製造方法
TWI667950B (zh) 立體配線基板的製造方法、立體配線基板以及立體配線基板用基材
JP6376637B2 (ja) 立体配線基板の製造方法
KR19990014212A (ko) 배선판 및 그 제조 방법과 무전해 도금 방법
CN101577232B (zh) 配线电路基板的制造方法
US8872314B2 (en) Method for producing a component and device comprising a component
KR101520412B1 (ko) 레이저와 인쇄방식이 하이브리드된 플렉서블 기판 및 이의 제조 방법
WO1995031886A1 (en) Multilayer printed wiring board and its manufacture, and transferring plate and its manufacture
JP4737092B2 (ja) 成形加工用回路基板とこれを用いて得られた立体回路
WO2013107065A1 (zh) 线路基板结构及其制作方法
CN109315069B (zh) 立体配线基板、立体配线基板的制造方法及立体配线基板用基材
JP3726500B2 (ja) 配線板及びその製造方法並びに無電解めっき方法
JP4720767B2 (ja) フレキシブル基板およびその製造方法
WO2019130861A1 (ja) 3次元樹脂成形回路部品、その製造方法及びめっき用中間部品
JP2005187921A (ja) 電鋳用基板及びその製造方法、並びにメッキ層の製造方法
JP2005340432A (ja) 配線基板の製造方法
JP4134995B2 (ja) 配線板及びその製造方法並びに無電解めっき方法
KR101272664B1 (ko) 시드층 및 도금층을 포함하는 금속 패턴을 포함하는 다층 인쇄 회로 기판 및 이의 제조 방법
KR101522283B1 (ko) 임베드된 패턴 구조체를 갖는 몰드 및 도금을 이용하여 나노 금속 패턴의 전사 방법 및 이를 통해 제조된 기판
CN102318050A (zh) 具有电路的模制主体的制备
JP5251276B2 (ja) 電子部品
KR101345084B1 (ko) 이방성도전필름과 그 제조용 도전입자 및 제조방법
JP2009266957A (ja) 配線基板とその製造方法
JP2004259731A (ja) 回路基板製作方法及び回路基板製作用治具
Lazarus Metallization of 3D-Printed Devices

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880002172.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08721320

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12525967

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120080004854

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 1020097020018

Country of ref document: KR

RET De translation (de og part 6b)

Ref document number: 112008000485

Country of ref document: DE

Date of ref document: 20100128

Kind code of ref document: P

122 Ep: pct application non-entry in european phase

Ref document number: 08721320

Country of ref document: EP

Kind code of ref document: A1