WO2008038432A1

WO2008038432A1 - Substrat de matrice active et dispositif d'affichage à cristaux liquides doté de celui-ci

Info

Publication number: WO2008038432A1
Application number: PCT/JP2007/059513
Authority: WO
Inventors: Atsuhito Murai
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2006-09-27
Filing date: 2007-05-08
Publication date: 2008-04-03
Anticipated expiration: 2009-03-27
Also published as: JPWO2008038432A1; CN101479657A; KR20090015951A; JP4885968B2; EP2071394B1; CN102096251A; CN102096251B; CN101479657B; HK1129148A1; US20090201455A1; ATE530945T1; EP2071394A4; HK1130908A1; KR101055011B1; EP2071394A1

Description

明細書

アクティブマトリクス基板およびそれを備えた液晶表示装置

技術分野

[0001] 本発明は、 TFTを用いたアクティブマトリクス基板およびそれを備えた液晶表示装置に関する。

背景技術

[0002] 従来、 FFS (Fringe Field Switching)モードの液晶表示装置が知られてレ、る。 FFS モードの液晶表示装置では、対向電極と画素電極が（a) ITOのような透明物質で形成され、（b)対向電極と画素電極が、上 ·下基板間の間隔よりも狭い間隔を有するように形成され、さらに、（c)対向電極と画素電極との幅が、電極上部に配置されている液晶分子が全て駆動できる程度の幅を有するように形成されている。

[0003] この FFSモードの液晶表示装置は、電極等が透明物質で形成されていることにより、 IPS (In-Place-Switching)モードの液晶表示装置よりも高い開口率を得ることができる（つまり、電極部で光透過が発生することにより IPSモードよりも高い開口率を得ることができる）。

[0004] 図 21の（a)は、特許文献 1に記載の FFSモードの液晶表示装置に用いられているアクティブマトリクス基板の平面図であり、図 21の（b)は図 21の（a)の A—A'断面図である。

[0005] 図 21の（a)に示すように、このアクティブマトリクス基板は、主に、互いに直交する複数のゲートバスライン 101および複数のソースバスライン 107と、これらのバスラインにて囲われた画素領域に櫛状にソースバスライン 107と平行に設けられた複数の絵素電極 109と、ゲートバスライン 101が画素領域側へ分岐した部分に設けられた TFT1 03と、ゲートバスライン 101と平行に設けられた共通電極用配線（CS配線） 110とを備えている。

[0006] さらに、図 21の（b)に示すように、このアクティブマトリクス基板は、絶縁性基板上に、透明導電膜力成る共通電極 (ゲートバスライン下層） 106が設けられ、その上にゲートバスライン上層 101、および CS配線 110が設けられている。また、ゲート絶縁膜 1 02を介して、ゲートバスライン上層 101の上に、半導体層 103、コンタクト層 104、ソース'ドレイン電極上層 107が積層されて、 TFTを形成している。また、アクティブマトリクス基板の最上層には、層間絶縁膜 (パッシベーシヨン膜） 108を介して絵素電極 1 09が設けられている。

[0007] 上記特許文献 1に記載のアクティブマトリクス基板は、 CS配線 110を形成する共通電極がゲートバスライン下層 106に設けられているため、次のような 2つの問題があつた。

[0008] すなわち、図 22に示すように、共通電極およびゲートバスライン上層が荒れると共に、 TFTのチャネル部 111を形成する、ゲート絶縁膜 102上の半導体層 103、コンタタト層 104、およびソース'ドレイン電極上層 107が荒れる。特に、一般的な透明金属膜を透明電極として用いた場合、平坦性が低ぐ TFTのチャネル部 111の凹凸が大きくなり、移動度が低下するという問題が生じる。

[0009] また、透明電極は、結晶化の転移温度が非常に低い、つまり、 150度〜 200度程度でアモルファスからポリシリコンィ匕（結晶化）してしまう。結晶化された状態とァモルファスの状態とを比較すると、エッチングレートに大きな差がある。そのため、かなり長い時間エッチングする必要がある。つまり、図 23に示すように、オーバーエッチングをする必要がある。それゆえゲートバスライン 101が逆テーノ（ひさし状）となり、ゲート絶縁膜 102が該ゲートバスライン 101をカバーできず、上層に形成される金属膜とのリーク発生などの良品率の低下を招くという問題が生じる。

[0010] また、特許文献 2に記載のアクティブマトリクス基板では、ゲート絶縁膜の上に、共通電極を設けていた。つまり、ゲートバスラインよりも上の層に、共通電極を設けていた。従って、上記の 2つの問題を解消することができた。

[0011] ところ力特許文献 1および 2は、共に、共通電極を液晶表示部の横向きに配されたゲートバスラインの金属層を用いて、ゲートバスラインと平行に形成していたため、図 24に示すように、つまり、横向きに CS配線 123が設けられていた。一般に液晶表示装置では、液晶表示部は、横長になっているものが多いため、ソースバスラインに比べて、ゲートバスラインは長くなつている。そのため、 CS配線 123にて形成された共通電極が高抵抗となり、信号の遅延の問題が生じる。これを解決するため、低抵抗化を目的とし CS配線 123の幅を太くした場合には、開口率が低下するという問題が生じる。

[0012] これに対して、特許文献 3では、図 25に示すように、絵素電極よりも上に共通電極（透明電極材料、例えば ITO)を設け、共通電極のスリット部以外の領域全てに透明電極材料を残して、共通電極を形成している。さらに、図 26に示すように、ソースバスラインおよびゲートバスライン上、ほぼ全面に透明電極材料（CS配線）を設けている。このように、ソースバスラインにも平行に CS配線を設けることにより、上記の信号の遅延の問題を解消している。

特許文献 1 :日本国公開特許公報「特開 2001— 235763号公報 (公開日；平成 13年 8月 31日）」

特許文献 2 :日本国公開特許公報「特開 2002— 90781号公報 (公開日；平成 14年 3 月 27日）」

特許文献 3 :国際公開番号 WO 01/18597 (公開日；平成 13年 3月 15日）特許文献 4 :日本国公開特許公報「特開 2001— 221992号公報 (公開日；平成 13年

8月 17日）」

特許文献 5 :日本国公開特許公報「特開平 9— 230380号公報（公開日；平成 9年 9 月 5日）」

発明の開示

[0013] し力、しながら、上記の特許文献 3に開示された技術では、 CS配線は、図 26におけるソースバスラインとゲートバスラインの全面を覆うように形成されている。そのため、短絡などの欠陥の虞と、ゲートバスラインおよびソースバスラインと CS配線との寄生容量が大きくなる。

[0014] 本発明は、上記の問題点に鑑みてなされたものであり、その目的は、抵抗による信号の遅延および寄生容量による信号の遅延を小さくしたアクティブマトリクス基板およびそれを備えた液晶表示装置を提供することである。

[0015] 本発明のアクティブマトリクス基板は、上記課題を解決するために、絶縁性基板と、該絶縁性基板上に互いに交差して配された映像信号線および走査信号線と、これらの信号線の交点に配され、ゲート電極、ソース電極、およびドレイン電極を備えて成る薄膜トランジスタと、を有するアクティブマトリクス基板であって、ソース電極およびドレイン電極の下層として用いるために形成された透明電極層力 S、互いに隣接する映像信号線と互いに隣接する走査信号線とで囲われた画素領域に共通電極として用いられていると共に、互いに隣接する上記共通電極を上記映像信号線に平行に繋レ、で形成された共通電極配線として用いられてレ、ることを特徴としてレ、る。

[0016] 上記構成によれば、共通電極は、ソース電極およびドレイン電極の下層として用いるために形成された透明電極層が、互いに隣接する映像信号線と互いに隣接する走查信号線とで囲われた画素領域に共通電極として用いられていると共に、互いに隣接する共通電極を上記映像信号線に平行に繋いで形成された共通電極配線として用いられている。つまり、共通電極および共通電極配線は、ソース電極およびドレイン電極の下層として用いる透明電極層により形成している。これにより、共通電極が、ソース電極と接続された映像信号線と平行に接続されて延びていることを実現している。一般に、映像信号線は、走査信号線よりも短いため、走査信号線に平行に延びている場合に比して、抵抗を小さくできる。

[0017] さらに、上記構成によれば、上記共通電極配線は、映像信号線と交差する部分を持たず、走査信号線と直交する部分で交差するよう形成されている。ここで互いに隣接する映像信号線間に形成されているある一つの共通電極に着目した場合、一般に映像信号線の数は、走査信号線よりも多レ、ため（映像信号線：走査信号線 = 3 (R GB) : 1)、映像信号線と直交する部分で交差するよう形成されている従来の構成にくらべ、共通電極と各信号線 (映像信号線、走査信号線)との交差部の数が少なくなり、共通電極配線の寄生容量を小さくできる。

[0018] 以上のように、本発明では、共通電極および共通電極配線の抵抗を小さくできると共に、共通電極配線と信号線との寄生容量を小さくできる。そのため、共通電極配線の信号の遅延を小さくできる。

[0019] さらに、上記構成によれば、ソース電極、ドレイン電極の下層に透明電極層（ITOなどの透明導電性材料)を形成しており、いわゆるハーフトーン露光を用いたフォトリソグラフィ法を用いて、ソース電極、ドレイン電極の形成と同一のフォトリソグラフイエ程で共通電極を形成することが可能となるため、製造方法の簡略化が可能となる。また、上述の通り同一のフォトリソグラフイエ程で共通電極を形成することが可能であるため、上記の特許文献 2のように共通電極とソース電極、ドレイン電極を別のフォト工程で形成していた場合に比べ、フォトァライメントズレによる歩留まり低下や、開口率低下を防ぐことができる。

[0020] また、本発明のアクティブマトリクス基板では、上記ゲート電極を形成するために成膜した金属膜が、上記走査信号線と平行に形成された補助共通電極配線として用いられ、該補助共通電極配線と上記共通電極とは、コンタクトホールを介して電気的に接続されてレ、ることが好ましレ、。

[0021] 上記構成によれば、走査信号線と平行に補助共通電極配線が設けられ、該補助共通電極配線と共通電極とが上記ゲート絶縁膜に設けたコンタクトホールを介して電気的に接続されている。つまり、共通電極および共通電極配線と補助共通電極配線とで、網目状の構成を形成している。そのため、大きさや材料によらず、縦横比の関係だけで、抵抗が決まるような構成に近づけることができる（シート抵抗の概念)。従つて、任意の 2点間の抵抗を下げることができる。さらに、上記特許文献 2に記載された技術では、図 27に示すように、共通電極 120と共通電極配線 121とをソースメタル（ソースバスラインの金属層） 122で接続しているため、ォーミックコンタクトを取れない場合、絵素欠陥となるという問題があるが、上記網目状の構成とすることにより、 4方向の冗長性を持たせることができ、上記のようなォーミックコンタクトが取れない絵素が発生しても、さらには、いずれかの共通電極および/または補助共通電極が断線を起こしても、絵素欠陥、ライン欠陥となることを極力防止できる。

[0022] また、本発明のアクティブマトリクス基板では、上記共通電極には、上記コンタクトホールの外縁よりも外側および内側のそれぞれに端部を有する開口部が設けられており、上記共通電極における上記コンタクトホールの外縁よりも外側の端部側において上記補助共通電極配線と接続されていると共に、上記共通電極における上記コンタタトホールの外縁よりも内側の端部側と接続されているコンタクト電極パッドを有してレ、ることが好ましい。

[0023] 上記構成によれば、上記共通電極には、上記コンタクトホールの外縁よりも外側および内側のそれぞれに端部を有する開口部が設けらており、上記共通電極における上記コンタクトホールの外縁よりも外側の端部側において上記補助共通電極配線と接続されていると共に、上記共通電極における上記コンタクトホールの外縁よりも内側の端部側と接続されているコンタクト電極パッドを有している。そのため、該コンタクト電極パッドを用いて共通電極と補助共通電極配線とを互いに電気的に接続することが可能となる。また、ソース配線'電極、およびドレイン電極形成前に行なっていた共通電極と補助共通電極配線と接続するためのコンタクトホール形成工程を省くことが可能となる。

[0024] また、本発明のアクティブマトリクス基板では、上記画素領域には画素電極が設けられており、上記コンタクト電極パッドは、該画素電極と同一の材料および同一の製造工程にて形成されてレ、ることが好ましレ、。

[0025] 上記構成によれば、画素電極とコンタクトパッドとを互いに同一の材料および同一の製造工程にて形成されている。そのため、製造方法の簡略化を図ることができる。

[0026] また、本発明のアクティブマトリクス基板では、上記補助共通電極配線は、隣接する上記走査信号線のほぼ中間付近に設けられていることが好ましい。

[0027] 上記構成によれば、上記補助共通電極配線は、隣接する走査信号線のほぼ中央付近に設けられている。補助共通電極配線は、走査信号線に平行に設けられているため、補助共通電極配線を隣接する走査信号線のほぼ中央付近に設けることにより、補助共通電極配線と走査信号線との距離を最も大きく取ることができる。補助共通電極配線と走査信号線との距離が大きくなれば、パターン不良やゴミの付着による、補助共通電極配線と走査信号線との短絡の可能性を減らすことができる。

[0028] また、本発明のアクティブマトリクス基板では、上記補助共通電極配線は、隣接する上記走查信号線の一方の走查信号線の近傍に設けられていることが好ましい。

[0029] 上記構成によれば、補助共通電極配線は、舞接する走查信号線の一方側の走查信号線に近接して設けられている。走查信号線の近傍には、開口に寄与しない領域が存在する。それゆえ、補助共通電極配線の一部を開口に寄与しない領域に設けることができるため、高開口率化を実現できる。

[0030] また、本発明のアクティブマトリクス基板では、上記補助共通電極配線が上記共通電極の外周部に上記映像信号線に平行に延び出していることが好ましい。 [0031] 共通電極の外周部は、いわゆる無効領域 (液晶が動かない領域およびドメイン発生領域）が存在する。上記構成によれば、補助共通電極配線が、共通電極の外周部に映像信号線に平行に延び出している。そのため、この補助共通電極配線により、無効領域の遮光を行うことができ、高い表示品位を得ることができる。

[0032] また、本発明のアクティブマトリクス基板では、上記補助共通電極配線は、上記共通電極の外周部に、さらに、上記走查信号線にも平行に延び出していることが好ましレ、。

[0033] 上記構成によれば、補助共通電極配線の低抵抗化および走查信号線の無効領域の遮光が可能となる。

[0034] また、本発明のアクティブマトリクス基板では、上記ソース電極および上記ドレイン電極の上層として用いるために積層された金属層力上記共通電極の外周を囲って設けられていることが好ましい。

[0035] 上記構成によれば、ソース電極およびドレイン電極の上層として用いるために積層された金属層は、上記の共通電極の外周を囲って設けられている。そのため、共通電極の周辺に遮光の機能を持たせることができると共に、共通電極と補助共通電極との低抵抗化を図ることができる。

[0036] また、本発明のアクティブマトリクス基板では、上記共通電極の外周を囲って設けられている金属層は、上記共通電極配線が形成された部分にも形成されていることが好ましい。

[0037] また、本発明のアクティブマトリクス基板では、上記共通電極配線と上記走査信号線との交差部上に、金属層を設けたことが好ましい。

[0038] 上記構成によれば、共通電極配線と走査信号線との交差部上に、金属層を設けている。そのため、共通電極配線の抵抗を低減することが可能となる。さらには、共通電極配線が透明電極層と金属層との積層構造となるため、走査信号線との交差部における断線などの不良が減少する。

[0039] また、本発明のアクティブマトリクス基板では、少なくとも無機膜から構成された層と低誘電率有機材料力構成された層との 2層を有する層間絶縁膜を備えていることが好ましい。 [0040] ここで、低誘電率有機材料とは、例えば誘電率が 5以下の材料が考えられる。上記構成によれば、層間絶縁膜が少なくとも無機膜力構成された層と低誘電率有機材料力構成された層との 2層を有している。低誘電率有機材料が設けられていることにより、寄生容量を低減できる。さらに、前述のとおり層間絶縁膜を 2層以上の構造とすることにより、リークなどの不良を低減できるため、高信頼性を実現できる。

[0041] また、本発明の液晶表示装置は、上記のいずれかのアクティブマトリクス基板を備えたことが好ましい。

[0042] 本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分かるであろう。また、本発明の利点は、添付図面を参照した次の説明で明白になるであろう。

図面の簡単な説明

[0043] [図 1]図 1は、本発明の実施形態のアクティブマトリクス基板の 1画素領域を示す断面図であり、（a)は、図 2に示す A— A'断面図であり、（b)は、図 2に示す B— B'断面図である。

[図 2]本実施の形態のアクティブマトリクス基板の 1画素領域を示す平面図である。

[図 3]本発明の実施形態のアクティブマトリクス基板の製造過程を示す断面図であり、 (a)〜（i)は、図 1の（a)に示すアクティブマトリクス基板の製造過程を示す断面図である。

[図 4]本発明の実施形態の第 1の変形例を示す断面図であり、（a)は、上記の図 1の（ a)に対応する Α_Α'断面図であり、 (b)は、上記の図 1の（b)に対応する Β_Β'断面図である。

[図 5]本発明の実施形態を示すものであり、第 2の変形例を示しており、図 2に対応する平面図である。

[図 6]本発明の実施形態の第 2の変形例を示す断面図であり、（a)は、図 5に示す A A'断面図であり、（b)は、図 5に示す B— B'断面図である。

[図 7]本発明の実施形態を示すものであり、第 3の変形例を示しており、図 2に対応する平面図である。

[図 8]本発明の実施形態の第 3の変形例を示す断面図であり、 (a)は図 7に示す A— A'断面図であり、 (b)は図 7に示す B— B'断面図である。

園 9]本発明の実施形態を示すものであり、第 4の変形例を示しており、図 2に対応する平面図である。

[図 10]本発明の実施形態の第 4の変形例を示す断面図であり、 (a)は図 9に示す A -A'断面図であり、 (b)は図 9に示す Β_Β'断面図である。

園 11]本発明の実施形態を示すものであり、第 5の変形例を示しており、図 2に対応する平面図である。

園 12]本発明の実施形態を示すものであり、図 11に示す A—A'断面図である。園 13]本発明の実施形態を示すものであり、図 11に示す C部、つまり、共通電極と補助共通電極配線との交差部の拡大図である。

園 14]本発明の実施形態を示すものであり、図 13に示す B— B'断面図である。園 15]本発明の実施形態を示すアクティブマトリクス基板の製造過程を示す断面図であり、（a)〜（i)は、図 12に示すアクティブマトリクス基板の製造過程を示す断面図である。

[図 16]本発明の実施の形態を示すものであり、 6枚マスクプロセスにコンタクト部の形成方法について示す断面図および平面図であり、（a)〜（e)は断面図であり、（f)〜（ j)は平面図である。

園 17]本発明の実施の形態を示すものであり、 5枚マスクプロセスにコンタクト部の形成方法について示す断面図および平面図であり、（a)〜（e)は断面図であり、（f)〜（ j)は平面図である。

[図 18]本発明の実施の形態を示す図 13および図 14の比較例を示す平面図および断面図であり、（a)は平面図であり、（b)は断面図である。

園 19]本発明の実施の形態を示す図 13および図 14の比較例を示す平面図および断面図であり、（a)は平面図であり、（b)は断面図である。

[図 20]本発明の実施形態の第 6の変形例を示す平面図であり、 (a) (b)は、第 6の変形例を示しており、図 2に対応する平面図である。

園 21]従来の FFSモードの液晶表示装置に用いられているアクティブマトリクス基板の平面図および断面図であり、（a)は、従来の FFSモードの液晶表示装置に用いられているアクティブマトリクス基板の平面図であり、（b)は（a)の A— A'断面図である。

[図 22]従来の共通電極およびゲートバスライン上層が荒れる様子を示すアクティブマトリタス基板の断面図である。

園 23]従来のゲートバスラインが逆テーパ（ひさし状）となり、ゲート絶縁膜がゲートバスラインをカバレッジできない様子を示す断面図である。

[図 24]従来の共通電極配線の配置を示す LCDパネルの平面図である。

園 25]従来のアクティブマトリクス基板を示す断面図である。

園 26]従来のアクティブマトリクス基板を示す平面図である。

園 27]従来のアクティブマトリクス基板を示す断面図である。

符号の説明

1 絶縁性基板

2 ゲート配線、ゲ -ト（走査信号線；ゲート電極；ゲート電極を形成するために成膜した金属膜）

3 補助共通電極配線

4 ゲート絶縁膜

5 コンタクトホーノ共通電極と補助共通電極配線とを接続するために形成）

5 ' コンタクトホーノレ (共通電極と補助共通電極配線とを接続するために形成）

8a ソース配線、ソ -ス（映像信号線；ソース電極）

8b 共通電極配線

9 共通電極

10 ドレイン（ドレイ /電極）

12 コンタクトホール ' (ドレイン電極と絵素電極とを接続するために形成）

17 コンタクト電極ヽッ K

18 TFT (薄膜トラハジスタ）

19 透明導電膜 (透明電極層）

21 金属層（ソース電極およびドレイン電極の上層として用いるために積層され: 金属層）

22 金属層 23 無機膜

24 低誘電率有機材料から成る膜 (低誘電有機材料から構成された層） 25 遮光膜 (共通電極の外周を囲って設けられている金属層）

発明を実施するための最良の形態

[0045] 本発明の一実施の形態について図面を用いて説明する。

[0046] (アクティブマトリクス基板の構成について）

図 2は、本実施の形態のアクティブマトリクス基板の 1画素領域を示す平面図である

[0047] 本実施の形態のアクティブマトリクス基板は、図 2に示すように、互いに直交する複数のソース配線 8aおよび複数のゲート配線（走査信号線） 2と、これらの配線にて囲われた領域 (画素領域；後述）にソース配線 (映像信号線) 8aと平行に複数設けられた矩形状 (ストレート櫛歯形状）の絵素電極 13と、絵素電極 13の下側に配された共通電極 9と、該共通電極 9からソース配線 8aに平行に延びた共通電極配線 8bと、隣接するゲート配線 2間にゲート配線 2に平行な補助共通電極配線 3と、スイッチング素子としての TFT (Thin Film Transistor) 18と、を備えている。

[0048] なお、本明細書では、隣接する 2本のソース配線 8aと隣接する 2本のゲート配線 2とで囲われた領域を画素領域 (絵素領域）という。また、図 2に示すように、共通電極配線 3は、 P 接するゲート配線 2間に設けられてレ、る。

[0049] なお、以下の説明では、説明の便宜上、ソース配線および TFT18を形成するソース（ソース電極）、ゲート配線および TFT18を形成するゲート（ゲート電極）とで同じ参照符号を用いる。

[0050] また、本実施の形態では、絵素領域に共通電極 9が設けられ、隣接する共通電極 9 をつなぐようにソース配線 8aに平行に共通電極配線 8bが設けられており、さらに、共通電極 9とコンタクトホールを介して接続された補助共通電極配線 3がゲート配線 2と平行に設けられている。

[0051] 共通電極 9と、補助共通電極配線 3とは互いに、画素領域で交差しており、この交差部における共通電極 9に、コンタクトホール 5が設けられている（図 1の（a)参照）。一方、絵素電極 13には、 TFT18との接続のための、コンタクトホール 12が設けられている（図 1の（a)参照）。なお、コンタクトホール 5は、必ずしも全ての絵素領域に設けられている必要はなぐ例えば、 1つおき、 2つおきに設けられていてもよい。

[0052] 図 1の（a)は、図 2に示す A—A'断面図である。この A—A'断面は、 TFT18力ら、共通電極 9と補助共通電極配線 3との交差部に至る断面を示している。

[0053] 図 1の（a)に示すように、アクティブマトリクス基板の最下層には、絶縁性基板 1が設けられており、該絶縁性基板 1上には、ゲート 2および補助共通電極配線 3が互いに離間して設けられている。ゲート 2上には、ゲート絶縁膜 4を介してチャネル部を構成する a— Si層 6および n⁺— Si層 7がこの順に形成されている。さらに、これらのチヤネル部上には、 TFT18を構成するソース 8aおよびドレイン（ドレイン電極） 10が形成されている。ここで、本実施の形態では、ソース 8aおよびドレイン 10が、同図に示すように、下層の透明導電膜 (ITO) 19と上層の金属層 21の 2層構造となっている。さらに、ドレイン 10の上層の金属層 21は、コンタクトホール 12によって、絵素電極 13と接続されている。また、コンタクトホール 12以外の箇所における金属層 21の上部には、層間絶縁膜 11が設けられてレ、る。

[0054] 一方、補助共通電極配線 3上にはゲート絶縁膜 4および共通電極 9がこの順に設けられており、コンタクトホール 5によって、補助共通電極配線 3と共通電極 9とが互いに接続されている。特に、図 1の（a)から分かる通り、ソース 8aおよびドレイン 10の下層の透明導電膜 (ITO ;透明電極層） 19と同レイヤーに配された層を共通電極 9としている。また、共通電極 9上には、層間絶縁膜 11を介して絵素電極 13が設けられている。なお、層間絶縁膜 11は、例えば、 SiNx、 SiOなどから成る無機膜にて形成でき

2

る。

[0055] 図 1の（b)は、図 2に示す B— B'断面図である。この B— B'断面は、ソース配線 8a から、画素領域を通過し、ゲート配線 2と共通電極配線 8bとの交差部に至るまでの断面を示している。

[0056] 図 1の（b)に示すように、ソース配線 8aに対応する領域には、絶縁性基板 1、ゲート絶縁膜 4、ソース配線 8a、層間絶縁膜 11がこの順に設けられている。ソース配線 8a は、下層の透明導電膜 (ITO) 19と上層の金属層 21の 2層構造となっている。また、画素領域には、絶縁性基板 1、ゲート絶縁膜 4、共通電極 9、層間絶縁膜 11、および絵素電極 13がこの順に設けられている。さらに、ゲート配線 2と共通電極配線 8bとの交差部に対応する領域には、絶縁性基板 1、ゲート配線 2、ゲート絶縁膜 4、 a— Si層 6、 n⁺— Si層 7、共通電極配線 8b、金属層 22、および層間絶縁膜 11がこの順に設けられている。

[0057] なお、図 2および図 1の（b)から分かる通り、上記金属層 22は、共通電極配線 8bのうち、ゲート配線 2との交差部に設けられている。

[0058] (アクティブマトリクス基板の製造方法について）

次に、上記のアクティブマトリクス基板の製造方法について説明する。なお、このァクティブマトリクス基板の製造方法では、 6枚のマスクを使用する。但し、上記の補助共通電極配線 3は、必須の構成ではなぐ該補助共通電極配線 3を設けない場合には、コンタクトホール 5を作成する工程が不要となるため、 5枚のマスクでアクティブマトリタス基板を製造できる。

[0059] (工程 1)

まず、図 3の（a)に示すように、絶縁性基板 1上に、 Ti/Al/Tiなどを 250nm程度スパッタリング法にて成膜し、フォトリソグラフィ法にてゲート 2および補助共通電極配線 3を互いに離間して形成する。なお、この工程 1では、 1枚目のマスクを使用する。

[0060] (工程 2)

次に、プラズマ CVD (chemical vapor d印 osition)法によりゲート絶縁膜（窒化シリコン； SiNx) 4を 300應程度、 a— Si層 6を 150應程度、 n+— Si層 7を 50應程度、この順に 3層連続して成膜する。成膜後、図 3の（b)に示すように、フォトリソグラフィ法にて、ゲート 2および補助共通電極配線 3に対応する位置を島状にパターユングする。なお、この時点ではまだ TFT18のチャネル部は形成されていなレ、。なお、この工程 2では、 2枚目のマスクを使用する。

[0061] (工程 3)

次に、コンタクトホール 5、ならびに、ゲート配線 2およびソース配線 8bの配線引き出し端子パッド部（不図示）を形成するために、図 3の（c)に示すように、補助共通電極配線 3上に設けられたゲート絶縁膜 4をフォトリソグラフィ法により所定のパターンにェツチングする。なお、この工程 3では、 3枚目のマスクを使用する。 [0062] (工程 4)

次に、下層に ITOから成る透明導電膜を lOOnm程度、上層に Mo/Al/MoNなどの金属層を 150nm程度、連続してスパッタリング法により成膜する。成膜後、図 3 の（d)に示すように、ハーフトーン露光法により、透明導電膜および金属層を共に取り除く領域のフォトレジストの残膜量を Onmとし、透明導電膜および金属層を共に残す第 1の領域（ソース 8a、またはドレイン 10を形成する領域）の残膜量を約 3000nm とし、透明導電膜および金属層を共に残す第 2の領域 (共通電極 9を形成する領域）の残膜量を約 lOOOnmとするフォトレジスト 14を形成する。なお、ここでは図示していないが、この工程により、共通電極配線 8bを形成する領域にも残膜量を約 3000nm とするフォトレジスト 14を形成する。なお、この工程では、 4枚目のマスクを使用する。

[0063] (工程 5)

次に、燐酸―塩酸―硝酸系のエッチング液を用レ、た湿式エッチング液を用レヽた湿式エッチング法にて上記の金属層をエッチングすると共に、塩ィ匕第（II)鉄系のエッチヤントを用いた湿式エッチング法により、透明導電膜をエッチングして、図 3の（e)に示すように、ソース 8a、およびドレイン 10を形成する。

[0064] また、この工程により、ソース 8aおよびドレイン 10を下層を透明導電膜（ITO) 19とし、上層を金属層 21とする 2層構造にて形成できる。さらに、共通電極 9を同時に形成できる。

[0065] さらに、この工程および工程 4より、特に注目すべきは、ソース 8aおよびドレイン 10 を最下層を透明導電膜 (ITO) 19とし、該最下層の透明導電膜 (ITO) 19を共通電極 9としても用いていることである。

[0066] なお、ここでは、図示していないが、この工程により、共通電極配線 8bも形成できる

[0067] (工程 6)

次に、〇を含むガスを用いたドライエッチング法により、図 3の（f)に示すように、共

2

通電極 9を形成する領域に設けられたフォトレジスト 14を取り除く。

[0068] (工程 7)

次に、図 3の（g)に示すように、共通電極 9を形成する領域の金属膜を、燐酸一塩酸—硝酸系のエッチング液による湿式エッチング法により取り除き、続いて、 SFを含

6 むガスを用いたドライエッチング法により、 a— Si層 6と n+— Si層 7と力ら成るチヤネノレ部を形成する。これにより、画素毎に、スイッチング素子である、 TFT18を形成できる

[0069] (工程 8)

次に、〇を含むガスを用いたドライエッチング法により、図 2 (h)に示すように、ソー

2

ス 8a、共通電極配線 8b、およびドレイン 10を形成する領域のフォトレジストを取り除く

[0070] なお、ここでは、図示していないが、この工程により、共通電極配線 8bを形成する領域のフォトレジストも同時に取り除く。

[0071] (工程 9)

次に、プラズマ CVD法により、層間絶縁膜 11として窒化シリコン膜を 250nm〜50 Onm程度成膜し、コンタクトホール 12、ならびに、ゲート配線 2およびソース配線 8a の配線引き出し端子パッド部（不図示）を形成するために、該層間絶縁膜 11をフォトリソグラフィ法により所定のパターンにエッチングする（5枚目のマスク使用）。続いて、層間絶縁膜 11上に、 ITOから成る透明導電膜を lOOnm程度スパッタリング法により成膜し、フォトリソグラフィ法により絵素電極 13を所定のパターンにエッチングする（6 枚目のマスク使用）。以上の工程により、図 1の（a)に記載したアクティブマトリクス基板を形成できる。

[0072] 以上のように、本実施の形態のアクティブマトリクス基板では、図 1の（a)に示すように、ソース'ドレイン電極を透明電極を最下層とする配線構造とし、さらに、該最下層の透明電極を共通電極としている。本実施の形態では、共通電極をゲート電極'配線の最下層に IT〇（コモン電極）に設けるのではなぐソース電極 '配線およびドレイン電極 '配線の最下層に設けている。従来は、ゲート電極 '配線と平行に ΙΤΟを設けていた。

[0073] これに対して、本実施の形態では、ソース電極 ·配線 8aおよびドレイン電極 ·配線 1 0を透明導電膜 (IT〇） 19と該 ITOl 9の上層に設けた不透明な金属層 21にて形成している。これにより、 IT019にて形成される共通電極配線 8bをソース配線と平行に引き出すことを可能としている。

[0074] 従来のように、 ITOをゲート電極 ·配線の最下層に設けると、ゲート絶縁膜上のァモルファスシリコンが ITOの上方に位置するため、ゲート電極'配線上が荒れるという問題がある。ゲート電極'配線上が荒れると、平坦度が低くなり、 TFTチャネル部の凹凸が大きくなり、移動度が低下してしまう。これに対して、本実施の形態によれば、 ITO をゲート電極'配線の最下層には配されていないため、アモルファスシリコンが荒れるという問題を回避できる。

[0075] さらに、従来のように、 IT〇をゲート電極 *配線の最下層に設けると、 ΙΤ〇は、結晶化の転移温度が非常に低い、つまり、 150度〜 200度程度でアモルファスからポリ化してしまう。結晶化された状態とアモルファスの状態とを比較すると、エッチングレートに大きな差がある。そのため、力、なり長い時間エッチングする必要がある。つまり、ェ一バーエッチングをする必要がある。そのため、ゲート配線が逆テーパ（ひさし状）となり、ゲート絶縁膜をカバレッジできないという問題がある。これに対して、本実施の形態によれば、 ΙΤΟをゲート電極 '配線の最下層には配されていないため、このような問題を回避できる。

[0076] さらに、上記したように、 ΙΤΟをソース電極.配線およびドレイン電極.配線の最下層に設けている。さらに、 ΙΤΟにて形成される共通電極配線をソース配線と平行に引き出す構成としている。一般に、ゲート配線に比べて、ソース配線は短レ、。例えば、 XG Α規格の場合、配線数は、縦 768 X横 1024である。そのため、表示部分の縦横比は、 3 : 4となる。さらに、大型 TVなどで採用されているフル HD規格の場合、その配 f泉数は縦 1080 X横 1920であり、縦横]；匕は、 9 : 16となる。

[0077] 従って、ソース配線と平行な配線の方力ゲート配線と平行な配線に比べて、抵抗よる信号の遅延は小さくなる。

[0078] さらに、本実施の形態では、上記のソース配線 ·電極 8aに平行な共通電極配線 8b に加えて、 P 接するゲート電極 ·配線 2間に、ゲート電極 ·配線 2と平行に、補助共通電極配線 3を設けている。つまり、繋ぎ変えを行うことにより、共通電極配線を網目状に設けている。これにより、表示部分の大きさによらず、縦横比の関係だけで、抵抗が決まるような構成に近づけることができる。従って、任意の 2点間の抵抗を下げることができる。カロえて、共通電極配線を網目状に設けることにより、 4方向の冗長性を持たせることができる。

[0079] また、図 1の（b)に示すように、ゲート電極'配線 2と共通電極配線 8bとの交差部に対応する領域には、共通電極配線 8bの上層に金属層 22を設けている。この交差部は、共通電極配線 8bが細いので、断線の虞が高いと共に、抵抗のロスが大きレ、。これに対して、上記のように、共通電極配線 8bの上層に金属層 22を設けることにより、該金属層の下側で断線したとしても、金属層での繋がりを保障できると共に、低抵抗である金属層 22を載せることにより、抵抗のロスを小さくできる。

[0080] さらに、図 1の（b)に示すように、ゲート電極'配線 2と共通電極配線 8bとの交差部に対応する領域には、ゲート電極 ·配線 2と共通電極配線 8bとの間に、 a_Si層 6、および n⁺ _ Si層 7から成る半導体層を設けている。そのため、該半導体層を設けない構成に比して、ゲート電極 ·配線 2と共通電極配線 8bとの距離を大きくとることができ、容量を小さくできる。

[0081] また、図 2に示すように、共通電極配線 3を隣接するゲート電極 ·配線 2とゲート電極 •配線 2との中央付近に設けている。これにより、共通電極配線 3とゲート電極'配線 2 との距離を大きくとることができる。それゆえ、パターン不良やゴミの付着による共通電極配線 3とゲート電極 ·配線 2との短絡が起こる可能性を減らすことができる。

[0082] 次に、上記した実施の形態の変形例について説明する。なお、以下に説明する変形例については、上記した実施の形態との共通点についてはその説明を省略し、同一の参照符号を用いる。なお、以下では、説明の便宜上、上記の実施の形態を代表例と呼ぶ。

[0083] (第 1の変形例）

図 4の（a)は、第 1の変形例を示しており、上記の図 1の（a)に対応する Α_Α'断面図であり、図 4の（b)は、同じく第 1の変形例を示しており、上記の図 1の（b)に対応する B— B'断面図である。なお、第 1の変形例における平面図は、上記の図 2と同じであるため、第 1の変形例を示す平面図については省略する。

[0084] 上記の代表例では、図 1の（a)および図 1の（b)に示すとおり、層間絶縁膜 11は 1 層の構造であるのに対し、第 1の変形例では、図 4の（a)および図 4の（b)に示すとおり、層間絶縁膜 11を 2層構造としている。具体的には、第 1の変形例では、層間絶縁膜 11の構造を、 SiNx、 SiOなど力成る無機膜 23と低誘電率有機材料力成る膜

2

24との 2層構造となってレ、る。

[0085] これにより、上記の代表例よりも寄生容量を低減できる。さらに、上記の代表例よりもリークなどの不良を低減できるため、高信頼性を実現できる。

[0086] ここで、上記の第 1の変形例によりリークなどの不良を低減できる理由について説明する。 2層の金属層が単層の絶縁膜を挟んでクロスする構造では、該単層の絶縁膜にピンホールや欠陥が存在した場合、上下金属膜にリークが発生する。さらに、同構造では、上層の金属層を湿式エッチング (ウエットエッチング)する際に用いるエッチヤント（エッチング液）が下層の金属層をエッチングできる場合、もし、単層の絶縁膜にピンホールや欠陥が存在すると、下層の金属層がエッチングされ、断線などが発生する。通常、レ、くらダスト管理したとしても、絶縁膜には、少なからずピンホールや欠陥が存在する。

[0087] これに対して、 2層の絶縁膜にピンホールや欠陥が同じ位置に発生する確率は、単層の絶縁膜にピンホールや欠陥が発生する可能性に比べて劇的に低いため、上記の変形例 1の構成のように、 2層の金属層にて挟まれる絶縁膜を 2層構造にすることにより、上下金属膜にリークが発生する可能性および下層の金属層が断線する可能性を劇的に減らすことができる。

[0088] なお、この第 1の変形例は、上記の工程 9において、層間絶縁膜として、 SiNx、 Si Oなどから成る無機膜を 150nm〜350nm程度成膜し、その上層に低誘電率有機

2

材料力成る膜を 2000nm〜4000nm程度成膜することにより、作製できる。

[0089] なお、第 1の変形例では、層間絶縁膜が 2層構造のものを記載したが、層間絶縁膜の構造は 2層に限定されず、上記の SiNx、 SiOなどから成る無機膜 23と低誘電率

2

有機材料力成る膜 24とを任意に積層させることにより 3層以上の構造にしてもよい

[0090] (第 2の変形例）

図 5は、第 2の変形例を示しており、上記の図 2に対応する平面図である。また、図 6 の（a)は、図 5に示す A—A'断面図であり、図 6の（b)は、図 5に示す B— B'断面図である。

[0091] 上記の代表例では、図 2に示すとおり、補助共通電極配線 3を隣接するゲート配線

2のほぼ中央に配置させていた。これに対して、第 2の変形例では、補助共通電極配線 3を隣接するゲート配線 2のうち一方ゲート配線 2の近傍に配置させてレ、る。より具体的には、補助共通電極配線 3は、ソース配線 8aが伸びる方向に絵素電極 13と一部交わらない部分を有している。つまり、補助共通電極配線 3は、ソース配線 8aが伸びる方向に絵素電極 13からはみ出ている。また少なくとも共通電極配線 8bの一部にコンタクトホーノレ 5，を位置させてレ、る。

[0092] 図 6の（a)に示す A—A'断面、つまり、 TFT18が設けられている領域から、画素領域の中央付近に至るまでの断面には、図 2 (a)とは異なり、補助共通電極配線 3が設けられていない構成となっている。一方、図 6の（b)に示す B— B'断面、つまり、ゲート配線 2に対応する領域→画素領域→ゲート配線 2と共通電極配線 8bとの交差部に対応する領域に至るまでの断面には、図 2 (b)とは異なり、画素領域に、補助共通電極配線 3が設けられており、該補助共通電極配線 3と共通電極 9 (一部共通電極配線 8bを含む）とが一部共通電極配線 8bの領域に重畳する位置に形成されたコンタクトホール 5 'を介して接続されてレ、る。

[0093] これにより、開口に寄与しない部分に補助共通電極配線 3の一部を配置できる。つまり、無効領域 (液晶が動かない領域およびドメイン領域)を少なくできる。そのため、高開口率化を実現できる。

[0094] ここで、この高開口率化が実現できる理由についてより具体的に説明する。まず、無効領域について定義する。無効領域とは、次の（ァ）〜（ェ）の領域を指す。

[0095] (ァ）補助共通電極配線 3を設けた部分

(ィ）共通電極 9と絵素電極 13との重畳部分のうち、少なくとも絵素電極 13におけるソース配線 8aと平行な方向の両端部分 (絵素電極の櫛歯を束ねてつないでいる部分)の一部

(ゥ）その他、設計上のルールによるが、ゲート電極'配線 2と補助共通電極配線 3とのギャップ、および、ソース配線 8aと共通電極 9とのギャップ

(ェ）液晶の配向状態により生じる無効領域第 2の変形例では、（ィ）や（ゥ）の領域の一部に（ァ）を重畳させることで、代表例では、無効領域が（ァ） + (ィ） + (ゥ） + (ェ）であったのを、これらの領域から、重畳部分を差し引いた領域が無効領域となる。従って、第 2の変形例では、代表例に比べて無効領域を小さくすることができ、高開口率を実現できる。

[0096] この第 2の変形例は、上記の工程 1において、補助共通電極配線 3を設ける位置をよりゲート 2に近い位置に変更することによって、作製できる。

[0097] なお、代表例における補助共通電極配線 3の配置位置は、単なる一例にすぎず、隣接する 2本のゲート配線 2の間であれば、どこでもよレ、。

[0098] (第 3の変形例）

図 7は、第 3の変形例を示しており、上記の図 2に対応する平面図である。また、図 8 の（a)は、図 7に示す A—A'断面図であり、図 8の（b)は、図 7に示す B— B'断面図である。

[0099] 第 3の変形例では、上記の代表例の構成に加えて、さらに、図 7に示すように、補助共通電極配線 3をソース配線 8aに平行に画素領域の外周部（無効領域）に延伸させている。つまり、補助共通電極配線 3をソース配線 8aに平行に共通電極 9の周辺部（外周部）に延伸させている。つまり、図 7に示すように、補助共通電極配線 3の平面形状を H型にしている。

[0100] 図 8の（a)の A— A'断面は、第 3の変形例の特徴部分を通過しないため、図 2 (a)と同一である。図 8の（b)の B— B'断面に示すとおり、画素領域におけるソース配線 8a よりの無効領域 (液晶が動かなレ、領域およびドメイン発生領域）には、絶縁性基板上 1に、補助共通電極配線 3が設けられている。従って、代表例からプロセスを増やすことなぐ無効領域の遮光が可能となり、高い表示品位を得ることができる。この第 3の変形例は、上記の工程 1において、補助共通電極配線 3をソース配線 8aよりの無効領域にソース配線 8aと平行に形成することにより作製できる。

[0101] さらに、補助共通電極配線 3を、ソース配線 8aと平行に画素領域の外周部に延伸させると共に、ゲート配線 2と平行に画素領域の外周部に延伸させて、画素領域の外周部を取り囲むように設けてもよい。つまり、共通電極配線 3を画素領域にリング型に設けてもよい。 [0102] (第 4の変形例）

図 9は、第 4の変形例を示しており、上記の図 2に対応する平面図である。また、図 1 0の（a)は、図 9に示す A— A'断面図であり、図 10の（b)は、図 9に示す B— B'断面図である。

[0103] 第 4の変形例では、図 9、図 10の（a)、および図 10の（b)に示すように、共通電極 9 の周辺部（外周部）に、ソース 8aおよびドレイン 10の上層に設けた金属層 21と同じ金属層がドメインを隠すための遮光膜 (共通電極の外周を囲って設けられている金属層） 25として設けられている。さらに、図 9に示すように、共通電極配線 8bの全面を覆うように、遮光膜 25を設けてもよい。なお、ここで遮光膜 25に用いられる金属層は、必ずしも遮光膜としての機能を有しているものに限定されない。つまり、遮光という機能は単なる一例にすぎない。

[0104] この遮光膜 25は、上記した工程 7において、金属膜を取り除く際に、共通電極 9を形成する箇所に対応する金属膜を全て取り除くのではなぐ共通電極 9の周辺部に金属膜を残すことにより形成できる。

[0105] 上記構成によれば、共通電極 9の周辺に遮光の機能を持たせることができると共に、共通電極 9および補助共通電極配線 3に低抵抗の金属層からなる遮光膜 25を設けることにより、共通電極 9および補助共通電極配線 3の低抵抗化を図ることができる

[0106] (第 5の変形例）

図 11は、第 5の変形例を示しており、上記の図 2に対応する平面図である。また、図 12は、図 11に示す A—A'断面図である。図 13は、図 11に示す C部、つまり、共通電極 9と共通電極配線 3との交差部の拡大図であり、図 14は、図 13に示す Β_Β'断面図である。図 11に示すように、第 5の変形例に示す絵素電極 13は、共通電極 9と補助共通電極配線 3とが互いに交差する部分において、途切れており、該交差する部分には、絵素電極 13と離間したコンタクト電極パッド 17が設けられている。コンタクト電極パッド 17は、共通電極 9と補助共通電極配線 3とを互いに電気的に接続する。

[0107] 図 13に示す、参照符号 16は、共通電極 9の開口部を示している。つまり、第 5の変形例では、図 12および図 14に示すように、共通電極 9が補助共通電極配線 3との交差部において、開口部が設けられている。さらに、図 12および図 14から分かるように、層間絶縁膜 11、およびゲート絶縁膜 4は、コンタクト電極パッド 17が設けられている位置においてくり貫かれている。

[0108] 上記の代表例では、共通電極 9と補助共通電極配線 3とは、ゲート絶縁膜 4にコンタクトホール 5を設けて、これらを互いに電気的に接続させていた。これに対して、第 5の変形例では、図 12および図 14に示すように、共通電極 9と補助共通電極配線 3 との両方に接続されたコンタクト電極パッド 17が設けられている。つまり、コンタクト電極パッド 17にて共通電極 9と補助共通電極配線 3とが互いに接続されている。

[0109] コンタクト電極パッド 17は、層間絶縁膜 11に沿って形成されており、一端が共通電極 9に接続されており、と共に、他端が補助共通電極配線 3に接続されている。これにより、図 14に破線で示すように、補助共通電極配線 3と共通電極 9との電気的に接続される。上記のコンタクト電極パッド 17は、絵素電極 13の形成と同時に行うことができるなお、ここでは、コンタクト電極パッド 17は、ソース配線 8aが延びる方向に共通電極 9と補助共通電極配線 3とを接続しているが、これは単なる一例にすぎず、例えば、ゲート配線 2が延びる方向に共通電極 9と補助共通電極配線 2とを接続してもよレ、。

[0110] また、共通電極 9の開口部 16およびコンタクト電極パッド 17の構成を図 12· 14に示すような構成にした理由については、後に図面を用いて説明する。

[0111] 上記の代表例では、アクティブマトリクス基板の作製には 6枚マスクプロセスを必要とした。これに対して、この第 5の変形例によれば、 5枚マスクプロセスを実現できる。この理由は、コンタクトホール 5を形成するためのフォト工程を省き、層間絶縁膜 11のフォト、パターユングの際に同時にコンタクトホール 5を形成できるためである。

[0112] 次に、図 12に示すアクティブマトリクス基板の製造方法について説明する。

[0113] (工程 1)

まず、図 15の（a)に示すように、絶縁性基板 1上に、 Ti/AlZTiなどを 250nm程度スパッタリング法にて成膜し、フォトリソグラフィ法にてゲート 2および補助共通電極配線 3を互いに離間して形成する。なお、この工程 1では、 1枚目のマスクを使用する [0114] (工程 2)

次に、プラズマ CVD (chemical vapor d印 osition)法によりゲート絶縁膜（窒化シリコン； SiNx) 4を 300應程度、 a— Si層 6を 150應程度、 n+— Si層 7を 50應程度、この順に 3層連続して成膜する。成膜後、図 15の（b)に示すように、フォトリソグラフィ法にて、ゲート 2および補助共通電極配線 3に対応する位置を島状にパターユングする。なお、この時点ではまだ TFT18のチャネル部は形成されていなレ、。なお、この工程 2では、 2枚目のマスクを使用する。

[0115] (工程 3)

次に、下層に ITOから成る透明導電膜を lOOnm程度、上層に MOZAI/MONなどの金属層を 150nm程度、連続してスパッタリング法により成膜する。成膜後、図 15 の（c)に示すように、ハーフトーン露光法により、透明導電膜および金属層を共に取り除く領域のフォトレジストの残膜量を Onmとし、透明導電膜および金属層を共に残す第 1の領域 (ソース 8aを形成する領域、およびドレイン 10を形成する領域）の残膜量を約 3000nmとし、透明導電膜のみを残す第 2の領域 (共通電極 9を形成する領域）の残膜量を約 lOOOnmとするフォトレジスト 14を形成する。なお、ここでは図示していないが、この工程により、共通電極配線 8bを形成する領域にも残膜量を約 3000 nmとするフォトレジスト 14を形成する。なお、この工程 3では、 3枚目のマスクを使用する。

[0116] (工程 4)

次に、燐酸塩酸硝酸系のエッチング液を用レ、た湿式エッチング液を用レ、た湿式エッチング法にて上記の金属層をエッチングし、続いて、塩化第（Π)鉄系のエッチヤントを用いた湿式エッチング法により、透明導電膜をエッチングして、図 15の（d)に示すように、ソース 8a、およびドレイン 10を形成する。

[0117] また、この工程により、ソース 8aおよびドレイン 10を下層を透明導電膜 (IT〇） 19とし、上層を金属層 21とする 2層構造にて形成できる。さらに、共通電極 9を同時に形成できる。

[0118] なお、ここでは、図示していないが、この工程により、共通電極配線 8bも形成できる [0119] (工程 5)

次に、〇を含むガスを用いたドライエッチング法により、図 15の（e)に示すように、

2

共通電極 9を形成する領域に設けられたフォトレジスト 14を取り除く。

[0120] (工程 6)

次に、図 15の（f)に示すように、共通電極 9を形成する領域の金属膜を、燐酸-塩酸—硝酸系のエッチング液による湿式エッチング法により取り除き、続いて、 SFを含

6 むガスを用いたドライエッチング法により、 a— Si層 6と n+— Si層 7と力、ら成るチヤネノレ部を形成する。これにより、画素毎に、スイッチング素子である、 TFT18を形成できる

[0121] (工程 7)

次に、〇を含むガスを用いたドライエッチング法により、図 15の（g)に示すように、ソ

2

ース 8a、共通電極配線 8b、およびドレイン 10を形成する領域のフォトレジストを取り除く。なお、ここでは、図示していないが、この工程により、共通電極配線 8bを形成する領域のフォトレジストも同時に取り除く。

[0122] (工程 8)

次に、プラズマ CVD法により、図 15の（h)に示すように、層間絶縁膜 11として窒化シリコン膜を 150nm〜650nm程度成膜し、コンタクトホール 5およびコンタクトホール 12、ならびに、ゲート配線 2およびソース配線 8aの配線引き出し端子パッド部（不図示）を形成するために、該層間絶縁膜 11をフォトリソグラフィ法により所定のパターンにエッチングする。同時に、層間絶縁膜 11をマスクにして、ゲート絶縁膜 4をドライエツチングして補助共通電極配線 3までコンタクトホール 5を届かせる。

[0123] なお、この工程では、 4枚目のマスクを使用する。

[0124] (工程 9)

次に、図 15の（i)に示すように、層間絶縁膜 11上に、 IT〇から成る透明導電膜を 1 OOnm程度スパッタリング法により成膜し、フォトリソグラフィ法により絵素電極 13および共通電極 9と補助共通電極配線 3とを互いに電気的に接続するためのコンタクト電極パッド 17を所定のパターンにエッチングする。以上の工程により、図 12に示されたアクティブマトリクス基板を形成できる。なお、この工程では、 5枚目のマスクを使用する。

[0125] 以上のように、この第 5の変形例では、 5枚のマスクでアクティブマトリクス基板を製造できる。

[0126] 次に、 5枚マスクの場合と 6枚マスクの場合のそれぞれについて、さらに、図面を用いて説明する。

[0127] 図 16の（a)〜図 16の（e)は、 6枚マスクの場合のアクティブマトリクス基板のコンタクトホール 5の部分の製造過程を示す断面図であり、図 16の（f)〜図 16の（j)は、図 16 の（a)〜図 16の（e)それぞれの平面を示す模式図である。

[0128] 1枚目のマスクは、図 16の（a)に示すように、補助共通電極配線 3を形成するために用いる。 2枚のマスクは、図示しない半導体層のフォトリソグラフィ法に用いる。 3枚目のマスクは、図 16の（b)に示すように、コンタクトホール 5を形成するために用いる。 4枚目のマスクは、図 16の（c)に示すように、共通電極 9を形成するために用いる。 5 枚目のマスクは、図 16の（d)に示すように、層間絶縁膜 11をバターニングするために用いる。 6枚目のマスクは、図 16の（e)に示すように、絵素電極 13を形成するために用いる。

[0129] 一方、図 17の（a)〜図 17の（e)は、 5枚マスクの場合のアクティブマトリクス基板のコンタクトホール 5の部分の製造過程を示す断面図であり、図 17の（f)〜図 17の（j) は、図 17の（a)〜図 17の（e)それぞれの平面を示す模式図である。

[0130] 1枚目のマスクは、図 17の（a)に示すように、補助共通電極配線 3を形成するために用いる。 2枚のマスクは、図示しない半導体層のフォトリソグラフィ法に用いる。 3枚目のマスクは、図 17の（b)に示すように、共通電極 9の開口部 16を形成するために用いる。 4枚目のマスクは、図 17の（c)に示すように、層間絶縁膜 11を形成するために用いる。ここで、図 17の（d)に示すように、補助共通電極配線 3まで達するコンタクトホール 5の形成は、層間絶縁膜 11をマスクにしてゲート絶縁膜 2をドライエッチングすることにより行う。それゆえ、図 17の（d)では、新たなマスクは不要である。 5枚目のマスクは、図 17の（e)に示すように、絵素電極 13、および共通電極と補助共通電極配線 3とを互いに電気的に接続するためのコンタクト電極パッド 17を形成するために用いる。なお、図 17の（d)中、破線で示されている矢印は、補助共通電極配線 3と共通電極 9との電気的な接続の流れを示している。

[0131] 次に、第 5の変形例では、図 12に示すように、変則的なコンタクトホール 5を設けてレ、る理由について説明する。この理由を説明するために、本実施の形態の第 5の変形例の比較例を 2つそれぞれ図面を用レ、て説明する。

[0132] 図 18の（a)および図 18の（b)は、比較例を示しており、共通電極 9の開口部 16をコンタクトホール 5の開口よりも大きくした場合の、図 18の（a)は平面図を図 18の（b)は図 18の（a)の Β_Β'断面図を示している。

[0133] この比較例の場合、図 18の（b)に示すように、コンタクト電極パッド 17は補助共通電極配線 3とは互いに電気的に接続できる力コンタクト電極パッド 17と共通電極 9とは互いに電気的に接続することができなレ、。理由については、明らかであるため省略する。

[0134] 同じぐ図 19の（a)および図 19の（b)は、比較例を示しており、共通電極 9の開口部 16をコンタクトホールの開口よりも小さくした場合の、図 19の（a)は平面図を図 19 の（b)は図 19の（a)の B— B'断面図を示している。

[0135] この比較例の場合、図 19の（b)に示すように、コンタクト電極パッド 17は共通電極 9 とは互いに電気的に接続できる力補助共通電極配線 3とは互いに電気的に接続することができない。その理由は、層間絶縁膜 11をマスクにしてゲート絶縁膜 4をドライエッチングし、補助共通電極配線 3までコンタクトホール 5を届かせた場合、共通電極 9は ITOなどの材料で形成されているため、ドライエッチングされず、結果として、ゲート絶縁膜 4が逆テーパ、つまり、ひさし状になるため、コンタクト電極パッド 17が段切れする。

[0136] これらの比較例を踏まえて、本実施の形態の第 5の変形例におけるアクティブマトリタス基板は、コンタクト電極パッド 17が、共通電極 9と補助共通電極配線 3との両方に電気的に接続可能な構成となっている。つまり、上記の 2つの比較例のいずれの構成をも取り入れた構成となっている。さらに、換言すれば、コンタクト電極パッド 17は、コンタクトホール 5の外縁よりも外側の端部側において補助共通電極配線 3と接続されていると共に、共通電極 9におけるコンタクトホール 5の外縁よりも内側の端部側と接続されている。 [0137] なお、通常の 6枚マスクプロセスでは、共通電極 9と補助共通電極配線 3を電気的に接続するためのコタンクトホール 5をソース、ドレイン形成前に形成するためにフォト工程が 1回増える。 5枚マスクでは、上記コンタクトホール 5の形成するフォト工程は、ソース、ドレイン形成前には行なわず、共通電極 9の一部に開口部を設けておき（後に最下層の補助共通電極配線 3までコンタクトホール 5を貫通させるため）、層間絶縁膜 11のフォト、パターユングの際に同時にコンタクトホール 5を形成し、続く絵素電極 13形成時に共通電極 9と補助共通電極配線 3とを電気的に接続するコンタクト電極パッド 17を形成することで 5枚マスクが可能となる。また、請求項 1に記載の構成では（補助共通電極配線なし）、上記のようなことは行なわずとも 5枚マスクプロセスとなる。これは、上記ソース、ドレイン形成前のコンタクトホール 5のフォト、パターニングェ程が元々存在しなレ、ためである。

[0138] (第 6の変形例）

上記の代表例では、画素電極 13をストレート櫛歯形状にしていた。これに対して、第 6の変形例では、画素電極 13の形状に変形を加えている。

[0139] 例えば、図 20の（a)に示すように、絵素電極 13を画素領域におけるソース配線 8a の中央にその中心が位置するような V字型にしてもよぐ図 20の（b)に示すように、絵素電極 13を画素領域におけるゲート配線 2の中央にその中心がくるような V字型にしてもよい。なお、本変形例では、ドメイン発生が危惧される領域の共通電極 9上にソース 8aの上層の金属層 21を残している。つまり、図 20の（a)および図 20の（b)に示すように、共通電極 9の一部に、金属層 21を設けている（図中破線部）。

[0140] 絵素電極 13をこのような形状にすることにより、マルチドメインによる広視野角を実現できる。

[0141] 以上のように、本発明に係るアクティブマトリクス基板は、絶縁性基板と、該絶縁性基板上に互いに交差して配された映像信号線および走查信号線と、これらの信号線の交点に配され、ゲート電極、ソース電極、およびドレイン電極を備えて成る薄膜トランジスタと、を有するアクティブマトリクス基板であって、ソース電極およびドレイン電極の下層として用いるために形成された透明電極層力互いに隣接する映像信号線と互いに隣接する走查信号線とで囲われた画素領域に共通電極として用いられていると共に、互いに隣接する共通電極を上記映像信号線に平行に繋いで形成された共通電極配線として用いられてレ、る。

[0142] 従って、抵抗による信号の遅延および寄生容量による信号の遅延を小さくしたァクティブマトリクス基板を提供できる。

[0143] 発明の詳細な説明の項においてなされた具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなぐ本発明の精神と次に記載する請求の範囲内で、いろいろと変更して実施できるものである。

産業上の利用可能性

[0144] 本発明は、液晶表示装置に適用することが可能であり、特に大型のテレビなどに特に好適に利用できる。

Claims

請求の範囲

[1] 絶縁性基板と、

該絶縁性基板上に互いに交差して配された映像信号線および走查信号線と、これらの信号線の交点に配され、ゲート電極、ソース電極、およびドレイン電極を備えて成る薄膜トランジスタと、を有するアクティブマトリクス基板であって、

ソース電極およびドレイン電極の下層として用いるために形成された透明電極層が、互いに隣接する映像信号線と互いに隣接する走査信号線とで囲われた画素領域に共通電極として用いられてレ、ると共に、互いに隣接する上記共通電極を上記映像信号線に平行に繋いで形成された共通電極配線として用いられていることを特徴とするアクティブマトリクス基板。

[2] 上記ゲート電極を形成するために成膜した金属膜が、上記走査信号線と平行に形成された補助共通電極配線として用いられ、該補助共通電極配線と上記共通電極とは、コンタクトホールを介して電気的に接続されていることを特徴とする請求の範囲第 1項に記載のアクティブマトリクス基板。

[3] 上記共通電極には、上記コンタクトホールの外縁よりも外側および内側のそれぞれに端部を有する開口部が設けられており、

上記共通電極における上記コンタクトホールの外縁よりも外側の端部側において上記補助共通電極配線と接続されていると共に、上記共通電極における上記コンタクトホールの外縁よりも内側の端部側と接続されているコンタクト電極パッドを有していることを特徴とする請求の範囲第 2項に記載のアクティブマトリクス基板。

[4] 上記画素領域には画素電極が設けられており、上記コンタクト電極パッドは、該画素電極と同一の材料および同一の製造工程にて形成されていることを特徴とする請求の範囲第 3項に記載のアクティブマトリクス基板。

[5] 上記補助共通電極配線は、 P 接する上記走査信号線のほぼ中間付近に設けられていることを特徴とする請求の範囲第 2項から第 4項のいずれ力 1項に記載のァクティブマトリクス基板。

[6] 上記補助共通電極配線は、隣接する上記走査信号線の一方の走査信号線の近傍に設けられてレ、ることを特徴とする請求の範囲第 2項から第 4項のレ、ずれか 1項に記載のアクティブマトリクス基板。

[7] 上記補助共通電極配線が上記共通電極の外周部に上記映像信号線に平行に延び出していることを特徴とする請求の範囲第 2項から第 4項のいずれ力 1項に記載のアクティブマトリクス基板。

[8] 上記補助共通電極配線は、上記共通電極の外周部に、さらに、上記走査信号線にも平行に延び出していることを特徴とする請求の範囲第 7項に記載のアクティブマトリタス基板。

[9] 上記ソース電極および上記ドレイン電極の上層として用いるために積層された金属層が、上記共通電極の外周を囲って設けられていることを特徴とする請求の範囲第 1 項から第 4項のいずれか 1項に記載のアクティブマトリクス基板。

[10] 上記共通電極の外周を囲って設けられている金属層は、共通電極配線が形成された部分にも形成されていることを特徴とする請求の範囲第 9項に記載のアクティブマトリクス基板。

[11] 上記共通電極配線と上記走査信号線との交差部上に、金属層を設けたことを特徴とする請求の範囲第 1項から第 4項のいずれ力 1項に記載のアクティブマトリクス基板

[12] 少なくとも無機膜から構成された層と低誘電率有機材料から構成された層との 2層を有する層間絶縁膜を備えていることを特徴とする請求の範囲第 1項から第 4項のいずれ力 1項に記載のアクティブマトリクス基板。

[13] 上記請求の範囲第 1項から第 4項のいずれ力 1項に記載のアクティブマトリクス基板を備えたことを特徴とする液晶表示装置。