[go: up one dir, main page]

WO2008031391A1 - Oberflächenmontierbares gehäuse für einen halbleiterchip - Google Patents

Oberflächenmontierbares gehäuse für einen halbleiterchip Download PDF

Info

Publication number
WO2008031391A1
WO2008031391A1 PCT/DE2007/001531 DE2007001531W WO2008031391A1 WO 2008031391 A1 WO2008031391 A1 WO 2008031391A1 DE 2007001531 W DE2007001531 W DE 2007001531W WO 2008031391 A1 WO2008031391 A1 WO 2008031391A1
Authority
WO
WIPO (PCT)
Prior art keywords
housing according
lead frame
recess
mountable
mountable housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE2007/001531
Other languages
English (en)
French (fr)
Inventor
Georg Bogner
Rolf Hänggi
Thomas Zeiler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of WO2008031391A1 publication Critical patent/WO2008031391A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/8506Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861Lead-frames fixed on or encapsulated in insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • portions of the lead frame 2, on which the contact surfaces 7 are arranged project laterally out of the housing part 1.

Landscapes

  • Led Device Packages (AREA)

Abstract

Bei einem oberflächenmontierbaren Gehäuse für mindestens einen Halbleiterchip mit mindestens einem Gehäuseteil (1) aus einem Kunststoff und einem Leiterrahmen (2) weist der Leiterrahmen (2) eine Chipmontagefläche (3) für den mindestens einen Halbleiterchip auf, wobei der Leiterrahmen (2) mindestens eine Ausnehmung (4) und mindestens eine Vertiefung (5) aufweist, und das Gehäuseteil (1) zur Befestigung in dem Leiter-rahmen (2) sowohl in die Ausnehmung (4) als auch in die Vertiefung (5) eingreift.

Description

Besehreibung
Oberflächenmontierbares Gehäuse für einen Halbleiterchip
Die Erfindung betrifft ein oberflächenmontierbares Gehäuse für mindestens einen Halbleiterchip gemäß dem Oberbegriff des Patentanspruchs 1.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2006 043 404.8, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Ein oberflächenmontierbares Gehäuse für einen optoelektronischen Halbleiterchip mit einem Gehäuseteil aus einem Kunst- Stoff und einem Leiterrahmen ist zum Beispiel aus der Druckschrift WO 02/084749 A2 bekannt. Das in dieser Druckschrift beschriebene Gehäuse weist eine Chipmontagefläche auf, die auf einer Wärmesenke angeordnet ist. Ein zur elektrischen Kontakt!erung des optoelektronischen Halbleiterchips dienen- der Leiterrahmen ist stufenförmig aus dem Kunststoffgehäuse herausgeführt und weist seitlich aus dem Gehäuse herausragende Anschlussstreifen auf.
Bei einem derartigen oberflächenmontierbaren LED-Gehäuse ist der Leiterrahmen in der Regel mittels eines Spritzgussverfahrens mit dem Kunststoffgehäuse umspritzt. Das Gehäusematerial ist typis.cherweise ein duroplastischer Kunststoff, beispielsweise ein Epoxydharz. Die Verwendung eines duroplastischen Kunststoffs hat den Vorteil, dass thermomechanische Spannun- gen, die aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten des Materials des Leiterrahmens, zum Beispiel Kupfer, und des Kunststoffgehäuses entstehen könnten. Weiterhin wird bei der Verbindung der Oberflächen von Epoxyd- harz und Kupfer in der Regel eine ausreichend gute physikalische und chemische Verbindung geschaffen, so dass die mechanische Verankerung des Kunststoffgehäuses in dem Leiterrahmen nur eine untergeordnete Rolle spielt.
Eine Aufgabe der vorliegenden Erfindung besteht darin, ein verbessertes Gehäuse für mindestens einen Halbleiterchip, insbesondere für einen optoelektronischen Halbleiterchip, anzugeben, das sich insbesondere durch eine verbesserte Befes- tigung des Leiterrahmens in dem Kunststoffgehäuse auszeichnet. Insbesondere soll der Leiterrahmen derart gut in dem Gehäuse verankert sein, dass auch kostengünstige thermoplastische Kunststoffe als Gehäusematerial verwendet werden können.
Diese Aufgabe wird durch ein oberflächenmontierbares Gehäuse gemäß Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche .
Bei einem erfindungsgemäßen oberflächenmontierbaren Gehäuse für mindestens einen Halbleiterchip, insbesondere für einen optoelektronischen Halbleiterchip, mit mindestens einem Gehäuseteil aus einem Kunststoff und einem Leiterrahmen, weist der Leiterrahmen eine Chipmontagefläche für den mindestens einen Halbleiterchip auf. Weiterhin weist der Leiterrahmen mindestens eine Ausnehmung und mindestens eine Vertiefung auf, wobei das Gehäuseteil zur Befestigung in dem Leiterrahmen sowohl in die Ausnehmung als auch in die Vertiefung eingreift .
Dadurch, dass das Gehäuseteil in die Ausnehmung und in die Vertiefung des Leiterrahmens eingreift, wird das Gehäuseteil vorteilhaft mit hoher Stabilität in dem Leiterrahmen fixiert. Der Leiterrahmen ist bevorzugt ein planarer Leiterrahmen. Der planare Leiterrahmen kann mehrere Teilbereiche unterschiedlicher Dicke aufweisen, die in einer Ebene angeordnet sind. Au- ßer den Vertiefungen, in denen die Dicke des Leiterrahmens zum Beispiel mittels Prägens reduziert ist, weist der planare Leiterrahmen keine Stufungen und auch keine Krümmung auf.
Eine vergleichsweise stabile Fixierung des Gehäuseteils in dem Leiterrahmen wird bei dem erfindungsgemäßen oberflächen- montierbaren Gehäuse insbesondere auch bei einem vergleichsweise dünnen Leiterrahmen erzielt. Der Leiterrahmen weist vorzugsweise eine Dicke d zwischen einschließlich 0,1 mm und einschließlich 1 mm, besonders bevorzugt zwischen einschließ- lieh 0,2 mm und 0,5 mm auf.
Eine Tiefe t der mindestens einen in dem Leiterrahmen erzeugten Vertiefung beträgt bevorzugt zwischen einschließlich 30 % und 70 %, besonders bevorzugt zwischen einschließlich 40 % und 60 % der Dicke d des Leiterrahmens .
Eine ausreichende mechanische Stabilität ist insbesondere auch dann gegeben, wenn das Material des Gehäuseteils ein thermoplastischer Kunststoff ist. Durch die Verwendung eines kostengünstigen thermoplastischen Kunststoffs werden die Herstellungskosten des Gehäuses im Vergleich zu Gehäusen mit einem Kunststoffgehäuse aus einem duroplastischen Kunststoff, insbesondere aus einem Epoxydharz, vorteilhaft vermindert.
Die Ausnehmung in dem Leiterrahmen ist vorzugsweise ein
Stanzloch. Weiterhin ist die in dem Leiterrahmen erzeugte Vertiefung, also ein Bereich, in dem die Dicke des Leiterrahmens vermindert ist, vorteilhaft mittels eines Prägeverfah- rens erzeugt. Der Leiterrahmen kann also mit geringem Herstellungsaufwand mittels eines Umformverfahrens und mittels Stanzens aus einem dünnen Metallband hergestellt werden. Insbesondere sind keine aufwändigen Fräs- oder Ätzschritte zur Herstellung des Leiterrahmens erforderlich.
Bei einer bevorzugten Ausführungsform ist die in dem Leiterrahmen erzeugte Ausnehmung in der Vertiefung angeordnet. Die Fixierung des Gehäuseteils in dem Leiterrahmen erfolgt also vorteilhaft einerseits dadurch, dass ein Teil des Gehäuses an den Rand der Vertiefung angrenzt, und dadurch, dass ein Teil des Gehäuses in die in dem Leiterrahmen erzeugte Ausnehmung eingreift.
Die Vertiefung kann zum Beispiel an einer der Chiprαontageflache gegenüberliegenden Unterseite des Leiterrahmens angeordnet sein. Dabei greift das Gehäuseteil vorzugsweise von der Unterseite des Leiterrahmens her in die Ausnehmung und in die Vertiefung ein.
Bei einer Ausführungsform der Erfindung weist das Gehäuseteil einen unteren Abschnitt und einen oberen Abschnitt auf, wobei die Befestigung des Gehäuseteils in dem Leiterrahmen in dem unteren Abschnitt erfolgt. Der untere Abschnitt ist in diesem Fall vorteilhaft derart geformt, dass das Gehäuse möglichst stabil in dem Leiterrahmen verankert ist, während der obere Abschnitt im Wesentlichen hinsichtlich der Funktionen des Bauelements gestaltet ist. Beispielsweise kann das Gehäuseoberteil eine Reflektorwanne für einen optoelektronischen Halbleiterchip aufweisen, der auf einer Chipmontagefläche des Leiterrahmens positioniert ist. Bei einer weiteren bevorzugten Ausführungsform ist eine Rückseite der Chipmontageflache von Ausnehmungen und/oder Vertiefungen in dem Leiterrahmen umgeben. Dabei weist die Rückseite der Chipmontagefläche vorzugsweise eine an die Ausnehmungen und/oder Vertiefungen angrenzende Prägekante auf. Die an der Rückseite der Chipmontagefläche ausgebildete Prägekante ist vorzugsweise vollständig um die Rückseite der Chipmontagefläche herum geführt. Das Gehäuseteil liegt dabei vorteilhaft auf der Prägekante auf, wodurch das Gehäuseteil zusätzlich in dem Leiterrahmen fixiert wird.
Bei einer weiteren bevorzugten Ausführungsform bildet eine von der Chipraontagefläche abgewandte Unterseite des Leiterrahmens mit einer Unterseite des Gehäuseteils eine ebene Flä- che aus. An der ebenen Fläche kann das Gehäuse vorteilhaft auf einem Träger aufliegen, beispielsweise auf einer Leiterplatte, auf der Leiterbahnen zur Kontaktierung eines auf der Chipmontagefläche angeordneten Halbleiterchips angeordnet sind.
Für eine verbesserte Wärmeabfuhr der von dem optoelektronischen Halbleiterchip erzeugten Wärme ist es vorteilhaft, wenn die Rückseite der Chipmontagefläche des Leiterrahmens nicht von dem Gehäuseteil aus Kunststoff bedeckt ist. In diesem Fall kann das Gehäuse direkt auf einem Träger aufliegen, der vorzugsweise als Wärmesenke fungiert oder mit einer Wärmesenke verbunden ist.
Bei einer bevorzugten Ausführungsform ist der Leiterrahmen mittels Spritzgießens oder Spritzpressens mit dem Gehäuseteil aus Kunststoff umformt. Auf diese Weise kann das Gehäuse mit einem vergleichsweise geringen Herstellungsaufwand hergestellt werden. Zur Kontaktierung eines Halbleiterchips sind bevorzugt an der von der Chipmontagefläche abgewandten Unterseite des Leiter- rahmens Kontaktflächen angeordnet. Die Kontaktflächen sind dabei vorzugsweise innerhalb des Gehäuseteils angeordnet. Der Leiterrahmen ragt also vorteilhaft nicht seitlich aus dem Gehäuseteil heraus. Die Dimensionen des Gehäuses in lateraler Richtung werden dadurch vorteilhaft verringert.
Insbesondere im Fall eines planaren Leiterrahmens kann auch eine vorteilhaft geringe Bauhöhe des Gehäuses erzielt werden. Die geringe Größe des Gehäuses hat den Vorteil, dass der Materialverbrauch verringert wird und eine hohe Packungsdichte ermöglicht wird.
Bei einer bevorzugten Ausführungsform ist auf der Chipmontagefläche des Leiterrahmens mindestens ein Halbleiterchip, insbesondere mindestens ein optoelektronischer Halbleiterchip, angeordnet. Alternativ können auch mehrere Halbleiter- chips auf der Chipmontagefläche des Gehäuses angeordnet sein.
Im Fall eines optoelektronischen Halbleiterchips handelt es sich vorzugsweise um eine LED oder um einen Halbleiterlaser. Insbesondere kann es sich bei dem optoelektronischen Halblei- terchip um einen Hochleistungs-LED-Chip handeln. Der Hochleistungs-LED-Chip weist vorteilhaft eine Ausgangsleistung von mehr als 0,2 W, besonders bevorzugt von mehr als 0,5 W auf.
Die Erfindung wird im Folgenden anhand von Ausführungsbeispielen im Zusammenhang mit den Figuren 1 bis 5 näher erläutert. Es zeigen :
Figur 1 eine schematische grafische Darstellung eines Querschnitts durch ein erstes Ausführungsbeispiel eines oberflächenmontierbaren Gehäuses gemäß der Erfindung,
Figur 2 eine schematische grafische Darstellung des Gehäuses gemäß dem ersten Ausführungsbeispiel in einer Ansicht von unten,
Figur 3 eine schematische grafische Darstellung des Gehäuses gemäß dem ersten Ausführungsbeispiel in einer perspektivischen Ansicht,
Figur 4 eine schematische grafische Darstellung eines Gehäuses gemäß einem zweiten Ausführungsbeispiel der Erfindung in einer Ansicht von unten, und
Figur 5 eine schematische grafische Darstellung eines ober- flächenmontierbaren Gehäuses gemäß einem dritten Ausführungsbeispiel der Erfindung in einer perspektivischen Ansicht.
Gleiche oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Zeichnungen sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
Das in den Figuren 1, 2 und 3 in verschiedenen Ansichten dargestellte oberflächenmontierbare Gehäuse für einen Halbleiterchip ist ein Gehäuse für einen optoelektronischen Halblei- terchip, insbesondere für einen oder mehrere LED-Chips (nicht dargestellt) . Es weist ein Gehäuseteil 1 aus einem Kunststoff und einen Leiterrahmen 2 auf. Innerhalb des Gehäuseteils 1 liegt ein Teil des Leiterrahmens 2 frei und bildet eine Chip- montagefläche 3 aus .
Auf der Chipmontagefläche 3 kann ein optoelektronischer Halbleiterchip montiert werden, beispielsweise mittels einer Lötverbindung. Weiterhin ist es auch möglich, dass mehrere HaIb- leiterchips auf der Chipmontagefläche 3 montiert werden, die eine Mehrfach-Chip-LED ausbilden.
In dem Leiterrahmen 2 sind zwei Vertiefungen 5 ausgebildet. Die Vertiefungen, also die Teilbereiche des Leiterrahmens 2, in denen eine Dicke d des Leiterrahmens 2 reduziert ist, sind bevorzugt mittels Prägens in dem Leiterrahmen 2 erzeugt.
Eine Tiefe t der Prägung beträgt ^vorzugsweise zwischen einschließlich 30 % und einschließlich 70 % der Dicke d des Lei- terrahmens 2. Besonders bevorzugt beträgt die Tiefe t der
Prägung zwischen einschließlich 40 % und einschließlich 60 % der Dicke d des Leiterrahmens 2.
Die Dicke d des Leiterrahmens 2 beträgt bevorzugt zwischen einschließlich 0,1 mm und einschließlich 1 mm. Besonders bevorzugt beträgt die Dicke d des Leiterrahmens 2 zwischen einschließlich 0,2 mm und einschließlich 0,5 mm. Der Leiterrahmen 2 kann somit vorteilhaft aus einem flachen Metallband, insbesondere aus einem Kupferband, hergestellt werden.
Die Dicke d des Leiterrahmens 2 wird vorteilhaft an die Leistung eines auf der Chipmontagefläche 3 montierten Halbleiterchips angepasst. Beispielsweise kann für LEDs mit geringer Leistung ein sehr dünner Leiterrahmen 2 verwendet werden, während für Hochleistungs-LEDs aufgrund der damit verbundenen größeren Wärmekapazität bevorzugt dickere Leiterrahmen 2 eingesetzt werden.
Das Gehäuseteil 1 greift von einer Unterseite 6 des Leiterrahmens 2 her in die Vertiefungen 5 in dem Leiterrahmen 2 ein, wodurch das Gehäuseteil 1 in dem Leiterrahmen 2 fixiert wird.
In einer der Vertiefungen 5 ist eine Ausnehmung 4 ausgebildet, in die das Gehäuseteil 1 ebenfalls eingreift. Auf diese Weise wird eine mechanisch stabile Befestigung des Gehäuseteils 1 in dem Leiterrahmen 2 erzielt.
Bei der Ausnehmung 4 handelt es sich vorzugsweise um ein Stanzloch. Der Herstellungsaufwand zur Herstellung des Leiterrahmens 2 ist somit vergleichsweise gering, da insbesondere keine aufwändigen Fräs- oder Ätzverfahren eingesetzt wer- den .
Für den Herstellungsaufwand des oberflächenmontierbaren Gehäuses ist es weiterhin vorteilhaft, wenn das Gehäuseteil 1 aus einem kostengünstigen thermoplastischen Kunststoff gebil- det ist. Ein derartiger thermoplastischer Kunststoff kann verwendet werden, da aufgrund der mechanisch stabilen Befestigung des Gehäuseteils 1 in dem Leiterrahmen 2 mittels der Vertiefungen 5 und der Ausnehmung 4 eine stabile Verbindung auch dann gewährleistet ist, wenn der Kunststoff des Gehäuse- teils 1 und das Material des Leiterrahmens 2, beispielsweise Kupfer, unterschiedliche thermische Ausdehnungskoeffizienten aufweisen. Der Leiterrahmen 2 ist vorteilhaft ein planarer Leiterrahmen, also ein Leiterrahmen, der abgesehen von den eingeprägten Vertiefungen 5 und dem gestanzten Loch 4 eine ebene Oberfläche aufweist. Insbesondere sind die unterschiedlich dicken Teilbereiche des Leiterrahmens 2 in einer Ebene angeordnet.
Zur Herstellung des Gehäuses wird der Leiterrahmen 2 vorteilhaft durch Spritzgießen oder Spritzpressen mit dem Gehäuseteil 1 umformt.
Die Vertiefungen 5 sind vorteilhaft an einer der Chipmontagefläche 3 gegenüberliegenden Unterseite 6 des Leiterrahmens 2 angeordnet. Das Gehäuseteil 1 greift also von der Unterseite 6 des Leiterrahmens 2 her in die Ausnehmung 4 und in die bei- den Vertiefungen 5 ein. Die Verankerung des Gehäuseteils 1 in dem Leiterrahmen 2 erfolgt also an einer Unterseite 11 des Gehäuseteils 1, sodass hinsichtlich der Formgebung des oberen Teils des Gehäuseteils 1 viele Freiheitsgrade bestehen.
Beispielsweise kann der obere Teil des Gehäuseteils 1 eine
Reflektorwanne 10 aufweisen, die dazu vorgesehen ist, die von einem auf der Chipmontagefläche 3 angeordneten optoelektronischen Halbleiterchip emittierte Strahlung in eine Abstrahlrichtung des optoelektronischen Halbleiterchips zu reflektie- ren, um eine Absorption der Strahlung in dem Gehäuseteil 1 zu vermindern .
Weiterhin können in dem Gehäuseteil 1 beispielsweise um die Chipmontagefläche 3 herum angeordnete Montagelöcher 8 enthal- ten sein, die insbesondere dazu dienen, weitere Elemente an einer Oberseite des Gehäuseteils 1 zu befestigen. Insbesondere können die Montagelöcher 8 dazu vorgesehen sein, optische Elemente zur Strahlformung der von einem optoelektronischen Halbleiterchip emittierten Strahlung auf dem Gehäuseteil 1 zu befestigen.
An einer von der Chipmontagefläche 3 abgewandten Unterseite weist der Leiterrahmen 2 mindestens zwei Kontaktflächen 7 zur elektrischen Kontaktierung eines auf der Chipmontagefläche 3 angeordneten Halbleiterchips auf. Die Kontaktflächen 7 sind beispielsweise durch die Ausnehmung 4 in dem Leiterrahmen 2 elektrisch voneinander isoliert. Die Chipmontagefläche 3 ist zum Beispiel mit einer der Kontaktflächen 7 elektrisch leitend verbunden. Eine elektrisch leitende Verbindung eines Halbleiterchips zu der weiteren Kontaktfläche 7 kann beispielsweise dadurch hergestellt werden, dass ein auf der Chipmontagefläche 3 positionierter Halbleiterchip mittels ei- nes Bonddrahts mit einem Bereich des Leiterrahmens 2 verbunden wird, der mit der Kontaktfläche 7 verbunden ist.
Ein auf der Chipmontagefläche 3 montierter Halbleiterchip kann insbesondere ein optoelektronischer Halbleiterchip sein. Insbesondere kann es sich dabei um einen Hochleistungs-LED- Chip handeln, der eine Strahlungsleistung von 0,2 W oder mehr aufweist. Bevorzugt handelt es sich um einen Hochleistungs- LED-Chip, der eine Strahlungsleistung von mehr als 0,5 W aufweist. Weiterhin ist ein oberflächenmontierbares Gehäuse ge- maß der Erfindung insbesondere auch für Halbleiterlaserdioden geeignet. Bei der Halbleiterlaserdiode kann es sich insbesondere um einen oberflächenmontierbaren Halbleiterlaser handeln, also um einen VCSEL oder um einen VECSEL.
Insbesondere für Hochleistungs-Halbleiterchips wie beispielsweise Hochleistungs-LEDs oder Halbleiterlaser ist es vorteilhaft, dass eine der Chipmontagefläche 3 gegenüberliegende Rückseite 9 des Leiterrahmens 2 nicht von dem Gehäuseteil 1 aus Kunststoff bedeckt ist. Dadurch wird vorteilhaft die Wärmeableitung von einem auf der Chipmontagefläche 3 montierten Halbleiterchip verbessert. Insbesondere kann das oberflächen- montierbare Gehäuse auf einen Träger montiert werden, der zur Wärmeableitung der von einem Halbleiterchip erzeugten Wärme geeignet ist. Dabei handelt es sich vorzugsweise um einen Träger aus einer Keramik, zum Beispiel aus AlN. Weiterhin kann das Gehäuse auf einem Träger montiert sein, der eine Wärmesenke ist und/oder mit einer Wärmesenke verbunden ist.
Bei diesem Ausführungsbeispiel ragen Teilbereiche des Leiterrahmens 2, an denen die Kontaktflächen 7 angeordnet sind, seitlich aus dem Gehäuseteil 1 heraus.
Alternativ ist es auch möglich, dass die Kontaktflächen 7 des Leiterrahmens 2 innerhalb des Gehäuseteils 1 angeordnet sind. Ein derartiges Ausführungsbeispiel der Erfindung ist in Figur 4 dargestellt.
Die in Figur 4 gezeigte Ansicht des Gehäuses von unten verdeutlicht, dass der Leiterrahmen 2 an keiner Stelle seitlich aus dem Gehäuseteil 1 herausragt, wobei insbesondere die Kontaktflächen 7 innerhalb des Gehäuseteils 1 angeordnet sind. Dadurch wird die Größe des Gehäuses insgesamt vermindert, wo- durch vorteilhaft der Materialbedarf zur Herstellung des Gehäuses verringert wird und weiterhin die Packungsdichte derartiger Gehäuse auf einem Träger erhöht werden kann.
Bei dem diesem Ausführungsbeispiel bildet eine von der Chip- montagefläche 3 abgewandte Unterseite 6 des Leiterrahmens 2 mit einer Unterseite 11 des Gehäuseteils 1 vorteilhaft eine ebene Fläche aus. Dies hat den Vorteil, dass das Gehäuse in einfacher Weise mit hoher Stabilität auf einen ebenen Träger montiert werden kann.
Ansonsten entspricht das in Figur 4 dargestellte Gehäuse im Wesentlichen dem in den Figuren 1 bis 3 dargestellten Gehäuse. Insbesondere gelten die für das in den Figuren 1 bis 3 dargestellte Gehäuse beschriebenen vorteilhaften Ausführungsformen auch für das in Figur 4 dargestellte Gehäuse.
Figur 5 zeigt eine perspektivische Darstellung eines Ausführungsbeispiels Leiterrahmens von unten in einem Stadium der Fertigung vor der Vereinzelung zu einzelnen Gehäusen.
In der linken Hälfte der Figur 5 ist der Leiterrahmen 2, der insbesondere durch Umspritzen oder Umpressen mit dem Gehäuseteil 1 aus Kunststoff verbunden ist, dargestellt.
Zur Verdeutlichung der Struktur des Leiterrahmens 2 und des Gehäuseteils 1 sowie der Anordnung des Gehäuseteils 1 in dem Leiterrahmen 2 sind in Figur 5 rechts oben das Gehäuseteil 1 und der Leiterrahmen 2 in einer Schnittansicht dargestellt. Weiterhin ist rechts unten in der Figur 5 der Leiterrahmen 2 ohne das Gehäuseteil 1 aus Kunststoff dargestellt.
Bei diesem Ausführungsbeispiel ist eine Rückseite 9 der Chipmontagefläche 3 von Ausnehmungen 4 und Vertiefungen 5 in dem Leiterrahmen 2 umgeben. In den Vertiefungen 5 sind jeweils weitere Ausnehmungen 4 ausgebildet, in die das Gehäuseteil 1 von unten eingreift. Die Rückseite 9 der Chipmontagefläche 3 weist eine Prägekante 12 auf. In diese Prägekante 12 greift das Gehäuseteil 1 von unten ein, wodurch die mechanische Stabilität der Befestigung des Gehäuseteils 1 in dem Leiterrahmen 2 weiter verbessert wird. Die Prägekante 12 ist vorteilhaft vollständig um die Rückseite 9 der Chipmontagefläche 3 herumgeführt. Nach dem Umsprit- zen des Leiterrahmens 2 mit dem Gehäuseteil 1 liegt der Lei- terrahmen 2 mit der Prägekante 12 auf dem Gehäuseteil 1 auf.
Wie bei dem in Figur 4 dargestellten Ausführungsbeispiel bildet eine Unterseite 6 des Leiterrahmens 2 mit einer Unterseite 11 des Gehäuseteils 1 vorteilhaft eine ebene Fläche aus.
In der Schnittansicht rechts oben ist zu erkennen, dass ein Halbleiterchip 13 auf der Chipmontagefläche 3 angeordnet ist.
Insbesondere kann der Halbleiterchip 13 ein optoelektroni- scher Halbleiterchip, beispielsweise ein LED-Chip oder eine Laserdiode sein.
Da die Rückseite 9 der Chipmontagefläche 3 nicht von dem Gehäuseteil 1 bedeckt ist, kann die von dem Halbleiterchip 13 erzeugte Wärme über den Leiterahmen 2 an einen Träger abgeleitet werden. Daher ist das erfindungsgemäße oberflächeninon- tierbare Gehäuse insbesondere für Hochleistungs-LEDs, die eine Strahlungsleistung von mindestens 0,2 W oder sogar von mindestens 0,5 W aufweisen, geeignet.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Pa- tentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
1. Oberflächenmontierbares Gehäuse für mindestens einen
Halbleiterchip mit mindestens einem Gehäuseteil (1) aus einem Kunststoff und einem Leiterrahmen (2) , dadurch gekennzeichnet, dass
- der Leiterrahmen (2) eine Chipmontagefläche (3) für den mindestens einen Halbleiterchip aufweist,
- der Leiterahmen (2) mindestens eine Ausnehmung (4) und mindestens eine Vertiefung (5) aufweist, und
- das Gehäuseteil (1) zur Befestigung in dem Leiterrahmen (2) sowohl in die Ausnehmung (4) als auch in die Vertiefung (5) eingreift.
2. Oberflächenmontierbares Gehäuse nach Anspruch 1, dadurch gekennzeichnet, dass der Leiterahmen (2) ein planarer Leiterahmen ist.
3. Oberflächenmontierbares Gehäuse nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Leiterrahmen (2) eine Dicke d zwischen einschließlich 0,1 mm und einschließlich 1 mm aufweist.
4. Oberflächenmontierbares Gehäuse nach einem der vorherge- henden Ansprüche, dadurch gekennzeichnet, dass eine Tiefe t der Vertiefung zwischen einschließlich 30 % und einschließlich 70 % einer Dicke d des Leiterrahmens beträgt .
5. Oberflächenmontierbares Gehäuse nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Kunststoff ein thermoplastischer Kunststoff ist.
6. Oberflächenmontierbares Gehäuse nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ausnehmung (4) ein Stanzloch ist.
7. Oberflächenmontierbares Gehäuse nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Vertiefung (5) mittels Prägens erzeugt ist.
8. Oberflächenmontierbares Gehäuse nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ausnehmung (4) in der Vertiefung (5) angeordnet ist.
9. Oberflächenmontierbares Gehäuse nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Vertiefung (5) an einer der Chipmontagefläche (3) gegenüberliegenden Unterseite (6) des Leiterahmens (2) angeordnet ist.
10. Oberflächenmontierbares Gehäuse nach Anspruch 9, dadurch gekennzeichnet, dass das Gehäuseteil (1) von der Unterseite (6) des Leiterahmens (2) her in die Ausnehmung (4) und in die Vertiefung (5) eingreift.
11. Oberflächenmontierbares Gehäuse nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Rückseite (9) der Chipmontagefläche (3) von Ausnehmungen (4) und/oder Vertiefungen (5) in dem Leiterrahmen umgeben ist.
12. Oberflächenmontierbares Gehäuse nach Anspruch 11, dadurch gekennzeichnet, dass die Rückseite (9) der Chipmontagflache (3) eine an die Ausnehmungen (4) und/oder Vertiefungen (5) angrenzende Prägekante (12) aufweist.
13. Oberflächenmontierbares Gehäuse nach Anspruch 12, dadurch gekennzeichnet, dass die Prägekante (12) vollständig um eine Rückseite (9) der Chipmontagefläche (3) herumgeführt ist.
14. Oberflächenmontierbares Gehäuse nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass die Prägekante (12) auf dem Gehäuseteil (1) aufliegt.
15. Oberflächenmontierbares Gehäuse nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine von der Chipmontagefläche (3) abgewandte Unterseite (6) des Leiterahmens (2) mit einer Unterseite (11) des Gehäuseteils (1) eine ebene Fläche ausbildet.
16. Oberflächenmontierbares Gehäuse nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Rückseite (9) der Chipmontagefläche (3) nicht von dem Gehäuseteil (1) bedeckt ist.
17. Oberflächenmontierbares Gehäuse nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Leiterahmen (2) durch Spritzgiessen oder Spritzpres- sen mit dem Gehäuseteil (1) umformt ist.
18. Oberflächenmontierbares Gehäuse nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine von der Chipmontagefläche (3) abgewandte Unterseite (6) des Leiterrahmens (2) Kontaktflächen (7) zur elektrischen Kontaktierung eines Halbleiterchips aufweist.
19. Oberflächenmontierbares Gehäuse nach Anspruch 18, dadurch gekennzeichnet, dass die Kontaktflächen (7) innerhalb des Gehäuseteils (1) angeordnet sind.
20. Oberflächenmontierbares Gehäuse nach einem der vorherge- henden Ansprüche, dadurch gekennzeichnet, dass auf der Chipmontagefläche (3) mindestens ein Halbleiterchip (13) angeordnet ist.
21. Oberflächenmontierbares Gehäuse nach Anspruch 20, dadurch gekennzeichnet, dass der Halbleiterchip (13) ein optoelektronischer Halbleiterchip ist.
22. Oberflächenmontierbares Gehäuse nach Anspruch 21, dadurch gekennzeichnet, dass der optoelektronische Halbleiterchip (13) ein Hoch- leistungs-LED-Chip ist.
23. Oberflächenmontierbares Gehäuse nach Anspruch 22, dadurch gekennzeichnet, dass der Hochleistungs-LED-Chip (13) eine Strahlungsleistung von 0,2 W oder mehr aufweist.
PCT/DE2007/001531 2006-09-15 2007-08-27 Oberflächenmontierbares gehäuse für einen halbleiterchip Ceased WO2008031391A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006043404.8 2006-09-15
DE102006043404A DE102006043404A1 (de) 2006-09-15 2006-09-15 Oberflächenmontierbares Gehäuse für einen Halbleiterchip

Publications (1)

Publication Number Publication Date
WO2008031391A1 true WO2008031391A1 (de) 2008-03-20

Family

ID=39047775

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2007/001531 Ceased WO2008031391A1 (de) 2006-09-15 2007-08-27 Oberflächenmontierbares gehäuse für einen halbleiterchip

Country Status (3)

Country Link
DE (1) DE102006043404A1 (de)
TW (1) TW200830482A (de)
WO (1) WO2008031391A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008083672A3 (de) * 2007-01-11 2008-12-18 Osram Opto Semiconductors Gmbh Gehäuse für optoelektronisches bauelement und anordnung eines optoelektronischen bauelementes in einem gehäuse
CN114930523A (zh) * 2020-01-13 2022-08-19 欧司朗光电半导体有限公司 壳体、光电子半导体器件和制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040159850A1 (en) * 2003-02-18 2004-08-19 Sharp Kabushiki Kaisha Semiconductor light-emitting device, manufacturing method thereof, and electronic image pickup device
DE102004003928A1 (de) * 2004-01-26 2005-08-25 Tay Kheng Chiong Ein miniaturisiertes mit SM-Technologie bestückbares optoelektronisches Bauelement
WO2006071098A1 (en) * 2004-12-30 2006-07-06 Luxpia Co., Ltd. Lead frame, semiconductor package employing the lead frame and method for manufacturing the semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040159850A1 (en) * 2003-02-18 2004-08-19 Sharp Kabushiki Kaisha Semiconductor light-emitting device, manufacturing method thereof, and electronic image pickup device
DE102004003928A1 (de) * 2004-01-26 2005-08-25 Tay Kheng Chiong Ein miniaturisiertes mit SM-Technologie bestückbares optoelektronisches Bauelement
WO2006071098A1 (en) * 2004-12-30 2006-07-06 Luxpia Co., Ltd. Lead frame, semiconductor package employing the lead frame and method for manufacturing the semiconductor package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008083672A3 (de) * 2007-01-11 2008-12-18 Osram Opto Semiconductors Gmbh Gehäuse für optoelektronisches bauelement und anordnung eines optoelektronischen bauelementes in einem gehäuse
US9054279B2 (en) 2007-01-11 2015-06-09 Osram Opto Semiconductors Gmbh Optoelectronic component disposed in a recess of a housing and electrical componenet disposed in the housing
CN114930523A (zh) * 2020-01-13 2022-08-19 欧司朗光电半导体有限公司 壳体、光电子半导体器件和制造方法

Also Published As

Publication number Publication date
TW200830482A (en) 2008-07-16
DE102006043404A1 (de) 2008-03-27

Similar Documents

Publication Publication Date Title
DE102006047989B4 (de) Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
EP1566846B1 (de) Optoelektronisches Bauelement
DE19926128B4 (de) Leistungs-Halbleiterbauteil-Gehäuse
WO2004051757A2 (de) Optoelektronisches bauelement
WO2004077558A1 (de) Optoelektronisches bauteil mit strukturiert metallisiertem gehäusekörper, verfahren zur herstellung eines derartigen bauteils und verfahren zur strukturierten metallisierung eines kunststoff enthaltenden körpers
WO2017032772A1 (de) Laserbauelement und verfahren zu seiner herstellung
WO2014154632A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE112016004575B4 (de) Halbleiterlaser und Verfahren zur Herstellung eines Halbleiterlasers
WO2004109812A2 (de) Gehäuse für ein strahlungsemittierendes bauelement, verfahren zu dessen herstellung und strahlungsemittierendes bauelement
EP2415077B1 (de) Optoelektronisches bauelement
WO2011157522A1 (de) Oberflächenmontierbares optoelektronisches bauelement und verfahren zur herstellung eines oberflächenmontierbaren optoelektronischen bauelements
DE102020111652A1 (de) Halbleitergehäuse mit leitfähigem clip mit mehreren ebenen zur kühlung der oberseite
DE102013104840A1 (de) Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterbauelementen
WO2017060161A1 (de) Halbleiterlaser und halbleiterlaseranordnung
DE102015223300B4 (de) Halbleitervorrichtung
DE19614501C2 (de) Verfahren zum Herstellen eines Keramik-Metall-Substrates sowie Keramik-Metall-Substrat
WO2008031391A1 (de) Oberflächenmontierbares gehäuse für einen halbleiterchip
DE10153615C1 (de) Verfahren zur Herstellung von elektronischen Bauteilen
EP1153792A1 (de) Leuchtenanordnung mit mehreren LED's
DE20008346U1 (de) Elektrische Anordnung mit mehreren elektrischen Bauteilen
WO2015039808A1 (de) Optoelektronisches, licht-emittierendes bauteil und leiterrahmenverbund
DE112022003241T5 (de) Laserkomponente und Laserbauteil
DE10321257A1 (de) Metallträger (Leadframe) zur Aufnahme und Kontaktierung elektrischer und/oder optoelektronischer Bauelemente
DE102021130369A1 (de) Optoelektronisches bauelement und verfahren zur herstellung
WO2012038303A1 (de) Gehäuse und verfahren zum herstellen eines gehäuses

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07801284

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 07801284

Country of ref document: EP

Kind code of ref document: A1