[go: up one dir, main page]

WO2008099949A1 - 電界効果トランジスタ用エピタキシャル基板 - Google Patents

電界効果トランジスタ用エピタキシャル基板 Download PDF

Info

Publication number
WO2008099949A1
WO2008099949A1 PCT/JP2008/052602 JP2008052602W WO2008099949A1 WO 2008099949 A1 WO2008099949 A1 WO 2008099949A1 JP 2008052602 W JP2008052602 W JP 2008052602W WO 2008099949 A1 WO2008099949 A1 WO 2008099949A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
buffer layer
substrate
substrate according
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2008/052602
Other languages
English (en)
French (fr)
Inventor
Masahiko Hata
Hiroyuki Sazawa
Naohiro Nishikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to CN200880004854XA priority Critical patent/CN101611471B/zh
Priority to DE112008000409T priority patent/DE112008000409T5/de
Priority to GB0915201A priority patent/GB2459422A/en
Priority to US12/527,142 priority patent/US10340375B2/en
Publication of WO2008099949A1 publication Critical patent/WO2008099949A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Definitions

  • the present invention relates to an epitaxial substrate for a nitride-based group 3-5 semiconductor (a field effect transistor using the present invention (hereinafter referred to as FET)).
  • FET field effect transistor using the present invention
  • a field-effect transistor (hereinafter referred to as GaN-FET) using a nitride-based Group 3-5 semiconductor epitaxial substrate is a field-effect transistor configured so that a GaN layer is used as a channel layer.
  • GaN-FET field-effect transistor
  • a field-effect transistor configured so that a GaN layer is used as a channel layer.
  • an epitaxial semiconductor crystal layer such as GaAs, A 1 GaAs, InGaAs, InGaP, Al InGaP, etc.
  • it has a higher breakdown voltage, a combustible cover, and constituent materials This is an element that has been attracting attention in recent years because of its low environmental impact.
  • Ga N-FETs There are various types of Ga N-FETs depending on the structure of the operating layer.
  • a channel of the electron gas hereinafter referred to as 2DEG
  • 2DEG a channel of the electron gas
  • it is expected to be resistant to hatching through fibers such as excellent high-frequency characteristics and high power density. is there.
  • an epitaxial crystal is deposited on the underlying substrate by an electron beam epitaxial growth method (hereinafter referred to as the MBE method), an organic metal fine growth method (hereinafter referred to as the MOVPE method), and the like. It is made by processing into a desired device shape by photolithography.
  • MBE method electron beam epitaxial growth method
  • MOVPE method organic metal fine growth method
  • GaN-HEMT structure examples can be referred to;
  • MO VP E method is used as a method of laminating semiconductor crystals for producing such an epitaxial substrate for GaN_HEMT, single crystal sapphire, single crystal silicon force (hereinafter referred to as SiC) A1N buffer layer by heating a base substrate such as single crystal silicon in a reaction furnace, sequentially supplying source gases such as trimethylgallium, trimethylaluminum, ammonia, and dopant gas, and heating them on the substrate.
  • source gases such as trimethylgallium, trimethylaluminum, ammonia, and dopant gas
  • ud-GaN And GaN layer
  • ud-Al G a N undoped AlGaN
  • nA 1 GaN n-type A 1 Ga N
  • 2DEG is formed at the interface between the ud-AlGaN layer and the ud-GaN layer, and this becomes a channel and acts as a FET.
  • the lower side of the AlN collision layer and the ud—G a N layer that does not contain the channel (hereinafter referred to as “ud—GaN buffer layer”) is the difference in lattice constant and thermal expansion coefficient between the underlying substrate and the channel forming layer used.
  • ud—GaN buffer layer has been introduced to form a channel layer with few defects.
  • All of the above-mentioned base substrates such as single crystal sapphire, SiC, single crystal silicon, etc. have a large lattice difficulty and a difference in coefficient of thermal expansion with GaN crystals.
  • the ud-GaN buffer layer is generally grown thick (usually 1 ⁇ m or more) so that it exhibits sufficient slowing effect.
  • a buffer layer for example, “33 ⁇ 43 ⁇ 4 product half #f book”, written by Isao Akasaki and Kei Feng (1999) pi 57 can be referred to.
  • the layer that has the role of the A 1 N buffer layer in the “33 ⁇ 4 half-compound half”, Isao Akasaki, Yabu Feng (199 9) ⁇ 157, ⁇ 291 is designated as the first buffer layer, ud- A layer having the role of a G a N buffer layer is referred to as a second buffer layer.
  • the current from the source electrode is supposed to flow into the drain electrode only through the channel part.
  • a current flows. If a current flows through the first buffer layer and the second buffer layer, even if the channel is electrically depleted by applying a voltage to the gate electrode, The current flowing between the source electrode and the drain electrode is completely Will not be blocked. This causes problems such as pinch-off characteristics and increased drain leakage. In addition, since this unnecessary current component has a low mobility different from 2 DEG, there is an adverse effect such as frequency dispersion when the gate electrode is formed at a high frequency voltage. Furthermore, these preferred currents also flow into other adjacent eaves, causing interference such as changing the threshold voltage of adjacent neighbors.
  • the first to second buffer layers, the second buffer layer, or parts of them are disliked, i.e., the power is negligible compared to the magnitude of the channel current. It is effective to increase the resistance so that only the flow can flow. If a high-resistance layer is formed in this part, electrons flowing from the source electrode are blocked by this layer and do not bleed out below it, so that FET can be easily pinched off.
  • nitride 3-5 single crystals have extremely high chemical and physical stability, and it is extremely difficult to separate them deep enough to reach the substrate.
  • a high resistance layer is introduced in this way, As long as the element separation process is performed only for the depth up to the high layer, interference with adjacent elements can be easily prevented.
  • Nitride Group 3-5 single crystals grown epitaxially under general conditions are likely to exhibit high ⁇ -type conductivity even if no impurities are added to the old burial mound.
  • the reason for this is that the nitride 3-5 group single crystal is grown at a relatively high temperature, so the nitrogen dissociates from the crystal with a high dissociation pressure and the vacancies generate free electrons.
  • the nitride 3-5 single crystal has a large lattice difficulty with the base group, so various crystal defects exist in the crystal. There are many. This defect has an inherent standing in the defect species, some of which are easily ionized and provide conductivity to the crystal.
  • a charge-compensated impurity is an impurity that forms a deep standing for receiving electrons during the forbidden band. Electrons that flow into this impurity-containing layer are quickly captured and bound by this stand. Therefore, a semiconductor layer doped with a large amount of this impurity behaves as an extremely high resistance layer.
  • the realization of high resistance 13 ⁇ 41 by such measures and the effect when applied to FETs are well known.
  • gallium arsenide-based half in this case, A 1 Ga As semiconductor crystals grown epitaxially
  • a deep acceptor layer is formed by doping oxygen to realize a high-resistance epitaxial layer
  • Patent No. 2 5 6 shows an example in which this epitaxy layer is used as a buffer layer of an FET to obtain good pinch characteristics.
  • 0 5 6 Can be referred to in No.2 Koyukisu.
  • carbon such as carbon tetrachloride is generally used as the carbon source gas.
  • Chlorine gas is generated, and this gas etches the engineered layer and lowers the crystallinity.
  • tetramethyl gallium tetraethyl gallium is generally used as the gallium source gas, but in the reaction where these crystallize as Ga, C is released at the same time, which is the epitaxial layer. Is known to be incorporated into.
  • the amount of uptake varies drastically depending on the growth rate, growth pressure, and other parameters that are the parameters of gas phase growth.
  • the C concentration should be precisely controlled by controlling the inflow of C precursor to the reactor as with other doping materials.
  • compensation impurities are those that trap and immobilize electrons in the original normal state, so that the diffusion of compensation impurities in the vicinity of the channel layer also affects the channel electron travel itself related to F ⁇ ⁇ operation. Effect. The effect appears as a waveform disturbance that is not desirable for F ⁇ ⁇ , such as the occurrence of kinks in the 1-5 characteristic. Disclosure of the invention
  • the present invention provides the following (1) to (12).
  • Nitride-based epitaxial substrate in which a nitride-based 3-5 group semi-epitaxial crystal containing Ga is provided between the base substrate and the operation layer, and the nitride-based 3 — Group 5 Semi-Epitaxial crystals are 0
  • joy including 110
  • a first buffer layer that includes Ga or A 1 and a high-resistance crystal layer that is added in a period ⁇ to the same period as Ga and to which a compensation impurity element having a small atomic number is added;
  • a high-epitaxial US crystal layer that is provided between the high-resistance crystal layer and the operation layer and contains a small amount of acceptor or impurity that can be added or depleted.
  • FIG. 1 is a schematic structural diagram showing an embodiment of the present invention.
  • Figure 2 is an installation diagram of the growth equipment for MOVPE.
  • FIG. 3 shows a schematic structure of G a N—HEMT obtained in Example 2.
  • Figure 4 shows the current-voltage characteristics of the GaN-HEMT sample (d) obtained in Example 2 when a DC voltage is applied.
  • FIG. 5 shows the current-voltage characteristics of the GaN-HEMT sample (e) obtained in Example 2 when a DC voltage is applied.
  • FIG. 6 shows the current-voltage characteristics of the GaN sample (f) obtained in Example 2 when a DC voltage is applied.
  • FIG. 1 is a schematic layer structure diagram for explaining a GaN-type epitaxial substrate according to an embodiment of the present invention.
  • the FET epitaxial substrate 10 has a layer structure in which a nitride-based group 3-5 semi-epitaxial crystal containing Ga is provided on a base substrate 1, and an operation layer is provided thereon. Specifically, on the base substrate 1, the A 1N first buffer layer 2 doped with Mn, the A 1 Ga N second buffer layer 3 doped with Mn, and the ud—G a N high «Epitaxial crystal layer 4 in this order Are stacked.
  • the nitride-based Group 3-5 Group semiconductor epitaxial layer 14 containing Ga contains A1N first buffer layer 2, second buffer layer 3, and high-purity epoxy layer 14 Yoshiaki layer 4. Further, a ud-AlGaN layer 5 is laminated on the high-pitaxial crystal layer 4 as a deposited layer.
  • the base substrate is made of, for example, sapphire single crystal, SiC, or silicon single crystal.
  • the underlying substrate is usually half-threaded, conductive, preferably semi- »1 'raw. Since the substrate has few defects necessary for crystal growth, it can be used.
  • First buffer layer
  • the first buffer layer contains Ga or A1, preferably A1N, GaN, more preferably A1N.
  • the first collision layer includes a high crystal layer.
  • Mn is doped in the A 1 N first buffer layer 2.
  • the A 1 N first buffer layer 2 becomes a Takatsuki carrying Yoshiaki layer.
  • Mn is an example of a compensation impurity element that is doped to make the buffer layer a high-resistance crystal layer, and the compensation impurity element is not limited to Mn.
  • the compensating impurity element may be an element having the same period as Ga in the periodic table and a small atomic number. For example, V, Cr, or Fe may be used instead of Mn.
  • Compensation impurity doping is usually 1E10 cm— 3 or more, preferably 1E13 cm— 3 or more, more preferably 1 E 15 cm— 3 or more, usually 5E 20 cm— 3 cm— 3 or less, preferably 1 E 20 cm- 3 or less, more preferably 1 E 19 cm- 3 or less.
  • both the A 1 N H layer 2 and the A 1 G N N second buffer layer 3 are doped with Mn, and both layers are high resistance layers.
  • the buffer layer 2 may be simply a high resistance layer.
  • the first buffer layer has a + thickness of usually 50 A to 200 OA, and preferably 10 OA or more, more preferably 20 OA or more, preferably 100 0 OA or less from the viewpoint of the balance between productivity and effect. It is.
  • the second buffer layer comprises Ga or A1, preferably comprising AlxGai one X N. ⁇ usually satisfies 0 ⁇ 0.2, preferably 0 ⁇ 0.1, more preferably 0 ⁇ 0.2.
  • the A 1 GaN second buffer layer 3 is doped with M n as in the case of the A 1 N first buffer layer 2.
  • the compensation impurity element of the second buffer layer may be an element having the same period as Ga in the period 3 ⁇ 4 and having a small atomic number, for example, V, Cr, Mn, Fe, preferably Mn.
  • Compensating impurity de one pin Ngufuji is usually 1 E 10 c mf 3 or more, preferably 1E13 C m-3 or more, more preferably Ari in 1 £ 15 Ji 111- 3 or more, typically 5E20 cm- 3 crrf 3 below , preferably 1 E 20 cm- 3 hereinafter, and more preferably 1E19 cm- 3 or less.
  • the Al GaN second buffer layer 3 has a thickness of preferably 5000A or more, more preferably 10000A or more, most preferably 15000A or more, and usually 50000A or less.
  • a 1N first buffer layer 2 and A 1 GaN second buffer layer 3 are high resistance crystal layers, so that the current for FET operation is 1 It can be effectively blocked.
  • High purity Epitakisha Yoshiaki layer The high-fidelity epitaxial crystal layer is provided between the high male crystal layer and the working layer. Further, the highly crystalline crystal layer contains a trace amount of impurities that are not added or can be depleted.
  • the ud—G a N high-fidelity epitaxial crystal layer 4 that satisfies the above conditions allows 2DEG generated in the ud—A 1 GaN layer 5 to flow smoothly between the source and the drain. Is provided.
  • the high purity Epitakisha H Yoshiaki layer has a thickness of preferably 200 A or more, more preferably 500 A or more, most preferably 200 OA or more, and usually 30000 A or less.
  • the high-epitaxial crystal layer has a half-value width of the XRD rocking curve from the (0004) plane that is typically 3000 seconds or less.
  • the operation layer includes, for example, ud—Al GaN.
  • the thickness of the operating layer may be set so that the desired pinch-off voltage depth and gm characteristics are obtained. If it is too thick, the effect of lattice mismatching with the high-epitaxial crystal layer will increase and the crystal will deteriorate, and if it becomes thin, the gate breakdown voltage will deteriorate. Therefore, it is preferably 5 OA or more, more preferably 10 OA. More preferably, it is 20 OA or more, preferably 800 A or less, more preferably 600 A or less, and still more preferably 400 A or less. Epitaxyano! ⁇ Manufacturing method
  • the FET epitaxial substrate of the present invention may be manufactured by a method of stacking epitaxial crystals using, for example, the MOVPE method, MBE method, hydride gas layer growth method, or the like.
  • Figure 2 is a schematic diagram of the growth equipment for MOVPE. In the equipment of Fig. 2, the high-pressure gas cylinder 11
  • the carrier gas in 8 passes through [decrease] ⁇ 119, and the flow rate is controlled by a mass flow controller (MFC) 101, and is introduced into a container 103 controlled in a desired manner in town 102, Bubbling in the Group 3 material in container 103.
  • MFC mass flow controller
  • the gap of the container 103 is filled with steam 3 materials determined by the temperature of the thermostatic layer 102, and an amount of 3 gases corresponding to the steam and carrier gas flow rate is introduced into the reactor 107.
  • the flow rate of the Group 3 raw material controlled in this way is usually in the range of 10E-3 to 10E-5 molZ min.
  • the materials include alkyl galliums such as trimethyl gallium (TMG) and trityl gallium (TEG), and alkyl aluminums such as trimethyl aluminum (TMA) and trityl aluminum (TEA). These may be used in a job or mixed so as to obtain a desired fiber.
  • TMG trimethyl gallium
  • TAG trimethyl gallium
  • TAG trimethyl gallium
  • TAA trimethyl aluminum
  • TEA trityl aluminum
  • a commercially available product for MOVPE may be used as a raw material.
  • the Group 5 raw material is filled in a high-pressure gas cylinder 104, depressurized by a pressure reducing valve 105, then controlled in flow rate by an MFC 106, and introduced into the reactor 107.
  • the amount of 5 materials introduced is usually 50 to 400 times that of 3 materials gas.
  • the fee is, for example, an ammonia.
  • the monmonia is sold at the high price necessary for crystal growth, so you can use it.
  • the carrier gas filled in the high pressure gas cylinder 118 is decompressed by the pressure reducing valve 119, the flow rate is controlled by the MFC 100, and then introduced into the reactor 107.
  • the carrier gas flow is usually in the range of 10 SLM to 200 SLM.
  • a substrate holder 110 made of graphite that supports the base substrate 1 is installed in the reaction furnace 107.
  • the substrate holder 110 has a rotation mechanism.
  • a f-heater (not shown) is in close proximity to the back surface, and the base substrate 1 can be heated from the back surface through the substrate holder 110.
  • the heating may be performed so that the surface temperature of the base substrate 1 is usually about 650 ° C. to about 800 ° C.
  • the heat from the surface of the base substrate 1 is usually about 950 ° C to about 115 ° C.
  • the raw material gas vapor introduced into the reaction furnace 107 is heated near the surface of the base substrate 1 and grows as crystals on the base substrate 1. Residual gas and unsuitable gas Is discharged from the exhaust port 112. By introducing various source gases into the reaction furnace 107, it is possible to grow G a N crystal, A 1 Ga N crystal, and A 1 N crystal with or without compensation impurities and Si.
  • the source of compensation impurities is, for example, a manganese compound such as biscyclopentaphenenyl manganese (EtCp2Mn). Since the high-fidelity raw materials necessary for crystal growth are sold, this can be shelved.
  • the compensation impurity raw material may be introduced into the reactor 107 in the same manner as the three bad charges.
  • Examples of the silicon raw material are disilane and monosilane. Since the high-S silicon raw materials necessary for crystal growth are sold, this can be reversed.
  • the silicon raw material may be introduced into the reactor 107 in the same manner as the Group 5 raw material.
  • the carrier gas is, for example, hydrogen gas or nitrogen gas. These can be used in battle or mixed. High-performance hydrogen gas and nitrogen gas necessary for crystal growth are sold, so this can be used.
  • the base substrate 1 is changed to a predetermined, and the Mn is doped by switching the material gas.
  • the AI GaN second buffer layer 3 is grown to a predetermined thickness.
  • the base substrate a sapphire single crystal substrate, SiC substrate, silicon single crystal substrate, or the like can be shelfd. These substrates are preferably semi-rigid, but it is not impossible to use conductive ones. These substrates can be used because they are commercially available with few defects necessary for crystal growth.
  • the introduction of the manganese source gas is stopped, and the ud—G a N high S epitaxy crystal layer 4 is grown to a predetermined thickness.
  • the source gas is switched and the ud—Al GaN layer 5 is grown to a predetermined thickness.
  • the thickness of the AIN first buffer layer 2 is usually 50 A to 2000 A, and preferably 100 A to 2000 A, more preferably 200 A to 1000 A, from the viewpoint of balance between productivity and effect.
  • a G N buffer layer having the same thickness may be used in place of the AIN first buffer layer 2.
  • the source gas is poured so that the desired composition is obtained. It is sufficient to grow in the same way.
  • the thickness of the A 1 G a N second buffer layer 3 is such that the A 1 G a N second buffer layer 3 is sufficiently high and has a ud—G a N high fig layer 1 / ⁇ crystal layer 4
  • the crystallinity should be determined so as to give good crystallinity. Crystallinity can be determined by XRD rocking curve measurement. For example, the (0002) plane can be used as the crystal plane to be measured. When this surface is measured, the half width of the peak is 300 seconds or less as a guideline for obtaining good characteristics.
  • the thickness of the A 1 GaN second buffer layer 3 depends significantly on the growth conditions, but is preferably 500 OA or more, more preferably 1000 OA, and most preferably 1500 OA or more. The upper limit is preferably 5000 OA or less.
  • the thickness of the ud-Ga N high-purity epitaxial crystal layer 4 is thin, the deep level of the compensation impurity in the A 1 G a N second buffer layer 3 will affect 2 DEG and will affect the current-voltage characteristics.
  • the thickness is preferably increased in order to cause kinks and the like, preferably 200 A or more, more preferably 500 A or more, and most preferably 2000 A or more.
  • the upper limit is usually 30000A or less.
  • the thickness of the ud—A 1 GaN layer 5 may be set so as to have a desired pinch-off voltage depth and gm characteristics. If it is too thick, the effect of lattice mismatch with the ud—GaN high H 4 crystal layer 4 will increase and the crystal will deteriorate, and if it becomes thinner, the gate breakdown voltage will deteriorate. More preferably, it is 100A to 600A, and more preferably 200A to 400A.
  • the ud-GaN epitaxial crystal layer 4 has an n-type conductivity even if it is a non-doped GaN crystal.
  • ud_AlGaN layer 5 Electrons are supplied to the channel to form a 2D EG. Therefore, an n—A 1 GaN layer grown by doping silicon or the like may be used in place of the ud—A 1 Ga N layer 5 for the purpose of adjusting the channel electron density.
  • the mobility of 2 DEG may decrease due to impurity scattering.
  • a laminated structure of ud-Al Ga NZn and A 1 GaN may be used. In this case, the total thickness of the lid—A 1 GaN layer and the n—A 1 Ga N layer may be set to the above thickness.
  • a 1 composition x should be selected in the range that does not apologize the crystallinity of iin-Ga N high purity engineered crystalline layer 4 Normally 0 ⁇ x ⁇ 0 2. Preferably 0 ⁇ x ⁇ 0.1, more preferably 0 ⁇ x ⁇ 0.05.
  • the A 1 «ratio of the A 1 G a N layer 5 is determined by its thickness, the desired 2 D E G ⁇ , the withstand voltage, etc. In other words, if the composition ratio is increased, theoretically more 2DEG is generated, so that the transistor operation can be increased and the gate breakdown voltage can be improved.
  • the layer thickness is particularly thick: ⁇ , crystal defects are likely to occur, and conversely, the gate breakdown voltage may be degraded. Absent. For this reason, it is preferably set in the range of 10% to 40%, more preferably 15% to 35%, and still more preferably 20% to 30%.
  • Each compensation impurity doping in the A 1 N first buffer layer 2 and the A 1 G a N second buffer layer 3 has a desired resistance and a naturally doped background n-type impurity of the A 1 N crystal. Concentration, that is, n-type impurities that are naturally doped. If the designed layer thickness is significant, increase the doping concentration. On the other hand, if the layer is designed to be thick with a lit layer of n-type impurities that are naturally doped, the do pink may be low.
  • compensation impurity doping is lE10-5E20 cm- 3 is preferred, more favorable Mashiku is 1E13 ⁇ : LE20 cm- 3, and more preferably 1E15 ⁇ : LE19 cm- 3.
  • the doping concentration of the ud—GaN high-purity epitaxial crystal layer 4 is set to the lower limit at which this layer can be depleted. If it is too high, the thin acceptor captures electrons in the channel and causes kinks to occur. Such MS depends on the background of the ud-GaN high-fidelity epitaxial crystal layer 4.
  • the background is high, increase the doping concentration. If the background concentration is low and the ud—Ga N high-Sepaxial crystal layer 4 is depleted without doping the acceptor, it may not be doped. Generally, it is determined within the range of 0 cm— 3 to 1 E 17 cu 3 .
  • the present invention has been described for the case of GaN-HEMT.
  • other FET structures such as MODFET, MESFET, MIS FET epitaxial substrates can be manufactured.
  • Example 1 The present invention will be described in more detail with reference to examples, but the present invention is not limited to the examples.
  • Example 1
  • the epitaxial substrate for FET having the layer structure shown in FIG. 1 was produced as follows.
  • a sapphire single crystal substrate was heated to 600 ° C, hydrogen was used as carrier gas at 60 SLM, ammonia was set at 40 SLM, and a thermostatic chamber was set at 30 ° G, TMA was flowed at 40 sccm, and the thermostatic chamber was set at 30 ° C.
  • Bisshiku Pen Pen Yugenil from the container (0 sccm for sample (a), 200 sccm for sample (b), 1000 sccm for sample (c)) and 500 A A 1 N th layer was grown. The growth rate at this time was 470 A / min.
  • the temperature of the substrate ⁇ S was raised to 1040 ° C, the TMA flow rate was set to 0 sccm, the thermostatic chamber fi3 ⁇ 43 was passed through the container set at 0 ° C, 40 sccm of TMG was flown, and then the constant temperature removal was set to 30 ° C.
  • Biscyclopen evening genyl from the container (0 sccm for sample (a), sample
  • the MnSS in the second buffer layer of the FET epitaxial substrate in the sample was determined by S IMS analysis and found to be 2E19 cm- 3 .
  • the sheet resistances of the FET epitaxial substrates of samples (a), (b), and (c) were measured.
  • the sample (a) was 434 Q / mouth
  • the sample (b) was 8000 ⁇ / mouth
  • the sample (c) was 46811 ohm / mouth.
  • a GaN-HEMT with the layer structure shown in Fig. 3 was fabricated.
  • parts corresponding to those in FIG. 1 are given the same reference numerals.
  • the sapphire single crystal substrate as the base substrate 1 is heated to 600 ° C, hydrogen is 6 OS LM as the carrier gas, ammonia is 40 S LM, and the thermostat fil is 30 ° C.
  • biscyclopentagenil (0 sccm for sankare (d), 1000 sccm for samples (e) and (f)) from a container set at 30 ° C in a thermostatic bath, and A 1 N
  • the first buffer layer 2 was grown by 500 A. The growth rate at that time was 470 A / min.
  • the substrate fig is heated to 1040 ° C and the TMA flow rate is set to 0 sccm. Then, the thermostat is set to £ S3, and TMG is supplied at 40 sccm from the container set to 0 ° C, and then the thermostat is set to 30 ° C. Then, biscyclopentagenil was flowed from the vessel (0 sccm for sample (d), 1000 sccm for samples (e) and (f)) to deposit 1050 A of GaN second buffer layer 3.
  • Biscyclopentenyl flow rate is 0 sccm and high «Epitaxial crystal layer ud—GaN high
  • the TMG flow rate was 100 s c cm ⁇ 3 ⁇ 4MU high-temperature bath.
  • TMA was flowed 33 s ccm from a container at 30 ° C, and a 25 OA ud-Al GaN layer 5 with an A1 composition of 0.25 was grown.
  • the growth rate at this time was 480 A / min.
  • the substrate was cooled to near room temperature and then taken out from the reactor. After a resist pattern was formed on the obtained sample by the photolithographic method, an isolation groove 304 was formed to a depth of 2000 A by ECR plasma dry etching using a gas. Dry etching conditions Hi ⁇ Pressure 1.5 E-2 Pa, Plasma current 400 microwatts, Applied voltage 80 V, Etching rate at this time was 9 OAZmin.
  • resist openings were formed in the shape of the source and drain electrodes by a photolithography method, and a TiZA 1ZN iZAu metal film was deposited to a thickness of 200AX1500 A / 250 A / 50 OA by vapor deposition.
  • the resist and the metal film were lifted off by immersing the sample in acetone, and then subjected to RTA treatment at 800 ° C. for 30 seconds in a nitrogen atmosphere to form a source electrode 301 and a drain electrode 303.
  • an opening in the shape of a gate electrode was formed by a photolithography method, and the opening was subjected to ashing treatment with oxygen plasma.
  • the ashing conditions were oxygen pressure 130 Pa, plasma power 100 W, and ashing time 1 minute.
  • ⁇ 1 metal film is 200 m / 1 00
  • a thickness of OA was formed by vapor deposition, and lift-off was performed in the same manner as the source electrode to form a gate electrode 302.
  • a pad electrode was formed by the same method as the gate electrode.
  • the field effect transistor evening epitaxial substrate of the present invention is suitably used for the production of FET having good characteristics.
  • FET can be produced safely and with good concentration controllability.

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)

Abstract

本発明は電界効果トランジスタ用エピタキシャル基板を提供する。電界効果トランジスタ用エピタキシャル基板は、下地基板と動作層との間に、Ｇａを含む窒化物系３−５族半導体エピタキシャル結晶が設けられ、窒化物系３−５族半導体エピタキシャル結晶は、(i)、(ii)および(iii)を含む。(i)ＧａまたはＡｌを含み、および、周期律表においてＧａと同一周期にありかつ原子番号の小さい補償不純物元素を添加された高抵抗結晶層を含む第一緩衝層、(ii)第一緩衝層の動作層側に積層されたＧａまたはＡｌを含む第二緩衝層、(iii)高抵抗結晶層と動作層との間に設けれた、無添加もしくは空乏状態を維持できる程度の微量アクセプター不純物を含有する高純度エピタキシャル結晶層。

Description

電界効果卜ランジス夕用ェピタキシャレ基板
漏分野
本発明は、 窒化物系 3— 5族半^ (本明を用いた電界効果トランジスタ （以下、 FETと称 する） 用のェピタキシャル基板に関する。 書
背景漏
窒化物系 3— 5族半導体ェピタキシャル基板を用いた電界効果トランジスタ （以下、 G aN— FETと称する） は、 GaN層をチャネル層として麵するように構成された電界 効果トランジスタであり、 赚の GaAs、 A 1 GaAs、 InGaAs、 InGaP、 Al I nG a P等のェピタキシャル半導体結晶層をチャネル層とした構造の FETに比べ て、 高い耐圧を有すること、 而燃性カ犒いこと、 構成材料の環境負荷が小さいこと等から 近年急速に注目を集めている素子である。
G a N—FETには動作層の構造から種々の形式があるが、 特に、 格子定数が異なる窒 化物半導体材料の界面近傍に誘起されるニ^電子ガス （以下、 2DEGと称する） をチ ャネルとして馬隨する形式のものは、 GaN-HEMTと呼ばれており、 上記特徴に加え て、 高周波特性に優れる、 高い電力密度を有するなどの繊を通し、 觀化が く期待 されているものである。
GaN-HEMT«, 下地基板上に電子線ェピタキシャル成長法 （以下、 MB E法と称 する） 、 有機金属細成長法 （以下、 MOVPE法と称する） などによりェピタキシャル 結晶を積層し、 これをフォトリソグラフィ一により所望のデバイス形状に加工して作られ る。 このような G aN— HEMTの構造の例としては例えば; «が参照できる。 このような GaN_HEMT用のェピ夕キシャル基板の作製のための半導体結晶の積層 方法として例えば MO VP E法を使用した場合、 単結晶サフアイャ、 単結晶シリコン力一 バイド （以下、 S i Cと称する） 、 単結晶シリコン等などの下地基板を反応炉中で加熱し、 ここに原料ガスであるトリメチルガリウム、 トリメチルアルミニウム、 アンモニア、 ドー パントガスを順次供給し、 基板上で熱 させることにより、 A1N緩衝層、 アンド一プ GaN層 （以下、 ud— GaNと称する） 、 アンドープ AlGaN (以下、 ud-Al G a Nと称する） 、 n型 A 1 G a N (以下、 n-A 1 GaNと称する） を順雄積すること により、 所定の層構造のェピタキシャル基板を得ることができる。
上に例示した層構造の場合、 2DEGはud—AlGaN層とud—GaN層の界面に 形成され、 これがチャネルとなり、 FETとして動TTる。 AlN爰衝層、 及び ud— G a N層のチャネルを含まない下層側 （以下、 ud— GaN緩衝層と称する） は、 用いられ る下地基板とチャネル形成層の格子定数差、 熱膨張係数差によるェピタキシャル成長時の ミスマッチングを籍口し、 欠陥の少ないチャネル層を形成するために導入されている。 上 述の単結晶サフアイャ、 S iC、 単結晶シリコン等の下地基板はいずれも GaN結晶との 間に大きな格子定難と熱膨張率差を有するため、 これらの基板を用いた FETの作製に おいては、 ud— GaN緩衝層が十分な緩翻果を奏するようにするため、 厚く （通常 1 〃m以上） 成長するのが一般的である。 このような緩衝層については、 例えば、 「3¾¾ ィ匕物半 #f本」 、 赤崎勇編著、 倍風舘 (1999) pi 57が参照できる。
以下では一般的議論とするため、 「3¾¾化物半 本」 、 赤崎勇 ϋ¾、 倍風舘 (199 9) ρ 157、 ρ291における A 1 N緩衝層の役割を有する層を第一緩衝層、 ud-G a N緩衝層の役割を有する層を第二緩衝層と呼ぶことにする。 G a N—HEMTの動作に おいては、 ソース電極から された電流は、 チャネル部のみを通ってドレイン電極に流 入するのが 想であり、 第"^爰衝層、 第二緩衝層に電流が流れるのは好ましくない。 もし 仮に第一爱衝層、 第二緩衝層に電流が'流れた 、 ゲ一卜電極に電圧を印加することによ りチャネルを電気的に空乏化させても、 ソ一ス電極とドレイン電極間に流れる電流は完全 には遮断されない。 これによりピンチオフ特性の 匕、 ドレインリークの増加などの問題 がおこる。 また、 この不要な電流成分は 2 D E Gとは異なる低い移動度をもっため、 高周 波電圧でゲート電極を する場合には周波数分散などの悪影響をおよぼす。 さらにまた、 これらの好ましくなレ^要な電流は隣接する他の軒へも流入し、 隣接^?の閾値電圧を 変動させるなどの干渉を引き起こす。
F E Tに生じる上述した種々の問題を避けるには、 第 ~ 衝層、 第二緩衝層あるいはそ の一部を,嫌する、 すなわちチャネル電流の大きさに比較して影響を無視しうるほどの電 流しか流れないほどに高抵抗化することが 効である。 この部分に高抵抗な層が形成さる と、 ソース電極から流入した電子はこの層に遮られ、 それより下部には染み出さないため、 F E Tは容易にピンチオフできる。 また、 一般に窒化物 3— 5族単結晶は化学的、 物理的 安定性が極めて高く、 基板に達するほど深い^?分離加工が極めて困難なのであるが、 こ のように高抵抗層を導入した場合、 高®ΐ層までの深さについてのみ素子分離加工を実施 しさえすれば、 隣接素子への干渉を容易に防止できることにもなる。
しかしながら、 高抵抗な窒化物 3— 5族単結晶をェピタキシャル成長するのは容易なこ とではない。 一般的条件でェピタキシャル成長した窒化物 3— 5族単結晶は、 たとえ古爐 に不純物添加をしていなくても η型の高レ f云導性を示しやすい。 この理由として、 窒化物 3 _ 5族単結晶が比較的高温で成長されるため、 結晶中から解離圧の高い窒素原子力職脱 しゃすく、 その空孔が自由電子を発生するためであるとする解釈や、 気相成長法において は大気中より容易に混入する不純物である酸素の混入により窒化物 3 - 5族単結晶で浅い ドナ一準位をもち、 容易に自由電子を発生し 2 n型の伝導性を与えるためとする解釈など がある。 G a N結晶が示す n型伝導性の原因については、 例えば、 Chris G. Van de Wal le, Catherine Stampf l, J. Crystal Growth 189/190 (1998) 505-510が、参照できる。
また、 結晶の積層構造に起因する理由もある。 すなわち、 上述のとおり窒化物 3— 5族 単結晶は下地基 との間に大きな格子定難を有するため、 結晶中には種々の結晶欠陥 が多数 る。 この欠陥は欠陥種に固有の 立を有し、 その中のあるものは容易にィォ ン化し、 結晶に導電性をもたらす。
ェピタキシャル結晶半謝本を高抵抗化する方策のひとつとして、 結晶中へ電荷補償型不 純物を導入する方法がある。 電荷補償型不純物とは、 禁制帯中に電子を受 る深い 立 を形成する不純物のことである。 この不純物を含む層に流れ込んだ電子は、 速やかにこの 立に捕獲され束縛される。 したがって、 この不純物を多量にドーピングした半導体層は 極めて抵抗の高い層として振舞う。 このような方策による高抵1¾1の実現と、 F E Tに適 用した場合の効果については周知であり、 例えば砒化ガリウム系半 (本では、 ェピタキシ ャル成長された A 1 G a A s半導体結晶中に、酸素をドーピングすることにより深いァク セプタ 立を形成し、 高抵抗のェピタキシャル層を実現した例が、 Sasaj ima Y. , Fukuhara N.， Hata M.， Maeda T.， Okushi, H. , Power Semiconductor Materi ls and Devices Symposium, 425-430 (1997)で参照できる。 また、 このェピタキシャル層を F E Tの緩衝層に删して 良好なピンチ才フ特性を得た例が特許第 2 5 6 0 5 6 2号公幸艮で参照できる。
このような方策は窒化ガリゥム系半 本でも有効であると期待でき、 すでに種々の検討 がなされ報告されている。 例えば、 D. S. Katzer, D. F. Storm, S. C. Binari, J. A.
Roussos, B. V. Shanabrook, J. Crystal Growth 251 (2003) 48卜 486.では、 MB E法で G a N結晶にベリリウム （B e ) をド一プした緩衝層を用いた G a N— ΗΈΜΤが報告されて る。 これによれば、 G a N層はベリリウムをド一プすることにより横方向のリーク電流 が 3桁も低減され、 この層を緩衝層にもちいた F E Tではピンチオフ特性が著しく向上し たことが報告されている。
また、 L B. Webb, H. Tang, S. Rol fe, J. A. Bardwel l, Appl. Phys. Lett. , 75 (1999) 953.では、 MB Eで G a N結晶に炭素 (C) をドーピングした緩衝層の上に A 1 G a N/ G a Nのへテロ構造をェピタキシャル成長した例が報告されている。 これによれば、 炭素 をドービングすることにより抵抗率 1 06 Ω cmと極めて高抵抗な G a N緩衝層が得られ、 その上に積層された A 1 G a N/G a Nヘテロ構造に誘起された 2 D E G【雄動度 1 2 0 0 c mW/Sと良好な特性が得られたと報告されている。
これらの報告によれば、 これらの不純物を G a N層にドーピングし、 F ETに删した ±易合、 F E Tの特性改善には一定の効果が期待できるとされている。
しかし、 上述した «謹にあっては、 以下のような 上の問題を有している。 ベリ リウムはきわめて強い毒性を有することが知られており、 安全性及 境への負荷がきわ ' めて大きく、 への讓は必ずしも現実的ではない。 そして、 炭素は窒化ガリウム結晶 を構成するガリウム原子 （以下 G aとする） 、 窒素原子 （以下 Nとする） よりも著しく原 子半径が大きく （G a ; 0. 7 6 A、 N ; 1. 5 7 A, C； 2. 4 6 A) 、 高翻こ結晶 中にドーピングすると結晶の格子間隔を乱し、 結晶性を謝匕させる。
また、 MOVP E法では、 炭素の原料ガスとして一般に四:^匕炭 四塩化炭素などが 用いられるが、 これらは^?内に難や纏を有するため、 反応炉に導入されると魏ガ スゃ塩素ガスを発生し、 このガスが工ピタキシャル層をエッチングして結晶性を低下させ る。 また、 G a N結晶の成長では、 ガリウム原料ガスとしてテトラメチルガリウムゃテト ラエチルガリウムが一般に用いられるが、 これらが G aとして結晶化する反応では、 同時 に Cを放出し、 これがェピタキシャル層に取り込まれることが知られている。 この取り込 み量は気層成長のパラメ一ターである成長速度、 成長圧力等により纖に変化する。 すな わち M〇 VP E法において C濃度は他のドーピング材料の様に反応炉への C前駆体の流入 量制御のみで精度良くコントロールすることが ϋしい。
また、 上記のような製造上の問題点を回避して製造できたとしても、 補償不純物が層中 に すると F ET特性に別の不具合をもたらす場合がある。 すなわち、 補償不純物とは 本来の正常状態において電子を捕獲し不動化するものであるため、 補償不純物がチャネル 層近傍に拡散することにより、 F Ε Τ動作にかかわるチャネル電子の走行そのものへも影 響を及ぼす。 その影響は 1—5特性でのキンク 4 0 0の発生など、 F Ε Τにとつて好まし くない波形の乱れとなって現れる。 発明の開示
本発明の目的は、 漏における上述の問題点を解決することができる電界効果 hラ ンジスタ用ェピ夕キシャル基板を提供することにある。 .
本発明者らは、 上記課題を解決するため検討した結果、 本発明を するに至った。 本発明は、 次の （1) 〜 （12) を提供する。
(1) 下地基板と動作層との間に、 G aを含む窒化物系 3— 5族半 本ェピタキシャル 結晶が設けられてなる電界効果トランジス夕用ェピタキシャル基板であって、 窒化物系 3— 5族半 本ェピタキシャル結晶は、 0)、 （11)ぉょび(110を含む。
(i)Gaまたは A 1を含み、 および、 周期歸において G aと同一周期にありかつ原 子番号の小さい補償不純物元素を添加された高抵抗結晶層を含む第一緩衝層、
(ii)第 爱衝層の動作層擦こ積層された G aまたは A 1を含む第二緩衝層、
(i i i)高抵抗結晶層と動作層との間に設けれた、 無添加もしくは空乏状態を纖でき る程度の微量ァクセプタ一不純物を含有する高纖ェピタキシャリ US晶層。
(2) 第^!爱衝層に含まれる補償不純物が V、 Cr、 Mnおよび Feからなる群より選 ばれる （1) 記載の基板。 '
(3) 第一緩衝層に含まれる補償不純物が Mnである （2) 記載の基板。
( 4 ) 第一緩衝層に含まれる補償不純物 «が 1E10 c m— 3〜 1 E 20 c Hi—3である (1) 〜 （3) いずれか記載の基板。
(5) 第一緩衝層が A 1Nもしくは GaNからなる （1) 〜 （4) いずれか記載の基板。
( 6 ) 第^!爱衝層が A 1 Nからなる （ 5 ) 記載の基板。
(7) 第二緩衝層が AlxGat— XN (0≤x≤0. 2) からなる （1) 〜 （6) いずれ か記載の基板。
(8) 第二緩衝層の厚さが 5000A以上である （1) 〜 （7) いずれか記載の基板。 (9) 高純度ェピタキシャル結晶層に含まれるァクセプター不純物が Mg， Mnおよび Znからなる群より選ばれる （1) 〜 （8) いずれか記載の基板。
(10) 高¾¾ェピタキシャル結晶層の厚さが 20 OA以上である （1) 〜 （9) いず れか記載の基板。
(11) 高献ェピタキシ 晶層の （0004) 面からの XRDロッキングカーブ の半値幅が 3000秒以下である （1) 〜 （10) いずれか記載の基板。
(12) 前記 (1) 〜 （11) いずれか記載の基板を用いて得られる電界効果トランジ スタ。 図面の簡単な説明
図 1は、 本発明の実施形態を示す模式的構造図である。
図 2は、 MOVPE用成長装置の据贿図である。
図 3は、 実施例 2で得られた G a N—HEMTの模式的構造を示す。
図 4は、 実施例 2で得られた GaN— HEMTサンプル （d) の DC電圧印加時の電流一 電圧特性を示す。
図 5は、 実施例 2で得られた GaN— HEMTサンプル （e) の DC電圧印加時の電流一 電圧特性を示す。
図 6は、 実施例 2で得られた GaN—ΗΕΜΤサンプル （f) の DC電圧印加時の電流一 電圧特性を示す。 符号の説明
1 下地基板
2 A 1N第一緩衝層
3 A 1 GaN第二緩衝層
4 ud-Ga N高 S工ピタキシャ 14吉晶層 5 ud - Al GaN層
10 FET用ェピタキシャル基板
100、 101、 106 マスフローコントローラ
102
103
104, 118 高圧ガスボンベ
105、 119 減膀
107 反応炉
108 抵脑醒
110 基板ホルダ
112 排気口
301 ソース電極
302 ゲ一ト電極
303 ドレイン電極
304 軒分離溝
400 キンク 発明を実施するための最良の形態
FET用ェピタキシャ
図面を参照して本発明を説明する。 図 1は、 本発明の実施形態である GaN— ΗΕΜΤ 用ェピタキシャル基板を説明するための模式的層構造図である。
FET用ェピタキシャル基板 10は、 下地基板 1の上に、 Gaを含む窒化物系 3— 5族 半 本ェピタキシャル結晶、 その上に動作層が設けられている層構造を有している。 詳細 には、 下地基板 1の上に、 Mnがド一プされた A 1N第一緩衝層 2、 Mnがド一プされた A 1 Ga N第二緩衝層 3、 及び u d— G a N高 «ェピタキシャル結晶層 4がこの順 積層されている。 G aを含む窒化物系 3— 5族半導体ェピタキシャリ 14吉晶は、 A1N第一 緩衝層 2、 第二緩衝層 3、 高純度ェピタキシャリ 14吉晶層 4を含む。 また、 高 «ェピタキ シャリレ結晶層 4の上には、 ud— AlGaN層 5が 作層として積層されている。 以下、 各層について説明する。 下地某板
下地基板は、 例えば、 サフアイャ単結晶、 S i C、 シリコン単結晶からなる。 下地基板 は、 通常、 半糸觸性、 導電性、 好ましくは半 »1'生である。 結晶成長に必要な欠陥が少な い基板カ されているのでこれを使用すればよい。 第一緩衝層
第一緩衝層は、 Ga又は A1を含み、 好ましくは A1N、 GaN、 より好ましくは A 1 Nを含む。 また、 第一爱衝層は、 高抵 ^晶層を含む。
図 1では、 A 1 N第一緩衝層 2には Mnがド一プされている。 これにより、 A 1 N第一 緩衝層 2は、 高氐搬吉晶層となる。 Mnは、 緩衝層を高抵抗結晶層とするためにド一プす る補償不純物元素の一例であり、 補償不純物元素は Mnに限定されない。 補償不純物元素 は、 周期律表において G aと同一周期にあり、 且つ原子番号の小さい元素であればよい。 例えば、 Mnに代えて、 V、 Cr、 Feであってもよい。 補償不純物ドーピング蕭は、 通常 1E10 cm—3以上、 好ましくは 1E13 cm— 3以上、 より好ましくは 1 E 15 cm—3 以上であり、 通常 5E 20 cm—3 cm—3以下、 好ましくは 1 E 20 cm—3以下、 より好まし くは 1 E 19 c m— 3以下である。 本実施形態では、 A 1 N第 H衝層 2、 A 1 G a N第二 緩衝層 3の両方に Mnをドープして両層を高抵 ί¾吉晶層としているが、 A 1 N第一緩衝層 2を高抵 晶層とするだけでもよい。 第一緩衝層は、 +厚みが、 通常 50A〜200 OAであり、 生産性と効果のバランスの観 点から、 好ましくは 10 OA以上、 より好ましくは 20 OA以上であり、 好ましくは 10 0 OA以下である。
このように、 A 1N第一緩衝層 2を高抵抗結晶層とすることにより、 FET動作のため の電流が ¾作層]^ こ流れるのを有効に ia することができる。 第二緩衝層
第二緩衝層は、 Ga又は A1を含み、 好ましくは AlxGai一 XNを含む。 χは通常、 0≤χ≤0. 2、 好ましくは 0≤χ≤0. 1、 より好ましくは 0≤χ≤0. 2を満足する。 図 1では、 A 1 Ga N第二緩衝層 3には、 A 1 N第一緩衝層 2と同様に、 M nがド一プ されている。 これにより A I GaN第二緩衝層 3は高抵搬吉晶層となる。 第二緩衝層の補 償不純物元素は、 周期^ ¾において G aと同一周期にあり、 且つ原子番号の小さい元素で あればよく、 例えば、 V、 Cr、 Mn、 Fe、 好ましくは Mnである。 補償不純物ド一ピ ング藤は、 通常 1 E 10 c mf3以上、 好ましくは 1E13 C m—3以上、 より好ましくは 1£15じ111-3以上でぁり、 通常 5E20 cm— 3crrf3以下、 好ましくは 1 E 20 cm— 3以 下、 より好ましくは 1E19 cm—3以下である。 Al GaN第二緩衝層 3は、 厚みが、 好 ましくは 5000A以上、 より好ましくは 10000Aより厚く、 もっとも好ましくは 1 5000A以上であり、 通常 50000A以下である。
本実施形態のように、 A 1N第一緩衝層 2、 A 1 GaN第二緩衝層 3を高抵抗結晶層と することにより、 FET動作のための電流が 1力作層]^ Uこ流れるのを有効に阻止すること ができる。 高純度ェピタキシャ 吉晶層 高繊ェピタキシャル結晶層は、 高抵雄晶層と動作層との間に設けられる。 また、 高«ェピタキシャル結晶層は、 無添加もしくは空乏状態を できる程度の微量ァクセプ 夕不純物を含有する。
図 1では、 前記を満足する u d— G a N高繊ェピタキシャル結晶層 4が、 u d— A 1 GaN層 5で発生する 2DEGを円滑にソース一ドレイン間に流すことができるようにす るために設けられている。
高純度ェピタキシャ H吉晶層は、 厚みが、 好ましくは 200 A以上、 より好ましくは 5 00A以上、 もっとも好ましくは 200 OA以上であり、 通常、 30000A以下である。 また、 高續ェピタキシャル結晶層は、 (0004) 面からの XRDロッキングカーブ の半値幅が、 通常、 3000秒以下である 動作層
動作層は、 例えば、 ud— Al GaNを含む。 動作層の厚みは、 所望のピンチオフ電圧 深さ、 gm特性となるように設定すればよい。 あまり厚くすると高 «ェピタキシャル結 晶層との格子ミスマッチングの影響が大きくなり結晶が劣化し、 薄くするとゲ一ト耐圧が 劣化する弊害があるため、 好ましくは 5 OA以上、 より好ましくは 10 OA以上、 さらに 好ましくは 20 OA以上であり、 好ましくは 800 A以下、 より好ましくは 600A以下、 さらに好ましくは 400A以下である。 ェピタキシヤノ!^の製 法
本発明の FET用ェピタキシャル基板は、 例えば、 MOVPE法、 MBE法、 ハイドラ ィド気層成長法などを用いてェピタキシャル結晶を積層する方法により製造すればよい。 図 2は、 MOVPE用成長装置の謹図である。 図 2の装置では、 高圧ガスボンベ 11
8内のキャリアガスは、 減]^ 119を通り、 マスフ口一コントローラ （MFC) 101 により流量制御され、 街 102で所望の?渡に制御された容器 103内に導入され、 容器 103内の 3族原料中でバブリングされる。 ノ ブリングにより、 容器 103の空隙は 恒温層 102の髓で定まる蒸 mの 3觸料で満たされ 蒸赃とキヤリァガス流量に 応じた量の 3 料ガスが反応炉 107に導入される。
このようにして制御される 3族原料の流量は、 通常、 10E— 3〜10E— 5mo lZ mi nの範囲である。 3觸料としては、 例えば、 トリメチルガリウム （TMG) 、 トリ ェチルガリウム （TEG) などのアルキルガリウム、 トリメチルアルミニウム （TMA) 、 トリェチルアルミニウム (TEA) などのアルキルアルミニウムである。 これらは、 所望 の繊となるよう職又は混合して用いればよい。 原料として、 MOVPE用の市販品を 用いればよい。
5族原料は、 高圧ガスボンベ 104に充填されており、 減圧弁 105で減圧され、 次い で MFC 106で流量制御され、 反応炉 107内に導入される。 5廳料の導入量は、 通 常、 3颜料ガスの 50倍から 400倍である。 5觸料は、 例えば、 ァンモニァである。 ァンモニァは、 結晶成長に必要な高! ^のものカ沛販されているのでこれを使用すればよ い。
また、 高圧ガスボンベ 118に充填されているキヤリァガスは、 減圧弁 119で減圧さ れ、 MFC100で流量制御されて反応炉 107にも導入される。 キヤリァガスの流量は、 通常、 10SLM〜200 SLMの範囲である。
反応炉 107内には、 下地基板 1をィ するグラフアイト製の基板ホルダ 110が設置 されている。 基板ホルダ 110は回転機構を有する。 また、 背面に《f氐抛卩熱機 （図示せ ず） が近接されており、 基板ホルダ 110を通して下地基板 1を背面より加熱できる。 A
1 N緩衝層の成長の場合、 加熱は、 下地基板 1の表面温度が通常約 650°C〜約 800°C になるように行えばよい。 また、 G a N緩衝層下部及び G a Nチャネル層、 Al GaNシ ョットキ一層の成長の場合、 カロ熱は、 下地基板 1の表面? Sが通常約 950°C〜約 115
0°Cになるように行えばよい。 反応炉 107中に導入された原料ガス蒸気は、 下地基板 1 の表面近傍で熱 され、 下地基板 1上に結晶として成長する。 残渣ガス及び未適ガス は排気口 112から排出される。 反応炉 107内に種々の原料ガスを導入することにより、 補償不純物や S iがドーピングされた/されない G a N結晶、 A 1 G aN結晶、 A 1 N結' 晶を成長できる。
補償不純物の原料は、 例えば、 ビスシクロペン夕ジェニルマンガン （E tCp2Mn) のようなマンガン化合物である。 結晶成長に必要な高繊の原料カ沛販されているのでこ れを棚すればよい。 補償不純物の原料は、 3悪料と同様の手法で反応炉 107内に導 入すればよい。
シリコン原料は、 例えば、 ジシラン、 モノシランである。 結晶成長に必要な高 Sのシ リコン原料カ沛販されているのでこれを翻すればよい。 シリコン原料は、 5族原料と同 様の手法で反応炉 107内に導入すればよい。
キャリアガスは、 例えば、 水素ガス、 窒素ガスである。 これらは戦あるいは混合して 用いればよい。 結晶成長に必要な高績の水素ガス、 窒素ガスカ沛販されているのでこれ を使用すればよい。 次に、 MOVPE法で成長した FET用 Mnド一プ窒化物結晶を有する、 図 1に示す層 構造の G a N—HEMTの作製 ί列を、 図 2を参照して説明する。
洗浄した下地基板 1の上に Mnドープした A 1 N第一緩衝層 2を所定の厚みに成長した 後、 下地基板 1の を所定の に変更し、 3廳料ガスを切り替えて Mnがドープさ れた A I GaN第二緩衝層 3を所定の厚さに成長する。 下地基板 1としては、 サフアイャ 単結晶基板、 S i C基板、 シリコン単結晶基板などが棚できる。 これら基板は半賺性 のものが好ましいが、 導電性のものも使用できなくはない。 これら基板は結晶成長に必要 な欠陥が少ないものが市販されているのでこれらを使用できる。 次いでマンガン原料ガス 導入を停止し、 ud— G a N高 Sェピタキシャル結晶層 4を所定の厚さに成長する。 次 レで原料ガスを切り替えて、 ud— Al GaN層 5を所定の厚みで成長する。 このように して図 1に示す構造の F E T用ェピタキシャル基板 10が得られる。 A I N第一緩衝層 2の厚みは、 通常、 50A〜2000 Aであり、 生産性と効果のバラ ンスの観点から、 好ましくは 100 A〜2000 A、 より好ましくは 200A〜1000 Aである。 A I N第一緩衝層 2の代わりに同様の厚みを有する G a N緩衝層を用いてもよ レ この齢は所望の組成になるように原料ガスを麵し、 そ: は A I N第二緩衝層 2と同様の手法で成長すればよい。
A 1 G a N第二緩衝層 3の厚みは、 A 1 G a N第二緩衝層 3が十分高 ί氐抗でかつ、 その 上の u d— G a N高 figェピタキシャ 1/ ^晶層 4に良好な結晶性を与えられるよう決定す ればよい。 結晶性の判定は XRDのロッキングカーブ測定でおこなうことができる。 測定 対象とする結晶面としては例えば（0002) 面が使用できる。 この面を測定した場合、 良好な特性が得られる目安としてはピークの半値幅が 300秒以下である。 A 1 GaN第 二緩衝層 3の厚みは、 成長条件に著しく依存するが、 好ましくは 500 OA以上、 より好 ましくは 1000 OAより厚く、 もっとも好ましくは 1500 OA以上である。 上限は、 好ましくは 5000 OA以下である。
ud-Ga N高純度ェピタキシャル結晶層 4の厚みは、 薄いと A 1 G a N第二緩衝層 3 の補償不純物が形^ Tる深い準位が 2 D E Gをへ影響を与え電流電圧特性にキンクなどを 生じさせるため、 厚くすることが好ましく、 好ましくは 200 A以上、 より好ましく〖ま 5 00A以上、 もっとも好ましくは 2000A以上である。 上限は、 通常、 30000A以 下である。
u d— A 1 G aN層 5の厚みは、 所望のピンチオフ電圧深さ、 gm特性となるように設 ればよい。 あまり厚くすると ud— GaN高 «ェピタキシャリ H吉晶層 4との格子ミ スマッチングの影響が大きくなり結晶が劣化し、 薄くするとゲート耐圧が劣化する弊害が あるため、 好ましくは 50 A〜800 A、 より好ましくは 100A〜600A、 さらに好 ましくは 200A〜400 Aである。
ud— GaN髙纖ェピタキシャル結晶層 4は、 前述のとおり、 ノンドープの GaN結 晶であっても n型の電導 1生を有している。 ud_AlGaN層 5も、 同様であり、 この層 の電子がチャネルに供給され 2D EGが形成される。 したがって、 チャネルの電子 «を 調整する目的で、 u d— A 1 G a N層 5の代わりにシリコンなどをドープし成長した n— A 1 GaN層を用いてもよい。 しかし、 n_Al GaN層を用いる場合、 不純物散乱によ り 2 D E Gの移動度が低下する可能性がある。 これを避けるため、 ud-Al Ga NZn 一 A 1 GaNの積層構造としてもよい。 この場合は、 lid— A 1 GaN層と n— A 1 Ga N層の合計が上述の厚みとなるように設定すればよい。
A 1 x G a N第二緩衝層 3の A 1組成 xは、 iin-Ga N高純度工ピタキシャル結晶 層 4の結晶性を謝匕させない範囲で選択すればよぐ 通常、 0≤x≤0. 2、 好ましくは 0≤x≤0. 1、 より好ましくは 0≤x≤0. 05である。
u d— A 1 G a N層 5の A 1 «比は、 その厚さ、 所望する 2 D E G髓、 ゲ一卜耐圧 などから決定される。 すなわち、 組成比を大きくすれば、 理論的上はより多くの 2DEG が発生するためトランジスタ動作を大電流化でき、 またゲート耐圧も向上する。 、 一方、 ud-Ga N高純度ェピタキシャリレ結晶層 4との格子定数差が、大きくなるため、 特に層厚 が厚い:^に結晶欠陥が発生しやすくなり、 逆ににゲート耐圧の劣化を招きかねない。 こ のため、 10%〜40%の範囲で設^ Tることが好ましく、 より好ましくは 15%〜3 5%であり、 さらに好ましくは 20%〜 30%である。
A 1 N第一緩衝層 2及び A 1 G a N第二緩衝層 3中の各補償不純物ド一ビング は、 所望の抵抗値と A 1 N結晶の自然ド一プされたバックグラウンド n型不純物濃度、 すなわ ち自然ド一プされた n型不純物 力稿ぐ 設計した層の厚みが著い場合はドーピング濃 度を高くする。 逆に自然ド一プされた n型不純物の litカ牴く、 層を厚く設計した場合、 ドーピンク l itは低くてもよい。 これらの点と補償不純物の GaNェピタキシャリ 吉晶中 への固溶限界があること、 及び極端に高?艇にすれば結晶性を謝匕させる懸念があること などから、 補償不純物ドーピング は lE10〜5E20 c m— 3が好ましいが、 より好 ましくは 1E13〜： LE20 cm—3であり、 さらに好ましくは 1E15〜： LE19 cm—3 である。 u d—G aN高純度ェピタキシャル結晶層 4のァクセプ夕一のドーピング濃度は、 この 層が空乏化できる下限の厳とする。 高すぎると細のァクセプ夕一がチャネルの電子を も捕獲し、 キンクの発生などを弓 起こす。 このような MSは ud— GaN高繊ェピタ キシャル結晶層 4のバックグラウンド髓に依存する。 バックグラウンド?離が高ければ ドーピング濃度を高くする。 バックグラウンド濃度が低く、 ァクセプターをドーピングし なくとも ud— Ga N高 £Sェピタキシャル結晶層 4が空乏化する場合はドーピングしな くともよい。 一般的には 0 cm— 3〜1 E 17 cu 3の範囲で決定する。
以上、 本発明を GaN— HEMTの例の場合についてを説明したが、 ud— GaN高純 度ェピタキシャル結晶層 4より上部の構造を変えることにより、 その他の F E T構造であ る MODFET、 MESFET、 M I S FET用ェピタキシャル基板などが作製可能であ る。
FET用ェピタキシャル基板 10を以上のような層構造とすることにより、 良好なピン チオフ特性、 良好な軒間分離性、 良好な周波数分散性を有する FET用窒化物系ェピタ キシャル成長半導体結晶を提供することができる。 また、 上記のような優れた特性を有す る半導体結晶を、 高い安全性と高い ¾安定性をもって製造することができ、 その工業的 な意義はきわめて大きい。 実施例
実施例により本発明をさらに詳細に説明するが、 本発明は実施例により制限されない。 実施例 1
図 2に示す装置を用い、 図 1に示した層構造の F ET用ェピタキシャル基板を以下のよ うにして作製した。 サフアイャ単結晶基板を 600°Cに加熱し、 キャリアガスとして水素 を 60 SLM、 アンモニアを 40 SLM、 恒温槽 30°Gに設定した容器から TMAを 40 s c c m流し、 恒温槽 を 30 °Cに設定した容器からビスシク口ペン夕ジェニルを (サンプル （a) では 0 s c cm、 サンプル （b) では 200 s c cm、 サンプル （c) では 1000 s c cm) 流して、 A 1 N第^!爱衝層を 500 A成長した。 このときの成長 速度は 470 A/m i nであった。
基板^ Sを 1040°Cに昇温し、 TMA流量を 0 s c cmにしたのち、 恒温槽 fi¾3 0 °Cに設定した容器から TMGを 40 s c c m流し、 次いで恒温撤 を 30 °Cに設定し た容器からビスシクロペン夕ジェニルを （サンプル （a) では 0 s c cm、 サンプル
(b) では 200 s c cm, サンフレ（c) では 1000 s c cm) 流して、 A 1 GaN 第 緩衝層を 30000 A積層した。 このときの成長速度は 470 A/m i nであった。 次いで基板を室温付近まで降温した後、 反応炉より取り出した。
サンプル ） の FET用ェピタキシャル基板の第二緩衝層中の MnSSを S IMS分 析により求めたところ、 2E19 cm-3であった。 サンプル （a) 、 (b) 、 (c) の F ET用ェピタキシャル基板のシート抵抗をそれぞれ測定した。 サンプル （a) では 434 Q/口、 サンプル （b) では 8000 Ω/口、 サンプル （c) では 46811 Ω/口であ つた。 このことから、 Mnが結晶中に取り込まれ、 形成する深い 立が自然ド一プされた n型キャリアを有効に補償して減少せしめ、 極めて高い抵抗率のェピタキシャル半 本結 晶ができていることがわかった。 実施例 2
図 2に示す装置を用い、 図 3に示す層構造の GaN— HEMTを作製した。 図 3におい て、 図 1の各部と対応する部分には同一の符号を付してある。 先ず、 下地基板 1としての サフアイャ単結晶基板を 600°Cにカロ熱し、 キャリアガスとして水素を 6 OS LM、 アン モニァを 40 S LM、 恒温槽 fil 30°Cに設定した容器から TMAを 40 s c cm流し、 恒温槽 を 30°Cに設定した容器からビスシクロペンタジェニルを （サンカレ （d) で は 0 s c cm、 サンプル （e) 、 （ f ) では 1000 s c cm) 流して、 A 1 N第一緩衝 層 2を 500 A成長した。 そのときの成長速度は 470 A/m i nであった。 基板 figを 1040°Cに昇温し、 TMA流量を 0 s c cmにしたのち、 恒温槽 £S3 0°Cに設定した容器から TMGを 40 s c cm流し、 次いで恒温槽 を 30°Cに設定し た容器からビスシクロペンタジェニルを （サンプル （d) では 0sccm、 サンプル (e) 、 （f)では 1000 s c cm)流して、 GaN第二緩衝層 3を 1050 A積層し た。
ビスシクロペン夕ジェニル流量を 0 s c cmとし高 «ェピタキシャル結晶層として u d— GaN高 |¾tェピタキシャリ 14吉晶層 4を （サンプル （e) では 10θΑ、 サンプル (d)、 （f) では 100 OA)成長した。
TMGの流量を 100 s c cm^¾MU高温槽 30°Cの容器から TMAを 33 s ccm流し、 A1組成 0. 25の ud— Al GaN層 5を 25 OA成長した。 このときの 成長速度は 480 A/m i nであった。
基板を室温付近まで降温した後、 反応炉より取り出した。 得られた試料にホトリソグラ フィ一法によりレジストパターンを形成した後、 ガスを用いた ECRプラズマドライ エッチングにより、 2000 Aの深さまで素 離溝 304を形成した。 ドライエツチン グの条件 Hi ^圧力 1. 5 E— 2 Pa、 プラズマ電流 400マイクロワット、 印加電圧 8 0 Vであり、 このときのエッチングレートは 9 OAZm i nであった。
同様に、 ホトリソグラフィ一法でソース電極及びドレイン電極形状にレジスト開口を形 成し、 T iZA 1ZN iZAu金属膜を 200AX1500 A/250 A/50 OAの厚 みに蒸着法で積層した。 次いで試料をアセトンに浸漬することにより、 レジストと金属膜 をリフトオフしたのち、 窒素雰囲気内 800°Cで 30秒 RTA処理を施し、 ソース電極 3 01とドレイン電極 303を形成した。
同様に、 ホトリソグラフィ一法にてゲート電極形状の開口を形成し、 開口部を酸 素プラズマによりアツシング処理した。 ァッシングの条件は酸素圧力 130 P a、 プラズ マ電力 100W、 アツシング時間 1分とした。 次いで、 ^^ 1金属膜を200ム/1 00 OAの厚みに蒸着法で形成し、 ソース電極と同様の手法でリフトオフし、 ゲート電極 302を形成した。 ゲート電極と同じ手法でパッド電極を形成した。
このようにして、 図 3に示す構造のゲート長 2 jum、 ゲート幅 30 imの GaN— HE MTを作成した。
G a N—HEMTの DC電圧印加時の電流一電圧特性を測定した。 図 4、 図 5、 図 6に それぞれ、 サンプル （d) 、 （e) 、 (f) の結果を示す。 GaN層に Mnをドープして いるサンプル （e) 、 (f) ではゲート電圧を一 7 V印加した場合のドレイン電流はゼロ になっている （すなわちピンチオフしている） が、 ド一プしていないサンプル （d) では ゼロになっておらずピンチオフしなかった。 また、 同様に Mnをド一プした （e) 、 (f) を比較した場合、 高繊ェピタキシャル結晶層が薄いサンプル （e) では電流一電 圧曲線においてキンクが発生した。 業上の刺用可能件
本発明の電界効果トランジス夕用ェピタキシャリレ基板は、 良好な特性を有する F E Tの 製造に好適に使用される。 電界効果トランジスタ用ェピタキシャル基板を用いれば、 FE Tを安全にかつ濃度の制御性よく生産できる。

Claims

請求の範囲
1. 下地基板と動作層との間に、 G aを含む窒化物系 3— 5族半導体ェピタキシャル結 晶が設けられてなる電界効果トランジスタ用ェピタキシャル基板であって、 窒化物系 3— 5族半 本ェピタキシャル結晶は、 （i)、 （10ぉょび( )を含む。
(0 G aまたは A 1を含み、 および、 周期歸において G aと同一周期にありかつ原 子番号の小さい補償不純物元素を添加された高抵抗結晶層を含む第一緩衝層、 (ii)第^ 衝層の動作層側に積層された G aまたは A 1を含む第二緩衝層、
(i i 0高抵 晶層と動作層との間に設けれた、 無添加もしくは空乏状態を纖でき る程度の微量ァクセプター不純物を含有する高純度ェピ夕キシャ 吉晶層。
2. 第 ~ 衝層に含まれる補償不純物が V、 C r、 Mnおよび F eからなる群より選ば れる請求項 1記載の基板。
3. 第^!爱衝層に含まれる補償不純物が Mnである請求項 2記載の基板。
4. 第一緩衝層に含まれる補償不純物濃度が I E I O C m—3〜 1 E 2 0 c m—3である請 求項 1〜 3いずれか記載の基板。
5. 第一緩衝層が A 1 Nもしくは G a Nからなる請求項 1〜 4いずれか記載の基板。
6. 第 爰衝層が A 1 Nからなる請求項 5記載の基板。
7. 第二緩衝層が A l x G aト X N ( 0≤x≤0. 2) からなる請求項 1〜6いずれか記 載の基板。 '
8 · 第二緩衝層の厚さが 5 0 0 0 A以上である請求項 1〜 7いずれか記載の基板。
9. 高 «ェピタキシャル結晶層に含まれるァクセプタ一不純物が Mg, Mnおよび Z nからなる群より選ばれる請求項 1〜 8いずれか記載の基板。
1 0. 高純度ェピタキシャル結晶層の厚さが 2 0 0 A以上である請求項 1〜 9いずれか 記載の基板。
1 1 . 高純度ェピタキシャル結晶層の （0 0 0 4) 面からの XRDロッキングカーブの 半値幅が 3 0 0 0秒以下である請求項 1〜1 0いずれか記載の基板。
1 2. 請求項 1〜1 1記載の基板を用いて得られる電界効果トランジスタ。
PCT/JP2008/052602 2007-02-16 2008-02-12 電界効果トランジスタ用エピタキシャル基板 Ceased WO2008099949A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN200880004854XA CN101611471B (zh) 2007-02-16 2008-02-12 场效应晶体管用外延基板
DE112008000409T DE112008000409T5 (de) 2007-02-16 2008-02-12 Epitaxiales Substrat für einen Feldeffekttransistor
GB0915201A GB2459422A (en) 2007-02-16 2008-02-12 Epitaxial substrate for field effect transistor
US12/527,142 US10340375B2 (en) 2007-02-16 2008-02-12 Epitaxial substrate for field effect transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-036626 2007-02-16
JP2007036626 2007-02-16

Publications (1)

Publication Number Publication Date
WO2008099949A1 true WO2008099949A1 (ja) 2008-08-21

Family

ID=39690170

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/052602 Ceased WO2008099949A1 (ja) 2007-02-16 2008-02-12 電界効果トランジスタ用エピタキシャル基板

Country Status (8)

Country Link
US (1) US10340375B2 (ja)
JP (1) JP5543076B2 (ja)
KR (1) KR101553721B1 (ja)
CN (1) CN101611471B (ja)
DE (1) DE112008000409T5 (ja)
GB (1) GB2459422A (ja)
TW (1) TWI416597B (ja)
WO (1) WO2008099949A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5013218B2 (ja) * 2009-02-05 2012-08-29 日立電線株式会社 半導体エピタキシャルウェハの製造方法、並びに電界効果トランジスタの製造方法
JP5634681B2 (ja) * 2009-03-26 2014-12-03 住友電工デバイス・イノベーション株式会社 半導体素子
US20100308300A1 (en) * 2009-06-08 2010-12-09 Siphoton, Inc. Integrated circuit light emission device, module and fabrication process
US8722441B2 (en) 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8674383B2 (en) * 2010-01-21 2014-03-18 Siphoton Inc. Solid state lighting device on a conductive substrate
US8816395B2 (en) 2010-05-02 2014-08-26 Visic Technologies Ltd. Field effect power transistors
JP2013526076A (ja) * 2010-05-02 2013-06-20 ヴィシク テクノロジーズ リミテッド 電界効果パワートランジスタ
JP2012033689A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
US8624292B2 (en) 2011-02-14 2014-01-07 Siphoton Inc. Non-polar semiconductor light emission devices
JP5919626B2 (ja) * 2011-02-25 2016-05-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5624940B2 (ja) * 2011-05-17 2014-11-12 古河電気工業株式会社 半導体素子及びその製造方法
JP5546514B2 (ja) * 2011-09-20 2014-07-09 古河電気工業株式会社 窒化物半導体素子及び製造方法
JP5883331B2 (ja) * 2012-01-25 2016-03-15 住友化学株式会社 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
JP6015053B2 (ja) * 2012-03-26 2016-10-26 富士通株式会社 半導体装置の製造方法及び窒化物半導体結晶の製造方法
CN102903738B (zh) * 2012-09-06 2016-08-17 苏州晶湛半导体有限公司 Ⅲ族氮化物半导体器件及其制造方法
JP6119165B2 (ja) * 2012-09-28 2017-04-26 富士通株式会社 半導体装置
EP3007215A4 (en) * 2013-06-06 2017-06-07 NGK Insulators, Ltd. Group 13 nitride composite substrate, semiconductor element, and production method for group 13 nitride composite substrate
US9735240B2 (en) * 2015-12-21 2017-08-15 Toshiba Corporation High electron mobility transistor (HEMT)
WO2018063305A1 (en) 2016-09-30 2018-04-05 Intel Corporation Film bulk acoustic resonator (fbar) rf filter having epitaxial layers
JP7041461B2 (ja) * 2016-10-27 2022-03-24 株式会社サイオクス 半絶縁性結晶、ｎ型半導体結晶およびｐ型半導体結晶
CN106549040A (zh) * 2016-11-15 2017-03-29 电子科技大学 一种背势垒高电子迁移率晶体管以及制备方法
US10453947B1 (en) * 2018-06-12 2019-10-22 Vanguard International Semiconductor Corporation Semiconductor structure and high electron mobility transistor with a substrate having a pit, and methods for fabricating semiconductor structure
CN112567078B (zh) * 2018-08-17 2023-04-25 三菱化学株式会社 n型GaN结晶、GaN晶片以及GaN结晶、GaN晶片和氮化物半导体器件的制造方法
US11101378B2 (en) * 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
US11545566B2 (en) 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
JP7467182B2 (ja) * 2020-03-18 2024-04-15 住友化学株式会社 窒化物結晶基板の製造方法、窒化物結晶基板および積層構造体
TWI767219B (zh) 2020-04-24 2022-06-11 環球晶圓股份有限公司 磊晶結構
US11362190B2 (en) 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162848A (ja) * 1997-11-26 1999-06-18 Showa Denko Kk エピタキシャルウェハおよびその製造方法
JP2004311913A (ja) * 2003-04-02 2004-11-04 Sumitomo Electric Ind Ltd 窒化物系半導体エピタキシャル基板、その製造方法、及びｈｅｍｔ用基板
WO2005008738A2 (en) * 2003-07-11 2005-01-27 Cree, Inc. SEMI-INSULATING GaN AND METHOD OF MAKING THE SAME
JP2006173582A (ja) * 2004-11-19 2006-06-29 Nichia Chem Ind Ltd 電界効果トランジスタ及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2560562B2 (ja) * 1991-04-30 1996-12-04 住友化学工業株式会社 エピタキシャル成長化合物半導体結晶
JP3754120B2 (ja) 1996-02-27 2006-03-08 株式会社東芝 半導体発光装置
US6121634A (en) * 1997-02-21 2000-09-19 Kabushiki Kaisha Toshiba Nitride semiconductor light emitting device and its manufacturing method
JP2000068498A (ja) * 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
JP4865189B2 (ja) 2002-02-21 2012-02-01 古河電気工業株式会社 ＧａＮ系電界効果トランジスタ
JP2004006568A (ja) * 2002-03-26 2004-01-08 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
US7209805B2 (en) * 2002-09-17 2007-04-24 Ricoh Company Ltd. Approach for managing power consumption of network devices
JP4530171B2 (ja) * 2003-08-08 2010-08-25 サンケン電気株式会社 半導体装置
JP4947877B2 (ja) * 2003-11-05 2012-06-06 古河電気工業株式会社 高電子移動度トランジスタ
US7135715B2 (en) * 2004-01-07 2006-11-14 Cree, Inc. Co-doping for fermi level control in semi-insulating Group III nitrides
JP4728582B2 (ja) * 2004-02-18 2011-07-20 古河電気工業株式会社 高電子移動度トランジスタ
JP4744109B2 (ja) * 2004-07-20 2011-08-10 トヨタ自動車株式会社 半導体装置とその製造方法
US7236053B2 (en) * 2004-12-31 2007-06-26 Cree, Inc. High efficiency switch-mode power amplifier
US7485512B2 (en) * 2005-06-08 2009-02-03 Cree, Inc. Method of manufacturing an adaptive AIGaN buffer layer
JP5140962B2 (ja) * 2005-10-28 2013-02-13 日亜化学工業株式会社 窒化物半導体基板の製造方法
JP2007149794A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP3128178U (ja) * 2006-10-17 2006-12-28 サンケン電気株式会社 化合物半導体素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162848A (ja) * 1997-11-26 1999-06-18 Showa Denko Kk エピタキシャルウェハおよびその製造方法
JP2004311913A (ja) * 2003-04-02 2004-11-04 Sumitomo Electric Ind Ltd 窒化物系半導体エピタキシャル基板、その製造方法、及びｈｅｍｔ用基板
WO2005008738A2 (en) * 2003-07-11 2005-01-27 Cree, Inc. SEMI-INSULATING GaN AND METHOD OF MAKING THE SAME
JP2006173582A (ja) * 2004-11-19 2006-06-29 Nichia Chem Ind Ltd 電界効果トランジスタ及びその製造方法

Also Published As

Publication number Publication date
GB2459422A (en) 2009-10-28
KR101553721B1 (ko) 2015-09-16
KR20090122214A (ko) 2009-11-26
US20100019277A1 (en) 2010-01-28
US10340375B2 (en) 2019-07-02
CN101611471B (zh) 2012-10-31
GB0915201D0 (en) 2009-10-07
TW200845144A (en) 2008-11-16
TWI416597B (zh) 2013-11-21
JP2008227479A (ja) 2008-09-25
CN101611471A (zh) 2009-12-23
JP5543076B2 (ja) 2014-07-09
DE112008000409T5 (de) 2009-12-24

Similar Documents

Publication Publication Date Title
WO2008099949A1 (ja) 電界効果トランジスタ用エピタキシャル基板
KR101359094B1 (ko) 반도체 에피택셜 결정 기판의 제조 방법 및 반도체 에피택셜 결정 기판
US20100117118A1 (en) High electron mobility heterojunction device
US10580871B2 (en) Nucleation layer for growth of III-nitride structures
JP6731584B2 (ja) 窒化物半導体装置および窒化物半導体基板
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
JP7602603B2 (ja) Ｉｉｉ族窒化物積層体
CN113921608B (zh) Iii族氮化物层叠物、半导体元件和iii族氮化物层叠物的制造方法
WO2007116517A1 (ja) 化合物半導体構造とその製造方法
JP2006004970A (ja) 窒化物半導体薄膜の作製方法
TWI336523B (en) High electron mobility epitaxial substrate
JP6917798B2 (ja) 窒化物半導体エピタキシャル基板および半導体装置
CN107887255B (zh) 一种高阻GaN薄膜外延生长的方法
CN110047924B (zh) 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
Niiyama et al. Fabrication of AlGaN/GaN HFET with a high breakdown voltage on 4-inch Si (111) substrate by MOVPE
JPH06208963A (ja) 半導体結晶基板
TW202403132A (zh) 氮化鎵(GaN)磊晶基板
Isobe et al. MOVPE growth of nonpolar a-plane GaN with low oxygen contamination and specular surface on a freestanding GaN substrate
Iida et al. Control of p-type conduction in a-plane Ga1− xInxN (0< x< 0.10) grown on r-plane sapphire substrate by metalorganic vapor-phase epitaxy
JP2560562C (ja)

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880004854.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08711426

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12527142

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120080004099

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 1020097017689

Country of ref document: KR

ENP Entry into the national phase

Ref document number: 0915201

Country of ref document: GB

Kind code of ref document: A

Free format text: PCT FILING DATE = 20080212

RET De translation (de og part 6b)

Ref document number: 112008000409

Country of ref document: DE

Date of ref document: 20091224

Kind code of ref document: P

122 Ep: pct application non-entry in european phase

Ref document number: 08711426

Country of ref document: EP

Kind code of ref document: A1