WO2007138831A1

WO2007138831A1 - 基板検査方法及び基板検査装置

Info

Publication number: WO2007138831A1
Application number: PCT/JP2007/059686
Authority: WO
Inventors: Munehiro Yamashita
Original assignee: Nidec Read Corp
Current assignee: Nidec Advance Technology Corp
Priority date: 2006-05-30
Filing date: 2007-05-10
Publication date: 2007-12-06
Anticipated expiration: 2008-11-30
Also published as: JP2007322127A; TW200801542A

Abstract

【課題】　被検査基板に設けられる配線パターンの導通検査時における検査回数を低減し、検査時間を短縮することができる基板検査方法及び基板検査装置を提供する。【解決手段】　一方表面と他方表面に夫々複数の端子が形成され、複数の一方表面の端子同士、複数の他方表面の端子同士及び／又は一方表面の端子と他方表面の端子が、配線パターンにより相互に接続されて複数のネットが形成される基板の検査方法において、前記ネットにおける前記一方表面の端子間の導通を検査し、前記ネットにおける前記他方表面の端子間の導通を検査し、前記一方表面上一つの端子と、該端子と同一のネットにおける他方表面の一つの端子の間の導通を検査することを特徴とする。

Description

明細書

基板検査方法及び基板検査装置

技術分野

[0001] 本発明は、基板検査方法及び基板検査装置に関し、より詳しくは、プリント配線基板等の被検査基板に設けられる配線パターンの導通検査時における検査時間を短縮することができる基板検査方法及び基板検査装置に関する。

尚、本発明は、プリント配線基板に限らず、例えば、フレキシブル基板、多層配線基板、液晶ディスプレイやプラズマディスプレイ用の電極板、及び半導体パッケージ用のパッケージ基板、フィルムキャリアや半導体ウェハなど種々の基板における電気的配線の検査に適用でき、本明細書では、それら種々の配線基板を総称して「基板」という。

背景技術

[0002] 基板は、複数の配線パターン力もなるネットが複数形成されており、このネットにより所定出発点と所定目標点を電気的に接続し、基板に配置される半導体等の電気部品や基板が所定動作を行うことを可能にしている。

このため、基板の検査を行う場合には、各配線パターンの導通や短絡を検査し、各配線パターンが良好な状態か不良な状態であるかを検査する必要がある。

[0003] 近年、基板に配置される電気部品が複雑化されるとともに高機能化されるにしたがつて、基板自体も多層化され又複雑化されている。このため、基板に配置されるネットや配線パターンがより微細に形成されて、より多くの配線パターンやネットが形成されるよつになった。

この配線パターンの導通又は短絡の検査は、配線パターン夫々に対して行う必要があるため、配線パターンやネットの数が増大することによって、検査回数が増加して検査時間が大幅に増加する問題を有していた。

[0004] このように検査時間が増加する問題を解決するために、特許文献 1に開示されるような検査方法が提案されて!ヽる。

この特許文献 1に開示される発明では、相互に絶縁された状態で並設されている配線パターンについての絶縁を検査する絶縁検査方法に関して開示されており、複数の配線パターンのうちの端カゝら数えて奇数番目の各配線パターンを共通接続した組と偶数番目の各配線パターンを共通接続した組との間に電圧を印加する。そして、この電圧の印加に応じて両組の間を流れる電流の電流値に応じて変化する電気的パラメータを測定し、この測定した電気的パラメータに基づ!ヽて所定本数の配線パターンにつ、ての絶縁を検査する方法である。

この特許文献 1に開示される発明は、絶縁不良が生ずる可能性のある奇数番目の配線パターンと偶数番目の配線パターンとについての絶縁検査を確実に実行するため、 1回の絶縁検査の実行によって複数本の配線パターンについての絶縁を検査し

、配線パターンの数に対して約半分の検査回数で配線パターンにつ、ての絶縁を検査する従来の絶縁検査装置と比較して、絶縁検査の検査時間を大幅に短縮する

[0005] し力しながら、この特許文献 1に開示される発明では、絶縁検査の場合に、上記の如き条件に合う所定の配線パターンを選択して、絶縁検査を行うことが開示されているに過ぎず、配線パターンの導通を検査するための検査回数を低減するものではなかった。

特に、配線パターンの導通検査では、検査精度を向上させるために全ての配線パターン夫々を検査する必要があり、如何に効率良く全ての検査を行うかが大きな問題点となっていた。

[0006] 特許文献 1 :特開 2006— 105795号公報

発明の開示

発明が解決しょうとする課題

[0007] 本発明は、このような実情に鑑みてなされたもので、被検査基板に設けられる配線パターンの導通検査時における検査回数を低減し、検査時間を短縮することができる基板検査方法及び基板検査装置を提供する。

課題を解決するための手段

[0008] 請求項 1記載の発明は、一方表面と他方表面に夫々複数の端子が形成され、複数の一方表面の端子同士、複数の他方表面の端子同士及び Z又は一方表面の端子と他方表面の端子が、配線パターンにより相互に接続されて複数のネットが形成される基板の検査方法において、前記ネットにおける前記一方表面の端子間の導通を検查し、前記ネットにおける前記他方表面の端子間の導通を検査し、前記一方表面上一つの端子と、該端子と同一のネットにおける他方表面の一つの端子の間の導通を検査することを特徴とする基板検査方法を提供する。

[0009] 請求項 2記載の発明は、前記一方表面の端子間の導通検査と他方表面の端子間の導通検査は、相違するネットにおける端子間の導通を検査するとともに同時に導通検査が行われることを特徴とする請求項 1記載の基板検査方法を提供する。

[0010] 請求項 3記載の発明は、前記一方表面の端子と前記他方表面の端子間の導通検查は、複数の端子間で同時に行われることを特徴とする請求項 1又は 2に記載の基板検査方法を提供する。

[0011] 請求項 4記載の発明は、一方表面と他方表面に複数の端子が形成されるとともに前記二つの端子を電気的に接続する配線パターンが形成され、これら端子と配線パターンにより複数のネットが形成される基板の導通検査を行う基板検査方法であって、前記複数のネットが有する検査対象となる前記配線パターンを、前記一方表面側端子のみを有する配線パターンの第一組と、前記裏側端子のみを有する配線パターンの第二組とに分類し、前記第一組と前記第二組に夫々分類される配線パターンを有するネットにおいて、このネットが有する該第一組の任意の配線パターンの一つの端子と該第二組の任意の配線パターンの一つの端子が有する配線パターンを第三組として分類し、前記第一組に分類される配線パターンと、該配線パターンと相違するネットの前記第二組に分類される配線パターンの導通が同時に検査され、前記第三組に分類される配線パターンの導通が検査されることを特徴とする基板検査方法を提供する。

[0012] 請求項 5記載の発明は、前記第三組の配線パターンの導通検査は、検査される配線パターンが少なくとも二本選択され、同時に検査されることを特徴とする請求項 4に記載の基板検査方法を提供する。

[0013] 請求項 6記載の発明は、一方表面と他方表面に夫々複数の端子が形成され、複数の一方表面の端子同士、複数の他方表面の端子同士及び Z又は一方表面の端子と他方表面の端子が、配線パターンにより相互に接続されて複数のネットが形成される基板を検査する基板検査装置において、前記基板に形成される複数の前記ネットと、前記配線パターンと前記端子の位置関係に関する情報が関連して記憶される記憶手段と、前記端子に電気的に接触して、該端子に電気信号を供給する供給用端子と電気信号を検出する検出用端子を有し、該電気信号を供給する供給部と電気信号を測定する測定部を有する、少なくとも二つの検出手段と、前記検出手段の動作を制御する制御手段を有し、前記制御手段は、前記記憶手段に記憶される情報に基づいて、前記検出手段が検出する各端子の順番を設定する処理部を有し、前記処理部は、前記検出手段が、ネットにおける一方表面の端子間の導通を検査し、前記検出手段が、ネットにおける他方表面の端子間の導通を検査し、前記検出手段力前記一方表面上一つの端子と、該端子と同一のネットにおける他方表面の一つの端子の間の導通を検査することを特徴とする基板検査装置を提供する。

[0014] 請求項 7記載の発明は、前記処理部は、前記検出手段が、一方表面の端子間の導通と他方表面の端子間の導通を同時に検査するために、一方表面の端子と他方表面の端子が相違するネットにあることを特徴とする請求項 6記載の基板検査装置を提供する。

[0015] 請求項 8記載の発明は、一方表面と他方表面に複数の端子が形成されるとともに二つの前記端子を電気的に接続する配線パターンが形成され、これら端子と配線パターンにより複数のネットが形成される基板の導通検査を行う基板検査装置であって、前記基板に形成される複数の前記ネットと、前記配線パターンと前記端子に関する情報が関連して記憶される記憶手段と、前記端子に電気的に接触して、該端子に電気信号を供給する供給用端子と電気信号を検出する検出用端子を有し、電気信号を供給する供給部と電気信号を測定する測定部を有する、少なくとも二つの検出手段と、前記検出手段の動作を制御する制御手段を有し、前記制御手段は、前記記憶手段に記憶される情報から、前記検出手段が接触する各端子の順番を設定する処理部を有し、この処理部は、前記複数のネットが有する検査対象となる前記配線バターンを、前記一方表面側端子のみを有する配線パターンの第一組と、前記裏側端子のみを有する配線パターンの第二組と、前記一方表面側端子と前記他方表面側端子を有するネットから、一つの一方表面側端子と一つの他方表面側端子を有する配線パターンを第三組として複数の配線パターンを分類し、前記第一組の配線パターンの導通検査を行うために、前記検出手段の各端子が接触する端子を設定して、該検出手段を動作させるための制御信号を生成し、前記第二組の配線パターンの導通検査を行うために、前記検出手段の各端子が接触する端子を設定して、該検出手段を動作させるための制御信号を生成し、前記第三組の配線パターンの導通検査を行うために、前記検出手段の各端子が接触する端子を設定して、該検出手段を動作させるための制御信号を生成することを特徴とする基板検査装置を提供する。

[0016] 請求項 9記載の発明は、前記処理部は、前記第一組から導通検査される配線バターンの二つの端子が設定されるとともに、前記第二組から、前記配線パターンと相違するネットに属する配線パターンの二つの端子が設定され、前記第一組の配線バターンと前記第二組の配線パターンが同時に検査されることを特徴とする請求項 8記載の基板検査装置を提供する。

これらの発明を提供することによって、上記課題を悉く解決する。

発明の効果

[0017] 請求項 1記載の発明によれば、被検査基板のネットにおける一方表面の端子間の導通を検査し、ネットにおける他方表面の端子間の導通を検査し、一方表面上一つの端子と、端子と同一のネットにおける他方表面の一つの端子の間の導通を検査するので、各端子間全ての導通検査を行うこと無しに、被検査基板に設けられる配線パターンの導通を検査することができる。

このため、従来に比して、検査回数を低減されることができるので、検査時間を短縮することができる基板検査方法を提供する。

[0018] 請求項 2記載の発明によれば、一方表面の端子間の導通検査と他方表面の端子間の導通検査が、相違するネットにおける端子間の導通を検査するとともに同時に導通検査が行われるので、一方表面と他方表面の端子間における配線パターンを、同時に導通検査を行うことができるので、さらに検査時間を短縮することができる。

[0019] 請求項 3記載の発明によれば、一方表面の端子と他方表面の端子間の導通検査

1S 複数の端子間で同時に行われるので、さらに検査時間を短縮することができる。 [0020] 請求項 4記載の発明によれば、複数のネットが有する検査対象となる配線パターンを、一方表面側端子のみを有する配線パターンの第一組と、裏側端子のみを有する配線パターンの第二組とに分類し、一方表面の端子と他方表面の端子による配線パターンを第三組として分類し、第一組に分類される配線パターンと、配線パターンと相違するネットの第二組に分類される配線パターンの導通が同時に検査され、第三組に分類される配線パターンの導通が検査されるので、各端子間全ての導通検査を行うこと無しに、被検査基板に設けられる配線パターンの導通を検査することができる。

さらに、第一組の配線パターンと第二組の配線パターン力同時に検査が行われるので、検査時間を短縮させることができる。

[0021] 請求項 5記載の発明によれば、第三組の配線パターンの導通検査が、検査される配線パターンが少なくとも二本選択され、同時に検査されるので、さらに検査時間を短縮することができる。

[0022] 請求項 6記載の発明によれば、被検査基板のネットにおける一方表面の端子間の導通を検査し、ネットにおける他方表面の端子間の導通を検査し、一方表面上一つの端子と、端子と同一のネットにおける他方表面の一つの端子の間の導通を検査するので、各端子間全ての導通検査を行うこと無しに、被検査基板に設けられる配線パターンの導通を検査することができる。

このため、従来に比して、検査回数を低減されることができるので、検査時間を短縮することができる基板検査装置を提供する。

[0023] 請求項 7記載の発明によれば、一方表面の端子と他方表面の端子が相違するネットであるので、複数の端子間の配線パターンの導通検査が同時に行われるので、さらに検査時間を短縮することができる。

[0024] 請求項 8記載の発明によれば、複数のネットが有する検査対象となる配線パターンを、一方表面側端子のみを有する配線パターンの第一組と、裏側端子のみを有する配線パターンの第二組とに分類し、一方表面の端子と他方表面の端子による配線パターンを第三組として分類し、第一組に分類される配線パターンと、配線パターンと相違するネットの第二組に分類される配線パターンの導通が同時に検査され、第三組に分類される配線パターンの導通が検査されるので、各端子間全ての導通検査を行うこと無しに、被検査基板に設けられる配線パターンの導通を検査することができる。

さらに、第一組の配線パターンと第二組の配線パターン力同時に検査が行われるので、検査時間を短縮させることができる基板検査装置を提供する。

[0025] 請求項 9記載の発明によれば、第一組の配線パターンと第二組の配線パターンが同時に検査されるので、さらに検査時間を短縮することができる基板検査装置を提供する。

発明を実施するための最良の形態

[0026] 本発明を実施するための最良の形態を説明する。

本発明に係る基板検査方法について説明する。

まず、本発明の基板検査方法が検査対象とする基板は、上記の如き各種基板に適用することができるが、一方表面と他方表面を電気的に接続する配線パターンが存在する基板に対して用いられる。

図 1は、本発明で検査対象となる基板の一実施形態を示しており、基板の構造を示す概略図である。この図 1で示される基板 10は、基板検査装置の検査対象となる基板、例えば、 BGA(Ball Grid Array)パッケージに用いられるパッケージ基板である。この図 1の基板 10の一方表面 11 (表面 11)は、半導体チップが取り付けられる側が示されており、例えば、フリップチップボンディングやワイヤボンディングにより半導体チップを接続するための導体部である上端子 T (端子 Τ1 · · ·Τ13)を備えている。この基板 10の他方表面 12 (裏面 12)は、例えば、はんだボールの端子をはんだ付けするためのパッドである下端子 (端子 B1 · · ·Β13)が設けられている。

そして、上端子 Τと下端子 Βは、夫々基板 10の内部において、内部ビアや内装配線パターン等の接続配線 (以下、配線パターン）によって、電気的に接続されている。尚、上端子 Τ同士、下端子 Β同士を接続するためにも配線パターンが用いられている。

尚、図 1で示される基板 10において、表面 Αに設けられる上端子 Τは、半導体チップが取り付けられる側であるので、各上端子 Tが設けられるピッチが、下端子 Bと比して小さい間隔となっている。また、図 1の基板 10には、上端子 Tと下端子 Bが夫々 13 個示されているが、これは説明の都合上であり、特に限定されない。

[0027] 図 1の基板 10は、上端子 T1が下端子 Bl, B4と接続され、上端子 T2が上端子 T3 と接続され、上端子 T4が上端子 T5、下端子 Β5, Β6と接続され、上端子 Τ6が上端子 Τ9、下端子 Β7, Β8と接続され、上端子 T10が下端子 Β9, B10と接続され、上端子 T11が上端子 T12と接続され、上端子 T13が下端子 B13と接続され、下端子 Β2 が下端子 Β3と接続され、下端子 B11が下端子 B12と接続されている。

この図 1の基板 10では、上端子 Τ、下端子 Βと、これら端子を電気的に接続する配線パターンにより複数のネット Ν1 · · ·Ν10が形成されている。

尚、図 1では 10本のネットが形成されている力ネットの数も特に限定されるものではない。

[0028] 次に、本発明に係る基板検査方法について説明する。

本発明にかかる基板検査方法は、被検査基板 10に設けられるネット Νの配線バターンが、電気的接続に問題を有していないかを検査する導通検査である。このため、配線パターンの両端となる二つの端子 (上端子及び Ζ又は下端子）間の電気的接続を確認する検査が行われることになる。

導通検査方法では導通検査を実施するために、二つの端子を選択して、一方の端子力電流を印加し、他方の端子で電圧を測定することにより通電状態を検査して行われる。このため、端子間の導通を検査するためには、二つの端子により導通の検査が原則的には行われる。

[0029] 本基板検査方法では、まず、被検査基板 10に設けられるネット Ν力も表面 11側の上端子 Τのみを有する配線パターンを選択して、選択された配線パターンとその上端子 Τを第一組に分類する。また、同時に、裏面 12側の下端子 Βのみを有する配線ノターンを選択して、選択された配線パターンとその下端子 Βを第二組に分類する。より具体的には、図 2で示される如ぐ上端子 Τ2と上端子 Τ3を繋ぐ配線パターン、上端子 Τ4と上端子 Τ5を繋ぐ配線パターン、上端子 Τ6と上端子 Τ9を繋ぐ配線バターン、上端子 Τ7と上端子 Τ8を繋ぐ配線パターン、上端子 T11と上端子 T12を繋ぐ配線パターンが第一組に分類される。また、同様に第二組には、下端子 B1と下端子 B4を繋ぐ配線パターン、下端子 B2と下端子 B3を繋ぐ配線パターン、下端子 B5と下端子 B6を繋ぐ配線パターン、下端子 B7と下端子 B8を繋ぐ配線パターン、下端子 B9と下端子 B10を繋ぐ配線パターン、下端子 B11と下端子 B12を繋ぐ配線パターンが分類される。

[0030] 次に、第三組として、一つのネット内の上端子 Tと下端子 Bを夫々一つ選択して、この上端子と下端子の配線パターンを分類する。

例えば、図 2では、ネット Nl、ネット N3、ネット N4、ネット N6、ネット N8が、上端子 T と下端子 Bを繋ぐ配線パターンを有していることになる。図 3は、図 2で示される被検查基板を本発明の各組に従って分類した表を示す。図 4は、図 2で示される被検査基板にぉ、て上端子と下端子を繋ぐ配線パターンを有するネットのみを示して、る。ここで、この第三組には、ネット N1の上端子 T1と下端子 B1又は下端子 B4を繋ぐ配線パターン、ネット N3では上端子 T4又は上端子 T5と下端子 B5又は下端子 B6を繋ぐ配線パターン、ネット N4では上端子 T6又は上端子 T9と下端子 B7又は下端子 B8を繋ぐ配線パターン、ネット N6では上端子 T10と下端子 B9又は下端子 B10を繋ぐ配線パターンと、ネット N8では上端子 T13と下端子 B13を繋ぐ配線パターンが分類されること〖こなる。

尚、ここからの説明では、一つのネット内で複数の上端子又は下端子が存在する場合には、符号の小さい端子を用いることとする。つまり、第三組では、ネット N1の上端子 T1と下端子 B1を繋ぐ配線パターン、ネット N3では上端子 T4と下端子 B5を繋ぐ配線パターン、ネット N4では上端子 T6と下端子 B7を繋ぐ配線パターン、ネット N6では上端子 T10と下端子 B9を繋ぐ配線パターンと、ネット N8では上端子 T13と下端子 B 13を繋ぐ配線パターンが分類されることになる。

[0031] 上記の如き方法によって、被検査基板 10に設けられる配線パターンは、第一糸且から第三組に分類されることになる。

次に、配線パターンと上下端子が各組へ分類され、実際の検査を説明する。

まず、第一組と第二組に分類された配線パターンの導通検査を行う方法を説明する。

第一組として分類された配線パターンの導通検査を行う。このとき、第一組の配線パターンの二つの上端子を用いて導通検査を行う。

また、同様に、第二組として分類された配線パターンの導通検査を行う、このとき、第二組の配線パターンの二つの下端子を用いて導通検査を行う。

この第一組の配線パターンと第二組の配線パターンの導通検査が行われる場合には、下記の方法により導通検査を行うことにより、効率良く検査時間を短くすることができる。

例えば、図 4で示される如き配線パターンを有している場合、第一組に分類された上端子 T4と上端子 T5を繋ぐ配線パターンの導通検査を行うと同時に、第二組に分類され、且つ、上端子 T4と上端子 T5を繋ぐ配線パターンが属するネット 3に属さない配線パターン、例えば、下端子 B1と下端子 B4を繋ぐ配線パターン、下端子 B7と下端子 B8を繋ぐ配線パターン又は下端子 B9と下端子 B10を繋ぐ配線パターンが導通検査される。

このように、第一組と第二組から同一のネットに属さない配線パターン (上端子又は下端子)を少なくとも一つ夫々選択して、同時に導通検査を行うことができる。このため、通常の導通検査の時間を短縮することが可能となる。

[0032] 次に、第三組の配線パターンの導通検査方法について説明する。

第三組に分類される配線パターンは、例えば図 4で示される如き配線パターンとなる。

このとき、第三組には、上記の如ぐネット N1の上端子 T1と下端子 B1を繋ぐ配線パターン、ネット N3の上端子 T4と下端子 B5を繋ぐ配線パターン、ネット N4の上端子 T6と下端子 B7を繋ぐ配線パターン、ネット N6の上端子 T10と下端子 B9を繋ぐ配線ノ《ターンと、ネット N8の上端子 T13と下端子 B13を繋ぐ配線パターンが分類されている。

この第三組に分類される配線パターンの導通検査を行う場合には、分類されている配線パターンは相違するネットに属する配線パターンであるので、任意に複数選択しても、同時にこれら選択された配線パターンを導通検査することができる。

[0033] 本発明に係る基板検査方法を用いることによって、第一組と第二組に分類される全ての配線パターンの導通検査を行い、その後、第三組に分類される配線パターンの導通検査を行うことにより、全ての配線パターンに関する導通検査を実行したことになる。

更に、本発明の基板検査方法を用いることにより、少なくとも第一組に分類される配線パターンと、第二組に分類される配線パターンの二本の配線パターンを同時に導通検査することができる。このため、導通検査時間を短縮することができる。

また、第一組と第二組の配線パターンが全て検査終了した後に、第三組に分類される配線パターンの導通検査を実施する場合にも、全ての配線パターンが相違するネットに属することになり、複数の配線パターンを処理することができるので、同時に複数の配線パターンを処理することが可能となり、導通検査時間を短縮することができる。

このため、本基板検査方法は、同時に導通検査を行う配線パターンの本数を増加させることができ、処理時間を短縮することができるようになる。

以上が本発明にかかる基板検査方法の説明である。

[0034] 次に本発明に係る基板検査装置について説明する。

本発明に係る基板検査装置 1は、記憶手段 2、表面検出手段 3、裏面検出手段 4、制御手段 5、判定手段 6を有してなる。

図 5は、本発明に係る基板検査装置の概略を示す側面図であり、図 6は、本発明に係る基板検査装置の構成を示すブロック図である。

記憶手段 2は、検査対象となる被検査基板 10のネット情報、上端子情報、下端子情報、配線パターン情報が格納されている。この記憶手段 2は、このような情報を被検査基板に応じて書き換えすることができるように設定されている。このため、被検査基板の種類に応じて、これらの情報を設定することにより、検査時間を短縮することができる。

尚、図 5では、基板検査装置 1の上方に配置されるパーソナルコンピュータ (PC)の記憶装置にこれらの情報が記憶されている。

[0035] 表面検出手段 3は、被検査基板 10の表面に設けられる上端子 Tに対して、電気的に接続して、所定の上端子 Tから検査信号を検出する。図 5で示される表面検出手段 3は、複数の上端子 Tに夫々接触する多針状の接触子で形成される機構が示されている。この場合、多針状の接触子を制御する制御部（図示せず)が設けられており、所定の接触子を選択することにより、電流を印カロしたり又電圧を検出したりすることができるようにスイッチング機構が設けられて、る。

この表面検出手段 3は、少なくとも二つの端子を有するとともに、電流を印加する電流供給部と電圧を測定する電圧測定部を有してなる。これら二つの端子、電流供給部と電圧測定部を有することによって、所定の二端子間の配線パターンの導通を検查することができる。

この表面検出手段 3の端子は、上記の如き少なくとも二つの端子を有しているが、更に好ましくは四つの端子を備えてなることである。四つの端子を有することによって、上端子 Tに対して二つの端子で接触することが可能となり、二つの端子で接触する場合に比して接触抵抗を消去して配線パターンの抵抗値を測定することが可能となり、より正確な導通検査を行うことができるからである。

[0036] 裏面検出手段 4は、被検査基板 10の裏面に設けられる下端子 Bに対して、電気的に接続して、所定の下端子 Bから検査信号を検出する。この裏面検出手段 4は、基本構造は表面検出手段 3と略同じ構造を有しており、裏面の下端子 Bに従った多針状の接触子を有して、る構造が相違する。

[0037] 表面検出手段 3と裏面検出手段 4は、上記の如き多針状の接触子を用いる場合も可能であるが、 X方向、 y方向、 z方向及び Θ方向に移動可能なフライングプローブを用いることもできる。この場合、フライングプローブが設けられる数は特に限定されないが、例えば、表面側及び裏面側で夫々二本ずつ配置される。

表面検出手段 3と裏面検出手段 4は、夫々端子力信号を検出し (電圧を測定し)、後述する判定手段 6へこの情報を送信する。

尚、表面検出手段 3と裏面検出手段 4は、被検査基板が表面と裏面の二表面を有することにより、二つの検出手段を採用している。

[0038] 制御手段 5は、記憶手段 2に格納される情報から表面検出手段 3と裏面検出手段 4 の動作を制御する信号 (制御信号)を作成する。この制御手段 5は、この信号を基に表面検出手段 3と裏面検出手段 4を動作させる。

この制御手段 5は、記憶手段 2からの情報を基に各検出手段 3, 4の動作を制御するための信号を作成する処理部 51を有している。

この処理部 51は、記憶手段 2に記憶されるネット情報、上端子情報、下端子情報、配線パターン情報を基にして、導通検査を行うための検査手順を検討し、この検査手順に沿って表面検出手段 3と裏面検出手段 4が動作するように制御信号を作成する。

[0039] 処理部 51は、記憶手段 2からネット情報、上端子情報、下端子情報、配線パターン情報を読み込み、これらの情報に従って、各ネットの配線パターンの上端子及び下端子を上記する第一組、第二組又は第三組に分類する。

例えば、図 2に示される被検査基板を用いた場合には、図 3の如き表が作成される。このとき、この表で示されるように、導通検査が行われる配線パターンは、各端子の場所により表示される。このため、例えば、図 3表のネット N1の第二組に分類される配線パターンの導通検査を行う場合であれば、裏面検出手段 4の一端子を下端子 B 1へ接触させ (電気的に接続させ)、他の一端子を下端子 B4へ接触させ (電気的に接続させ)る。その後、どちらかの端子力も電流を印加することにより、この検査対象となる配線パターンの導通を検査することができる。

また、ネット N1の第三組に分類される配線パターンの導通検査を行う場合であれば、表面検出手段 3の一端子を上端子 T1へ接触させ、裏面検出手段 4の一端子を下端子 B1に接触させることにより、配線パターンの導通検査を行うことができる。

[0040] さらに、処理部 51は、表面検出手段 3と裏面検出手段 4の各二つの端子を用いることにより検査時間を短縮することのできる検査手順を設定する。

表面検出手段 3と裏面検出手段 4が二つの端子を備える場合には、少なくとも二つの配線パターンの導通検査を同時に行うことが可能である。

例えば、図 7では、表面検出手段 3と裏面検出手段 4が、夫々電流供給部 31、 41と電圧測定部 32, 42を備えるとともに、電流供給部 31, 41と電圧測定部 32、 42の夫々の端子に接続される八つの端子が示されている。この図 7で示される場合においては、多針状の接触子を用いて導通検査を行う場合、これら八端子をスイッチングすることにより、所望する接触子と電流供給部 31, 41又は電圧測定部 32, 42との接続を行う。尚、図 7で示される如き四つの端子を用いることにより接触抵抗を消去して、より正確な抵抗値を算出することもできる。

このように、完全に独立した二つの切り替えスィッチ 33, 43を用いることにより、表面検出手段 3と裏面検出手段 4が有する電流供給部 31, 41と電圧供給部 32、 42を並列的に用いて、二つの配線パターンの導通検査を行うことが可能となる。

[0041] 図 7と図 9を用いて本基板検査装置が行う導通検査の手順を説明する。図 10は、図 7乃至図 9で示される被検査基板の導通検査工程を示す。尚、これら図 7乃至図 1 0では、図 4に示される被検査基板の導通検査を行う場合を示してヽる。

最初に、処理部 51が、上記説明の如き第一組乃至第三組に配線パターンが分類し、この分類に基づ、て検査手順の制御信号を各検出手段へ伝達する。

まず、第一組と第二組に分類される二本の配線パターンを、同時に導通検査を行う。図 10で示される如ぐ被基板検査 10の配線パターンが、第一組と第二組に分類された配線パターンの導通検査が行われる。

第一組と第二組の配線パターンの導通検査が行われる検査工程では、表面検査手段 3が原則的に上端子の配線パターンを、裏面検査手段 4が原則的に下端子の配線パターンを検査するように設定する。この検査工程での配線パターンの順番は、各端子に数字や文字を設定することにより、規則性を持たせることで検査工程 (順序 )を決めることができる。

尚、第一組と第二組の夫々の配線パターンが同一ネットとならないように設定する必要がある。

[0042] 図 10では、まず 1回目の導通検査として、上端子 T4及び上端子 T5の配線パターンと、下端子 B1及び下端子 B4の配線パターンが同時に検査される。この場合、図 7 で示される如ぐ表面検出手段 3の電流供給部 31と電圧測定部 32からの端子が夫々上端子 T4と上端子 T5に接続される。また、裏面検出手段 4の電流供給部 41と電圧測定部 42からの端子が夫々下端子 B9と下端子 B10に接続される。

1回目の検査が終了すると、 2回目の検査対象である上端子 T6及び上端子 T9の配線パターンと、下端子 B1及び下端子 B4の配線パターンの導通検査が行われる。この場合、図 7で示された状態力も切り替えスィッチ 33, 43により接触子の切替が行われることになり、図 8で示される如ぐ表面検出手段 3の電流供給部 31と電圧測定部 32からの端子が夫々上端子 T6と上端子 T9に接続される。また、裏面検出手段 4の電流供給部 41と電圧測定部 42からの端子が夫々下端子 B1と下端子 Β4に接続される。

この 2回目の導通検査が終了すると 3回目の導通検査が行われる。図 10で示す 3回目の導通検査は、下端子による配線パターンは残存するが、上端子による配線バターンは存在しない。このため、切り替えスィッチにより表面検出手段 3により、下端子 Β 7と下端子 Β8の配線パターンを検査するように設定されて!、る。

[0043] 次に、第三組の配線パターンを導通検査する場合を説明する。図 10で示す如ぐ第一組と第二組に分類される配線パターンは 3回目でその導通検査が終了する。したがって、 4回目が第三組の配線パターンの導通検査となる。

この第三組の配線パターンは、同一ネットの配線パターンは存在しないので、例えば、上端子に付与される識別順に、表面検出手段 3と裏面検出手段 4に配線パターンが割り当てられるようにする。図 10では、上端子の符号の順番により割り当てが行われており、 6回目で全ての配線パターンの検査が終了することになる。

尚、図 9は、図 10の 5回目の導通検査の状態を示しており、上端子 Τ6と下端子 Β7 の配線パターンと、上端子 T10と下端子 B10の配線パターンの二本の配線パターンの導通検査を行っている。

[0044] 本基板検査装置 1は、表示手段 7を備える。この表示手段 7は、基板検査装置 1の差動状態や記憶手段 2に記憶される情報を表示する。この表示手段 7は、一般的な表示装置を採用することができる。

以上が基板検査装置の構成の説明である。

[0045] 図 11は、本発明の基板検査装置の動作を示すフローチャートである。

まず、検査対象となる被検査基板 10のネット情報、配線パターン情報、上端子情報と下端子情報を記憶手段 2に記憶させる。

被検査基板 10の各情報が記憶されると、被検査基板 10の導通検査を行うために、制御手段 5の処理部 51により記憶手段 2の各情報が読み出しされる（S 1)。

実際に被検査基板 10が基板検査装置 1に準備されるとともに、導通検査を行うことができるように多針状の接触子を有する表面検査手段 3と裏面検査手段 4が、被検查基板 10に対して押圧され、各端子に接触する。

尚、多針状接触子を有してヽな、フライングプローブの如き検査手段を用いる場合には、所定の各端子へフライングプローブの接触子が接触するように動作が制御される。

[0046] 次に、被検査基板を検査する準備ができると、制御手段 5の処理部 51が記憶手段 2に記憶される情報から、配線パターンを第一組、第二組と第三組に分類する（S2) そして、処理部 51は、分類された配線パターンの組に応じて、導通検査を行うための配線パターンの検査工程を設定する。

このとき、上記の如き第一組と第二組の配線パターンは少なくとも各組一つの配線ノターンが検査される。このため、本基板検査装置 1により検査時間を短縮することができる。

[0047] 第一組及び第二組の配線パターンの導通検査が行われ、不良が発見されれば不良ありと表示手段 7により表示され、不良が発見されなければ、第三組の配線パターンが検査されることになる（S3)。

[0048] 第一組と第二組の配線パターンの導通検査が終了すると、次に、第三組の配線パターンの導通検査が行われる（S4)。

このとき、第三組の配線パターンは、ネット毎に一本設定されているが、第一組と第二組により配線パターンの導通が確認されてヽる場合には、この第三組の配線パターンの導通検査を行うだけで、ネットの導通検査を行うことができる。

また、本基板検査装置 1が有する切り替えスィッチにより、二つの検出手段が有する電流を供給する供給部と電圧を測定する測定部を基板の表面と裏面の分け隔てなく用いることができるため、基板の導通検査の検査時間を短くすることができるとともに検出手段を効率良く検査に用いることができる。

[0049] 次いで、第三組の配線パターンの導通検査が行われ、不良が発見されれば不良ありと表示手段 7により表示され、不良が発見されなければ、被検査基板は導通不良を有して!/、な!/、基板として判定される。

図面の簡単な説明 [0050] [図 1]本発明で検査対象となる基板の一実施形態を示しており、基板の構造を示す概略図である。

[図 2]図 1で示される基板のネットを、 3種類に分類した状態を示している。

[図 3]図 2で示される被検査基板を本発明の各組に従って分類した表を示す。

[図 4]図 2で示される被検査基板において上端子と下端子を繋ぐ配線パターンを有するネットのみを示している。

[図 5]本発明に係る基板検査装置の概略を示す側面図である。

[図 6]本発明に係る基板検査装置の構成を示すブロック図である。

[図 7]—実施形態の被検査基板の導通検査を行う様子を示す概略図である。

[図 8]—実施形態の被検査基板の導通検査を行う様子を示す概略図である。

[図 9]一実施形態の被検査基板の導通検査を行う様子を示す概略図である。

[図 10]導通検査の検査手順の一実施形態の表を示す。

[図 11]本発明の基板検査装置の動作を示すフローチャートである。

符号の説明

[0051] 1····基板検査装置

2····記憶手段

3····表面検出手段

4····裏面検出手段

5····制御手段

51···処理部

Claims

請求の範囲

[1] 一方表面と他方表面に夫々複数の端子が形成され、複数の一方表面の端子同士

、複数の他方表面の端子同士及び Z又は一方表面の端子と他方表面の端子が、配線パターンにより相互に接続されて複数のネットが形成される基板の検査方法において、

前記ネットにおける前記一方表面の端子間の導通を検査し、

前記ネットにおける前記他方表面の端子間の導通を検査し、

前記一方表面上一つの端子と、該端子と同一のネットにおける他方表面の一つの端子の間の導通を検査することを特徴とする基板検査方法。

[2] 前記一方表面の端子間の導通検査と他方表面の端子間の導通検査は、相違するネットにおける端子間の導通を検査するとともに同時に導通検査が行われることを特徴とする請求項 1記載の基板検査方法。

[3] 前記一方表面の端子と前記他方表面の端子間の導通検査は、複数の端子間で同時に行われることを特徴とする請求項 1又は 2に記載の基板検査方法。

[4] 一方表面と他方表面に複数の端子が形成されるとともに前記二つの端子を電気的に接続する配線パターンが形成され、これら端子と配線パターンにより複数のネットが形成される基板の導通検査を行う基板検査方法であって、

前記複数のネットが有する検査対象となる前記配線パターンを、前記一方表面側端子のみを有する配線パターンの第一組と、前記裏側端子のみを有する配線パターンの第二組とに分類し、

前記第一組と前記第二組に夫々分類される配線パターンを有するネットにぉ、て、このネットが有する該第一組の任意の配線パターンの一つの端子と該第二組の任意の配線パターンの一つの端子が有する配線パターンを第三組として分類し、前記第一組に分類される配線パターンと、該配線パターンと相違するネットの前記第二組に分類される配線パターンの導通が同時に検査され、

前記第三組に分類される配線パターンの導通が検査されることを特徴とする基板検査方法。

[5] 前記第三組の配線パターンの導通検査は、検査される配線パターンが少なくとも二本選択され、同時に検査されることを特徴とする請求項 4に記載の基板検査方法。

[6] 一方表面と他方表面に夫々複数の端子が形成され、複数の一方表面の端子同士、複数の他方表面の端子同士及び Z又は一方表面の端子と他方表面の端子が、配線パターンにより相互に接続されて複数のネットが形成される基板を検査する基板検查装置において、

前記基板に形成される複数の前記ネットと、前記配線パターンと前記端子の位置関係に関する情報が関連して記憶される記憶手段と、

前記端子に電気的に接触して、該端子に電気信号を供給する供給用端子と電気信号を検出する検出用端子を有し、該電気信号を供給する供給部と電気信号を測定する測定部を有する、少なくとも二つの検出手段と、

前記検出手段の動作を制御する制御手段を有し、

前記制御手段は、前記記憶手段に記憶される情報に基づいて、前記検出手段が検出する各端子の順番を設定する処理部を有し、

前記処理部は、

前記検出手段が、ネットにおける一方表面の端子間の導通を検査し、前記検出手段が、ネットにおける他方表面の端子間の導通を検査し、前記検出手段が、前記一方表面上一つの端子と、該端子と同一のネットにおける他方表面の一つの端子の間の導通を検査することを特徴とする基板検査装置。

[7] 前記処理部は、

前記検出手段が、一方表面の端子間の導通と他方表面の端子間の導通を同時に検査するために、一方表面の端子と他方表面の端子が相違するネットにあることを特徴とする請求項 6記載の基板検査装置。

[8] 一方表面と他方表面に複数の端子が形成されるとともに二つの前記端子を電気的に接続する配線パターンが形成され、これら端子と配線パターンにより複数のネットが形成される基板の導通検査を行う基板検査装置であって、

前記基板に形成される複数の前記ネットと、前記配線パターンと前記端子に関する情報が関連して記憶される記憶手段と、

前記端子に電気的に接触して、該端子に電気信号を供給する供給用端子と電気信号を検出する検出用端子を有し、電気信号を供給する供給部と電気信号を測定する測定部を有する、少なくとも二つの検出手段と、

前記検出手段の動作を制御する制御手段を有し、

前記制御手段は、前記記憶手段に記憶される情報から、前記検出手段が接触する各端子の順番を設定する処理部を有し、

この処理部は、

前記複数のネットが有する検査対象となる前記配線パターンを、前記一方表面側端子のみを有する配線パターンの第一組と、前記裏側端子のみを有する配線パターンの第二組と、前記一方表面側端子と前記他方表面側端子を有するネットから、一つの一方表面側端子と一つの他方表面側端子を有する配線パターンを第三組として複数の配線パターンを分類し、

前記第一組の配線パターンの導通検査を行うために、前記検出手段の各端子が接触する端子を設定して、該検出手段を動作させるための制御信号を生成し、前記第二組の配線パターンの導通検査を行うために、前記検出手段の各端子が接触する端子を設定して、該検出手段を動作させるための制御信号を生成し、前記第三組の配線パターンの導通検査を行うために、前記検出手段の各端子が接触する端子を設定して、該検出手段を動作させるための制御信号を生成することを特徴とする基板検査装置。

前記処理部は、

前記第一組から導通検査される配線パターンの二つの端子が設定されるとともに、前記第二組から、前記配線パターンと相違するネットに属する配線パターンの二つの端子が設定され、

前記第一組の配線パターンと前記第二組の配線パターンが同時に検査されることを特徴とする請求項 8記載の基板検査装置。