WO2007111007A1

WO2007111007A1 - 液晶表示装置

Info

Publication number: WO2007111007A1
Application number: PCT/JP2006/324731
Authority: WO
Inventors: Makoto Shiomi
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2006-03-27
Filing date: 2006-12-12
Publication date: 2007-10-04
Anticipated expiration: 2008-09-27
Also published as: CN101405642B; US20090102767A1; CN101405642A

Abstract

　液晶パネルと視差バリアとを貼り合わせることで、デュアルビュー表示を可能とする液晶表示装置において、上記視差バリアは、Ｒ，Ｇ，Ｂの３画素を１単位として（１絵素として）表示画像を分離する。このとき、クロストークによる輝度変動は、同一絵素を構成する３つの画素のうち、右端にある画素に集中する（各画素がその左側にて隣接するソースラインからデータを供給される場合）ので、該右端画素を輝度情報との相関性が低くクロストークの影響が視認されにくいＢ画素とする。

Description

明細書

液晶表示装置

技術分野

[0001] 本発明は、デュアルビュー表示を行う液晶表示装置に関し、特に、カラークロストークを低減することにより色再現性を向上させる液晶表示装置に関する。

背景技術

[0002] TFT— LCDにおいては、その特有の問題として、隣り合う画素が寄生容量を介して結合していることから生じるクロストークの問題が指摘されている。すなわち、透明電極とソースラインとの間に絶縁膜があると、そこに寄生容量ができる。同様に、ゲートラインと透明電極との間や、ソースラインと共通電極との間にも寄生容量が発生する。これらの寄生容量や液晶自体の容量に影響を受けて、ゲートが OFFとなった時の表示画素の電位が所望の電圧とは異なってしま、、表示階調が所望の階調と異なるようになってしまうと、う問題が発生する。

[0003] すなわち、 TFTに接続されている表示画素にはゲートハイの瞬間に所望の電圧が印加されている力ゲート口一時において該画素は寄生容量を介して多くの周辺電気回路と接続している。そして、これら周辺電気回路の多くは、パネル設計に関わるものであるから、表示画素と周辺電気回路との間における寄生容量を考慮した駆動電圧を予め設定することが可能である。したがって、周辺電気回路との間に形成される寄生容量によるクロストークは、予め補償することができる。し力しながら、他の表示画素を駆動するソースラインの電位は、予め規定することができないため、他のソースラインが要因で発生するクロストークを予め補償することは困難である。

[0004] つまり、図 7 (a)に示すように、液晶表示装置において、ソースライン Si (iは整数）とゲートライン Gj (jは整数)とが直交するように設けられており、各ソースラインと各ゲートラインとの交差部分に、表示画素 100およびスイッチング素子 200が設けられているとする。そして、表示画素 100…のうち、表示画素 (A)について、以下のように寄生容量 Csda'Csdb 'Cgd'Ccsが形成されているとする。なお、表示画素（B)は、表示画素 (A)とゲートラインの配設方向にぉ、て隣接する表示画素の意味である。 [0005] すなわち、

寄生容量 Csda…表示画素 (A)を駆動するためのソースライン S2と表示画素 (A)との間に形成される寄生容量

寄生容量 Csdb…表示画素（B)を駆動するためのソースライン S3と表示画素 (A)との間に形成される寄生容量

寄生容量 Cgd…表示画素 (A)を駆動するためのゲートライン G2と表示画素 (A)との間に形成される寄生容量

寄生容量 Ccs · · ·共通電極線と表示画素 ( A)との間に形成される寄生容量

である。

[0006] そして、表示画素 (A)自体の容量を Cpとし、各ゲートラインに印加される電圧が図 7 (b)に示すように変化するとする。そして、表示画素 (A)が G色を表示する一方、表示画素 (B)が R色または B色を表示しており、表示画素 (A)の表示階調を LA、表示画素（B)の表示階調を LBとした場合、 LA≠LBであるとする。

[0007] この場合、ゲートハイ時に、表示画素 (A)の液晶部分にドレイン電圧が +V (A)だけ印加されるとすると、表示画素（B)の液晶部分にはドレイン電圧が V (B)だけ印カロされる。そして、次のゲートラインが ONになったとき、表示画素 (A)を駆動するソースラインには—V(A)が印加され、表示画素（B)を駆動するソースラインには +V (B) が印加される。

[0008] し力しながら、実際に表示画素 (A)には、上述のドレイン電圧がそのまま印加されるのではなぐ寄生容量に影響されて変化したドレイン電圧が印加される。具体的には、表示画素 (A)に印加される電圧の実効値を Vaとすると、

Va=V (A) + (Csda *V(A) + Cgd * Vg + Csdb *V(B) +Ccs * Vc) /Cpとなる

[0009] なお、 Vgはゲートラインに印加される電圧であり、 Vcは対向電極に印加される電圧である。

[0010] このように、表示画素 (A)には、所望のドレイン電圧 (A)と異なる電圧が印加されてしまう。

[0011] ここで、表示画素 (A)との間に形成される寄生容量 Csda'Cgd'Ccsは、設計段階で予測できるので、該寄生容量の値を考慮したドレイン電圧を設定することが可能である。すなわち、これらの寄生容量は、表示画素 (A)の表示階調にはあまり影響しない。

[0012] し力しながら、上記の実効電圧 Vaの計算式には、寄生容量 Csdb、ドレイン電圧 V( B)が含まれている。すなわち、電圧 Vaは、表示画素（B)に接続しているソースラインにより影響されるので、表示画素 (B)の表示階調によって表示画素 (A)の階調が変化するカラークロストークが生じる。例えば特許文献 1には、表示信号の補正によって、このようなカラークロストークの問題を解決する方法が開示されている。

特許文献 1 :日本国公開特許公報「特開 2005— 202377号公報（2005年 7月 28日公開)」

発明の開示

[0013] し力しながら、上記従来の構成では、補正に力かる回路や処理が複雑になるという問題を生じる。

[0014] さらに、上述したカラークロストークは、全ての表示方向に対して同一の画像を表示する通常の表示形態においては、あまり顕著に発生することはない。その理由は、以下の通りである。すなわち、通常の表示形態では、隣接するソースラインの画像データ同士は同一の画像に関するものであり、その輝度に着目した場合、 R, G, Bのそれぞれの色に関する画像データは互いに相関性の高いものとなる。したがって、クロストークが発生したとしても、視認画像にぉ、てその影響は現れにく、。

[0015] 一方、近年では、表示パネルと視差バリアとを組み合わせてなり、複数の表示方向に対してそれぞれ異なる画像を表示可能な表示形態 (以下、デュアルビュー表示）が実現されている。このようなデュアルビュー表示においては、他のソースラインが要因で発生するクロストークの問題が特に顕著となる。

[0016] すなわち、上記デュアルビュー表示においては、図 8に示すように、表示パネル 11 0にて生成される第 1画像および第 2画像に対して、表示パネル 110外に設けられる視差バリア 120によって特定の視野角が与えられる。これにより、図 9に示すように、観察位置が異なる複数の観察者に対して異なる画像を表示することができる。

[0017] 上記デュアルビュー表示においては、 1ソースライン毎に異なる画像に関するデータを与え、これらの画像を視差バリアによって異なる方向に分離することによって表示が行われる。したがって、隣接するソースラインの画像データはそれぞれ異なる画像に関するものであって、上記クロストークの視認画像に対する影響が大きくなる。

[0018] 本発明は、上記の問題点に鑑みてなされたものであり、その目的は、デュアルビユ一表示を行う液晶表示において、簡易な方法にてカラークロストークを低減することにある。

[0019] 本発明に係る液晶表示は、上記目的を達成するために、液晶パネルと視差バリアとを貼り合わせることで、複数の表示方向に対してそれぞれ異なる画像を表示可能な表示形態 (デュアルビュー表示）を可能としており、上記液晶パネルは、複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子および画素電極を含む表示画素が配置されて!、る液晶表示装置であって、上記視差バリアは、ゲートラインの延設方向に配置された R, G, Bの 3画素を 1単位としてそれぞれ異なる方向にて視認される表示画像を分離するものであり、上記 1単位をなす 3画素のうちゲートラインの延設方向の一方の端部に存在する画素を第 1表示画素とし、上記第 1表示画素に隣接すると共に上記第 1表示画素とは異なる表示方向に分離される表示画像に属する画素を第 2表示画素とする場合、上記第 2表示画素に接続するソースラインが上記第 1表示画素に隣接しており、上記第 1表示画素が、 B (青 )色の表示画素であることを特徴として、る。

[0020] 上記の構成によれば、上記第 1表示画素以外では、 (自画素にデータを供給するソースライン以外の）他のソースライン力受けるクロストークは、自画素と上記他のソースラインに接続される画素とが同一の画像に関し、互いに相関性の高いものであることから、その影響は現れにくい。一方、上記第 1表示画素では、（自画素にデータを供給するソースライン以外の）他のソースライン力受けるクロストークは、自画素と上記他のソースラインに接続される画素とが互いに異なる画像に関し、相関性の無いものであることから、その影響は現れやすい。

[0021] すなわち、デュアルビュー表示を行う際に、視差バリアによる表示画像の分離を R, G, Bの 3画素を 1単位として行うことは、クロストークの影響を第 1表示画素に集中させることになる。そして、上記第 1表示画素を、輝度情報との相関性が低い B画素とすることでクロストークによるクロストークの影響を抑制し、表示画面への影響を低減することができる。

図面の簡単な説明

[0022] [図 1(a)]本発明の実施形態を示すものであり、カラー液晶表示装置における絵素と R , G, Bの各画素との配置関係を示す平面図である。

[図 1(b)]本発明の実施形態を示すものであり、ノリア遮光層の配置によって、 R, G,

Bの 3画素を 1単位として分離を行う場合の構造例を示す図である。

[図 2]上記カラー液晶表示装置の概略構成を示す断面図である。

[図 3]上記カラー液晶表示装置の構成を示すブロック図である。

[図 4]本発明の他の実施形態に係るカラー液晶表示装置の構成を示すブロック図である。

[図 5]図 3のカラー表示装置における表示パネルの構成を詳細に示す平面図である。

[図 6(a)]本発明の CCT補正回路の処理工程を示すブロック図である。

[図 6(b)]本発明の CCT補正回路の処理工程を示すブロック図である。

[図 7(a)]従来の液晶表示装置における表示パネルの構成を示す図である。

[図 7(b)]ゲートラインへ電圧を印加する状態を示す図である。

[図 8]デュアルビュー表示において、視野バリアによる視野角の付与効果を示す図である。

[図 9]デュアルビュー表示を行う場合の表示画面と観察者との関係を示す図である。発明を実施するための最良の形態

[0023] 本発明の一実施形態について、図面に基づき説明する。

[0024] 先ずは、本実施の形態に係る液晶表示装置 1の概略構成を図 2に例示する。液晶表示装置 1はデュアルビュー表示を行えるカラー液晶表示装置であり、図 2に示すように、大略的に、表示パネル 100、視差バリア 110、ノックライト 120を備えている。

[0025] ノックライト 120は、光源 121と反射部 122とを備えており、光源 121から照射された光を反射部 122によって反射することで、表示パネル 100に対して光を照射するようになつている。光源 121としては、例えば、 LED (light emitting diode ;発光ダイォード）、冷陰極管（CCFT;Cold Cathode Fluorescent Tube)、冷陰極型蛍光ランプ（CC FL ;Cold Cathode Fluorescent Lump)などが用いられる。

[0026] 表示パネル 100は、対向して配置された TFT (Thin Film Transistor)基板 101と C F (カラーフィルタ)基板 102との間に、ネマティック液晶からなる液晶層 103が挟持されてなるアクティブマトリクス型の液晶表示パネルである。

[0027] TFT基板 101には、複数のソースラインと、各ソースラインにそれぞれ交差する複数のゲートラインとが設けられ、これらのソースラインおよびゲートラインの組み合わせ毎に、画素が設けられている。上記各画素は、図 2に示したように、データ信号線（図示せず)の延在方向に沿って、左側への画像表示 (表示装置の左側に対する画像表示)用の左絵素列と、右側への画像表示 (表示装置の右側に対する画像表示)用の右絵素列とが交互に配置されている。ここで、左絵素および右絵素は、図 1 (a)に示すように、 R画素， G画素，および B画素を 1組として形成されている。

[0028] CF基板 102上には、カラーフィルタ層（図示せず）が設けられて!/、る。カラーフィルタ層には R, G, Bの各フィルタが各画素について設けられている。

[0029] TFT基板 101および CF基板 102における対向面には、互いに略直交する方向の配向処理が施された配向膜 (図示せず)がそれぞれ設けられており、 TFT基板 101 におけるバックライト 120側の面には、偏光板 104が備えられている。

[0030] 視差バリア 110は、ノリアガラス 111と、ノリア遮光層 112と力らなる。バリア遮光層 112は、ノリアガラス 111上に金属層または榭脂層をパターユングすることによって形成されている。ノリアガラス 111の表示面側 (バックライト 120とは反対側）には、偏光板 23が設けられている。

[0031] ノリア遮光層 112は、絵素列の延在方向に対して平行な方向に、例えばストライプ状の列をなすように配置されて、る。バリア遮光層 112の材質は特に限定されるものではないが、例えば、黒色顔料を分散させた感光性榭脂を用いて形成したり、金属薄膜をパターユングして形成しても良い。

[0032] また、ノリア遮光層 112の各列は、表示パネル 100の各絵素列に対応するように設けられている。つまり、ノリア遮光層 112は、 R, G, Bの 3画素を 1単位として右画像と左画像との分離を行う。ノリア遮光層 112の配置によって、 R, G, Bの 3画素を 1単位として分離を行う場合の構造例を図 1 (b)に示す。 [0033] このように、バリア遮光層 112による右画像と左画像との分離を、図 1 (a) (b)に示すように、 3画素 (R, G, Bの画素に対応）を 1単位として行った場合、各画素がその左側に存在するソースライン力データを供給される構造であれば、他のソースラインが要因で発生するクロストークは上記 1単位をなす 3画素のうち、右端にある画素にのみ大きく影響する。

[0034] すなわち、上記構造の場合、上記 1単位をなす 3画素のうち、左端にある画素（図 1

(a) (b)では R画素）は、その右隣の画素（上記 1単位をなす 3画素のうち、中央にある画素：図 1 (a) (b)では G画素）にデータを供給するソースライン力クロストークの影響を受ける力この左端画素と中央画素とは同一の画像に関するものとなるため、互いに相関性の高いものとなり、クロストークが発生したとしても視認画像においてその影響は現れにくい。同様に、中央画素は、その右隣の右端画素（図 1 (a) (b)では B 画素）にデータを供給するソースライン力クロストークの影響を受ける力そのクロストークは視認画像にぉ、てその影響は現れにく、。

[0035] これに対し、右端画素は、その右隣の左端画素にデータを供給するソースラインからクロストークの影響を受ける。この時、上記右端画素と左端画素との関係は、異なる画像に関するものとなるため、その表示データの相関性は無ぐ右端画素におけるクロストークの影響は左端画素および中央画素に比べて大となる。

[0036] 尚、上記説明においては、各画素がその左側に存在するソースライン力データを供給される構造を仮定しているため、右端画素においてクロストークの影響が大となつている。し力しながら、本発明において、上記 1単位をなす 3画素のうちゲートラインの延設方向の一方の端部に存在する画素を第 1表示画素とし、上記第 1表示画素に隣接すると共に上記第 1表示画素とは異なる表示方向に分離される表示画像に属する画素を第 2表示画素とし、上記第 1表示画素がクロストークの影響が大となる画素である場合、上記第 2表示画素に接続するソースラインと隣接する側の端部画素が第 1 表示画素となる。

[0037] ここで、本発明においては、第 1表示画素におけるクロストークの影響を低減するために、図 1 (a) (b)に示すように、第 1表示画素を B画素としていることに特徴を有する [0038] すなわち、他のソースラインが要因で発生するクロストークは、そのクロストークによる輝度変動が大きいほど視認されやすい。一方で、 R, G, Bの各色と輝度との相関性に着目した場合、 R色， G色は輝度情報との相関性が高ぐ B色は輝度情報との相関性が低い。このため、クロストークの影響が大となりやすい第 1表示画素を、輝度情報との相関性が低い B色画素とすることで、上記クロストークによる輝度変動を抑制し、表示画面への影響を低減することができる。

[0039] 言、換えれば、本実施の形態に係る液晶表示装置 1では、デュアルビュー表示を行う際に、視差バリアによる表示画像の分離を R, G, Bの 3画素を 1単位として行うことで、クロストークの影響を第 1表示画素に集中させる。さらに、上記第 1表示画素を、輝度情報との相関性が低い B画素とすることで輝度変動を抑制し、表示画面への影響を低減している。

[0040] また、上記液晶表示装置 1では、上記クロストークの影響が大となる第 1表示画素においてクロストーク補正を行えば、さらにクロストークを抑制した表示が可能となる。この場合、 R, G, Bの全ての画素について補正を行う場合に比べ、クロストーク補正に係る処理を低減でき、補正回路の構成も簡略化できる。

[0041] 次に、上述したカラークロストークの補正を行うための構成について説明する。

[0042] 図 3は、本発明の液晶表示装置 1の一実施形態である。同図に示されるように、液晶表示装置 1は、 CCT (カラークロストーク)補正回路 2 (補正回路)と、極性反転回路 3と、タイミングコントローラ 4と、ソースドライバ 5と、ゲートドライバ 6と、表示パネル 7と、記憶部 8とを備える。なお、図 3においては、本発明に関係ない構成を大幅に省略してある。

[0043] CCT補正回路 2は、外部から入力される B色の階調レベルを示す青色信号 Bからなる入力信号階調 (入力カラー信号)を補正し、表示パネル 7におけるへの書き込み信号階調（出力カラー映像信号) B'を出力する。この補正レベルは、 Bおよび他ソースバスラインを介して隣接する隣の Rxにより決定する。具体的には 1ドット 1H反転駆動の場合、 B<Rxの時、 B' ^B— a ( a >0)、 B >Rxの時、 B，^B+ a ( α >0)のように修正する。なお、 B、 Rx、 aは階調信号として処理してもよいし、電圧になおした後処理してもよい。電圧として処理する場合、本構成の汎用性は高まる力実数処理、極性処理など回路が煩雑になるし、補正テーブルも複雑なものとなる。一方、階調数として処理すれば回路は簡単になるが、デバイスの階調設定ごとに補正を作成する必要があり、さらに極性を考慮できないために誤差を含むことになる。実際に発明者の測定によると、いずれの手段によっても十分な補正効果が得られたので、簡単に階調数としてデジタル処理し、補正量は 16階調刻みの LUTを作成し、中間階調はネ ΐ間した。

[0044] なお、 CCT補正回路 2は彩度強調回路 10に含まれるものであっても良い。また、 R 色または G色の階調レベルを示す赤色信号 Rおよび緑色信号 Gに対しては、 CCT補正処理は行われずに、そのまま表示パネル 7への書き込み信号階調（出力カラー映像信号) R'、 G 'として出力される。

[0045] 極性反転回路 3は、 CCT補正回路 2から出力される書き込み信号階調 R' , G' , B'

(デジタルデータ）に基づいて、表示パネル 7における各表示画素への書き込み電圧信号 (アナログデータ)を決定する。

[0046] 本液晶表示装置 1 (表示装置)では、図 4に示すように、 CCT補正回路を極性反転回路 3の後段に設けることも可能である。すなわち、図 4に示す CCT補正回路 2は、極性反転回路 3からの入力信号電圧 (アナログデータ)を補正し、書き込み電圧信号 (アナログデータ）を出力する。

[0047] タイミングコントローラ 4は、入力された RGB同期信号に基づき、ソースドライバ 5およびゲートドライバ 6を駆動するためのソースドライバ用タイミング信号およびゲートドライバ用タイミング信号を生成する。なお、ソースドライバ用タイミング信号は、極性反転回路 3を介してソースドライバ 5に入力される。

[0048] ソースドライバ 5は、極性反転回路 3にて決定された書き込み電圧が各表示画素に印加されるよう、表示パネル 7に設けられる各表示画素に TFTを介して接続された各ソースラインを駆動する。なお、ソースドライバ 5は、極性反転回路 3と一体的に構成されていてもよい。また、ゲートドライバ 6は、表示パネル 7に設けられる各表示画素に T FTを介して接続された各ゲートラインを駆動するためのものである。

[0049] 表示パネル 7は、マトリクス状に配置された複数の表示画素を、複数のソースラインおよび複数のゲートラインによって駆動することにより画像表示を行うものである。具体的には、図 5に示すように、ソースライン Si (iは整数）とゲートライン Gj (jは整数）とが直交するように設けられており、各ソースラインと各ゲートラインとの交差部分に、画素電極 11とスイッチング素子 12とを含む各表示画素が設けられて、る。

[0050] ここで、各表示画素のうち、同一のゲートライン G2により駆動される 2つの表示画素について、図 5のように、該第 1表示画素 (A)に接続するソースライン S2に隣接するとともに該第 1表示画素 (A)の画素電極との間に寄生容量を形成するソースライン S3 力上記第 2表示画素 (B)に接続している場合、すなわち、第 1表示画素の画素電極と重畳（隣接)する 2本のソースラインのうち該第 1表示画素には接続されなツースラインに第 2表示画素が接続されている場合、表示画素 (A)の周辺には、以下のように寄生容量 Csda · Csdb · Cgd' Ccsが形成される。

[0051] 寄生容量 Csda…表示画素 (A)を駆動するためのソースラインと表示画素 (A)との間に形成される寄生容量

寄生容量 Csdb…表示画素（B)を駆動するためのソースラインと表示画素 (A)との間に形成される寄生容量

寄生容量 Cgd…表示画素 (A)を駆動するためのゲートラインと表示画素 (A)との間に形成される寄生容量

寄生容量 Ccs…蓄積容量電極 (線)と表示画素 (A)との間に形成される寄生容量。

[0052] このため、 CCT補正回路 2を介することなく従来のように各表示画素を駆動すると、注目表示画素の表示階調が、他の表示画素を駆動するソースラインへ印加される電圧の影響を受けて所望の階調と異なってしまうクロストークの問題が発生する。たとえば、図 5に示す構成では、第 1表示画素としての表示画素 (A)に注目すると、表示画素 (A)の表示階調が、第 2表示画素としての表示画素 (B)を駆動するソースライン S 3への印加電圧に影響を受けることになる。

[0053] 本実施の形態の液晶表示装置 1では、このように発生するクロストークの問題を改善すベぐ CCT補正回路 2 (図 2参照、図 1参照）を設けている。但し、上記クロスとトークの問題は、上述したように、特に B色画素においてのみ顕著に発生するので、以下の説明では、表示画素 (A)が B色画素、表示画素（B)力 ¾色画素の関係にある。

[0054] ここで、図 6を用いて、 CCT補正回路 2による書き込み信号の出力工程を説明する [0055] 図 6は、 CCT補正回路 2を用いて、表示画素 (A)の入力信号階調を表示画素 (B) の入力信号階調に基づいて補正し、これを表示画素 (A)の書き込み信号階調として極性反転回路 3に出力する場合を説明するブロック図である。

[0056] まず、表示画素 (A)の入力信号階調が、 ldotメモリに記憶されるとともに CCT補正回路 2へ入力される（図 6 (a) )。ついで、同図 (b)に示されるように、表示画素（B)の入力信号階調が ldotメモリに記憶されるとともに CCT補正回路 2へ入力される力このとき、 ldotメモリからは先に記憶された表示画素 (A)の入力信号階調が出力され、表示画素 (B)の入力信号階調とともに CCT補正回路 2に入力される。 CCT補正回路 2 では、この ldotメモリからの表示画素 (A)の入力信号階調を、表示画素（B)の入力信号階調に基づヽて補正し、これを表示画素 (A)の書き込み信号階調として極性反転回路 3に出力する。

[0057] 上述したように、 CCT補正回路 2により、表示画素 (A)である B色表示画素への書き込み信号階調を、表示画素 (A)への入力信号階調を表示画素 (B)である R色表示画素の入力信号階調あるいは書き込み信号階調に基づいて補正した階調にしてやれば、クロストーク量を低減できるといえる。つまり、 B色表示画素において、寄生容量 Csdと表示画素との間で発生するクロストーク量を低減し、表示装置による表示のカラーバランスを適正化できる。

[0058] 具体的には、デジタルデータにて示される表示画素（A)の階調レベルを LA、同じくデジタルデータにて示される表示画素（B)の階調レベルを LB、上記 LAおよび上記 LBを入力値とする関数を F (LA、 LB)とした場合、

表示画素 (A)への入力階調レベルが、 Lout = LA+F (LA、 LB)にて算出される階調レベル Loutに補正されるように補正する。

[0059] このように階調レベル LAを補正すれば、デジタルデータである階調レベルを用いて表示画素 (A)への入力信号階調を補正するので、簡略な処理にぉ、てクロストークを低減できる。つまり、印加電圧を示すアナログデータを用いて表示画素 (A)への印加電圧を補正すると、デジタルデータを扱うよりも多くのビット数が処理に必要になる場合があるので、処理が複雑ィ匕することがある。デジタルデータを用いた補正処理では、このような処理の複雑ィ匕は回避できる。

[0060] さらに、上記 LAが所定のしきい値より小さい場合、 F (LA、 LB) =k (LA— LB)と定義され (ただし、 k>0)、上記 LAが当該しきい値より大きい場合、 F (LA、 LB)は一定値を出力する関数として定義されると好ましい。

[0061] これは、クロストークを低減するために LAに与えるべき補正値 F (LA、 LB)の値は、 LAが所定のしきい値（128階調）に達するまでは、 LAの値に応じて単調増加するためである。また、しきい値（128階調）を超える LAについては、 LAと F (LA、 LB)との間に明快な相関関係がなくなる。また、刺激値の誤差率が低くなるので、一定値を L Aにカ卩えて Loutを出力するというように、比較的ラフな補正でクロストークは低減される。

[0062] したがって、上記のように F (LA、 LB)を定義すれば、簡略な処理にぉ、て Loutを求めることができる。

[0063] さらに、 0から最大階調レベルに含まれる整数から複数の整数を抽出し、該複数の整数のそれぞれを LAとした場合における F (LA、 0)の値を、対応する LAの値と関連付けて予めルックアップテーブルに格納する一方、上記ルックアップテーブルに格納されていない LAを入力とする F (LA、 LB)の値を、該ルックアップテーブルに格納された LAの値と、該 LAの値に対応する F (LA、 0)の値と、 F (LA、 LB) =0を満たす LAおよび LBの値と、に基づき補間するようにすると、なお好ましい。

[0064] 上記構成によれば、ルックアップテーブルを用いて F (LA、 LB)の値を求めることができるので、該ルックアップテーブルを表示装置の種類ごとに予め作成し、さらに記憶部 8 (図 3参照）に格納しておけば、表示装置の種類に応じた適切な F (LA、 LB) の値を求めることができる。

[0065] さらに、 LA>LBの場合、上記補間を直線補間により行うことが好ましい。補間方法としては、直線による補間が最も簡略な方法だからである。

[0066] LAく LBの場合、通常のディスプレイにおけるカラークロストーク補正ではこの項を無視して補正値を 0とする場合が多い。なぜならば、 LA>LBの場合に比べて輝度変化量が小さいぐ通常さらに隣の画素（Bに対する G)の輝度変化の中に埋もれてしまうためである。しかしながら本発明では、 LAと LBとに映像的な相関がないためこの部分も補正した方がよい。

[0067] また、上記の説明では、表示画素 (A)の入力信号階調レベル LAおよび表示画素（ B)の階調 (入力信号階調 ·書き込み信号階調)レベル LBを用いて、表示画素 (A)への書き込み信号階調を決定する方法について説明したが、必ずしもこの処理を用いなくてもよい。すなわち、表示画素 (A)への書き込み信号電圧を示すアナログデータ、および、表示画素 (B)への印加電圧 (入力信号電圧'書き込み信号電圧)を示すァナログデータに基づき、表示画素 (A)への書き込み信号電圧を決定してもよい。この補正手順について以下に説明する。なお、印加電圧を示すアナログデータを用いた補正は、階調レベルを示すデジタルデータを用いる補正と同様に、 CCT補正回路により実行される。ただし、各画素への印加電圧を示すアナログデータを CCT補正回路に入力しなければならないので、図 4に示すように、極性反転回路 3を CCT補正回路の前段に設ける必要がある。

[0068] 印加電圧を示すアナログデータに基づく補正手順にお!、ては、表示画素 (A)の容量を Cp、表示画素（B)が接続されたソースライン S3と表示画素 (A)の画素電極との間に形成された寄生容量の容量値を Csd、入力信号階調のレベル力 ½のときの表示画素 (A)への入力信号電圧を U (g)、表示画素 (B)への入力信号電圧または書き込み信号電圧を Ugad、表示画素 (A) (B)の画素電極に対向する共通電極への印加電圧 (表示画素 (A)に黒表示を行うときの表示画素 (A)への入力信号電圧)を Ubad とするとさ、

F (g) =Csd- (Ugad-Ubad) /Cp - (U (g+ 1)— U (g) )

で示される F (g)を補正値とし、この補正値 F (g)に表示画素 (A)の入力信号階調をカロえたものを、表示画素 (A)の書き込み信号階調として算出する。そして、この書き込み信号階調に対応する電圧を表示画素 (A)の書き込み信号電圧とする。特に、 C sdZCpを 0. 020程度の小さな値に設定すれば、補正値 F (g)も少なくできる。

[0069] なお、各電圧の基準電位は接地電位とすればょ、。また、上記 Cpは、表示画素 (A )の液晶容量に、 Ccs、 Csda、 Csdbおよび Cgdをカ卩えたものである。もっとも、液晶容量 (容量値）が支配的であるため、液晶容量を Cpとしても良いし、液晶容量に上記 C cs、 Csda、 Csdb, Cgdおよび表示画素（A)内に形成される容量の少なくとも 1つを加えたものを Cpとしても構わな!/、。

[0070] または、所望の階調を表示するために表示画素 (A)に電圧の実効値 Vaを印加する必要がある場合、表示画素 (B)に対する入力信号電圧あるいは書き込み信号電圧を V (B)、表示画素 (A)が接続されたソースライン S2と表示画素 (A)の画素電極との間に形成された寄生容量の容量値を Csda、表示画素 (B)が接続されたソースライン G3と表示画素 (A)の画素電極との間に形成された寄生容量の容量値を Csdb、表示画素 (A)に接続されたゲートライン G2と表示画素 (A)の画素電極との間に形成された寄生容量の容量値を Cgd、表示画素 (A)に対応して設けられる蓄積容量電極 C sと、表示画素 (A)のスイッチング素子のドレイン電極との間に形成された寄生容量の容量値を Ccs、上記ゲートライン G2への印加電圧を Vg、上記蓄積容量電極 Csへの印加電圧を Vc、表示画素（A)の容量値を Cpとして、 V (A) = (Cp *Va— Cgd*Vg — Csdb * V (B) + Ccs * Vc) / (Cp + Csda)で示される電圧 V (A)を、表示画素（A )に対する書き込み信号電圧とする。

[0071] 上記の説明では、 CCT補正回路 2 (彩度強調回路 10)がハードウェアのみで実現されている場合を例にして説明した力これに限るものではない。該部材の全部または一部を、上述した機能を実現するためのプログラムと、そのプログラムを実行するハードウェア (コンピュータ）との組み合わせで実現してもよい。一例として、液晶表示装置 1に接続されたコンピュータにより、表示パネル 7を駆動する際に使用されるデバイスドライバとして、 CCT補正回路 2または彩度強調回路 10を実現してもよい。また、液晶表示装置 1に外付けされる変換基板として、 CCT補正回路 2または彩度強調回路 10が実現され、ソフトウェアなどのプログラムの書き換えによって、 CCT補正回路 2 または彩度強調回路 10を実現する回路の動作を変更できる場合には、当該ソフトゥエアを配布して、当該回路の動作を変更することによって、当該回路を、上記実施形態の CCT補正回路 2 (彩度強調回路 10)として動作させてもよい。

[0072] これらの場合は、上述した機能を実行可能なハードウェアが用意されていれば、当該ハードウェアに、上記プログラムを実行させるだけで、上記実施形態に係る CCT補正回路 2 (彩度強調回路 10)を実現できる。

[0073] 上記説明における CCT補正処理は、特許文献 1にも開示のある補正方法であり、あくまで例示に過ぎない。本発明で使用可能な CCT補正処理はこれに限定されるものではない。すなわち、本発明では、クロストークの影響を輝度情報との相関性が低い B画素に集中することでクロストークの抑制効果が得られるため、上記 CCT補正処理を行う場合でも、その処理は補正精度よりも処理の簡易さを重視しやすいといえる

[0074] 例えば、表示データにおける輝度情報を視感度に基づく R, G情報（単純なもの）に分解し、上記 R情報の強度に係数を付加したものを Bに対する補正係数として渡すことで、 B色のデータに対する簡易な補正処理が可能となる。ここで、 R情報の強度に付加される係数は、ルックアップテーブルにて備えることが好まし、。

[0075] さらに、 CCT補正回路 2を簡略ィ匕できる変形例について説明する。

[0076] Bと Rxとの処理に特ィ匕して補正することが可能となった結果、さらにクロストーク補正を簡略ィ匕することができる。 R情報はすでに述べたように Gとともに輝度情報 Yとの相関が非常に高い。一方本発明のデバイスは、その使用目的から通常 2系統の入力 (Y, Pb, Prのように輝度信号と式差信号)が同時になされる。通常これらの入力信号はそれぞれ独立にデジタル RGBに変換され統合されて本デバイスに供給される。ところで本デバイスではクロストーク補正が Bと Rxとの間でのみ決定され、し力も Rxと Y とは相関が深ぐ変化するのは Bのみである。従って、参照側の Y値に基づいて青の式差信号 Pbを修正してもほぼ同等の効果が得られる。この部分をデジタル YUVで補正してもよいが、使用目的力らして比較的ラフな補正でも許容されると判断できるときは、 Y値を参照値として Pbに加算するアナログ回路として実現することも可能であり、非常に簡単な回路構成で実現できる。

[0077] 以上のように、本発明に係る液晶表示は、液晶パネルと視差バリアとを貼り合わせることで、複数の表示方向に対してそれぞれ異なる画像を表示可能な表示形態 (デユアルビユ一表示）を可能としており、上記液晶パネルは、複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子および画素電極を含む表示画素が配置されて!、る液晶表示装置であって、上記視差バリアは、ゲートラインの延設方向に配置された R, G, Bの 3画素を 1単位としてそれぞれ異なる方向にて視認される表示画像を分離するものであり、上記 1単位をなす 3画素のうちゲートラインの延設方向の一方の端部に存在する画素を第 1表示画素とし、上記第 1表示画素に隣接すると共に上記第 1表示画素とは異なる表示方向に分離される表示画像に属する画素を第 2表示画素とする場合、上記第 2表示画素に接続するソースラインが上記第 1表示画素に隣接しており、上記第 1表示画素が、 B (青)色の表示画素である。

[0078] 上記の構成によれば、上記第 1表示画素以外では、 (自画素にデータを供給するソースライン以外の）他のソースライン力受けるクロストークは、自画素と上記他のソースラインに接続される画素とが同一の画像に関し、互いに相関性の高いものであることから、その影響は現れにくい。一方、上記第 1表示画素では、（自画素にデータを供給するソースライン以外の）他のソースライン力受けるクロストークは、自画素と上記他のソースラインに接続される画素とが互いに異なる画像に関し、相関性の無いものであることから、その影響は現れやすい。

[0079] すなわち、デュアルビュー表示を行う際に、視差バリアによる表示画像の分離を R, G, Bの 3画素を 1単位として行うことは、クロストークの影響を第 1表示画素に集中させることになる。そして、上記第 1表示画素を、輝度情報との相関性が低い B画素とすることでクロストークによるクロストークの影響を抑制し、表示画面への影響を低減することができる。

[0080] また、上記液晶表示装置においては、上記第 1表示画素への入力信号を、該第 1 表示画素への入力信号と上記第 2表示画素への入力信号とに基づいて補正し、上記第 1表示画素への書込み信号として出力する補正部を備えている構成とすることができる。

[0081] 上記の構成によれば、クロストークの影響が集中された第 1表示画素において、クロストーク補正を行うことができ、 R, G, Bの全ての画素について補正を行う場合に比ベ、クロストーク補正に係る処理を低減し、かつ、補正回路の構成も簡略ィ匕しながら、さらにクロストークを抑制した表示が可能となる。

[0082] また、上記液晶表示装置においては、上記補正部は、上記第 1表示画素への入力信号と上記第 2表示画素への入力信号に基づいて、上記第 1表示画素への書込み信号をルックアップテーブル力も読み出すものであることが好ましい。上記の構成によれば、ルックアップテーブルからのデータ読み出しといった簡易な処理にて、第 1表示画素のデータに対してクロストーク補正を行うことができる。

Claims

請求の範囲

[1] 液晶パネルと視差バリアとを貼り合わせることで、複数の表示方向に対してそれぞれ異なる画像を表示可能な表示形態を可能としており、

上記液晶パネルは、複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子および画素電極を含む表示画素が配置されて

V、る液晶表示装置であって、

上記視差バリアは、ゲートラインの延設方向に配置された R, G, Bの 3画素を 1単位としてそれぞれ異なる方向にて視認される表示画像を分離するものであり、

上記 1単位をなす 3画素のうちゲートラインの延設方向の一方の端部に存在する画素を第 1表示画素とし、上記第 1表示画素に隣接すると共に上記第 1表示画素とは異なる表示方向に分離される表示画像に属する画素を第 2表示画素とする場合、上記第 2表示画素に接続するソースラインが上記第 1表示画素に隣接しており、上記第 1表示画素が、 B (青)色の表示画素であることを特徴とする液晶表示装置。

[2] 上記第 1表示画素への入力信号を、該第 1表示画素への入力信号と上記第 2表示画素への入力信号とに基づいて補正し、上記第 1表示画素への書込み信号として出力する補正部を備えて、ることを特徴とする請求項 1に記載の液晶表示装置。

[3] 上記補正部は、上記第 1表示画素への入力信号と上記第 2表示画素への入力信号に基づ、て、上記第 1表示画素への書込み信号をルックアップテーブルから読み出すものであることを特徴とする請求項 2に記載の液晶表示装置。