WO2007066395A1 - 半導体回路及びその制御方法 - Google Patents

Abstract

　トランジスタの電流駆動能力を反映した信号を生成するバイアス回路（１）と、その信号をアナログ形式からデジタル形式に変換するアナログデジタル変換回路（２）と、アナログデジタル変換回路により変換された信号を制御信号として、部分的に動作状態又は非動作状態に制御される信号処理回路（３）とを有する半導体回路が提供される。

Description

導体 路及びその 御方、法 術分野

０００1 、半導体 路及びその 御方法に関する。 ０００2 ステム Sにおけるアナ グ 路の 要性が高ま て る。C OSプ セスにお てアナ グ 路を実現する上では、半導体の プ セスにおけるトランジスタの 製 ばら き、 の 度に依存した、トランジスタの 性の 動 の 策が大きな課題になる。 えば、トランジスタのド イン d び相互 ンダクタ は、同じ 動電圧を与えた場合にお ても製 プ セスにおける

ポ ンの幅のばら き等により変動し、また 度によ ても変動する。これ によりアナ グ 路の 度や消費 流がばら ことが問題になる。

０００3 また、下記の には、複数 個のアナ グ ック 、共通の

号を受けて前記 個のアナ グ ックに対応して イアスを供給する複数 個の イアス ック 、 個の イアス ック の 通の 号を出 する制御 路とを含むことを特徴とする OSアナ グ 積回路が 記載されて る。

０００4 また、下記の 2には、製造ばら きもし は温度変動で回路を構成する OS のしき 値が変動すると内部 心電圧も同じよ に変動するため、この 心電圧を基準 として一方の 子に受ける アンプを有する 半導体 積回路が記載されて る。

０００5 また、下記の 3には、 圧し も広 囲で イアス 圧を供給し、 を実現でき、 製 プ セスの 動作 件の 動による影響を抑制できる イアス 路が記載されて る。

０００6 1 6 43 9

2 8 32 584

3 2 3 5 258 明の

０００7 明の 、トランジスタの 性の ばら き及び 又は温度によらず、回 路の 流、動作 度及び 動電圧を自動的に一定に保 ことができる半導体 路及びその 御方法を提供することである。

０００8 明の 点によれば、トランジスタの 動能力を反映した 号を生成する イアス 路と、前記 号をアナ グ 式 らデジタ 式に変換するアナ グデジ タ 路と、前記アナ グデジタ 路により変換された 号を制御 号と して、部分的に動作 態に制御される信号 路とを有する半 導体 路が提供される。 ０００9 は、 明の 態による半導体 路の を示す ック図 である。

2 2は、 の イアス 路の を示す 路図である。

3 3は、 のアナ グデジタ 路の を示す 路図である。

4 4は、 の 路の を示す 路図である。

5 5は、 の 路の を示す図である。

6 6は、 明の 2の 態による イアス 路の を示す 路図で ある。

7 7は、 明の 3の 態によるアナ グデジタ 路の を 示す 路図である。

8 8は、 3 9の の を示す 路図である。

9 9は、 5の 路の に一定の 流を供給するための 路の を示す 路図である。

1０ は、 明の 4の 態による 5の 路の

を供給するための 路の を示す 路図である。

明を実施するための 良の

００1０ 下、 S トランジスタを単にトランジスタ 。トランジスタのド イン d び相互 ンダクタンス 、 ( ) (2)で与えられる。 ００11 d (8 2)X od2 ( )

X od (2)

００12 ただし、ここで odはトランジスタのゲ ト ソ ス 圧を s、トランジスタの 圧を としたときのトランジスタの 動電圧 od である。 はト ランジスタの ネ Wに比例し、 ネ に反比例するトランジスタの 数で ある。また、 は、プ セス 件及び 度に依存して変動す る。

００13 の 、例えば ント ラ の に に依存 ずに 回路の 流を制御する イアス 法を用 ることで、トランジスタの 動電圧 odを によらず一定に保 ことができ、 の 動がトランジスタの ド イン d び相互 ンダクタンス に与える影響を抑えることができる。

００14 方、 の 動に ては、ド イン d び相互 ンダクタンス の 数として作用するため、ド イン d又は相互 ンダクタンス を一定に保 ため には の 動に応じて、駆動電圧 odが変動するよ 制御を行 要がある。 このよ 場合、トランジスタの 性の 動電圧 odに強 存するよ 特性、 例えばノイズ ッチングの プ セス 件及び 度により変動することになる ため、別途これらの 性を考慮して特性の 動に対して ジンを持た た回路 計が必要になる。逆に、駆動電圧 odを一定に保 よ イアス 態にトランジス タを制御した場合、 の 動によ てド イン d び相互 ンダクタンス が変動し、回路の 力及び 度が変動する。

００15 そこで、プ セス 件及び 度による の 動に対して、トランジスタの

ンダクタンス を一定に保 よ ド イン dを生成し、回路の 度を一定 に保 よ イアス 路が考えられる。し し、この 合、 の 動に応じてド イン d 動電圧 odが変動する。また、ド イン dを一定とする アス 路を用 た場合は、プ セス 件及び 度による の 動に対してトラン ジスタの ンダクタンス 動電圧 odが変動する。

００16 イアス 法にお ては、プ セス 件及び 度の 動に対してトランジスタの ンダクタンス 、ド イン d 動電圧 odを同時に一定に制御すること は困難である。したが て、回路 計にお てはトランジスタの 性の 動を考慮し て、プ セス 件及び 度の 動に対する ジンを持た る必要がある。そのた め、設計の 易度が高 なると同時に回路の 性能 が妨げられる。

００17 明の 、トランジスタの 性の ばら き及び 又は温度によらず 、回路の 流、動作 度及び 動電圧を自動的に一定に保 導体 路を実 現する。

００ 8 ( の

は、 明の の 態による半導体 路の を示す ック図であ る。 は、 イアス 路であり、トランジスタの 動能力を反映した電圧

電流 号を生成する。 2は、アナ グデジタ 路であり、 イアス が生成する信号を任意の 度でアナ グ 式 らデジタ 式に変換し、 ビッ トのデジタ 号を制御 号として回路3に する。 3は、実際に信号 理を 行 路であり、回路の 部分 全体は並列 造を持ち、それぞれ 号により部分的に動作 態に制御される要素 3 ～3 で構成される。 、任意の数の要 3 ～3 が並列に接続されて よ 、また 3 3 の 必ずしも等 必要はな 、任意の 模の比で構成されてよ 。 えば、信号 3は、 個の要 3 ～ 3 らなる。 3 は常に動作 態にある。 3 ～3 は、それぞれ ビットの 設けられ、 ビットの 号により動作

態に制御される。

００19 2は、 の イアス の を示す 路図である。 トランジスタ

3は、ソ スが電源 圧に接続され、ゲ ト ド インが トランジスタ のド インに接続される。 トランジスタ は、ゲ トが トラ ンジスタ 2のゲ ト ド インに接続され、ソ スが を介してグランドに 接続される。 トランジスタ 4は、ゲ トがトランジスタ 3のゲ ト ド インに接続され、ソ スが電源 圧に接続され、ド インがトランジスタ 2のゲ ト ド インに接続される。トランジスタ 2のソ スは、グランドに接続される。

トランジスタ 5は、ゲ トがトランジスタ 2のゲ トに接続さ 、ソ スがグランドに接続され、ド インが電流 に接続される。

００2０ えば、トランジスタ の ネ 幅は、トランジスタ 2の ネ 幅の4倍で あり、トランジスタ 3 4の ネ 幅は等 。このとき、トランジスタ 2 の ンダクタンス は、抵抗 の に関連 けられ、プ セス 件 及び 度によらず、一定の値に制御される。このとき、 ント ラ によりトランジスタ 2のド イン dをトランジスタ 5で複製して に する。 は、例えば、プ セス 件及び 度の 響を受けに 、半導体チップ 部の 子を用 る。

００21 このとき、 イアス 路の の 、トランジスタの インダクタンス を一定に制御するよ 電流であるため、 (2) ら、トランジスタの 動電圧 odは の 動に対して反比例するよ に制御されて る。 (2)を (3)に 変形 、 (3 を ( に代入すると、 (4になる。

００22 od p (3)

d ( j ) (4)

００23 (4)より、相互 ンダクタンス が一定であるとすると、ド イン dは

の 動に対して反比例することがわ る。トランジスタ 2 5は、 ント ラ を構成する。 の 、トランジスタの の 動に対して 反比例し、 の 動を反映した電流 号として ることができる。この イアス 、トランジスタの ンダクタンス がある一定の値になるよ に制御される 電流 号を端子 にお て生成する。

００24 3は、 のアナ グデジタ 2の を示す 路図である。

トランジスタ 2 は、ソ スが電源 圧に接続され、ゲ ト ド インが に接続される。 トランジスタ 22は、ゲ トがトランジスタ 2 のゲ ト ド インに接続され、ソ スが電源 圧に接続され、ド インが Q2 に接続され る。 2 は、 Q2 グランド間に接続される。 トランジスタ 2 3は、ゲ トがトランジスタ 2 22のゲ トに接続され、ソ スが電源 圧に 接続され、ド インが 22に接続される。 22は、 Q22 グランド 間に接続される。トランジスタ 2 22 23は、 ント ラ を構成する。 ００25 2の イアス の 流出力 の 流をトランジスタ 2 22 23で構成したカ ント ラ で複製し、基準 2 22 比較し、出力 Q2 22 ら制御 号を出 する。 イアス の の 流が、 基準 2 の より大き 場合には Q2 の 号が イ ベ 、 、さ 場合には Q2 の 号が ベ 態になり、基準 22の より大き 場合には 22の 号が イ ベ 、 場合には 22の 号が ベ 態になる。この例は分解 3値の例である。

2 22の 流をそれぞれ 切に設定することで、 の 流を に判定することができる。

００26 下、 、基準 2 22の 流をそれぞれ 2 22とし て説明する。 えば、 2 22の 合を仮定すると、 2 の 合には 2 22は共に ベ 態を出 する。 2 22の 合には、 Q 2 は イ ベ 、 22は ベ 態を出 する。 22 の 合に は、 Q2 22は共に イ ベ 態を出 する。このアナ グデジタ

2は、 のアナ グ 号を、 Q2 22の2ビットのデジタ 号に変換する。 Q2 22には、ノイズの 響により出力が不安定にな る現象を防止するために、 ス ィ ットト ゲ トを 入してもよ 。 ００27 えば、プ セス 件及び 度がそのばら きにおける平均の 、すなわちも とも な状態における の 流を 見積もり、例えば 2 の 流を ・ 75X 、基準 22の 流を ・ 2 に設定すると、 の 流が な場合には Q2 は イ ベ 、 Q22は ベ 態を 出 する。 の 流が比較的 、さ 場合には、 Q2 Q22は ベ 態を出 する。 の 流が比較的 き 場合には、 Q2 Q2 2は イ ベ 態を出 する。すなわち、 Q2 Q22の 号の イ ベ 態にある信号の数は、 ～2の 囲であり、 の 号の 小を反映 する。

００28 4は、 の 3 ～3 の を示す 路図である。 トラン ジスタ 32は、ゲ トが チS32に接続され、ソ スが電源 圧に接続され、ド インが出力 o に接続される。 トランジスタ 3 は、ゲ トが入力 に接続され、ド インが チS3 を介して出力 o に接続され、ソ スがグランドに接続される。 Qは、 3の Q2 又は 22に接続される。 チS3 は、 Qが イ ベ 態になると 、 Qが ベ 態になると 開 。 チS32は、 Qが イ ベ 態になると イアス basをトランジ スタ 32のゲ トに接続してトランジスタ 32を さ 、 Qが ベ 態 になると電源 圧をトランジスタ 32のゲ トに接続してトランジスタ 32を さ る。 イアス basには、 イアス イアス 流が供給される。

００29 この 3 ～3 は、ソ ス アン ( )であり、入力 の 圧を増幅し、出力 o ら出力 圧を出 する。 トランジスタ 3 が カトランジスタ、 トランジスタ 32が イアス 流を供給するトランジ スタである。また、このソ ス アンプは、 チS3 S32により動作

態に切り替えられる。図の状 動作 態を示しており、 態に お ては チS3 S32はそれぞれ な た状態に切り替えられる。スイ、チ S3 S32は、 Qの 号により制御される。ここでは、 Qが イ ベ 態にお て図の動 態が実現され、 Qが ベ 態にお て 態が実現される。 際には、 チS3 S32は、トランジスタにより 成可 能である。

００3０ 5は、 の 3の を示す図である。 3は、例え ば、 3個の要 3 3 32の 造を有する。 3 3 32は、それぞれ 4の 路構成を有する。 3 ～32は、入力

び出力 o がそれぞれ 続される。 3 の Qには、 3の Q2 が接続される。 32の Qには、 3の Q22が接続される 。 3 32は、それぞれ Q2 Q22の 号に応じて、 動作 態に制御される。 3 の Qには、 イ ベ 態が常に与えられており、要素 3 は制御 Q2 Q22の 号によら ず常に動作 態にある。

００31 このとき、 イ ベ 態の 2 Q22により動作 態にお れる 3 ～32の数は、制御 Q2 22の イ ベ 態の数に応じて ～ 3の 囲で制御される。 の 、 イアス の 流の 小を反映した イ ベ 態の数により、信号 3の 模が制御される。 3 の 態の 模を3値の分 イアス の 流に比例さ るこ とができる。 イアス 、トランジスタの の 動に反比例する ため、信号 3の 態の 同様に係数 の 動に反比例する と言え、動作 態のトランジスタの ネ と個数の と の積によりあらわされる 信号 3の 効的な 、プ セス 件及び 度によらず一定に保たれ る。

００32 イアス は、トラ ジスタの ンダクタンス がある一定の値になるよ に 制御される電流 号を生成する。また、アナ グデジタ 2は、 イアス が生成する電流 号を任意の 度で に変換する。 3は、並 列 造をなす 3 ～3 の 、動作 態に制御される要素 3 ～3 のトランジスタの ネ 幅及び 数の積の総計が、 イアス の 号に 比例するよ に、回路 模が制御される。

００33 3は、制御 Q2 22の 号を受け取る。 3

32は、それぞれ Q2 22が イ ベ 態のときに動作 態に お れ、 ベ 態のときに 態にお れる。 の 流が大き 場合には動作 態にある回路 模を大き し、 の 流が小さ 場合には動 作 態にある回路 模を することができ、 の 号に比例した回路 模を制御することができる。

００34 次に、 と ネ Wとの 係を説明する。 、 (5)で表される。

ここで、ばは移動度、Coxはゲ ト 膜の容量、Wは ネ 、 は ネ 長 である。

００35 p XCo XW (5)

００36 イアス は、相互 ンダクタンス が一定であるので、 (4)より、

Ⅱ、さ なると、 の 流が大き なる。 3は、 の 流が 大き なると、動作 態に制御されるトランジスタの 数が増える。これは、トランジス ネ Wが増えることを意味し、 (5)より 増えることを意味する。こ の 御により、実効的な 数 を一定に 持することができる。

００37 逆に、 イアス は、 大き なると、 の 流が小さ なる。

3は、 の 流が小さ なると、動作 態に制御されるトランジスタの 数が減る。これは、トランジスタの ネ Wが減ることを意味し、 (5)より 減ることを意味する。この 御により、実効的な 一定に 持することが できる。

００38 fa 3は、動作 態にある要素 3 ～3 の 模の 計を、プ セス 件や 度により変動する の値に反比例するよ 御することができる。

、トランジスタの ネ W 個数の積に比例する値であるので、動作 態にある要素 3 ～3 の の 計、すなわち 3の 効的な 数 に ては、動作 態にある要素 3 ～3 のトランジスタの ネ W 個数の積の総計に比例する。したが て、動作 態にある要素 3 ～3 の 模を、変動する の値に反比例するよ に制御することで、信号

3の 効的な 一定に保 ことができる。このとき、信号 3の 態にある要素 3 ～3 の basには、一定の 流を供給することで、信 号 3の 効的なド イン d、相互 ンダクタンス 、駆動電圧 odを、 プ セス 件及び 度によらず一定に制御することができる。

００39 9は、 5の 路の に一定の 流を供給するための 路の を示す 路図である。 トランジスタ 7 は、ゲ トが basに接続さ れ、ソ スが電源 圧に接続され、ド インがスイッチS7 を介して b" 接 続される。 トランジスタ 72は、ゲ トがトランジスタ 7 のゲ トに接続さ れ、ソ スが電源 圧に接続され、ド インがスイッチS72を介して b" 接 続される。 トランジスタ 73は、ゲ トがトランジスタ 7 72のゲ トに接続され、ソ スが電源 圧に接続され、ド インが チS73を介して b" 接続される。 7 は、 b" グランド間に接続される。

チS7 は、制御 号として イ ベ が入力され、要素 3 の チS3 同様 に、常に閉じて る。 チS72は、制御 号として Q2 の 号が入力され、 3 の チS3 同じ 作をする。 チS73は、制御 号として 22の 号が入力され、要素 32の チS3 同じ 作をする。すなわち、 チS7 ～S73は、それぞれ 3 ～32の チS3 同じ 作を行 。ま た、トランジスタ 7 ～ 73は、要素 3 ～32のトランジスタ 32と共に ント ラ を構成する。この 成により 5の 路の には、一定の 流を 供給することができる。

００4０ 3は、複数の 3 ～32が基準 流に応じて電流を する ント ラ を構成する。その ント ラ は、制御 Q2 Q22の 号に わらず 態になる の 3 と、制御 Q2 Q22の 号に応 じて動作 態になる 2の 3 32とを有する。 b asの ント ラ の 、一定の 流である。

００41 3は、並列 造の 態に制御 能な要素 3

32が前述のよ Q2 Q22の 号により制御されるので、動作 態に ある要素 3 ～32の 流の 計を、プ セス 件及び 度によらず一定に制御 することができる。

００42 8は、 3 9の 2 22 7 の を示す 路図で ある。 6 は、反転入力 子が 6 を介してグランドに接続され、 転入力 子が電圧 6 を介してグランドに接続され、出力 子が ト ランジスタ 6 のゲ トに接続される。 トランジスタ 6 は、ソ スが差動

6 の 転入力 子に接続され、ド インが電流出力 6 に接続される ００43 6 の きにより、反転入力 子の 圧が電圧 6 の し なるよ に 成される。 6 を流れる電流は、 6 6 に制御さ れる。この 、 トランジスタ 6 の 流と共通である ら、電流出力 6 ら取り出される電流も 6 6 に制御される。

００44 このよ に、 6 の 、電圧 6 6 で決定されるため、 電圧 6 が示す 6 が示す 、製造ばら きや 度による 影響を けな よ 図することで、一定の 流を発生することができる。 際には、 6 としては、 ンド ァ ンス 路の 圧を用 ることができ る。また、抵抗 6 としては、製造ばら きや 度の 響を受けに 、半導体チップ 部の 子を用 ることができる。

００45 上の構成で作られる 6 の 流を、 ント ラ 等により 意の 率 で 意の だけ することができる。この 流を基にして、 9の 7 3の 2 22等として ることができる。

００46 ( 2の )

6は、 明の 2の 態による イアス の を示す 路図であ る。アナ グデジタ 2 3は、 の 態のものと同 様である。 下、本実施 態が第 の 態と異なる点を説明する。

００47 6を参照しながら、 イアス の 成を説明する。 トランジスタ

46のゲ トは、 トランジスタ 44のド インに接続される。

トランジスタ 43 44のゲ トは、トランジスタ 43のド インに接続される。 トランジスタ 43～ 46のソ スは、電源 圧に接続される。 トランジスタ 48は、ゲ トが電圧 4 を介してグランドに接続され、ソ スがトランジスタ 46 のド インに接続され、ド インがグランドに接続される。 トランジスタ は、ゲ ト ド インがグランドに接続され、ソ スがトランジスタ 45のド インに 接続される。 トランジスタ 42は、ゲ トがトランジスタ 46のド インに接 続され、ド インがトランジスタ 44のド インに接続され、ソ スがグランドに接続さ れる。 トランジスタ 4 49は、ゲ トがトランジスタ 45のド イン に接続され、ソ スがグランドに接続される。トランジスタ 4 のド インは、トランジス タ 43のド インに接続される。トランジスタ 49のド インは、電流 4 に接続 される。

００48 えば、 トランジスタ 4 の ネ 幅は、トランジスタ 42の ネ 幅の4倍で構成し、他の トランジスタ 43～ 48の ネ 幅は等し 構 成をとることができる。トランジスタ 43 44は ント ラ を構成し、トランジス タ 45 47 びにトランジスタ 46 48はソ ス を構成して る 。トランジスタ 48のゲ トには、電圧 4 の 圧が与えられ、トランジスタ 47の ゲ トは接地されて る。

００49 このとき、トランジスタ 4 の 動電圧 odは、トランジスタ 48のゲ トに与える 電圧 4 の 関連 けられ、プ セス 件及び 度によらず、一定の 動電 圧 odに制御される。このときのトランジスタ 4 のド イン 流をトランジスタ 49 で複製して 4 に する。

００5０ このとき、 イアス の 4 の 、トランジスタの 動電圧 odを 一定に制御するよ 電流であるため、 ( )よりド イ dは の 動 に対して比例することがわ る。したが て、 4 の 、トランジスタの の 動に対して比例し、 の 動を反映した電流 号として ること ができる。

００51 実施 態のアナ グデジタ 2は、 の 態のアナ グデジタ

2 同様に、 3の 路を利用して構成することができる。 6の イアス の 流出力 4 の 流を図3の 流入力 に接続し、すでに説明し た動作 理で、制御 Q2 22に制御 号を出 する。すなわち、例えば、 2 22の 合を仮定すると、 4 2 の 合には、 Q2 Q22は共に ベ 態を出 する。 2 4 22の 合には、 Q2 は イ ベ 、 22は ベ 態を出 する。 22 4 の 合には、 Q2 22は共に イ ベ 態を出 する。

００52 したが て、制御 Q2 Q22の イ ベ 態にある信号の数は、 ～ 2の 囲で 4 の 号の 小を反映する。したが て、信号 3がこ れら2 の Q2 22の 号を受け取り、それぞれを受け取る要素 3 32は制御 Q2 22の 号が イ ベ 態のときに 態 にお れ、 ベ 態のときに動作 態にお れるとすればよ 。すなわち、本 実施 態では、 の 態に対して、 4の 路の 、チS3 S32 が、制御 Qの イ ベ ベ のときの 作が逆になればよ 。これに より、 4 の 流が大き 場合には動作 態にある回路 模を小さ し、 4 流が小さ 場合には動作 態にある回路 模を大き することができ、電流 号に反比例した回路 模の 御をすることができる。 ００53 イアス は、駆動電圧 odが一定であるので、 ( )より、 小さ なると、 4 の 流も なる。 3は、 4 の 流が小さ な ると、動作 態に制御されるトランジスタの 数が増える。これは、トランジスタの ネ Wが増えることを意味し、 (5)より 増えることを意味する。この 御により、実効的な を一定に 持することができる。

００54 逆に、 イアス は、 大き なると、 4 の 流も大き なる。

3は、 の 流が大き なると、動作 態に制御されるトランジスタの 数が減る。これは、トランジスタの ネ Wが減ることを意味し、 (5)より 減ることを意味する。この 御により、実効的な 一定に 持すること ができる。

００55 このとき、信号 3の 態にある要素 3 ～3 の basには、 一定の 流を供給することで、信号 3の 効的なド イン d、相互 ン ダクタンス 、駆動電圧 odを、プ セス 件及び 度によらず一定に制御すること ができる。

００56 実施 態によれば、 イアス は、トランジスタの 動電圧 odがある一定の 値になるよ に制御される電流 号を生成する。アナ グデジタ 2は、 イアス が生成する電流 号を任意の 度で に変換する。

3は、並列 造をなす 3 ～32の 、動作 態に制御される要素 路のトランジスタの ネ 幅及び 数の積の総計が、 イアス の 号 に反比例するよ に、回路 模が制御される。

００57 ( 3の )

7は、 明の 3の 態によるアナ グデジタ 2の を示 す 路図である。 イアス 3は、 2の 態のものと同 様である。 下、本実施 態が第2の 態と異なる点を説明する。

００58 7のアナ グデジタ 2は、 3のアナ グデジタ 2に対して 、イン タX2 X22を追加したものである。イン タX2 は、 Q2 トランジスタ 22のド イン間に接続される。イン タ 22は、 Q22 トラン ジスタ 23のド イン間に接続される。 は、 6の 4 に接続される。 7のアナ グデジタ 2は、 3のアナ グデジタ 2の

Q2 Q22の 号を反転さ て する回路の例である。

００59 7の 、 3の 路と同様に、イン タX2 X22の 力ある は Q2 Q22には、ノイズの 響により出力が不安定になる現象を防止するために 、 ス ィ ットト ゲ トを 入してもよ 。

００6０ えば、 2 22の 合を仮定すると、 4 2 の 合には、 Q2 2 2は共に イ ベ 態を出 する。 2 4 22の 合には、 Q2 は ベ 、 Q22は イ ベ 態を出 する。 22 4 の 合には、 Q 2 Q22は共に ベ 態を出 する。

００61 このとき、制御 Q2 Q22の ベ 態にある信号の数は、 ～2 の 囲で 4 の 号の 小を反映する。 3は、 の 態と同様に、2 の Q2 Q22の 号を受け取り、それぞれを受け取る 要素 2 22は制御 Q2 22が イ ベ 態のときに動作 態 にお れ、 ベ 態のときに 態にお れる。これにより、 4 の 流が大き 場合には動作 態にある回路 模を小さ し、 4 の 流が小さ 場合には動作 態にある回路 模を大き することができ、 2の 態と同様 に、電流 号に反比例した回路 模の 御をすることができる。

００62 ( 4の )

は、 明の 4の 態による 5の 路の に電流を供 給するための 路の を示す 路図である。 basには、 9の 路の わりに、 の 路を接続することができる。

００63 トランジスタ 8 は、ソ スが電源 圧に接続され、ゲ ト ド イン が bas イアス 82に接続される。 イアス 82は、 6の イアス 路と同 を有する。 イアス 82の 4 は、 bas トランジス タ 8 に接続される。

００64 イアス 82の 4 の 流を基に信号 3のトランジスタがトラ ンジスタ 4 同様の 度になるよ 、 イアス 流を端子4 に供給すること により、信号 3のトランジスタを一定の 動電圧 odに制御することができる ００65 3は、複数の 3 ～32が基準 流に応じて電流を する カ ント ラ を構成する。そのカ ント ラ は、制御 Q2 22の 号に わらず 態になる の 3 と、制御 Q2 22の 号に応 じて動作 態になる 2の 3 32とを有する。 b asのカ ント ラ の 、トランジスタの 動電圧 odが一定になるよ に制 御された電流 号に比例した電流である。

００66 3は、 ～ 3の 態と同様に、要素 3 ～32の 態 を制御することにより、動作 態にある要素 路の 流の 計を、プ セス 件及び 度によらず一定に制御することができる。

００67 上のよ に、 ～ 4の 態によれば、製造されたトランジスタの 度を反 映した制御 号を生成する イアス を備える。 3は、並列 造をもち、 3 ～3 は制御 号により 別に動作 態 に制御される。これにより、トランジスタの 性の ばら き及び 度によらず、回 路の 流、動作 度、駆動電圧を自動的に一定に保 ことができる。

００68 なお、上記 、 れも 明を実施するにあた ての の例を示し たものに過ぎず、これらによ て 明の 術的 囲が限定的に解釈されてはなら な 屹のである。すなわち、 はその 想、またはその 要な特徴 ら 脱 することな 、 形で実施することができる。

上の利用 ， ００69 トランジスタの 動能力に応じて動作 態を制御することによ り、トランジスタの 性の ばら き及び 又は温度によらず、回路の 流、 動作 度及び 動電圧を自動的に一定に保 ことができる。

Claims

求の

トランジスタの 動能力を反映した 号を生成する イアス 路と、 前記 号をアナ グ 式 らデジタ 式に変換するアナ グデジタ 路 と、

前記アナ グデジタ 路により変換された 号を制御 号として、部分的に 動作 態に制御される信号 路と

を有することを特徴とする半導体 。

2 、部分的に動作 態に制御される要素 路 が並列に接続されて ることを特徴とする 載の 導体 。

3 イアス 路が生成する信号は、電圧 電流 号であることを特徴と する 載の 導体 。

4 イアス 、トランジスタの ンダクタンスがある一定の値になるよ に 制御される電流 号を生成し、

前記 、動作 態に制御される要素 路のトランジスタのチャネ 幅及び 数の積の総計が、前記 号に比例することを特徴とする 2 載 の 導体 。

5 イアス 、トランジスタの 動電圧がある一定の値になるよ に制御され る電流 号を生成し、

前記 、動作 態に制御される要素 路のトランジスタのチャネ 幅及び 数の積の総計が、前記 号に反比例することを特徴とする 2 載の 導体 。

6 、前記 数の 路が基準 流に応じて電流を する カ ント ラ を構成することを特徴とする 2 載の 導体 。

7 カ ント ラ は、前記 号に わらず 態になる の 路 と、前記 号に応じて動作 態になる 2の 路とを有す ることを特徴とする 6 載の 導体 。

8 、一定の 流であることを特徴とする 6 載の 導体 。9 、トランジスタの 動電圧が一定になるよ に制御された電流 に比例した電流であることを特徴とする 6 載の 導体 。

０ 、前記デジタ 式のビット 設けられることを特徴とする 載の 導体 。

続された要素 、それぞれ入力 号を増幅する増幅 路であるこ とを特徴とする 2 載の 導体 。

2 、トランジスタの 対して反比例することを特徴とする

4 載の 導体 。

3 、トランジスタの 対して比例することを特徴とする 5 載の 導体 。

4 トランジスタの 動能力を反映した 号を生成する信号 ステップ 、

前記 号をアナ グ 式 らデジタ 式に変換するアナ グデジタ ステッ プ 、

前記 換された 号を制御 号として、部分的に信号 路を動作

態に制御する制御ステップと

を有することを特徴とする半導体 路の 御方法。