[go: up one dir, main page]

WO2006025501A1 - 半導体装置の製造方法およびこれを用いて形成された半導体装置 - Google Patents

半導体装置の製造方法およびこれを用いて形成された半導体装置 Download PDF

Info

Publication number
WO2006025501A1
WO2006025501A1 PCT/JP2005/016031 JP2005016031W WO2006025501A1 WO 2006025501 A1 WO2006025501 A1 WO 2006025501A1 JP 2005016031 W JP2005016031 W JP 2005016031W WO 2006025501 A1 WO2006025501 A1 WO 2006025501A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
thin film
manufacturing
dielectric thin
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/016031
Other languages
English (en)
French (fr)
Inventor
Yoshiaki Oku
Nobutoshi Fujii
Kazuo Kohmura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Mitsui Chemicals Inc
Ulvac Inc
Original Assignee
Rohm Co Ltd
Mitsui Chemicals Inc
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd, Mitsui Chemicals Inc, Ulvac Inc filed Critical Rohm Co Ltd
Priority to US11/661,706 priority Critical patent/US7727907B2/en
Priority to CN200580029618XA priority patent/CN101015050B/zh
Publication of WO2006025501A1 publication Critical patent/WO2006025501A1/ja
Anticipated expiration legal-status Critical
Priority to US12/760,041 priority patent/US8212338B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device and a semiconductor device formed using the same, and more particularly, to a liqueory technique for process damage in a dielectric thin film.
  • a technique for forming a wiring structure on the surface of a semiconductor substrate there is a technique called a damascene process.
  • silicon nitride (Si N 2) having a thickness of about 50 nm is formed as an etching stopper 102 on the surface of the silicon substrate 101 on which the element region is formed, as shown in FIG. 27 (b).
  • Si N 2 silicon nitride having a thickness of about 50 nm
  • a film is formed, and a porous silica film is formed as a low dielectric constant dielectric thin film 103 on the upper layer as shown in FIG.
  • a cationic cetyltrimethylammonium bromide (CTAB: CH 2 N + (CH 2) Br—) as a surfactant and tetraethoxysilane (S TEOS: Tetraethoxy Silane) and hydrochloric acid (HC1) as acid catalyst are mixed with HO / alcohol.
  • CAB cetyltrimethylammonium bromide
  • S TEOS Tetraethoxysilane
  • HC1 hydrochloric acid
  • a precursor (precursor) solution formed by dissolving in a mixed solvent is immersed in the substrate on which the first wiring layer (not shown) is formed and held at 30 to 150 ° C. for 1 to 120 hours.
  • the silica derivative is polymerized by hydrolysis polycondensation reaction (preliminary crosslinking step) to form periodic self-aggregates of the surfactant.
  • the substrate is lifted, washed and dried, then heated in 400 ° C air or nitrogen atmosphere for 3 hours * fired to completely remove the surface-active surfactant by pyrolysis to remove pure mesoporous silica.
  • a thin film is formed.
  • the obtained dielectric thin film 103 is patterned to form a contact hole.
  • an organic resin film is formed as the antireflection layer 104. Then apply Photoresist R1.
  • a resist pattern R1 is formed through a pattern exposure and development process by photolithography.
  • the dielectric thin film 103 is etched using the resist pattern R1 as a mask to form a wiring groove.
  • the resist pattern R1 and the antireflection film 104 are removed by ashing.
  • the CF-based deposited film on the side wall of the wiring trench is removed by etching cache, and cleaning using an organic solvent is performed to remove the damage. Cleaning is done.
  • tantalum nitride (TaN) as a diffusion-preventing noria film 105 or TaNZTa stack is formed on the cleaned surface by PVD (Physical Vapor Deposition), CVD (Chemical Vapor Deposition) or ALD (Atomic Layer Deposition) method.
  • a copper thin film is formed as a seed film 106 for copper plating, such as a film, Ta film, or WN film (Fig. 30 (i)).
  • a copper plating layer as a wiring layer 107 is formed on the Cu seed film 106 by an electrolytic plating method.
  • the surface is planarized by CMP, the excess copper plating layer and the seed film 105 are polished and removed, and the wiring layer is formed in the wiring groove.
  • a SiN film 108 as a cap film is formed.
  • the dielectric constant cannot be obtained as designed, and leakage current is generated, or the mechanical strength is reduced and sufficient flattening due to CMP is not possible. There was something to do.
  • a mesoporous thin film can be formed so as to have a mechanical property that is sufficiently high in mechanical strength and effective as a dielectric film having a low dielectric constant immediately after the film formation.
  • various processes such as an etching process for patterning and a resist peeling process are required.
  • Various processes such as an etching process for patterning and a resist peeling process are required.
  • the dielectric thin film is exposed to a reactive atmosphere including an etching gas.
  • the porosity of the porous thin film having a high porosity is reduced, and moisture or the like is likely to adhere to the surface, so that it has sufficient characteristics as an interlayer insulating film of a semiconductor device. It is thought that it cannot be obtained.
  • the dielectric thin film deteriorates due to damage in the etching process of the dielectric thin film 103 (Fig. 29 (f)) and damage in the resist pattern peeling process (Aching process Fig. 29 (g)). It was a force that could not demonstrate its original characteristics.
  • the dielectric thin film has various processes after film formation, such as damage in organic cleaning ( Figure 30 (h)) for removing etching residues, and damage after the CMP process ( Figure 31 (k)). There were problems such as decrease in mechanical strength, peeling, and generation of leakage current.
  • Patent Document 1 Japanese Patent Laid-Open No. 2003-17482
  • Patent Document 2 JP 2004-210579 A
  • the conventional semiconductor manufacturing process has a problem that the dielectric constant of the interlayer insulating film cannot be sufficiently lowered and the mechanical strength is not sufficient.
  • the present invention has been made in view of the above circumstances, and an object thereof is to provide a semiconductor device (provided with an interlayer insulating film) having a sufficiently low dielectric constant and high mechanical strength.
  • a large number of holes are arranged around a skeleton mainly composed of Si—O bonds on the surface of a semiconductor substrate on which a desired element region is formed.
  • TCTS tetramethylcyclotetrasiloxane
  • HMDS oxamethylsilazane
  • TMCS trimethylchlorosilane
  • the insulating film can be composed of a dielectric thin film in which a large number of pores are arranged around a skeleton mainly composed of Si—O bonds, the dielectric constant of air is low! As a result, the dielectric constant can be greatly reduced, and the process damage caused by these vacancies can be brought into contact with a gas containing at least one of TMCTS, HMDS, and TMCS molecules. By obtaining a good recovery state (liqueury) even when subjected to process damage, it becomes possible to maintain the extremely low dielectric constant of the insulating film immediately after film formation, and reliability with high mechanical strength. It is possible to obtain a highly insulating film.
  • damage is caused by Si—CH bond ⁇ Si—OH bond, Si—H bond ⁇ Si—OH bond, Si
  • the bond changes, or radicals are formed and changed to force Si-OH bond, or H 0 is adsorbed by the wiring formation process
  • the recovery process that is, the recovery process
  • the recovery process can be easily realized by replacing the gas in the chamber used in the process, so that the workability is also good.
  • this is because the Si—OH bond formed by damage is changed by a liquefied process like a Si—CH bond, Si—O—Si bond, or Si—H bond.
  • Si—O—Si bonds can also improve electrical properties and stability over time.
  • the applicable dielectric thin film is a porous silica film, a zeolite film, an HSQ film, an MSQ film, or the like.
  • the film forming method is not limited to the coating and baking method, and a CVD method or the like can be used.
  • a phase growth method may be used.
  • SiOC, SiOCH, SiCN, and SiCO films are also hydrophobicized with silica derivatives such as TMCTS, HMDS, and TMCS as necessary.
  • the silica derivative used for the licany process may be used alone, or a combination of a plurality of types of silica derivatives such as continuous, simultaneous, and alternating is also applicable.
  • liquid processing using TMCTS improves the mechanical strength and interfacial adhesion as well as the hydrophobicity and electrical characteristics.
  • the liqueurry treatment is a high concentration, particularly supercritical TMCTS recovery treatment.
  • silica derivatives such as HMDS and TMCS.
  • the TMCTS liquorary process can also be applied to protection during the wiring formation process.
  • this recovery processing method may be plasma CVD processing in addition to thermal annealing. Further, by adding light irradiation, the reactivity is further improved and the liqueurry effect is enhanced. [0041] Further, since it can be formed at a low temperature, a highly reliable insulating film can be formed without affecting the base even when used as an interlayer insulating film of an integrated circuit. Since it can be formed without obtaining a heating process of 500 ° C. or higher, it can be applied even when aluminum wiring is used.
  • this dielectric thin film can be formed by supplying and baking a precursor solution, it is possible to form a highly accurate pattern even in a fine region, which improves reliability. It becomes possible to plan.
  • the porosity can be appropriately changed by adjusting the concentration of the precursor solution, and an insulator thin film having a desired dielectric constant can be formed with extremely good workability.
  • a low-capacity insulating film can be easily formed, parasitic capacitance can be reduced, and high-speed operation of the semiconductor device can be achieved.
  • TMCTS (1, 3, 5, 7-tetramethylcyclotetrasiloxane ((SiH (CH)) O
  • HMDS hexamethylsilazane ((CH) SiNHSi (CH))
  • the patterning step includes a step of forming a resist mask on the surface of the dielectric thin film obtained in the film forming step, and the dielectric thin film via the resist mask. Etching.
  • the process of causing damage such as resist ashing is performed, but the ligano process is performed, so that the resist mask is patterned without forming a hard mask.
  • the pattern transfer accuracy is high, and high-precision pattern formation is possible.
  • man-hours are small and manufacturing is easy.
  • the patterning step includes a step of forming a hard mask on the surface of the dielectric thin film obtained in the film formation step, and the step through the hard mask. Etching a dielectric thin film, and including a step of stripping and removing a resist for patterning the hard mask prior to the step of etching the dielectric thin film.
  • this method although the number of steps is increased, it is possible to prevent the resist from coming into direct contact with the dielectric thin film and to prevent the dielectric thin film from being deteriorated due to ashing.
  • TMC TS tetramethylcyclotetrasiloxane
  • HMDS hexamethylsilazane
  • TMCS trimethylchlorosilane
  • tetramethylcyclotetrasiloxane (TMCTS)
  • hexamethyl is formed on the surface of the dielectric thin film from which the hard mask has been removed.
  • the hard mask may be used as it is as an insulating film of the device as it is! 1S may be removed.
  • the gas is brought into contact with the surface of the dielectric thin film from which the hard mask has been removed after removal, the liquefiability is further improved.
  • the hard mask is a two-layer film, and the resist is ashed with the lower hard mask remaining, and the upper hard mask is used as a mask. And a step of etching the hard mask on the lower layer side.
  • this method although the number of steps is increased, it is possible to reliably prevent the resist from coming into direct contact with the dielectric thin film and to prevent the dielectric thin film from being deteriorated due to ashing.
  • this hard mask by configuring this hard mask with a dielectric thin film, it can be used as an insulating film without being removed.
  • the patterning step is a step of forming a wiring forming groove, and includes a step of forming a conductor layer in the groove.
  • the step of cleaning the surface of the dielectric thin film in which the groove for forming the wiring is formed, and the surface of the cleaned dielectric thin film are formed with tetramethylcyclotetrasiloxane (TMCTS).
  • TCTS tetramethylcyclotetrasiloxane
  • HMDS hexamethylsilazane
  • TMCS trimethylchlorosilane
  • the step of forming the conductor layer includes the step of forming a seed layer for plating in the groove for forming the wiring, and the step of electrolyzing the seed layer.
  • a highly reliable damascene wiring structure can be formed.
  • a diffusion noria layer may be formed prior to the formation of the seed layer. This method is more effective when a copper plating layer is used.
  • tetramethylcyclotetrasiloxane (TMCTS), hexamethylsilazane (HMDS), trimethylchlorosilane (TMCS) is formed on the surface of the dielectric thin film.
  • TCTS tetramethylcyclotetrasiloxane
  • HMDS hexamethylsilazane
  • TMCS trimethylchlorosilane
  • the patterning step is a step of forming a through hole for forming a contact, and includes a step of forming a conductor layer in the through hole.
  • a step of organically cleaning the surface of the dielectric thin film on which the through hole has been formed, and a surface of the dielectric thin film subjected to the organic cleaning are formed on the surface of the dielectric thin film.
  • tetramethylcyclotetrasiloxane TCTS
  • HMDS hexamethylsilazane
  • the step of forming the dielectric thin film includes a silica derivative and a surfactant so as to have a composition ratio such that a desired hole is formed.
  • a step of generating a precursor solution so as to have a composition ratio that includes a silica derivative and a surfactant so that a desired hole is formed Supplying the precursor solution to the surface of the semiconductor substrate; heating the semiconductor substrate contacted with the precursor solution to start a crosslinking reaction; and firing the semiconductor substrate; And decomposing and removing the surfactant.
  • the supplying step includes a step of immersing the semiconductor substrate in a precursor solution.
  • the supplying step includes a step of immersing the semiconductor substrate in the precursor solution and pulling it up at a desired speed.
  • the supplying step includes a step of applying the precursor solution onto the semiconductor substrate.
  • the supplying step includes a spin coating step of dropping the precursor solution onto the semiconductor substrate and rotating the substrate.
  • the precursor solution includes one prepared so that the holes are periodically arranged. Make sure that the holes are arranged aperiodically.
  • the semiconductor device of the present invention includes an insulator thin film having a contact hole formed by using the above method, and a conductive film filled in the outer contour hole.
  • the semiconductor device of the present invention is formed so that the conductive film filled in the contact hole of the dielectric thin film formed on the surface of the semiconductor substrate is in contact with the semiconductor substrate.
  • the dielectric thin film is a porous silica thin film, and the copper thin film formed in the contact hole constitutes a wiring layer.
  • the porous silica thin film has a thickness of 0.05 to 2 ⁇ m.
  • the porous silica thin film has pores having a cubic structure, and at least a part of the pores is blocked.
  • the pores are formed so as to have a wall interval of 0.2 to 2.5 nm.
  • a high-quality insulating film can be provided by a liqueurizing process.
  • FIG. 1 is a flowchart showing a process according to the first embodiment of the present invention.
  • FIG. 2 is a diagram showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 3 is a diagram showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 4 is a diagram showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 5 is a diagram showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 6 is a diagram showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 7 is an explanatory diagram showing a liquefaction process used in the embodiment of the present invention.
  • FIG. 8 is a diagram showing process types used in the embodiment of the present invention.
  • FIG. 9 is an explanatory diagram of the effect of the liqueury process used in Embodiment 1 of the present invention.
  • FIG. 10 is an explanatory diagram of the effect of the liqueury process used in Embodiment 1 of the present invention.
  • FIG. 11 is an explanatory diagram of the effect of the liqueury process used in Embodiment 1 of the present invention.
  • FIG. 12 is an explanatory diagram of the effect of the liqueury process used in Embodiment 1 of the present invention.
  • FIG. 13 is an explanatory diagram of the effect of the liqueury process used in Embodiment 1 of the present invention.
  • FIG. 14 is an explanatory diagram of the effect of the liqueury process used in Embodiment 1 of the present invention.
  • FIG. 15 is an explanatory diagram of the effect of the liqueury process used in Embodiment 1 of the present invention.
  • FIG. 16 is an explanatory diagram of the effect of the liqueory process used in Embodiment 1 of the present invention.
  • FIG. 17 is a diagram showing manufacturing steps of the semiconductor device according to the second embodiment of the present invention.
  • FIG. 18 shows a manufacturing process of the semiconductor device of the second embodiment of the present invention.
  • FIG. 19 is a diagram showing manufacturing steps of the semiconductor device according to the second embodiment of the present invention.
  • FIG. 20 is a diagram showing a manufacturing process of the semiconductor device according to the second embodiment of the present invention.
  • 21 A diagram showing a manufacturing process of the semiconductor device of the second embodiment of the present invention.
  • FIG. 27 shows a manufacturing process of a conventional semiconductor device.
  • FIG. 28 shows a manufacturing process of a conventional semiconductor device.
  • FIG. 29 is a diagram showing a manufacturing process of a conventional semiconductor device
  • FIG. 30 shows a manufacturing process of a conventional semiconductor device.
  • an interlayer insulating film having a single damascene wiring structure is a dielectric thin film made of a mesoporous silica thin film. It includes a recovery process (steps T106, T108, T110, T114) that is formed in step 1 and contacts the TMCTS molecule to recover process damage for each process.
  • Fig. 7 is a time chart of the recovery process used here. While supplying nitrogen ⁇ 2, the room temperature was raised to 400 ° C in 15 minutes, and then nitrogen was allowed to flow at 400 ° C. After maintaining for 5 minutes, stop supplying nitrogen and perform vacuum suction to 0.4 Pa or less, maintain for 20 minutes, and then supply TMCTS / N mixed gas. The first 30 minutes is 0.7gZmin, the next 60 minutes
  • the residual gas in the chamber is replaced with nitrogen, and then a vacuum is applied to supply the TMCTSZN mixed gas, and the TMCTS / N mixed gas is not flowed.
  • the recovery process is performed.
  • the surface of the silicon substrate 101 on which the element region is formed is formed on the surface of FIG.
  • a silicon nitride (SiN) film having a thickness of about 50 nm is formed as an etching stopper 102, and a dielectric thin film 103 with a low dielectric constant is formed as an upper layer as shown in FIG. 2 (c).
  • a lath silica film is formed (FIG. 1: S101, S102).
  • CTAB cetyltrimethyl ammonium bromide
  • a precursor (precursor) solution formed by dissolving traethoxysilane (TEOS: Tetraethoxy Silane) and hydrochloric acid (HC1) as an acid catalyst in a H 0 / alcohol mixed solvent is used as a wiring layer (TEOS: Tetraethoxy Silane)
  • HC1 hydrochloric acid
  • the obtained dielectric thin film 103 is patterned to form a contact hole.
  • Photoresist R1 is applied (Fig. 1: S104).
  • a resist pattern R1 is formed through pattern exposure and development processes by photolithography (FIG. 1: S105).
  • the dielectric thin film 103 is etched using the resist pattern R1 as a mask to form a wiring trench.
  • T is formed (Fig. 1: S106).
  • the resist pattern R1 is removed by ashing, and the antireflection film 104 is removed by etching (FIG. 1: S108).
  • the CF-based deposited film on the side wall of the wiring trench is removed by an etching cache, and cleaning using an organic solvent is performed to remove the damage, thereby cleaning the surface (see FIG. 1
  • the diffusion-prevented noria film 105 is formed on the cleaned surface by PVD or CVD. Tantalum nitride (TaN) as a copper film, copper thin film as a seed film for copper plating 106
  • a copper plating layer as a wiring layer 107 is formed on the Cu seed film by electrolytic plating (FIG. 1: S113).
  • the recovery process is performed by performing the processing steps shown in Fig. 7 and supplying a processing gas containing TMCTS molecules to the surface including damage caused by CMP (Fig. 7).
  • a wiring layer is formed in the wiring groove, and as shown in Fig. 6 (1), a SiN film is finally formed as a cap film, and the characteristics are evaluated (Fig. 1: S116) .
  • FIG. 8 is a correspondence table between codes and processes showing the respective process steps.
  • the average value of the thickness of the dielectric thin film 103 after the step of FIG. 2 (c) in which TMCTS treatment was performed immediately after film formation as Ref was 327 nm.
  • the ashing process is performed after CF / O ashing as shown by A1 in FIG.
  • Fig. 7 shows the results of Licanary treatment (T) using TMCTS molecules as shown in Fig. 7 as A1 + T ⁇ ⁇ ⁇ ⁇ 3 A3 + ⁇ .
  • the film thickness decreased by about 10% due to CF / ⁇ ashes (Al, ⁇ 2).
  • A3 + ⁇ shows that the film thickness is slightly reduced after the liquefaction treatment.
  • the film thickness is decreasing, and the film thickness after the recovery process shown by HE + T is slightly decreased.
  • the refractive index of the dielectric thin film 103 after the step of FIG. 2 (c) in which the TMCTS treatment was performed immediately after film formation as Ref was 1.202.
  • the refractive index of ⁇ ashing (A3) is increased in terms of film thickness, which is hydrophobic.
  • the k value was deteriorated and recovered significantly by the liqueury process, and in organic cleaning and half-etching, it was recovered to the initial value or less by the liqueury process.
  • Figs. 13 (a) and 13 (b) show the measurement results of the in-plane distribution of relative permittivity.
  • Fig. 13 (a) shows the relative permittivity (k value) after each treatment
  • Fig. 13 (b) shows the distance (mm) from the center.
  • FIGS. 14 (a) and 14 (b) show the results of measuring the leakage current of this dielectric thin film.
  • Fig. 14 (a) shows the leakage current after each treatment
  • Fig. 14 (b) shows the leakage current after the recovery treatment
  • the horizontal axis shows the electric field magnitude (MVZcm).
  • FIGS. 15 (a) and 15 (b) show the results of measuring the rate of change in elastic modulus (E value) and hardness (H value) after each treatment and after liqueurry treatment.
  • Figure 15 (c) shows the measured data.
  • the film whose k value is smaller than the GPa straight line, that is, the film on the left side is an improved film.
  • the manufacturing process of the semiconductor device including the step of forming the groove in the interlayer insulating film using the resist pattern as a mask has been described.
  • the formation of the groove using the hard mask having a two-layer structure is described. Will be described.
  • a method for manufacturing a single damascene wiring structure will be described.
  • a two-layer structure mask of an oxide silicon film 201 and a silicon nitride film 202 is used as a hard mask.
  • the point is different The rest is the same as that described in the first embodiment, and an interlayer insulating film having a single damascene wiring structure is formed of a dielectric thin film made of a mesoporous silica thin film to recover process damage for each process. It is characterized by including a liquor processing step for contacting with TMCTS molecules.
  • the process of exposing and damaging the dielectric thin film includes the etching process of the dielectric thin film itself (FIG. 20 (i)) and the etching process. This is characterized by the organic cleaning process (Fig. 20 (j)) after the process, and the liqueurizing process is performed after these two processes.
  • the recovery process shall be executed according to the time chart shown in Fig. 7.
  • a nitride film having a thickness of about 50 nm is formed as an etching stopper 102 on the surface of the silicon substrate 101 on which the element region is formed.
  • a silicon silicide (SiN) film is formed, and a porous silica film is formed as a low dielectric constant dielectric thin film 103 thereon.
  • an oxide silicon film 201 and a silicon nitride film 202 are formed by a CVD method to form a two-layer hard mask.
  • a photoresist R1 is applied.
  • a resist pattern R1 is formed through pattern exposure and development processes by photolithography.
  • the resist pattern R1 is removed by O ashing with the oxide silicon film 201 left.
  • the dielectric thin film 103 is O
  • the CF-based deposited film on the side wall of the wiring trench is removed by an etching cache, and cleaning with an organic solvent is performed to remove the damage, and the surface is cleaned, and then the surface is cleaned. Furthermore, the treatment process shown in Fig. 7 is performed, and recovery treatment is performed by supplying a treatment gas containing TMCTS molecules to the surface containing damage caused by cleaning with an organic solvent (201).
  • tantalum nitride (TaN) as the diffusion-preventing noria film 105 and copper thin film as the seed film 106 for copper plating are formed on the cleaned surface by PVD or CVD (Fig. 20 (k ).
  • the manufacturing process of the semiconductor device including the step of forming the groove in the interlayer insulating film using the two-layer structure hard mask as a mask has been described.
  • the single-layer structure hard mask is used. The formation of the groove used will be described.
  • a method for manufacturing a single damascene wiring structure will be described.
  • This method uses a hard mask as shown in FIGS. 22 (a) to 26 (n). The other differences are the same as those described in the second embodiment except that the silicon carbide film 301 is used.
  • the interlayer insulating film having a single damascene wiring structure is formed of a dielectric thin film made of a mesoporous silica thin film.
  • each process includes a liqueurizing step for contacting with TMCTS molecules to recover process damage.
  • a dielectric pattern is etched in the resist pattern ashing process (FIG. 24 (h)) as compared with the case of using a hard mask having a two layer structure. Since the thin body film is exposed, the number of processes that receive damage increases, and the liqueurizing process is essential even after the resist pattern ashing process. Thereafter, as in Embodiment 2, there are an etching process for the dielectric thin film itself (FIG. 25 (j)) and an organic cleaning process after the etching (FIG. 25 (k)). The Lee processing process is executed. The recovery process shall be executed according to the time chart shown in Fig. 7.
  • a film thickness of 40 nm is formed as an etching stopper 102 on the surface of the silicon substrate 101 in which the element region is formed.
  • a silicon nitride (SiN) film of a certain degree is formed, and a porous silica film is formed as a low dielectric constant dielectric thin film 103 on the upper layer.
  • a silicon carbide film (SiC) 301 is formed by a CVD method to form a hard mask having a single layer structure.
  • This hard mask material is not only SiC but also SiOC
  • SiO and the like can be applied.
  • a photoresist R1 is applied.
  • a resist pattern R1 is formed through pattern exposure and development processes by photolithography.
  • the antireflection film 104 and the silicon carbide film 301 as a hard mask are patterned.
  • the resist pattern R1 is removed by O-ashing.
  • the liqueurizing process shown in Fig. 7 is performed after ashing (Fig. 24 (h)).
  • the silicon carbide film 301 and the dielectric thin film 103 which are hard masks on the lower layer side, are continuously etched. Then, the processing steps shown in FIG. 7 are performed, and a recovery gas is supplied to the surface of the dielectric thin film that contains damage due to etching, thereby performing a recovery process, and the trench sidewall is recovered. (Fig. 25 (i)).
  • the CF-based deposited film on the side wall of the wiring trench is removed by etching cache, and cleaning using an organic solvent is performed to remove the damage, and the surface is cleaned, and then the surface is cleaned. Furthermore, the treatment process shown in Fig. 7 is performed, and recovery treatment is performed by supplying a treatment gas containing TMCTS molecules to the surface containing damage caused by cleaning with an organic solvent (251).
  • TaN tantalum nitride
  • process damage is slightly larger than that of a hard mask having a two layer structure, but can be recovered by the liqueory process.
  • composition of the precursor solution is not limited to the composition of the above embodiment.
  • the solvent is 100
  • the surfactant is 0.01 to 0.1
  • the silica derivative is 0.01. 0.5
  • acid catalyst
  • a cationic cetyltrimethylammoni is used as the surfactant. Force using umbromide (CTAB: CH N + (CH) Br-)
  • Acid catalysts include HC1, nitric acid (HNO), sulfuric acid (H 2 SO 4), phosphoric acid
  • H 3 PO 4 H 2 SO 4 or the like
  • a nonionic surfactant may be used.
  • TMO tetramethoxysilane
  • the solvent may be only force water using a water H 0 / alcohol mixed solvent.
  • the firing atmosphere may be a force using an air atmosphere under reduced pressure or a nitrogen atmosphere.
  • a forming gas that also has a mixed gas power of nitrogen and hydrogen it is possible to improve the moisture resistance or repair the micro electrical defects of the film, thereby reducing the leakage current. Become.
  • the mixing ratio of the surfactant, the silica derivative, the acid catalyst, and the solvent can be appropriately changed.
  • the pressure is maintained at 30 to 150 ° C for 1 to 120 hours, preferably 60 to 120 ° C, more preferably 90 ° C.
  • the firing step may be performed at a force of 300 ° C to 500 ° C for about 1 to 5 hours at 400 ° C for 1 hour. Desirably, the temperature is 350 ° C to 450 ° C.
  • the so-called brush coating method of applying with the force brush described above can be applied to the coating method using the spinner.
  • MSQ membranes can also be applied to MSQ membranes or, if necessary, hydrophobized with silica derivatives such as TMCTS, HMDS, or TMCS.
  • the recovery treatment is applicable to etching processes such as acid, organic acid, chlorine, wet, and dry processes.
  • the interlayer insulation used in the single damascene wiring structure Although the film has been described, it goes without saying that it can also be applied to a multilayer wiring structure using aluminum wiring.
  • the dielectric thin film used in the present invention is a dielectric thin film mainly having a Si—o bonding force, and may partially contain an organic element.
  • Si—O bond strength also means that at least two or more O atoms are bonded to one Si atom, and other Si atoms are bonded through the O atom.
  • the ratio of Si and O in the dielectric thin film is confirmed by elemental analysis by XPS, and is in the range of 0.5 ⁇ Si / 0 (atomic ratio) ⁇ 1.0, and the weight fractional force of Si is 0 weight % Or more is preferable.
  • Si-O bonds can be confirmed by IR.
  • Typical examples include thin films that have strength such as silica, hydrogenated silsesquioxane, methylsilsesquioxane, hydrogenated methylsilsesquioxane, and dimethylsiloxane.
  • the dielectric thin film of the present invention may have a surface subjected to a caulking treatment with a generally known surface treating agent having a methyl group, a hydrogen group or the like.
  • a dielectric thin film treated with hexamethyldisilazane (HMDS), trimethylsilyl chloride (TMSC), or monosilane can also be used.
  • the dielectric thin film used in the present invention preferably has mesopores.
  • the average pore diameter is preferably in the range of 0.5 nm to 10 nm. Within this range, sufficient mechanical strength and a low dielectric constant can be achieved by the treatment described later.
  • the average pore diameter of a thin film can be measured using a three-sample fully automatic gas adsorption amount measuring device Auto Soap-3B (manufactured by Cantachrome).
  • the measurement in this case is carried out by the nitrogen adsorption method at a liquid nitrogen temperature (77K), the specific surface area can be obtained by the BET method, and the pore distribution can be obtained by the BJH method.
  • the dielectric thin film used in the present invention is not particularly limited as long as it is as described above.
  • 1S When divided by its production method, (1) a thin film obtained by forming a porous film by sol-gel deposition of alkoxysilane, (2) Silica sol and organic compound are self-organized and organic after film formation Examples include a thin film made porous by removing the compound, and (3) a thin film made porous by crystal growth of zeolite on the substrate surface.
  • the production method is not particularly limited in order to obtain a porous thin film.
  • V can be produced as in the following example.
  • a coating solution for film formation is prepared.
  • the coating solution was added at 0 ° C by adding alkoxysilane, catalyst, and water, which are components described later, and a solvent as required.
  • the alkoxysilane used for the production of the dielectric thin film is not particularly limited. 1S Specific examples include quaternary alkoxysilanes such as tetramethoxysilane, tetraethoxysilane, tetraisopropoxysilane, tetrabutylsilane; Tertiary alkoxyfluorosilanes such as fluorosilane, trihetoxyfluorosilane, triisopropoxyfluorosilane, and tributoxyfluorosilane; CF (CF) CH CH Si (OCH), CF (CF) CH CH Si
  • Fluorine-containing alkoxysilanes such as OCH 2 CH 3); trimethoxymethylsilane, triethoxymethyl
  • Tertiary alkoxy alkyl silanes such as til silane, trimethoxyethyl silane, triethoxy ethyl silane, trimethoxy propyl silane, triethoxy propyl silane; trimethoxy phenyl silane, triethoxy phenyl silane, trimethoxy black silane
  • trimethoxy phenyl silane, triethoxy phenyl silane, trimethoxy black silane Tertiary alkoxy silanes such as phenyl silane and triethoxy chloroform silane; tertiary alkoxy phenethyl silanes such as trimethoxy phenethyl silane and triethoxy phenethyl triethoxy phen silane; dimethoxy dimethyl silane; Secondary alkoxyalkylsilanes such as ketoxydimethylsilane are listed. Of these, tetraethoxysilane is preferably
  • alkoxysilanes can be used singly or in combination of two or more.
  • At least one selected from an acid catalyst or an alkali catalyst can be used.
  • Examples of the acid catalyst include inorganic acids and organic acids.
  • Examples of the inorganic acid include hydrochloric acid, nitric acid, sulfuric acid, hydrofluoric acid, phosphoric acid, boric acid, hydrobromic acid, and the like.
  • Examples of organic acids include acetic acid, propionic acid, butanoic acid, pentanoic acid, hexanoic acid, heptanoic acid, octanoic acid, nonanoic acid, decanoic acid, oxalic acid, maleic acid, methylmalonic acid, adipic acid, and sebacin.
  • Acid gallic acid, butyric acid, melicic acid, arachidonic acid, shikimic acid, 2-ethylhexanoic acid, oleic acid, stearic acid, linoleic acid, linolenic acid, salicylic acid, benzoic acid, P-aminobenzoic acid, p-toluenesulfonic acid, Benzenesulfonic acid, monochloroacetic acid, dichloroacetic acid, trichloroacetic acid, trifluoroacetic acid, formic acid, malonic acid, sulfonic acid, phthalic acid, fumaric acid, citrate, tartaric acid, succinic acid, fumaric acid, itaconic acid, mesaconic acid, Citraconic acid, malic acid and the like can be mentioned.
  • Examples of the alkali catalyst include an ammonium salt and a nitrogen-containing compound, and examples of the ammonium salt include hydroxyammonium tetramethylammonium, hydroxyammonium tetraethylammonium, water Examples thereof include tetrapropylammonium oxide and tetraptylammonium hydroxide.
  • nitrogen-containing compounds include pyridine, pyrrole, piperidine, 1-methylpiperidine, 2-methylpiperidine, 3-methylpiperidine, 4-methylpiperidine, piperazine, 1-methylpiperazine, 2-methylpiperazine, 1, 4 Dimethi Rupiperazine, pyrrolidine, 1-methylpyrrolidine, picoline, monoethanolamine, jetanolamine, dimethylmonoethanolamine, monomethyljetanolamine, triethanolamine, diazabicyclootaten, diazabicyclononane, diazabicyclo Undecen, 2 Pyrazoline, 3 Pyrroline, Quinukilidine, Ammonia, Methylamine, Ethylamine, Propylamine, Butylamine, N, N Dimethylamine, N, N Jetylamine, N, N Dipropylamine, N, N Dibutylamine, Trimethylamine, Triethylamine, Examples include tripropylamine and tributylamine.
  • Solvents that can be used for preparing the coating liquid include, for example, methanol, ethanol, n-propanol, i-propanol, n-butanol, i-butanol, sec-butanol, t-butanol, n-pentanol, i-pentanol, 2 —Methylolebutanol, sec-pentanol, t-pentanol, 3-methoxybutanol, n-hexanol, 2-methylpentanol, sec-hexanol, 2-ethinolevanolanol, sec-heptanol, heptanol-loop 3, n-octanol, 2-ethylhexanol, sec-octanol, n-no-alcohol, 2, 6 dimethylheptano-loupe 4, n-decanol, sec undecyl alcohol, trim
  • the addition method of each of these components is arbitrary, and the order of addition is not particularly limited.
  • the addition of water to the alkoxysilane controls the hydrolysis and dehydration condensation of the alkoxysilane. Therefore, it is better to do it in two steps.
  • the alkoxy group (molar ratio) of water Z alkoxysilane is 0.1 to 0.3, preferably 0.2 to 0.25. It ’s good to be cautious.
  • the time between the first and second water additions is not particularly limited and can be set arbitrarily.
  • catalyst 1: 0.1 to 0.001.
  • diluting with a solvent it should be diluted approximately 1 to: L00 times, preferably 3 to 20 times.
  • the conditions of the porous layer of the thin film can be controlled by changing the type of solvent and alkoxysilane used, and pores are formed by evaporation of the solvent by drying and baking, or removal of the alcohol component generated by hydrolysis, and dielectric A body thin film is obtained.
  • Examples of the method of applying to the substrate include general methods such as a spin coating method, a casting method, and a dip coating method.
  • a spin coating method a substrate is placed on a spinner, a sample is dropped on the substrate, and rotated at 500-: LOOOOrpm to obtain a dielectric thin film having a uniform film thickness with excellent thin film surface. It is done.
  • the drying conditions are not particularly limited as long as the solvent and the alcohol component can be evaporated.
  • the firing conditions are not particularly limited, and it is sufficient that the condensation power S of the silanol group in the thin film is further promoted by firing.
  • the firing atmosphere can be performed in the air, in an inert gas, or in vacuum.
  • H or methyl groups are present in the thin film, it is desirable to fire at a temperature at which they do not decompose.
  • firing in nitrogen is preferable in the range of 250 to 4500C.
  • an alcohol component generated by hydrolysis of the solvent or alkoxysilane can be removed with an organic solvent or supercritical fluid having a low surface tension.
  • the removal with a supercritical fluid that does not have surface tension by adjusting the pressure and temperature is preferable because the pores of the thin film do not collapse and a very porous one can be obtained!
  • the dielectric thin film can be obtained in a self-supporting state or in a state of being fixed to the substrate.
  • the pores of the obtained thin film are 0.5 ⁇ in average pore diameter by cross-sectional TEM observation and pore distribution measurement of the thin film! It can be confirmed that it has ⁇ lOnm.
  • the thickness of the thin film varies depending on the manufacturing conditions and is in the range of about 0.05 to 2 m.
  • the silica sol and the organic compound are self-assembled, and the porous film is obtained by removing the organic compound after the film formation.
  • the process of preparing a coating solution using alkoxysilane it is obtained from a coating solution to which an organic compound such as a surfactant is further added as a pore-forming agent (saddle type).
  • a compound having a long-chain alkyl group and a hydrophilic group can be usually used.
  • the long-chain alkyl group preferably has 8 to 24 carbon atoms, more preferably 12 to 18 carbon atoms, and the hydrophilic group includes, for example, a quaternary ammonium salt.
  • a quaternary ammonium salt Group, amino group, nitroso group, hydroxyl group, carboxyl group, etc., among which a quaternary ammonium salt group or a hydroxyl group is desirable.
  • Specific examples of such surfactants include:
  • a is an integer from 0 to 2
  • b is an integer from 0 to 4
  • n is an integer from 8 to 24
  • m is an integer from 0 to 12
  • L is an integer from 1 to 24
  • X is a halide.
  • alkyl ammonium salts represented by! /.
  • the surfactant represented by the above general formula forms micelles in the coating solution and is regularly arranged.
  • these micelles are in a bowl shape, and a silica and a surfactant obtained by hydrolysis and dehydration condensation of alkoxysilane form a composite.
  • a dielectric thin film having uniform and regularly arranged pores can be prepared by removing the cage-type surfactant.
  • a compound having a polyalkylene oxide structure can also be used.
  • the polyalkylene oxide structure include a polyethylene oxide structure, a polypropylene oxide structure, a polytetramethylene oxide structure, and a polypropylene oxide structure.
  • Such a compound having a polyalkylene oxide structure include polyoxyethylene polyoxypropylene block copolymers, polyoxyethylene polyoxybutylene block copolymers, polyoxyethylene polyoxypropylene alcoholenoateolene.
  • Ether type compounds such as polyethylene alkyl ether, polyoxyethylene alkyl phenyl ether; polyoxyethylene glycerin fatty acid ester, polyoxyethylene sorbitan fatty acid ester, polyethylene sorbitol fatty acid ester, sorbitan fatty acid ester, propylene glycol fatty acid ester, sucrose fatty acid ester And ether ester type compounds.
  • the surfactant can be used singly or in combination of two or more selected from the above.
  • the addition ratio of alkoxysilane, catalyst, and water is the same as in the above case (1), but the amount of surfactant added is 0.002 to 0.6 times the molar ratio of alkoxysilane. More preferably, it is 0.005-0.15 times.
  • the form in which the surfactant is added is not limited, and any form of a solid state, a liquid state, or a state dissolved in a solvent is used. The state may be sufficient.
  • the coating liquid prepared as described above was used as described above.
  • the surfactant may be further removed by baking or extraction with an organic solvent.
  • the pores of the obtained dielectric thin film were measured by TEM observation and pore distribution measurement of the thin film. It can be confirmed that it has ⁇ 10 nm. Also, when it has a periodic pore structure such as 2D-hexagonal structure, 3D-hexagonal structure, cubic structure, etc., the surface spacing is 1.3 nm to 13 nm by X-ray diffraction (CuKa). A range of diffraction peaks can be observed.
  • the obtained dielectric thin film has pores having a cubic structure, and in particular, pores with a pore wall separation distance in the range of 1 to 40A, preferably 2 to 25A. If so, the narrow portion can be easily blocked by a process described later, and a dielectric thin film in which at least a portion of the narrow pore portion is blocked can be obtained. The measurement of the size of such narrow pores is confirmed by an electron beam structural analysis method.
  • the dielectric thin film thus obtained is excellent in water repellency, and when used as a semiconductor material, it can be a dielectric thin film capable of preventing the diffusion of noria metal.
  • the dielectric thin film having narrow pores has a 2D-hexagonal structure or a 3D-hexagonal structure in which the narrow part is formed in the pores, in addition to the dielectric thin film having a cubic structure. It can also be obtained with a dielectric thin film.
  • a coating liquid is prepared by partially hydrolyzing and dehydrating and condensing alkoxysilane in the presence of a surfactant and silicone oil.
  • a mixed solution by previously mixing the surfactant and the silicone oil, and add it to the alkoxysilane which has been partially hydrolyzed and dehydrated and condensed.
  • “partially hydrolyzed and dehydrated / condensed” means that the mixed solution is fluidized without gelation. In general, if the viscosity exceeds 105 poise, it can be regarded as gelled, so it is below this level.
  • the surfactants are arranged around silicone oil to form micelles. After that, the coating liquid is applied to the substrate, dried, and then the surfactant is removed by baking. Then, the silicone oil taken into the center of the micelle is attached to the inner surface of the pores of the dielectric thin film. It is thought that the above-mentioned narrow part is formed.
  • the silicone oil is not particularly limited, and examples thereof include organic silicon compounds containing polydimethylsiloxane as a main component.
  • organic silicon compounds containing polydimethylsiloxane as a main component.
  • the silicone oil used in the present invention can be used singly or in combination of two or more selected from these medium strengths.
  • the amount of silicone oil added is preferably 1 to: LOO parts by weight, more preferably 5 to 50 parts by weight, based on 100 parts by weight of the alkoxysilane.
  • a porous thin film can also be obtained by crystal growth of zeolite on the substrate surface.
  • the production method is not particularly limited, but specifically, for example, it can be produced as follows. [0211] (A) A coating solution containing zeolite fine crystals obtained by hydrothermal synthesis using an alkoxysilane colloidal silica or the like as a silica source and forming an organic amine in a bowl shape is applied to a substrate, dried. Bake and manufacture.
  • Organic amines that can be used in the above production include hydroxy-tetrapropyl ammonium, hydroxy-tetraethyl ammonium, hydroxy-tetrabutyl ammonium, and hydroxy acid.
  • the obtained dielectric thin film is confirmed to have a zeolite structure from the diffraction peak obtained by X-ray diffraction (CuKa).

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

　十分に誘電率が低くかつ機械的強度の高い（層間絶縁膜を備えた）半導体装置を提供する。  所望の素子領域の形成された半導体基板表面に、Ｓｉ－Ｏ結合を主成分とする骨格の周りに多数の空孔が配置された誘電体薄膜を成膜する工程と、前記誘電体薄膜表面に、マスクを介してパターニングする工程と、パターニングのなされた前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、ヘキサメチルシラザン（ＨＭＤＳ）、トリメチルクロロシラン（ＴＭＣＳ）分子のうちの少なくとも１種を含むガスを接触させる工程とを含む。

Description

明 細 書
半導体装置の製造方法およびこれを用いて形成された半導体装置 技術分野
[0001] 本発明は半導体装置の製造方法およびこれを用いて形成された半導体装置に係 り、特に誘電体薄膜におけるプロセスダメージのリカノリー技術に関する。
背景技術
[0002] 半導体装置の高速化'低消費電力化には、層間絶縁膜の低誘電率化が重要な課 題である。そして低誘電率ィ匕を目的として種々の工夫がなされており、本発明者らは 、空孔が規則的に配列された誘電体薄膜を提案している (特許文献 1参照)。
[0003] また、誘電体薄膜の改質方法として、 Si— O結合力もなる誘電体薄膜に、有機ケィ 素化合物を接触させ、金属触媒を用いることなく熱処理することにより疎水性と機械 強度の向上を図る方法も提案されている (特許文献 2)。
[0004] し力しながらこのような誘電体薄膜は、空孔率が高ぐ低誘電率ィ匕をは力ることがで きるものの、実際の半導体装置に用いる場合、種々の処理プロセスを経ることになる 。このため、空孔率が高く低誘電率の誘電体薄膜を形成することができたとしても、空 孔率が高いために、パター-ング工程をはじめ、後続の各プロセスにおいて、空孔内 にエッチング残渣等が付着して、比誘電率の上昇を招いたり、機械的強度の低下を 招 、たりすることが多々あった。
[0005] 例えば、半導体基板表面に配線構造を形成する技術の一例として、ダマシンプロ セスと呼ばれる技術がある。
[0006] このダマシンプロセスの一例について説明する。
[0007] まず、図 27 (a)に示すように、素子領域の形成されたシリコン基板 101の表面に図 27 (b)に示すようにエッチングストッパ 102として膜厚 50nm程度の窒化シリコン（Si N)膜を形成し、この上層に図 27 (c)に示すように、低誘電率の誘電体薄膜 103とし てポーラスシリカ膜を形成する。
[0008] 成膜に際しては、まず界面活性剤として陽イオン型のセチルトリメチルアンモ -ゥム ブロマイド（CTAB : C H N+(CH ) Br— )と、シリカ誘導体としてテトラエトキシシラン（ TEOS :Tetraethoxy Silane)と、酸触媒としての塩酸（HC1)とを、 H O/アルコール混
2
合溶媒に溶解して形成した前駆体 (プレカーサ一)溶液を第 1の配線層（図示せず） の形成された基板を浸せきし、 30から 150°Cで 1時間乃至 120時間保持することによ りシリカ誘導体を加水分解重縮合反応で重合させて (予備架橋工程)、界面活性剤 の周期的な自己凝集体を形成する。そして基板を引き上げ、水洗、乾燥を行った後 、 400°Cの大気中または窒素雰囲気中で 3時間加熱 *焼成し、铸型の界面活性剤を 完全に熱分解除去して純粋なメゾポーラスシリカ薄膜を形成する。
[0009] このようにして、得られた誘電体薄膜 103をパターユングし、コンタクト孔を形成する わけであるが、図 28 (d)に示すように反射防止層 104として有機榭脂膜を形成した 後、フォトレジスト R1を塗布する。
[0010] そして、図 28 (e)に示すようにフォトリソグラフィによりパターン露光、現像工程を経 てレジストパターン R1を形成する。
[0011] この後図 29 (f)に示すように、レジストパターン R1をマスクとして誘電体薄膜 103を エッチングし、配線溝を形成する。
[0012] そして後図 29 (g)に示すように、レジストパターン R1および反射防止膜 104をアツ シングにより除去する。
[0013] 続いて図 30 (h)に示すように、エッチングカ卩ェによる配線溝側壁の CF系堆積膜を 除去するとともに、ダメージを除去すべく有機溶媒を用いた洗浄が実施され、表面の 清浄化がなされる。
[0014] そして清浄化された表面に PVD (Physical Vapor Deposition)、 CVD (Chemical Vapor Deposition)あるいは ALD (Atomic Layer Deposition)法などにより拡散防 止ノリア膜 105としての窒化タンタル (TaN)や、 TaNZTa積層膜や Ta膜や WN膜 など、銅めつき用のシード膜 106としての銅薄膜を形成する（図 30 (i) )。
[0015] この後図 31 (j)に示すように、電解めつき法により Cuシード膜 106上に配線層 107 としての銅めつき層を形成する。
[0016] そして最後に、図 31 (k)に示すように、 CMPにより表面の平坦化を行い、余分な銅 めっき層およびシード膜 105を研磨除去し、配線溝内への配線層の形成を行い、最 後に図 31 (1)に示すように、キャップ膜としての SiN膜 108を形成する。 [0017] なおここでシード膜 105の形成に先立ちノ リア層を形成している場合には、銅めつ き層 107およびシード膜（106)を研磨除去した領域のノ リア層 105も除去する。
[0018] このようにして平坦な表面をもつ配線構造を得ることができる。
[0019] し力しながら、実際には、設計値どおりの誘電率を得ることはできず、リーク電流が 発生したり、また機械的強度が低下して CMPによる十分な平坦ィ匕ができなくなつたり することがあった。
[0020] 種々の実験結果から、本発明者らは以下のことを発見した。
[0021] すなわち、このようなメゾポーラス薄膜が、成膜直後に機械的強度が十分に高く低 誘電率の誘電体薄膜として有効な特性をもつように形成することができたとしても、実 際の半導体デバイスの製造に際しては、パター-ングのためのエッチング工程ゃレ ジストの剥離工程など、種々の工程が必要となる。これらパターユングのためのエッチ ング工程やレジストの剥離工程など、種々の工程が必要となる。これら誘電体薄膜の エッチング工程においても、レジストの除去工程においても誘電体薄膜はエッチング ガスをはじめとする反応性雰囲気に曝されることになる。
[0022] このため、せつ力べ形成した空孔率の高いポーラス薄膜の空孔率が低下したり、表 面に水分などが付着し易いことから、半導体装置の層間絶縁膜として十分な特性を 得ることができな 、ものと考えられる。
[0023] このように、誘電体薄膜 103のエッチング工程（図 29 (f) )におけるダメージ、レジス トパターンの剥離工程 (アツシング工程図 29 (g) )におけるダメージにより、誘電体薄 膜は劣化し、本来の特性を発揮することができな力つた。
[0024] また、エッチング残渣除去のための有機洗浄（図 30 (h) )におけるダメージ、さらに は CMP工程後のダメージ（図 31 (k) )など、誘電体薄膜は成膜後の種々のプロセス においてダメージを受けることが多ぐ機械的強度の低下、剥離、ひいてはリーク電 流の発生などの問題があった。
[0025] このようにメゾポーラス薄膜は空孔率が高ぐ低誘電率をもつ反面、空孔内に水など の浸入が生じ易ぐまた気相からの汚染も生じ易ぐ実際に半導体デバイスの製造に 層間絶縁膜として用いる場合には、誘電率や強度において設計どおりの値を得るの は極めて困難であった。 特許文献 1 :特開 2003— 17482号公報
特許文献 2：特開 2004— 210579号公報
発明の開示
発明が解決しょうとする課題
[0026] このように従来の半導体製造プロセスでは、十分に層間絶縁膜の誘電率を下げる ことができず、また、機械的強度も充分でないという問題があった。
[0027] また、半導体装置の微細化に伴い前述したようなダマシン構造のみならず表面の 平坦ィ匕は進む一方であり、層間絶縁膜等の絶縁膜の CMP耐性はもはや必須の要 件となっていることが多い。 CMP耐性を十分に発揮させるためには、所望の弾性率 と硬度とを具有する必要があった。
[0028] 本発明は前記実情に鑑みてなされたもので、十分に誘電率が低くかつ機械的強度 の高い (層間絶縁膜を備えた)半導体装置を提供することを目的とする。
課題を解決するための手段
[0029] そこで本発明の半導体装置の製造方法では、所望の素子領域の形成された半導 体基板表面に、 Si— O結合を主成分とする骨格の周りに多数の空孔が配置された誘 電体薄膜を成膜する工程と、前記誘電体薄膜表面に、マスクを介してパターニング する工程と、パターユングのなされた前記誘電体薄膜表面に、テトラメチルシクロテト ラシロキサン (TMCTS)、 へキサメチルシラザン（HMDS)、トリメチルクロロシラン (T MCS)分子のうちの少なくとも 1種を含むガスを接触させる工程とを含む。
[0030] 力かる方法によれば、 Si— O結合を主成分とする骨格の周りに多数の空孔が配置 された誘電体薄膜で絶縁膜を構成できることから、空気の誘電率は低！ヽため誘電率 を大幅に低下せしめることができ、さらにこの空孔に起因して生じるプロセスダメージ に対しては、 TMCTS、 HMDS, TMCS分子のうちの少なくとも 1種を含むガスを接 触させることにより、プロセスダメージを受けた場合にも良好な回復状態（リカノリー） を得ることで、成膜直後の絶縁膜の極限的な低誘電率を維持することが可能となり、 機械的強度が高ぐ信頼性の高い絶縁膜を得ることが可能となる。
[0031] また、レジストアツシングなどの工程でダメージを受けた場合にも回復可能であるた め、ハードマスクを用いることなくレジストマスクを用いてパター-ング可能であること から低コスト化、およびパターン精度の向上をは力ることができる。
[0032] ここでダメージを受けるとは、 Si-CH結合→Si- OH結合、 Si- H結合→Si- OH結合、 Si
3
- O- Si結合→2Si-OH結合のように結合が変化する、あるいは、ー且、ラジカルが形成 されて力 Si-OH結合に変化する事、あるいは、配線形成プロセスにより H 0が吸着
2 するサイトを新たに形成する事を指す。
[0033] これにより、電気特性や経時安定性等が劣化するものと考えられる。
[0034] そこで、この回復のための処理工程すなわちリカバリー処理工程は、処理工程で用 いたチャンバ一内でガスを置換することにより容易に実現できるため、作業性も良好 である。すなわち、これは、ダメージを受けて形成された Si— OH結合がリカノリーブ ロセスにより Si— CH結合、 Si— O— Si結合あるいは Si— H結合のように結合が変化
3
する事を指す。また、 Si— H結合あるいは Si— OH結合を介して新たに Si— CH結
3 合や Si— O— Si結合が付与されることによつても、電気特性や経時安定性を改善す ることがでさる。
[0035] ここで適用可能な誘電体薄膜としては、ポーラスシリカ膜、ゼォライト膜、 HSQ膜、 MSQ膜、等であり、成膜方法としても、塗布'焼成法に限らず、 CVD法などの気相 成長法を用いてもよい。例えば SiOC、 SiOCH、 SiCN、 SiCO膜もまた必要に応じ て、 TMCTSや HMDSや TMCS等のシリカ誘導体にて疎水化した膜である。
[0036] ここでリカノリー処理に用いるシリカ誘導体は単独で用いてもよいしまた、連続、同 時、交互など複数種のシリカ誘導体の組合せも適用可能である。
[0037] また、 TMCTSを用いたリカノリー処理により、疎水性及び電気特性だけでなぐ機 械強度、界面密着性も向上する。
[0038] さらにリカノリー処理は高濃度特に超臨界 TMCTSリカバリー処理であるのが望ま しい。これは HMDS、 TMCS等のシリカ誘導体の場合も同様である。
[0039] さらに、 TMCTSリカノリー処理は配線形成プロセス時の保護にも適用可能である
[0040] 加えてこのリカバリー処理方法は、熱ァニール以外に、プラズマ CVD処理であって もよい。また光照射を付加することにより、より反応性が向上し、リカノリー効果が高め られる。 [0041] また低温下での形成が可能であるため、集積回路の層間絶縁膜として用いる場合 にも下地に影響を与えることなく信頼性の高い絶縁膜を形成することが可能となる。 5 00°C以上の加熱工程を得ることなく形成することができるため、アルミニウム配線を用 いる場合にも適用可能である。
[0042] また、この誘電体薄膜は前駆体溶液の供給および焼成によって形成することができ るため、微細な領域にも高精度のパターン形成を行うことが可能であるため、信頼性 の向上を図ることが可能となる。
[0043] さらにまた、前駆体溶液の濃度を調整することにより空孔度は適宜変更可能であり 、極めて作業性よく所望の誘電率の絶縁体薄膜を形成することが可能となる。
[0044] 従って、低容量絶縁膜を容易に形成することができ、寄生容量の低減をはかり、半 導体装置の高速ィ匕を図ることが可能となる。
[0045] ここで TMCTS (1、 3、 5、 7—テトラメチルシクロテトラシロキサン（（SiH (CH ) ) O
3 4 4
) )の分子式は、次式に示すごとくである。
[0046] [化 1]
Figure imgf000009_0001
また HMDS (へキサメチルシラザン（（CH ) SiNHSi (CH ) ) )の分子
3 3 3 3
式は、次式に示すごとくである。
[0047] [化 2]
Figure imgf000010_0001
そして TMCS (トリメチルクロロシラン（（CH ) SiCl)の分子式は、次式
3 3
示すごとくである。
[化 3]
Figure imgf000010_0002
CH3 ヽ CI
CH3
また、本発明の半導体装置の製造方法では、前記パターニングする工程が、前記 成膜工程で得られた前記誘電体薄膜表面にレジストマスクを形成する工程と、前記 レジストマスクを介して前記誘電体薄膜をエッチングする工程とを含む。
[0049] この方法によれば、レジストアツシングなどのダメージを生起する工程を含みつつも 、リカノくリー処理を行なうようにしているため、ハードマスクを形成することなくレジスト マスクでパター-ングすることができ、パターンの転写精度が高く高精度のパターン 形成が可能である上、工数が少なく製造が容易である。
[0050] また、本発明の半導体装置の製造方法では、前記パターニングする工程が、前記 成膜工程で得られた前記誘電体薄膜表面にハードマスクを形成する工程と、前記ハ ードマスクを介して前記誘電体薄膜をエッチングする工程とを含み、前記誘電体薄 膜をエッチングする工程に先立ち、ハードマスクのパター-ング用のレジストを剥離 除去する工程を含むものを含む。 [0051] この方法によれば、工数が増大するものの、誘電体薄膜に直接レジストが接触する のを防止し、アツシングによる誘電体薄膜の劣化を防止することができる。
[0052] また、本発明の半導体装置の製造方法では、前記剥離除去する工程の後、前記誘 電体薄膜をエッチングする工程に先立ち、テトラメチルシクロテトラシロキサン (TMC TS)、へキサメチルシラザン（HMDS)、トリメチルクロロシラン (TMCS)分子のうちの 少なくとも 1種を含むガスを接触させる工程を含む。
[0053] また、本発明の半導体装置の製造方法では、前記エッチングする工程の後、前記 ハードマスクの除去された前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサ ン（TMCTS)、へキサメチルシラザン（HMDS)、トリメチルクロロシラン (TMCS)分 子のうちの少なくとも 1種を含むガスを接触させる工程を含む。
[0054] なお、前記ハードマスクはそのままデバイスの絶縁膜として用いるようにしてもよ!ヽ 1S 除去してもよい。除去する場合には除去後にもハードマスクの除去された誘電体 薄膜表面に上記ガスを接触させるようにすればよりリカノ リー性が向上する。
[0055] また、本発明の半導体装置の製造方法では、前記ハードマスクは 2層膜であり、下 層側のハードマスクを残した状態でレジストをアツシングし、上層側のハードマスクを マスクとして用いて下層側のハードマスクをエッチングする工程を含む。
[0056] この方法によれば、工数が増大するものの、誘電体薄膜に直接レジストが接触する のを確実に防止し、アツシングによる誘電体薄膜の劣化を防止することができる。また このハードマスクを誘電体薄膜で構成することにより、除去することなくそのまま絶縁 膜として用いることも可能である。
[0057] また、本発明の半導体装置の製造方法では、前記パターユングする工程が、配線 形成用の溝を形成する工程であり、前記溝内に導電体層を形成する工程を含み、前 記導電体層を形成する工程に先立ち、前記配線形成用の溝の形成された前記誘電 体薄膜表面を洗浄する工程と、前記洗浄のなされた前記誘電体薄膜表面に、テトラ メチルシクロテトラシロキサン（TMCTS)、 へキサメチルシラザン（HMDS)、トリメチ ルクロロシラン (TMCS)分子のうちの少なくとも 1種を含むガスを接触させる工程を含 む。
[0058] 上記洗浄工程は CFなどのエッチング残渣を除去するのが目的であり有機洗浄の ほか
プラズマを用いたドライプロセスによる洗浄も適用可能である。
[0059] また、本発明の半導体装置の製造方法では、前記導電体層を形成する工程は、前 記配線形成用の溝にめっき用のシード層を形成する工程と、前記シード層上に電解 めっきを行いめつき層を形成する工程と、 CMP工程により、前記誘電体膜上のめつ き層およびシード層を除去する工程とを含む。
[0060] この方法によれば信頼性の高いダマシン配線構造が形成可能である。なおシード 層の形成に先立ち拡散ノリア層を形成するようにしてもよい。この方法は銅めつき層 を用いる場合により有効である。
[0061] また、本発明の半導体装置の製造方法では、前記除去する工程の後、前記誘電体 薄膜表面に、テトラメチルシクロテトラシロキサン (TMCTS)、へキサメチルシラザン（ HMDS)、トリメチルクロロシラン (TMCS)分子のうちの少なくとも 1種を含むガスを接 触させる工程を含む。
[0062] また、本発明の半導体装置の製造方法では、前記パターユングする工程は、コンタ タト形成用のスルーホールを形成する工程であり、前記スルーホール内に導電体層 を形成する工程を含み、前記導電体層を形成する工程に先立ち、前記スルーホー ルの形成された前記誘電体薄膜表面を有機洗浄する工程と、前記有機洗浄のなさ れた前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサン (TMCTS)、へキサ メチルシラザン（HMDS)、トリメチルクロロシラン (TMCS)分子のうちの少なくとも 1 種を含むガスを接触させる工程を含む。
[0063] また、本発明の半導体装置の製造方法では、前記マスクの形成に先立ち、前記成 膜された前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサン (TMCTS)、へ キサメチルシラザン（HMDS)、トリメチルクロロシラン (TMCS)分子のうちの少なくと も 1種を含むガスを接触させる工程を含む。
[0064] また、本発明の半導体装置の製造方法では、前記誘電体薄膜を成膜する工程が、 シリカ誘導体と界面活性剤を含み、所望の空孔が形成されるような組成比をもつよう に前駆体溶液を生成する工程と、前記前駆体溶液を昇温し、架橋反応を開始する予 備架橋工程と、前記予備架橋工程で架橋反応の開始された前記前駆体溶液を前記 半導体基板表面に供給する工程と、前記前駆体溶液が接触せしめられた前記半導 体基板を焼成し、前記界面活性剤を分解除去する工程とを含む。
[0065] また、本発明の半導体装置の製造方法では、シリカ誘導体と界面活性剤を含み、 所望の空孔が形成されるような組成比をもつように前駆体溶液を生成する工程と、前 記前駆体溶液を前記半導体基板表面に供給する工程と、前記前駆体溶液が接触せ しめられた前記半導体基板を加熱し、架橋反応を開始する予備架橋工程と、前記半 導体基板を焼成し、前記界面活性剤を分解除去する工程とを含む。
[0066] また、本発明の半導体装置の製造方法では、前記供給する工程が、前記半導体基 板を前駆体溶液に浸せきする工程であるものを含む。
[0067] また、本発明の半導体装置の製造方法では、前記供給する工程が、前記半導体基 板を前記前駆体溶液に浸せきし、所望の速度で引き上げる工程を含むものを含む。
[0068] また、本発明の半導体装置の製造方法では、前記供給する工程が、前記前駆体溶 液を前記半導体基板上に塗布する工程であるものを含む。
[0069] また、本発明の半導体装置の製造方法では、前記供給する工程は、前記前駆体溶 液を前記半導体基板上に滴下し、前記基板を回転させる回転塗布工程であるものを 含む。
[0070] また、本発明の半導体装置の製造方法では、前駆体溶液は、空孔が周期的に配 列されるように調製されるものを含む。また、非周期的に空孔が配列されるようにして ちょい。
[0071] また本発明の半導体装置は、上記方法を用いて形成されたコンタクト孔を有する誘 電体薄膜と、前記コンタ外孔に充填された導電性膜とを具備して 、る。
[0072] また本発明の半導体装置は、半導体基板表面に形成された前記誘電体薄膜のコ ンタクト孔に充填された前記導電性膜は前記半導体基板にコンタクトするように形成 される。
[0073] また本発明の半導体装置は、前記誘電体薄膜はポーラスシリカ薄膜であり前記コン タクト孔内に形成された銅薄膜が配線層を構成する。
[0074] また本発明の半導体装置は、前記ポーラスシリカ薄膜が、 0. 05〜2 μ mである。 [0075] また本発明の半導体装置は、前記ポーラスシリカ薄膜は、キュービック構造の細孔 を有し、前記細孔の少なくとも一部が閉塞されている。
[0076] また本発明の半導体装置は、前記細孔は、 0. 2〜2. 5nmの壁間隔をもつように形 成されている。
発明の効果
[0077] 本発明の方法によれば、リカノ リー処理により高品質の絶縁膜を提供することがで きる。
図面の簡単な説明
[0078] [図 1]本発明の実施の形態 1のプロセスを示すフローチャート図、
[図 2]本発明の実施の形態 1の半導体装置の製造工程を示す図
[図 3]本発明の実施の形態 1の半導体装置の製造工程を示す図
[図 4]本発明の実施の形態 1の半導体装置の製造工程を示す図
[図 5]本発明の実施の形態 1の半導体装置の製造工程を示す図
[図 6]本発明の実施の形態 1の半導体装置の製造工程を示す図
[図 7]本発明の実施の形態で用いられるリカノ リー工程を示す説明図
[図 8]本発明の実施の形態で用いられるプロセス種別を示す図
[図 9]本発明の実施の形態 1で用いられるリカノ リー処理による効果の説明図
[図 10]本発明の実施の形態 1で用いられるリカノ リー処理による効果の説明図
[図 11]本発明の実施の形態 1で用いられるリカノ リー処理による効果の説明図
[図 12]本発明の実施の形態 1で用いられるリカノ リー処理による効果の説明図
[図 13]本発明の実施の形態 1で用いられるリカノ リー処理による効果の説明図
[図 14]本発明の実施の形態 1で用いられるリカノ リー処理による効果の説明図
[図 15]本発明の実施の形態 1で用いられるリカノ リー処理による効果の説明図
[図 16]本発明の実施の形態 1で用いられるリカノ リー処理による効果の説明図
[図 17]本発明の実施の形態 2の半導体装置の製造工程を示す図
[図 18]本発明の実施の形態 2の半導体装置の製造工程を示す図
[図 19]本発明の実施の形態 2の半導体装置の製造工程を示す図
[図 20]本発明の実施の形態 2の半導体装置の製造工程を示す図 圆 21]本発明の実施の形態 2の半導体装置の製造工程を示す図
圆 22]本発明の実施の形態 3の半導体装置の製造工程を示す図
圆 23]本発明の実施の形態 3の半導体装置の製造工程を示す図
圆 24]本発明の実施の形態 3の半導体装置の製造工程を示す図
圆 25]本発明の実施の形態 3の半導体装置の製造工程を示す図
圆 26]本発明の実施の形態 3の半導体装置の製造工程を示す図
[図 27]従来例の半導体装置の製造工程を示す図
[図 28]従来例の半導体装置の製造工程を示す図
[図 29]従来例の半導体装置の製造工程を示す図
[図 30]従来例の半導体装置の製造工程を示す図
圆 31]従来例の半導体装置の製造工程を示す図
符号の説明
[0079] 101 シリコン基板
102 エッチングストッパ層
103 誘電体薄膜
104 反射防止膜
105 拡散バリア膜
106 シード膜
107 銅めつき膜
108 キャップ膜
201 酸化シリコン膜
202 窒化シリコン膜
301 炭化シリコン膜
発明を実施するための最良の形態
[0080] 本発明に係る半導体装置の製造方法の一実施形態を図面を参照しつつ詳細に説 明する。（実施の形態 1)
本発明の実施の形態 1として、この誘電体薄膜を半導体装置の層間絶縁膜として 用いたシングルダマシン配線構造の製造方法にっ 、て説明する。 [0081] この方法は、図 1にフローチャート、図 2 (a)乃至図 6 (i)に製造工程図を示すように 、シングルダマシン配線構造の層間絶縁膜をメゾポーラスシリカ薄膜からなる誘電体 薄膜で形成し、プロセスごとにプロセスダメージを回復するために TMCTS分子に接 触させるリカバリー処理工程 (ステップ T106、 T108、 T110、 T114)を含むことを特 徴とする。
[0082] プロセスとしては上述した従来のプロセスにお!/、てプロセスごとにプロセスダメージ を回復するためのリカノ リー処理工程を付加した点が異なるのみで他は上記図 27乃 至図 31に示したシングルダマシン配線構造の製造プロセスと同様である。
[0083] 図 7はここで用いるリカバリープロセスのタイムチャートであり、窒素 Ν2を供給しなが ら 15分間で室温力も 400°Cまで昇温し、次 、で 400°Cで窒素を流しながら 30分維持 した後、窒素の供給を停止して真空吸引を行い 0. 4Pa以下にして 20分維持した後 、 TMCTS/Nの混合ガスを供給する。最初 30分間は 0. 7gZmin、後の 60分間は
2
1. 4gZminで供給する。このとき圧力は 24kPaとした。
[0084] ここで最初の窒素ガスの供給工程で、チャンバ一内の残留ガスを窒素置換し、この 後真空にして TMCTSZNの混合ガスを供給し、 TMCTS/Nの混合ガスを流しな
2 2
がら、リカバリー処理を行なう。
[0085] 以下、図 1のフローチャート、図 2 (a)乃至図 6 (i)を参照しつつ実際のシングルダマ シン配線構造の形成工程にっ 、て説明する。
[0086] まず、図 2 (a)に示すように、素子領域の形成されたシリコン基板 101の表面に図 2
0 (b)に示すようにエッチングストッパ 102として膜厚 50nm程度の窒化シリコン（SiN) 膜を形成し、この上層に図 2 (c)に示すように、低誘電率の誘電体薄膜 103としてポ 一ラスシリカ膜を形成する（図 1 : S101、 S102)。
[0087] 成膜に際しては、従来と同様に界面活性剤として陽イオン型のセチルトリメチルアン モ-ゥムブロマイド（CTAB: C H N+ (CH ) Br— )と、シリカ誘導体としてテ
16 33 3 3
トラエトキシシラン (TEOS :Tetraethoxy Silane)と、酸触媒としての塩酸（HC1)とを、 H 0/アルコール混合溶媒に溶解して形成した前駆体 (プレカーサ一)溶液を配線層 (
2
図示せず)の形成された基板を浸せきし、 30から 150°Cで 1時間乃至 120時間保持 することによりシリカ誘導体を加水分解重縮合反応で重合させて (予備架橋工程)、 界面活性剤の周期的な自己凝集体を形成する。そして基板を引き上げ、水洗、乾燥 を行った後、 400°Cの大気中（窒素：酸素 =4 : 1)で 3時間加熱.焼成し、铸型の界面 活性剤を完全に熱分解除去して誘電体薄膜 103として純粋なメゾポーラスシリカ薄 膜を形成する。
[0088] この時点で、上記図 7で説明した TMCTS処理を行い、膜の耐性を高める（図 1 : S 103)
このようにして、得られた誘電体薄膜 103をパターユングし、コンタクト孔を形成する わけであるが、図 3 (d)に示すように反射防止層 104として有機榭脂膜を形成した後
、フォトレジスト R1を塗布する（図 1 : S104)。
[0089] そして、図 3 (e)に示すようにフォトリソグラフィによりパターン露光、現像工程を経て レジストパターン R1を形成する（図 1： S105)。
[0090] この後、レジストパターン R1をマスクとして誘電体薄膜 103をエッチングし、配線溝
Tを形成する（図 1 : S106)。
[0091] そして、図 7に示した処理工程を実施し、誘電体薄膜のエッチングによるダメージを 含む表面に TMCTS分子を含む処理ガスを供給することにより、リカバリー処理を行 ない、溝側壁のリカノくリーを行なう（図 4 (f)図 1 :T107)。
[0092] そして、レジストパターン R1をアツシングにより除去するとともに反射防止膜 104を エッチングにより除去する（図 1： S 108)。
[0093] 再度、図 7に示した処理工程を実施し、レジストパターン R1のアツシングによるダメ ージを含む表面に TMCTS分子を含む処理ガスを供給することにより、リカバリー処 理を行なう（図 4 (g)、図 1 :T109)。
[0094] 続いて、エッチングカ卩ェによる配線溝側壁の CF系堆積膜を除去するとともに、ダメ ージを除去すべく有機溶媒を用いた洗浄が実施され、表面の清浄化がなされる（図 1
： S110)。
[0095] そしてさらに、図 7に示した処理工程を実施し、有機溶媒による洗浄に起因するダメ ージを含む表面に TMCTS分子を含む処理ガスを供給することにより、リカバリー処 理を行なう（5 (h)、図 1 :T111)。
[0096] そして清浄ィ匕された表面に PVDあるいは CVD法などにより拡散防止ノリア膜 105 としての窒化タンタル (TaN)、銅めつき用のシード膜 106としての銅薄膜を形成する
(図 5 (i) ) (図 1 : S112)。
[0097] この後図 6 (j)に示すように、電解めつき法により Cuシード膜上に配線層 107として の銅めつき層を形成する（図 1 : S113)。
[0098] そして最後に、 CMPにより表面の平坦化を行い、余分な銅めつき層およびシード 膜 105を研磨除去する（図 1： S114)。
[0099] そしてさらに、図 7に示した処理工程を実施し、 CMPに起因するダメージを含む表 面に TMCTS分子を含む処理ガスを供給することにより、リカバリー処理を行なう（図
6 (k)ゝ図 1 :T115)。
[0100] 最後に、配線溝内への配線層の形成を行い、図 6 (1)に示すように、最後にキャップ 膜としての SiN膜を形成し、特性評価を行なう（図 1： S116)。
[0101] このようにしてほぼ設計値どおりの誘電率を得ることができ、寄生容量も十分に小さ ぐリーク電流もなぐ信頼性が高ぐ平坦な表面をもつ配線構造を得ることができる。
[0102] また、リカノリー処理により各プロセスによるダメージを回復することにより、ハードマ スクを用いることなく直接レジストパターンをマスクとしてパターユングすることによって も十分な特性を維持することができる。従って、より高度のノターン精度を得ることが できる。
[0103] また、十分に機械的強度の高い誘電体薄膜を得ることができるため、 CMPにより十 分な平坦ィ匕が可能となる。
[0104] 次にこのリカノリー処理の効果を検証するための実験を行なった結果を示す。
[0105] 図 8は、各処理工程を示す、符号と処理の対応表である。
[0106] まず各処理工程後の膜厚変化について測定した結果を説明する。
(膜厚の変化について）
図 9に示すように Refとして成膜直後に TMCTS処理を行なった図 2 (c)の工程後 の誘電体薄膜 103の膜厚の平均値は 327nmであった。
[0107] アツシング工程は図 8に A1で示すように CF /Oアツシング処理後、 Oアツシン
4 2 2 グを行なう工程、 A2で示すように CF /Oアツシングを行なう工程、 A3で示すよう
4 2
に Oアツシングを行なう工程の 3種類について行なった。そして各アツシング工程後 に、図 7に示したような TMCTS分子を用いたリカノリー処理 (T)を行なった結果を、 A1 +Tゝ Α2+Τゝ A3 +Τで示した。
[0108] その結果、 CF /Οアツシング (Al、 Α2)によって膜厚が 10%程度低下してい
4 2
るものの、 Al +T、 Α2+Τで示すリカバリー処理後のものは若干ではあるが膜厚が 減少していることがわかる。
[0109] また Οアツシング (A3)では膜厚に関してはほとんどダメージはなく変化はないが
2
A3 +Τで示すリカノリー処理後のものは若干ではあるが膜厚が減少していることが ゎカゝる。
[0110] さらにまた、有機洗浄処理 (WC)による膜厚の影響についても測定した。
[0111] その結果、有機洗浄処理によって膜厚の変化はほとんどないが、 wc +τで示すリ カバリー処理後のものについては、膜厚がわずかに減少していることがわかる。
[0112] さらに ArZC F /Oを用いたハーフエッチング工程における処理後の状態を HE
5 8 2
で示している力 膜厚は減少しており、 HE+Tで示すリカバリー処理後のものについ ても膜厚はわずかに減少して 、ることがわ力る。
(屈折率の変化について）
次に屈折率について測定した結果を図 10に示す。
[0113] 図 10に示すように Refとして成膜直後に TMCTS処理を行なった図 2 (c)の工程後 の誘電体薄膜 103の屈折率は 1. 202であった。
[0114] アツシング工程は同様に、図 8に A1で示すように CF /Oアツシング処理後、 O
4 2 2 アツシングを行なう工程、 A2で示すように CF /Oアツシングを行なう工程、 A3で
4 2
示すように Oアツシングを行なう工程の 3種類について行なった。そして各アツシング
2
工程後に、図 7に示したような TMCTS分子を用いたリカノリー処理 (T)を行なった 結果を、 Al +T、 A2+T、 A3 +Tで示した。
[0115] その結果、 CF /Οアツシング (Al、 Α2)によって屈折率は減少している力 A
4 2
1 +T、 Α2+Τで示すリカバリー処理後のものは屈折率は増大しており、 TMCTSの 取り込みにより膜密度が増大して 、ることがわ力る。
[0116] また Οアツシング (A3)では膜厚に関しては屈折率が増大しており、これは疎水性
2
の劣化に起因するものと考えられる。そして Α3+Τで示すリカノリー処理後のものは さらに屈折率が増大している。
[0117] さらにまた、有機洗浄処理 (WC)による屈折率の影響についても測定した。
[0118] その結果、有機洗浄処理によって屈折率の変化はほとんどなぐ WC+Tで示すリ カバリー処理後のものにっ ヽてもほとんど変化はな 、。
[0119] さらに ArZC F /Oを用いたハーフエッチング工程における処理後の状態を HE
5 8 2
で示している力 屈折率の変化はほとんどなぐ HE +Tで示すリカバリー処理後のも のにつ ヽても屈折率の変化はほとんどな 、。
(比誘電率 (k値)の変化にっ ヽて）
次に比誘電率につ!、て測定した結果を図 11に示す。
[0120] 図 11に示すように Refとして成膜直後に TMCTS処理を行なった図 2 (c)の工程後 の誘電体薄膜 103の比誘電率は、空気中で 2. 35、窒素雰囲気中では 2. 19であつ た。図 11中左側は空気中、右側は窒素雰囲気中での測定値を示す。
[0121] アツシング工程は同様に、図 8に A1で示すように CF /Oアツシング処理後、 O
4 2 2 アツシングを行なう工程、 A2で示すように CF /Oアツシングを行なう工程、 A3で
4 2
示すように Oアツシングを行なう工程の 3種類について行なった。そして各アツシング
2
工程後に、図 7に示したような TMCTS分子を用いたリカノリー処理 (T)を行なった 結果を、 Al +T、 A2+T、 A3 +Tで示した。
[0122] 各プロセスにおいて k値は劣化しており、リカノリー処理により大幅に回復し、有機 洗净とハーフエッチングではリカノリー処理により初期値以下に回復している。
[0123] すなわち、図 12に比誘電率の変化率を示すように、各アツシング工程 (Al、 A2、 A 3)によって比誘電率は 9〜28%増大しており、有機洗浄 (WC)では 9%増大、 HEで は 4%増大している力 Al +T、 A2+T、 A3+Tで示すリカバリー処理後のものは 比誘電率は 23〜68%回復していることがわかる。
(面内分布）
次に、比誘電率の面内分布について測定した結果を図 13 (a)および (b)に示す。 図 13 (a)は各処理後、図 13 (b)はリカバリー処理後の比誘電率 (k値)を示し、横軸 は中心からの距離 (mm)を示す。
[0124] 各プロセス後の k値劣化に顕著な軸方向依存性 (面内分布）はみられず Oアツシン グを含むアツシング処理 Al、 A3ではウェハエッジ部で劣化が小さ!/、ことがわ力る。 (リーク電流）
次に、この誘電体薄膜のリーク電流を測定した結果を図 14 (a)および (b)に示す。 図 14 (a)は各処理後、図 14 (b)はリカバリー処理後のリーク電流を示し、横軸は電場 の大きさ（MVZcm)を示す。
[0125] 有機洗浄 (WC)では、リーク電流はほとんど変わらず、劣化はみられないものの、ァ ッシング工程 (Al、 A2、 A3)と HE工程でリーク電流は増大する。これに対しリカバリ 一処理 (T)を行なった結果、 Al +T、 A2+T、 A3+T、 HE +Tで示すように、大幅 に回復していることがわかる。
(弾性率、硬度）
次に、この誘電体薄膜の弾性率および硬度を測定した結果を図 15 (a)および (b) に示す。
[0126] 図 15 (a)および図 15 (b)は各処理後およびリカノリー処理後の弾性率 (E値)およ び硬度 (H値)の変化率を測定した結果を示す。図 15 (c)は各測定データを示す。
(硬度、弾性率と比誘電率との関係）
次に、硬度、弾性率と比誘電率との関係を示すために、この誘電体薄膜の硬度お よび弾性率と比誘電率との関係を測定した結果を図 16 (a)および (b)に示す。
[0127] 図 16 (b)において成膜直後の誘電体薄膜の弾性率と k値に対応する Ew= 17. 5
GPaの直線よりも k値が小さいものすなわち、左側にあるものが改善された膜である 力 この図から明らかなように、リカバリー処理後のものは全て左側に存在し、良好な 特性を発揮して ヽることがわかる。
(実施の形態 2)
前記実施の形態 1ではレジストパターンをマスクとして層間絶縁膜に溝を形成する 工程を含む半導体装置の製造工程について説明したが、本実施の形態では、 2層 構造のハードマスクを用いた溝の形成について説明する。本実施の形態でも同様に シングルダマシン配線構造の製造方法について説明する。
[0128] この方法は、図 17 (a)乃至図 21 (n)に製造工程図を示すように、ハードマスクとし て酸ィ匕シリコン膜 201と窒化シリコン膜 202の 2層構造マスクを用いた点が異なるの みで他は前記実施の形態 1で説明したものと同様であり、シングルダマシン配線構造 の層間絶縁膜をメゾポーラスシリカ薄膜からなる誘電体薄膜で形成し、プロセスごと にプロセスダメージを回復するために TMCTS分子に接触させるリカノ リー処理工程 を含むことを特徴とする。
[0129] 本実施の形態では、 2層構造のハードマスクを用いているため、誘電体薄膜が露呈 してダメージを受ける工程は誘電体薄膜自体のエッチング工程（図 20 (i) )と、エッチ ング後の有機洗浄工程（図 20 (j) )とであり、この 2工程の後にリカノ リー処理工程を 実行するようにしたことを特徴とする。またリカバリープロセスについては図 7に示した タイムチャートに従って、実行するものとする。
[0130] 以下、図 17 (a)乃至図 21 (n)を参照しつつ 2層構造のハードマスクを用いたシング ルダマシン配線構造の形成工程について説明する。
[0131] まず、図 17 (a)乃至 (c)に示すように、前記実施の形態 1と同様、素子領域の形成 されたシリコン基板 101の表面に、エッチングストッパ 102として膜厚 50nm程度の窒 化シリコン (SiN)膜を形成し、この上層に、低誘電率の誘電体薄膜 103としてポーラ スシリカ膜を形成する。
[0132] そして図 17 (d)に示すように、 CVD法により酸ィ匕シリコン膜 201および窒化シリコン 膜 202を形成し 2層構造のハードマスクを形成する。
[0133] この後同様にして図 18 (e)に示すように、反射防止層 104として有機榭脂膜を形成 した後、フォトレジスト R1を塗布する。
[0134] そして、図 18 (f)に示すように前記実施の形態 1と同様に、フォトリソグラフィによりパ ターン露光、現像工程を経てレジストパターン R1を形成する。
[0135] この後、図 19 (g)に示すように、第 1層目のハードマスクである酸ィ匕シリコン膜 201 を残して反射防止膜 104と窒化シリコン膜 202のみをパターユングする。
[0136] そして、図 19 (h)に示すように、この酸ィ匕シリコン膜 201を残した状態でレジストパタ ーン R1を Oアツシングにより除去する。このとき誘電体薄膜 103は Oプラズ
2 2
マに触れることがないためダメージはほとんどないが、わずかに酸ィ匕シリコン膜 201を 介してダメージを受けることがあるため、望ましくは、アツシング後に図 7に示したリカ ノ リー処理を行なうのが望ましい。 [0137] この後、下層側のハードマスクである酸ィ匕シリコン膜 201と誘電体薄膜 103とを連続 してエッチングする。そして、図 7に示した処理工程を実施し、誘電体薄膜のエツチン グによるダメージを含む表面に TMCTS分子を含む処理ガスを供給することにより、リ カバリー処理を行ない、溝側壁のリカノくリーを行なう（図 20 (i) )。
[0138] 続いて、エッチングカ卩ェによる配線溝側壁の CF系堆積膜を除去するとともに、ダメ ージを除去すべく有機溶媒を用いた洗浄が実施され、表面の清浄化がなされ、そし てさらに、図 7に示した処理工程を実施し、有機溶媒による洗浄に起因するダメージ を含む表面に TMCTS分子を含む処理ガスを供給することにより、リカバリー処理を 行なう（20①）。
[0139] そして清浄ィ匕された表面に PVDあるいは CVD法などにより拡散防止ノリア膜 105 としての窒化タンタル (TaN)、銅めつき用のシード膜 106としての銅薄膜を形成する (図 20 (k)。
[0140] 以下の工程は、誘電体薄膜 103の上層にハードマスクとして用いた酸ィ匕シリコン膜 201と窒化シリコン膜 202とが積層された状態で残っている以外は、前記実施の形態 1と同様である。
[0141] このようにして、各処理工程を実行した後、図 21 (1)乃至 (n)の工程を経て、配線溝 内への配線層の形成を行い、最後にキャップ膜としての SiN膜を形成し、特性評価 を行なう。
[0142] このようにしてほぼ設計値どおりの誘電率を得ることができ、寄生容量も十分に小さ ぐリーク電流もなぐ信頼性が高ぐ平坦な表面をもつ配線構造を得ることができる。
[0143] 本実施の形態では 2層構造のハードマスクを用いているため、プロセスダメージは 若干小さい。
(実施の形態 3)
前記実施の形態 2では 2層構造のハードマスクをマスクとして層間絶縁膜に溝を形 成する工程を含む半導体装置の製造工程について説明したが、本実施の形態では 、単層構造のハードマスクを用いた溝の形成について説明する。本実施の形態でも 同様にシングルダマシン配線構造の製造方法について説明する。
[0144] この方法は、図 22 (a)乃至図 26 (n)に製造工程図を示すように、ハードマスクとし て炭化シリコン膜 301を用いた点が異なるのみで他は前記実施の形態 2で説明した ものと同様であり、シングルダマシン配線構造の層間絶縁膜をメゾポーラスシリカ薄 膜からなる誘電体薄膜で形成し、プロセスごとにプロセスダメージを回復するために T MCTS分子に接触させるリカノ リー処理工程を含むことを特徴とする。
[0145] 本実施の形態では、 1層構造のハードマスクを用いているため、 2層構造のハード マスクを用いた場合に比べて、レジストパターンのアツシング工程（図 24 (h) )におい て誘電体薄膜が露呈している点で、ダメージを受ける工程が増え、レジストパターン のアツシング工程後についてもリカノ リー処理工程が必須となる。またこの後、実施の 形態 2と同様、誘電体薄膜自体のエッチング工程 (図 25 (j) )と、エッチング後の有機 洗浄工程（図 25 (k) )とであり、この 2工程の後にリカノ リー処理工程を実行する。ま たリカバリープロセスについては図 7に示したタイムチャートに従って、実行するものと する。
[0146] 以下、図 22 (a)乃至図 26 (n)を参照しつつ単層構造のハードマスクを用いたシン ダルダマシン配線構造の形成工程について説明する。
[0147] まず、図 22 (a)乃至 (c)に示すように、前記実施の形態 1、 2と同様、素子領域の形 成されたシリコン基板 101の表面に、エッチングストッパ 102として膜厚 40nm程度の 窒化シリコン (SiN)膜を形成し、この上層に、低誘電率の誘電体薄膜 103としてポー ラスシリカ膜を形成する。
[0148] そして図 22 (d)に示すように、 CVD法により炭化シリコン膜 (SiC) 301を形成し単 層構造のハードマスクを形成する。このハードマスクの材料としては SiCのほか SiOC
、 SiOなどを適用可能である。
[0149] この後同様にして図 23 (e)に示すように、反射防止層 104として有機榭脂膜を形成 した後、フォトレジスト R1を塗布する。
[0150] そして、図 23 (f)に示すように前記実施の形態 1、 2と同様に、フォトリソグラフィによ りパターン露光、現像工程を経てレジストパターン R1を形成する。
[0151] この後、図 24 (g)に示すように、反射防止膜 104とハードマスクである炭化シリコン 膜 301をパターニングする。
[0152] そして、レジストパターン R1を Oアツシングにより除去する。このとき Oプラズマによ り、誘電体薄膜表面がダメージを受けるため、アツシング後に図 7に示したリカノリー 処理を行なう（図 24 (h) )。
[0153] この後、下層側のハードマスクである炭化シリコン膜 301と誘電体薄膜 103とを連続 してエッチングする。そして、図 7に示した処理工程を実施し、誘電体薄膜のエツチン グによるダメージを含む表面に TMCTS分子を含む処理ガスを供給することにより、リ カバリー処理を行ない、溝側壁のリカノくリーを行なう（図 25 (i) )。
[0154] 続いて、エッチングカ卩ェによる配線溝側壁の CF系堆積膜を除去するとともに、ダメ ージを除去すべく有機溶媒を用いた洗浄が実施され、表面の清浄化がなされ、そし てさらに、図 7に示した処理工程を実施し、有機溶媒による洗浄に起因するダメージ を含む表面に TMCTS分子を含む処理ガスを供給することにより、リカバリー処理を 行なう（25①）。
[0155] そして清浄ィ匕された表面に PVDあるいは CVD法などにより拡散防止ノリア膜 105 としての窒化タンタル (TaN)、銅めつき用のシード膜 106としての銅薄膜を形成する (図 25 (k) )。
[0156] 以下の工程は、（図 26 (1)乃至 (n)に示すように、 )誘電体薄膜 103の上層にハード マスクとして用いた炭化シリコン膜 301が積層された状態で残っている以外は、前記 実施の形態 1、 2と同様である。
[0157] このようにして、各処理工程を実行した後、配線溝内への配線層の形成を行い、最 後にキャップ膜としての SiN膜を形成し、特性評価を行なう。
[0158] このようにしてほぼ設計値どおりの誘電率を得ることができ、寄生容量も十分に小さ ぐリーク電流もなぐ信頼性が高ぐ平坦な表面をもつ配線構造を得ることができる。
[0159] 本実施の形態で単層構造のハードマスクを用いているため、プロセスダメージは 2 層構造のハードマスクよりは若干大き 、がリカノリー処理により回復可能である。
[0160] なお、前駆体溶液の組成につ!ヽては、前記実施形態の組成に限定されることなぐ 溶媒を 100として、界面活性剤 0. 01から 0. 1、シリカ誘導体 0. 01から 0. 5、酸触媒
0から 5とするのが望ましい。力かる構成の前駆体溶液を用いることにより、円柱状の 空孔を有する低誘電率絶縁膜を形成することが可能となる。
[0161] また、前記実施形態では、界面活性剤として陽イオン型のセチルトリメチルアンモニ ゥムブロマイド（CTAB : C H N+(CH ) Br-)を用いた力 これに限定されるとなぐ
16 33 3 3
他の界面活性剤を用いてもょ 、ことは言うまでもな 、。
[0162] ただし、触媒として Naイオンなどのアルカリイオンを用いると半導体材料としては、 劣化の原因となるため、陽イオン型の界面活性剤を用い、触媒としては酸触媒を用 いるのが望ましい。酸触媒としては、 HC1の他、硝酸 (HNO )、硫酸 (H SO )、燐酸
3 2 4
(H PO )、 H SO等を用いてもよい。或いは非イオン型の界面活性剤を用いても良
3 4 4 4
い。
[0163] またシリカ誘導体としては、 TEOSに限定されることなぐテトラメトキシシラン (TMO
S： Tetramethoxy Silane)などのシリコンアルコキシド材料を用いるのが望まし!/、。
[0164] また溶媒としては水 H 0/アルコール混合溶媒を用いた力 水のみでもよい。
2
[0165] さらにまた、焼成雰囲気としては大気雰囲気を用いた力 減圧下でも、窒素雰囲気 中でもよい。望ましくは窒素と水素の混合ガス力もなるフォーミングガスを用いることに より、耐湿性が向上したり或いは膜のミクロな電気的欠陥が補修される事により、リー ク電流の低減を図ることが可能となる。
[0166] また、界面活性剤、シリカ誘導体、酸触媒、溶媒の混合比については適宜変更可 能である。
[0167] さらに、予備重合工程は、 30から 150°Cで 1時間乃至 120時間保持するようにした 力 望ましくは、 60から 120°C、更に望ましくは 90°Cとする。
[0168] また、焼成工程は、 400°C1時間とした力 300°Cから 500°Cで 1乃至 5時間程度と してもよい。望ましくは 350°C力ら 450°Cとする。
[0169] なお、前記実施形態では、スピナ一を用いた塗布方法につ!、て説明した力 刷毛 で塗布するいわゆる刷毛塗り法も適用可能である。
[0170] また、リカノ リー対象となる膜としてはポーラスシリカ膜の他ゼオライト膜、 HSQ膜、
MSQ膜、あるいは必要に応じて TMCTS、 HMDS,あるいは TMCSなどのシリカ誘 導体で疎水化処理を行なったものについても適用可能である。
[0171] またリカバリー処理は酸系、有機酸系、塩素系、ウエット系、ドライ系、などのエッチ ングプロセスに適用可能である。
[0172] カロえて、前記実施形態では、シングルダマシン配線構造に用いられるの層間絶縁 膜について説明したが、アルミニウム配線を用いた多層配線構造にも適用可能であ ることはいうまでもない
また、本発明で用いられる誘電体薄膜は、主として Si— o結合力もなる誘電体薄膜 であって、部分的に有機元素が含まれていてもよい。 Si— O結合力もなるとは、 1つ の Si原子に少なくとも 2つ以上の O原子が結合し、その O原子を介して他の Si原子が 結合されている構造力 なることを言い、それ以外は特に限定されない。例えば、部 分的に、ケィ素に水素、ハロゲン、アルキル基やフエニル基、あるいはこれらを含む 官能基が結合されて ヽてもよ ヽ。
[0173] 誘電体薄膜中の Siと Oの割合は XPSによる元素分析で確認され、 0. 5≤Si/0 ( 原子比）≤1. 0の範囲にあり、 Siの重量分率力 0重量％以上であることが好ましい。 また、 Si— Oの結合は IRにより確認できる。一般的なものとしては、シリカ、水素化シ ルセスキォキサン、メチルシルセスキォキサン、水素化メチルシルセスキォキサン、ジ メチルシロキサンなど力もなる薄膜があげられる。
[0174] また、本発明の誘電体薄膜は、その表面を、メチル基、水素基等を有する一般に知 られた表面処理剤であらカゝじめ処理されたものであってもよい。例えば、へキサメチ ルジシラザン（HMDS)、トリメチルシリルクロライド (TMSC)、あるいはモノシランなど で処理された誘電体薄膜も使用できる。
[0175] 本発明において用いられる誘電体薄膜は、メソ孔を有するものであることが好ましい 。また、平均細孔径は 0. 5nm〜10nmの範囲にあることが好ましい。この範囲であれ ば、後述する処理により、十分な機械強度と低誘電率を両立させて達成することがで きる。
[0176] 一般的には、薄膜の平均細孔径は 3検体全自動ガス吸着量測定装置オートソープ —3B型 (カンタクローム社製)を使用して測定することができる。この場合の測定は、 液体窒素温度下（77K)における窒素吸着法で実施され、比表面積は BET法、細孔 分布は BJH法により求めることができる。
[0177] 本発明において用いられる誘電体薄膜は、上記のものであれば特に限定されない 1S その製造方法により分けると、（1)アルコキシシランをゾルゲル法により成膜して 多孔質ィ匕した薄膜、（2)シリカゾルと有機化合物を自己組織化させ、成膜後有機化 合物を除去することで多孔質ィ匕した薄膜、（3)基板表面にゼォライトを結晶成長させ ることで多孔質ィ匕した薄膜などを挙げることができる。
[0178] これらの製造方法に用いられる誘電体薄膜に関して以下に説明する。
(1)アルコキシシランをゾルゲル法により成膜して多孔質ィ匕した薄膜
この方法では、多孔質化した薄膜を得るために、その製造方法は特に限定されな
V、が、具体的には以下の例のようにして製造することができる。
[0179] まず、成膜するための塗布液を調製する。塗布液は、それぞれ後述するような成分 であるアルコキシシラン、触媒、および水、さらに必要に応じて溶媒を添加して、 0°C
〜70°C、好ましくは 30〜50°Cで、数分〜 5時間、好ましくは 1〜3時間攪拌して得る ことができる。はじめに、上記各成分について説明する。
(ァノレコキシシラン）
誘電体薄膜の製造に用いられるアルコキシシランは、特に限定されるものではない 1S 具体例としてテトラメトキシシラン、テトラエトキシシラン、テトライソプロポキシシラ ン、テトラブチルシラン等の 4級アルコキシシラン；トリメトキシフルォロシラン、トリェトキ シフルォロシラン、トリイソプロポキシフルォロシラン、トリブトキシフルォロシラン等の 3 級アルコキシフルォロシラン； CF (CF ) CH CH Si(OCH )、 CF (CF ) CH CH Si
3 2 3 2 2 3 3 3 2 5 2 2
(OCH )、 CF (CF ) CH CH Si(OCH )、 CF (CF ) CH CH Si(OCH )、（CF ) C
3 3 3 2 7 2 2 3 3 3 2 9 2 2 3 3 3 2
F(CF ) CH CH Si(OCH )、（CF ) CF(CF ) CH CH Si(OCH )、（CF ) CF(CF )
2 4 2 2 3 3 3 2 2 6 2 2 3 3 3 2 2
CH CH Si(OCH )、 CF (C H )CH CH Si(OCH )、 CF (CF ) (C H )CH CH S
8 2 2 3 3 3 6 4 2 2 3 3 3 2 3 6 4 2 2 i(OCH )、 CF (CF ) (C H )CH CH Si(OCH )、 CF (CF ) (C H )CH CH Si(OC
3 3 3 2 5 6 4 2 2 3 3 3 2 7 6 4 2 2
H )、 CF (CF ) CH CH SiCH (OCH )、 CF (CF ) CH CH SiCH (OCH )、 CF
3 3 3 2 3 2 2 3 3 2 3 2 5 2 2 3 3 2 3
(CF ) CH CH SiCH (OCH )、 CF (CF ) CH CH SiCH (OCH )、（CF ) CF(CF
2 7 2 2 3 3 2 3 2 9 2 2 3 3 2 3 2
) CH CH SiCH (OCH )、（CF ) CF(CF ) CH CH SiCH (OCH )、（CF ) CF(C
2 4 2 2 3 3 2 3 2 2 6 2 2 3 3 2 3 2
F ) CH CH SiCH (OCH )、 CF (C H )CH CH SiCH (OCH )、 CF (CF ) (C H
2 8 2 2 3 3 2 3 6 4 2 2 3 3 2 3 2 3 6
)CH CH SiCH (OCH )、 CF (CF ) (C H )CH CH SiCH (OCH )、 CF (CF ) (
4 2 2 3 3 2 3 2 5 6 4 2 2 3 3 2 3 2 7
C H )CH CH SiCH (OCH )、 CF (CF ) CH CH Si(OCH CH )、 CF (CF ) CH
6 4 2 2 3 3 2 3 2 3 2 2 2 3 3 3 2 5
CH Si(OCH CH )、 CF (CF ) CH CH Si(OCH CH )、 CF (CF ) CH CH Si(
2 2 2 3 3 3 2 7 2 2 2 3 3 3 2 9 2 2
OCH CH )等のフッ素含有アルコキシシラン；トリメトキシメチルシラン、トリエトキシメ
2 3 3 チルシラン、トリメトキシェチルシラン、トリエトキシェチルシラン、トリメトキシプロビルシ ラン、トリエトキシプロビルシラン等の 3級アルコキシアルキルシラン；トリメトキシフエ- ルシラン、トリエトキシフエニルシラン、トリメトキシクロ口フエニルシラン、トリエトキシクロ 口フエ-ルシラン等の 3級アルコキシァリールシラン；トリメトキシフエネチルシラン、トリ エトキシフエネチトリエトキシフエネチルシラン等の 3級アルコキシフエネチルシラン；ジ メトキシジメチルシラン、ジェトキシジメチルシラン等の 2級アルコキシアルキルシラン 等が挙げられる。これらのうちでは、テトラエトキシシランを用いることが好ましい。
[0180] これらのアルコキシシランは、 1種単独でも 2種以上を組み合わせても用いることが できる。
[0181] (触媒）
塗布液の調製に用いられる触媒としては、酸触媒またはアルカリ触媒から選ばれる 少なくとも 1種を使用することができる。
[0182] 酸触媒としては、無機酸および有機酸を挙げることができ、無機酸としては、例えば 塩酸、硝酸、硫酸、フッ酸、リン酸、ホウ酸、臭化水素酸などを挙げることができる。ま た、有機酸としては、例えば酢酸、プロピオン酸、ブタン酸、ペンタン酸、へキサン酸 、ヘプタン酸、オクタン酸、ノナン酸、デカン酸、シユウ酸、マレイン酸、メチルマロン酸 、アジピン酸、セバシン酸、没食子酸、酪酸、メリット酸、ァラキドン酸、シキミ酸、 2— ェチルへキサン酸、ォレイン酸、ステアリン酸、リノール酸、リノレイン酸、サリチル酸、 安息香酸、 P ァミノ安息香酸、 p トルエンスルホン酸、ベンゼンスルホン酸、モノク ロロ酢酸、ジクロロ酢酸、トリクロ口酢酸、トリフルォロ酢酸、ギ酸、マロン酸、スルホン 酸、フタル酸、フマル酸、クェン酸、酒石酸、コハク酸、フマル酸、ィタコン酸、メサコ ン酸、シトラコン酸、リンゴ酸などを挙げることができる。
[0183] アルカリ触媒としては、アンモ-ゥム塩および窒素含有ィ匕合物を挙げることができ、 アンモニゥム塩としては、例えば水酸ィ匕テトラメチルアンモニゥム、水酸ィ匕テトラェチ ルアンモニゥム、水酸化テトラプロピルアンモニゥム、水酸化テトラプチルアンモニゥ ムなどを挙げることができる。窒素含有ィ匕合物としては、例えばピリジン、ピロール、ピ ペリジン、 1ーメチルピペリジン、 2—メチルピペリジン、 3—メチルピペリジン、 4ーメチ ルピペリジン、ピぺラジン、 1ーメチルピペラジン、 2—メチルピペラジン、 1, 4 ジメチ ルピペラジン、ピロリジン、 1 メチルピロリジン、ピコリン、モノエタノールァミン、ジェ タノールァミン、ジメチルモノエタノールァミン、モノメチルジェタノールァミン、トリエタ ノールァミン、ジァザビシクロオタテン、ジァザビシクロノナン、ジァザビシクロウンデセ ン、 2 ピラゾリン、 3 ピロリン、キヌキリジン、アンモニア、メチルァミン、ェチルァミン 、プロピルァミン、ブチルァミン、 N, N ジメチルァミン、 N, N ジェチルァミン、 N, N ジプロピルァミン、 N, N ジブチルァミン、トリメチルァミン、トリエチルァミン、トリ プロピルァミン、トリブチルァミンなどを挙げることができる。
(溶媒）
塗布液調製に使用できる溶剤としては、例えば、メタノール、エタノール、 n プロパ ノール、 i プロパノール、 n—ブタノール、 iーブタノール、 sec ブタノール、 tーブタ ノーノレ、 n—ペンタノ一ノレ、 i—ペンタノ一ノレ、 2—メチノレブタノ一ノレ、 sec ペンタノ一 ル、 t—ペンタノール、 3—メトキシブタノール、 n—へキサノール、 2—メチルペンタノ ール、 sec へキサノール、 2—ェチノレブタノ一ノレ、 sec へプタノール、ヘプタノ一 ルー 3、 n—ォクタノール、 2 ェチルへキサノール、 sec—ォクタノール、 n—ノ -ルァ ルコール、 2, 6 ジメチルヘプタノ一ルー 4、 n—デカノール、 sec ゥンデシルアル コーノレ、トリメチノレノニノレアノレコーノレ、 sec テトラデシノレアノレコーノレ、 sec ヘプタテ シノレアノレコーノレ、フエノール、シクロへキサノール、メチルシクロへキサノール、 3, 3, 5—トリメチルシクロへキサノール、ベンジルアルコール、フエ-ルメチルカルビノール 、ジアセトンアルコール、タレゾールなどのモノアルコール系溶媒；エチレングリコール 、 1, 2 プロピレングリコール、 1, 3 ブチレングリコール、ペンタンジオール 2, 4 、 2—メチルペンタンジオール 2, 4、へキサンジオール 2, 5、ヘプタンジオール 2, 4、 2 ェチルへキサンジオール 1, 3、ジエチレングリコール、ジプロピレング リコール、トリエチレングリコール、トリプロピレングリコール、グリセリンなどの多価アル コール系溶媒；アセトン、メチルェチルケトン、メチルー n—プロピルケトン、メチルー n ーブチルケトン、ジェチルケトン、メチルー iーブチルケトン、メチルー n ペンチルケ トン、ェチルー n—ブチルケトン、メチルー n—へキシルケトン、ジー iーブチルケトン、 トリメチルノナノン、シクロへキサノン、 2 へキサノン、メチルシクロへキサノン、 2, 4— ペンタンジオン、ァセトニルアセトン、ジアセトンアルコール、ァセトフエノン、フェンチヨ ンなどのケトン系溶媒；ェチルエーテル、 i—プロピルエーテル、 n—ブチルエーテル 、 n—へキシルエーテル、 2—ェチルへキシルエーテル、エチレンォキシド、 1, 2—プ ロピレンォキシド、ジォキソラン、 4—メチルジォキソラン、ジォキサン、ジメチルジォキ サン、エチレングリコーノレモノメチノレエーテノレ、エチレングリコーノレモノェチノレエーテ ノレ、エチレングリコーノレジェチノレエーテノレ、エチレングリコーノレモノー n—ブチノレエー テノレ、エチレングリコーノレモノー n—へキシノレエーテノレ、エチレングリコーノレモノフエ ニノレエーテノレ、エチレングリコーノレモノー 2—ェチノレブチノレエーテノレ、エチレングリコ 一ノレジブチノレエーテノレ、ジエチレングリコールモノメチルエーテル、ジエチレングリコ 一ノレモノェチノレエーテノレ、ジエチレングリコーノレジェチノレエーテノレ、ジエチレングリコ ールモノー n ブチルエーテル、ジエチレングリコールジー n—ブチルエーテル、ジ エチレングリコールモノー n—へキシルエーテル、エトキシトリグリコーノレ、テトラエチレ ングリコーノレジー n—ブチノレエーテノレ、プロピレングリコーノレモノメチノレエーテノレ、プ ロピレングリコーノレモノェチノレエーテノレ、プロピレングリコーノレモノプロピノレエーテノレ、 プロピレングリコーノレモノブチノレエーテル、ジプロピレングリコーノレモノメチノレエーテ ル、ジプロピレングリコーノレモノェチノレエーテル、トリプロピレングリコーノレモノメチノレ エーテル、テトラヒドロフラン、 2—メチルテトラヒドロフランなどのエーテル系溶媒；ジ ェチルカーボネート、酢酸メチル、酢酸ェチル、 γ ブチロラタトン、 γ バレロラクト ン、酢酸 η プロピル、酢酸 i プロピル、酢酸 n—ブチル、酢酸 i—ブチル、酢酸 sec ーブチル、酢酸 n ペンチル、酢酸 sec ペンチル、酢酸 3—メトキシブチル、酢酸メ チルペンチル、酢酸 2—ェチルブチル、酢酸 2—ェチルへキシル、酢酸ベンジル、酢 酸シクロへキシル、酢酸メチルシクロへキシル、酢酸 n—ノ -ル、ァセト酢酸メチル、ァ セト酢酸ェチル、酢酸エチレングリコールモノメチルエーテル、酢酸エチレングリコー ルモノェチルエーテル、酢酸ジエチレングリコールモノメチルエーテル、酢酸ジェチ レングリコーノレモノェチノレエーテノレ、酢酸ジエチレングリコーノレモノー n—ブチノレエー テル、酢酸プロピレングリコールモノメチルエーテル、酢酸プロピレングリコールモノエ チルエーテル、酢酸プロピレングリコールモノプロピルエーテル、酢酸プロピレングリ コールモノブチルエーテル、酢酸ジプロピレングリコールモノメチルエーテル、酢酸ジ プロピレングリコールモノェチルエーテル、ジ酢酸ダリコール、酢酸メトキシトリグリコー ル、プロピオン酸ェチル、プロピオン酸 n—ブチル、プロピオン酸 iーァミル、シユウ酸 ジェチル、シユウ酸ジー n—ブチル、乳酸メチル、乳酸ェチル、乳酸 n—ブチル、乳 酸 n—ァミル、マロン酸ジェチル、フタル酸ジメチル、フタル酸ジェチルなどのエステ ル系溶媒； N—メチルホルムアミド、 N, N—ジメチルホルムアミド、 N, N—ジェチル ホルムアミド、ァセトアミド、 N—メチルァセトアミド、 N, N—ジメチルァセトアミド、 N- メチルプロピオンアミド、 N—メチルピロリドンなどの含窒素系溶媒などを挙げることが できる。
[0185] 溶媒は、これら力 選ばれる 1種単独でも 2種以上を組み合わせても使用することが できる。
[0186] これらの各成分の添加方法は任意であり、添加順序も特に制限されな 、が、好まし くは、アルコキシシランへの水の添加は、アルコキシシランの加水分解、脱水縮合を 制御するために、二回に分けて行うのがよい。 1回目の水の添加では加水分解、脱 水縮合を完了させないために水 Zアルコキシシランのアルコキシ基（モル比） =0. 1 〜0. 3で、好ましくは 0. 2〜0. 25で添カ卩するのがよい。 2回目の水添カ卩は任意でよ いが、好ましくは水 Zアルコキシシランのアルコキシ基（モル比） = 1〜10で添加する のがよい。 1回目と 2回目の水添加の間の時間は特に制限はなく任意に設定できる。 添加する触媒量は反応を促進させることができる程度であればよぐ好ましくはアルコ キシシラン:触媒 = 1 : 0. 1〜0. 001のモル比で添加する。溶媒で希釈する場合は おおよそ 1〜： L00倍、好ましくは 3〜20倍に希釈して用いる。
[0187] これらのアルコキシシラン、触媒、および水、さらに必要に応じて溶媒を添加して数 分〜 5時間程度攪拌して得られた塗布液を、基板に塗布し、誘電体薄膜の前駆体を 得る。薄膜の多孔質ィ匕の条件は、用いる溶媒やアルコキシシランの種類を変えること により制御でき、乾燥、焼成による溶媒の蒸発、あるいは加水分解で生じるアルコー ル成分の除去により細孔が形成され、誘電体薄膜が得られる。
[0188] 基板に塗布する方法としては、例えば、スピンコート法、キャスティング法、ディップ コート法等の一般的な方法が挙げられる。スピンコート法の場合、スピナ一上に基板 を置き、該基板上に試料を滴下し、 500〜： LOOOOrpmで回転させることにより、薄膜 表面が平滑性に優れる均一な膜厚の誘電体薄膜が得られる。 [0189] 溶媒やアルコキシシランの加水分解で生じるアルコール成分の除去のために行う 乾燥、焼成において、乾燥条件は特に限定されず、溶媒やアルコール成分が蒸発 できればよい。焼成条件も特に限定されず、焼成により薄膜中のシラノール基の縮合 力 Sさらに促進されていればよい。したがって、焼成雰囲気も、大気中、不活性ガス中、 真空中のいずれでも行うことができる。但し、薄膜中に Hやメチル基などが存在する 場合にはこれらが分解しない温度で焼成することが望ましい。具体的には、 250〜4 50°Cの範囲で、窒素中での焼成が好ましい。
[0190] また、表面張力の小さい有機溶媒や超臨界流体により、溶媒やアルコキシシランの 加水分解で生じるアルコール成分を除去することもできる。特に、圧力と温度を調節 し表面張力がない超臨界流体による除去は、薄膜の細孔がつぶれず、非常に多孔 質なものが得られるので好まし!/、。
[0191] このような製造方法では、誘電体薄膜は、自立した状態、または基板に固着した状 態で得られる。得られた薄膜の細孔は、薄膜の断面 TEM観察や細孔分布測定によ り、平均細孔径で 0. 5ηπ！〜 lOnmを有することを確認することができる。また、薄膜 の厚さは製造条件によっても異なる力 おおよそ 0. 05〜2 mの範囲である。
[0192] (2)アルコキシシランをゾルゲル法により成膜する際にシリカゾルと有機化合物を自 己組織化させ、成膜後有機化合物を除去することで多孔質化した薄膜
アルコキシシランをゾルゲル法により成膜する際にシリカゾルと有機化合物を自己 組織化させ、成膜後有機化合物を除去することで多孔質ィ匕した薄膜は、上述の（1) の薄膜の製造において、アルコキシシランを用いて塗布液を調製する過程で、さらに 細孔形成剤 (铸型）として、例えば界面活性剤のような有機化合物を添加した塗布液 から得られる。
[0193] 上記界面活性剤としては、通常、長鎖アルキル基および親水基を有する化合物を 使用することができる。長鎖アルキル基としては、好ましくは炭素原子数 8〜24のもの 、さらに好ましくは炭素原子数 12〜18のものが望ましぐまた、親水基としては、例え ば、 4級アンモ-ゥム塩の基、アミノ基、ニトロソ基、ヒドロキシル基、カルボキシル基等 が挙げられ、なかでも 4級アンモ-ゥム塩の基、またはヒドロキシル基であることが望ま しい。 [0194] そのような界面活性剤として具体的には、一般式
C H (N(CH ) (CH ) ) (CH ) N(CH ) C H X
n 2n+l 3 2 2 m a 2 b 3 2 L 2L+1 1+a
(式中、 aは 0〜2の整数、 bは 0〜4の整数、 nは 8〜24の整数、 mは 0〜12の整数、 Lは 1〜24の整数であり、 Xはハロゲン化物イオン、 HSO —または 1価の有機ァ-ォ
4
ンである。 )で表されるアルキルアンモ-ゥム塩の使用が好まし!/、。
[0195] 上記一般式で表される界面活性剤は、塗布液中でミセルを形成し、規則的に配列 する。本発明においては、このミセルが铸型となって、アルコキシシランの加水分解、 脱水縮合で得られるシリカと界面活性剤とが複合体をつくる。次いで、铸型の界面活 性剤を除去することにより均一で規則的な配列の細孔を有する誘電体薄膜を調製す ることがでさる。
[0196] また、界面活性剤としては、ポリアルキレンオキサイド構造を有する化合物も使用で きる。ポリアルキレンオキサイド構造としてはポリエチレンオキサイド構造、ポリプロピレ ンオキサイド構造、ポリテトラメチレンオキサイド構造、ポリプチレンオキサイド構造な どが挙げられる。
[0197] このようなポリアルキレンオキサイド構造を有する化合物として具体的には、ポリオキ シエチレンポリオキシプロピレンブロックコポリマー、ポリオキシエチレンポリオキシブ チレンブロックコポリマー、ポリオキシエチレンポリオキシプロピレンァノレキノレエーテノレ 、ポリエチレンアルキルエーテル、ポリオキシエチレンアルキルフエニルエーテルなど のエーテル型化合物；ポリオキシエチレングリセリン脂肪酸エステル、ポリオキシェチ レンソルビタン脂肪酸エステル、ポリエチレンソルビトール脂肪酸エステル、ソルビタ ン脂肪酸エステル、プロピレングリコール脂肪酸エステル、ショ糖脂肪酸エステルなど のエーテルエステル型化合物などを挙げることができる。
[0198] 本発明において、界面活性剤は、以上カゝら選ばれる 1種単独でも 2種以上を組み 合わせても用いることができる。
[0199] アルコキシシランと触媒、および水の添加比率は上述の（1)の場合と同様であるが 、界面活性剤の添力卩量はアルコキシシランに対するモル比で 0. 002-0. 6倍である ことが好ましぐさらに好ましくは 0. 005-0. 15倍である。上記界面活性剤の添加さ れる際の形態は問われず、固体状態、液体状態、溶媒に溶解した状態の何れの形 態であってもよい。
[0200] 上記界面活性剤とアルコキシシランとの組み合わせ、モル比などを変えることにより 、上記（2)の方法に従い、 2D—へキサゴナル構造、 3D—へキサゴナル構造、キュ 一ビック構造などの周期的な細孔構造を有する誘電体薄膜を製造することができる。
[0201] このような誘電体薄膜を得るには、前記のようにして調製された塗布液を、上述した
(1)の方法と同様に、基板に塗布し、乾燥させた後、さらに、焼成または有機溶媒に よる抽出により界面活性剤を除去すればよい。得られた誘電体薄膜の細孔は、薄膜 の断面 TEM観察や細孔分布測定により、平均細孔径 Inn！〜 10nmを有することを 確認することができる。また、 2D—へキサゴナル構造、 3D—へキサゴナル構造、キュ 一ビック構造などの周期的な細孔構造を有する場合には、 X線回折 (CuK a )により 、面間隔が 1. 3nm〜13nmの範囲の回折ピークを確認することができる。
[0202] 得られた誘電体薄膜がキュービック構造の細孔を有し、特に、細孔内に細孔壁の 離間距離が 1〜40A、好ましくは 2〜25 Aの範囲の細孔狭部を有する場合には、後 述する処理によって、該狭部は容易に閉塞することができ、細孔狭部の少なくとも一 部が閉塞された誘電体薄膜を得ることができる。このような細孔狭部の大きさの測定 は、電子線構造解析法において確認される。このようにして得られる誘電体薄膜は疎 水性に優れ、さらに半導体材料に用いた場合には、ノリアメタルの拡散を防止するこ とのできる誘電体薄膜とすることができる。
[0203] この細孔狭部を有する誘電体薄膜は、キュービック構造を有する誘電体薄膜のほ 力に、細孔内に狭部が形成された 2D—へキサゴナル構造や 3D—へキサゴナル構 造を有する誘電体薄膜でも得られる。
[0204] 例えば、界面活性剤とシリコーンオイルとの存在下で、アルコキシシランを部分的に 加水分解、脱水縮合することにより、塗布液を調製する。この場合、界面活性剤とシリ コーンオイルとを予め混合して混合溶液を調製し、それを部分的に加水分解、脱水 縮合されているアルコキシシランに添加することが好ましい。ここで部分的に加水分 解、脱水縮合されているとは、混合溶液がゲル化せずに流動化する状態をいう。一 般的には粘度が 105poiseを超えるとゲルイ匕したとみなせるのでこれ以下の状態であ る。 [0205] このように塗布液を調製することにより、シリコーンオイルを中心として界面活性剤が 配列し、ミセルを形成すると考えられる。その後、塗布液を基板に塗布し、乾燥させた 後、さらに、焼成により界面活性剤を除去すると、ミセルの中心部に取り込まれたシリ コーンオイルが誘電体薄膜の細孔内表面に付着した状態で残留するため、上述の 狭部を形成すると考えられる。
[0206] 上記シリコーンオイルとしては、特に限定されないが、ポリジメチルシロキサンを主 成分とする有機ケィ素化合物が挙げられる。そのようなものとして、トリメチルシロキシ 末端ポリジメチノレシロキサン、ポリフエニノレシロキサンとポリジメチノレシロキサンのコポ リマー、ポリフエニルメチルシロキサンとポリジメチルシロキサンのコポリマー、ポリ 3 , 3, 3—トリフルォロプロピルメチルシロキサンとポリジメチルシロキサンのコポリマー、 ポリエチレンォキシドとポリジメチルシロキサンのコポリマー、ポリプロピレンォキシドと ポリジメチノレシロキサンのコポリマー、ポリエチレンォキシドとポリプロピレンォキシドと ポリジメチルシロキサンのコポリマー、ヒドリド末端ポリジメチルシロキサン、ポリメチルヒ ドリドシロキサンとポリジメチルシロキサンのコポリマー、シラノール末端ポリジメチルシ ロキサン等が挙げられる。
[0207] 本発明において用いられるシリコーンオイルは、これらの中力 選ばれる 1種単独で も 2種以上を組み合わせても用いることができる。
[0208] シリコーンオイルの添カ卩量は、アルコキシシランの 100重量部に対して、好ましくは 1〜： LOO重量部、さらに好ましくは 5〜50重量部の範囲である。シリコーンオイルの添 加量を上記範囲にすることにより、細孔内に狭部が形成された誘電体薄膜を容易に 調製することができる。
[0209] 細孔狭部の少なくとも一部が閉塞された誘電体薄膜において、細孔狭部が閉塞さ れたこと、および疎水性の向上は、後述する比誘電率測定と薄膜断面の TEM観察 をすることで確認される。
[0210] (3)基板表面にゼォライトを結晶成長させることで多孔質ィ匕した薄膜
基板表面にゼォライトを結晶成長させることでも多孔質ィ匕した薄膜が得られる。その 製造法は特に限定されないが、具体的には例えば以下のように製造することができる [0211] (A)アルコキシシランゃコロイダルシリカなどをシリカ源とし、有機アミンを铸型にし て水熱合成することによって得られるゼォライトの微結晶を含有する塗布液を、基板 に塗布し、乾燥、焼成して製造する。
[0212] (B)アルコキシシランゃコロイダルシリカなどをシリカ源とし、有機アミンを铸型にし て水熱合成することによって得られるゼォライトの微結晶を含有する塗布液に、界面 活性剤を添加した後、基板に塗布し、乾燥、焼成して製造する。
[0213] (C)アルコキシシランゃコロイダルシリカなどをシリカ源とし、有機アミンを铸型にし て水熱合成する際に、基板を挿入し基板表面にゼォライトを結晶成長させた後、乾 燥、焼成して製造する。
[0214] (D)シリカゲルを基板に塗布したものを、有機アミンを含む水蒸気中でゼォライト結 晶化させた後、乾燥、焼成して製造する（ドライゲルコンバージョン)。
[0215] 上記の製造に用いることのできる有機ァミンとしては、水酸ィ匕テトラプロピルアンモ 二ゥム、水酸ィ匕テトラェチルアンモニゥム、水酸ィ匕テトラブチルアンモニゥム、水酸ィ匕 テトラペンチルアンモ-ゥム、トリプロピルァミン、トリエチルァミン、トリエタノールァミン 、ピぺリジン、シクロへキシルァミン、ネオペンチルァミン、イソプロピルァミン、 tーブチ ルァミン、 2—メチルピリジン、 N, N'—ジメチルベンジルァミン、 N, N—ジェチルエタ ノールァミン、ジ（n—ブチル）ァミン、ジ（n—ペンチル）ァミン、ジシクロへキシルァミン 、 N, N—ジメチルエタノールァミン、コリン、 N, N—ジメチルピペラジン、 1, 4ージァ ザビシクロ（2, 2, 2)オクタン、 N—メチルジェタノールァミン、 N—メチルエタノール ァミン、 N—メチルビペリジン、キヌタリジン、 N, Ν'—ジメチル一 1, 4—ジァザビシクロ (2, 2, 2)オクタンジヒドロキシド、エチレンジァミン、 2—イミダゾリドン等が挙げられる
[0216] 得られた誘電体薄膜は、 X線回折 (CuK a )により得られる回折ピークから、ゼオラ イト構造を有することが確認される。
産業上の利用可能性
[0217] 以上説明してきたように、本発明によれば、容易に制御性よぐ機械的強度が高く 低誘電率の絶縁膜を得ることが可能となり、シリコンを用いた種々の半導体デバイス 、 HEMTなど化合物半導体を用いたデバイスをはじめとする高速デバイス、マイクロ 波 ICなどの高周波デバイス、 MFMIS型の高集積強誘電体メモリ、フィルムキャリア などを用いたマイクロ波伝送線路あるいは多層配線基板、などにも適用可能である。

Claims

請求の範囲
[1] 所望の素子領域の形成された半導体基板表面に、 Si— o結合を主成分とする骨 格の周りに多数の空孔が配置された誘電体薄膜を成膜する工程と、
前記誘電体薄膜表面に、マスクを介してパターユングする工程と、
ノターニングのなされた前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサ ン（TMCTS)、へキサメチルシラザン（HMDS)、トリメチルクロロシラン (TMCS)分 子のうちの少なくとも 1種を含むガスを接触させる工程とを含む半導体装置の製造方 法。
[2] 請求項 1に記載の半導体装置の製造方法であって、
前記パターユングする工程は、
前記成膜工程で得られた前記誘電体薄膜表面にレジストマスクを形成する工程と、 前記レジストマスクを介して前記誘電体薄膜をエッチングする工程とを含むことを特 徴とする半導体装置の製造方法。
[3] 請求項 1に記載の半導体装置の製造方法であって、
前記パターユングする工程は、
前記成膜工程で得られた前記誘電体薄膜表面にハードマスクを形成する工程と、 前記ハードマスクを介して前記誘電体薄膜をエッチングする工程とを含み、
前記誘電体薄膜をエッチングする工程に先立ち、ハードマスクのパターユング用の レジストを剥離除去する工程を含むことを特徴とする半導体装置の製造方法。
[4] 請求項 3に記載の半導体装置の製造方法であって、
前記剥離除去する工程の後、前記誘電体薄膜をエッチングする工程に先立ち、 テトラメチルシクロテトラシロキサン (TMCTS)、へキサメチルシラザン（HMDS)、ト リメチルクロロシラン (TMCS)分子のうちの少なくとも 1種を含むガスを接触させるェ 程を含むことを特徴とする半導体装置の製造方法。
[5] 請求項 4に記載の半導体装置の製造方法であって、
前記エッチングする工程の後、
前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサン (TMCTS)、へキサメ チルシラザン（HMDS)、トリメチルクロロシラン (TMCS)分子のうちの少なくとも 1種 を含むガスを接触させる工程を含むことを特徴とする半導体装置の製造方法。
[6] 請求項 5に記載の半導体装置の製造方法であって、
前記ハードマスクは 2層膜であり、
下層側のハードマスクを残した状態でレジストをアツシングし、
上層側のハードマスクをマスクとして用いて下層側のハードマスクをエッチングする 工程を含むことを特徴とする半導体装置の製造方法。
[7] 請求項 1乃至 6のいずれかに記載の半導体装置の製造方法であって、
前記パターユングする工程は、配線形成用の溝を形成する工程であり、 前記溝内に導電体層を形成する工程を含み、
前記導電体層を形成する工程に先立ち、
前記配線形成用の溝の形成された前記誘電体薄膜表面を洗浄する工程と、 前記洗浄のなされた前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサン (T MCTS)、 へキサメチルシラザン（HMDS)、トリメチルクロロシラン (TMCS)分子のう ちの少なくとも 1種を含むガスを接触させる工程を含むことを特徴とする半導体装置 の製造方法。
[8] 請求項 7に記載の半導体装置の製造方法であって、
前記導電体層を形成する工程は、
前記配線形成用の溝にめっき用のシード層を形成する工程と、
前記シード層上に電解めつきを行い、めっき層を形成する工程と、
CMP工程により、前記誘電体膜上の前記めつき層および前記シード層を除去する 工程とを含むことを特徴とする半導体装置の製造方法。
[9] 請求項 8に記載の半導体装置の製造方法であって、
前記除去する工程の後、前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサ ン（TMCTS)、へキサメチルシラザン（HMDS)、トリメチルクロロシラン (TMCS)分 子のうちの少なくとも 1種を含むガスを接触させる工程を含むことを特徴とする半導体 装置の製造方法。
[10] 請求項 1に記載の半導体装置の製造方法であって、
前記パターユングする工程は、コンタクト形成用のスルーホールを形成する工程で あり、
前記スルーホール内に導電体層を形成する工程を含み、
前記導電体層を形成する工程に先立ち、
前記スルーホールの形成された前記誘電体薄膜表面を有機洗浄する工程と、 前記有機洗浄のなされた前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサ ン（TMCTS)、へキサメチルシラザン（HMDS)、トリメチルクロロシラン (TMCS)分 子のうちの少なくとも 1種を含むガスを接触させる工程を含むことを特徴とする半導体 装置の製造方法。
[11] 請求項 1乃至 10に記載の半導体装置の製造方法であって、
前記マスクの形成に先立ち、前記成膜された前記誘電体薄膜表面に、テトラメチル シクロテトラシロキサン（TMCTS)、 へキサメチルシラザン（HMDS)、トリメチルクロ口 シラン (TMCS)分子のうちの少なくとも 1種を含むガスを接触させる工程を含む半導 体装置の製造方法。
[12] 請求項 1乃至 11のいずれかに記載の半導体装置の製造方法であって、
前記誘電体薄膜を成膜する工程は、
シリカ誘導体と界面活性剤を含み、所望の空孔が配列されるような組成比をもつよ うに前駆体溶液を生成する工程と、
前記前駆体溶液を昇温し、架橋反応を開始する予備架橋工程と、
前記予備架橋工程で架橋反応の開始された前記前駆体溶液を前記半導体基板 表面に供給する工程と、
前記前駆体溶液が接触せしめられた前記半導体基板を焼成し、前記界面活性剤 を分解除去する工程とを含むことを特徴とする半導体装置の製造方法。
[13] 請求項 1乃至 11のいずれかに記載の半導体装置の製造方法であって、
シリカ誘導体と界面活性剤を含み、所望の空孔が配列されるような組成比をもつよ うに前駆体溶液を生成する工程と、
前記前駆体溶液を前記半導体基板表面に供給する工程と、
前記前駆体溶液が接触せしめられた前記半導体基板を加熱し、架橋反応を開始 する予備架橋工程と、 前記半導体基板を焼成し、前記界面活性剤を分解除去する工程とを含むことを特 徴とする半導体装置の製造方法。
[14] 請求項 12または 13に記載の半導体装置の製造方法であって、
前記供給する工程は、前記半導体基板を前駆体溶液に浸せきする工程であること を特徴とする半導体装置の製造方法。
[15] 請求項 12または 13に記載の半導体装置の製造方法であって、
前記供給する工程は、前記半導体基板を前記前駆体溶液に浸せきし、所望の速 度で引き上げる工程を含むことを特徴とする半導体装置の製造方法。
[16] 請求項 12または 13に記載の半導体装置の製造方法であって、
前記供給する工程は、前記前駆体溶液を前記半導体基板上に塗布する工程であ ることを特徴とする半導体装置の製造方法。
[17] 請求項 12または 13に記載の半導体装置の製造方法であって、
前記供給する工程は、前記前駆体溶液を前記半導体基板上に滴下し、前記基板 を回転させる回転塗布工程であることを特徴とする半導体装置の製造方法。
[18] 請求項 11乃至 17のいずれかに記載の半導体装置の製造方法であって、
前記前駆体溶液は、前記空孔が周期的に配列されることを特徴とする半導体装置 の製造方法。
[19] 請求項 1乃至 18のいずれかの方法を用いて形成されたコンタクト孔を有する誘電 体薄膜と、
前記コンタ外孔に充填された導電性膜とを具備した半導体装置。
[20] 請求項 19に記載の半導体装置であって、
半導体基板表面に形成された前記誘電体薄膜のコンタクト孔に充填された前記導 電性膜は前記半導体基板にコンタクトするように形成された半導体装置。
[21] 請求項 20に記載の半導体装置であって、
前記誘電体薄膜はポーラスシリカ薄膜であり前記コンタクト孔内に形成された銅薄 膜が配線層を構成する半導体装置。
[22] 請求項 21に記載の半導体装置であって、
前記ポーラスシリカ薄膜は、 0. 05〜2 /ζ πιである半導体装置。
[23] 請求項 21に記載の半導体装置であって、
前記ポーラスシリカ薄膜は、キュービック構造の細孔を有し、前記細孔の少なくとも 一部が閉塞されて！/、る半導体装置。
[24] 請求項 23に記載の半導体装置であって、
前記細孔は、 0. 2〜2. 5nmの壁間隔をもつように形成されている半導体装置。
PCT/JP2005/016031 2004-09-02 2005-09-01 半導体装置の製造方法およびこれを用いて形成された半導体装置 Ceased WO2006025501A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11/661,706 US7727907B2 (en) 2004-09-02 2005-09-01 Manufacturing method of semiconductor device and semiconductor device produced therewith
CN200580029618XA CN101015050B (zh) 2004-09-02 2005-09-01 半导体器件的制备方法和用该方法制备的半导体器件
US12/760,041 US8212338B2 (en) 2004-09-02 2010-04-14 Manufacturing method of semiconductor device and semiconductor device produced therewith

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004255463A JP4903374B2 (ja) 2004-09-02 2004-09-02 半導体装置の製造方法
JP2004-255463 2004-09-02

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US11/661,706 A-371-Of-International US7727907B2 (en) 2004-09-02 2005-09-01 Manufacturing method of semiconductor device and semiconductor device produced therewith
US12/760,041 Division US8212338B2 (en) 2004-09-02 2010-04-14 Manufacturing method of semiconductor device and semiconductor device produced therewith

Publications (1)

Publication Number Publication Date
WO2006025501A1 true WO2006025501A1 (ja) 2006-03-09

Family

ID=36000150

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/016031 Ceased WO2006025501A1 (ja) 2004-09-02 2005-09-01 半導体装置の製造方法およびこれを用いて形成された半導体装置

Country Status (6)

Country Link
US (2) US7727907B2 (ja)
JP (1) JP4903374B2 (ja)
KR (1) KR100971566B1 (ja)
CN (1) CN101015050B (ja)
TW (1) TWI359443B (ja)
WO (1) WO2006025501A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010137711A1 (ja) 2009-05-29 2010-12-02 三井化学株式会社 半導体用シール組成物、半導体装置および半導体装置の製造方法
WO2013108791A1 (ja) 2012-01-17 2013-07-25 三井化学株式会社 半導体用シール組成物、半導体装置及びその製造方法、並びに、ポリマー及びその製造方法
WO2014013956A1 (ja) 2012-07-17 2014-01-23 三井化学株式会社 半導体装置及びその製造方法並びにリンス液

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4903374B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4903373B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
WO2008029800A1 (en) 2006-09-07 2008-03-13 Tokyo Electron Limited Substrate processing method and storage medium
JP4578507B2 (ja) * 2007-07-02 2010-11-10 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5090091B2 (ja) * 2007-07-12 2012-12-05 株式会社アルバック 表面処理装置及びこの表面処理装置を備えた半導体製造装置
US20090061633A1 (en) * 2007-08-31 2009-03-05 Fujitsu Limited Method of manufacturing semiconductor device
KR100981820B1 (ko) 2008-09-08 2010-09-13 경희대학교 산학협력단 트리메틸클로로실란 증기를 이용한 기판 표면 처리 장치 및방법
WO2010064306A1 (ja) * 2008-12-03 2010-06-10 富士通株式会社 半導体装置の製造方法
JP5423029B2 (ja) * 2009-02-12 2014-02-19 富士通セミコンダクター株式会社 半導体装置の製造方法
DE102009010844B4 (de) * 2009-02-27 2018-10-11 Advanced Micro Devices, Inc. Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
US20100249445A1 (en) * 2009-03-24 2010-09-30 The Regents Of The University Of California Post-spin-on silylation method for hydrophobic and hydrofluoric acid-resistant porous silica films
JP5261291B2 (ja) * 2009-06-01 2013-08-14 東京エレクトロン株式会社 処理方法および記憶媒体
KR101067091B1 (ko) * 2010-03-31 2011-09-22 삼성전기주식회사 방열기판 및 그 제조방법
JP2012138609A (ja) * 2012-03-16 2012-07-19 Ulvac Japan Ltd 表面処理装置及びこの表面処理装置を備えた半導体製造装置
JP5535368B2 (ja) * 2013-04-26 2014-07-02 東京エレクトロン株式会社 処理装置
JP6419762B2 (ja) * 2016-09-06 2018-11-07 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
JP7409918B2 (ja) * 2020-03-13 2024-01-09 株式会社フジミインコーポレーテッド 研磨用組成物、研磨用組成物の製造方法、研磨方法および半導体基板の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294634A (ja) * 1999-04-07 2000-10-20 Nec Corp 半導体装置及びその製造方法
JP2001118842A (ja) * 1999-10-15 2001-04-27 Nec Corp 半導体装置とその製造方法
WO2003028097A1 (en) * 2001-09-25 2003-04-03 Rohm Co., Ltd. Production method for semiconductor device
WO2003077032A1 (en) * 2002-03-04 2003-09-18 Supercritical Systems Inc. Method of passivating of low dielectric materials in wafer processing
JP2003282698A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置の製造方法および半導体装置
WO2004026765A1 (ja) * 2002-09-09 2004-04-01 Mitsui Chemicals, Inc. 多孔質フィルムの改質方法及び改質された多孔質フィルム並びにその用途

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077792A (en) * 1997-07-14 2000-06-20 Micron Technology, Inc. Method of forming foamed polymeric material for an integrated circuit
US6121130A (en) * 1998-11-16 2000-09-19 Chartered Semiconductor Manufacturing Ltd. Laser curing of spin-on dielectric thin films
JP3479023B2 (ja) * 1999-05-18 2003-12-15 シャープ株式会社 電気配線の製造方法および配線基板および表示装置および画像検出器
JP3419745B2 (ja) 2000-02-28 2003-06-23 キヤノン販売株式会社 半導体装置及びその製造方法
US6329062B1 (en) * 2000-02-29 2001-12-11 Novellus Systems, Inc. Dielectric layer including silicalite crystals and binder and method for producing same for microelectronic circuits
US6709806B2 (en) * 2000-03-31 2004-03-23 Kabushiki Kaisha Toshiba Method of forming composite member
US6559070B1 (en) 2000-04-11 2003-05-06 Applied Materials, Inc. Mesoporous silica films with mobile ion gettering and accelerated processing
US6720249B1 (en) 2000-04-17 2004-04-13 International Business Machines Corporation Protective hardmask for producing interconnect structures
JP3532830B2 (ja) 2000-05-24 2004-05-31 キヤノン販売株式会社 半導体装置及びその製造方法
KR100797202B1 (ko) 2000-06-23 2008-01-23 허니웰 인터내셔널 인코포레이티드 손상된 실리카 유전 필름에 소수성을 부여하는 방법 및 손상된 실리카 유전 필름 처리 방법
US6475929B1 (en) * 2001-02-01 2002-11-05 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor structure with treatment to sacrificial stop layer producing diffusion to an adjacent low-k dielectric layer lowering the constant
US6533855B1 (en) * 2001-02-13 2003-03-18 Novellus Systems, Inc. Dispersions of silicalite and zeolite nanoparticles in nonpolar solvents
JP4169950B2 (ja) 2001-05-18 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4540885B2 (ja) * 2001-06-29 2010-09-08 ローム株式会社 半導体装置の製造方法
US6541842B2 (en) 2001-07-02 2003-04-01 Dow Corning Corporation Metal barrier behavior by SiC:H deposition on porous materials
JP2004210579A (ja) 2002-12-27 2004-07-29 Mitsui Chemicals Inc 多孔質シリカフィルムの製造方法、該方法により得られた多孔質シリカフィルム、並びにそれからなる半導体装置
JP4050631B2 (ja) 2003-02-21 2008-02-20 株式会社ルネサステクノロジ 電子デバイスの製造方法
US7176144B1 (en) * 2003-03-31 2007-02-13 Novellus Systems, Inc. Plasma detemplating and silanol capping of porous dielectric films
US7009280B2 (en) * 2004-04-28 2006-03-07 International Business Machines Corporation Low-k interlevel dielectric layer (ILD)
JP4903373B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4903374B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294634A (ja) * 1999-04-07 2000-10-20 Nec Corp 半導体装置及びその製造方法
JP2001118842A (ja) * 1999-10-15 2001-04-27 Nec Corp 半導体装置とその製造方法
WO2003028097A1 (en) * 2001-09-25 2003-04-03 Rohm Co., Ltd. Production method for semiconductor device
WO2003077032A1 (en) * 2002-03-04 2003-09-18 Supercritical Systems Inc. Method of passivating of low dielectric materials in wafer processing
JP2003282698A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置の製造方法および半導体装置
WO2004026765A1 (ja) * 2002-09-09 2004-04-01 Mitsui Chemicals, Inc. 多孔質フィルムの改質方法及び改質された多孔質フィルム並びにその用途

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
OKU Y ET AL: "Novel Self-Assembled Ultra-Low-k Porous Silica Films with High Mechanical Strength for 45 nm BEOL Technology.", IEEE ELECTRON DEVICES MEETING., 8 December 2003 (2003-12-08), pages 611 - 614, XP010683977 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010137711A1 (ja) 2009-05-29 2010-12-02 三井化学株式会社 半導体用シール組成物、半導体装置および半導体装置の製造方法
WO2013108791A1 (ja) 2012-01-17 2013-07-25 三井化学株式会社 半導体用シール組成物、半導体装置及びその製造方法、並びに、ポリマー及びその製造方法
WO2014013956A1 (ja) 2012-07-17 2014-01-23 三井化学株式会社 半導体装置及びその製造方法並びにリンス液

Also Published As

Publication number Publication date
KR100971566B1 (ko) 2010-07-20
JP2006073800A (ja) 2006-03-16
US7727907B2 (en) 2010-06-01
US20100200990A1 (en) 2010-08-12
US20070228568A1 (en) 2007-10-04
KR20070052776A (ko) 2007-05-22
US8212338B2 (en) 2012-07-03
TW200614331A (en) 2006-05-01
TWI359443B (en) 2012-03-01
JP4903374B2 (ja) 2012-03-28
CN101015050B (zh) 2010-10-06
CN101015050A (zh) 2007-08-08

Similar Documents

Publication Publication Date Title
US8212338B2 (en) Manufacturing method of semiconductor device and semiconductor device produced therewith
JP5307963B2 (ja) 誘電フィルム及び材料における疎水性を回復する方法
JP5592327B2 (ja) 誘電体膜の材料特性を高めるための活性化学的方法
KR100751990B1 (ko) 극저 유전 상수를 갖는 박막을 캡핑하는 방법 및 이로부터 제조된 기판
KR100671850B1 (ko) 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도
JP4903373B2 (ja) 半導体装置の製造方法
US20050173803A1 (en) Interlayer adhesion promoter for low k materials
JP2008117903A (ja) 半導体装置の製造方法
JP2004161601A (ja) 低誘電率材料を調製するための組成物
CN1839468A (zh) 使用甲硅烷基化剂修复低k介电材料的损伤
JP2007321092A (ja) 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
KR101137756B1 (ko) 로우-ｋ 막을 제조하는 방법, 반도체 소자 및 그 제조 방법
JP4261297B2 (ja) 多孔質フィルムの改質方法、改質された多孔質フィルム及びその用途
JP4422643B2 (ja) 多孔質フィルムの製造方法ならびに層間絶縁膜、半導体材料および半導体装置
JP4657859B2 (ja) 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置
JP2005116830A (ja) 多孔質シリカの製造方法、多孔質シリカおよびその用途
JP2005175394A (ja) ダマシン法を用いた配線の形成方法及び該配線形成に用いるシリカ系被膜形成用塗布液
JP2011040634A (ja) 多孔質膜の前駆体組成物、多孔質膜及びその作製方法、並びに半導体装置
KR20050090978A (ko) 저 ｋ 재료용 중간층 접착 촉진제

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11661706

Country of ref document: US

Ref document number: 2007228568

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200580029618.X

Country of ref document: CN

Ref document number: 1020077005103

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 11661706

Country of ref document: US

122 Ep: pct application non-entry in european phase