[go: up one dir, main page]

WO2006072976A1 - 半導体素子製造方法 - Google Patents

半導体素子製造方法 Download PDF

Info

Publication number
WO2006072976A1
WO2006072976A1 PCT/JP2005/000021 JP2005000021W WO2006072976A1 WO 2006072976 A1 WO2006072976 A1 WO 2006072976A1 JP 2005000021 W JP2005000021 W JP 2005000021W WO 2006072976 A1 WO2006072976 A1 WO 2006072976A1
Authority
WO
WIPO (PCT)
Prior art keywords
diffusion
manufacturing
control layer
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/000021
Other languages
English (en)
French (fr)
Inventor
Thoru Tanaka
Hiroshi Ogawa
Mitsuhiro Nishio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Saga University NUC
Original Assignee
Saga University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saga University NUC filed Critical Saga University NUC
Priority to US11/794,617 priority Critical patent/US8304323B2/en
Priority to JP2006550553A priority patent/JP5156945B2/ja
Priority to PCT/JP2005/000021 priority patent/WO2006072976A1/ja
Publication of WO2006072976A1 publication Critical patent/WO2006072976A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/012—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group II-IV materials

Definitions

  • another conventional semiconductor device manufacturing method is a method of manufacturing a photoelectric conversion function device using a group II compound semiconductor crystal as a substrate, wherein a second conductivity type is formed on the surface of the substrate of the first conductivity type.
  • the step of forming a thin film the element which makes the semiconductor the first conductivity type and the element which makes the semiconductor the second conductivity type
  • the conductivity of the p-type and n-type of the group II compound semiconductor can be controlled to a predetermined value. Due to the difficulty, there is a problem that the light emission luminance varies a lot and the light emission luminance is low. In addition, even when other semiconductor functional elements are formed, the conductivity of each of p-type and n-type can not be accurately controlled, so that functions can not be stabilized and appropriate driving can not be performed. I had it.
  • a diffusion control layer comprising a thin film of a substance having a smaller diffusion coefficient in the semiconductor crystal than the diffusion source is formed between the substrate surface and the diffusion source, and the diffusion source is formed.
  • the diffusion depth and diffusion concentration in a semiconductor region of a conductivity type different from the conductivity type of the substrate formed at the boundary between the substrate and the diffusion source because the elements of the metal are thermally diffused through the diffusion control layer. Can be controlled independently and with high accuracy, and semiconductor devices can be manufactured with high accuracy and high functionality.
  • the diffusion control layer is formed as an oxide film or a nitride film
  • the substrate and the diffusion source can be selected by selecting the material of the oxide film or the nitride film or setting its thickness.
  • the diffusion depth and the diffusion concentration in the semiconductor region formed therebetween can be controlled independently and with high precision, and the semiconductor element can be manufactured with high precision and high function.
  • the semiconductor device manufacturing method according to the present invention may be formed so as to adjust the thickness of the thin film according to the solid solution limit and diffusion coefficient of elements of the diffusion source in the diffusion control layer, as necessary. It is not limited to the semiconductor device manufacturing method according to the present invention.
  • the diffusion depth and diffusion concentration in the semiconductor region can be made independent and highly accurate.
  • the semiconductor device can be manufactured with high accuracy and high functionality.
  • the thin film power of the diffusion control layer is formed to a thickness of 0.1 nm to 100 nm, as necessary.
  • the thin film force of the diffusion control layer is formed with a film thickness of 0.1 nm to 100 nm, the film thickness of the thin film is specified, and the diffusion depth and The diffusion concentration can be controlled independently and with high precision, and semiconductor devices can be manufactured with high precision and high function.
  • the substrate may be a Group II compound semiconductor
  • the diffusion source may be an n-type impurity
  • the diffusion control layer may be wider than the n-type impurity. It is a thin film that has a small coefficient of dispersion and also material power.
  • FIG. 1 is a diagram for explaining the manufacturing operation of the semiconductor device manufacturing method according to the present embodiment
  • FIG. 2 is an operation flowchart in the manufacturing processing step of the semiconductor device manufacturing method shown in FIG.
  • FIG. 4 is a characteristic diagram of the conventional semiconductor device manufacturing method corresponding to the characteristic diagram shown in FIG. 2
  • FIG. 4 is a characteristic diagram of A1 concentration diffusion depth in the thermal diffusion processing of the device manufacturing method.
  • the method of manufacturing a semiconductor device is the surface of a substrate 1 of a metal compound semiconductor (hereinafter referred to as p-type ZnTe) made of zinc Zn and tellurium Te having p-type conductivity.
  • p-type ZnTe a metal compound semiconductor
  • a diffusion source 3 of aluminum A1 of n-type conductivity type Forming a diffusion source 3 of aluminum A1 of n-type conductivity type, and doping the diffusion source 3 by thermal diffusion to produce a pn junction light emitting diode,
  • a diffusion control layer 2 for example, zinc Z n of the substrate 1, tellurium Te of the substrate 1, and aluminum Al of the diffusion source 3
  • aluminum A1 is thermally diffused to the substrate 1 through the acid film of the diffusion control layer 2 by the heating of the diffusion source 3 to dope.
  • the surface of the substrate 1 is removed by chemical etching to a thickness of several m to several tens / z m to remove the processing strain layer remaining in the crystal (step 1).
  • an oxide film is formed on the ZnTe surface of the substrate 1 which is an acid or alkali etchant as an etchant, and the process of removing the acid film is repeated.
  • the etched vacuum deposition apparatus the substrate 1 was (. Not shown) was set in, 1 X 10- 8 ⁇ in this device: vacuum evacuated to a pressure below (Step 2). In this vacuum state, the surface of the substrate 1 is cleaned with hydrogen radicals (step 3). This processing can also confirm the processing state by reflection high energy electron diffraction.
  • the surface of the cleaned substrate 1 is irradiated with oxygen radicals to acidify the zinc Zn and tellurium Te on the surface to form a diffusion control layer 2 as an oxide film of about 10 nm (step Four).
  • Aluminum A 1 is deposited on the surface of the substrate 1 via the diffusion control layer 2 to form a diffusion source 3 (step 5). Due to the deposition of the diffusion source 3, the zinc oxide of zinc Zn and tellurium Te is further oxidized to form aluminum Al of the diffusion source 3 to be further laminated to form an Al oxide film.
  • the oxide film also constitutes the diffusion control layer 2 as an oxide film having a thickness of several tens nm as a whole along with the above-mentioned oxide film of zinc Zn and tellurium Te.
  • the substrate 1 on which the diffusion control layer 2 and the diffusion source 3 are stacked is set in a diffusion furnace, and aluminum A1 of the diffusion source 3 is acidic under heating conditions maintained at 380 ° C. for 5 hours in a hydrogen atmosphere.
  • Thermal diffusion is applied to the substrate 1 through the diffusion control layer 2 of the capsule film to perform doping (step 6). In this thermal diffusion process, as shown in FIGS.
  • the concentration of aluminum A1100% of the diffusion source 3 is thermally diffused stepwise through the diffusion control layer 2 of the oxide film,
  • the n-type impurity A1 is thermally diffused into the p-type ZnTe of the substrate 1 while its concentration is decreased according to the film thickness of the control layer 2 and the diffusion coefficient of A1 in the diffusion control layer 2, etc. Can be adjusted.
  • step 7 After this thermal diffusion treatment, palladium is deposited on the back surface of the substrate 1 as a P-type ohmic electrode 5 and alloying treatment is performed to produce a light emitting diode (step 7).
  • the light emitting diode manufactured in this manner has a significantly higher light emission luminance than that of the conventional light emitting diode without the oxide film, and has almost no variation among chips. It was As originally predicted, A1 diffuses through the diffusion control layer 2 of the oxide film, and the diffusion concentration becomes lower than in the case where the diffusion control layer 2 of the acid film does not exist. It is thought that it is possible to form ZnTe. As a result of analyzing the A1 concentration of the diffusion source 3 by secondary ion mass spectrometry, an analysis result supporting the prediction was obtained.
  • the semiconductor device manufacturing method according to another embodiment of the present invention can be configured as follows.
  • the diffusion depth in the semiconductor region formed between the substrate 1 and the diffusion control layer 2 is selected by selecting the material of the oxide film or the nitride film or setting its thickness.
  • the diffusion concentration can be controlled independently and with high accuracy, and semiconductor devices can be manufactured with high accuracy and high function.
  • the element of any conductivity type constituting the diffusion source 3 is not limited to the metal A1, but an alloy containing Al, Ga, In, Cl, It may be Br, I, B or a mixture containing them.
  • FIG. 1 is an explanatory view of a manufacturing operation in a method of manufacturing a semiconductor device according to a first embodiment of the present invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】　ｐｎ接合領域における拡散深さ及び拡散濃度を高精度に制御することにより高精度且つ高機能な半導体素子を製造できる半導体素子製造方法を提供する。 【解決手段】　基板１表面と拡散源３との中間に、前記拡散源３より拡散係数が小さい物質の薄膜からなる拡散制御層２を形成し、前記拡散源３の元素が拡散制御層２を介して熱拡散されるようにしていることから基板の表面部分に形成される基板の導電型と異なる導電型の半導体領域における拡散深さ及び拡散濃度を高精度に制御できることとなり、半導体素子を高精度且つ高機能に製造できる。

Description

明 細 書
半導体素子製造方法
技術分野
[0001] 本発明は、半導体素子を製造する半導体素子製造方法に関し、特に不純物の熱 拡散による pn接合を高精度に制御できる半導体素子製造方法に関する。
背景技術
[0002] 従来、この種の半導体素子製造方法として光電変換機能素子の製造に関して特開
2000— 228450号公報に開示されるもの力 Sあり、これを図 5に示す。同図において従 来の半導体素子製造方法は、周期表第 12 (2B)族元素の Zn及び第 16 (6B)族元素 の Te力 なる化合物半導体結晶基板である p型 ZnTe単結晶基板 101を用い、当該 基板 101とは異なる導電型 (n型)を示す拡散源 102を基板 101表面に配置し、当該 拡散源 102に熱処理を施して、熱拡散により pn接合 105を形成する方法において、 上記基板 101表面に配置した拡散源 102は、拡散プロセス中に基板 101表面から 拡散源 102により形成される基板 101とは異なる導電型を示す準位を補償する欠陥 が形成されることを阻止し、または、基板 101表面の不純物をゲッタリングする物質（ Al, Si)で構成される。
[0003] このように従来の半導体素子製造方法は、上記基板 101表面に配置した拡散源 1 02が、拡散プロセス中に基板 101表面力も拡散源 102により形成される基板 101と は異なる導電型を示す準位を補償する欠陥が形成されることを阻止し、または、基板 101表面の不純物をゲッタリングする効果を有するため、結晶表面の純度を上げるこ とができ、自己補償効果を抑制して II VI族化合物半導体の導電型の制御性を向上 させることがでさる。
[0004] また、従来の他の半導体素子製造方法として特開 2003— 282943号公報に開示さ れるものがあり、これを図 6に示す。同図において従来の他の半導体素子製造方法 は、 II VI族化合物半導体結晶を基板とする光電変換機能素子の製造方法であつ て、第 1の導電型の前記基板の表面に第 2の導電型の薄膜を形成する工程において 、該半導体を第 1の導電型にする元素と該半導体を第 2の導電型にする元素の両方 をドーピングすることにより第 1の導電型の薄膜を作製することにより pn接合を形成す る工程を少なくとも有する構成である。
[0005] このように従来の他の半導体素子製造方法は、 II VI族化合物半導体に該半導体 を第 1の導電型にする元素と第 2の導電型にする元素の両方をドーピングしその割合 を調整することにより、所望の導電型を示す準位を補償する欠陥の形成、いわゆる自 己補償効果を抑制することができ、 II VI族化合物半導体の導電型の制御性を向 上させることができるという優れた効果がある。この結果、発光輝度の高い光電変換 機能素子の作製が可能となる。
特許文献 1：特開 2000-228450号公報
特許文献 1：特開 2003— 282943号公報
発明の開示
発明が解決しょうとする課題
[0006] 従来の半導体素子製造方法は以上のように構成されていたことから、熱拡散による ドーピングを行う際に、拡散深さ及び拡散濃度の調整を拡散温度と拡散時間により 行って!/、たことから、前記拡散深さ及び拡散濃度を独立して精密且つ正確に調整で きな ヽと 、う課題を有してた。
[0007] 前記従来の各半導体素子製造方法により、例えば pn接合型発光ダイオードを形成 した場合には、 II VI族化合物半導体の p型及び n型の伝導率を所定の値に制御す ることが困難であることから、発光輝度にばらつきが多く且つ発光輝度も低 、と 、う課 題を有する。また、他の半導体機能素子を形成した場合にも、 p型及び n型の各伝導 率を正確に制御できな 、ことから、機能が安定せず適正な駆動ができな 、と 、う課題 を有していた。
[0008] 本発明は、前記課題を解消するためになされたもので、 pn接合領域における拡散 深さ及び拡散濃度を独立且つ高精度に制御することにより高精度且つ高機能な半 導体素子を製造できる半導体素子製造方法を提供することを目的とする。
課題を解決するための手段
[0009] 本発明に係る半導体素子製造方法は、一の導電型にする元素からなる半導体結 晶の基板表面に、前記一の導電型と異なる他の導電型にする元素からなる拡散源を 形成し、当該拡散源を熱拡散によりドーピングして半導体素子を製造する半導体素 子製造方法において、前記基板表面と拡散源との中間に、前記拡散源より半導体結 晶に対する拡散係数が小さい物質の薄膜からなる拡散制御層を形成し、前記拡散 源の元素が拡散制御層を介して熱拡散されるものである。
[0010] このように本発明においては、基板表面と拡散源との中間に、前記拡散源より半導 体結晶における拡散係数が小さい物質の薄膜からなる拡散制御層を形成し、前記拡 散源の元素が拡散制御層を介して熱拡散されるようにしていることから基板と拡散源 との境界部分に形成される基板の導電型と異なる導電型の半導体領域における拡 散深さ及び拡散濃度を独立且つ高精度に制御できることとなり、半導体素子を高精 度且つ高機能に製造できる。
[0011] また、本発明に係る半導体素子製造方法は必要に応じて、前記拡散制御層が、酸 化膜又は窒化膜として形成されるものである。
このように本発明においては、前記拡散制御層が、酸化膜又は窒化膜として形成さ れることから、酸化膜又は窒化膜の材料物質を選択し、又はその厚みを設定すること により基板と拡散源との間に形成される半導体領域における拡散深さ及び拡散濃度 を独立且つ高精度に制御できることとなり、半導体素子を高精度且つ高機能に製造 できる。
[0012] また、本発明に係る半導体素子製造方法は必要に応じて、前記拡散制御層におけ る拡散源の元素の固溶限及び拡散係数に応じて、薄膜の厚みを調整するよう形成さ れるものである。
このように本発明においては、拡散源の元素の固溶源及び拡散係数に応じて、前 記拡散制御層の厚みを調整することにより、半導体領域における拡散深さ及び拡散 濃度を独立且つ高精度に制御できることとなり、半導体素子を高精度且つ高機能に 製造できる。
[0013] また、本発明に係る半導体素子製造方法は必要に応じて、前記拡散制御層の薄 膜力 0. lnmから lOOnmの膜厚で形成されるものである。
このように本発明においては、前記拡散制御層の薄膜力 0. lnmから lOOnmの 膜厚で形成されることから薄膜の膜厚を特定して半導体領域における拡散深さ及び 拡散濃度を独立且つ高精度に制御できることとなり、半導体素子を高精度且つ高機 能に製造できる。
[0014] また、本発明に係る半導体素子製造方法は必要に応じて、前記基板を II VI族化 合物半導体とし、前記拡散源を n型不純物とし、前記拡散制御層を n型不純物より拡 散係数が小さ 、物質力もなる薄膜とするものである。
このように本発明においては、前記基板を II VI族化合物半導体とし、前記拡散源 を n型不純物とし、前記拡散制御層を n型不純物より拡散係数が小さい物質からなる 薄膜とすることから、発光ダイオードの製造を拡散深さと拡散濃度とを独立且つ高精 度に制御できることとなり、純緑色を均一な輝度で、且つ高精度に出力する発光ダイ オードを製造できる。
発明を実施するための最良の形態
[0015] (本発明の第 1の実施形態）
以下、本発明の第 1の実施形態に係る半導体素子製造方法を緑色発光ダイオード の製造に応用した場合について、図 1ないし図 3に基づいて説明する。この図 1は本 実施形態に係る半導体素子製造方法の製造動作説明図、図 2は図 1に記載の半導 体素子製造方法の製造処理工程における動作フローチャート、図 3は図 1に記載の 半導体素子製造方法の熱拡散処理における A1濃度 拡散深さの特性図、図 4は図 2 記載の特性図に対応する従来の半導体素子製造方法の特性図を示す。
[0016] 前記各図において本実施形態に係る半導体素子製造方法は、 p型の導電型を有 する亜鉛 Zn及びテルル Teからなる金属化合物半導体（以下、 p型 ZnTeという。）の 基板 1の表面に、 n型の導電型にするアルミニウム A1からなる拡散源 3を形成し、この 拡散源 3を熱拡散によりドーピングして pn接合の発光ダイオードを製造する工程であ つて、前記基板 1の表面と拡散源 3との中間に、拡散源 3のアルミニウム AUり ZnTe における拡散係数が小さい物質力 なる拡散制御層 2 (例えば、前記基板 1の亜鉛 Z n、テルル Te及び前記拡散源 3のアルミニウム Alを酸ィ匕させた酸ィ匕膜)を形成し、前 記拡散源 3の加熱によりアルミニウム A1が拡散制御層 2の酸ィ匕膜を介して基板 1へ熱 拡散してドーピングする構成である。
[0017] 次に、前記構成に基づく半導体素子製造方法の発光ダイオード製造動作について 説明する。まず、基板 1の表面をケミカルエッチングにより数 mから数十/ z mの厚さ で除去して結晶に残留する加工歪層を除去する (ステップ 1)。このケミカルエツチン グは、エツチャントとして酸系又はアルカリ系のいずれでもよぐ基板 1の ZnTe表面に 酸化膜が形成され、この酸ィ匕膜を除去される工程を繰り返して行われる。
このエッチングされた基板 1を真空蒸着装置（図示を省略する。 )内にセットし、この 装置内に 1 X 10— 8Τοπ:以下の圧力まで真空排気する (ステップ 2)。この真空状態で 基板 1を水素ラジカルにより表面のクリーニング処理を実行する (ステップ 3)。このタリ 一二ング処理は反射高速電子線回折により処理状態を確認することもできる。
前記クリーニング処理された基板 1の表面に酸素ラジカルを照射することにより、こ の表面の亜鉛 Zn及びテルル Teを酸ィ匕させて約 lOnmの酸ィ匕膜として拡散制御層 2 を形成する (ステップ 4)。
[0018] 前記基板 1の表面に拡散制御層 2を介してアルミニウム A1を堆積して拡散源 3を形 成する (ステップ 5)。この拡散源 3の堆積により、前記亜鉛 Zn及びテルル Teを酸ィ匕さ せた酸素が、さらに積層される拡散源 3のアルミニウム A1を酸化させて A1酸ィ匕膜を形 成し、この A1酸ィ匕膜も前記亜鉛 Zn及びテルル Teの酸ィ匕膜と共に、全体として数十 n mの厚みの酸化膜として拡散制御層 2を構成する。
[0019] 前記拡散制御層 2、拡散源 3が積層された基板 1を拡散炉にセットし、水素雰囲気 中で 380°Cを 5時間維持した加熱条件で、拡散源 3のアルミニウム A1が酸ィ匕膜の拡 散制御層 2を介して基板 1へ熱拡散処理されてドーピングを行う（ステップ 6)。この熱 拡散処理において図 3 (A)、 (B)に示すように拡散源 3のアルミニウム A1100%の濃 度が酸ィ匕膜の拡散制御層 2を介して段階的に熱拡散し、この拡散制御層 2の膜厚及 び拡散制御層 2における A1の拡散係数等に応じてその濃度を減少しながら基板 1の p型 ZnTe内へ n型の不純物である A1を熱拡散させ、その拡散深さを調整できることと なる。
即ち、拡散制御層 2の膜厚等により基板 1の p型 ZnTeが n型 ZnTeとして形成される ための A1の表面濃度を Q (%)から 100 (%)の間とするのに対し、従来の半導体素子 製造方法では A1濃度 拡散深さの特性図に示すように R (%) (R>Q)から 100 (%) の間と ヽぅ狭 ヽ範囲でしか調整できな ヽことが解る。 [0020] このように本実施形態に係る半導体素子製造方法が酸ィ匕膜からなる拡散制御層 2 により広い範囲で調整できることから、この拡散制御層 2の厚み、物性を任意に調整 することにより基板 1への拡散深さを予め特定して n型 ZnTeのドーピング領域及び濃 度を独立且つ高精度に正確に作製することができる。
この熱拡散処理後は基板 1の裏面に P型用オーム性電極 5としてパラジウムを堆積 し、合金化処理を行って発光ダイオードを作成する (ステップ 7)。
[0021] このように製造された発光ダイオードは、従来の発光ダイオードである酸ィ匕膜を設 けない場合に比べ、発光輝度が格段に高ぐまたチップ間のばらつきがほとんどない ことが分力つた。これは当初予測した通り、 A1が酸ィ匕膜の拡散制御層 2を介して拡散 することにより酸ィ匕膜の拡散制御層 2が無い場合に比べて拡散濃度が低くなり、適度 な n型 ZnTeを形成できて ヽるものと考えられる。この拡散源 3の A1濃度を二次イオン 質量分析により分析した結果、この予想を裏付ける分析結果が得られた。また、従来 の技術におけるウエットエッチングした ZnTe基板上に A1を直接堆積する方法に比べ てばらつきが改善される理由は、直接堆積した場合にはウエットエッチング後真空装 置内にセットされるまでの過程で ZnTeの表面が不均一に酸ィ匕 ·汚染されることに対 して、本実施形態で示したように、基板 1の清浄処理後に酸化膜の拡散制御層 2を堆 積することにより均一な表面が形成され、その後形成される拡散源 3も均一なものに なるためである。
[0022] (本発明の他の実施形態）
本発明の他の実施形態に係る半導体素子製造方法として以下の通り各々構成す ることがでさる。
前記拡散制御層 2は、前記拡散制御層における拡散源 3の元素の固溶限が大きく なる程、薄膜の厚みが厚くなるよう形成することもできる。
このように本実施形態においては、酸化膜又は窒化膜の材料物質を選択し、又は その厚みを設定することにより基板 1と拡散制御層 2との間に形成される半導体領域 における拡散深さ及び拡散濃度を独立且つ高精度に制御できることとなり、半導体 素子を高精度且つ高機能に製造できる。
[0023] 前記実施形態においては、拡散制御層 2を形成する酸化膜が数 nmから数十 nmと 非常に薄いことから、この拡散制御層 2の酸ィ匕膜中を電流がトンネル効果により流れ て電気特性に影響を及ぼすことは無力ゝつたが、何等カゝの影響を及ぼす場合は、熱拡 散後この拡散制御層 2の酸ィ匕膜を除去する構成とすることもできる。
また、本実施形態では酸化膜を例に述べたが、酸ィ匕膜に限定されるものではなぐ A1等のドナー不純物に比べて半導体内における拡散速度の遅い元素で形成される 膜、例えば窒化膜で形成することもできる。また、その厚さを制御することにより、拡散 源 3中の不純物を制御する構成とすることもできる。
[0024] また、他の実施形態に係る半導体素子製造方法は、 ZnTeの発光ダイオード製造 に限定されるものではなぐ ZnO、 ZnSe, CdTeなど II VI族化合物半導体や GaAs 、 InAs、 GaN、 InNなどの III V族化合物半導体をベースとした光電子デバイスの 製造、 Si、 C、 Ge、 SiCなどの半導体をベースとした光電子デバイスの製造など、熱 拡散により製造される全ての電子デバイスに応用することができる。
なお、本発明の他の実施形態に係る半導体素子製造方法は、拡散源 3を構成する 任意の導電型の元素が金属 A1に限定されるものではなぐ A1を含む合金、 Ga、 In、 Cl、 Br、 I、 Bまたは、それらを含む混合物であっても良い。
図面の簡単な説明
[0025] [図 1]本発明の第 1の実施形態に係る半導体素子製造方法における製造動作説明 図である。
[図 2]図 1に記載の半導体素子製造方法の製造処理工程における動作フローチヤ一 トである。
[図 3]図 3は図 1に記載の半導体素子製造方法の熱拡散処理における A1濃度 拡散 深さの特'性図である。
[図 4]図 2記載の特性図に対応する従来の半導体素子製造方法の特性図である。
[図 5]従来の半導体素子製造方法過程の概略を示す参考図である。
[図 6]従来の半導体素子製造方法の動作説明図である。
符号の説明
[0026] 1, 4 基板
2 拡散制御層 拡散源
p型用オーム性電極1 p型 ZnTe単結晶基板2 拡散源
3, 104 拡散層
5 pn接合

Claims

請求の範囲
[1] 一の導電型にする元素力 なる半導体結晶の基板表面に、前記一の導電型と異な る他の導電型にする元素からなる拡散源を形成し、当該拡散源を熱拡散によりドー ビングして半導体素子を製造する半導体素子製造方法において、
前記基板表面と拡散源との中間に、前記拡散源より半導体結晶における拡散係数 が小さい物質の薄膜からなる拡散制御層を形成し、
前記拡散源の元素が拡散制御層を介して熱拡散されることを
特徴とする半導体素子製造方法。
[2] 前記請求項 1に記載の半導体素子製造方法にお!、て、
前記拡散制御層が、酸ィ匕膜又は窒化膜として形成されることを
特徴とする半導体素子製造方法。
[3] 前記請求項 1又は 2に記載の半導体素子製造方法において、
前記拡散制御層における拡散源の元素の固溶限及び拡散係数に応じて、薄膜の 厚みを調整するよう形成されることを
特徴とする半導体素子製造方法。
[4] 前記請求項 1な 、し 3の 、ずれかに記載の半導体素子製造方法にぉ 、て、
前記拡散制御層の薄膜が、 0. lnmから lOOnmの膜厚で形成されることを 特徴とする半導体素子製造方法。
[5] 前記請求項 1な 、し 4の 、ずれかに記載の半導体素子製造方法にぉ 、て、
前記基板を II - VI族化合物半導体とし、前記拡散源を n型不純物とし、前記拡散制 御層を n型不純物より半導体結晶における拡散係数が小さい物質力 なる薄膜とす ることを
特徴とする半導体素子製造方法。
PCT/JP2005/000021 2005-01-05 2005-01-05 半導体素子製造方法 Ceased WO2006072976A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11/794,617 US8304323B2 (en) 2005-01-05 2005-01-05 Semiconductor element manufacturing method
JP2006550553A JP5156945B2 (ja) 2005-01-05 2005-01-05 半導体素子製造方法
PCT/JP2005/000021 WO2006072976A1 (ja) 2005-01-05 2005-01-05 半導体素子製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/000021 WO2006072976A1 (ja) 2005-01-05 2005-01-05 半導体素子製造方法

Publications (1)

Publication Number Publication Date
WO2006072976A1 true WO2006072976A1 (ja) 2006-07-13

Family

ID=36647818

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/000021 Ceased WO2006072976A1 (ja) 2005-01-05 2005-01-05 半導体素子製造方法

Country Status (3)

Country Link
US (1) US8304323B2 (ja)
JP (1) JP5156945B2 (ja)
WO (1) WO2006072976A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101262569B1 (ko) * 2011-07-29 2013-05-08 엘지이노텍 주식회사 태양전지 및 그의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52154344A (en) * 1976-06-17 1977-12-22 Matsushita Electronics Corp Impurity diffusion method
JPH01173712A (ja) * 1987-12-28 1989-07-10 Mitsubishi Electric Corp 半導体装置の製造方法
JP2001501037A (ja) * 1996-09-24 2001-01-23 インテル・コーポレーション 固体ドーパント源から形成されるソース領域およびドレイン領域用の酸化物の遮蔽

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3717284B2 (ja) * 1997-09-22 2005-11-16 沖電気工業株式会社 発光素子、発光素子アレイ及び発光素子の製造方法
JP2001111107A (ja) * 1999-10-07 2001-04-20 Japan Energy Corp 光電変換機能素子用基板の製造方法および光電変換機能素子
JP2000228540A (ja) 1999-02-05 2000-08-15 Japan Energy Corp 光電変換機能素子の製造方法
CN1206746C (zh) * 1999-02-05 2005-06-15 株式会社日矿材料 光电变换功能元件及其制造方法
JP3681306B2 (ja) * 1999-06-18 2005-08-10 沖電気工業株式会社 発光素子アレイ、ｌｅｄアレイ及び電子写真プリンタ
JP2001168391A (ja) * 1999-12-07 2001-06-22 Japan Energy Corp 光電変換機能素子の製造方法
JP2003282943A (ja) 2002-03-27 2003-10-03 Sagaken Chiiki Sangyo Shien Center Ｉｉ−ｖｉ族化合物半導体結晶を基板とする光電変換機能素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52154344A (en) * 1976-06-17 1977-12-22 Matsushita Electronics Corp Impurity diffusion method
JPH01173712A (ja) * 1987-12-28 1989-07-10 Mitsubishi Electric Corp 半導体装置の製造方法
JP2001501037A (ja) * 1996-09-24 2001-01-23 インテル・コーポレーション 固体ドーパント源から形成されるソース領域およびドレイン領域用の酸化物の遮蔽

Also Published As

Publication number Publication date
US8304323B2 (en) 2012-11-06
JPWO2006072976A1 (ja) 2008-08-07
JP5156945B2 (ja) 2013-03-06
US20090209094A1 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
TWI447959B (zh) 製造氮化物半導體晶體層的方法
JP4164563B2 (ja) 酸化物半導体ｐｎ接合デバイス及びその製造方法
JP2786952B2 (ja) 窒化ガリウム系化合物半導体発光素子およびその製造方法
US9287351B2 (en) Composite substrate and method for manufacturing same
US9214342B2 (en) Method for producing compound semiconductor crystal, method for producing electronic device, and semiconductor wafer
US11881404B2 (en) Method and system for diffusing magnesium in gallium nitride materials using sputtered magnesium sources
WO2015056714A1 (ja) ｎ型窒化アルミニウム単結晶基板、および縦型窒化物半導体デバイス
KR20200120679A (ko) 질화 갈륨 물질 내에서의 확산에 의해 도핑된 영역을 형성하는 방법 및 시스템
EP2821532B1 (en) Method for treating a group-iii nitride substrate and method for manufacturing an epitaxial substrate
KR20240136349A (ko) 질화 알루미늄 기반 고전력 소자 및 이를 제조하는 방법
US5075764A (en) Diamond electric device and manufacturing method for the same
RU2703931C1 (ru) Способ изготовления кремниевых диодов шоттки
JP5156945B2 (ja) 半導体素子製造方法
JP5451320B2 (ja) ＺｎＯ系化合物半導体素子
JPH05190900A (ja) 半導体発光装置の製造方法
JP2002231653A (ja) 半導体素子の製造方法
JP6934473B2 (ja) Ｉｉｉ族窒化物半導体発光素子
US20070224790A1 (en) Zn ion implanting method of nitride semiconductor
US8729677B2 (en) Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
JPH02291123A (ja) 炭化珪素半導体装置
JP3560561B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JPH0590639A (ja) 半導体発光素子の製造方法
CN117013361A (zh) 基于p型氮化镓的欧姆接触生成方法及半导体器件
JPH09167859A (ja) 窒化ガリウム系化合物半導体発光素子およびその製造方法
JPH11274564A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006550553

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05703294

Country of ref document: EP

Kind code of ref document: A1

WWW Wipo information: withdrawn in national office

Ref document number: 5703294

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11794617

Country of ref document: US