[go: up one dir, main page]

WO2005067061A1 - 光素子一体型半導体集積回路 - Google Patents

光素子一体型半導体集積回路 Download PDF

Info

Publication number
WO2005067061A1
WO2005067061A1 PCT/JP2004/015155 JP2004015155W WO2005067061A1 WO 2005067061 A1 WO2005067061 A1 WO 2005067061A1 JP 2004015155 W JP2004015155 W JP 2004015155W WO 2005067061 A1 WO2005067061 A1 WO 2005067061A1
Authority
WO
WIPO (PCT)
Prior art keywords
optical
integrated circuit
semiconductor integrated
optical element
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2004/015155
Other languages
English (en)
French (fr)
Inventor
Mikio Oda
Hisaya Takahashi
Kaichiro Nakano
Hikaru Kouta
Kohroh Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to US10/584,735 priority Critical patent/US20070164297A1/en
Priority to JP2005516796A priority patent/JPWO2005067061A1/ja
Publication of WO2005067061A1 publication Critical patent/WO2005067061A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F55/00—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a semiconductor integrated circuit (hereinafter, also referred to as “LSI”) and a method for manufacturing the same.
  • LSI semiconductor integrated circuit
  • Japanese Patent Application Laid-Open No. 20001-36197 discloses an optoelectronic integrated device in which an optical device and an LSI connected by electric wiring are integrated in the same package.
  • an electronic integrated device bare chip is fixed on a base plate, and an optical element is fixed in proximity to the base plate with a wiring means interposed therebetween.
  • the optical element is a surface emitting laser array or a light receiving element array, and is directly mounted on an inner lead or an electronic integrated element.
  • the input / output ports of the electronic integrated device are integrated on the periphery of the electronic integrated device, and a light receiving element array is mounted corresponding to the input port, and a surface emitting laser is mounted corresponding to the output port.
  • the pad of the optical element is electrically connected to the input / output port of the electronic integrated element corresponding to the arrangement of the pad.
  • a pad on which the electronic integrated device is mounted and a pad on which the optical device array is mounted (the optical device for mounting the optical device array). Electrical connection is made using the inner leads that correspond one-to-one with the array pad arrangement.
  • Japanese Patent Application Laid-Open No. 2000-332301 discloses that a plurality of input ports are arranged in a peripheral portion of an LSI. A semiconductor device in which a light receiving element array is arranged correspondingly and a light emitting element array is arranged corresponding to a plurality of output ports is disclosed. Also, Japanese Patent Application Laid-Open No. 2000-332301 discloses that since an LSI, a light-emitting element, a light-receiving element, and the like are individually arranged in a plane and mounted on a substrate, a portion for converting the input and output of the LSI into light becomes large. The purpose of solving the problem is described. Furthermore, it is described that by directly mounting a light receiving element array and a light emitting element array on an LSI chip, it is possible to reduce the size of a portion that converts input and output of the LSI to light.
  • the prior art disclosed in the above-mentioned publications and the like presupposes that the input / output ports of the LSI are arranged side by side in a certain direction around the periphery of the LSI.
  • Technology Therefore, if there are multiple input / output ports for the LSI and the input / output ports are randomly arranged, the required number of 1-channel light-receiving elements and light-emitting elements are prepared.
  • these devices must be mounted one by one according to the position of the input / output ports of the LSI.
  • the heights of the light receiving surface and the light emitting surface of each optical element become uneven, and the loss in optical coupling with an external device increases. In addition, it takes a long time to mount the optical element, which leads to high cost.
  • An object of the present invention is to provide a light receiving element power S at each of input ports of an LSI arranged at random, and a light emitting element at each of output ports of an LSI also arranged at random.
  • An object of the present invention is to provide an optical element integrated semiconductor integrated circuit in which the light receiving surface and the light emitting surface of the light receiving element and the light emitting element have the same height, and a method of manufacturing the same.
  • the optical element integrated LSI of the present invention that achieves at least one of the above objects has a structure in which two or more optical elements for converting an electric signal input / output to a semiconductor integrated circuit into an optical signal are mounted on the semiconductor integrated circuit.
  • the height of the two or more optical elements is the same.
  • the two or more optical elements convert the electrical signal output from the electrical signal output port of the semiconductor integrated circuit into an optical signal and output the same to the outside, or an optical signal input from the outside to the electrical signal.
  • the light receiving element may be converted into a signal and output to an electric signal input port of the semiconductor integrated circuit, or a combination of the light emitting element and the light receiving element.
  • the height of the light emitting element is determined from the surface (mounting surface) of the semiconductor integrated circuit on which the light emitting element is mounted. It means the distance to the light emitting surface of the optical element.
  • the same height of the light receiving element means the distance from the surface (mounting surface) of the semiconductor integrated circuit where the light receiving element is mounted to the light receiving surface of the light receiving element.
  • the two or more optical elements are a combination of a light emitting element and a light receiving element
  • the height of the two or more light emitting elements and the height of the two or more light receiving elements are aligned, and the light emitting element and the light receiving element are combined. Height can be different.
  • the heights of all the light emitting elements and the light receiving elements can be made equal, and the heights of some light emitting elements and the light receiving elements can be made equal.
  • two or more optical elements mounted on the semiconductor integrated circuit are divided into two or more groups, and the heights of the optical elements belonging to each group are made uniform, and the heights of the optical elements belonging to different groups are made equal. It can be different. Also in this case, the two or more optical elements can be the light emitting element or the light receiving element, or a combination of the light emitting element and the light receiving element.
  • two or more optical elements mounted on the semiconductor integrated circuit may be provided with an optical element (for example, a lens) having a function of converging incident light.
  • an optical element for example, a lens
  • optical elements mounted on the semiconductor integrated circuit can be electrically conducted, or conversely, each optical element can be electrically independent.
  • solder When solder is used to fix two or more optical elements to a semiconductor integrated circuit, two or more types of solder having different melting points can be used. At this time, solder having different melting points can be used depending on the type of the optical element to be mounted or the above group.
  • One method of manufacturing an optical element integrated LSI of the present invention that achieves at least one of the above objects is a method for manufacturing an optical element array in which two or more optical elements are formed on an element substrate. Forming bumps on the device, mounting the optical device array on the semiconductor integrated circuit using the bumps, and connecting necessary optical devices to the semiconductor integrated circuit; The optical element array with a protective film, the step of removing unnecessary optical elements not covered with the protective film from the optical element array, the step of removing the protective film, and the step of mounting an optical element that is powerful. Contains.
  • another one of the manufacturing methods of the optical element integrated LSI of the present invention is as follows.
  • an optical element array in which two or more optical elements are formed on an element substrate, necessary optical elements are covered with a protective film.
  • a step of coating, and a step of removing unnecessary functional parts of the optical element that are not covered by the protective film. A step of removing the protective film, a step of mounting the optical element array from which unnecessary functional elements of the optical element have been removed on the semiconductor integrated circuit, and connecting the required optical elements to the semiconductor integrated circuit. Includes element mounting process.
  • another one of the manufacturing methods of the optical element integrated LSI of the present invention is to mount a light emitting element by one of the above two types of optical element mounting steps and mount a light receiving element by the other. .
  • the method for manufacturing an optical element integrated LSI of the present invention can include a step of etching a device substrate to form a thin film and a process of etching an element substrate to form a lens.
  • the optical element integrated LSI of the present invention having the above configuration and the method of manufacturing the same, the following effects can be obtained. That is, even if a plurality of input / output ports exist in the LSI and the input / output ports are irregularly arranged at various positions, a light receiving element having the same height is mounted on each input port. In addition, it is possible to provide an optical element integrated LSI in which light emitting elements having the same height are mounted on each output port. This optical-element integrated LSI can realize high-speed, long-distance, and excellent noise-resistance transmission by optically coupling with a plurality of optical circuits, for example, optical fibers and optical waveguides.
  • the optical coupling portions of the optical circuits to which the light emitting and receiving elements are to be optically coupled.
  • high efficiency can be achieved for all the channels of the optical elements.
  • the optical coupling is realized, an effect is obtained.
  • the optical signal strength can be effectively used by realizing highly efficient optical coupling in all channels, an effect can be obtained when the transmission distance can be further increased.
  • the optical coupling efficiency is high, so that an optical signal can be transmitted with higher intensity, so that an effect can be obtained if noise resistance is further improved.
  • FIG. 1A is a schematic plan view showing one example of an optical element integrated LSI of the present invention.
  • FIG. 1B is a schematic sectional view showing an example of an optical element integrated LSI of the present invention.
  • FIG. 2A is a schematic view showing one of the manufacturing steps of the optical element integrated LSI shown in FIGS. 2A and 1A.
  • FIG. 2B is a schematic view showing the step that follows the fabrication step shown in FIG. 2A.
  • FIG. 2C is a schematic view showing the step that follows the fabrication step shown in FIG. 2B.
  • FIG. 2C is a schematic view showing a step that follows the fabrication step shown in FIG. 2C.
  • [3A] A schematic plan view showing another example of the optical element integrated LSI of the present invention.
  • [3B] is a schematic sectional view showing another example of the optical element integrated LSI of the present invention.
  • FIG. 4A is a schematic view showing one of the manufacturing steps of the optical element integrated LSI shown in FIG. 3A.
  • 4B] is a schematic view showing the step that follows the fabrication step shown in FIG. 4A.
  • FIG. 4C is a schematic view showing the step that follows the fabrication step shown in FIG. 4B.
  • FIG. 4D is a schematic view showing the step that follows the fabrication step shown in FIG. 4C.
  • FIG. 4E is a schematic view showing the step that follows the fabrication step shown in FIG. 4D.
  • [5A] A schematic plan view showing another example of the optical element integrated LSI of the present invention.
  • FIG. 5B is a schematic sectional view showing another example of the optical element integrated LSI of the present invention.
  • FIGS. 5A and 5B are schematic cross-sectional views showing a modification of the optical element integrated LSI shown in FIGS. 5A and 5B.
  • FIG. 6A is a schematic view showing one of the manufacturing steps of the optical element integrated LSI shown in FIGS. 5A and 5B.
  • FIG. 6B is a schematic view showing the step that follows the fabrication step shown in FIG. 6A.
  • FIG. 6C is a schematic view showing the step that follows the fabrication step shown in FIG. 6B.
  • FIG. 6D is a schematic view showing the step that follows the fabrication step shown in FIG. 6C.
  • FIG. 6E is a schematic view showing the step that follows the fabrication step shown in FIG. 6D.
  • FIG. 6F is a schematic view showing the step that follows the fabrication step shown in FIG. 6E.
  • FIG. 6G is a schematic view showing the step that follows the fabrication step shown in FIG. 6F.
  • FIG. 6H is a schematic view showing the step that follows the fabrication step shown in FIG. 6G.
  • FIG. 6H is a schematic view showing the step that follows the fabrication step shown in FIG. 6H.
  • FIG. 7A is a schematic view showing one of the steps of another manufacturing method of the optical-element integrated LSI shown in FIGS. 5A and 5B.
  • 7B] is a schematic view showing the step that follows the fabrication step shown in FIG. 7A.
  • FIG. 7C is a schematic view showing the step that follows the fabrication step shown in FIG. 7B.
  • FIG. 7D is a schematic view showing the step that follows the fabrication step shown in FIG. 7C.
  • FIG. 7E is a schematic view showing the step that follows the fabrication step shown in FIG. 7D.
  • FIG. 7F is a schematic view showing the step that follows the fabrication step shown in FIG. 7E.
  • FIG. 7G is a schematic view showing the step that follows the fabrication step shown in FIG. 7F.
  • FIG. 7H is a schematic view showing the step that follows the fabrication step shown in FIG. 7G.
  • FIG. 7H is a schematic view showing the step that follows the fabrication step shown in FIG. 7H.
  • FIG. 8A is a schematic view showing a step that replaces the manufacturing step shown in FIG. 6G.
  • FIG. 8B is a schematic view showing a step that replaces the manufacturing step shown in FIG. 6H.
  • FIG. 8C is a schematic view showing a step that replaces the manufacturing step shown in FIG. 61.
  • FIG. 9 is a schematic plan view showing an example of a relationship between a design mounting position and an actual mounting position of an optical element.
  • [10A] A schematic plan view showing another example of the optical element integrated LSI of the present invention.
  • FIG. 10B is a schematic plan view showing another example of the optical element integrated LSI of the present invention.
  • FIG. 10D is a schematic enlarged sectional view showing another example of the optical element.
  • FIG. 11A is a schematic sectional view showing another example of the optical element integrated LSI of the present invention.
  • FIG. 11B is a schematic sectional view showing another example of the optical element integrated LSI of the present invention.
  • FIG. 12 is a schematic sectional view showing another example of the optical element integrated LSI of the present invention.
  • FIG. 13A A schematic sectional view showing another example of the optical element integrated LSI of the present invention.
  • FIG. 13B is a schematic sectional view showing a part of the manufacturing process of the LSI shown in FIG. 15A.
  • FIG. 14A is a schematic plan view showing another example of the optical element integrated LSI of the present invention.
  • FIG. 14B is a schematic sectional view showing another example of the optical element integrated LSI of the present invention.
  • FIG. 15A is a schematic view showing one of the manufacturing steps of the optical element integrated LSI shown in FIGS. 14A and 14B.
  • FIG. 15B is a schematic view showing the step that follows the fabrication step shown in FIG. 15A.
  • FIG. 15C is a schematic view showing the step that follows the fabrication step shown in FIG. 15B.
  • FIG. 15D is a schematic view showing the step that follows the fabrication step shown in FIG. 15C.
  • FIG. 15E is a schematic view showing the step that follows the fabrication step shown in FIG. 15D.
  • FIG. 15F is a schematic view showing the step that follows the fabrication step shown in FIG. 15E.
  • FIG. 15G is a schematic view showing the step that follows the fabrication step shown in FIG. 15F.
  • FIG. 15H is a schematic view showing the step that follows the fabrication step shown in FIG. 15G.
  • FIG. 151 is a schematic view showing a step that follows the fabrication step shown in FIG. 15H.
  • FIG. 15J is a schematic view showing the step that follows the fabrication step shown in FIG. 151.
  • FIG. 15K is a schematic view showing the step that follows the fabrication step shown in FIG. 15J.
  • FIG. 15L is a schematic view showing the step that follows the fabrication step shown in FIG. 15K.
  • FIG. 16A is a schematic plan view showing another example of the optical element integrated LSI of the present invention.
  • FIG. 16B is a schematic sectional view showing another example of the optical element integrated LSI of the present invention.
  • FIG. 17A is a schematic plan view showing an example of an optical element integrated LSI manufactured by a conventional manufacturing method.
  • FIG. 17B is a schematic cross-sectional view showing an example of an optical element integrated LSI manufactured by a conventional manufacturing method.
  • FIG. 18A is a schematic plan view showing one example of an optical element integrated LSI manufactured by the manufacturing method of the present invention.
  • FIG. 18B is a schematic sectional view showing one example of an optical element integrated LSI manufactured by the manufacturing method of the present invention.
  • FIG. 19A is a schematic cross-sectional view of an opto-electric hybrid board on which an optical element integrated LSI of the present invention is mounted.
  • FIG. 19B is a schematic sectional view of an opto-electric hybrid board on which a conventional optical element integrated LSI is mounted.
  • FIG. 1A is a schematic plan view showing a schematic structure of an optical element integrated LSI of this example
  • FIG. 1B is a schematic sectional view.
  • a light emitting element 2a is electrically connected to an electric signal output port (not shown) of the LSI 1 by a solder bump 3.
  • the electric signal output ports are randomly arranged at various positions.
  • the light emitting element 2a is mounted on each electric signal output port.
  • the light emitting element 2a an element capable of outputting light toward the back side of the LSI 1 (downward in FIG. 1B) is used. Therefore, when an on / off electric signal is output from the electric signal output port, the electric signal is input to the light emitting element 2a, converted into an optical signal, and output downward as an on / off optical signal.
  • FIG. 2A to FIG. 2D show a method of manufacturing the optical element integrated LSI shown in FIG. 1A and FIG. IB.
  • the manufacturing method will be described using the LSI 1 having eight electric signal output ports as an example. However, when the number of electric signal output ports is different, the number of light emitting elements may be increased or decreased as appropriate.
  • a light emitting element array 2 in which light emitting elements 2a are arranged in 4 ⁇ 4 on an element substrate is prepared.
  • solder bumps 3 are formed on the nodes of the necessary light emitting elements 2a, and the light emitting element array 2 and the LSI 1 are formed using the formed solder bumps 3.
  • the necessary light emitting element 2a means the light emitting element 2a that is intended to be mounted on the electric signal output port of the LSI 1. Therefore, the light emitting element 2a that is not mounted on the electrical signal output port of the LSI 1 is mounted on the LSI 1 but is not electrically connected to the LSI 1.
  • a protective film 4 is formed so as to cover only necessary light emitting elements 2a among the light emitting elements 2a in the light emitting element array 2.
  • the protective film 4 was formed by pattern jungling of the resist by exposure and development.
  • an optical element integrated LSI in which the light emitting element 2a is mounted on each of a plurality of electric signal output ports arranged at arbitrary positions of the LSI 1 is manufactured.
  • the unnecessary light emitting elements 2a are removed and the unnecessary light emitting elements 2a are removed.
  • the signal output ports are randomly arranged, the light emitting element 2a can be mounted collectively on all the electric signal output ports. Therefore, the mounting process of the light emitting element 2a is simplified, and the cost is reduced.
  • the heights of the light-emitting surfaces of the plurality of light-emitting elements 2a constituting the light-emitting element array 2 are preset, the light-emitting surfaces of the light-emitting elements 2a mounted on each electric signal output port of the LSI 1 are all the same. And height.
  • an optical element integrated LSI is optically coupled to an optical circuit to transmit and receive optical signals to and from an external LSI or memory, the optical signal incident surface of each optical circuit is fixed. It is usually set to the height.
  • the fact that the height of the plurality of light emitting elements 2a mounted on the LS II is constant means that the distance between each light emitting element 2a and the plurality of optical circuits to which it is optically coupled is constant in all channels. This means that highly efficient optical coupling is realized between the all-light-emitting element 2a and the all-optical circuit. Furthermore, by realizing high-efficiency optical coupling, most of the light emitted from each light emitting element 2a can be made to enter the optical circuit, so that an optical signal can be transmitted to a greater distance, and a short distance can be transmitted. This also has the effect of enabling transmission with strong noise immunity.
  • the power described for one manufacturing method can be used to manufacture the optical element integrated LSI of the present invention using another manufacturing method described below, and in this case, the same operation and effect as described above can be obtained. .
  • FIG. 3 is a schematic plan view showing a schematic structure of an optical element integrated LSI of this example
  • FIG. 3B is a schematic sectional view.
  • the light receiving element 5 a is electrically connected to the electric signal input port (not shown) of the LSI 1 by the solder bump 3.
  • a light receiving element 5a is mounted on each electric signal input port.
  • a light receiving element that can receive light incident from the back surface side of the LSI 1 (the lower part in FIG. 3B) is used. Therefore, when an on / off optical signal is input from the outside, the optical signal is converted into an electric signal by the light receiving element 5a and output to the electric signal input port as an on / off electric signal.
  • FIGS. 3A and 3B show a method of manufacturing the optical element integrated LSI shown in FIGS. 3A and 3B.
  • the manufacturing method will be described using the LSI 1 having eight electric signal input ports as an example.
  • the number of light receiving elements may be increased or decreased as appropriate.
  • FIG. 4A a light receiving element array 5 in which light receiving elements 5a are arranged in 4 ⁇ 4 on an element substrate 7 is prepared.
  • the protective film 4 is formed so as to cover only necessary light receiving elements 5a among the plurality of light receiving elements 5a constituting the light receiving element array 5.
  • the protective film 4 was formed by pattern jungling by exposure and development of the resist.
  • the necessary light receiving element 5a means the light receiving element 5a that is intended to be mounted later on the electric signal input port of the LSI 1.
  • unnecessary light receiving elements 5a are removed by etching.
  • this etching step only the unnecessary portions on the surface of the light receiving element 5a (portions necessary for performing a function of receiving an optical signal, converting the received optical signal into an electrical signal, and outputting the electrical signal) 6
  • the element substrate 7 is not etched. This is because the element substrate 7 is used as a support for the entire plurality of light receiving elements 5a.
  • solder bumps 3 are formed on the nodes of the respective light receiving elements 5a having the functional units 6, and the necessary light receiving elements 5a and LSI 1 are formed using the formed solder bumps 3. Electrical connection.
  • an optical element integrated LSI in which the light receiving element 5a is mounted on each of a plurality of electric signal input ports arranged at arbitrary positions of the LSI 1 is manufactured.
  • the light-receiving element array 5 from which the unnecessary functional parts 6 of the light-receiving element 5a are removed in advance is mounted on the LSI 1, and then the necessary light-receiving element 5a is electrically connected to the electric signal input port of the LSI 1. I do. Therefore, even if a plurality of electric signal input ports of the LSI 1 are randomly arranged, the light receiving element 5a can be mounted on all the electric signal input ports at once.
  • the mounting process of the light receiving element 5a is simplified, which contributes to cost reduction. Further, since the height of the light receiving surfaces of the plurality of light receiving elements 5a constituting the light receiving element array 5 is previously adjusted, the light receiving of the plurality of light receiving elements 5a mounted on each electric signal input port of the LSI 1 is performed. All surfaces are at the same height.
  • the optical signal emitting surface of each optical circuit has a certain height. It is usually aligned to the same.
  • the fact that the height of the plurality of light receiving elements 5a mounted on the LSI 1 is constant means that each light receiving element 5a and a plurality of optical circuits to which the light receiving element 5a is optically coupled. Can be kept constant in all the channels, which means that highly efficient optical coupling is realized between all the light receiving elements 5a and all the optical circuits. Furthermore, by realizing high-efficiency optical coupling, most of the emitted light of each optical circuit power is received by each light receiving element 5a, so that it was difficult or impossible to receive light in the past. Even light signals can be received. For example, even a weak optical signal that has been attenuated by long-distance transmission can be received. In addition, since most of the optical signal having relatively high light intensity is received by the light receiving element 5a, transmission with strong noise resistance is performed.
  • FIG. 5A is a schematic plan view showing a schematic structure of the optical element integrated LSI of this example
  • FIG. 5B is a schematic sectional view.
  • the light emitting element 2a is electrically connected to the electric signal output port (not shown) of the LSI 1 by the solder bump 3
  • the light receiving element 5a is connected to the electric signal input port (not shown) by the solder bump 3.
  • the LSI 1 has a plurality of electric signal output ports and electric signal input ports, and these ports are randomly arranged at various positions.
  • the light emitting element 2a an element capable of outputting light toward the rear surface side of the LSI 1 (downward in FIG. 5B) is used. Therefore, when an on / off electric signal is output from the electric signal output port, the electric signal is input to the light emitting element 2a, converted into an optical signal, and output downward as an on / off optical signal.
  • the light receiving element 5a an element capable of receiving light incident from the back side of the LSI 1 (the lower side in FIG. 5B) is used. Therefore, when an on-off optical signal is input from outside, the optical signal is converted into an electric signal by the light receiving element 5a and output to the electric signal input port as an on-off electric signal.
  • FIGS. 6A to 6D show a method of manufacturing the optical element integrated LSI shown in FIGS. 5A and 5B.
  • a description will be given of an example of an LSI 1 provided with eight electric signal output ports and eight electric signal input ports.
  • the number of light emitting elements and light receiving elements is different when the number of input / output ports of the LSI 1 is different. Can be changed as appropriate.
  • a light emitting element array in which light emitting elements 2a are arranged in 4 ⁇ 4 on an element substrate.
  • solder bumps 3 are formed on the nodes of the necessary light emitting elements 2a, and the light emitting element array 2 and the LSI are formed by using the formed solder bumps 3. 1 is electrically connected.
  • the necessary light emitting element 2a means the light emitting element 2a mounted on the electric signal output port of the LSI 1. Therefore, the light emitting element 2a which is not mounted on the electric signal output port of the LSI 1 is not electrically connected to the force LSI1 mounted on the LSI 1.
  • the solder bump 3 used to electrically connect the necessary light emitting element 2a to the LSI 1 has a higher melting point than the solder bump 3 used later to electrically connect the light receiving element 5a. By properly using the solder, it is possible to avoid melting of the solder connecting the light emitting element 2a in the step of electrically connecting the light receiving element 5a later.
  • a protective film 4 is formed so as to cover only necessary light emitting elements 2a in the light emitting element array 2.
  • the protective film 4 was formed by patterning such as exposure and development of the resist.
  • a light receiving element array 5 in which light receiving elements 5a are arranged in 4 ⁇ 4 on the element substrate 7 is prepared.
  • the protective film 4 is formed so as to cover only necessary light receiving elements 5a among the plurality of light receiving elements 5a constituting the light receiving element array 5.
  • the protective film 4 was formed by pattern jungling such as exposure and development of the resist.
  • the necessary light receiving element 5a means the light receiving element 5a that is intended to be mounted later on the electric signal input port of the LSI 1.
  • unnecessary light receiving elements 5a are removed by etching.
  • this etching step only the unnecessary functional portions 6 on the surface of the light receiving element 5a are etched, and the element substrate 7 is not etched. This is because the element substrate 7 is used as a support for the entire plurality of light receiving elements 5a.
  • the necessary light receiving element 5 a has the functional unit 6.
  • the light receiving element array 5 is obtained. Thereafter, as shown in FIG. 6H, the solder bumps 3 are formed on the nodes of the plurality of light receiving elements 5a having the functional units 6, and the necessary light receiving elements 5a and LSI 1 are formed using the formed solder bumps 3. Electrical connection.
  • the element substrate 7 of the light receiving element array 5 is removed by etching.
  • the light emitting element 2a Y is made smaller than z so that the light receiving element 5a and the light receiving element 5a do not interfere with each other at the time of the above assembly.
  • FIGS. 7A to 71 show examples in which z is made smaller than y to avoid interference between the light emitting element 2a and the light receiving element 5a.
  • the unnecessary light receiving element 5a may be etched together with the element substrate 7. According to this manufacturing method, it is not necessary to regulate the thickness of the light emitting element 2a mounted first in order to avoid interference between the light emitting element 2a and the element substrate 7.
  • the steps shown in FIGS. 8A and 8C correspond to the steps shown in FIGS. 6G to 61. Therefore, if the steps shown in FIGS. 6A to 6F are executed and then the steps shown in FIGS. 8A to 8C are executed, the optical element integrated LSI shown in FIGS. 5A and 5B can be manufactured.
  • an optical element integrated type LSI in which the light emitting element 2a and the light receiving element 5a are respectively mounted on a plurality of electric signal output ports and electric signal input ports arranged at arbitrary positions of the LSI 1 is obtained.
  • the unnecessary light emitting elements 2a are removed while leaving the necessary light emitting elements 2a. Therefore, even if a plurality of electric signal output ports of the LSI 1 are randomly arranged, the light emitting element 2a is mounted on all the electric signal output ports.
  • the mounting process of the light emitting element 2a is simplified, which contributes to cost reduction.
  • the heights of the light-emitting surfaces of the plurality of light-emitting elements 2a constituting the light-emitting element array 2 are preset, the light-emitting surfaces of the light-emitting elements 2a mounted on each electric signal output port of the LSI 1 are all the same. And height.
  • the optical signal incident surface of each optical circuit has a certain height. It is usually aligned to the same.
  • the fact that the height of the plurality of light emitting elements 2a mounted on the LSI 1 is constant means that the distance between each light emitting element 2a and the plurality of optical circuits to which it is optically coupled is constant in all channels. This means that highly efficient optical coupling is realized between the all light emitting element 2a and the all optical circuit. Furthermore, by realizing high-efficiency optical coupling, most of the light emitted from each light emitting element 2a can be made to enter the optical circuit, so that the transmittable distance can be further increased and the transmission distance can be shortened. Even in distance transmission, if noise resistance is high and transmission is possible, an effect can be obtained.
  • the light-receiving element array 5 from which the unnecessary functional parts 6 of the light-receiving element 5a have been removed in advance is mounted on the LSI 1, and then the necessary light-receiving element 5a is electrically connected to the electric signal input port of the LSI 1. I do. Therefore, even if a plurality of electric signal input ports of the LSI 1 are randomly arranged, the light receiving elements 5a are mounted collectively on all the electric signal input ports. Therefore, the mounting process of the light receiving element 5a is simplified, which contributes to cost reduction.
  • the light receiving surfaces of the plurality of light receiving elements 5a constituting the light receiving element array 5 are previously aligned, the light receiving surfaces of the plurality of light receiving elements 5a mounted on each electric signal input port of the LSI 1 are all It will be the same height.
  • the optical signal emitting surface of each optical circuit has a fixed It is usually set to the height. Therefore, the fact that the height of the plurality of light receiving elements 5a mounted on the LSI 1 is constant means that the distance between each light receiving element 5a and the plurality of optical circuits to which the light receiving element 5a is optically coupled is constant in all channels.
  • the optical element integrated LSI manufactured by the manufacturing method of the present example includes both the light emitting element and the light receiving element, and the height of each light emitting element and each light receiving element is uniform. Therefore, if high-efficiency optical coupling with an optical circuit is realized in all channels on the light emitting side and the light receiving side, an effect is obtained, and optical communication for both transmission and reception can be performed in a favorable condition! The effect is obtained.
  • FIG. 9 is a schematic plan view of an optical element integrated LSI manufactured by the manufacturing method of this example.
  • the actual mounting position of the light receiving element 5a is shifted upward with respect to a predetermined mounting position (indicated by a dotted line 13a in the figure).
  • the actual mounting position of the light emitting element 2a is shifted leftward with respect to a predetermined mounting position (indicated by a dotted line 13b in the figure).
  • the plurality of light receiving elements 5a and the light emitting elements 2a are both mounted on the LSII at once.
  • the direction and distance of the shift of the actual mounting position with respect to the predetermined mounting position are the same among a plurality of elements. That is, in FIG. 9, all the light receiving elements 5a are shifted upward by the same distance from the predetermined mounting position. Further, all the light emitting elements 2a are shifted by the same distance to the left from the predetermined mounting position. In this case, high efficiency coupling can be realized by shifting the entire optical component such as a lens (not shown) corresponding to each light receiving element 5a upward. If the entire optical component corresponding to each light emitting element 2a is shifted to the left, highly efficient coupling is realized.
  • the light emitting elements are mounted with solder having a higher melting point than the solder used for mounting the light receiving elements. Then, when mounting the light receiving element after mounting the light emitting element, the solder used for mounting the light emitting element does not melt. Therefore, the position of the light emitting element does not shift. As described above, by selectively using solders having different melting points, the light emitting element and the light receiving element can be reliably fixed at predetermined positions.
  • the underfill resin 8 may be filled between the LSI 1 and the light emitting element 2a and the light receiving element 5a to increase the connection strength between them.
  • the step of filling the underfill resin 8 can be added to any stage in the above manufacturing process.
  • FIG. 10A and 10B show another example of an optical element integrated LSI of the present invention.
  • a part of the adjacent light receiving elements 5a is connected to each other. If a part of the electrode pattern of each light-receiving element 5a that constitutes the light-receiving element array 5 extends over two or more channels, and you do not want to break the electrode pattern that spans between the channels, use a structure as shown in Figure 10A. It is desirable that Although FIG. 10A shows an example in which both a portion where the light receiving elements 5a are connected to each other and a portion where the light receiving elements 5a are separated from each other, the same applies to the light emitting element. In the integrated optical element LSI shown in FIG.
  • FIG. 10B a gap is provided between the adjacent light emitting element 2a and light receiving element 5a, and the optical element is independent for each channel.
  • FIG. 10B As shown in FIG.10B, as an example of a method for providing a gap between adjacent optical elements to facilitate separation of adjacent optical elements, a method shown in FIG. It is conceivable to make a notch 10 like this.
  • 10C and 10D schematically show a cross section of the optical element.In FIG.10C, cuts 10 are made on one side of the optical element, and in FIG. ing.
  • electrode wiring can be shared between adjacent optical elements, and the degree of freedom in wiring layout increases.
  • the degree of freedom as to where to place and mount the solder on the electrodes is increased.
  • the stress acting on the optical element due to the difference in thermal expansion coefficient between the LSI and the optical element can be reduced.
  • FIG. 11A and 11B show another example of the optical element integrated LSI of the present invention.
  • the height of the plurality of light receiving elements 5a is constant with respect to the LSI 1
  • the height of the plurality of light emitting elements 2a is also constant with respect to the LSI 1.
  • the heights of the light emitting element 2a and the light receiving element 5b are different.
  • An optical element integrated LSI as shown in FIG. 11A can be manufactured by mounting the light emitting element 2a on the LSI 1 first and then mounting the light receiving element 5a on the LSI 1. At this time, by setting the thickness of the light receiving element 5a to be larger than the thickness of the light emitting element 2a, the light emitting element 2a and the light receiving element 5a can be mounted while avoiding interference.
  • the height force SLSI1 of the plurality of light receiving elements 5a and light emitting elements 2a is constant. That is, the heights of all the optical elements are the same.
  • the integrated optical device LSI as shown in Fig. 11B is manufactured by manufacturing an integrated optical device LSI having the structure shown in Fig. 11A, and then increasing the thickness of the optical device (light receiving device 5a in Fig. 11A). It can be manufactured by etching according to the optical element (the light emitting element 2a in FIG. 11A).
  • FIG. 12 shows another example of the optical element integrated LSI of the present invention.
  • a plurality of light emitting elements 2a and light receiving elements 5a are mounted on the LSI 1 by solder bumps 3, and a heat sink 11 is provided near the light emitting elements 2a and light receiving elements 5a.
  • Various materials such as aluminum, copper, and silicon can be used for the heat sink 11. it can.
  • the material of the heat sink 11 is optically transparent with respect to the wavelength of light input / output to the light emitting element 2a and the light receiving element 5a, but if it is not transparent, it is necessary to secure an optical path. Windows 12 need to be formed.
  • the performance of an optical element decreases when the temperature increases, as compared with that at normal temperature.
  • the heat generated from the light emitting element 2a and the light receiving element 5a is radiated by the heat sink 11 provided near the light emitting element 2a and the light receiving element 5a, and the light emitting element 2a
  • the light receiving element 5a can be driven at a temperature close to room temperature.
  • the performance of the light emitting element 2a and the light receiving element 5a is sufficiently exhibited.
  • the heat radiation effect can be further enhanced.
  • FIG. 13A shows another example of the optical element integrated LSI of the present invention.
  • a plurality of light emitting elements 2a and light receiving elements 5a are mounted on the LSI 1, and a lens 14 is integrated on all or some of the light emitting elements 2a. Due to the convergence action of the lens 14, the divergence of the light emitted from the light emitting element 2a is suppressed or collimated, and the light easily enters the optical component to be coupled with high efficiency.
  • a lens can be integrated on the light receiving element 5a.
  • the downsizing of the light receiving section is progressing with the increase in speed, and integration of a lens is effective in realizing highly efficient optical coupling.
  • a method for integrating the lens into the light emitting element 2a and the light receiving element 5a As shown in FIG. 13B, as a method for integrating the lens into the light emitting element 2a and the light receiving element 5a, a method in which the light receiving element 5a is formed and the element substrate 7 is etched into a convex shape, or a method in which a polymer is used as the light emitting element 2a ⁇ There is a method in which after coating on the light receiving element 5a, it is cured and formed into a lens shape using the surface tension of the polymer.
  • 14A and 14B show another example of the optical element integrated LSI of the present invention.
  • a plurality of light emitting elements 2a and light receiving elements 5a are mounted on the LSI 1.
  • the LSI 1 is provided with eight electric signal output ports and eight electric signal input ports.
  • the number of light emitting elements and light receiving elements may be appropriately adjusted. Can be changed.
  • the light emitting element 2a and the light receiving element 5a are thin-filmed except for the functional part.
  • the functional part of the light receiving element 5a is as described above.
  • the functional part of the light emitting element 2a means a part necessary for performing a function of converting an input electric signal into an optical signal and outputting the converted optical signal.
  • the thin film layer eliminates the substrate portion of the optical element, thereby eliminating the loss that occurs when light passes through the substrate.
  • FIGS. 15A to 15L show a method of manufacturing the optical element integrated LSI shown in FIGS. 14A and 14B.
  • a light emitting element array 2 in which light emitting elements 2a are arranged in 4 ⁇ 4 on an element substrate (not shown) is prepared.
  • Solder bumps 3 are formed only at the necessary light emitting element 2a nod in the light emitting element array 2, and the light emitting element array 2 and the LSI 1 are electrically connected using the formed solder bumps 3.
  • the necessary light emitting element 2a means the light emitting element 2a intended to be mounted on the electric signal output port of the LSI 1.
  • a protective film 4 is formed so as to cover only the light emitting element 2a on which the solder bump 3 is formed.
  • the protective film 4 was formed by pattern jungling such as exposure and development of the resist.
  • FIG. 15E After the surface of the LSI 1 on which the light emitting element 2a is not mounted is covered with the protective film 4, the element substrate of the light emitting element 2a is etched, so that the light emitting element 2a is thinned. Become After that, as shown in FIG. 15F, the protective film 4 is removed. Subsequently, as shown in FIG. 15G, a light receiving element array 5 in which 4 ⁇ 4 light receiving elements 5a are arranged on the element substrate 7 is prepared. Next, as shown in FIG. 15H, a protective film 4 is formed so as to cover only necessary light receiving elements 5a. In this example, the protective film 4 was formed by pattern jung by exposing and developing the resist. The necessary light receiving element 5a is a light receiving element 5a intended to be mounted on the LSI 1 later.
  • unnecessary light receiving elements 5a are removed by etching.
  • the surface of the light receiving element 5a is etched and the surface of the element substrate 7 is partially etched.
  • the entire element substrate 7 is not etched and a part is left. This is because the element substrate 7 is used as a support for the entire plurality of light receiving elements 5a.
  • the protective film 4 is removed to obtain a light receiving element array 5 in which the light receiving elements 5a are left only at necessary positions.
  • solder bumps 3 are formed on the nodes / nodes of the remaining light receiving elements 5a.
  • an opening 15 communicating with an electric signal input port to which the light receiving element 5a is electrically connected is provided in a pad of the LSI 1 on which the light emitting element 2a is already mounted, and other openings are provided.
  • the part is covered with a protective film 4.
  • the light receiving element array 5 is mounted on the LSI 1 so that each light receiving element 5a of the light receiving element array 5 is fitted into the corresponding opening 15, and a plurality of light receiving elements 5a are mounted collectively.
  • unnecessary light emitting elements 2a are first removed and then mounted on the electric signal output port of the LSI 1, and the light receiving elements 5a May be implemented in the same way as above.
  • an optical element integrated LSI having an optical element with a reduced thickness can be manufactured.
  • the distance between the functional part of the optical element and the optical circuit optically coupled to the functional part is reduced. Therefore, the optical signal emitted from the light emitting element or the optical circuit enters the optical circuit and the light receiving element before being diffused, and the optical coupling efficiency increases.
  • FIGS. 16A and 16B show another example of the optical element integrated LSI of the present invention.
  • the optical element integrated type LSI shown in FIGS. 16A and 16B five optical elements are mounted on LSI1. Of these, three optical elements 16a are grouped on the left side of LSI1, and these are called group 1. On the other hand, the remaining two optical elements 16b are arranged at almost the center of the LSI 1, and these are referred to as group 2. However, the optical elements 16a and 16b belonging to the group 1 and the group 2 are the same optical element.
  • the three optical elements 16a belonging to group 1 have a constant height, and the two optical elements 16b belonging to group 2 also have a constant height. However, optical element 16a is lower than optical element 16b. Therefore, if the position of the optical fiber or the like (not shown) optically coupled to the optical element 16a belonging to the group 1 is higher than the position of the optical fiber or the like (not shown) optically coupled to the optical element 16b belonging to the group 2, If the height of the optical element 16a belonging to group 1 is made lower than that of the optical element 16b belonging to group 2, the distance between the optical element 16a belonging to group 1 and the optical fiber, and the optical element 16b belonging to group 2 and the optical fiber Is almost the same as As a result, averaging and high efficiency of the optical coupling efficiency are realized.
  • the height of the optical circuit group to be optically coupled differs for each optical element belonging to each group
  • the height of the optical element belonging to each group is adjusted to the height of the corresponding optical circuit group.
  • FIGS. 17A, 17B, 18A, and 18B show an optical element integrated LSI in which three optical elements 16 are mounted on the LSI 1.
  • the optical element integrated type LSI shown in FIGS. 18A and 18B is manufactured by the manufacturing method of the present invention in which a plurality of optical elements are mounted at one time. In the optical element integrated type LSI shown in FIGS.
  • the height difference between adjacent optical elements 16 is about 17 force ⁇ / zm, and depending on the conditions of the device and the like, In many cases, the height deviation is larger.
  • the height deviation 17 between the adjacent optical elements 16 is suppressed to about 0.5 m.
  • the reason why the height deviation is greatly reduced is that in the manufacturing method of the present invention, unnecessary optical elements are removed after mounting an optical element array composed of a plurality of optical elements, so that necessary optical elements are removed. Bulk mounting the elements This is because by mounting an optical element array from which unnecessary optical elements have been removed in advance, necessary optical elements are collectively mounted.
  • the time required for mounting can be reduced and the cost can be reduced as compared with the case where the optical elements are mounted one by one.
  • the effect increases as the number of optical elements mounted increases.
  • FIGS. 19A and 19B show a cross-sectional structure in the case where an optical element integrated type LSI is mounted on the opto-electric hybrid board 20 on which the optical waveguide 18, the optical waveguide end face mirror 19 and the electric wiring are formed.
  • the opto-electric hybrid board 20 means a board provided with both an optical circuit and an electric circuit.
  • FIGS. 19A and 19B show an example in which the optical waveguide 18 is used as an optical circuit, but an optical fiber may be used as another optical circuit.
  • FIG. 19A shows a cross-sectional structure of an opto-electric hybrid board 20 on which the optical element integrated LSI of the present invention is mounted.
  • FIG. 19B shows a cross-sectional structure of the opto-electric hybrid board 20 on which the conventional optical element integrated type LSI is mounted.
  • the integrated optical element LSI shown in FIG. 19A and the integrated optical element LSI shown in FIG. 19B are obtained by mounting a light emitting element 2a for three channels and a light receiving element 5a for one channel on the LSI 1.
  • the integrated optical element LSI of the present invention in which a plurality of light emitting elements 2a and light receiving elements 5a are mounted together, the light emitting element 2a and the light receiving element The height of the element 5a is uniform.
  • the light-emitting element 2a and the light-receiving element 5a for each channel are mounted on the LSI 1, the height between the optical elements varies.
  • the opto-electric hybrid board 20 has an optical waveguide 18 and an optical waveguide end face mirror 19 formed on the surface thereof, and further has an electric wiring (not shown). Further, the integrated optical element LSI and the opto-electric hybrid board 20 are electrically connected by using solder bumps 3, and the light receiving / emitting portion of the integrated optical element LSI and the optical waveguide end face mirror 19 are arranged in the X, Y, and ⁇ directions. Optical coupling is achieved by adjusting the position.
  • the X direction is a direction parallel to the surface of the opto-electric hybrid board 20
  • the ⁇ direction is a direction perpendicular to the paper surface
  • the ⁇ direction is a direction perpendicular to the surface of the opto-electric hybrid board 20.
  • 23 ⁇ and 23 ⁇ show cross sections in the X and ⁇ directions. Relatively low-speed signals are input and output between the optical-element integrated LSI and the opto-electric hybrid board 20 via the solder bumps 3, and high-speed signals are output. Are input and output via the light emitting element 2a and the light receiving element 5a and the optical waveguide 18.
  • the phase of each optical element and the optical waveguide end face mirror 19 is required. It is necessary that the opposite positions are aligned in each channel.
  • the integrated optical element LSI of the present invention in which the height of the plurality of optical elements is constant with respect to the LSI 1, is parallel to the opto-electric hybrid board 20 and the optical element and the optical waveguide end face mirror 19 If the optical axes are aligned, the distance (Z direction) between each optical element and the optical waveguide end face mirror 19 becomes constant. Therefore, uniform and highly efficient optical coupling is realized for all channels. Further, since the intensities of a plurality of optical signals output from the photonics integrated LSI are uniformly improved, the transmission distance is extended for all the channels.
  • the integrated optical element LSI is mounted on the opto-electric hybrid board 20.
  • the distance (Z direction) between each optical element and the optical waveguide end face mirror 19 is not fixed, and the optical coupling varies.
  • the possible transmission distance of the optical signal varies, the optical coupling efficiency is poor, and the transmission distance in the channel is reduced.

Landscapes

  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

光素子一体型半導体集積回路及びその製造方法
技術分野
[0001] 本発明は、半導体集積回路 (以下、「LSI」と呼ぶ場合もある）と、その製造方法に 関するものである。
背景技術
[0002] LSIの処理速度の高速化はますます進展している。しかし、複数の LSI間を結ぶ電 気配線の伝送能力には限界があると考えられている。そこで、高速伝送、長距離伝 送が可能な上、電磁波ノイズの放射が少な ヽと ヽつた優位性を有する光信号を用い た伝送が注目されている。例えば、ある LSIから出力された電気信号を光信号に変 換して光配線で伝送し、他の LSIに入力する前に電気信号に再変換すれば、電気 信号のみを用いる場合に比べてより高速な伝送が可能になると考えられている。
[0003] 特開 20001— 36197号公報には、電気配線によって接続された光素子と LSIとが 同一パッケージ内に集積された光電子集積素子が開示されている。この光電子集積 素子では、ベースプレート上に電子集積素子ベアチップが固定され、そのべァチッ プに近接して配線手段を挟んで光素子が固定されている。ここで光素子は、面発光 レーザアレイ、又は受光素子アレイであって、インナーリード上、又は電子集積素子 に直接実装されている。また、電子集積素子の入出力ポートは、電子集積素子の周 辺部にそれぞれ纏められており、入力ポートに対応して受光素子アレイが搭載され、 出力ポートに対応して面発光レーザが搭載されている。より具体的には、電子集積素 子に光素子が直接実装された形態では、光素子のパッドがそのパッドの配列に対応 させた電子集積素子の入出力ポートに電気接続されている。また、電子集積素子と 光素子とがインナーリードによって電気接続された形態では、電子集積素子が搭載 されるパッドと、光素子アレイが搭載されるパッド (光素子アレイを搭載するために、光 素子アレイのパッド配置に合わせてある）とを 1対 1で対応させたインナーリードを用 いて電気接続している。
[0004] 特開 2000— 332301号公報には、 LSIの周辺部に纏められた複数の入力ポートに 対応して受光素子アレイが配置され、複数の出力ポートに対応して発光素子アレイ が配置された半導体装置が開示されている。また、特開 2000-332301号公報には 、 LSI,発光素子、受光素子などを個別に平面的に並べて基板に実装していたため に、 LSIの入出力を光に変換する部分が大型化するといった課題を解決するとの目 的が記載されている。さらに、 LSIチップに受光素子アレイ及び発光素子アレイを直 接実装することによって、 LSIの入出力を光に変換する部分の小型化が可能であると も記載されている。
[0005] し力しながら、上記公報等に開示されている従来技術は、 LSIの入出力ポートが該 LSIの周辺部にお 、て一定方向に並んで配置されて 、ることを前提とした技術であ る。従って、 LSIの入出力ポートが複数存在し、し力も、それら入出力ポートがランダ ム (不規則）に配置されている場合には、 1チャンネルの受光素子及び発光素子を目 的の数だけ用意し、それら素子を LSIの入出力ポートの位置に合わせて 1つずつ実 装しなくてはならない。しかし、複数の光素子を 1つずつ実装すると、各光素子の受 光面や発光面の高さが不揃いとなり、外部機器との光結合において損失が大きくな る。また、光素子の実装に長時間を要し、高コストィ匕を招くことにもなる。
発明の開示
[0006] 本発明の目的は、ランダムに配置された LSIの入力ポートのそれぞれに受光素子 力 S設けられ、同じくランダムに配置された LSIの出力ポートのそれぞれに発光素子が 設けられ、し力も、それら受光素子や発光素子の受光面や発光面の高さが揃ってい る光素子一体型半導体集積回路と、その製造方法を提供することにある。
[0007] 上記目的の少なくとも一つを達成する本発明の光素子一体型 LSIは、半導体集積 回路に入出力される電気信号を光信号に変換する 2以上の光素子が半導体集積回 路に実装され、それら 2以上の光素子の高さが同一とされている。この場合、 2以上の 光素子は、半導体集積回路の電気信号出力ポートから出力された電気信号を光信 号に変換して外部に出力する発光素子、又は、外部から入力された光信号を電気信 号に変換して半導体集積回路の電気信号入力ポートへ出力する受光素子、又は、 それら発光素子と受光素子の組み合わせとすることができる。この場合、発光素子の 高さとは、発光素子が実装されている半導体集積回路の表面 (実装面)から、その発 光素子の発光面までの距離を意味する。また、受光素子の高さが同一とは、受光素 子が実装されて!、る半導体集積回路の表面 (実装面)から、その受光素子の受光面 まで距離を意味する。
[0008] 上記 2以上の光素子が発光素子と受光素子の組み合わせである場合には、 2以上 の発光素子の高さと、 2以上の受光素子の高さとをそれぞれ揃え、発光素子と受光 素子の高さは異ならせることができる。もちろん、全ての発光素子と受光素子の高さ を揃えることもできるし、一部の発光素子と受光素子の高さを揃えることもできる。
[0009] また、半導体集積回路に実装される 2以上の光素子を 2以上の群に分け、各群に 属する光素子の高さを同一に揃えると共に、異なる群に属する光素子の高さを異な らせることもできる。ここでも、 2以上の光素子は、上記発光素子、又は受光素子、又 は発光素子と受光素子の組み合わせとすることができる。
[0010] また、半導体集積回路に実装される 2以上の光素子には、入射した光を収束させる 機能を有する光学素子 (例えばレンズ)を設けることもできる。
[0011] また、半導体集積回路に実装される 2以上の光素子の全部又は一部を電気的に導 通させたり、逆に、各光素子を電気的に独立させたりすることもできる。
[0012] また、 2以上の光素子を半導体集積回路に固定するために半田を用いる場合には 、融点が異なる 2種以上の半田を使い分けることができる。この際、実装される光素子 の種類や上記群に応じて融点の異なる半田を使い分けることができる。
[0013] 上記目的の少なくとも一つを達成する本発明の光素子一体型 LSIの製造方法の一 つは、素子基板に 2以上の光素子が形成されてなる光素子アレイのうち、必要な光 素子にバンプを形成する工程と、そのバンプを用いて光素子アレイを半導体集積回 路に実装して、必要な光素子を半導体集積回路に接続させる工程と、半導体集積回 路に接続された必要な光素子を保護膜で被覆する工程と、保護膜によって被覆され ていない不必要な光素子を光素子アレイ力 除去する工程と、保護膜を除去するェ 程と、力もなる光素子実装工程を含んでいる。
[0014] また、本発明の光素子一体型 LSIの製造方法の他の一つは、素子基板に 2以上の 光素子が形成されてなる光素子アレイのうち、必要な光素子を保護膜で被覆するェ 程と、保護膜によって被覆されていない不必要な光素子の機能部を除去する工程と 、保護膜を除去する工程と、不必要な光素子の機能部が除去された光素子アレイを 半導体集積回路に実装し、必要な光素子を半導体集積回路に接続させる工程と、か らなる光素子実装工程を含んで ヽる。
[0015] さらに、本発明の光素子一体型 LSIの製造方法の他の一つは、上記 2種類の光素 子実装工程のいずれか一方によって発光素子を実装し、他方によって受光素子を 実装する。
[0016] 本発明の光素子一体型 LSIの製造方法には、素子基板をエッチングして薄膜ィ匕す る工程や素子基板をエッチングしてレンズィ匕する工程を含めることができる。
[0017] 上記構成を有する本発明の光素子一体型 LSI及びその製造方法によれば、次の ような効果を得ることができる。すなわち、 LSIに複数の入出力ポートが存在し、かつ 、それら入出力ポートが様々な位置に不規則に配置されている場合であっても、各 入力ポートに同一高さの受光素子が実装され、各出力ポートには同一高さの発光素 子が実装された光素子一体型 LSIを提供することができる。この光素子一体型 LSIは 、複数の光回路、例えば光ファイバや光導波路と光結合させることによって、高速、 長距離かつ耐ノイズ性に優れた伝送を実現可能である。さら〖こ、上記利用環境下に おいて、受発光素子が光結合すべき光回路の結合部の高さを揃えておくことによつ て、全て光素子のチャンネルにつ 、て高効率な光結合が実現されると 、う効果が得 られる。さらには、全チャンネルで高効率な光結合が実現されることによって、光信号 の強度を有効に使えるため、伝送可能距離のさらなる長距離ィ匕が可能になるといつ た効果が得られる。あるいは近距離の光伝送であっても、光結合効率が高いため、よ り高強度のまま光信号を伝送できるため、さらに耐ノイズ性が向上するといつた効果 が得られる。
[0018] また、複数の光素子が一括して実装されているので、複数の光素子を 1つずつ個 別に順々に実装していく場合に比べて製造工程が少なくなり、低コストィ匕が図られる 。力かる効果は実装される光素子の個数が多くなればなるほど、顕著なものとなる。 図面の簡単な説明
[0019] [図 1A]本発明の光素子一体型 LSIの一例を示す模式的平面図である。
[図 1B]本発明の光素子一体型 LSIの一例を示す模式的断面図である。 [図 2A]図 2A、図 1 Aに示す光素子一体型 LSIの製造工程の一つを示す模式図であ る。
圆 2B]図 2Aに示す製造工程に続く工程を示す模式図である。
圆 2C]図 2Bに示す製造工程に続く工程を示す模式図である。
圆 2D]図 2Cに示す製造工程に続く工程を示す模式図である。
圆 3A]本発明の光素子一体型 LSIの他例を示す模式的平面図である。
圆 3B]本発明の光素子一体型 LSIの他例を示す模式的断面図である。
[図 4A]図 3Aに示す光素子一体型 LSIの製造工程の一つを示す模式図である。 圆 4B]図 4Aに示す製造工程に続く工程を示す模式図である。
圆 4C]図 4Bに示す製造工程に続く工程を示す模式図である。
圆 4D]図 4Cに示す製造工程に続く工程を示す模式図である。
圆 4E]図 4Dに示す製造工程に続く工程を示す模式図である。
圆 5A]本発明の光素子一体型 LSIの他例を示す模式的平面図である。
圆 5B]本発明の光素子一体型 LSIの他例を示す模式的断面図である。
圆 5C]図 5A、図 5Bに示す光素子一体型 LSIの変形例を示す模式的断面図である
[図 6A]図 5A、図 5Bに示す光素子一体型 LSIの製造工程の一つを示す模式図であ る。
圆 6B]図 6Aに示す製造工程に続く工程を示す模式図である。
圆 6C]図 6Bに示す製造工程に続く工程を示す模式図である。
圆 6D]図 6Cに示す製造工程に続く工程を示す模式図である。
圆 6E]図 6Dに示す製造工程に続く工程を示す模式図である。
圆 6F]図 6Eに示す製造工程に続く工程を示す模式図である。
圆 6G]図 6Fに示す製造工程に続く工程を示す模式図である。
圆 6H]図 6Gに示す製造工程に続く工程を示す模式図である。
圆 61]図 6Hに示す製造工程に続く工程を示す模式図である。
[図 7A]図 5A、図 5Bに示す光素子一体型 LSIの他の製造方法の工程の一つを示す 模式図である。 圆 7B]図 7Aに示す製造工程に続く工程を示す模式図である。
圆 7C]図 7Bに示す製造工程に続く工程を示す模式図である。
圆 7D]図 7Cに示す製造工程に続く工程を示す模式図である。
圆 7E]図 7Dに示す製造工程に続く工程を示す模式図である。
圆 7F]図 7Eに示す製造工程に続く工程を示す模式図である。
圆 7G]図 7Fに示す製造工程に続く工程を示す模式図である。
圆 7H]図 7Gに示す製造工程に続く工程を示す模式図である。
圆 Ή]図 7Hに示す製造工程に続く工程を示す模式図である。
[図 8A]図 6Gに示す製造工程に代わる工程を示す模式図である。
[図 8B]図 6Hに示す製造工程に代わる工程を示す模式図である。
[図 8C]図 61に示す製造工程に代わる工程を示す模式図である。
[図 9]光素子の設計上の実装位置と実際の実装位置との関係の一例を示す模式的 平面図である、
圆 10A]本発明の光素子一体型 LSIの他例を示す模式的平面図である。
圆 10B]本発明の光素子一体型 LSIの他例を示す模式的平面図である。
圆 10C]光素子の一例を示す模式的拡大断面図である。
[図 10D]光素子の他例を示す模式的拡大断面図である。
圆 11A]本発明の光素子一体型 LSIの他例を示す模式的断面図である。
圆 11B]本発明の光素子一体型 LSIの他例を示す模式的断面図である。
圆 12]本発明の光素子一体型 LSIの他例を示す模式的断面図である。
圆 13A]本発明の光素子一体型 LSIの他例を示す模式的断面図である。
[図 13B]図 15Aに示す LSIの製造工程の一部を示す模式的断面図である。
圆 14A]本発明の光素子一体型 LSIの他例を示す模式的平面図である。
圆 14B]本発明の光素子一体型 LSIの他例を示す模式的断面図である。
[図 15A]図 14A、図 14Bに示す光素子一体型 LSIの製造工程の一つを示す模式図 である。
[図 15B]図 15Aに示す製造工程に続く工程を示す模式図である。
[図 15C]図 15Bに示す製造工程に続く工程を示す模式図である。 [図 15D]図 15Cに示す製造工程に続く工程を示す模式図である。
[図 15E]図 15Dに示す製造工程に続く工程を示す模式図である。
[図 15F]図 15Eに示す製造工程に続く工程を示す模式図である。
[図 15G]図 15Fに示す製造工程に続く工程を示す模式図である。
[図 15H]図 15Gに示す製造工程に続く工程を示す模式図である。
[図 151]図 15Hに示す製造工程に続く工程を示す模式図である。
[図 15J]図 151に示す製造工程に続く工程を示す模式図である。
[図 15K]図 15Jに示す製造工程に続く工程を示す模式図である。
[図 15L]図 15Kに示す製造工程に続く工程を示す模式図である。
[図 16A]本発明の光素子一体型 LSIの他例を示す模式的平面図である。
[図 16B]本発明の光素子一体型 LSIの他例を示す模式的断面図である。
[図 17A]従来の製造方法によって製造された光素子一体型 LSIの一例を示す模式的 平面図である。
[図 17B]従来の製造方法によって製造された光素子一体型 LSIの一例を示す模式的 断面図である。
[図 18A]本発明の製造方法によって製造された光素子一体型 LSIの一例を示す模式 的平面図である。
[図 18B]本発明の製造方法によって製造された光素子一体型 LSIの一例を示す模式 的断面図である。
[図 19A]本発明の光素子一体型 LSIが実装された光電気混載基板の模式的断面図 である。
[図 19B]従来の光素子一体型 LSIが実装された光電気混載基板の模式的断面図で ある。
発明を実施するための最良の形態
(実施形態 1)
以下、本発明の光素子一体型半導体集積回路 (以下「光素子一体型 LSI」と呼ぶ 場合もある）の一例を図面に基づいて詳細に説明する。図 1Aは、本例の光素子一体 型 LSIの構造概略を示す模式的平面図であり、図 1Bは模式的断面図である。本例 の光素子一体型 LSIでは、 LSI1の電気信号出力ポート（不図示）に発光素子 2aが 半田バンプ 3によって電気接続されている。上記電気信号出力ポートは複数存在し、 それら電気信号出力ポートは様々な位置にランダムに配置されている。また、各電気 信号出力ポートには、発光素子 2aが実装されている。発光素子 2aには、 LSI1の裏 面側（図 1Bの下方）に向けて光を出力可能なものが用いられている。従って、電気信 号出力ポートからオンオフの電気信号が出力されると、その電気信号は発光素子 2a に入力されて光信号に変換され、オンオフの光信号として下方に向けて出力される。
[0021] 図 2A—図 2Dに、図 1A、図 IBに示す光素子一体型 LSIの製造方法を示す。ここ では、電気信号出力ポートが 8つある LSI1を例にとって製造方法を説明するが、電 気信号出力ポートの数が異なるときは、発光素子の数を適宜増減すればよい。
[0022] 図 2Aに示すように、素子基板上に発光素子 2aが 4 X 4で配置された発光素子ァレ ィ 2を用意する。発光素子アレイ 2を構成する複数の発光素子 2aのうち、必要な発光 素子 2aのノ¾ /ドに半田バンプ 3を形成し、形成された半田バンプ 3を用いて発光素子 アレイ 2と LSI 1とを電気接続する。ここで、必要な発光素子 2aとは、 LSI1の電気信 号出力ポートに実装することを意図する発光素子 2aを意味する。従って、 LSI1の電 気信号出力ポートに実装されない発光素子 2aは、 LSI1の上に載せられてはいるが 、 LSI1に電気接続されてはいない。
[0023] 次に、図 2Bに示すように、発光素子アレイ 2中の発光素子 2aのうち、必要な発光素 子 2aのみが覆われるように保護膜 4を形成する。本例では、レジストの露光'現像等 によるパターユングによって保護膜 4を形成した。
[0024] 次に、図 2Cに示すように、不要な発光素子 2aをエッチングによって除去する。その 後、図 2Dに示すように、保護膜 4を除去する。
[0025] 以上の工程によって、 LSI1の任意の位置に配置された複数の電気信号出力ポー トに発光素子 2aがそれぞれ実装された光素子一体型 LSIが製造される。本例の製造 方法では、複数の発光素子 2aを有する発光素子アレイ 2を LSI1に搭載した後、必要 な発光素子 2aを残し、不必要な発光素子 2aを除去するので、 LSI1の複数の電気信 号出力ポートがランダムに配置されていても、全ての電気信号出力ポートに発光素 子 2aを一括して実装できる。従って、発光素子 2aの実装工程が簡略になり、低コスト 化に寄与する。さらに、発光素子アレイ 2を構成する複数の発光素子 2aの発光面の 高さは予め揃えられているので、 LSI1の各電気信号出力ポートに実装された発光素 子 2aの発光面は全て同一の高さとなる。ここで、光素子一体型 LSIを光回路に光結 合させて、外部の LSIやメモリ等との間で光信号の送受信を行なおうとした場合、各 光回路の光信号入射面は一定の高さに揃えられているのが通常である。従って、 LS IIに実装されている複数の発光素子 2aの高さが一定であるということは、各発光素 子 2aと、それが光結合する複数の光回路との間隔を、全チャンネルにおいて一定に 保つことができ、全発光素子 2aと全光回路との間で高効率の光結合が実現されるこ とを意味する。さらに、高効率の光結合が実現されることによって、各発光素子 2aか らの出射光の大部分を光回路に入射させることができるため、より遠方まで光信号を 伝送できたり、また短距離の伝送であっても、ノイズ耐性が強い伝送ができるという効 果も得られる。尚、ここでは一つの製造方法について説明した力 以下で述べる別の 製造方法を用いて本発明の光素子一体型 LSIを製造することもでき、その場合も上 記と同様の作用効果が得られる。
[0026] (実施形態 2)
以下、本発明の光素子一体型 LSIの他例を図面に基づいて詳細に説明する。図 3 は、本例の光素子一体型 LSIの構造概略を示す模式的平面図であり、図 3Bは模式 的断面図である。本例の光素子一体型 LSIでは、 LSI1の電気信号入力ポート (不図 示）に受光素子 5aが半田バンプ 3によって電気接続されている。上記電気信号入力 ポートは複数存在し、それら電気信号入力ポートは様々な位置にランダムに配置さ れている。また、各電気信号入力ポートには受光素子 5aが実装されている。受光素 子 5aには、 LSI1の裏面側（図 3Bの下方)から入射した光を受光可能なものが用いら れている。従って、外部からオンオフの光信号が入力されると、その光信号は受光素 子 5aによって電気信号に変換され、オンオフの電気信号として電気信号入力ポート に出力される。
[0027] 図 4A—図 4Eに、図 3A、図 3Bに示す光素子一体型 LSIの製造方法を示す。ここ では、電気信号入力ポートが 8つある LSI1を例にとって製造方法を説明するが、電 気信号入力ポートの数が異なるときは、受光素子の数を適宜増減すればよい。 [0028] まず、図 4Aに示すように、素子基板 7上に受光素子 5aが 4 X 4で配置された受光 素子アレイ 5を用意する。次に図 4Bに示すように、受光素子アレイ 5を構成する複数 の受光素子 5aのうち、必要な受光素子 5aのみが覆われるように保護膜 4を形成する 。本例では、レジストの露光'現像等によるパターユングによって保護膜 4を形成した 。ここで、必要な受光素子 5aとは、後に LSI1の電気信号入力ポートに実装すること を意図する受光素子 5aを意味する。
[0029] 次に図 4Cに示すように、不要な受光素子 5aをエッチングにより除去する。但し、こ のエッチング工程では、不要な受光素子 5aの表面にある機能部（光信号を受光し、 受光した光信号を電気信号に変換して出力する機能を果たすために必要な部分) 6 のみをエッチングし、素子基板 7はエッチングしない。これは複数の受光素子 5a全体 の支持部として素子基板 7を利用するためである。
[0030] 次に、保護膜 4を除去することによって、必要な受光素子 5aのみが機能部 6を有す る受光素子アレイ 5を得る。その後、図 4Dに示すように、機能部 6を有する各受光素 子 5aのノ¾ /ドに半田バンプ 3を形成し、形成された半田バンプ 3を用いて必要な受光 素子 5aと LSI 1とを電気接続する。
[0031] 以上の工程によって、 LSI1の任意の位置に配置された複数の電気信号入力ポー トに受光素子 5aがそれぞれ実装された光素子一体型 LSIが製造される。本例の製造 方法では、不要な受光素子 5aの機能部 6が予め除去された受光素子アレイ 5を LSI 1に搭載し、その後、必要な受光素子 5aと LSI1の電気信号入力ポートとを電気接続 する。従って、 LSI1の複数の電気信号入力ポートがランダムに配置されていても、全 ての電気信号入力ポートに受光素子 5aを一括して実装できる。この結果、受光素子 5aの実装工程が簡略になり、低コスト化に寄与する。さら〖こ、受光素子アレイ 5を構成 する複数の受光素子 5aは、予め受光面の高さが揃えられているので、 LSI1の各電 気信号入力ポートに実装された複数の受光素子 5aの受光面は全て同一の高さとな る。ここで、光素子一体型 LSIを光回路に光結合させて、外部の LSIやメモリ等との間 で光信号の送受信を行なおうとした場合、各光回路の光信号出射面は一定の高さに 揃えられているのが通常である。従って、 LSI1に実装されている複数の受光素子 5a の高さが一定であるということは、各受光素子 5aと、それが光結合する複数の光回路 との間隔を、全チャンネルにおいて一定に保つことができ、全受光素子 5aと全光回 路との間で高効率の光結合が実現されることを意味する。さらに、高効率の光結合が 実現されることによって、各光回路力 の出射光の大部分が各受光素子 5aによって 受光されるため、従来は受光することが困難、又は不可能であった微弱な光信号で あっても受光可能となる。例えば、長距離伝送によって減衰してしまったような微弱な 光信号であっても受光可能となる。また、受光素子 5aによって比較的光強度の強い 光信号の大部分が受光されるため、ノイズ耐性が強い伝
送が実現可能となる。後者の効果は、短距離伝送の場合に特に顕著である。
[0032] (実施形態 3)
以下、本発明の光素子一体型 LSIの他例を図面に基づいて詳細に説明する。図 5 Aは、本例の光素子一体型 LSIの構造概略を示す模式的平面図であり、図 5Bは模 式的断面図である。本例の光素子一体型 LSIでは、 LSI1の電気信号出力ポート (不 図示）に発光素子 2aが半田バンプ 3によって電気接続され、電気信号入力ポート（不 図示）に受光素子 5aが半田バンプ 3によって電気接続されている。 LSI1の電気信号 出力ポート及び電気信号入力ポートは複数存在しており、それらポートは様々な位 置にランダムに配置されている。
[0033] 発光素子 2aには、 LSI1の裏面側（図 5Bの下方）に向けて光を出力可能出なもの が用いられている。従って、電気信号出力ポートからオンオフの電気信号が出力され ると、その電気信号は発光素子 2aに入力されて光信号に変換され、オンオフの光信 号として下方に向けて出力される。一方、受光素子 5aには、 LSI1の裏面側（図 5Bの 下方)から入射した光を受光可能なものが用いられている。従って、外部からオンォ フの光信号が入力されると、その光信号は受光素子 5aによって電気信号に変換され 、オンオフの電気信号として電気信号入力ポートに出力される。
[0034] 図 6A—図 6Dに、図 5A、図 5Bに示す光素子一体型 LSIの製造方法を示す。ここ では電気信号出力ポート及び電気信号入力ポートが、それぞれ 8つずつ設けられて いる LSI1を例にとって製造方法を説明する力 LSI1の入出力ポートの数が異なると きは、発光素子及び受光素子数の数を適宜変更することができる。
[0035] 図 6Aに示すように、素子基板上に発光素子 2aが 4 X 4で配置された発光素子ァレ ィ 2を用意する。発光素子アレイ 2を構成している複数の発光素子 2aのうち、必要な 発光素子 2aのノ¾ /ドに半田バンプ 3を形成し、形成された半田バンプ 3を用いて発光 素子アレイ 2と LSI 1とを電気接続する。ここで、必要な発光素子 2aとは、 LSI1の電 気信号出力ポートに実装される発光素子 2aのことを意味する。従って、 LSI1の電気 信号出力ポートに実装されない発光素子 2aは、 LSI1の上に載せられてはいる力 L SI1に電気接続されてはいない。また、必要な発光素子 2aを LSI 1に電気接続する ために用いる半田バンプ 3は、後に受光素子 5aを電気接続するために用いる半田バ ンプ 3よりも融点が高いものを用いる。この半田の使い分けによって、後に受光素子 5 aを電気接続する工程において、発光素子 2aを接続している半田の溶解を回避する ことができる。
[0036] 次に、図 6Bに示すように、発光素子アレイ 2のうち、必要な発光素子 2aのみが覆わ れるように保護膜 4を形成する。本例では、レジストの露光 ·現像等によるパターニン グによって保護膜 4を形成した。
[0037] 次に、図 6Cに示すように、不要な発光素子 2aをエッチングによって除去する。その 後、図 6Dに示すように、保護膜 4を除去する。
[0038] 続いて、受光素子 5aの実装工程を図 6E—図 61を参照しながら説明する。まず、図
6Eに示すように、素子基板 7上に受光素子 5aが 4 X 4で配置された受光素子アレイ 5 を用意する。
[0039] 次に図 6Fに示すように、受光素子アレイ 5を構成する複数の受光素子 5aのうち、必 要な受光素子 5aのみが覆われるように保護膜 4を形成する。本例では、レジストの露 光'現像等によるパターユングによって保護膜 4を形成した。ここで、必要な受光素子 5aとは、後に LSI1の電気信号入力ポートに実装することを意図する受光素子 5aを 意味する。
[0040] 次に図 6Gに示すように、不要な受光素子 5aをエッチングにより除去する。但し、こ のエッチング工程では、不要な受光素子 5aの表面にある機能部 6のみをエッチング し、素子基板 7はエッチングしない。これは複数の受光素子 5a全体の支持部として素 子基板 7を利用するためである。
[0041] 次に、保護膜 4を除去することによって、必要な受光素子 5aのみが機能部 6を有す る受光素子アレイ 5を得る。その後、図 6Hに示すように、機能部 6を有する複数の受 光素子 5aのノ¾ /ドに半田バンプ 3を形成し、形成された半田バンプ 3を用いて必要な 受光素子 5aと LSI1とを電気接続する。
[0042] 最後に、図 61に示すように、受光素子アレイ 5の素子基板 7をエッチングして除去す る。
[0043] ここで、発光素子アレイ 2の 1チャンネルの大きさを zとし（図 6D参照）、受光素子ァ レイ 5の 1チャンネルの大きさを yとしたとき（図 6G参照）、発光素子 2aと受光素子 5aと が上記組み立て時に干渉し合わないように、 zよりも yを小さくしてある。もっとも、 zを y よりも小さくすることによつても、発光素子 2aと受光素子 5aとの干渉を回避することが できる。図 7A—図 71に、 zを yよりも小さくして、発光素子 2aと受光素子 5aとの干渉を 回避した例を示す。
[0044] これまでは、受光素子アレイを構成する複数の受光素子のうち、不要な受光素子の 機能部のみを除去し、素子基板は残存させる製造方法について説明してきた。しか し、図 8A—図 8Cに示すように、不要な受光素子 5aを素子基板 7ごとエッチングして しまってもよい。この製造方法によれば、発光素子 2aと素子基板 7との干渉を回避す るために、先に実装される発光素子 2aの厚みを規制する必要はなくなる。尚、図 8A 一図 8Cに示す工程は、図 6G—図 61に示す工程に相当する。従って、図 6A—図 6F に示す工程を実行し、その後に図 8A—図 8Cに示す工程を実行すれば、図 5A、図 5Bに示す光素子一体型 LSIを製造することができる。
[0045] 以上の製造方法によって、 LSI1の任意の位置に配置された複数の電気信号出力 ポート及び電気信号入力ポートに、発光素子 2a及び受光素子 5aがそれぞれ実装さ れた光素子一体型 LSIが製造される。本例の製造方法では、複数の発光素子 2aか らなる発光素子アレイ 2を LSI1に搭載した後、必要な発光素子 2aを残し、不必要な 発光素子 2aを除去する。従って、 LSI1の複数の電気信号出力ポートがランダムに配 置されていても、全ての電気信号出力ポートに発光素子 2aがー括して実装される。こ の結果、発光素子 2aの実装工程が簡略になり、低コスト化に寄与する。さらに、発光 素子アレイ 2を構成する複数の発光素子 2aの発光面の高さは予め揃えられているの で、 LSI1の各電気信号出力ポートに実装された発光素子 2aの発光面は全て同一の 高さとなる。ここで、光素子一体型 LSIを光回路に光結合させて、外部の LSIやメモリ 等との間で光信号の送受信を行なおうとした場合、各光回路の光信号入射面は一定 の高さに揃えられているのが通常である。従って、 LSI1に実装されている複数の発 光素子 2aの高さが一定であるということは、各発光素子 2aと、それが光結合する複数 の光回路との間隔を、全チャンネルにおいて一定に保つことができ、全発光素子 2a と全光回路との間で高効率の光結合が実現されることを意味する。さらに、高効率の 光結合が実現されることによって、各発光素子 2aからの出射光の大部分を光回路に 入射させることができるため、伝送可能距離のさらなる長距離化が実現され、また短 距離伝送であっても、ノイズ耐性が強 、伝送ができると ヽぅ効果も得られる。
さらに本例の製造方法では、不要な受光素子 5aの機能部 6が予め除去された受光 素子アレイ 5を LSI1に搭載し、その後、必要な受光素子 5aと LSI1の電気信号入力 ポートとを電気接続する。従って、 LSI1の複数の電気信号入力ポートがランダムに 配置されていても、全ての電気信号入力ポートに受光素子 5aがー括して実装される 。従って、受光素子 5aの実装工程が簡略になり、低コスト化に寄与する。さらに、受 光素子アレイ 5を構成する複数の受光素子 5aの受光面の高さは予め揃えられている ので、 LSI1の各電気信号入力ポートに実装された複数の受光素子 5aの受光面は 全て同一の高さとなる。ここで、光素子一体型 LSIを光回路に光結合させて、外部の LSIやメモリ等との間で光信号の送受信を行なおうとした場合、各光回路の光信号出 射面は一定の高さに揃えられているのが通常である。従って、 LSI1に実装されてい る複数の受光素子 5aの高さが一定であるということは、各受光素子 5aと、それが光結 合する複数の光回路との間隔を、全チャンネルにおいて一定に保つことができ、全 受光素子 5aと全光回路との間で高効率の光結合が実現されることを意味する。さら に、高効率の光結合が実現されることによって、各光回路からの出射光の大部分が 各受光素子 5aによって受光されるため、従来は受光することが困難、又は不可能で あった微弱な光信号であっても受光可能となる。例えば、長距離伝送によって減衰し てしまったような微弱な光信号であっても受光可能となる。また、受光素子 5aによって 比較的光強度の強い光信号の大部分が受光されるため、ノイズ耐性が強い伝送が 実現可能となる。後者の効果は、短距離伝送の場合に特に顕著である。 [0047] 総じて、本例の製造方法によって製造された光素子一体型 LSIは、発光素子及び 受光素子の双方を備え、かつ、各発光素子及び各受光素子の高さが一定に揃って いる。従って、発光側および受光側の全チャンネルにおいて光回路との高効率な光 結合が実現されると 、う効果が得られ、送受信両方の光通信を良好な状況で行うこと ができると!ヽぅ効果が得られる。
[0048] 加えて、本例の製造方法のように、複数の発光素子及び受光素子を一括して実装 した場合、次のような効果も得られる。図 9は、本例の製造方法によって製造された光 素子一体型 LSIの模式的平面図である。受光素子 5aの実際の実装位置は、所定の 実装位置（図中に点線 13aで示す）に対して上方向にずれている。また、発光素子 2 aの実際の実装位置は、所定の実装位置（図中に点線 13bで示す）に対して左方向 にずれている。しかし、複数の受光素子 5a及び発光素子 2aは、両者とも一括して LS IIに実装されたものである。従って、所定の実装位置に対する実際の実装位置のず れの方向と距離は、複数の素子間において同一である。すなわち、図 9では、全ての 受光素子 5aが所定の実装位置に対して上方向に同一距離だけずれている。また、 全ての発光素子 2aが所定の実装位置に対して左方向に同一距離だけずれている。 この場合、各受光素子 5aに対応しているレンズ等 (不図示）の光部品全体を上方向 にずらせば高効率な結合が実現される。また、各発光素子 2aに対応している光部品 全体を左方向にずらせば高効率な結合が実現される。
[0049] 以上のように、複数の受光素子及び発光素子が一括して LSIに実装される本例の 製造方法によって製造された光素子一体型 LSIでは、同種の複数の光素子の実際 の実装位置と、設計上の実装位置との間の位置ずれは、全ての光素子について同 方向、かつ、同距離である。この結果、光素子が光結合すべき光回路の位置を光素 子の位置ずれと同じ方向に同じ距離だけずらすことによって、光素子と光回路とを高 効率で光結合させることができる。但し、この効果は、同種の複数の光素子に限定さ れる。図 9に示す場合であれば、発光素子 2aと光回路との光結合、又は受光素子 5a と光回路との光結合のどちらか一方に限定される。もちろん、発光素子 2aと受光素子 5aとが同一方向に同一距離だけずれている場合には、全ての光素子と光回路とを高 効率で結合させることができる。 [0050] さらに、光素子の実装に用いる半田の融点を製造工程の進行に従って順々に低く して 、くことによって、前工程の半田付けに用いた半田が溶けな 、温度によって次ェ 程の半田付けを実行することができる。その結果、製造工程の途中で半田が溶解し、 先に実装されている光素子の位置がずれるといった不都合が回避される。具体的に は、複数の発光素子を最初に実装し、次に複数の受光素子を実装する場合には、発 光素子を受光素子の実装に用いる半田よりも高融点の半田によって実装する。そう すれば、発光素子の実装後に受光素子を実装する際に、発光素子の実装に用いた 半田が溶解することがない。よって、発光素子の位置がずれることはない。以上のよう に、融点の異なる半田を使い分けることによって、発光素子及び受光素子をそれぞ れ所定位置に確実に固定することができる。
[0051] また、図 5Cに示すように、 LSI1と発光素子 2a及び受光素子 5aとの間に、アンダー フィル榭脂 8を充填して、両者の接続強度を高めることもできる。アンダーフィル榭脂 8の充填工程は、上記製造工程中の任意の段階に追加することができる。
[0052] (実施形態 4)
図 10A、図 10Bに本発明の光素子一体型 LSIの他例を示す。図 10Aに示す光素 子一体型 LSIでは、隣接する受光素子 5aの一部が互いに繋がっている。受光素子 アレイ 5を構成する各受光素子 5aの電極パターンの一部が 2以上のチャンネル間に 跨っており、チャンネル間をまたぐ電極パターンを分断したくない場合には、図 10A に示すような構造とすることが望ましい。尚、図 10Aには、受光素子 5a同士がつなが つている部分と分離されている部分の両者が存在する例を図示したが、発光素子に 関しても同様である。また、図 10Bに示す光素子一体型 LSIでは、隣接する発光素 子 2a及び受光素子 5aの間に隙間が設けられ、光素子が各チャンネルごとに独立し ている。熱膨張の影響によって光素子に作用する応力をなるベく少なくしたい場合に は、図 10Bに示すような構造とすることが望ましい。図 10Bに示すように、隣接する光 素子間に隙間を設けて、隣接する光素子同士を分離しやすくするための方法の一例 として、隣接する光素子の間に、図 10C又は図 10Dに示すような切り込み 10を入れ ておくことが考えられる。図 10C及び図 10Dは、光素子の断面を模式的に示しており 、図 10Cでは光素子の片面に、図 10Dでは光素子の両面に切り込み 10が入れられ ている。
[0053] 上記のように、実装されている複数の光素子同士が互いに繋がった構造を採用す ることによって、隣接する光素子間で電極配線を共通化でき、配線レイアウトの自由 度が増加する。さらに、半田を電極のどこに配置して実装するかについての自由度も 増加する。逆に、光素子を単チャンネルごとに分離した構造を採用することによって、 LSIと光素子との間の熱膨張係数差に起因して光素子に作用する応力を小さくする ことができる。
[0054] (実施形態 5)
図 11A、図 11Bに、本発明の光素子一体型 LSIの他例を示す。図 11Aに示す光 素子一体型 LSIでは、複数の受光素子 5aの高さが LSI1に対して一定であり、又、複 数の発光素子 2aの高さも LSI1に対して一定である。しかし、発光素子 2aと受光素子 5bの高さは異なっている。図 11Aに示すような光素子一体型 LSIは、発光素子 2aを 先に LSI1に実装した後に、受光素子 5aを LSI1に実装することによって製造可能で ある。この際、受光素子 5aの厚みを発光素子 2aの厚みよりも厚くしておくことにより、 発光素子 2aと受光素子 5aとの干渉を避けて両者を実装することができる。
[0055] 図 11Bに示す光素子一体型 LSIでは、複数の受光素子 5a及び発光素子 2aの高さ 力 SLSI1に対して一定である。すなわち、全ての光素子の高さが同一である。図 11B に示すような光素子一体型 LSIは、図 11 Aのような構造の光素子一体型 LSIを製造 してから、厚みの厚!、光素子（図 11 Aでは受光素子 5a)
Figure imgf000019_0001
、光素子（図 11 Aでは発光素子 2a)に合わせてエッチングすることによって製造可能である。
[0056] 尚、図 11A、図 1 IBに示すように、実装されている光素子の高さが揃っていることに よる利点については、これまでに繰り返し説明しているので、ここでの説明は省略す る。
[0057] (実施形態 6)
本発明の光素子一体型 LSIの他例を図 12に示す。図 12に示す光素子一体型 LSI では、 LSI1に複数の発光素子 2aと受光素子 5aが半田バンプ 3によって実装されて おり、それら発光素子 2a及び受光素子 5aの近傍にヒートシンク 11が設けられている 。ヒートシンク 11の材料としては、アルミ、銅、シリコンなど様々な材料を用いることが できる。尚、ヒートシンク 11の材料が発光素子 2a及び受光素子 5aに入出力する光の 波長に対して光学的に透明である場合には問題はないが、透明ではない場合には、 光路を確保するための窓 12を形成する必要がある。
[0058] 受光素子や発光素子といった光素子は温度が高くなると、常温時に比べて性能が 低下することが知られている。しかし、本例の光素子一体型 LSIによれば、発光素子 2a及び受光素子 5aの近傍に設けられたヒートシンク 11によって、発光素子 2a及び 受光素子 5aから発生する熱が放熱され、発光素子 2a及び受光素子 5aを常温に近 い温度で駆動することができる。この結果、発光素子 2a及び受光素子 5aの性能が十 分に発揮される。さらに、 LSI1側にも同様のヒートシンクを設けることによって、放熱 効果をより一層高めることができる。
[0059] (実施形態 7)
本発明の光素子一体型 LSIの他例を図 13Aに示す。図 13Aに示す光素子一体型 LSIでは、複数の発光素子 2a及び受光素子 5aが LSI1に実装されており、全部又は 一部の発光素子 2aにはレンズ 14が集積ィ匕されて 、る。レンズ 14の収束作用によつ て、発光素子 2aから出射された光の発散が抑制され、又はコリメートされて、結合対 象の光学部品に対して高効率で入射しやすくなる。また、必要であれば、受光素子 5 aにもレンズを集積ィ匕することができる。受光素子 5aは、その高速化に伴って受光部 の小型化が進んでおり、高効率な光結合を実現するためには、レンズの集積化が有 効である。発光素子 2aゃ受光素子 5aにレンズを集積ィ匕させる方法としては、図 13B に示すように、受光素子 5aが形成されて 、る素子基板 7を凸形状にエッチングする 方法や、ポリマーを発光素子 2aゃ受光素子 5aに塗布後、硬化させてポリマーの表面 張力を利用してレンズ形状にする方法等がある。
[0060] 光素子にレンズを設けることによって、光素子から出射された光や光回路から出射 された光の発散を抑制することができる。また、レンズなどの光学系の特性によっては 平行光にすることもできる。その結果、光素子と光回路間の距離がある程度離れてい ても高効率な光結合が実現される。あるいは、受光素子の受光部の面積が小さい場 合や、光回路の光伝播部 (通常コアと呼ばれる）の大きさが小さい場合も、高効率な 光結合が実現される。 [0061] (実施形態 8)
本発明の光素子一体型 LSIの他例を図 14A、図 14Bに示す。図 14A、図 14Bに 示す光素子一体型 LSIでは、 LSI1に複数の発光素子 2aと受光素子 5aが実装され ている。ここでは LSI1に電気信号出力ポートと、電気信号入力ポートが 8つずつ設け られている場合を例にとって説明するが、入出力ポートの数が異なるときは、発光素 子及び受光素子の数を適宜変更することができる。発光素子 2aと受光素子 5aは、機 能部を残して薄膜ィ匕されている。ここで、受光素子 5aの機能部とは前記した通りであ る。また、発光素子 2aの機能部とは、入力された電気信号を光信号に変換し、変換さ れた光信号を出力する機能を果たすために必要な部分を意味する。
[0062] 上記のように、発光素子 2a及び受光素子 5aを薄膜化することにより、これら光素子 と光学的に結合する対象との間の距離を短くすることが可能となり、結合効率、位置 ずれの許容量を向上させることができる。また、薄膜ィ匕により光素子の基板部分がな くなり、光が基板を透過する際に生じるロスをなくすことができる。
[0063] 図 15A—図 15Lに、図 14A、図 14Bに示す光素子一体型 LSIの製造方法を示す 。まず、図 15Aに示すように、不図示の素子基板上に発光素子 2aが 4 X 4で配置さ れた発光素子アレイ 2を用意する。この発光素子アレイ 2中の必要な発光素子 2aの ノッドにのみ半田バンプ 3を形成し、形成された半田バンプ 3を用いて発光素子ァレ ィ 2と LSI 1とを電気接続する。必要な発光素子 2aとは、 LSI1の電気信号出力ポート に実装することを意図する発光素子 2aを意味する。
[0064] 次に、図 15Bに示すように、半田バンプ 3が形成された発光素子 2aのみが覆われ るように保護膜 4を形成する。本例では、レジストの露光'現像等によるパターユング によって保護膜 4を形成した。
[0065] 次に、図 15Cに示すように、不要な発光素子 2aをエッチングにより除去する。その 後、図 15Dに示すように、保護膜 4を除去して、必要な位置にのみ発光素子 2aを実 装する。
[0066] 次に、図 15Eに示すように、発光素子 2aが実装されていない LSI1の表面を保護膜 4で被覆した後、発光素子 2aの素子基板をエッチングすることによって、発光素子 2a を薄膜化する。その後、図 15Fに示すように、保護膜 4を除去する。 [0067] 続いて、図 15Gに示すように、素子基板 7上に 4 X 4で受光素子 5aが配置された受 光素子アレイ 5を用意する。次に、図 15Hに示すように、必要な受光素子 5aのみが 覆われるように保護膜 4を形成する。本例では、レジストの露光 ·現像等によるパター ユングによって保護膜 4を形成した。必要な受光素子 5aとは、後に LSI1に実装する ことを意図する受光素子 5aである。
[0068] 次に、図 151に示すように、不要な受光素子 5aをエッチングにより除去する。但し、 ここでのエッチング工程では、受光素子 5aの表面をエッチングすると共に、素子基板 7の表面を部分的にエッチングする。但し、素子基板 7の全てをエッチングせず、一 部を残す。これは複数の受光素子 5a全体の支持部として素子基板 7を利用するため である。その後、保護膜 4を除去して、必要な位置のみに受光素子 5aが残された受 光素子アレイ 5を得る。さらに、残されている複数の受光素子 5aのノ¾ /ドに半田バン プ 3を形成する。
[0069] 次に、図 15Jに示すように、既に発光素子 2aが実装されている LSI1のパッドに、受 光素子 5aが電気接続される電気信号入力ポートに連通する開口 15を設け、他の部 分は保護膜 4で被覆する。その後、図 15Kに示すように、受光素子アレイ 5の各受光 素子 5aが対応する開口 15に嵌め込まれるように、受光素子アレイ 5を LSI1に載せ、 複数の受光素子 5aを一括して搭載する。
[0070] 次に、図 15Lに示すように、受光素子アレイ 5の素子基板 7をエッチングしてから、 L SI1側に設けられている保護膜 4を除去する。
[0071] 他の製造方法として、発光素子アレイ 2を構成する複数の発光素子 2aのうち、不要 な発光素子 2aを最初に除去してから LSI1の電気信号出力ポートに実装し、受光素 子 5aは上記と同様の方法で実装する方法もある。
[0072] 以上述べた製造方法によって、薄膜化された光素子を備えた光素子一体型 LSIを 製造することができる。薄膜化された光素子を備えた光素子一体型 LSIによれば、光 素子の機能部と、その機能部に光結合する光回路との間の距離が短くなる。従って、 発光素子又は光回路から出射された光信号が拡散する前に光回路ゃ受光素子に入 射し、光結合効率が高くなる。
[0073] (実施形態 9) 本発明の光素子一体型 LSIの他例を図 16A、図 16Bに示す。図 16A、図 16Bに 示す光素子一体型 LSIでは、 LSI1に 5つの光素子が実装されている。このうち 3つの 光素子 16aは LSI1の左側に纏まっており、これらを群 1と呼ぶ。一方、残りの 2つの 光素子 16bは LSI1のほぼ中央に纏まっており、これらを群 2と呼ぶ。もっとも、群 1と 群 2に属する光素子 16a及び 16bは同一の光素子である。
[0074] 群 1に属する 3つの光素子 16aは高さが一定であり、群 2に属する 2つの光素子 16b も高さは一定である。しかし、光素子 16aは光素子 16bよりも高さが低い。従って、群 1に属する光素子 16aと光結合する光ファイバ等 (不図示）の位置が、群 2に属する光 素子 16bと光結合する光ファイバ等 (不図示)の位置よりも高い場合、群 1に属する光 素子 16aの高さを群 2に属する光素子 16bよりも低くしておけば、群 1に属する光素子 16aと光ファイバとの距離と、群 2に属する光素子 16bと光ファイバとの距離とがほぼ 同じになる。この結果、光結合効率の平均化と高効率化が実現する。
[0075] 以上のように、各群に属する光素子ごとに光結合すべき光回路群の高さが異なる 場合には、対応する光回路群の高さに合わせて各群に属する光素子の高さを設定し ておくことによって、各群に属する光素子と光回路との間でそれぞれ高効率な光結合 が実現され、良好な光通信が実現される。
[0076] (実施形態 10)
図 17A、図 17B及び図 18A、図 18Bに、 LSI1に 3つの光素子 16が実装された光 素子一体型 LSIを示す。このうち、図 17A、図 17Bに示す光素子一体型 LSIは、複 数の光素子を個別に実装する従来の製造方法によって製造されたものである。一方 、図 18A、図 18Bに示す光素子一体型 LSIは、複数の光素子を一括して実装する本 発明の製造方法によって製造されたものである。図 17A、図 17Bに示す光素子一体 型 LSIでは、 LSI1の高さを基準とした場合、隣接する光素子 16間の高さのずれ 17 力^ / z m程度であり、装置等の条件によっては高さのずれがそれ以上になる場合も多 くある。一方、図 18A、図 18Bに示す光素子一体型 LSIでは、隣接する光素子 16間 の高さのずれ 17が 0. 5 m程度に抑えられている。高さのずれが大幅に低減されて いる理由は、本発明の製造方法では、複数の光素子からなる光素子アレイを搭載し た後に、不必要な光素子を除去することによって、必要な光素子を一括実装するか、 不要な光素子が予め除去された光素子アレイを搭載することによって、必要な光素 子を一括実装しているからである。更なる効果として、複数の光素子を一括して実装 すると、光素子を 1つずつ実装する場合に比べて、実装に要する時間を短縮すること ができ、コストを低減することができる。また、その効果は実装される光素子の数が増 えるほど大きくなる。
[0077] (実施形態 11)
図 19A、図 19Bに、光導波路 18、光導波路端面ミラー 19及び電気配線が形成さ れた光電気混載基板 20に光素子一体型 LSIを実装した場合の断面構造を示す。こ こで、光電気混載基板 20とは、光回路と電気回路の両方が設けられた基板を意味す る。図 19A、図 19Bには、光回路として光導波路 18を用いた例を示すが、その他の 光回路として光ファイバを用いても良い。図 19Aは、本発明の光素子一体型 LSIが 実装された光電気混載基板 20の断面構造を示す。図 19Bは従来の光素子一体型 L SIが実装された光電気混載基板 20の断面構造を示す。
[0078] 図 19Aに示す光素子一体型 LSIと、図 19Bに示す光素子一体型 LSIとは、 3チャン ネル分の発光素子 2aと、 1チャンネル分の受光素子 5aとが LSI1に実装されて 、る点 で共通している。しかし、図 19Aと図 19Bとを比較すれば明らかなように、複数の発 光素子 2a及び受光素子 5aがー括して実装された本発明の光素子一体型 LSIでは、 発光素子 2a及び受光素子 5aの高さが一定に揃っている。一方、 1チャンネルずつの 発光素子 2a及び受光素子 5aが 1つずつ LSI1に実装された従来の光素子一体型 L SIでは、各光素子間の高さにばらつきが生じている。
[0079] 光電気混載基板 20は、その表面に光導波路 18と光導波路端面ミラー 19が形成さ れ、更に電気配線 (不図示）が形成されている。また、光素子一体型 LSIと光電気混 載基板 20は、半田バンプ 3を用いて電気接続され、光素子一体型 LSIの受発光部と 光導波路端面ミラー 19は、 X、 Y、 Ζ方向の位置を合わせることにより、光結合してい る。ここで、 X方向は光電気混載基板 20の表面と平行な方向で、 Υ方向は紙面に垂 直な方向で、 Ζ方向は、光電気混載基板 20の表面に垂直な方向を示す。図 23Α、 図 23Βには、 X、 Ζ方向の断面が示されている。比較的低速な信号は、半田バンプ 3 を介して光素子一体型 LSIと光電気混載基板 20との間で入出力され、高速な信号 は発光素子 2a及び受光素子 5aと光導波路 18とを介して入出力される。
[0080] ここで、光素子一体型 LSIから出力される光信号を高効率、かつ全チャンネルにつ いて同じ効率で光結合させるためには、各光素子と、光導波路端面ミラー 19との相 対位置が、それぞれのチャンネルで揃っている必要がある。この点、 LSI1に対して 複数の光素子の高さが一定である本発明の光素子一体型 LSIを光電気混載基板 2 0に対して平行に、かつ、光素子と光導波路端面ミラー 19の光軸を合わせて搭載す れば、各光素子と光導波路端面ミラー 19との間の距離 (Z方向）が一定になる。従つ て、全チャンネルについて均一、かつ、高効率の光結合が実現される。さらに、光素 子一体型 LSIから出力される複数の光信号の強度が均一に向上するので、全チャン ネルにつ ヽて伝送距離が延びる。
[0081] 一方、図 19Bに示す従来の光素子一体型 LSIのように、 LSI1に対して複数の光素 子の高さが一定でない場合は、光素子一体型 LSIを光電気混載基板 20に対して平 行に実装したとしても、各光素子と光導波路端面ミラー 19との間の距離 (Z方向）がー 定とはならず、光結合にばらつきが生じる。その結果、光信号の伝送可能距離にばら つきが生じ、光結合効率が悪!、チャンネルでは伝送距離が短くなる。

Claims

請求の範囲
[1] 半導体集積回路に入出力される電気信号を光信号に変換する 2以上の光素子が 前記半導体集積回路に実装されてなる光素子一体型半導体集積回路であって、 前記 2以上の光素子の高さが同一である光素子一体型半導体集積回路。
[2] 半導体集積回路に入出力される電気信号を光信号に変換する 2以上の光素子が 前記半導体集積回路に実装されてなる光素子一体型半導体集積回路であって、 前記 2以上の光素子は 2以上の群に分けられており、同一の群に属する光素子同 士の高さは同一であるが、異なる群に属する光素子同士の高さは異なる光素子一体 型半導体集積回路。
[3] 前記 2以上の光素子の一部を前記半導体集積回路に固定している半田の融点と、 他の光素子を前記半導体集積回路に固定している半田の融点とが異なる請求項 1 記載の光素子一体型半導体集積回路。
[4] 前記 2以上の光素子の一部を前記半導体集積回路に固定している半田の融点と、 他の光素子を前記半導体集積回路に固定している半田の融点とが異なる請求項 2 記載の光素子一体型半導体集積回路。
[5] 不規則に配列された 2以上の電気信号出力ポートを有する半導体集積回路と、 前記半導体集積回路の各電気信号出力ポートに接続され、対応する電気信号出 力ポートから出力された電気信号を光信号に変換して外部に出力する 2以上の発光 素子とを有し、
前記電気信号出力ポートに接続されている前記 2以上の発光素子は、発光面の高 さが互いに同一である光素子一体型半導体集積回路。
[6] 不規則に配列された 2以上の電気信号入力ポートを有する半導体集積回路と、 前記半導体集積回路の各電気信号入力ポートに接続され、外部から入力された光 信号を電気信号に変換して対応する電気信号入力ポートへ出力する 2以上の受光 素子とを有し、
前記電気信号入力ポートに接続されている前記 2以上の受光素子は、受光面の高 さが互いに同一である光素子一体型半導体集積回路。
[7] 不規則に配列された 2以上の電気信号出力ポートと、電気信号入力ポートとを有す る半導体集積回路と、
前記半導体集積回路の各電気信号出力ポートに接続され、対応する電気信号出 力ポートから出力された電気信号を光信号に変換して外部に出力する 2以上の発光 素子と、
前記半導体集積回路の各電気信号入力ポートに接続され、外部から入力された光 信号を電気信号に変換して対応する電気信号入力ポートへ出力する 2以上の受光 素子とを有し、
前記電気信号出力ポートに接続されている前記 2以上の発光素子は、発光面の高 さが互いに同一であり、前記電気信号入力ポートに接続されている前記 2以上の受 光素子は、受光面の高さが互いに同一である光素子一体型半導体集積回路。
[8] 前記電気信号出力ポートに接続されている前記発光素子の前記発光面の高さと、 前記電気信号入力ポートに接続されている前記受光素子の前記受光面の高さとが 互いに同一である請求項 7記載の光素子一体型半導体集積回路。
[9] 前記発光素子を前記半導体集積回路に固定している半田の融点と、前記受光素 子を前記半導体集積回路に固定している半田の融点とが異なる請求項 7記載の光 素子一体型半導体集積回路。
[10] 前記発光素子の少なくとも 1つには、発光面から出射された光を収束せる光学素子 が設けられている請求項 5記載の光素子一体型半導体集積回路。
[11] 前記発光素子の少なくとも 1つには、発光面から出射された光を収束せる光学素子 が設けられている請求項 7記載の光素子一体型半導体集積回路。
[12] 前記受光素子の少なくとも 1つには、外部力 入力された光を前記受光面に向けて 収束させる光学素子が設けられている請求項 6記載の光素子一体型半導体集積回 路。
[13] 前記受光素子の少なくとも 1つには、外部力 入力された光を前記受光面に向けて 収束させる光学素子が設けられている請求項 7記載の光素子一体型半導体集積回 路。
[14] 前記 2以上の発光素子又は受光素子に共通の電極パターンを有する請求項 5記 載の光素子一体型半導体集積回路。
[15] 前記 2以上の発光素子又は受光素子に共通の電極パターンを有する請求項 6記 載の光素子一体型半導体集積回路。
[16] 前記 2以上の発光素子又は受光素子に共通の電極パターンを有する請求項 7記 載の光素子一体型半導体集積回路。
[17] 半導体集積回路に入出力される電気信号を光信号に変換する 2以上の光素子が 前記半導体集積回路に実装されてなる光素子一体型半導体集積回路の製造方法 であって、
光素子アレイ中の必要な光素子にバンプを形成する工程と、
前記バンプを用いて前記光素子アレイを前記半導体集積回路に実装して、前記必 要な光素子を前記半導体集積回路に接続させる工程と、
前記半導体集積回路に接続された前記必要な光素子を保護膜で被覆する工程と 前記保護膜によって被覆されて ヽな ヽ不必要な光素子を前記光素子アレイから除 去する工程と、
前記保護膜を除去する工程と、
を有する光素子実装工程を含む光素子一体型半導体集積回路の製造方法。
[18] 半導体集積回路に入出力される電気信号を光信号に変換する 2以上の光素子が 前記半導体集積回路に実装されてなる光素子一体型半導体集積回路の製造方法 であって、
光素子アレイ中の必要な光素子を保護膜で被覆する工程と、
前記保護膜によって被覆されていない不必要な光素子の機能部を除去する工程と 前記保護膜を除去する工程と、
前記不必要な光素子の機能部が除去された前記光素子アレイを前記半導体集積 回路に実装し、前記必要な光素子を前記半導体集積回路に接続させる工程と、 を有する光素子実装工程を含む光素子一体型半導体集積回路の製造方法。
[19] 半導体集積回路に入出力される電気信号を光信号に変換する 2以上の光素子が 前記半導体集積回路に実装されてなる光素子一体型半導体集積回路の製造方法 であって、
光素子アレイ中の必要な光素子にバンプを形成する工程と、
前記バンプを用いて前記光素子アレイを前記半導体集積回路に実装して、前記必 要な光素子を前記半導体集積回路に接続させる工程と、
前記半導体集積回路に接続された前記必要な光素子を保護膜で被覆する工程と 前記保護膜によって被覆されて ヽな ヽ不必要な光素子を前記光素子アレイから除 去する工程と、
前記保護膜を除去する工程と、を有する第 1の光素子実装工程と、
光素子アレイ中の必要な光素子を保護膜で被覆する工程と、
前記保護膜によって被覆されていない不必要な光素子の機能部を除去する工程と 前記保護膜を除去する工程と、
前記不必要な光素子の機能部が除去された前記光素子アレイを前記半導体集積 回路に実装し、前記必要な光素子を前記半導体集積回路に接続させる工程と、を有 する第 2の光素子実装工程と、
を含む光素子一体型半導体集積回路の製造方法。
[20] 前記第 1又は第 2の光素子実装工程のいずれか一方によって発光素子を前記半 導体集積回路に実装し、他方の光素子実装工程によって受光素子を前記半導体集 積回路に実装する請求項 19記載の光素子一体型半導体集積回路の製造方法。
[21] 前記素子基板をエッチングして薄膜化する工程を含む請求項 17記載の光素子一 体型半導体集積回路の製造方法。
[22] 前記素子基板をエッチングして薄膜化する工程を含む請求項 18記載の光素子一 体型半導体集積回路の製造方法。
[23] 前記素子基板をエッチングして薄膜化する工程を含む請求項 19記載の光素子一 体型半導体集積回路の製造方法。
[24] 前記素子基板をエッチングしてレンズ化する工程を含む請求項 17記載の光素子 一体型半導体集積回路の製造方法。 前記素子基板をエッチングしてレンズ化する工程を含む請求項 18記載の光素子 一体型半導体集積回路の製造方法。
前記素子基板をエッチングしてレンズ化する工程を含む請求項 19記載の光素子 一体型半導体集積回路の製造方法。
PCT/JP2004/015155 2003-12-26 2004-10-14 光素子一体型半導体集積回路 Ceased WO2005067061A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/584,735 US20070164297A1 (en) 2003-12-26 2004-10-14 Optical-element integrated semiconductor integrated circuit and fabrication method thereof
JP2005516796A JPWO2005067061A1 (ja) 2003-12-26 2004-10-14 光素子一体型半導体集積回路及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003434029 2003-12-26
JP2003-434029 2003-12-26

Publications (1)

Publication Number Publication Date
WO2005067061A1 true WO2005067061A1 (ja) 2005-07-21

Family

ID=34746884

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/015155 Ceased WO2005067061A1 (ja) 2003-12-26 2004-10-14 光素子一体型半導体集積回路

Country Status (3)

Country Link
US (1) US20070164297A1 (ja)
JP (1) JPWO2005067061A1 (ja)
WO (1) WO2005067061A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018150776A1 (ja) * 2017-02-17 2018-08-23 ソニーセミコンダクタソリューションズ株式会社 アレイ基板、実装素子、アレイ基板を備えたデバイス、アレイ基板の製造方法
JP2023155790A (ja) * 2022-04-11 2023-10-23 株式会社デンソー 半導体装置およびその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008039461A2 (en) * 2006-09-27 2008-04-03 Thinsilicon Corp. Back contact device for photovoltaic cells and method of manufacturing a back contact
WO2008150769A2 (en) * 2007-05-31 2008-12-11 Thinsilicon Corporation Photovoltaic device and method of manufacturing photovoltaic devices
US20110114156A1 (en) * 2009-06-10 2011-05-19 Thinsilicon Corporation Photovoltaic modules having a built-in bypass diode and methods for manufacturing photovoltaic modules having a built-in bypass diode
WO2010144480A2 (en) * 2009-06-10 2010-12-16 Thinsilicon Corporation Photovoltaic module and method of manufacturing a photovoltaic module having multiple semiconductor layer stacks
FR2992474B1 (fr) * 2012-06-21 2015-05-15 Commissariat Energie Atomique Photodetecteur integrant des moyens de concentration du rayonnement lumineux et matrice correspondante.

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461175A (ja) * 1990-06-22 1992-02-27 Nippon Telegr & Teleph Corp <Ntt> フォトカップラ装置
JPH0567769A (ja) * 1991-09-05 1993-03-19 Sony Corp ３次元光電子集積回路装置
JPH06275870A (ja) * 1993-03-24 1994-09-30 Fujitsu Ltd 光結合部材の製造方法および光結合用部材
JPH10335383A (ja) * 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461175A (ja) * 1990-06-22 1992-02-27 Nippon Telegr & Teleph Corp <Ntt> フォトカップラ装置
JPH0567769A (ja) * 1991-09-05 1993-03-19 Sony Corp ３次元光電子集積回路装置
JPH06275870A (ja) * 1993-03-24 1994-09-30 Fujitsu Ltd 光結合部材の製造方法および光結合用部材
JPH10335383A (ja) * 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018150776A1 (ja) * 2017-02-17 2018-08-23 ソニーセミコンダクタソリューションズ株式会社 アレイ基板、実装素子、アレイ基板を備えたデバイス、アレイ基板の製造方法
JP2023155790A (ja) * 2022-04-11 2023-10-23 株式会社デンソー 半導体装置およびその製造方法
JP7726112B2 (ja) 2022-04-11 2025-08-20 株式会社デンソー 半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2005067061A1 (ja) 2007-12-20
US20070164297A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
CN107040318B (zh) 用于通信的方法和系统
KR100911508B1 (ko) 광 전기 집적 회로 소자 및 그것을 이용한 전송 장치
KR100546856B1 (ko) 수발광 소자 내장 광전기 혼재(混載) 배선 모듈과 그 제조방법 및 그 실장체
CN1706051B (zh) 光电混合集成模块和使用该模块作为部件的光输入/输出设备
US7046868B2 (en) Optical waveguide transmitter-receiver module
JP4859677B2 (ja) 光電モジュールの製作システムおよび方法
JP2006091241A (ja) 光電気複合配線部品及びこれを用いた電子機器
CN218213537U (zh) 多通道光收发组件及光模块
US20120014641A1 (en) Optical-electrical wiring board and optical module
JP2011248361A (ja) 光導波路構造を有する信号伝送モジュール
EP2802910A1 (en) Apparatus and method for optical communications
Bamiedakis et al. Low-cost PCB-integrated 10-Gb/s optical transceiver built with a novel integration method
KR102876555B1 (ko) 광 시스템-인-패키지, 이를 이용한 광모듈 및 광 트랜시버
US10649138B2 (en) Optical device having a photonic chip with one or more suspended functional portions
JP6733534B2 (ja) 半導体装置およびその製造方法
WO2005067061A1 (ja) 光素子一体型半導体集積回路
WO2005067062A1 (ja) 光入力付基板、光出力付基板、光入出力付基板及び光素子一体型半導体集積回路
JP2012013726A (ja) 光インターコネクションモジュールおよびそれを用いた光電気混載回路ボード
CN113994470B (zh) 共同封装的光学器件和收发器
JP2023038405A (ja) 半導体パッケージ
TW200845614A (en) Optical module
WO2017006445A1 (ja) 光送受信モジュールおよびこれを用いた情報装置
JP5898732B2 (ja) 光モジュールの製造方法
US20240219630A1 (en) Chip package and manufacturing method thereof
JPH04302176A (ja) 半導体装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005516796

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2007164297

Country of ref document: US

Ref document number: 10584735

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10584735

Country of ref document: US