[go: up one dir, main page]

WO2004055672A1 - 性能シミュレーション装置、性能シミュレーションプログラムおよび性能シミュレーション方法 - Google Patents

性能シミュレーション装置、性能シミュレーションプログラムおよび性能シミュレーション方法 Download PDF

Info

Publication number
WO2004055672A1
WO2004055672A1 PCT/JP2002/013251 JP0213251W WO2004055672A1 WO 2004055672 A1 WO2004055672 A1 WO 2004055672A1 JP 0213251 W JP0213251 W JP 0213251W WO 2004055672 A1 WO2004055672 A1 WO 2004055672A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
graphic
graphic data
dynamic
performance simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2002/013251
Other languages
English (en)
French (fr)
Inventor
Mariko Sakamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004560586A priority Critical patent/JPWO2004055672A1/ja
Priority to PCT/JP2002/013251 priority patent/WO2004055672A1/ja
Priority to AU2002354215A priority patent/AU2002354215A1/en
Publication of WO2004055672A1 publication Critical patent/WO2004055672A1/ja
Priority to US11/103,471 priority patent/US20050182611A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3457Performance evaluation by simulation

Definitions

  • the present invention relates to a performance simulation apparatus, a performance simulation program, and a performance simulation method for simulating the operation of a computer and collecting and displaying data relating to the dynamic situation of hardware elements constituting the computer.
  • the present invention relates to a performance simulation apparatus, a performance simulation program, and a performance simulation method that make it easy for a hardware designer to grasp a place where a phenomenon to be caused occurs and a cause of the phenomenon.
  • CMPs on-chip multiprocessors
  • multi-strand configurations it is easy to correlate the entire information only from locally displayed information, because there are many factors related to performance improvement. Rather, it was difficult to consider performance improvements.
  • the CMP is a computer in which a plurality of CPUs share memory, and one CPU may have a plurality of processors called cores.
  • a multi-strand computer is
  • One CPU is a computer that executes multiple jobs (strands) simultaneously.
  • the present invention provides a performance simulation apparatus, a performance simulation program, and a performance simulation device that can easily understand a place where a phenomenon causing performance degradation occurs and a cause of occurrence of the phenomenon by a hardware designer. It aims to provide a simulation method. Disclosure of the invention
  • the present invention provides a performance simulation which simulates the operation of a computer and collects and displays data on the dynamic situation of hardware elements constituting the computer.
  • An apparatus comprising: graphic data creating means for creating graphic data for displaying a graphic by associating the dynamic states of the hardware elements with each other; and using the graphic data created by the graphic data creating means.
  • Graphic display means for displaying a dynamic status of the hard element.
  • the present invention is a performance simulation program which simulates the operation of a computer, collects and displays data relating to the dynamic situation of hardware elements constituting the computer, and executes the operation of the hardware element.
  • Graphic data creation procedure for creating dramatic data for graphically displaying the relevant situations in a graphical manner, and displaying the dynamic situation of the hardware element using the graphics data created by the graphic data creation procedure It is characterized by executing the following graphic display procedure and.
  • the present invention is a performance simulation method for simulating the operation of a computer, collecting and displaying data on the dynamic status of hardware elements constituting the computer, and comprising: A graphic data creating step of creating graphic data for displaying a graphic in a correlated manner with a situation, and a graphic display step of displaying a dynamic situation of the hardware element using the graphic data created by the graphic data creating step; It is characterized by including.
  • graphic data for graphic display is created by associating the dynamic situations of the hardware elements with each other, and the dynamic situation of the hardware elements is displayed using the created graphic data. For the place where the phenomenon causing the performance degradation has occurred and the hardware designer who caused the phenomenon, Can be easily grasped.
  • the present invention is a performance simulation program which simulates the operation of a computer, collects and displays data relating to the dynamic status of hardware elements constituting the computer, and executes the operation of the hardware element.
  • graphic data to be displayed graphically is created by associating the dynamic situations of hardware elements with each other, and the display device that displays the dynamic situation of the hardware elements using the created graphic data Since the data is transmitted via the network, the hardware designer who uses the display device should easily understand where the phenomenon causing the performance degradation has occurred and the cause of the phenomenon. Can be.
  • the present invention is a performance simulation program which simulates the operation of a computer, collects and displays data relating to the dynamic status of hardware elements constituting the computer, and executes the operation of the hardware element.
  • a graphic data creating procedure for creating a darafic data for displaying a graphical display in a correlated manner with a dynamic situation, and displaying a dynamic situation of the hardware element using the graphic data created by the graphic data creating procedure And a graphic data output procedure for outputting the graphic data input by the display device to the storage device.
  • a display device that creates graphic data for graphic display by associating the dynamic situations of hardware elements with each other and uses the created graphic data to display the dynamic situation of the hardware elements Since the graphic data input by the computer is output to the storage device, the hardware design using the display device The user can easily understand where the phenomenon causing the performance degradation has occurred and the cause of the phenomenon.
  • FIG. 1 is an explanatory diagram for explaining the concept of dynamic data collection by the performance simulation device according to the present embodiment
  • FIG. 2 is a configuration of the performance simulation device according to the present embodiment
  • FIG. 3 is a diagram showing an example of a simulation parameter for graphic display
  • FIG. 4 is a flowchart showing a processing procedure of the performance simulation apparatus according to the present embodiment
  • FIG. 5 is a flow chart showing the processing procedure of the traffic data display unit shown in FIG. 2
  • FIG. 6 is a flowchart of the graphic display displayed by the performance simulation device according to the present embodiment
  • FIG. 7 is a diagram showing another example
  • FIG. 7 is a diagram showing another example of a graphic display displayed by the performance simulation apparatus according to the present embodiment.
  • FIG. 8 is a diagram illustrating a computer system that executes a performance simulation program according to this embodiment
  • FIG. 9 is a functional Proc diagram showing the configuration of the body portion shown in Figure 8.
  • FIG. 1 is an explanatory diagram for explaining the concept of dynamic data collection by the performance simulation device according to the present embodiment.
  • the figure shows an example of a computer simulated by the performance simulation apparatus according to the present embodiment.
  • the computer includes an instruction unit 10, an arithmetic unit 20, a primary cache unit 30, , Secondary cache Knit 40.
  • the secondary cache unit 40 has a secondary cache 41 and an external access unit 42.
  • Conventional performance simulation equipment collects data indicating the dynamic status of buffers, queues and selectors of these units, that is, dynamic data, and displays the collected dynamic data as local information.
  • dynamic data such as the number of accesses, the number of hits, and the type of request are collected, and for the memory system between the secondary cache 41 and the memory, it is stored in the external access unit 42.
  • Dynamic data such as the number of buffers waiting to be sent and the number of data waits, was collected.
  • the performance simulation apparatus collects the dynamic data of the buffers, queues, and selectors of each unit, and displays the dynamic status of the buffers, queues, and selectors from the arithmetic unit to the memory on the same time axis. It is displayed graphically in line with. Further, when collecting the dynamic data of the buffers, queues and selectors of each unit, the performance simulation apparatus according to the present embodiment adds information indicating the operation of the entire computer to the collected dynamic data. . Then, when displaying the collected dynamic data, it is possible to display the dynamic data in association with the operation of the entire computer.
  • a core ID is provided to identify the instruction unit 10 and the operation unit 20 of each core, and the core ID and strand ID are collected.
  • This dynamic data can be displayed graphically for each core strand, which is the access request source to the secondary cache 41, by adding the dynamic data to the secondary cache 41.
  • the core ID and the strand ID are added when collecting data related to dynamic data such as the number of buffers waiting to be sent and the number of data waits in the external access unit 42.
  • the dynamic data can be displayed graphically for each core strand that has calmed down and requested memory access.
  • the performance simulation apparatus does not display the dynamic data of the buffers, queues and selectors collected by executing the simulation as local information, but instead executes the operation unit 20. Graphical display of buffers, queues and selectors from the memory to the memory makes it easy for hardware designers to understand the interrelationships.
  • the performance simulation apparatus adds buffers and queues by adding core IDs and strand IDs when collecting dynamic data of the buffers, queues and selectors of each unit. ⁇
  • the dynamic status of the selector it is possible to display it for each core strand, and the hardware designer can grasp the dynamic status of buffers, queues and selectors in relation to the operation of the entire computer. Is easy.
  • FIG. 2 is a functional block diagram showing the configuration of the performance simulation device according to the present embodiment.
  • the performance simulation apparatus 200 includes a simulation data input unit 210, a simulation unit 220, a graphic display data creation unit 230, and a graphic display unit 240. It has a simulation data storage unit 250, a collected data storage unit 260, a graphic display data storage unit 270, and a control unit 280.
  • the simulation data input unit 210 is a processing unit for inputting execution history data and simulation parameters.
  • the execution history data corresponds to a program executed on a computer to be simulated, and is history data when the program is executed on actual hardware.
  • the data corresponding to the program executed on the computer that is the target of the simulation includes simulation data that inherits the tendency of the program, processing of the execution history data, or actual hardware. It is also possible to use a program input by.
  • the simulation parameters are used to select the specifications for executing the simulation. It is used to make selections and specify the graphical display format of the simulation results.
  • FIG. 3 is a diagram showing an example of simulation parameters for graphic display. As shown in the figure, using this simulation parameter, the display time can be specified in 1 if the type of buffer, queue and selector to be displayed, the form of the graph, or the details of the display in the graph.
  • the simulation section 220 is a processing section that executes a simulation using the simulation parameters input by the simulation data input section 210 and collects data indicating the dynamic status of buffers, queues and selectors. is there.
  • the simulation unit 220 collects information on the job that has requested access to the buffers, queues and selectors, that is, the core ID and the strand ID. Add to the collected data.
  • the graphic display data generator 230 generates the graphic display data in the form specified by the simulation parameters based on the data indicating the dynamic status of the buffers, queues and selectors collected by the simulation unit 220. This is the processing unit to be created.
  • the graphic display data creating section 230 creates display data so that the dynamic state of the buffer, queue, and selector from the arithmetic section to the memory can be displayed on the same time axis in a graphic manner.
  • the graphic display data creation unit 230 creates display data so that graphics can be displayed for each core strand that has requested access to the buffer, queue, and selector.
  • the graphic display data creating unit 230 creates data for graphic display by arranging the dynamic status of buffers, queues and selectors from the arithmetic unit to the memory, so that the hardware designer can make hardware It is easy to correlate and grasp the local dynamic data of elements.
  • simulation section 220 dynamic buffer, queue and selector When collecting data indicating the status, information on the cores and strands that requested access to the buffers, queues and selectors is added, and the graphic display data creation unit 230 displays the graphic display data for each core and strand.
  • the graphical display unit 240 is a processing unit that graphically displays the dynamic status of buffers, queues and selectors on a display device using the graphic display data created by the graphic display data creation unit 230.
  • the simulation data storage unit 250 is a storage unit that stores data necessary for the simulation input by the simulation data input unit 210 and is used by the simulation unit 220.
  • the collected data storage unit 260 is a storage unit for storing data indicating the dynamic status of the buffers, queues and selectors collected by the simulation unit 220, and is stored in the dynamic display data creation unit 230. Used by
  • the graphic display data storage unit 270 is a storage unit for storing the graphic display data created by the dynamic display data creation unit 230, and the graphic display data stored in the graphic display data storage unit 270 is stored.
  • the graphic display unit 240 performs graphic display on the display device using the data. .
  • the control unit 2 8 0 is a processing unit that performs a performance simulation apparatus 2 0 0 overall control, specifically, the movement and function of the control between the functional unit and transfer of data between the storage unit By doing so, 'the performance simulation device 200 functions as one device.
  • FIG. 4 is a flowchart showing a processing procedure of the performance simulation apparatus 200 according to the present embodiment.
  • a simulation data input unit 210 inputs simulation parameters (step S401). Then, enter the simulation Based on the specification of the application parameters, the simulation unit 220 executes a simulation using the execution history data, and collects data indicating the dynamic status of the buffers, queues and selectors (step S402).
  • the simulation unit 220 adds the IDs of the cores and strands that have requested access to the buffers, queues and selectors, and collects data.
  • the graphic display data creating section 230 creates graphic display data based on the collected data (step S403).
  • the graphic display data creation unit 230 creates display data so that the dynamic status of the buffer, queue, and selector from the arithmetic unit to the memory is displayed on the same time axis and displayed graphically.
  • graphic display data is provided so that the dynamic status of buffers, queues and selectors can be displayed in relation to the operation of the entire computer, such as displaying the dynamic status of buffers, queues and selectors by core and strand. create.
  • the graphic display unit 240 performs a graphic display on the display device using the created graphic display data (step S404).
  • the dynamic status of the buffer and queue selector from the graphic display data creation unit 230 to the memory to the memory are aligned on the same time axis, and displayed in association with the operation of the entire computer.
  • the graphic display data is created on the display device, and the graphic display unit 240 performs the graphic display on the display device using the created graphic display data. Data can be easily correlated and grasped.
  • FIG. 5 is a flowchart showing a processing procedure of the graphic display data creating unit 230 shown in FIG.
  • the processing of the graphic display data creation unit 230 corresponds to the graphic display data creation processing of step S403 shown in FIG.
  • the graphic display data generation unit 230 first selects one CPU (step S501), and creates IPC (instruction per cycle) graphic display data for the selected CPU. Yes (step S502). Then, one buffer, queue or selector for graphic display is selected (step S503), and it is checked whether or not the CPU has a multi-core configuration or a multi-strand configuration (step S504).
  • the graphic display data of the selected buffer, queue or selector is created (step S505).
  • the form of the graphic display is specified by the simulation parameters.
  • the display information is created in a display format in which the dynamic status of the selected buffer, queue or selector is understood for each core strand (step S506).
  • examples of the display form in which the dynamic state can be understood for each core or strand include a form in which a different graph is used for each core or strand, and a form in which the color is changed.
  • step S507 it is checked whether graphic display data has been created for all buffers, queues and selectors specified by the simulation parameters. If not, the process returns to step S503 and returns to step S503. Create graphical display data for any buffers, queues or selectors. On the other hand, if graphic display data has been created for all buffers, queues and selectors specified in the simulation parameters, it is checked whether graphic display data has been created for all CPUs (step S50). 8) If not, return to step S501 and create graphic display data for another CPU.
  • graphic display data for buffers, queues and selectors common to all CPUs is created (step S509), and the process ends.
  • graphic display data of buffers, queues and selectors common to PUs is created in a form that allows the dynamic status of each CPU to be understood.
  • the graphic display data creating unit 230 has a multi-core configuration or a multi-strand configuration
  • the graphic display data is displayed in a display form in which the dynamic status of the buffer and the queue selector can be understood for each core or strand.
  • the performance simulation apparatus 200 can perform a graphic display for easily comprehending the operation of a computer having complicated memory access such as a CMP or a multi-strand configuration.
  • FIG. 6 is a diagram showing an example of a graphic display displayed by the performance simulation apparatus 200 according to the present embodiment. This figure simulates a computer with a CMP configuration in which each of the two CPUs has a second core, and displays the dynamic status of buffers, queues, and selectors from the arithmetic unit to the memory aligned on the same time axis. An example is shown.
  • the dynamic status of the buffers, queues and selectors from the operation unit to the memory, the BUSY state of the operation unit buffer, primary cache misses, and buffer entries between the primary and secondary caches are the cores of each CPU Is displayed for each.
  • the secondary cache miss and the request cache entry between the secondary cache and memory are displayed as the dynamic status of the buffer common between CPUs. Each is displayed.
  • FIG. 7 is a diagram showing another example of a graphic display displayed by the performance simulation apparatus 200 according to the present embodiment.
  • the figure shows an example in which one of a plurality of CPUs simulates a computer executing two strands and displays the dynamic status of each buffer, queue and selector.
  • the dynamic status of the instruction buffer and the operation unit buffer is graphically displayed for each strand, allowing hardware designers to efficiently design a computer system with a manolech strand configuration. .
  • the simulation unit 220 collects data indicating the dynamic status of the buffers, queues and selectors, and the graphic display data creation unit 230 performs buffering from the arithmetic unit to the memory. Since the dynamic status of the cue and the selector were arranged on the same time axis to create graphic display data, and the created data was used by the graphic display unit 240 for graphic display on the display device, The wear designer intuitively grasps the dynamic state of each buffer, queue and selector in relation to the operation of the entire computer, and understands where the phenomenon causing the performance degradation has occurred and the cause of the phenomenon It is easier to do this.
  • the simulation unit 220 adds core and strand information to the data indicating the dynamic status of the buffers, queues and selectors, and the display data creation unit 230 Therefore, data to be displayed graphically in a form that allows the dynamic status of queues and selectors to be identified for each core and strand was created, and the graphic display unit 240 graphically displayed the data on the display device using the created data. This enables hardware designers to efficiently design computer systems with complicated memory access such as CMPs and multi-strand configurations.
  • the components of the performance simulation apparatus 200 shown in the figure are functionally conceptual. And it does not necessarily need to be physically configured as shown in the figure.
  • the specific form of distribution and integration of the performance simulation device 200 is not limited to the illustrated one, and all or a part thereof may be divided into arbitrary units according to various load conditions and usage conditions.
  • Functionally or physically distributed 'integrated' can be configured. For example, it is not always necessary to provide the display unit 240 for displaying the display on the display device in the performance simulation device 200, and it is necessary to provide the display device together with the display device on another device connected via a network. You can also.
  • the graphic display data created by the graphic display data creation unit 230 may be stored on a magnetic disk or the like, and the simulation processing may be terminated, and only the graphic display of the simulation result may be performed at another time. it can.
  • the performance simulation apparatus has been described. However, by realizing the configuration of the performance simulation apparatus by software, a performance simulation program having the same function can be obtained. Therefore, a computer system that executes this performance simulation program will be described.
  • FIG. 8 is a diagram showing a computer system that executes a performance simulation program according to the present embodiment.
  • the computer system 100 has a main body 101 and a display device 100 for displaying information such as images on a display screen 102 a in accordance with an instruction from the main body 101. 2, a keyboard 103 for inputting various information to the computer system 100, and a mouse 104 for designating an arbitrary position on the display screen 102a of the display device 102.
  • a LAN interface connected to a local area network (LAN) 106 or a wide area network (WAN), and a modem 105 connected to a public line 107 such as the Internet.
  • LAN local area network
  • WAN wide area network
  • modem 105 connected to a public line 107 such as the Internet.
  • FIG. 9 is a functional block diagram showing the configuration of the main body 101 shown in FIG.
  • the main unit 101 includes a CPU 121, a RAMI 22, a ROM 123, a hard disk drive (HDD) 124, a CD-ROM drive 125, an FD drive 126, and an I0 interface 127. , And a LAN interface 128.
  • the computer When executing a performance simulation program in the computer system 100, the computer is connected via a portable storage medium such as a floppy disk (FD) 108, CD-ROM 109, DVD disk, magneto-optical disk, IC card, and a LAN interface 128.
  • a server or other computer system (PC) connected to the computer system or a database of another computer system connected via the public line 107, and the performance simulation program stored in the database of the computer system 100 To install. Then, the installed performance simulation program is stored in the HDD 124, and is executed by the CPU 121 using the RAM 22, the ROM 123, and the like.
  • dynamic data of hardware elements are correlated with each other to create graphic data for graphic display, and the dynamic data of hardware elements is displayed using the generated graphic data. Therefore, it is possible to make it easy for a hardware designer to easily grasp the location where the phenomenon causing the performance degradation occurs and the phenomenon; Further, according to the present invention, there is provided a display device which creates graphic data for graphic display by associating dynamic states of hardware elements with each other and displays the dynamic states of hardware elements using the created graphic data. Since the system is configured to transmit graphic data via a network, hardware designers using display devices can easily understand where the phenomenon that causes performance degradation has occurred and the cause of the phenomenon. It has the effect of being able to.
  • graphic data to be displayed in a graphical manner by correlating the dynamic states of hardware elements with each other is created, and the created graphic data is created.
  • the display device which displays the dynamic status of the hardware elements, outputs graphic data that is input to the storage device, so the hardware designer using the display device may experience a phenomenon that causes performance degradation. This has the effect that the location and the cause of the phenomenon can be easily grasped.
  • the performance simulation apparatus, the performance simulation program, and the performance simulation method according to the present invention are tools used when designing based on the performance evaluation of computer hardware, in particular, CMPs and multi-processors. It is suitable as a tool used when designing computer hardware with complicated memory access such as a strand configuration.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Debugging And Monitoring (AREA)

Description

明 細 書 性能シミュレーション装置、 性能シミュレーションプログラムおよび性能シミュ レーション方法 技術分野
この発明は、 コンピュータの動作の模擬をおこない、 コンピュータを構成する ハードウエア要素の動的状況に関するデータを採取して表示する性能シミュレー ション装置、 性能シミュレーションプログラムおよび性能シミュレーション方法 に関し、 特に、 性能低下を引き起こす現象が発生している個所とその現象が発生 する原因のハードゥエァ設計者による把握を容易にすることができる性能シミュ レーション装置、 性能シミュレーションプログラムおよび性能シミュレーシヨン 方法に関するものである。 背景技術
従来から、 コンピュータのハードウェア設計者は、 コンピュータの性能を解析 してその向上をはかるために性能シミュレータを使用してきた。 すなわち、 ハー ドウエア設計者は、 性能シミュレータを用いて、 コンピュータを構成するバッフ ァ、 キュー、 セレクタなどのハードウェア要素の動的状況を示す情報を採取し、 採取した情報を用いてコンピュータの性能を向上するための方策を検討してきた たとえば、 ハードウェア設計者は、 性能シミュレータを用いてキャッシュのァ クセス数、 ミス数、 リクエストの種別などのデータを採取し、 採取したデータに 基づいてキャッシュのサイズゃメモリへの書込み方式の検討などをおこなってき このような、 性能シミュレータを用いたコンピュータの性能解析技術について は、 Pradip Bose, and Thomas M. Conte, '''Performance Analysis and Its Impact on Design, " IEEE Computer, May 1998, pp. 41 - 49.、 S. R. Kunkel et al. , "k performance methodology for commercial servers, 丄 BM J. Res. & Dev. , Vol. 44, No. 6, pp. 851-872, Nov. 2000.ヽ Matt Reilly, and John Edmondson, "Performance simulation of an Alpha Microprocessor, 丄 EEE Computer, May 1998, pp. 50-58. および Steven Kunkel, Bill Armstrong, and Philip
Vitale, "System Optimization for 0LTP Workloads, IEEE Micro, May /June 1999, pp. 56-64. に開示されている。
しかしながら、 従来の性能シミュレータでは、 コンピュータのハードウェア要 素の動的状況を示す情報は局所的な情報として個別に表示されるため、 これらの 局所的な情報だけでは、 ハードウエア設計者が各ハードウエア要素とコンビユー タ全体の動作との関連やハードウエア要素相互間の関連を把握することが困難で あるという問題があった。
このため、 これらの局所的な情報だけでは、 性能向上のボトルネックとなって いる個所を発見することができても、 このポトルネックを引き起こす真の原因を 特定することは容易でなかった。
とくに、 CM P (on-chip multiprocessor) やマルチストランド構成のコンビ ユータなど、 メモリアクセスが複雑なコンピュータでは、 性能向上に絡む要因が 多く、 局所的に表示される情報だけから全体を関連付けることは容易でなく、 性 能向上の検討を困難なものとしていた。 ここで、 CM Pとは、 複数の C P Uがメ モリを共有するコンピュータであり、 1つの C P Uがコアと呼ばれるプロセッサ を複数個有する場合もある。 また、 マルチストランド構成のコンピュータとは、
1つの C P Uが複数のジョブ (ストランド) を同時に実行するコンピュータであ る。
従って、 この発明は、 性能低下を引き起こす現象が発生している個所とその現 象が発生する原因のハードウェア設計者による把握を容易にすることができる性 能シミュレーシヨン装置、 性能シミュレーションプログラムおよび性能シミュレ ーシヨン方法を提供することを目的としている。 発明の開示
上述した課題を解決し、 目的を達成するため、 本発明は、 コンピュータの動作 の模擬をおこない、 該コンピュータを構成するハードウエア要素の動的状況に関 するデータを採取して表示する性能シミュレーシヨン装置であって、 前記ハード ウェア要素の動的状況を相互に関連付けてグラフィック表示するグラフィックデ ータを作成するグラフィックデータ作成手段と、 前記グラフィックデータ作成手 段により作成されたグラフィックデータを用 、て前記ハードゥエァ要素の動的状 況を表示するグラフィック表示手段と、 を備えたことを特徴とする。
また、 本発明は、 コンピュータの動作の模擬をおこない、 該コンピュータを構 成するハードウエア要素の動的状況に関するデータを採取して表示する性能シミ ユレーションプログラムであって、 前記ハードウエア要素の動的状況を相互に関 連付けてグラフィック表示するダラフィックデータを作成するグラフィックデ一 タ作成手順と、 前記グラフィックデータ作成手順により作成されたグラフィック データを用いて前記ハードウエア要素の動的状況を表示するグラフィック表示手 順と、 を実行することを特徴とする。
また、 本発明は、 コンピュータの動作の模擬をおこない、 該コンピュータを構 成するハードウェア要素の動的状況に関するデータを採取して表示する性能シミ ュレーション方法であって、 前記ハードウエア要素の動的状況を相互に関連付け てダラフィック表示するグラフィックデータを作成するグラフィックデータ作成 工程と、 前記グラフィックデータ作成工程により作成されたグラフィックデータ を用いて前記ハードウェア要素の動的状況を表示するグラフィック表示工程と、 を含んだことを特徴とする。
かかる発明によれば、 ハードウエア要素の動的状況を相互に関連付けてグラフ イツク表示するグラフィックデータを作成し、 作成したグラフィックデータを用 いてハードウエア要素の動的状況を表示することとしたので、 性能低下を引き起 こす現象が発生している個所とその現象が発生する原因のハードウェア設計者に よる把握を容易にすることができる。
また、 本発明は、 コンピュータの動作の模擬をおこない、 該コンピュータを構 成するハードウェア要素の動的状況に関するデータを採取して表示する性能シミ ユレーションプログラムであって、 前記ハードウェア要素の動的状況を相互に関 連付けてグラフィック表示するグラフィックデータを作成するグラフィックデ一 タ作成手順と、 前記グラフィックデータ作成手順により作成されたグラフィック データを用いて前記ハードウェア要素の動的状況を表示する表示装置に該グラフ イツクデータをネットワークを介して送信するグラフィックデータ送信手順と、 を実行することを特徴とする。
この発明によれば、 ハードウェア要素の動的状況を相互に関連付けてグラフィ ック表示するグラフィックデータを作成し、 作成したグラフィックデータを用い てハードウエア要素の動的状況を表示する表示装置にグラフィックデータをネッ トワークを介して送信することとしたので、 表示装置を利用するハードゥエァ設 計者が、 性能低下を引き起こす現象が発生している個所とその現象が発生する原 因を容易に把握することができる。
また、 本発明は、 コンピュータの動作の模擬をおこない、 該コンピュータを構 成するハードウェア要素の動的状況に関するデータを採取して表示する性能シミ ユレーションプログラムであって、 前記ハードウェア要素の動的状況を相互に関 連付けてダラフィック表示するダラフィックデータを作成するグラフィックデー タ作成手順と、 前記グラフィックデータ作成手順により作成されたグラフィック データを用いて前記ハードウェア要素の動的状況を表示する表示装置が入力する 該グラフィックデータを記憶装置に出力するグラフィックデータ出力手順と、 を 実行することを特徴とする。
この発明によれば、 ハードウエア要素の動的状況を相互に関連付けてグラフィ ック表示するグラフィックデータを作成し、 作成したグラフィックデータを用レ、 てハードウエア要素の動的状況を表示する表示装置が入力するグラフィックデ一 タを記憶装置に出力することとしたので、 表示装置を利用するハードウエア設計 者が、 性能低下を引き起こす現象が発生している個所とその現象が発生する原因 を容易に把握することができる。 図面の簡単な説明
第 1図は、 本実施の形態に係る性能シミュレーション装置による動的データ採 取の概念を説明するための説明図であり、 第 2図は、 本実施の形態に係る性能シ ミュレーション装置の構成を示す機能プロック図であり、 第 3図は、 グラフイツ ク表示についてのシミュレーションパラメータの一例を示す図であり、 第 4図は 、 本実施の形態に係る性能シミュレーション装置の処理手順を示すフローチヤ一 トであり、 第 5図は、 第 2図に示したダラフィック表示データ作成部の処理手順 を示すフローチャートであり、 第 6図は、 本実施の形態に係る性能シミュレーン ヨン装置が表示するグラフィック表示の一例を示す図であり、 第 7図は、 本実施 の形態に係る性能シミュレーション装置が表示するグラフィック表示の他の例を 示す図であり、 第 8図は、 本実施の形態に係る性能シミュレーションプログラム を実行するコンピュータシステムを示す図であり、 第 9図は、 第 8図に示した本 体部の構成を示す機能プロック図である。 , 発明を実施するための最良の形態
以下、 添付図面を参照して、 この発明に係る性能シミュレーション装置、 性能 シミュレーンョンプログラムおよび性能シミュレーンョン方法の好適な実施の形 態を詳細に説明する。
まず、 本実施の形態に係る性能シミュレーション装置による動的データ採取の 概念について説明する。 第 1図は、 本実施の形態に係る性能シミュレーション装 置による動的データ採取の概念を説明するための説明図である。
同図は > 本実施の形態に係る性能シミュレーション装置によってシミュレート されるコンピュータの一例を示しており、 このコンピュータは、 命令ユニット 1 0と、 演算ュニット 2 0と、 1次キャッシュュニット 3 0と、 2次キャッシュュ ニット 4 0とを有する。 また、 2次キャッシュユニット 4 0は、 2次キャッシュ 4 1と外部アクセスュニット 4 2とを有する。
従来の性能シミュレーション装置は、 これらのユニットが有するバッファ、 キ ユーおよびセレクタの動的状況を示すデータ、 すなわち動的データを採取し、 採 取した動的データを局所的な情報として表示していた。 たとえば、 2次キヤッシ ュ 4 1については、 アクセス数、 ヒット回数、 リクエスト種別などの動的データ を採取し、 2次キャッシュ 4 1とメモリ間のメモリシステムについては、 外部ァ クセスユニット 4 2にあるバッファの送出待ち数やデータ待ち数などの動的デー タを採取していた。
一方、 本実施の形態に係る性能シミュレーション装置は、 各ュニットが有する ノ ッファ、 キューおよびセレクタの動的データを採取し、 演算部からメモリまで のバッファ、 キューおよびセレクタの動的状況を同一時間軸に揃えてグラフィッ ク表示する。 また、 本実施の形態に係る性能シミュレーション装置は、 各ュニッ トが有するバッファ、 キューおよびセレクタの動的データを採取する場合に、 コ ンピュータ全体の動作を示す情報を採取した動的データに付加する。 そして、 採 取した動的データを表示する場合に、 コンピュータ全体の動作と関連付けてダラ フィック表示できるようにする。
たとえば、 2次キャッシュ 4 1のアクセス数ゃヒット回数などの動的データに ついては、 各コアの命令ュニット 1 0および演算ュニット 2 0を識別するために コア I Dを設け、 コア I Dやストランド I Dを採取するデータに付加することに よって、 2次キャッシュ 4 1へのアクセス要求元であるコアゃストランド別にこ れらの動的データをグラフィック表示できるようにする。
また、 2次キャッシュ 4 1とメモリ間のメモリシステムについても、 外部ァク セスユニット 4 2にあるバッファの送出待ち数やデータ待ち数などの動的データ に関するデータ採取時にコア I Dゃストランド I Dを付カロし、 メモリアクセスを 要求したコアゃストランド別にこれらの動的データをグラフィック表示できるよ うにする。 このように、 本実施の形態に係る性能シミュレーション装置は、 シミュレーシ ヨンを実行して採取したバッファ、 キューおよびセレクタの動的データを、 局所 的な情報として表示するのではなく、 演算ュニット 2 0からメモリまでのバッフ ァ、 キュ一およびセレクタをならベてグラフィック表示することによって、 ハー ドゥエア設計者が相互の関連を把握することを容易にしている。
また、 本実施の形態に係る性能シミュレーション装置は、 各ユニットが有する ノ ッファ、 キューおよびセレクタの動的データを採取する際に、 コア I Dやスト ランド I Dを付加することによって、 バッファ、 キューおょぴセレクタの動的状 況を表示する場合に、 コアゃストランドごとに表示することを可能とし、 ハード ウェア設計者がバッファ、 キューおよびセレクタの動的状況をコンピュータ全体 の動作と関連付けて把握することを容易にしている。
次に、 本実施の形態に係る性能シミュレーション装置の構成について説明する 。 第 2図は、 本実施の形態に係る性能シミュレーション装置の構成を示す機能プ ロック図である。 同図に示すように、 この性能シミュレーション装置 2 0 0は、 シミュレーションデータ入力部 2 1 0と、 シミュレーション部 2 2 0と、 グラフ ィック表示データ作成部 2 3 0と、 グラフィック表示部 2 4 0と、 シミュレ一ン ョンデータ記憶部 2 5 0と、 採取データ記憶部 2 6 0と、 グラフィック表示デー タ記憶部 2 7 0と、 制御部 2 8 0とを有する。
シミュレーン aンデータ入力部 2 1 0は、 実行履歴データおよびシミュレーン ヨンパラメータを入力する処理部である。 ここで、 実行履歴データは、 シミュレ ーシヨンの対象であるコンピュータで実行されるプログラムに相当するものであ り、 実際のハードウエアでプログラムを実行したときの履歴データである。 シミ ユレーシヨンの対象であるコンピュータで実行されるプログラムに相当するもの としては、 実行履歴データ以外に、 プログラムの傾向を継承するシミュレーショ ン用のデータ、 実行履歴データを加工したものまたは実際のハードウェアが入力 するプログラムを用いることもできる。
また、 シミュレーションパラメータは、 シミュレーションを実行する仕様の選 択ゃ、 シミュレーション結果のグラフイク表示形態の指定などをおこなうための ものである。 第 3図は、 グラフィック表示についてのシミュレーションパラメ一 タの一例を示す図である。 同図に示すように、 このシミュレーションパラメータ を用いて、 表示するバッファ、 キューおよびセレクタの種別、 グラフの形態、 グ ラフ内での表示の詳細ならぴに表示時間を指定することができる。
シミュレーンヨン部 2 2 0は、 シミュレーシ 3ンデータ入力部 2 1 0が入力し たシミュレーションパラメータを用いてシミュレーションを実行し、 バッファ、 キューおよびセレクタの動的状況を示すデータを採取する処理部である。 また、 このシミュレーション部 2 2 0は、 バッファ、 キューおよびセレクタの動的状況 を示すデータを採取する場合に、 バッファ、 キューおよびセレクタへのアクセス を要求したジョブに関する情報、 すなわちコア I Dとストランド I Dを採取した データに付加する。
グラフィック表示データ作成部 2 3 0は、 シミュレーンヨン部 2 2 0が採取し たバッファ、 キューおよびセレクタの動的状況を示すデータに基づいて、 シミュ レーションパラメータで指定された形態のグラフィック表示データを作成する処 理部である。 このとき、 このグラフィック表示データ作成部 2 3 0は、 演算部か らメモリまでのバッファ、 キュ一およびセレクタの動的状況を同一時間軸上に揃 えてグラフィック表示できるように表示データを作成する。 また、 このグラフィ ック表示データ作成部 2 3 0は、 バッファ、 キューおよびセレクタへのアクセス を要求したコアゃストランドごとにグラフィック表示できるように表示データを 作成する。
このように、 このグラフィック表示データ作成部 2 3 0が、 演算部からメモリ までのバッファ、 キューおよびセレクタの動的状況をならベてグラフィック表示 するデータを作成することによって、 ハードゥエァ設計者がハードゥエァ各要素 の局所的な動的データを相互に関連付けて把握することを容易にすることができ る。
また、 シミュレーション部 2 2 0力 バッファ、 キューおよびセレクタの動的 状況を示すデータを採取する場合に、 バッファ、 キューおよびセレクタへのァク セスを要求したコアおよびストランドに関する情報を付加し、 グラフィック表示 データ作成部 2 3 0が、 コアおよびストランドごとにグラフィック表示データを 作成することによって、 ハードウェア設計者は、 CM Pおよびマルチストランド 構成のコンピュータの複雑な動作を容易に把握することができる。
ダラフィック表示部 2 4 0は、 グラフィック表示データ作成部 2 3 0が作成し たグラフィック表示データを用いて、 表示装置にバッファ、 キューおよびセレク タの動的状況をグラフィック表示する処理部である。
シミュレーンョンデータ記憶部 2 5 0は、 シミュレーンョンデータ入力部 2 1 0が入力したシミュレーションに必要なデータを記憶する記憶部であり、 シミュ レーション部 2 2 0によって使用される。
採取データ記憶部 2 6 0は、 シミュレーシヨン部 2 2 0が採取したバッファ、 キューおよびセレクタの動的状況を示すデータを記憶する記憶部であり、 動的表 示デ一作成部 2 3 0によつて使用される。
グラフィック表示データ記憶部 2 7 0は、 動的表示デー作成部 2 3 0が作成し たグラフィック表示データを記憶する記憶部であり、 このグラフィック表示デー タ記憶部 2 7 0に記憶されたグラフィック表示データを用いてグラフィック表示 部 2 4 0が表示装置にグラフィック表示をおこなう。 . 制御部2 8 0は、 性能シミュレーション装置 2 0 0全体の制御をおこなう処理 部であり、 具体的には、 機能部間の制御の移動や機能部と記憶部の間のデータの 受け渡しなどをおこなうことによって、 '性能シミュレーション装置 2 0 0を一つ の装置として機能させる。
次に、 本実施の形態に係る性能シミュレーション装置 2 0 0の処理手順につい て説明する。 第 4図は、 本実施の形態に係る性能シミュレーション装置 2 0 0の 処理手順を示すフローチャートである。 同図に示すように、 この性能シミュレ一 ション装置 2 0 0は、 まずシミュレーションデータ入力部 2 1 0がシミュレーシ ヨンパラメータを入力する (ステップ S 4 0 1 ) 。 そして、 入力したシミュレ一 ションパラメータの指定に基づいて、 シミュレーション部 2 2 0が実行履歴デー タを用いてシミュレーションを実行し、 バッファ、 キューおよびセレクタの動的 状況を示すデータを採取する (ステップ S 4 0 2 ) 。 ここで、 シミュレーション 部 2 2 0は、 バッファ、 キューおよびセレクタにアクセスを要求したコアおよび ストランドの I Dを付加してデータを採取する。
そして、 グラフィック表示データ作成部 2 3 0が、 採取したデータに基づいて グラフィック表示データを作成する (ステップ S 4 0 3 ) 。 このとき、 グラフィ ック表示データ作成部 2 3 0は、 演算部からメモリまでのバッファ、 キューおよ びセレクタの動的状況を同一時間軸上に揃えてグラフィック表示するように表示 データを作成する。 また、 バッファ、 キューおよびセレクタの動的状況をコアお よびストランドごとに表示するなど、 バッファ、 キューおよびセレクタの動的状 況がコンピュータ全体の動作と関連付けて表示できるようにグラフィック表示デ ータを作成する。 そして、 グラフィック表示部 2 4 0が、 作成したグラフィック 表示データを用いて表示装匱にグラフィック表示をおこなう (ステップ S 4 0 4 ) 。
このように、 グラフィック表示データ作成部 2 3 0力 演算部からメモリまで のバッファ、 キューおょぴセレクタの動的状況を同一時間軸上に揃え、 コンビュ ータ全体の動作と関連付けて表示するようにグラフィック表示データを作成し、 グラフィック表示部 2 4 0が、 作成されたグラフィック表示データを用いて表示 装置にグラフィック表示をおこなうことによって、 ハードウェア設計者がハード ウェア各要素の局所的な動的データを相互に関連付けて把握することを容易にす ることができる。
次に、 第 2図に示したダラフィック表示データ作成部 2 3 0の処理手順の詳細 について説明する。 第 5図は、 第 2図に示したグラフィック表示データ作成部 2 3 0の処理手順を示すフローチャートである。 なお、 このグラフィック表示デー タ作成部 2 3 0の処理は、 第 4図に示したステップ S 4 0 3のグラフィック表示 データ作成処理に対応する。 同図に示すように、 このグラフィック表示データ 成部 230は、 まず、 1つ の CPUを選択し (ステップ S 50 1) 、 選択した CPUについて、 I PC ( instruction per cycle) のグラフィック表示データを作成する (ステップ S 5 02) 。 そして、 グラフィック表示するバッファ、 キューまたはセレクタを一つ 選択し (ステップ S 503) 、 CPUがマルチコァ構成やマルチストランド構成 であるか否かを調べる (ステップ S 504) 。
その結果、 C PUがマルチコア構成でもマルチストランド構成でもない場合に は、 選択したバッファ、 キューまたはセレクタのグラフィック表示データを作成 する (ステップ S 505) 。 なお、 グラフィック表示の形態は、 シミュレーショ ンパラメータにより指定される。
一方、 CPUがマルチコア構成やマルチストランド構成である場合には、 選択 したバッファ、 キューまたはセレクタの動的状況がコアゃストランドごとにわか る表示形態でダラフィック表示データを作成する (ステップ S 506) 。 ここで 、 動的状況がコアやストランドごとにわかる表示形態としては、 コアやストラン ドごとに別のグラフとする形態や色を変える形態などがある。
そして、 シミュレーションパラメータで指定された全てのバッファ、 キューお よびセレクタについてグラフィック表示データを作成したか否かを調べ (ステツ プ S 507) 、 作成していない場合には、 ステップ S 503に戻って他のバッフ ァ、 キューまたはセレクタのグラフィック表示データを作成する。 一方、 シミュ レーシヨンパラメータで指定された全てのバッファ、 キューおよびセレクタにつ いてグラフィック表示データを作成した場合には、 全ての CPUについてグラフ ィック表示データを作成したか否かを調べ (ステップ S 50 8) 、 作成していな い場合には、 ステップ S 501に戻って他の CPUのグラフィック表示データを 作成する。
これに対して、 全ての C P Uについてグラフィック表示データを作成した場合 には、 全ての CPUに共通するバッファ、 キューおよびセレクタのグラフィック 表示データを作成し (ステップ S 509) 、 処理を終了する。 ここで、 全ての C P Uに共通するバッファ、 キューおよびセレクタのグラフィック表示データは、 C P Uごとにそれらの動的状況がわかる形態で作成する。
このように、 このグラフィック表示データ作成部 2 3 0が、 マルチコア構成や マルチストランド構成である場合に、 バッファ、 キューおょぴセレクタの動的状 況がコアやストランドごとにわかる表示形態でグラフィック表示データを作成す ることによって、 性能シミュレーション装置 2 0 0は、 CM Pやマルチストラン ド構成などのメモリアクセスが複雑なコンピュータの動作把握を容易にするグラ フィック表示をおこなうことができる。
次に、 本実施の形態に係る性能シミュレーション装置 2 0 0が表示するダラフ ィック表示について説明する。 第 6図は、 本実施の形態に係る性能シミュレーシ ヨン装置 2 0 0が表示するグラフィック表示の一例を示す図である。 同図は、 2 つの C P Uのそれぞれが 2つめコアを有する CM P構成のコンピュータをシミュ レートして演算部からメモリまでのバッファ、 キューおよびセレクタの動的状況 を同一時間軸上に揃えて表示した例を示している。
同図に示すように、 演算部からメモリまでのバッファ、 キューおよびセレクタ の動的状況として、 演算部バッファの BUSY状態、 1次キャッシュミスおよび 1 次 · 2次キャッシュ間バッファエントリが各 C P Uのコアごとに表示されている 。 また、 C P U間に共通するバッファの動的状況として、 2次キャッシュミスお よび 2次キャッシュ ·メモリ間リクエストバッファェントリが表示されており、 2次キャッシュ ·メモリ間リクエストバッファェントリについては、 C P Uごと に表示されている。
このように、 演算部からメモリまでのバッファ、 キューおよびセレクタの動的 状況を同一時間軸上に揃えてグラフィック表示することにより、 ハードウェア設 計者が、 コンピュータ全体の動作と関連付けて各バッファ、 キューおよびセレク タの動的状況を直感的に把握することが可能となり、 ハードウェアの設計を効率 良くおこなうことができる。 また、 各バッファ、 キューおよびセレクタの動的状 況を、 C P Uおよびコアごとにグラフィック表示することにより、 ハードウェア 設計者は、 C M P構成のコンピュータシステムの設計を効率よくおこなうことが できる。
第 7図は、 本実施の形態に係る性能シミュレーション装置 2 0 0が表示するグ ラフィック表示の他の例を示す図である。 同図は、 複数の C P Uのうちの 1つが 2つのストランドを実行するコンピュータをシミュレ一トして各バッファ、 キュ 一およびセレクタの動的状況を表示した例を示している。
同図に示すように、 命令バッファや演算部バッファの動的状況がストランドご とにグラフィック表示されており、 ハードウエア設計者は、 マノレチストランド構 成のコンピュータシステムを効率よく設計することができる。
上述したように、 本実施の形態では、 シミュレーション部 2 2 0がバッファ、 キューおよびセレクタの動的状況を示すデータを採取し、 グラフィック表示デー タ作成部 2 3 0が演算部からメモリまでのバッファ、 キューおよびセレクタの動 的状況を同一時間軸上に揃えてグラフィック表示するデータを作成し、 作成した データを用いてグラフィック表示部 2 4 0が表示装置にグラフィック表示するこ ととしたので、 ハードウェア設計者が、 コンピュータ全体の動作と関連付けて各 バッファ、 キューおよびセレクタの動的状況を直感的に把握し、 性能低下を引き 起こす現象が発生している個所とその現象が発生する原因を把握することが容易 となる。
また、 本実施の形態では、 シミュレーション部 2 2 0がバッファ、 キューおよ びセレクタの動的状況を示すデータにコアおよびストランド情報を付カ卩し、 ダラ フィック表示データ作成部 2 3 0がバッファ、 キューおよびセレクタの動的状況 をコアおよびストランドごとに識別できる形態でグラフィック表示するデータを 作成し、 作成したデータを用いてグラフィック表示部 2 4 0が表示装置にグラフ ィック表示することとしたので、 ハードウエア設計者が、 CM Pやマルチストラ ンド構成などのメモリアクセスが複雑なコンピュータシステムを効率よく設計す ることができる。
なお、 図示した性能シミュレーション装置 2 0 0の各構成要素は機能概念的な ものであり、 必ずしも物理的に図示のごとく構成されていることを要しない。 す なわち、 性能シミュレーション装置 2 0 0の分散 ·統合の具体的形態は図示のも のに限られず、 その全部または一部を、 各種の負荷状況や使用状況などに応じて 、 任意の単位で機能的または物理的に分散'統合して構成することができる。 た とえば、 表示装置にダラフィック表示するダラフィック表示部 2 4 0は、 必ずし も性能シミュレーション装置 2 0 0内に設ける必要はなく、 ネットワークを介し て接続される別の装置に表示装置とともに設けることもできる。
また、 シミュレーションを実行した結果を直ちに表示することも要しない。 た とえば、 グラフィック表示データ作成部 2 3 0が作成したグラフィック表示デー タを磁気ディスクなどに記憶してシミュレーション処理を終了し、 シミュレーシ ョン結果のグラフィック表示だけを別の時点でおこなうこともできる。
また、 本実施の形態では、 性能シミュレーション装置について説明したが、 こ の性能シミュレーション装置が有する構成をソフトウェアによつて実現すること で、 同様の機能を有する性能シミュレーションプログラムを得ることができる。 そこで、 この性能シミュレーションプログラムを実行するコンピュータシステム について説明する。
第 8図は、 本実施の形態に係る性能シミュレーションプログラムを実行するコ ンピュータシステムを示す図である。 同図に示すように、 このコンピュータシス テム 1 0 0は、 本体部 1 0 1と、 本体部 1 0 1からの指示により表示画面 1 0 2 aに画像等の情報を表示する表示装置 1 0 2と、 このコンピュータシステム 1 0 0に種々の情報を入力するためのキーボード 1 0 3と、 表示装置 1 0 2の表示画 '面 1 0 2 a上の任意の位置を指定するマウス 1 0 4と、 ローカルエリアネットヮ ーク (LAN) 1 0 6または広域エリアネットワーク (WAN) に接続する LA Nインタフェースと、 インターネットなどの公衆回線 1 0 7に接続するモデム 1 0 5とを有する。 ここで、 L AN 1 0 6は、 他のコンピュータシステム (P C) 1 1 1、 サーバ 1 1 2、 プリンタ 1 1 3などとコンビユーダシステム 1 0 0とを 接続している。 また、 第 9図は、 第 8図に示した本体部 101の構成を示す機能プロック図で ある。 同図に示すように、 この本体部 101は、 CPU 121と、 RAMI 22 と、 ROM123と、 ハードディスクドライブ (HDD) 124と、 CD— RO Mドライブ 125と、 FDドライブ 126と、 I 0インタフェース 127と、 LANインタフェース 128とを有する。
このコンピュータシステム 100において性能シミュレーションプログラムを 実行する場合、 フロッピィディスク (FD) 108、 CD— ROM109、 DV Dディスク、 光磁気ディスク、 I Cカードなどの可搬型記憶媒体、 LANインタ フェース 128を介して接続されたサーバ 1 12または他のコンピュータシステ ム (PC) 1 1 1のデータベース、 あるいは、 公衆回線 107を介して接続され た他のコンピュータシステムのデ一タベースに記憶された性能シミュレーシヨン プログラムをコンピュータシステム 100にインストーゾレする。 そして、 インス トールされた性能シミュレーションプログラムは、 HDD 124に記憶され、 R AMI 22、 ROM123などを利用して CPU 121により実行される。 以上説明したように、 本発明によれば、 ハードウェア要素の動的状況を相互に 関連付けてグラフィック表示するグラフィックデータを作成し、 作成したグラフ イツクデータを用いてハードウエア要素の動的状況を表示するよう構成したので 、 性能低下を引き起こす現象が発生している個所とその現象;^発生する原因のハ 一ドウエア設計者による把握を容易にすることができるという効果を奏する。 また、 本発明によれば、 ハードウェア要素の動的状況を相互に関連付けてグラ ブイック表示するグラフィックデータを作成し、 作成したグラフィックデータを 用いてハードウェア要素の動的状況を表示する表示装置にグラフィックデータを ネットワークを介して送信するよう構成したので、 表示装置を利用するハードウ エア設計者が、 性能低下を引き起こす現象が発生している個所とその現象が発生 する原因を容易に把握することができるという効果を奏する。
また、 本 §明によれば、 ハードウェア要素の動的状況を相互に関連付けてダラ フィック表示するグラフィックデータを作成し、 作成したグラフィックデータを 用いてハードウエア要素の動的状況を表示する表示装置が入力するグラフィック データを記憶装置に出力するよう構成したので、 表示装置を利用するハードゥエ ァ設計者が、 性能低下を引き起こす現象が発生している個所とその現象が発生す る原因を容易に把握することができるという効果を奏する。 産業上の利用可能性
以上のように、 本発明に係る性能シミュレーション装置、 性能シミュレーショ ンプログラムおよび性能シミュレーシヨン方法は、 コンピュータハードウエアの 性能評価に基づいて設計をおこなう場合に使用するツール、 特に、 CM Pやマル チストランド構成などメモリアクセスが複雑なコンピュータハードウェアの設計 をおこなう場合に使用するツールとして適している。

Claims

請 求 の 範 囲
1 . コンピュータの動作の模擬をおこない、 該コンピュータを構成するハード ウェア要素の動的状況に関するデータを採取して表示する性能シミュレーション 装置であって、
前記ハードウエア要素の動的状況を相互に関連付けてグラフィック表示するグ ラフィックデータを作成するグラフィックデータ作成手段と、
前記ダラフィックデータ作成手段により作成されたグラフィックデータを用い て前記ハードウェア要素の動的状況を表示するグラフィック表示手段と、 を備えたことを特徴とする性能シミュレーション装置。
2 . 前記ハードウェア要素は、 演算部がメモリにアクセスを要求したメモリア クセスデータの移動経路に沿って備えられたバッファ、 キューおよびセレクタで あり、 前記グラフィックデータ作成手段は、 前記バッファ、 キューおよびセレク タの動的状況を相互に関連付けてグラフィック表示するグラフィックデータを作 成することを特徴とする請求の範囲第 1項に記載の性能シミュレーション装置。
3 . 前記グラフィックデータ作成手段は、 共通の時間軸を用いて前記バッファ 、 キューおょぴセレクタの動的状況をグラフィック表示するグラフィックデータ を作成することを特徴とする請求の範囲第 2項に記載の性能シミュレーション装
4 . コンピュータ全体の動作に関する情報を付加して前記データを採取するデ ータ採取手段をさらに備え、 前記グラフィックデータ作成手段は、 前記データ採 取手段により採取されたデータに基づいてコンピュータ全体の動作と関連付けて 前記バッファ、 キューおょぴセレクタの動的状況をグラフィック表示するグラフ イツクデータを作成することを特徴とする請求の範囲第 2項または第 3項に記載 の性能シミュレーション装置。
5 . 前記データ採取手段は、 コンピュータ全体の動作に関する情報としてコア 識別子またはストランド識別子を前記データに付加し、 前記グラフィックデータ 作成手段は、 前記データ採取手段により付加された識別子を用いてコアまたはス トランドごとに前記バッファ、 キューおよびセレクタの動的状況が識別できる形 態でダラフィックデータを作成することを特徴とする請求の範囲第 4項に記載の 性能シミュレーション装置。 ,
6 . 前記データ採取手段は、 メモリとキャッシュの間にあるバッファ、 キュー およびセレクタと、 キャッシュとキャッシュの間にあるバッファ、 キューおよび セレクタの動的状況に関するデータを採取することを特徴とする請求の範囲第 5 項に記載の性能シミュレーション装置。
7 . 前記コンピュータの動作の模擬は、 キャッシュのプロトコルの模擬を含み 、 前記データ採取手段は、 キャッシュミスおよびキャッシュのインバリデートを キヤッシュの動的状況に関するデータとして採取することを特徴とする請求の範 囲第 5項または第 6項に記載の性能シミュレーション装置。
8 . 前記コンピュータの動作の模擬は、 分岐予測動作および T L Bの動作の模 擬を含み、 前記データ採取手段は、 分岐予測バッファのエントリの作成および分 岐予測バッファのヒットまたはミス、 ならびに T L Bのェントリの作成および T L Bのヒットまたはミスを T L Bの動的状況に関するデータとして採取すること を特徴とする請求の範囲第 5項、 第 6項または第 7項に記載の性能シミュレーシ ョン装置。
9 . コンピュータの動作の模擬をおこない、 該コンピュータを構成するハード ウェア要素の動的状況に関するデータを採取して表示する性能シミュレーション プログラムであって、
前記ハードウェア要素の動的状況を相互に関連付けてグラフィック表示するグ ラフィックデータを作成するグラフィックデータ作成手順と、
前記ダラフィックデータ作成手順により作成されたグラフィックデータを用い て前記ハードウエア要素の動的状況を表示するグラフィック表示手順と、 を実行することを特徴とする性能シミュレーシヨンプログラム。
1 0 . コンピュータの動作の模擬をおこない、 該コンピュータを構成するハー ドウエア要素の動的状況に関するデータを採取して表示する性能シミュレーショ ンプログラムであって、
前記ハードウエア要素の動的状況を相互に関連付けてグラフィック表示するグ ラフィックデータを作成するグラフィックデータ作成手順と、
前記グラフィックデータ作成手順により作成されたグラフィックデータを用い て前記ハードウェア要素の動的状況を表示する表示装置に該グラフィックデータ をネットワークを介して送信するグラフィックデータ送信手順と、
を実行することを特徴とする性能シミュレーシヨンプログラム。
1 1 . コンピュータの動作の模擬をおこない、 該コンピュータを構成するハー ドウエア要素の動的状況に関するデータを採取して表示する性能シミュレーショ ンプログラムであって、
前記ハードウ ア要素の動的状況を相互に関連付けてグラフィック表示するグ ラフィックデータを作成するグラフィックデータ作成手順と、
前記グラフィックデータ作成手順により作成されたグラフィックデータを用い て前記ハードウェア要素の動的状況を表示する表示装置が入力する該グラフィッ クデータを記憶装置に出力するグラフィックデータ出力手順と、
を実行することを特徴とする性能シミュレーションプログラム。
1 2 . 前記ハードウェア要素は、 演算部がメモリにアクセスを要求したメモリ アクセスデータの移動経路に沿って備えられたバッファ、 キューおよびセレクタ であり、 前記グラフィックデータ作成手順は、 前記バッファ、 キューおよびセレ クタの動的状況を相互に関連付けてグラフィック表示するグラフィックデータを 作成することを特徴とする請求の範囲第 9項、 第 1 0項または第 1 1項に記載の 性能シミュレーションプログラム。
1 3 . 前記グラフィックデータ作成手順は、 共通の時間軸を用いて前記バッフ ァ、 キューおよびセレクタの動的状況をグラフィック表示するグラフィックデ一 タを作成することを特徴とする請求の範囲第 1 2項に記載の性能シミュレーショ
1 4 . コンピュータ全体の動作に関する情報を付加して前記データを採取する データ採取手順をさらに実行し、 前記グラフィックデータ作成手順は、 前記デー タ採取手順により採取されたデータに基づいてコンピュータ全体の動作と関連付 けて前記バッファ、 キューおょぴセレクタの動的状況をグラフィック表示するグ ラフィックデータを作成することを特徴とする請求の範囲第 1 3項に記載の性能 シミュレーションプログラム。
1 5 . 前記データ採取手順は、 コンピュータ全体の動作に関する情報としてコ ァ識別子またはストランド識別子を前記データに付加し、 前記グラフィックデ一 タ作成手順は、 前記データ採取手順により付加された識別子を用いてコアまたは ストランドごとに前記バッファ、 キューおよびセレクタの動的状況が識別できる 形態でグラフィックデータを作成することを特徴とする請求の範囲第 1 4項に記 載の性能シミュレーションプログラム。
1 6 . コンピュータの動作の模擬をおこない、 該コンピュータを構成するハー ドゥエァ要素の動的状況に関するデータを採取して表示する†生能シミュレーショ ン方法であって、
前記ハードウエア要素の動的状況を相互に関連付けてダラフィック表示するグ ラフィックデータを作成するグラフイツクデータ作成工程と、
前記グラフィックデータ作成工程により作成されたグラフィックデータを用レ、 て前記ハードウエア要素の動的状況を表示するグラフィック表示工程と、 を含んだことを特徴とする性能シミュレーション方法。
1 7 . 前記ハードウェア要素は、 演算部がメモリにアクセスを要求したメモリ アクセスデータの移動経路に沿って備えられたバッファ、 キューおよびセレクタ であり、 前記グラフィックデータ作成工程は、 前記バッファ、 キューおよびセレ クタの動的状況を相互に関連付けてグラフィック表示するグラフィックデータを 作成することを特徴とする請求の範囲第 1 6項に記載の性能シミュレーション方 法。
1 8 . 前記グラフイツクデータ作成工程は、 共通の時間軸を用いて前記バッフ ァ、 キューおよび'セレクタの動的状況をグラフィック表示するグラフィックデ一 タを作成することを特徴とする請求の範囲第 1 7項に記載の性能シミュレーショ ン方法。
1 9 . コンピュータ全体の動作に関する情報を付加して前記データを採取する データ採取工程をさらに含み、 前記グラフィックデータ作成工程は、 前記データ 採取工程により採取されたデータに基づいてコンピュータ全体の動作と関連付け て前記バッファ、 キューおよびセレクタの動的状況をグラフィック表示するグラ フィックデータを作成することを特徴とする請求の範囲第 1 7項または第 1 8項 に記載の性能シミュレーション方法。
2 0 . 前記データ採取工程は、 コンピュータ全体の動作に関する情報としてコ ァ識別子またはストランド識別子を前記データに付加し、 前記グラフイツクデー タ作成工程は、 前記データ採取工程により付加された識別子を用いてコアまたは ストランドごとに前記バッファ、 キューおょぴセレクタの動的状況が識別できる 形態でグラフィックデータを作成することを特徴とする請求の範囲第 1 9項に記 載の性能シミュレーション方法。
PCT/JP2002/013251 2002-12-18 2002-12-18 性能シミュレーション装置、性能シミュレーションプログラムおよび性能シミュレーション方法 Ceased WO2004055672A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004560586A JPWO2004055672A1 (ja) 2002-12-18 2002-12-18 性能シミュレーション装置、性能シミュレーションプログラムおよび性能シミュレーション方法
PCT/JP2002/013251 WO2004055672A1 (ja) 2002-12-18 2002-12-18 性能シミュレーション装置、性能シミュレーションプログラムおよび性能シミュレーション方法
AU2002354215A AU2002354215A1 (en) 2002-12-18 2002-12-18 Performance simulation apparatus, performance simulation program, and performance simulation method
US11/103,471 US20050182611A1 (en) 2002-12-18 2005-04-12 Apparatus and method for simulating performance, and computer product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2002/013251 WO2004055672A1 (ja) 2002-12-18 2002-12-18 性能シミュレーション装置、性能シミュレーションプログラムおよび性能シミュレーション方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/103,471 Continuation US20050182611A1 (en) 2002-12-18 2005-04-12 Apparatus and method for simulating performance, and computer product

Publications (1)

Publication Number Publication Date
WO2004055672A1 true WO2004055672A1 (ja) 2004-07-01

Family

ID=32587969

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/013251 Ceased WO2004055672A1 (ja) 2002-12-18 2002-12-18 性能シミュレーション装置、性能シミュレーションプログラムおよび性能シミュレーション方法

Country Status (3)

Country Link
JP (1) JPWO2004055672A1 (ja)
AU (1) AU2002354215A1 (ja)
WO (1) WO2004055672A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008123519A (ja) * 2006-11-10 2008-05-29 Sony Computer Entertainment Inc グラフィックス処理装置、グラフィックスライブラリモジュール、およびグラフィックス処理方法
WO2009096161A1 (ja) * 2008-01-29 2009-08-06 Panasonic Corporation プロセッサ性能解析装置、方法及びシミュレータ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0535704A (ja) * 1991-06-21 1993-02-12 Fujitsu Ltd 並列計算機における動作状況解析装置
JPH08180094A (ja) * 1994-12-27 1996-07-12 Nec Corp アーキテクチャ・シミュレータ
JPH10283226A (ja) * 1997-03-31 1998-10-23 Sony Computer Entertainment:Kk コンピユータ機器の解析装置及びその方法
JPH10320246A (ja) * 1997-05-20 1998-12-04 Hitachi Ltd プロセッサ方式性能測定方式

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0535704A (ja) * 1991-06-21 1993-02-12 Fujitsu Ltd 並列計算機における動作状況解析装置
JPH08180094A (ja) * 1994-12-27 1996-07-12 Nec Corp アーキテクチャ・シミュレータ
JPH10283226A (ja) * 1997-03-31 1998-10-23 Sony Computer Entertainment:Kk コンピユータ機器の解析装置及びその方法
JPH10320246A (ja) * 1997-05-20 1998-12-04 Hitachi Ltd プロセッサ方式性能測定方式

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
REILLY MATT, EDMONDSON JOHN: "Performance simulation of alpha microprocessor", IEEE COMPUTER, vol. 31, no. 5, May 1998 (1998-05-01), pages 50 - 58, XP000766663 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008123519A (ja) * 2006-11-10 2008-05-29 Sony Computer Entertainment Inc グラフィックス処理装置、グラフィックスライブラリモジュール、およびグラフィックス処理方法
US8149242B2 (en) 2006-11-10 2012-04-03 Sony Computer Entertainment Inc. Graphics processing apparatus, graphics library module and graphics processing method
WO2009096161A1 (ja) * 2008-01-29 2009-08-06 Panasonic Corporation プロセッサ性能解析装置、方法及びシミュレータ

Also Published As

Publication number Publication date
AU2002354215A1 (en) 2004-07-09
JPWO2004055672A1 (ja) 2006-04-20

Similar Documents

Publication Publication Date Title
US9037448B2 (en) Computer system, program, and method for assigning computational resource to be used in simulation
Tao et al. Study on manufacturing grid & its resource service optimal-selection system
US8037437B2 (en) Optimizing systems-on-a-chip using the dynamic critical path
JP3925471B2 (ja) Rtl電力推定を効率的に行うための方法とそのシステム
Hrischuk et al. Automatic generation of a software performance model using an object-oriented prototype
CN101482891B (zh) 性能评估模拟
US7454659B1 (en) Distributed systems in test environments
US20070124363A1 (en) Instrument-based distributed computing systems
CN102523030B (zh) 通信卫星有效载荷测试系统仿真平台
US9443050B2 (en) Low-voltage swing circuit modifications
US7860700B2 (en) Hardware verification batch computing farm simulator
US9824169B2 (en) Regression signature for statistical functional coverage
CN101681289A (zh) 处理器性能监测
US7809988B1 (en) Test environment having synchronous and asynchronous distributed testing
Marin et al. Simulating search engines
Zhao et al. Exploring large-scale CMP architectures using ManySim
US8340952B2 (en) Power estimation method and device therefor
US9811617B2 (en) Regression nearest neighbor analysis for statistical functional coverage
WO2004055672A1 (ja) 性能シミュレーション装置、性能シミュレーションプログラムおよび性能シミュレーション方法
Pop et al. A simulation model for grid scheduling analysis and optimization
US20050182611A1 (en) Apparatus and method for simulating performance, and computer product
WO2012026582A1 (ja) シミュレーション装置、分散計算機システム、シミュレーション方法およびプログラム
CN100481784C (zh) 网格系统性能检测方法及网格系统性能检测控制装置
CN109446463B (zh) 一种基于Web的数值模拟预加载可视化方法及系统
Wu et al. A hardware platform for exploring predictable cache coherence protocols for real-time multicores

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004560586

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11103471

Country of ref document: US

122 Ep: pct application non-entry in european phase