[go: up one dir, main page]

WO2003061160A1 - Phase modulation circuit, test apparatus, and communication system - Google Patents

Phase modulation circuit, test apparatus, and communication system Download PDF

Info

Publication number
WO2003061160A1
WO2003061160A1 PCT/JP2003/000094 JP0300094W WO03061160A1 WO 2003061160 A1 WO2003061160 A1 WO 2003061160A1 JP 0300094 W JP0300094 W JP 0300094W WO 03061160 A1 WO03061160 A1 WO 03061160A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
emitting element
phase
signal
phase modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2003/000094
Other languages
English (en)
French (fr)
Inventor
Daisuke Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2003561126A priority Critical patent/JP4146800B2/ja
Priority to DE10392214T priority patent/DE10392214T5/de
Publication of WO2003061160A1 publication Critical patent/WO2003061160A1/ja
Priority to US10/887,637 priority patent/US7119939B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/501—Structural aspects
    • H04B10/503—Laser transmitters
    • H04B10/504—Laser transmitters using direct modulation

Definitions

  • the present invention relates to a phase modulation circuit for modulating a phase of an input signal to a desired phase, a test device for testing an electronic device, and a communication system for transmitting communication data.
  • the present invention relates to a phase modulation circuit using a light emitting element.
  • test apparatuses for testing electronic devices include a phase modulation circuit that modulates a phase of a test signal to a desired phase.
  • An electric circuit such as PLL is used for the phase modulation circuit.
  • the PLL compares a phase of an input signal with a reference signal having a desired phase, and modulates the input signal to a desired phase.
  • the phase modulation circuit delays the reference clock by a delay circuit for a desired time to generate the reference signal, and performs phase modulation.
  • the delay circuit has a plurality of delay elements, and based on a delay set value and information stored in a linearization memory or the like, allows an input signal to pass through an arbitrary delay element to generate a desired delay time.
  • the delay element is configured by an electric circuit element such as a buffer.
  • phase modulation circuit and test apparatus having a delay circuit using an electric circuit element have almost reached the limit for high accuracy and high speed, and phase modulation by new means has been desired. Also high definition When configuring a delay circuit with a high degree of linearity, it has been extremely difficult to achieve extremely good linearity and variable delay.
  • an object of the present invention is to provide a timing generation device and a test device that can solve the above problems. This object is achieved by a combination of features described in the independent claims.
  • the dependent claims define further advantageous embodiments of the present invention. Disclosure of the invention
  • a phase modulation circuit that outputs a modulation signal obtained by modulating a phase of an input signal to a desired phase, and emits light in accordance with the input signal.
  • a first light emitting element that outputs a signal as a modulation signal; and a first bias current source that supplies a bias current smaller than a light emission threshold current at which the first light emitting element starts emitting light to the first light emitting element in advance.
  • a phase modulation circuit is provided.
  • the phase modulation circuit may further include a bias current control unit that controls a bias current in the bias current source based on a desired phase.
  • a modulation current source for supplying a modulation current for causing the first light emitting element to emit light to the first light emitting element in accordance with an input signal; and a modulation current for the modulation current source based on a phase modulation resolution in the phase modulation circuit.
  • a modulation current control unit for controlling.
  • the modulation control section may control the modulation current in the modulation current source further based on the variable phase modulation range in the phase modulation circuit. Further, the bias current control section may control the bias current in the bias current source based on the temperature of the first light emitting element.
  • phase modulation circuit may further include a temperature control unit that heats or cools the first light emitting element.
  • the temperature controller may heat or cool the first light emitting element based on the variable phase modulation range in the phase modulation circuit.
  • the phase modulation circuit may further include a photoelectric conversion unit that converts a light emission signal output by the first light emitting element into an electric signal and outputs the electric signal as a modulation signal. Also, the input signal And emits a light-emitting signal as a modulation signal.
  • the second light-emitting element has a different band-to-band transition time constant from the first light-emitting element, and a bias smaller than a light-emitting threshold current at which the second light-emitting element starts emitting light.
  • a second bias current source that supplies a current to the second light emitting element in advance may be further provided. .
  • the first light emitting element and the second light emitting element are laser diodes, and the base material of the first light emitting element and the base material of the second light emitting element may be different materials.
  • the phase modulation circuit may further include a selection unit that supplies an input signal to either the first light emitting element or the second light emitting element based on a desired phase. Further, the first light emitting element and the second light emitting element receive the corresponding first input signal and the second input signal, respectively, and output a modulation signal corresponding to the received input signal.
  • a test apparatus for testing an electronic device comprising: a pattern generating unit that generates a test signal for testing an electronic device; A phase modulation circuit that supplies the modulated signal to the electronic device, and a determination unit that determines pass / fail of the electronic device based on the output signal output by the electronic device based on the modulated signal.
  • a first light emitting element that emits light according to the test signal and outputs the light emitting signal as a modulation signal, and a bias current ′ smaller than a light emission threshold current at which the first light emitting element starts emitting light are supplied to the first light emitting element in advance.
  • a test apparatus characterized by having a bias current control unit.
  • a communication system for transmitting communication data comprising: a transmission unit for outputting the communication data; a phase modulation circuit for receiving the communication data and modulating a phase of the communication data to a desired phase; A communication path for transmitting the communication data phase-modulated by the phase modulation circuit; and a receiving unit for receiving the communication data phase-modulated by the phase modulation circuit and demodulating the received communication data.
  • a first light emitting element that emits light according to data and outputs a light emitting signal as communication data obtained by phase-modulating the light emitting signal, and a bias current smaller than a light emitting threshold current at which the first light emitting element starts emitting light are supplied to the first light emitting element in advance.
  • the transmitting section outputs the optical signal as communication data
  • the phase modulation circuit further includes an optical conversion section for converting the communication data, which is an optical signal, to the communication data of an electric signal
  • the first light emitting element includes: The light may be emitted according to the communication data of the electric signal.
  • FIG. 1 is a diagram showing an example of a configuration of a test apparatus 100 according to the present invention.
  • FIG. 2 is a diagram showing an example of the configuration of the phase modulation circuit 30.
  • FIG. 3 is a diagram illustrating the principle of the light emission delay time of the light emitting element 32.
  • FIG. 4 is a diagram illustrating an example of the relationship between the modulation current and the light emission threshold current of the light emitting element 32 and the light emission delay time.
  • FIG. 5 is a diagram showing the relationship between the bias current and the modulation current of the light emitting element 32 and the light emission delay time.
  • FIG. 6 is a diagram showing a relationship between a bias current and a light emission fighting current of the light emitting element 32 and a light emission delay time.
  • FIG. 7 is a diagram illustrating another example of the configuration of the phase modulation circuit 30.
  • FIG. 8 is a diagram illustrating an example of the characteristic table.
  • FIG. 9 is a diagram showing the relationship between the bias current and the interband transition time constant ⁇ n of the light emitting element 32 and the light emission delay time.
  • FIG. 10 is a diagram showing an example of the configuration of the communication system 200 according to the present invention.
  • FIG. 11 is a diagram illustrating another example of the configuration of the communication system 200.
  • FIG. 12 is a diagram showing an example of the configuration of the phase modulation circuit 30.
  • FIG. 13 is a diagram illustrating another example of the configuration of the phase modulation circuit 30.
  • FIG. 1 shows an example of the configuration of a test apparatus 100 according to the present invention.
  • the test apparatus 100 tests the electronic device 100.
  • the test apparatus 100 includes a pattern generation unit 20, a waveform shaping unit 22, a signal input / output unit 24, and a judgment unit 26.
  • the pattern generating section 20 generates a test signal for testing the electronic device 10 and supplies the generated signal to the waveform shaping section 22.
  • the waveform shaping section 22 shapes the received test signal, and supplies the shaped test signal to the electronic device 10 via the signal input / output section 24.
  • the waveform shaping section 22 has a phase modulation circuit 30 that modulates the phase of the test signal to a desired phase.
  • the phase modulation circuit 30 may modulate the phase of the test signal based on a test pattern for testing the electronic device 10.
  • the signal input / output unit 24 supplies a test signal to the electronic device 10 and receives an output signal output from the electronic device 10 based on the test signal.
  • the signal input / output unit 24 supplies the received output signal to
  • the determination unit 26 determines the acceptability of the electronic device 10 based on the output signal output by the electronic device 10 based on the test signal.
  • the determination unit 26 may determine whether the electronic device 10 is good or not by comparing, for example, an expected value signal to be output based on the test signal by the electronic device 10 and an output signal output by the electronic device 10. .
  • the pattern generation unit 20 may generate the expected value signal based on the generated test signal and supply the generated expected value signal to the determination unit 26.
  • FIG. 2 shows an example of the configuration of the phase modulation circuit 30.
  • the phase modulation circuit 30 outputs a modulated signal obtained by modulating the phase of the input signal to a desired phase.
  • the phase modulation circuit 30 receives a test signal as an input signal, and supplies a modulated signal obtained by modulating the phase of the test signal to a desired phase to the signal input / output unit 24 as a test signal.
  • the phase modulation circuit 30 includes a light emitting element 32, a bias current source 34, a modulation current source 36, a bias current control unit 38, a modulation current control unit 42, a temperature control unit 46, a photoelectric conversion unit 48, And transistors (52, 54).
  • the light-emitting element 32 emits light in response to the input signal, and outputs the light-emitting signal as a modulation signal.
  • the bias current source 34 supplies the light emitting element 32 with a forward bias current smaller than the light emission threshold current at which the light emitting element 32 starts emitting light. Then, a bias current from the bias current source 34 flows through the light emitting element 32. The amount of the bias current can be programmably controlled.
  • the light emitting element 32 may be, for example, a laser diode.
  • the bias current control section 38 controls the bias current in the bias current source 34 based on the phase setting data indicating a desired phase for modulating the input signal.
  • the bias current control unit 38 may receive phase setting data based on the phase setting value specified by the user.
  • the bias current control unit 38 stores a bias data memory that stores the phase setting data and data indicating the current value of the bias current for generating the phase indicated by the phase setting data in association with each other.
  • a digital analog converter for converting digital data stored in the bias data memory into analog data. In this case, the bias current control unit 38 controls the bias current based on the data stored in the bias data memory.
  • the light-emitting element 32 emits light in response to the input signal. However, after the light-emitting element 32 emits light after the phase modulation circuit 30 receives the input signal, an emission delay due to the light-emitting element 32 occurs.
  • the light emission delay time of the light emitting element 32 is determined based on a bias current flowing through the light emitting element 32 as described later in FIG. By controlling the bias current by the bias current control unit 38, the light emission delay time of the light emitting element 32 can be controlled, so that a modulation signal modulated to a desired phase can be generated.
  • the phase modulation circuit 30 generates a modulation signal having phase information at the leading edge.
  • the bias current control unit 38 controls the bias current in the bias current source 34 based on the temperature data indicating the temperature of the light emitting element 32. As described later in FIG. 6, the light emission delay time of the light emitting element 32 depends on the temperature of the light emitting element 32. By controlling the bias current in the bias current source 34 based on the temperature of the light emitting element 32, an error in the delay time due to a temperature change of the light emitting element 32 can be reduced.
  • the bias current control unit 38 outputs a signal corresponding to the phase setting data.
  • the bias current in the bias current source 34 is controlled by multiplying the current value indicated by the data in the data memory by a coefficient based on the temperature of the light emitting element 32.
  • the bias data memory may further store a coefficient corresponding to the temperature of the light emitting element 32.
  • the modulation current source 36 supplies the light emitting element 32 with a forward modulation current for causing the light emitting element 32 to emit light in accordance with the input signal.
  • Modulation current source 36 is electrically connected to light emitting element 32 via transistor 52.
  • the transistor 52 receives the input signal at the base, and sends a modulation current according to the input signal to the light emitting element 32. That is, the modulation current source 36 supplies the light-emitting element 32 with a modulation current obtained by amplifying the input signal.
  • the modulation current control unit 42 controls the modulation current in the modulation current source 36 based on the resolution data indicating the phase shift resolution of the phase of the modulation signal in the phase modulation circuit 30. That is, the modulation current control section 42 controls the modulation current according to the phase shift resolution required in the phase modulation circuit 30. As will be described later with reference to FIG. 5, by controlling the modulation current flowing through the light emitting element 32, the resolution of the light emission delay time of the light emitting element 32 can be controlled. Therefore, by controlling the modulation current flowing through the light emitting element 32, the phase shift resolution in the phase modulation circuit 30 can be controlled.
  • Modulation current control section 42 stores a modulation data memory that stores the current value of the modulation current in association with the phase shift resolution in phase modulation circuit 30, and converts digital data stored in the modulation data memory into analog data. A digital-to-analog converter.
  • the modulation current control unit 42 determines the modulation current based on the dynamic range data indicating the phase shift range of the phase of the modulation signal in the phase modulation circuit 30.
  • the modulation current in the element 36 may be controlled.
  • the modulation current flowing through the light emitting element 32 the variable range of the light emission delay time in the light emitting element 32 can be controlled. Therefore, by controlling the modulation current flowing through the light emitting element 32, the phase shift range in the phase modulation circuit 30 can be controlled.
  • the modulation data memory described above may store the current value of the modulation current in association with the phase shift range in the phase modulation circuit 30.
  • the temperature control section 46 heats or cools the light emitting element 32.
  • the temperature control section 46 may heat or cool the light emitting element 32 based on the phase shift range in the phase modulation circuit 30.
  • the temperature of the light emitting element 32 By controlling the temperature of the light emitting element 32, the light emission threshold current of the light emitting element 32 can be controlled. Therefore, as described later in FIG. 6, by controlling the temperature of the light emitting element 32, the variable range of the light emission delay time in the light emitting element 32 can be controlled.
  • the temperature controller 46 includes a temperature data memory for storing the temperature of the light emitting element 32 and the phase shift range in the phase modulation circuit 30 in association with each other, and digital data stored in the temperature data memory as analog data. And a digital-to-analog converter for conversion.
  • the transistor 54 has a base terminal supplied with the base voltage Vb.
  • the base voltage Vb is preferably a voltage value indicating an intermediate level between the H logic level and the L logic level of the digital signal.
  • the input signal is input to the base terminal of the transistor 52.
  • the signal supplied to the base terminals of the transistor 52 and the transistor 54 may be a differential signal based on the input signal.
  • the transistor 54 is cut off, the modulation current flows to the transistor 52, and the sum of the bias current and the modulation current flows to the light emitting element 32. .
  • the transistor 52 When the input signal indicates L logic, the transistor 52 is cut off, a modulation current flows through the transistor 54, and a bias current flows through the light emitting element 32. As described above, by controlling the switching of the current flowing through the light emitting element 32, the current flowing through the light emitting element 32 can be accurately controlled.
  • the photoelectric conversion unit 48 converts the light emission signal output from the light emitting element 32 into an electric signal, and outputs the electric signal as a modulation signal.
  • the photoelectric conversion unit 48 may be, for example, a circuit having a photodiode.
  • the phase of the input signal can be modulated to a desired phase by using the light emission delay time of the light emitting element 32.
  • the phase of the input signal is modulated with a desired phase shift resolution and a desired phase shift range. be able to.
  • a test signal corresponding to a desired test pattern can be easily generated and supplied to the electronic device 100.
  • the phase of each square wave in the test signal can be easily controlled by the bias current control unit 38 controlling the bias current in the bias current source 34 in real time according to a desired test pattern.
  • a desired test signal can be generated.
  • FIG. 3 is a diagram illustrating the principle of the light emission delay time of the light emitting element 32.
  • the light emitting element 32 is a laser diode
  • the light emitting threshold current density of the light emitting element 32 will be described as J th .
  • the injected carrier density of the light emitting element 32 is as shown in the graph as an emission threshold Canon rear density n th smaller n b.
  • the light emission delay time t h is given by the following equation.
  • FIG. 4 shows an example of the relationship between the modulation current and the light emission threshold current of the light emitting element 32 and the light emission delay time.
  • the horizontal axis represents the modulation current
  • the vertical axis represents the light emission delay time.
  • FIG. 5 shows the relationship between the bias current and the modulation current of the light emitting element 32 and the light emission delay time.
  • the horizontal axis represents the bias current
  • the vertical axis represents the light emission delay time.
  • the bias current is controlled to control the light emission delay time of the light emitting element 32. Since the light emission delay time changes linearly with respect to the bias current, the phase modulation of the input signal in the phase modulation circuit 30 can be accurately controlled by controlling the bias current.
  • the modulation current is controlled to control the phase shift resolution and the phase shift range in the light emitting element 32.
  • the modulation current is increased, the phase shift range of the light emitting element 32 decreases.
  • the bias current is changed by a predetermined number of gradations and the input signal is modulated to the desired phase, increasing the modulation current decreases the amount of phase shift of the bias current for each gradation. I do. That is, the phase shift resolution of the phase modulation circuit 30 can be controlled by controlling the modulation current.
  • FIG. 6 shows the relationship between the bias current and the light emission threshold current of the light emitting element 32 and the light emission delay time.
  • the horizontal axis represents the bias current
  • the vertical axis represents the light emission delay time.
  • the variable range of the light emission delay time in the light emitting element 32 shifts in the increasing direction when the light emission threshold current I th is increased. That is, the variable range of the light emission delay time of the light emitting element 32 can be controlled by controlling the light emission threshold current I th of the light emitting element 32.
  • FIG. 7 shows another example of the configuration of the phase modulation circuit 30.
  • the phase modulation circuit 30 includes a plurality of light emitting elements 32, a plurality of bias current sources 34, a plurality of modulation current sources 36, a bias current control section 38, a modulation current control section 42, a temperature control section 46, A plurality of photoelectric conversion units 48, a plurality of transistors (52, 54), and a selection unit 56 are provided.
  • those with the same reference numerals as those in FIG. 2 have the same or similar functions and configurations as those described in relation to FIG.
  • the phase modulation circuit 30 includes a first light emitting element 32a, a second light emitting element 32b, a first bias current source 34a, a second bias current source 34b, and a first photoelectric conversion.
  • the first light emitting element 32a and the second light emitting element 32b have the same or similar function and configuration as the light emitting element 32 described with reference to FIG.
  • the second light emitting element 32b has a different inter-band transition time constant ⁇ different from that of the first light emitting element 32a .
  • the first bias current source 34a and the second bias current source 34b have the same or similar function and configuration as the bias current source 34 described with reference to FIG.
  • the first bias current source 34a and the second bias current source 34b respectively supply a bias current smaller than the light emission threshold current of the corresponding light emitting element 32 to the corresponding light emitting element 32 in advance to the light emitting element 32. I do.
  • the first modulation current source 36a and the second modulation current source 36b have the same or similar functions and configurations as the modulation current source 36 described with reference to FIG.
  • the first modulation current source 36a and the second modulation current source 36b supply a modulation current to the corresponding light emitting element 32 according to an input signal.
  • the first photoelectric conversion unit 48a and the second photoelectric conversion unit 48b have the same or similar function and configuration as the photoelectric conversion unit 48 described with reference to FIG.
  • the selection unit 56 supplies the input signal to either the first light emitting element 32a or the second light emitting element 32b in the phase modulation circuit 30 based on a desired phase to modulate the input signal. Or choose. In this example, the selection unit 56 selects whether to supply a modulation current based on an input signal to either the first light emitting element 32a or the second light emitting element 32b.
  • the selection section 56 is a base terminal 5 of the transistor 52 corresponding to the selected light emitting element 32. 8 supplies the input signal.
  • the first light emitting element 32a and the second light emitting element 32b have different band transition time constants n . Therefore, the phase shift resolution and the phase shift range of the first light emitting element 32a are different from the phase shift resolution and the phase shift range of the second light emitting element 32b as described later in FIG.
  • the selection unit 56 selects which of the light emitting elements 32 the input signal is supplied to based on the phase shift resolution and Z or the phase shift range of the phase modulation in the phase modulation circuit 30.
  • the selection unit 56 may include a characteristic table memory for storing a characteristic table indicating a phase shift resolution and a phase shift range for each light emitting element 32.
  • the selection unit 56 selects which of the light emitting elements 32 is to be supplied with the input signal based on the characteristic table. According to the phase modulation circuit 30 in this example, it is possible to easily generate a phase shift having a desired resolution. Also, a wide range of phase shifts can be easily generated.
  • FIG. 8 shows an example of the characteristic table.
  • the characteristic table memory stores a characteristic table as shown in FIG.
  • the characteristic table indicates the phase shift resolution and the phase shift range of each of the plurality of light emitting elements 32 for each of the light emitting elements 32.
  • FIG. 9 shows the relationship between the bias current and the inter-band transition time constant ⁇ n of the light emitting element 32 and the light emission delay time.
  • the horizontal axis represents the bias current
  • the vertical axis represents the light emission delay time.
  • a desired phase shift resolution and a desired phase shift can be achieved. Modulates the phase of the input signal over a range. As shown in FIG. 9, when the transition time time constant ⁇ n between bands is large, the phase shift range of the light emitting element 32 increases.
  • the phase shift amount of the bias current for each gradation increases if the inter-band transition time time constant is large. That is, by selecting one of the light-emitting elements 32 having different ⁇ with the inter-band transition time constant, the phase shift resolution and the phase shift range of the phase modulation circuit 30 can be controlled.
  • FIG. 10 shows an example of the configuration of a communication system 200 according to the present invention.
  • the communication system 200 transmits communication data by a phase modulation method.
  • the communication system 200 03 00094
  • the communication system 200 may transmit, for example, audio information, character information, image information, and the like as digital data.
  • the transmission section 110 outputs communication data.
  • the phase modulation circuit 30 receives communication data from the transmitting unit 110 and modulates the phase of the received communication data to a desired phase.
  • the phase modulation circuit 30 may have the same or similar function and configuration as the phase modulation circuit 30 described with reference to FIG.
  • the communication path 120 transmits the communication data phase-modulated by the phase modulation circuit 30 to the receiving unit 30.
  • the communication path 120 may be a wired path or a wireless path.
  • the phase modulation circuit 30 outputs communication data according to the characteristics of the communication path 120.
  • the receiving unit 130 receives the communication data phase-modulated by the phase modulation circuit 30, and demodulates the received communication data.
  • a carrier to be modulated is supplied to the transistor 52 of the phase modulation circuit 30.
  • the bias current control section 38 is provided with phase setting data corresponding to digital data to be superimposed on the carrier, and the carrier is phase-modulated by controlling the bias current source 34 based on the phase setting data.
  • a phase modulation signal can be generated.
  • the bias current control section 38 is provided with phase setting data whose value changes according to the digital data to be superimposed, and the bias current control section 38 performs real-time biasing based on the phase setting data.
  • a phase-modulated signal in which the phase of the carrier is modulated is generated.
  • the communication system 200 in this example by controlling the phase of the leading edge of the carrier waveform, it is possible to superimpose multivalued phase information corresponding to digital data on the leading edge of the carrier waveform. . Therefore, it is possible to easily generate a signal having multilevel information within one data rate of a carrier.
  • the communication system 200 may transmit communication data by parallel transmission.
  • the transmitting section 110 outputs communication data in parallel, and the phase modulation circuit 30 modulates the phase of each communication data to a desired phase.
  • the receiving unit 130 demodulates each communication data.
  • FIG. 11 shows another example of the configuration of the communication system 200.
  • the communication system 200 in this example converts the parallel data in the transmission unit 110 into serial data, and transmits the data to the reception unit 130 by a clock synchronous method in which the data is transmitted through the reference clock and the sink. I do.
  • the communication system 200 includes a transmission unit 110, a phase modulation circuit 30, a reception unit 130, and a judgment unit 140.
  • components denoted by the same reference numerals as in FIG. 10 have the same or similar functions as the components described in FIG.
  • the transmission section 110 has a serializer 112 for converting parallel data to be transmitted into serial data.
  • the serializer 112 receives the parallel data and converts the parallel data into serial data based on a given reference clock.
  • the phase modulation circuit 30 receives the serial data and the reference clock, modulates the phase of the reference clock, and transmits the modulated data to the receiving unit 130. The detailed operation of the phase modulation circuit 3 will be described later with reference to FIG.
  • the receiving unit 130 includes a latch circuit 132, a deserializer 134, and a PLL (Phase Lock Loop) 136. Further, the receiving unit 130 may include a DLL (Delay Lock Loop) or another multi-phase clock generating unit instead of the PLL 136.
  • the latch circuit 132 receives the serial data from the phase modulation circuit 30, holds the value of the serial data based on the phase-modulated reference clock, and supplies it to the deserializer 134. At this time, the phase modulation circuit 30 modulates the phase of the reference clock so that the latch circuit 132 accurately holds the value of the serial data. In other words, the phase modulation circuit 30 adjusts the phase of the reference clock so that the rising timing of each waveform of the reference clock is approximately halfway between the rising timing and the falling timing of the corresponding data. Modulate.
  • the phase modulation circuit 30 performs calibration before transmitting data and calculates the amount of phase shift of the reference clock in advance so that the phase of the reference clock is appropriately modulated.
  • the bias current control unit 38 of the phase modulation circuit 30 is calculated in advance.
  • the bias current in the bias current source 34 is controlled based on the phase shift amount, and the phase of the reference clock is modulated.
  • the PLL 130 generates a multi-phase clock synchronized with the reference clock based on the reference clock, and supplies it to the deserializer 134.
  • the deserializer 1336 receives the serial data from the latch circuit 1332 and converts it into parallel data according to the multiphase clock.
  • the determination unit 140 calculates the amount of phase shift of the reference clock according to the output result of the deserializer 134.
  • the determination unit 140 determines whether or not an error has occurred in the parallel data output from the deserializer 134, and determines an appropriate phase shift amount of the reference clock in the phase modulation circuit 30 based on the determination result. calculate. For example, by transmitting the calibration data having a predetermined pattern to the transmission unit 110 and comparing the calibration data with the parallel data output from the deserializer 134, the phase is calculated. The phase shift amount in the modulation circuit 30 is calculated. As an example, in the phase modulation circuit 30, the phase shift amount of the reference clock is sequentially changed, and an upper limit value and a lower limit value of the phase shift amount at which an error is detected in the determination unit 140 are extracted. An intermediate value from the lower limit may be calculated as an appropriate phase shift amount.
  • the determination unit 140 causes the bias current control unit 38 of the phase modulation circuit 30 to control the bias current based on the calculated phase shift amount.
  • a phase comparison unit that compares the phase between the serial data and the reference clock is provided in the reception unit 130, and the relative phase The phase of the rising timing of the reference clock may be controlled in real time by detecting advance information and / or delay information and performing feedback control to the bias current control unit 38.
  • the communication system 200 in this example by controlling the bias current in the bias current source 34b, data due to skew, noise, etc. in the transmission path can be obtained.
  • the effect of the timing error between the reference clock and the reference clock can be eliminated. For this reason, the data can be accurately received by the receiving unit 130 with a very easy and simple circuit.
  • FIG. 12 shows an example of the configuration of the phase modulation circuit 30. 12 having the same reference numerals as those in FIG. 7 have the same or similar functions and configurations as those described with reference to FIG.
  • the phase modulation circuit 30 includes a plurality of phase shift sections 144, a plurality of photoelectric conversion sections 48, a noise current control section 38, and a modulation current control section 42.
  • the phase modulation circuit 30 includes a first phase shifter 14 2 a, a second phase shifter 42 b, a first photoelectric converter 48 a, and a second photoelectric converter 48 b. Having.
  • Each of the plurality of phase shift sections 144 includes a light emitting element 32, a transistor (52, 54), a bias current source 34, and a modulation current source 36, respectively.
  • the 32 inter-band transition time constants n may be the same or different.
  • the bias current control unit 38 independently controls the bias currents in the bias current sources 34 of the plurality of phase shift units 142.
  • the modulation current control unit 42 independently controls the modulation currents in the modulation current sources 36 of the plurality of phase shift units 142. That is, the phase modulation in the plurality of phase shift sections 142 is controlled independently of each other, and the plurality of phase shift sections 144 2 each have a desired phase shift resolution and a desired phase shift range, and the phase of the communication data 3 ⁇ 4desired. Phase.
  • phase shifter 144a receives the serial data described in FIG. 11, and the phase shifter 142b receives the reference clock described in FIG.
  • the bias current control section 38 controls the bias current in the bias current source 34b based on the phase shift amount calculated by the determination section 140 described in FIG. Further, the phase shifter 144a may not have the phase modulation function.
  • bias current source 3 bias current source 3
  • a circuit in which the bias current at 4a is fixed may be used.
  • the bias current may be set to be sufficiently larger than the light emission threshold current so that the phase shift amount in the phase shifter 142 a is substantially zero, that is, the light emission delay time of the light emitting element 32 a is substantially zero.
  • the phase shifter 14 2 a converts the received serial data into an optical signal, Supply to part 4 8a.
  • the first photoelectric conversion unit 48a converts the received optical signal into an electric signal and supplies the electric signal to the reception unit 130.
  • the phase modulation circuit 30 may supply the received serial data to the reception unit 130 without having the phase shift unit 144a and the first light source conversion unit 48a.
  • the phase shifter 142 b modulates the phase of the received reference clock to convert it into an optical signal, and supplies the optical signal to the second photoelectric converter 48 b.
  • the second photoelectric conversion unit 48 b converts the received optical signal into an electric signal and supplies the electric signal to the receiving unit 130.
  • the first photoelectric conversion unit 48 a and the second light source conversion unit 48 b may be provided in the reception unit 130.
  • the phase shifter 14 2 a and the phase shifter 14 2 b convert the converted optical signal to the first light source converter 48 a and the first light source converter 48 a of the receiver 130 via a communication path such as an optical fiber. It is supplied to the second photoelectric conversion unit 48b.
  • FIG. 13 shows another example of the configuration of the phase modulation circuit 30.
  • the transmitting unit 110 (see FIG. 11) outputs an optical signal as communication data.
  • the phase modulation circuit 30 has a photoelectric conversion unit 48 for converting communication data, which is an optical signal, into communication data of an electric signal.
  • the light emitting element 32 emits light in accordance with the communication data converted into an electric signal in the photoelectric conversion circuit 48.
  • the phase of the optical signal can be easily modulated to a desired phase, similarly to the case where the electric signal is phase-modulated.
  • the input signal The signal phase can be easily modulated to a desired phase. Further, phase modulation having a desired phase shift decomposition and a desired phase shift range can be easily performed. Further, according to the test apparatus of the present invention, an electronic device can be easily tested. Further, according to the communication system of the present invention, communication data can be easily modulated and transmitted.

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Communication System (AREA)
  • Semiconductor Lasers (AREA)

Description

0094 明 細 書 位相変調回路、 試験装置、 及び通信システム 技術分野
本発明は、入力信号の位相を所望の位相に変調する位相変調回路、電子デバィ スを試験する試験装置、及び通信データを伝送する通信システムに関する。特に 本発明は、発光素子を用いた位相変調回路に関する。 また本出願は、 下記の日本 特許出願に関連する。文献の参照による組み込みが認められる指定国については、 下記の出願に記載された内容を参照により本出願に組み込み、本出願の記載の一 部とする。
特願 2 0 0 2— 2 3 5 0 出願日 2 0 0 2年 1月 9日 背景技術
従来、 半導体デバイス等の電子デバイスを試験する試験装置には、 試験信号の位 相を所望の位相に変調する位相変調回路を備えているものがある。 当該位相変調回 路は、 P L L等の電気回路が用いられている。
当該 P L Lは、 入力信号と、 所望の位相を有する基準信号との位相を比較し、 入 力信号を所望の位相に変調する。 また、 位相変調回路は、 当該基準信号を生成する ために、 基準クロックを遅延回路により所望の時間遅延させ、 位相変調を行う。 当 該遅延回路は、 複数の遅延素子を有し、 遅延設定値とリニアライズメモリ等に格納 した情報とに基づいて、 任意の遅延素子に入力信号を通過させ、 所望の遅延時間を 生成していた。 当該遅延素子は、 バッファ等の電気回路素子により構成される。 し力、し、 近年の電子デバイスの高精度化、 高速化に伴い、 電子デバイスを試験す る試験装置においても、 より高精度化、 高速化が要求される。 し力 し、 従来の電気 回路素子による遅延回路を有する位相変調回路及び試験装置は、 高精度化、 高速化 に対してほぼ限界に達し、 新たな手段による位相変調が望まれていた。 また、 高精 度の遅延回路を構成する場合、 直線性の極めて良!/、可変遅延の実現が困難となって いた。
そこで本発明は、 上記の課題を解決することのできるタイミング発生装置、 及び 試験装置を提供することを目的とする。 この目的は、 請求の範囲における独立項に 記載の特徴の組み合わせにより達成される。 また従属項は本発明の更なる有利な具 体例を規定する。 発明の開示
上記課題を解決するために、 本発明の第 1の形態においては、 入力信号の位相を 所望の位相に変調した変調信号を出力する位相変調回路であって、 入力信号に応じ て発光し、 発光信号を変調信号として出力する第 1発光素子と、 第 1発光素子が発 光を開始する発光閾電流より小さいバイアス電流を、 第 1発光素子に予め供給する 第 1バイァス電流源とを備えることを特徴とする位相変調回路を提供する。
また、 位相変調回路は、 所望の位相に基づいて、 バイアス電流源におけるバイァ ス電流を制御するバイアス電流制御部を更に備えてよい。また、入力信号に応じて、 第 1発光素子を発光させるための変調電流を第 1発光素子に供給する変調電流源と、 位相変調回路における位相変調分解能に基づいて、 変調電流源における変調電流を 制御する変調電流制御部とを更に備えてよい。
また、 変調制御部は、 位相変調回路における可変位相変調範囲に更に基づいて、 変調電流源における変調電流を制御してよい。 また、 バイアス電流制御部は、 第 1 発光素子の温度に更に基づいて、 バイアス電流源におけるバイアス電流を制御して よい。
また、 位相変調回路は、 第 1発光素子を加熱又は冷却する温度制御部を更に備え てよい。また、温度制御部は、位相変調回路における可変位相変調範囲に基づいて、 ' 第 1発光素子を加熱又は冷却してよい。
また、 位相変調回路は、 第 1発光素子が出力した発光信号を電気信号に変換し、 電気信号を変調信号として出力する光電変換部を更に備えてよい。 また、 入力信号 に応じて発光し、 発光信号を変調信号として出力し、 第 1発光素子とバンド間遷移 時間時定数の異なる第 2発光素子と、 第 2発光素子が発光を開始する発光閾電流よ り小さいバイアス電流を、 第 2発光素子に予め供給する第 2バイァス電流源とを更 に備えてよい。.
また、 第 1発光素子及び第 2発光素子はレーザダイオードであって、 第 1発光素 子のベース材料と、 第 2発光素子のベース材料は異なる材料であってよい。 また、 位相変調回路は、 所望の位相に基づいて、 第 1発光素子又は第 2発光素子のいずれ 力に入力信号を供給する選択部を更に備えてよい。 また、 第 1発光素子及び第 2発 光素子は、 それぞれ対応する第 1入力信号及び第 2入力信号を受け取り、 受け取つ た入力信号に応じた変調信号を出力してよレ、。
本発明の第 2の形態においては、 電子デバイスを試験する試験装置であって、 電 子デパイスを試験するための試験信号を生成するパターン発生部と、 試験信号の位 相を所望の位相に変調した変調信号を電子デパイスに供給する位相変調回路と、 変 調信号に基づいて、 電子デバイスが出力する出力信号に基づいて、 電子デバイスの 良否を判定する判定部とを備え、 位相変調回路は、 試験信号に応じて発光し、 発光 信号を変調信号として出力する第 1発光素子と、 第 1発光素子が発光を開始する発 光閾電流より小さいバイアス電流'を、 第 1発光素子に予め供給するバイァス電流制 御部とを有することを特徴とする試験装置を提供する。
本発明の第 3の形態においては、 通信データを伝送する通信システムであって、 通信データを出力する送信部と、 通信データを受け取り、 通信データの位相を所望 の位相に変調する位相変調回路と、 位相変調回路が位相変調した通信データを伝送 する通信経路と、 位相変調回路が位相変調した通信データを受け取り、 受け取った 通信データを復調する受信部とを備え、 位相変調回路は、 受け取った通信データに 応じて発光し、発光信号を位相変調した通信データとして出力する第 1発光素子と、 第 1発光素子が発光を開始する発光閾電流より小さいバイァス電流を、 第 1発光素 子に予め供給する第 1バイアス電流源とを有することを特徴とする通信システムを 提供する。 送信部は、 光信号を通信データとして出力し、位相変調回路は、 光信号である 通信データを、電気信号の通信データに変換する光 ®変換部を更に有し、第 1発 光素子は、 電気信号の通信データに応じて発光してよい。
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、 これらの特徴群のサブコンビネーションも又、 発明となりうる。 図面の簡単な説明
図 1は、 本発明に係る試験装置 1 0 0の構成の一例を示す図である。
図 2は、 位相変調回路 3 0の構成の一例を示す図である。
図 3は、 発光素子 3 2の発光遅延時間の原理を説明する図である。
図 4は、発光素子 3 2の変調電流及び発光閾電流と、発光遅延時間との関係 の一例を示す図である。
図 5は、発光素子 3 2のバイアス電流及び変調電流と、発光遅延時間との関 係を示す図である。
図 6は、発光素子 3 2のバイアス電流及び発光闘電流と、発光遅延時間との 関係を示す図である。
図 7は、 位相変調回路 3 0の構成の他の例を示す図である。
図 8は、 特性テーブルの一例を示す図である。
図 9は、 発光素子 3 2のバイァス電流及ぴバンド間遷移時間時定数 τ nと、 発光遅延時間との関係を示す図である。
図 1 0は、 本発明に係る通信システム 2 0 0の構成の一例を示す図である。 図 1 1は、 通信システム 2 0 0の構成の他の例を示す図である。
図 1 2は、 位相変調回路 3 0の構成の一例を示す図である。
図 1 3は、 位相変調回路 3 0の構成の他の例を示す図である。 発明を実施するための最良の形態
以下、 発明の実施の形態を通じて本発明を説明するが、 以下の実施形態は特許請 求の範囲にかかる発明を限定するものではなく、 又実施形態の中で説明されてい δ 特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図 1は、 本発明に係る試験装置 1 0 0の構成の一例を示す。 試験装置 1 0 0は、 電子デバイス 1 0を試験する。 試験装置 1 0 0は、 パタ^ン発生部 2 0、 波形整形 部 2 2、 信号入出力部 2 4、 及ぴ判定部 2 6を備える。 パターン発生部 2 0は、 電 子デバイス 1 0を試験するための試験信号を生成し、 波形整形部 2 2に供給する。 波形整形部 2 2は、 受け取った試験信号を整形し、 整形した試験信号を信号入出 力部 2 4を介して電子デパイス 1 0に供給する。 波形整形部 2 2は、 試験信号の位 相を所望の位相に変調する位相変調回路 3 0を有する。 位相変調回路 3 0は、 電子 デバイス 1 0を試験するべき試験パターンに基づいて、 試験信号の位相を変調させ てよい。 信号入出力部 2 4は、 電子デバイス 1 0に試験信号を供給し、 電子デバィ ス 1 0が試験信号に基づいて出力する出力信号を受け取る。 信号入出力部 2 4は、 受け取った出力信号を判定部 2 6に供給する。
判定部 2 6は、 試験信号に基づいて電子デバイス 1 0が出力する出力信号に基づ いて、 電子デバイス 1 0の良否を判定する。 判定部 2 6は、 例えば電子デバイス 1 0が試験信号に基づいて出力するべき期待値信号と、 電子デバイス 1 0が出力した 出力信号とを比較して電子デバイス 1 0の良否を判定してよい。 この場合、 パター ン発生部 2 0は、 発生した試験信号に基づいて当該期待値信号を生成し、 判定部 2 6に供給してよい。
図 2は、 位相変調回路 3 0の構成の一例を示す。 位相変調回路 3 0は、 入力信号 の位相を所望の位相に変調した変調信号を出力する。 本例において、 位相変調回路 3 0は、 試験信号を入力信号として受け取り、 試験信号の位相を所望の位相に変調 した変調信号を、 試験信号として信号入出力部 2 4に供給する。 位相変調回路 3 0 は、 発光素子 3 2、 バイアス電流源 3 4、 変調電流源 3 6、 バイアス電流制御部 3 8、変調電流制御部 4 2、温度制御部 4 6、光電変換部 4 8、及びトランジスタ （5 2、 5 4 ) を備える。
発光素子 3 2は、入力信号に応じて発光し、発光信号を変調信号として出力する。 バイアス電流源 3 4は、 発光素子 3 2が発光を開始する発光閾電流より小さい順方 向のバイアス電流を、 発光素子 3 2に供給する。 そして、 発光素子 3 2には、 バイ ァス電流源 3 4によるバイアス電流が流れる。 当該バイアス電流の電流量は、 プロ グラマブルに制御可能である。 発光素子 3 2は、 例えばレーザダイオードであって よい。
バイアス電流制御部 3 8は、 入力信号を変調するべき所望の位相を示す、 位相設 定データに基づいて、 バイアス電流源 3 4におけるバイアス電流を制御する。 例え ば、 バイアス電流制御部 3 8は、 ユーザによって指示された位相設定値に基づく位 相設定データを受け取ってよい。 また、 バイアス電流制御部 3 8は、 当該位相設定 データと、 当該位相設定データが示す位相を生成するための当該バイアス電流の電 流値を示すデータとを対応付けて格納するバイァスデータメモリ と、 バイアスデー タメモリに格納したディジタルデータをアナ口グデータに変換するディジタルァナ ログコンバータとを有してよい。 この場合、 バイアス電流制御部 3 8は、 バイアス データメモリが格納したデータに基づいて、 バイアス電流を制御する。
発光素子 3 2は、 入力信号に応じて発光するが、 位相変調回路 3 0が入力信号を 受け取つてから、 発光素子 3 2が発光する間には、 発光素子 3 2による発光遅延が 生じる。 発光素子 3 2における発光遅延時間は、 図 5において後述するように発光 素子 3 2に流れるバイアス電流に基づいて定まる。 バイアス電流制御部 3 8が、 当 該パイァス電流を制御することにより、 発光素子 3 2における発光遅延時間を制御 することができるため、 所望の位相に変調した変調信号を生成することができる。 位相変調回路 3 0は、 前縁に位相情報を有する変調信号を生成する。
また、 バイアス電流制御部 3 8は、 発光素子 3 2の温度を示す温度データに更に 基づいて、 バイアス電流源 3 4におけるバイアス電流を制御する。 図 6において後 述するように、 発光素子 3 2における発光遅延時間は、 発光素子 3 2の温度に依存 する。 発光素子 3 2の温度に基づいて、 バイアス電流源 3 4におけるバイアス電流 を制御することにより、 発光素子 3 2の温度変化による遅延時間の誤差を低減する ことができる。 バイアス電流制御部 3 8は、 位相設定データに対応するノ< —タメモリのデータが示す電流値に、 発光素子 3 2の温度に基づく係数を乗算した 電流値に、 バイアス電流源 3 4におけるバイアス電流を制御する。 当該バイアスデ 一タメモリは、 発光素子 3 2の温度に対応する係数を更に格納してよい。
変調電流源 3 6は、 入力信号に応じて、 発光素子 3 2を発光させるための順方向 の変調電流を発光素子 3 2に供給する。 変調電流源 3 6は、 トランジスタ 5 2を介 して発光素子 3 2と電気的に接続される。 トランジスタ 5 2は、 ベースに入力信号 を受け取り、 入力信号に応じた変調電流を発光素子 3 2に流す。 つまり、 変調電流 源 3 6は、 入力信号を増幅した変調電流を発光素子 3 2に供給する。
変調電流制御部 4 2は、 位相変調回路 3 0における変調信号の位相の移相分解能 を示す分解能データに基づいて、 変調電流源 3 6における変調電流を制御する。 つ まり、 変調電流制御部 4 2は、 位相変調回路 3 0において要求される移相分解能に 応じて変調電流を制御する。 図 5において後述するように、 発光素子 3 2に流れる 変調電流を制御することにより、 発光素子 3 2における発光遅延時間の分解能を制 御することができる。 このため、 発光素子 3 2に流れる変調電流を制御することに より、 位相変調回路 3 0における移相分解能を制御することができる。 変調電流制 御部 4 2は、 変調電流の電流値を位相変調回路 3 0における移相分解能に対応付け て格納する変調データメモリと、 変調データメモリに格納したディジタルデータを アナ口グデータに変換するディジタルアナログコンバータとを有してよい。
また、 変調電流制御部 4 2は、 位相変調回路 3 0における変調信号の位相の移相 範囲を示すダイナミックレンジデータに基づいて、 変調電流？原 3 6における変調電 流を制御してよい。 図 5において後述するように、 発光素子 3 2に流れる変調電流 を制御することにより、 発光素子 3 2における発光遅延時間の可変範囲を制御する ことができる。 このため、 発光素子 3 2に流れる変調電流を制御することにより、 位相変調回路 3 0における移相範囲を制御することができる。 前述した変調データ メモリは、 変調電流の電流値を位相変調回路 3 0における移相範囲に対応付けて格 納してよい。
温度制御部 4 6は、 発光素子 3 2を加熱又は冷却する。 例えば、 温度制御部 4 6 JP03/00094
8
は、発光素子 3 2を一定の温度に保つように発光素子 3 2を加熱又は冷却してよレ、。 発光素子 3 2の温度を制御することにより、 発光素子 3 2の温度変化による遅延時 間の誤差を低減し、 位相変調回路 3 0における移相誤差を低減することができる。 また、 温度制御部 4 6は、 位相変調回路 3 0における移相範囲に基づいて、 発光 素子 3 2を加熱又は冷却してよい。 発光素子 3 2の温度を制御することにより、 発 光素子 3 2の発光閾電流を制御することができる。 このため、 図 6において後述す るように、 発光素子 3 2の温度を制御することにより、 発光素子 3 2における発光 遅延時間の可変範囲を制御することができる。 つまり、 発光素子 3 2の温度を制御 することにより、 位相変調回路 3 0における移相範囲を制御することができる。 温 度制御部 4 6は、 発光素子 3 2の温度と、 位相変調回路 3 0における移相範囲とを 対応付けて格納する温度データメモリと、 温度データメモリに格納したディジタル データをアナ口グデータに変換するディジタルアナログコンバータとを有してよい。
トランジスタ 5 4は、 ベース端子にベース電圧 V bが与えられる。 可変位相変調 回路 3 0の入力信号がディジタル信号である場合、 ベース電圧 V bは、 当該ディジ タル信号の H論理レベルと L論理レベルとの中間のレベルを示す電圧値であること が好ましい。当該入力信号は、 トランジスタ 5 2のベース端子に入力される。また、 トランジスタ 5 2及びトランジスタ 5 4のベース端子に与えられる信号は、 当該入 力信号に基づく差動信号であってもよい。 トランジスタ 5 2への入力信号が H論理 を示す場合、 トランジスタ 5 4はカットオフ状態となり、 トランジスタ 5 2に変調 電流が流れ、 発光素子 3 2にはバイアス電流と変調電流との和の電流が流れる。 ま た、 入力信号が L論理を示す場合、 トランジスタ 5 2はカットオフ状態となり、 ト ランジスタ 5 4に変調電流が流れ、 発光素子 3 2にはバイアス電流が流れる。 以上 のように、 発光素子 3 2に流れる電流をスイッチング制御することにより、 発光素 子 3 2に流れる電流を精度よく制御することができる。
光電変換部 4 8は、 発光素子 3 2が出力した発光信号を電気信号に変換し、 当該 電気信号を変調信号として出力する。 光電変換部 4 8は、 例えばフォトダイォード を有する回路であってよい。 以上説明した位相変調回路 3 0によれば、 発光素子 3 2の発光遅延時間を利用す ることにより、 入力信号の位相を所望の位相に変調することができる。 また、 発光 素子 3 2に供給するバイアス電流、 変調電流、 及び発光素子 3 2の温度を制御する ことにより、 所望の移相分解能、 及び所望の移相範囲で、 入力信号の位相を変調す ることができる。
また、 試験装置 1 0 0によれば、 所望の試験パターンに応じた試験信号を容易に 生成し、 電子デバィス 1 0に供給することができる。 例えば、 パイァス電流制御部 3 8が所望の試験パターンに応じて、 バイアス電流源 3 4におけるバイアス電流を リアルタィムに制御することにより、 試験信号におけるそれぞれの矩形波の位相を 容易に制御することができ、 所望の試験信号を生成することができる。
図 3は、 発光素子 3 2の発光遅延時間の原理を説明する図である。 本例では、 発 光素子 3 2がレーザダイオードである場合について説明する。 図 3において、 発光 素子 3 2の発光閾電流密度を J thとして説明する。 図 3上段のグラフに示すように、 発光素子 3 2に発光閾電流密度 J thより小さい、 電流密度 J bの電流が流れている場 合、 発光素子 3 2の注入キャリア密度は図 3中段のグラフに示すように発光閾キヤ リア密度 n thより小さい n bとなる。
この状態で、発光素子 3 2に電流密度 J pの変調電流が供給された場合、発光素子 3 2の注入キヤリァ密度は時定数 τ πで増加する。変調電流が供給されてから時間 t d経過し、 注入キャリア密度は発光閾キャリア密度 n thに達した場合に、発光素子 3 2はレーザ発振を開始し、 図 3下段に示すように光子密度の増加が開始する。 当該 時間 t dが、 発光素子 3 2の発光遅延時間となる。
ここで、 発光遅延時間 t hは下式で与えられる。
Figure imgf000011_0001
ただし、 Jは注入キャリア密度、 I pは変調電流、 I bはバイアス電流、 I thは発光 閾電流を指す。 上式から明らかなように、 変調電流、 バイアス電流、 及び発光閾電 流を制御することにより、 発光素子 3 2の発光遅延時間を制御できる。 図 4は、 発光素子 3 2の変調電流及び発光閾電流と、 発光遅延時間との関係の一 例を示す。 図 4において、 横軸は変調電流を示し、 縦軸は発光遅延時間を示す。 図 4に示すように、 変調電流が増大した場合に、 発光素子 3 2の発光遅延時間は減少 し、 発光閾電流 I thが増大した場合、 発光素子 3 2の発光遅延時間は増大する。 図 5は、 発光素子 3 2のバイァス電流及び変調電流と、 発光遅延時間との関係を 示す。 図 5において、 横軸はバイアス電流を示し、 縦軸は発光遅延時間を示す。 図 5に示すように、変調電流 I pを固定し、バイアス電流を増大した場合、発光素子 3 2の発光遅延時間は直線的に減少する。
図 2に関連して説明した位相変調回路 3 0においては、 バイアス電流を制御し発 光素子 3 2の発光遅延時間を制御する。 発光遅延時間はバイアス電流に対して直線 的に変化するため、 バイアス電流を制御することにより、 位相変調回路 3 0におけ る入力信号の位相変調を精度よく制御することができる。
また、 図 2に関連して説明した位相変調回路 3 0においては、 変調電流を制御し 発光素子 3 2における移相分解能及び移相範囲を制御する。 図 5に示すように、 変 調電流を増加させた場合、 発光素子 3 2における移相範囲は減少する。 また、 バイ ァス電流を予め定められた階調数で変化させ、 入力信号を位相を所望の位相に変調 する場合、 変調電流を増大させるとバイアス電流の 1階調毎の移相量が減少する。 すなわち、 変調電流を制御することにより、 位相変調回路 3 0の移相分解能を制御 することができる。
図 6は、 発光素子 3 2のバイアス電流及び発光閾電流と、 発光遅延時間との関係 を示す。 図 6において横軸はバイアス電流を示し、 縦軸は発光遅延時間を示す。 図 6に示すように、 バイアス電流を同一の範囲で変化させる場合、 発光閾電流 I thを 増加させると発光素子 3 2における発光遅延時間の可変範囲は、 増加方向にシフト する。 すなわち、 発光素子 3 2の発光閾電流 I thを制御することにより、 発光素子 3 2における発光遅延時間の可変範囲を制御することができる。 図 2に関連して説 明した位相変調回路 3 0は、 発光素子 3 2の温度を制御することにより発光素子 3 2の発光閾電流を制御し、 位相変調回路 3 0の移相範囲を制御する。 図 7は、 位相変調回路 3 0の構成の他の例を示す。 位相変調回路 3 0は、 複数の 発光素子 3 2、 複数のバイアス電流源 3 4、 複数の変調電流源 3 6、 バイアス電流 制御部 3 8、 変調電流制御部 4 2、 温度制御部 4 6、 複数の光電変換部 4 8、 複数 のトランジスタ （5 2、 5 4 )、 及ぴ選択部 5 6を備える。 図 7において、 図 2と同 一の符号を附したものは、 図 2に関連して説明したものと同一又は同様の機能及び 構成を有する。 本例において、 位相変調回路 3 0は、 第 1発光素子 3 2 a、 第 2発 光素子 3 2 b、 第 1パイァス電流源 3 4 a、 第 2バイァス電流源 3 4 b、 第 1光電 変換部 4 8 a、 第 2光電変換部 4 8 b、 第 1 トランジスタ 5 2 a、 第 2トランジス タ 5 2 b、 第 3 トランジスタ 5 4 a、 及び第 4 トランジスタ 5 4 bを備える。
第 1発光素子 3 2 a及び第 2発光素子 3 2 bは、 図 2に関連して説明した発光素 子 3 2と同一又は同様の機能及び構成を有する。 第 2発光素子 3 2 bは、 第 1発光 素子 3 2 aとは異なるバンド間遷移時間時定数 τ ηを有する。
第 1バイアス電流源 3 4 a及ぴ第 2バイアス電流源 3 4 bは、 図 2に関連して説 明したバイァス電流源 3 4と同一又は同様の機能及び構成を有する。 第 1バイアス 電流源 3 4 a及び第 2バイアス電流源 3 4 bは、それぞれ対応する発光素子 3 2に、 対応する発光素子 3 2の発光閾電流より小さいバイアス電流を発光素子 3 2に予め 供給する。
第 1変調電流源 3 6 a及び第 2変調電流源 3 6 bは、 図 2に関連して説明した変 調電流源 3 6と同一又は同様の機能及び構成を有する。 第 1変調電流源 3 6 a及び 第 2変調電流源 3 6 bは、 それぞれ対応する発光素子 3 2に、 入力信号に応じて変 調電流を供給する。 第 1光電変換部 4 8 a及び第 2光電変換部 4 8 bは、 図 2に関 連して説明した光電変換部 4 8と同一又は同様の機能及び構成を有する。
選択部 5 6は、 位相変調回路 3 0において、 入力信号を変調するべき所望の位相 に基づいて、 第 1発光素子 3 2 a又は第 2発光素子 3 2 bのいずれかに入力信号を 供給するかを選択する。 本例において、 選択部 5 6は、 第 1発光素子 3 2 a又は第 2発光素子 3 2 bのいずれかに入力信号に基づく変調電流を供給するかを選択する。 選択部 5 6は、 選択した発光素子 3 2に対応するトランジスタ 5 2のベース端子 5 8に、 入力信号を供給する。 第 1発光素子 3 2 a及び第 2発光素子 3 2 bは、 異な るバンド間遷移時間時定数て nを有する。 このため、図 9において後述するように第 1発光素子 3 2 aにおける移相分解能及び移相範囲と、 第 2発光素子 3 2 bにおけ る移相分解能及び移相範囲とは、 それぞれ異なる。
選択部 5 6は、 位相変調回路 3 0における位相変調の移相分解能及び Z又は移相 範囲に基づいて、 いずれの発光素子 3 2に入力信号を供給するかを選択する。 選択 部 5 6は、 発光素子 3 2毎の移相分解能及ぴ移相範囲を示す特性テーブルを格納す る特性テーブルメモリを有してよい。選択部 5 6は、当該特性テーブルに基づいて、 いずれの発光素子 3 2に入力信号を供給するかを選択する。 本例における位相変調 回路 3 0によれば、 所望の分解能の移相を容易に生成することができる。 また、 広 い範囲の移相を容易に生成することができる。
図 8は、 特性テーブルの一例を示す。 特性テーブルメモリは、 図 8に示すような 特性テーブルを格納する。 特性テーブルは、 複数の発光素子 3 2のそれぞれの移相 分解能及び移相範囲を、 それぞれの発光素子 3 2毎に示す。
図 9は、発光素子 3 2のバイアス電流及ぴバンド間遷移時間時定数 τ nと、発光遅 延時間との関係を示す。 図 9において、 横軸はバイアス電流を示し、 縦軸は発光遅 延時間を示す。 図 7に関連して説明した位相変調回路 3 0においては、 バンド間遷 移時間時定数て nの異なる発光素子 3 2のいずれかを選択することにより、所望の移 相分解能及び所望の移相範囲で、 入力信号の位相を変調する。 図 9に示すように、 パンド間遷移時間時定数 τ nが大きい場合、発光素子 3 2における移相範囲は増大す る。 また、 バイアス電流を予め定められた階調数で変化させ、 入力信号を移相する 場合、 バンド間遷移時間時定数が大きいとバイァス電流の 1階調毎の移相量が増加 する。すなわち、バンド間遷移時間時定数て πの異なる発光素子 3 2のいずれかを選 択することにより、 位相変調回路 3 0の移相分解能及び移相範囲を制御することが できる。
図 1 0は、 本発明に係る通信システム 2 0 0の構成の一例を示す。 通信システム 2 0 0は、 通信データを位相変調方式により伝送する。 通信システム 2 0 0は、 送 03 00094
13
信部 1 1 0、 位相変調回路 3 0、 通信経路 1 2 0、 及び受信部 1 3 0を備える。 通 信システム 2 0 0は、 例えば音声情報、 文字情報、 及び画像情報等をディジタルデ ータとして伝送してよい。
送信部 1 1 0は、 通信データを出力する。 位相変調回路 3 0は、 送信部 1 1 0か ら通信データを受け取り、 受け取つた通信データの位相を所望の位相に変調する。 位相変調回路 3 0は、 図 2に関連して説明した位相変調回路 3 0と同一又は同様の 機能及び構成を有してよい。 通信経路 1 2 0は、 位相変調回路 3 0が位相変調した 通信データを受信部 3 0に伝送する。通信経路 1 2 0は、有線の経路であってよく、 また無線の経路であってよい。 位相変調回路 3 0は、 通信経路 1 2 0の特性に応じ た通信データを出力する。 受信部 1 3 0は、 位相変調回路 3 0が位相変調した通信 データを受け取り、 受け取った通信データを復調する。
本例における通信システム 2 0 0においては、 位相変調回路 3 0のトランジスタ 5 2に変調されるべき搬送波が供給される。 バイアス電流制御部 3 8には、 搬送波 に重畳するべきディジタルデータに応じた位相設定データが与えられ、 当該位相設 定データに基づいてバイアス電流源 3 4を制御することにより、 搬送波を位相変調 した位相変調信号を生成することができる。つまり、バイアス電流制御部 3 8には、 重畳するべきディジタルデータに応じて値が変化する位相設定データが与えられ、 バイァス電流制御部 3 8は、 当該位相設定データに基づいて、 リアルタイムにバイ ァス電流制御部 3 8を制御することにより、 搬送波の位相を変調した位相変調信号 を生成する。
本例における通信システム 2 0 0によれば、 搬送波の波形の前縁の位相を制御す ることにより、 搬送波の波形の前縁にディジタルデータに応じた多値の位相情報を 重畳することができる。 このため、 搬送波における 1データレート内で多値の情報 を有する信号を容易に生成することができる。
また、 通信システム 2 0 0は並列伝送により通信データを伝送してよい。 この場 合、 送信部 1 1 0は、 通信データを並列に出力し、 位相変調回路 3 0はそれぞれの 通信データの位相を所望の位相に変調する。 また、 通信経路 1 2 0は、 複数の経路 0300094
14
を有し、 受信部 130は、 それぞれの通信データを復調する。
図 1 1は、 通信システム 200の構成の他の例を示す。 本例における通信システ ム 200は、 送信部 1 10におけるパラレルデータをシリアルデータに変換し、 基 準ク口ックとシンク口させて伝送するクロックシンクロナス方式によって、 受信部 1 30にデータの伝送を行う。 通信システム 200は、 送信部 1 10、 位相変調回 路 30、 受信部 130、 及ぴ判定部 140を備える。 本例において図 10と同一の 符号を付した構成要素は、 図 10において説明した構成要素と同一又は同様の機能 を有する。
送信部 1 10は、 伝送するべきパラレルデータをシリアルデータに変換するシリ ァライザ 1 12を有する。 シリアライザ 1 12は、 パラレルデータを受け取り、 与 えられる基準クロックに基づいて、 パラレルデータをシリアルデータに変換する。 位相変調回路 30は、 シリアルデータ及び基準クロックを受け取り、 基準ク口ッ クの位相を変調し、 受信部 1 30に伝送する。 位相変調回路 3◦の詳細な動作につ いては、 図 12において後述する。
受信部 130は、 ラツチ回路 132、 デシリァライザ 134、 及び P L L (Phase Lock Loop) 136を有する。 また、 受信部 130は、 PLL 1 36に代えて、 D L L (Delay Lock Loop) やその他の多相クロック発生部を有していてもよい。 ラッチ 回路 132は、 位相変調回路 30からシリアルデータを受け取り、 位相変調された 基準クロックに基づいて、 シリアルデータの値を保持し、 デシリアライザ 134に 供給する。 このとき、 ラッチ回路 1 32においてシリアルデータの値を精度よく保 持するために、 位相変調回路 30は基準クロックの位相を変調する。 つまり、 位相 変調回路 30は、 基準クロックのそれぞれの波形の立ち上がりのタイミングが、 対 応するデータの立ち上がりのタイミングと立ち下がりのタイミングとの略中間のタ イミングとなるように、 基準クロックの位相を変調する。
このとき、 位相変調回路 30が、 基準クロックの位相を適切に変調するように、 データの伝送前にキヤリブレーションを行い、 基準クロックの移相量を予め算出す ることが好ましい。 位相変調回路 30のバイアス電流制御部 38は、 予め算出され た移相量に基づいて、 バイアス電流源 3 4におけるバイアス電流を制御し、 基準ク ロックの位相を変調する。
P L L 1 3 6は、 基準クロックに基づいて基準クロックに同期した多相クロック を生成し、 デシリアライザ 1 3 4に供給する。 デシリアライザ 1 3 6は、 ラッチ回 路 1 3 2からシリアルデータを受け取り、 多相クロックに応じてパラレルデータに 変換する。
次に、 位相変調回路 3 0における基準クロックの適切な移相量を算出するキヤリ プレーシヨンについて説明する。 当該キャリブレーションにおいては、 判定部 1 4 0が、 デシリアライザ 1 3 4の出力結果に応じて、 基準クロックの移相量を算出す る。
判定部 1 4 0は、 デシリアライザ 1 3 4が出力するパラレルデータにおいてエラ 一が生じているか否かを判定し、 判定結果に基づいて位相変調回路 3 0における基 準クロックの適切な移相量を算出する。 例えば、 予め定められたパターンを有する キャリブレーション用データを、 送信部 1 1 0に送信させ、 当該キヤリプレーショ ン用データと、 デシリアライザ 1 3 4が出力するパラレルデータとを比較すること により、 位相変調回路 3 0における移相量を算出する。 一例として、 位相変調回路 3 0において、 基準クロックの移相量を順次変化させ、 判定部 1 4 0においてエラ 一が検出される移相量の上限値及び下限値を抽出し、 当該上限値と当該下限値との 中間値を適切な移相量として算出してよい。 判定部 1 4 0は、 算出した移相量に基 づいて、位相変調回路 3 0のバイアス電流制御部 3 8にバイアス電流を制御させる。 また、 シリアルデータと基準クロックとのタイミング誤差が、 時系列に沿って変 化する場合、 シリアルデータと基準クロックとの位相を比較する位相比較部を受信 部 1 3 0に設け、 相対的な位相の進み情報、 及び/又は遅れ情報を検出し、 バイァ ス電流制御部 3 8に帰還制御することによって、 リアルタィムに基準クロック立ち 上がりタイミングの位相を制御してもよレ、。
本例における通信システム 2 0 0によれば、 バイアス電流源 3 4 bにおけるバイ ァス電流を制御することにより、 伝送経路におけるスキュー、 雑音等によるデータ と基準クロックとのタイミング誤差の影響を除去することができる。 このため、 非 常に容易且つ簡易な回路により、 受信部 1 3 0で精度よくデータを受信することが できる。
図 1 2は、 位相変調回路 3 0の構成の一例を示す。 図 1 2において図 7と同一の 符号を附したものは、 図 7に関連して説明したものと同一又は同様の機能及び構成 を有する。 位相変調回路 3 0は、 複数の移相部 1 4 2、 複数の光電変換部 4 8、 ノ ィァス電流制御部 3 8、 及び変調電流制御部 4 2を有する。 本例において、 位相変 調回路 3 0は、第 1移相部 1 4 2 a、第 2移相咅 4 2 b、第 1光電変換部 4 8 a、 及ぴ第 2光電変換部 4 8 bを有する。
複数の移相部 1 4 2は、 それぞれ発光素子 3 2、 トランジスタ （5 2、 5 4 ) バ ィァス電流源 3 4、 及び変調電流源 3 6を有する。 複数の移相部 1 4 2の発光素子
3 2のバンド間遷移時間時定数て nは同一であってよく、 また異なってもよい。バイ ァス電流制御部 3 8は、 複数の移相部 1 4 2のバイアス電流源 3 4におけるバイァ ス電流をそれぞれ独立に制御する。 また、 変調電流制御部 4 2は、 複数の移相部 1 4 2の変調電流源 3 6における変調電流をそれぞれ独立に制御する。 つまり、 複数 の移相部 1 4 2における位相変調はそれぞれ独立に制御され、 複数の移相部 1 4 2 は、 それぞれ所望の移相分解能及び所望の移相範囲で、 通信データの位相 ¾所望の 位相に変調することができる。
本例において、 移相部 1 4 2 aは、 図 1 1において説明したシリアルデータを受 け取り、 移相部 1 4 2 bは、 図 1 1において説明した基準クロックを受け取る。 ま た、 バイァス電流制御部 3 8は、 図 1 1において説明した判定部 1 4 0が算出した 移相量に基づいて、バイアス電流源 3 4 bにおけるバイアス電流を制御する。また、 移相部 1 4 2 aは、 位相変調機能を有さなくともよい。 例えば、 バイアス電流源 3
4 aにおけるバイアス電流を固定した回路で構成してもよい。 この場合、 移相部 1 4 2 aにおける移相量が略零、 即ち発光素子 3 2 aの発光遅延時間が略零となるよ うに、 バイァス電流を発光閾電流より十分に大きく設定することが望ましい。 移相部 1 4 2 aは、 受け取ったシリアルデータを光信号に変換し、 第 1光源変換 部 4 8 aに供給する。 第 1光電変換部 4 8 aは、 受け取った光信号を電気信号に変 換し受信部 1 3 0に供給する。 また、 位相変調回路 3 0は、 移相部 1 4 2 a及び第 1光源変換部 4 8 aを有さず、 受け取ったシリアルデータを受信部 1 3 0に供給し てもよい。
移相部 1 4 2 bは、 受け取った基準クロックの位相を変調して光信号に変換し、 第 2光電変換部 4 8 bに供給する。 第 2光電変換部 4 8 bは、 受け取った光信号を 電気信号に変換し受信部 1 3 0に供給する。
また、 第 1光電変換部 4 8 a及び第 2光源変換部 4 8 bは、 受信部 1 3 0に設け られていてもよい。 この場合、 移相部 1 4 2 a及ぴ移相部 1 4 2 bは、 変換した光 信号を光ファイバ等の通信経路を介して受信部 1 3 0の第 1光源変換部 4 8 a及び 第 2光電変換部 4 8 bに供給する。
図 1 3は、 位相変調回路 3 0の構成の他の例を示す。 図 1 3において、 図 1 2と 同一の符号を附したものは、 図 1 2に関連して説明したものと同一又は同様の機能 を有する。 本例において、 送信部 1 1 0 (図 1 1参照） は、 光信号を通信データと して出力する。 位相変調回路 3 0は、 光信号である通信データを、 電気信号の通信 データに変換する光電変換部 4 8を有する。 また、 発 素子 3 2は、 光電変換回路 4 8において電気信号に変換された通信データに応じて発光する。
本例における位相変調回路 3 0によれば、 電気信号を位相変調する場合と同様に、 光信号の位相を所望の位相に容易に変調することができる。
以上、 本発明を実施の形態を用いて説明したが、 本発明の技術的範囲は上記実施 の形態に記載の範囲には限定されない。 上記実施の形態に、 多様な変更又は改良を 加えることが可能であることが当業者に明らかである。 その様な変更又は改良を加 えた形態も本発明の技術的範囲に含まれ得ることが、 請求の範囲の記載から明らか である。 産業上の利用可能性
以上の説明から明らかなように、本発明に係る位相変調回路によれば、入力信 号の位相を所望の位相に容易に変調することができる。 また、所望の移相分解^ 及ぴ所望の移相範囲を有する位相変調を容易に行うことができる。 また、本発明 に係る試験装置によれば、容易に電子デバイスの試験を行うことができる。 また 、本発明に係る通信システムによれば、 容易に通信データの変調を行い、 伝送す ることができる。

Claims

請 求 の 範 囲
1 . 入力信号の位相を所望の位相に変調した変調信号を出力する位相変調回路で あって、
前記入力信号に応じて発光し、 発光信号を前記変調信号として出力する第 1発光 素子と、
前記第 1発光素子が発光を開始する発光閾電流より小さいバイアス電流を、 前記 第 1発光素子に予め供給する第 1バイァス電流源と
を備えることを特徴とする位相変調回路。
2 . 前記所望の位相に基づいて、 前記バイアス電流源における前記バイアス電流 を制御するバイアス電流制御部を更に備えることを特徴とする請求項 1に記載の位 相変調回路。
3 . 前記入力信号に応じて、 前記第 1発光素子を発光させるための変調電流を前 記第 1発光素子に供給する変調電流源と、
前記位相変調回路における位相変調分解能に基づいて、 前記変調電流源における 前記変調電流を制御する変調電流制御部と
を更に備えることを特徴とする請求項 1に記載の位相変調回路。
4 . 前記変調制御部は、 前記位相変調回路における可変位相変調範囲に更に基づ いて、 前記変調電流源における前記変調電流を制御することを特徴とする請求項 3 に記載の位相変調回路。
5 . 前記バイアス電流制御部は、 前記第 1発光素子の温度に更に基づいて、 前記 バイァス電流源における前記バイァス電流を制御することを特徴とする請求項 2に 記載の位相変調回路。
6 . 前記第 1発光素子を加熱又は冷却する温度制御部を更に備えることを特徴と する請求項 1に記載の位相変調回路。
7 . 前記温度制御部は、前記位相変調回路における可変位相変調範囲に基づいて、 前記第 1発光素子を加熱又は冷却することを特徴とする請求項 6に記載の位相変調 回路。
8 . 前記第 1発光素子が出力した前記発光信号を電気信号に変換し、 前記電気信 号を前記変調信号として出力する光電変換部を更に備えることを特徴とする請求項 1に記載の位相変調回路。
9 . 前記入力信号に応じて発光し、 発光信号を前記変調信号として出力し、 前記 第 1発光素子とパンド間遷移時間時定数の異なる第 2発光素子と、
前記第 2発光素子が発光を開始する発光閾電流より小さいバイアス電流を、 前記 第 2発光素子に予め供給する第 2バイアス電流源と
を更に備えることを特徴とする請求 ¾ 1に記載の位相変調回路。
1 0 . 前記第 1発光素子及び前記第 2発光素子はレーザダイォードであって、 前記第 1発光素子のベース材料と、 前記第 2発光素子のベース材料は異なる材料 であることを特徴とする請求項 9に記載の位相変調回路。
1 1 . 前記所望の位相に基づいて、 前記第 1発光素子又は第 2発光素子のいずれ かに前記入力信号を供給する選択部を更に備えることを特徴とする請求項 9に記載 の位相変調回路。
1 2 . 前記第 1発光素子及び前記第 2発光素子は、 それぞれ対応する第 1入力信 号及び第 2入力信号を受け取り、 受け取った入力信号に応じた前記変調信号を出力 することを特徴とする請求項 9に記載の位相変調回路。
1 3 . 電子デバィスを試験する試験装置であって、
前記電子デバィスを試験するための試験信号を生成するパターン発生部と、 前記試験信号の位相を所望の位相に変調した変調信号を前記電子デパイスに供給 する位相変調回路と、
前記変調信号に基づいて、 前記電子デバイスが出力する出力信号に基づいて、 前 記電子デバィスの良否を判定する判定部と
を備 、
前記位相変調回路は、
前記試験信号に応じて発光し、 発光信号を前記変調信号として出力する第 1発光 素子と、
前記第 1発光素子が発光を開始する発光閾電流より小さいバイァス電流を、 前記 第 1発光素子に予め供給するパイァス電流制御部と
を有することを特徴とする試験装置。
1 4 . 通信データを伝送する通信システムであって、
前記通信データを出力する送信部と、
前記通信データを受け取り、 前記通信データの位相を所望の位相に変調する位相 変調回路と、
前記位相変調回路が位相変調した前記通信データを伝送する通信経路と、 前記位相変調回路が位相変調した前記通信データを受け取り、 受け取った前記通 信データを復調する受信部と
を備え、
前記位相変調回路は、
受け取つた前記通信データに応じて発光し、 発光信号を前記位相変調した通信デ ータとして出力する第 1発光素子と、
前記第 1発光素子が発光を開始する発光閾電流より小さいバイアス電流を、 前記 第 1発光素子に予め供給する第 1バイアス電流源と
を有することを特徴とする通信システム。
1 5 . 前記送信部は、 光信号を前記通信データとして出力し、
前記位相変調回路は、 光信号である前記通信データを、 電気信号の前記通信デー タに変換する光電変換部を更に有し、
前記第 1発光素子は、前記電気信号の通信データに応じて発光することを特徴 とする請求項 1 4に記載の通信システム。
PCT/JP2003/000094 2002-01-09 2003-01-09 Phase modulation circuit, test apparatus, and communication system Ceased WO2003061160A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003561126A JP4146800B2 (ja) 2002-01-09 2003-01-09 位相変調回路、試験装置、及び通信システム
DE10392214T DE10392214T5 (de) 2002-01-09 2003-01-09 Phasenmodulationsschaltung, Prüfvorrichtung und Kommunikationssystem
US10/887,637 US7119939B2 (en) 2002-01-09 2004-07-09 Phase modulation circuit, test apparatus, and communication system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002002350 2002-01-09
JP2002-002350 2002-01-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/887,637 Continuation US7119939B2 (en) 2002-01-09 2004-07-09 Phase modulation circuit, test apparatus, and communication system

Publications (1)

Publication Number Publication Date
WO2003061160A1 true WO2003061160A1 (en) 2003-07-24

Family

ID=19190735

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/000094 Ceased WO2003061160A1 (en) 2002-01-09 2003-01-09 Phase modulation circuit, test apparatus, and communication system

Country Status (4)

Country Link
US (1) US7119939B2 (ja)
JP (1) JP4146800B2 (ja)
DE (1) DE10392214T5 (ja)
WO (1) WO2003061160A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088776A (ja) * 2005-09-21 2007-04-05 Sony Corp 位相情報発生装置、位相情報発生方法、送信機および受信機

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3875106B2 (ja) * 2002-01-09 2007-01-31 株式会社アドバンテスト 遅延回路、及び試験装置
US8000612B2 (en) * 2005-01-25 2011-08-16 Panasonic Corporation Optical transmission device
US7848369B1 (en) * 2008-12-23 2010-12-07 Infinera Corporation Optical modulator drive circuit with integrated low power output bias voltage control
US9660647B2 (en) * 2014-10-27 2017-05-23 Sk Hynix Memory Solutions Inc. Calibration device and memory system having the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52152771A (en) * 1976-06-14 1977-12-19 Nippon Telegr & Teleph Corp <Ntt> Oscilloscope
JPS6281073A (ja) * 1985-10-04 1987-04-14 Nippon Telegr & Teleph Corp <Ntt> 光可変遅延回路
JPH0530020A (ja) * 1991-07-18 1993-02-05 Nippon Telegr & Teleph Corp <Ntt> 移動通信方式
JPH05273278A (ja) * 1992-03-27 1993-10-22 Advantest Corp 被測定装置に対する雑音信号の影響を評価する方法および装置
JPH09289490A (ja) * 1996-04-23 1997-11-04 Nec Robotics Eng Ltd 光通信システム
WO1998032247A1 (en) * 1997-01-22 1998-07-23 Advantest Corporation Optical pulse transmission system, optical pulse transmitting method, and optical pulse detecting method
JP2000156540A (ja) * 1998-11-19 2000-06-06 Fujitsu Ltd 自動パワー制御回路及び電気−光変換回路
JP2001203642A (ja) * 2000-01-21 2001-07-27 Oki Electric Ind Co Ltd 自動光出力制御回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4081670A (en) * 1976-11-08 1978-03-28 Bell Telephone Laboratories, Incorporated Automatic bias control circuit for injection lasers
DE3787902T2 (de) * 1986-02-17 1994-02-17 Nippon Electric Co Optischer Sender mit einem optischen Frequenzdiskriminator.
EP0357799B1 (en) * 1988-03-04 1995-11-08 Fujitsu Limited Method and apparatus for modulating a semiconductor laser
DE69115624T2 (de) * 1990-09-28 1996-05-15 Nippon Electric Co Schaltung und Elektrodenanordnung zur Erzeugung einer breitbandigen Frequenzmodulationscharakteristik in Halbleiterlasern
JPH04192729A (ja) * 1990-11-27 1992-07-10 Fujitsu Ltd 光送信装置
JP2970776B2 (ja) * 1990-12-17 1999-11-02 富士通株式会社 光送信装置
US5119039A (en) * 1990-12-31 1992-06-02 Gte Laboratories Incorporated Semiconductor optical amplifier with wideband electrical response
US5398008A (en) * 1992-08-17 1995-03-14 Alcatel N.V. Circuit arrangement for amplitude-modulating the drive signal of a laser
CA2197624C (en) * 1997-02-14 2003-07-29 Robert J. Davies Hybrid single sideband optical modulator

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52152771A (en) * 1976-06-14 1977-12-19 Nippon Telegr & Teleph Corp <Ntt> Oscilloscope
JPS6281073A (ja) * 1985-10-04 1987-04-14 Nippon Telegr & Teleph Corp <Ntt> 光可変遅延回路
JPH0530020A (ja) * 1991-07-18 1993-02-05 Nippon Telegr & Teleph Corp <Ntt> 移動通信方式
JPH05273278A (ja) * 1992-03-27 1993-10-22 Advantest Corp 被測定装置に対する雑音信号の影響を評価する方法および装置
JPH09289490A (ja) * 1996-04-23 1997-11-04 Nec Robotics Eng Ltd 光通信システム
WO1998032247A1 (en) * 1997-01-22 1998-07-23 Advantest Corporation Optical pulse transmission system, optical pulse transmitting method, and optical pulse detecting method
JP2000156540A (ja) * 1998-11-19 2000-06-06 Fujitsu Ltd 自動パワー制御回路及び電気−光変換回路
JP2001203642A (ja) * 2000-01-21 2001-07-27 Oki Electric Ind Co Ltd 自動光出力制御回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088776A (ja) * 2005-09-21 2007-04-05 Sony Corp 位相情報発生装置、位相情報発生方法、送信機および受信機

Also Published As

Publication number Publication date
US7119939B2 (en) 2006-10-10
JPWO2003061160A1 (ja) 2005-05-19
US20040247325A1 (en) 2004-12-09
DE10392214T5 (de) 2004-12-23
JP4146800B2 (ja) 2008-09-10

Similar Documents

Publication Publication Date Title
CN102647186B (zh) 信号产生电路、增益估测装置与信号产生方法
US8139953B2 (en) Signal transmission device, signal reception device, test module, and semiconductor chip
JP2009246484A (ja) バーニア遅延回路、それを用いた時間デジタル変換器および試験装置
JP2006506825A (ja) レーザ駆動回路およびシステム
JP2010057173A (ja) パルスエッジシフトによる変調方法および変調器
JP2004236019A (ja) スキュー調整方法およびスキュー調整装置、ならびに、スキュー調整機能を備えたデータ伝送システム
JP2020530755A (ja) 微細タイミング分解能を用いるワイヤレス電力伝送装置
JP4146800B2 (ja) 位相変調回路、試験装置、及び通信システム
JP2005233933A (ja) 組合せ試験方法及び試験装置
JP5144672B2 (ja) 電力増幅回路ならびにそれを用いた送信機および無線通信機
JP2007256127A (ja) レシーバ回路及びレシーバ回路試験方法
TWI637599B (zh) 內插器系統和方法
JPH10224188A (ja) 出力パルス幅制御システム
US7801211B2 (en) Communication system, receiver unit, and adaptive equalizer
JP2012049801A (ja) 信号変調装置及び方法
KR20100069309A (ko) 양자화 암호 통신을 위한 광 숏 펄스 생성장치 및 방법
JP3875106B2 (ja) 遅延回路、及び試験装置
US7079064B1 (en) Method and apparatus for phase control of a digital-to-analog converter
JP4317859B2 (ja) 遅延回路、及び試験装置
JP2010021665A (ja) データ受信装置
JPS6135636A (ja) 光信号伝送装置
KR102594456B1 (ko) 진폭변조 송신장치
US8405440B2 (en) Signal transmission device and signal transmission method
JP2008118338A (ja) ジッタ発生装置
US8207765B2 (en) Signal generation apparatus and test apparatus

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): DE JP US

WWE Wipo information: entry into national phase

Ref document number: 2003561126

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 10887637

Country of ref document: US