[go: up one dir, main page]

WO2000022675A1 - Procede de fabrication d'un circuit integre comprenant une zone de marquage - Google Patents

Procede de fabrication d'un circuit integre comprenant une zone de marquage Download PDF

Info

Publication number
WO2000022675A1
WO2000022675A1 PCT/FR1999/002482 FR9902482W WO0022675A1 WO 2000022675 A1 WO2000022675 A1 WO 2000022675A1 FR 9902482 W FR9902482 W FR 9902482W WO 0022675 A1 WO0022675 A1 WO 0022675A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
marking
etching
oxide
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/FR1999/002482
Other languages
English (en)
Inventor
Daniel Boutin
Alain Inard
Michaël BOLT
Emmanuelle Luce
Cathy Barla
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Orange SA
Koninklijke Philips NV
Original Assignee
STMicroelectronics SA
France Telecom SA
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, France Telecom SA, Koninklijke Philips Electronics NV filed Critical STMicroelectronics SA
Publication of WO2000022675A1 publication Critical patent/WO2000022675A1/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to the field of manufacturing semiconductor integrated circuits, comprising a stack of conductive layers separated by insulating layers and disposed on a substrate of semiconductor material.
  • the integrated circuit wafers are generally exposed through a lens system of a photorepeater for the purpose of etching this wafer to form integrated electronic components.
  • conductive layers generally made of metal.
  • the conductive layers are electrically connected by means of holes provided in the insulating layer separating them and filled with metal, such a connection being called "via".
  • Vias can also be arranged between the substrate and the first conductive level. As a result, the different conductive levels must be aligned with one another in order to be able to make vias satisfactorily.
  • marking zones are provided allowing the photorepeater to have a positioning reference on the plate, these marking zones being arranged outside the sectors intended to form the various integrated circuits, generally on the periphery of these sectors.
  • the marking areas are formed by a series of grooves of depth of the order of 1200 ⁇ to 200 ⁇ and 8 microns in width.
  • the photorepeater can then locate the edges of grooves by illuminating the marking area with a laser beam and by detecting the reflected monochromatic light of order 1, the power of which will vary during the passage of a step between the surface of the silicon substrate and the bottom of the groove in the marking area.
  • the marking areas are formed by photolithography.
  • the entire wafer can be subjected to an oxidation step over a small thickness and is then covered with a layer of silicon nitride of Si 3 N 4 type .
  • the sectors intended to form the active parts of the circuits and the marking areas are protected by the resin while the rest of the surface intended to isolate the active parts between them is attacked by plasma etching.
  • the etching thus produced crosses the nitride layer and forms trenches approximately 4000 A deep in the solid silicon of the wafer substrate.
  • the plate After chemical elimination of the resin, the plate is covered with a thick layer of insulating silicon oxide making it possible to fill the trenches. This deposit conforms to the initial shape of the trenches and must therefore be flattened by chemical mechanical polishing.
  • the marking areas there remains a large thickness of oxide after polishing, unlike the active parts of the circuit where the average thickness of oxide, that is to say the total amount of oxide over the whole of the area of said active parts divided by said area, is much smaller.
  • the marking areas are covered with flattened oxide by the polishing in which the marks are embedded. The marking areas therefore overlap as the manufacturing process proceeds with different reflective layers of polysilicon or metal and no longer allow the photorepeater to identify the precise positioning of the wafer.
  • the object of the present invention is to remedy these drawbacks and to propose a method in which the marking zones remain visible as the layers accumulate on the substrate.
  • the manufacturing process according to the invention is intended for a integrated circuit.
  • a marking area provided with alignment grooves of the type provided for a photorepeater is etched on a silicon substrate.
  • a stop layer is deposited on the silicon substrate, etchings intended to form insulating zones are etched, then a layer of silicon oxide is deposited on the circuit.
  • a step of etching the oxide layer is provided over the entire marking area. This etching step over the entire marking area advantageously takes place during the etching of the oxide layer covering the sector intended to form the integrated circuits. Thus, no additional step is necessary in this process.
  • These marking zones can therefore be produced by using the steps for manufacturing the integrated circuits themselves.
  • the subsequent step of chemical mechanical polishing of the entire integrated circuit is provided.
  • a subsequent step of chemical etching of the barrier layer is provided in order to find the marking area. Polishing can remove 50 to 75% of the thickness of the oxide layer. It could also be provided that the polishing reaches the stop layer.
  • the substrate being provided to form a plurality of adjacent circuits, one of said circuits is provided with the marking zone.
  • the etching of the oxide layer is carried out over the entire said circuit.
  • the substrate is etched on at least one zone adjacent to the marking zone, prior to the deposition of the oxide layer.
  • FIG. 1 schematically represents an insolation device
  • FIGS. 2a to 2e represent the different stages of a process for etching a substrate
  • Figures 3a to 3d show the different stages of etching a marking area, according to the invention
  • Figures 4a to 4d illustrate a variant of Figures 3a to 3d
  • Figure 5 is a top view of an integrated circuit according to the invention
  • Figure 6 is a top view of a mask used for the implementation of the invention.
  • an insolation device 1 of a substrate has been shown such as an integrated circuit board 2 which comprises a photorepeater 3.
  • This photorepeater 3 comprises a lens system 4 through which a light source 5 transfers to the wafer 2, by reducing it, the image of a transparent mask 6 on which an opaque pattern 7 is produced in order to form a pattern 8 on the wafer 2.
  • the photorepeater 3 and the wafer 2 are carried by displacement means, not shown, which make it possible to place them relative to each other in different places in order to repeat this transfer and form a multiplicity of patterns. 8.
  • An example of a photo lithography and etching process is shown in Figures 2a to 2e.
  • FIG. 2a shows that the wafer 2 is first of all covered with a layer of resin 9 above a layer 10 to be etched, for example made of nitride or silicon oxide.
  • FIG. 2b shows that zones 8b of the resin layer 9 have been insulated using a mask 6 comprising a desired pattern 7 using the photorepeater 3.
  • FIG. 2c shows that the resin 9 has been chemically removed from its exposed areas 8b.
  • FIG. 2d shows that the layer 10 has been chemically attacked or etched in its zones 8b which are no longer covered with resin.
  • FIG. 2e shows the last step which consists in chemically removing all of the resin layer remaining on the wafer so as to reveal only the protruding pattern 8 etched in the layer 10 and corresponding to the pattern 7 formed on the mask 6.
  • a mark 12 is formed in a silicon substrate 11, for example by etching.
  • the mark 12 consists of a groove on the upper surface 11a of the substrate 11, for example of width equal to 8 microns and depth of the order of 1200 ⁇ .
  • the substrate can be oxidized on a thin, for example 120 ⁇ .
  • the entire substrate 11 provided with the mark 12 is covered with a layer of nitride 13, for example of the Si 3 N 4 type , with a thickness of the order of 1600 ⁇ .
  • the nitride layer 13 is of substantially constant thickness, the location of the mark 12 is preserved.
  • the accuracy of the mark is affected, since the edges 14 of the layer 13 at the location of the mark 12 are less sharp than the mark 12 itself. Deep trenches are etched to separate and isolate so-called active areas intended to form a plurality of integrated circuits on the wafer. This engraving does not concern the marking areas.
  • the wafer is then covered with an oxide layer, for example with a thickness of approximately 8800 ⁇ . These two stages of depositing the layer 13 and the layer 15 are carried out on the whole of the wafer during manufacture.
  • the oxide layer 15 has been, in the area where the mark 12 is located, exposed to remove a large part of the thickness of said oxide layer 15. It is planned to expose thus a sufficiently large area around and above the mark 12, for example of 18 mm ⁇ 6 mm, in order to avoid that an excess thickness of oxide remaining near the mark 12 does not hinder the subsequent steps. The portions of layer 15 disposed above the active areas are also exposed.
  • the wafer is held against a rotary polishing pad moistened with a silica-based solution and applied with pressure.
  • this chemical mechanical polishing process has the effect of removing the entire oxide layer
  • a crown 18 can be provided around the marking area 17 at the location of which a trench has been dug in the substrate. However, a peripheral area 19 will be left uncurrated around the marking area 17.
  • the crown 18 makes it possible to reduce the average height near the marking area 17 and tends to increase the efficiency of the polishing because the marking area 17 and the peripheral zone 19 then appear as protruding asperities that polishing tends to reduce.
  • the crown 18 is hollowed out during the etching of the trenches separating the active areas after the deposition of the nitride layer 13.
  • the entire sector 20 in which the marking area 17 is disposed will be the subject of etching after polishing .
  • the wafer portion shown in Figure 5 is therefore shown at the end of the manufacturing process illustrated in Figures 4a to 4d.
  • Sector 20 reveals the silicon substrate.
  • the hollow crown 18 remains partially filled with the oxide layer.
  • the peripheral zone 19 again reveals the substrate, while the marking zone 17 reveals the marks.
  • An advantage of the process according to the invention is that the marking area thus remains at an equivalent level at the level of the adjacent circuits, which avoids problems of polishing or excess thickness occurring subsequently, liable to harm the adjacent circuits. Thanks to the invention, there is a method allowing the alignment marks to be preserved whatever the nature of the different layers used, without adding an additional step but, on the contrary, by taking advantage of the steps of process necessary for the manufacture of adjacent integrated circuits.
  • the invention therefore relates to the original definition of the open area in the sector of alignment marks for etching the oxide before polishing.
  • This opening made around the marks makes it possible to eliminate all the oxide situated above the marks during polishing and thus to perfectly clean the marks during the subsequent chemical bath. The marks are then visible to the photorepeater without any additional step to clear them.
  • This invention therefore eliminates the three or four stages traditionally essential to clear marks after polishing linked to the Shallow Trench Isolation process.
  • a mask 6 comprising, in addition to the pattern 7, a pattern 21 (FIG. 6) corresponding to a marking area and arranged outside of the pattern 7 while being able to be transmitted by the edge 4a of the lens 4. If desired a number of marking zones lower than the number of patterns 8, the pattern 21 corresponding to a marking zone will be obscured, for example by means of a plate. Thus the same mask will be used to define a circuit and to define an alignment mark.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

Procédé de fabrication d'un circuit intégré, dans lequel on grave sur un substrat de silicium au moins une zone de marquage pourvue de rainures d'alignement du type prévu pour un photorépéteur, on dépose une couche d'arrêt sur le substrat de silicium, on grave des tranchées destinées à former des zones isolantes puis on dépose une couche d'oxyde de silicium sur le circuit, et on grave la couche d'oxyde sur toute la zone de marquage.

Description

PROCEDE DE FABRICAΗON D'UN CIRCUIT INTEGRE COMPRENANT UNE ZONE DE MARQUAGE
La présente invention concerne le domaine de la fabrication des circuits intégrés à semi-conducteurs, comprenant un empilement de couches conductrices séparées par des couches isolantes et disposé sur un substrat en matériau semi-conducteur. Les plaquettes de circuits intégrés sont généralement insolées au travers d'un système de lentilles d'un photorépéteur en vue de la gravure de cette plaquette pour former des composants électroniques intégrés.
On parvient à réaliser un empilement de l'ordre de 1 à 25 couches conductrices, généralement en métal. De façon connue, les couches conductrices sont connectées électriquement au moyen de trous prévus dans la couche isolante les séparant et remplis de métal, une telle connexion étant appelée "via". Des vias peuvent aussi être disposés entre le substrat et le premier niveau conducteur. Il en résulte que les différents niveaux conducteurs doivent être alignés entre eux pour pouvoir réaliser des vias de façon satisfaisante.
Sur la plaquette circulaire, on prévoit des zones de marquage permettant au photorépéteur d'avoir une référence de positionnement sur la plaque, ces zones de marquage étant disposées en-dehors des secteurs destinés à former les différents circuits intégrés, en général en périphérie de ces secteurs.
Pour réaliser ces zones de marquage, on pourrait prévoir des étapes supplémentaires de fabrication qui leur seraient uniquement destinées. Toutefois, cela entraînerait une forte augmentation du coût de la plaquette et, éventuellement, aurait une influence sur le fonctionnement des circuits intégrés obtenus dans les zones actives de la plaquette.
Les zones de marquage sont constituées par une série de rainures de profondeur de l'ordre de 1200 Â à 200 Â près et de 8 microns de largeur. Le photorépéteur peut alors repérer les bords de rainures en illuminant la zone de marquage par un faisceau laser et en détectant la lumière monochromatique réfléchie d'ordre 1 dont la puissance va varier lors du passage d'une marche entre la surface du substrat de silicium et le fond de la rainure de la zone de marquage. Les zones de marquage sont formées par photolithogravure. L'ensemble de la plaquette peut faire l'objet d'une étape d'oxydation sur une épaisseur faible et est ensuite recouvert d'une couche de nitrure de silicium de type Si3N4 .
Puis les secteurs destinés à former les parties actives des circuits et les zones de marquage sont protégés par la résine alors que le reste de la surface destiné à isoler entre elles les parties actives est attaqué par gravure plasma. La gravure ainsi réalisée traverse la couche de nitrure et forme des tranchées de 4000 A environ de profondeur dans le silicium massif du substrat de la plaquette.
Après élimination chimique de la résine, la plaquette est recouverte d'une couche épaisse d'oxyde de silicium isolant permettant de remplir les tranchées. Ce dépôt épouse la forme initiale des tranchées et doit donc être aplani par polissage mécano-chimique.
Toutefois, dans les zones de marquage, il reste une forte épaisseur d'oxyde après polissage, contrairement aux parties actives du circuit où l'épaisseur moyenne d'oxyde c'est-à-dire la quantité totale d'oxyde sur l'ensemble de la surface desdites parties actives divisée par ladite surface, est beaucoup plus faible. Il en résulte que les zones de marquage sont recouvertes d'oxyde aplani par le polissage dans lequel sont noyées les marques. Les zones de marquage se recouvrent donc au fur et à mesure du procédé de fabrication de différentes couches réfléchissantes de polysilicium ou de métal et ne permettent plus au photorépéteur de repérer le positionnement précis de la plaquette.
La présente invention a pour but de remédier à ces inconvénients et de proposer un procédé dans lequel les zones de marquage restent visibles au fur et à mesure de l'accumulation des couches sur le substrat. Le procédé de fabrication, selon l'invention, est destiné à un circuit intégré. On grave sur un substrat de silicium une zone de marquage pourvue de rainures d'alignement du type prévu pour un photorépéteur. On dépose une couche d'arrêt sur le substrat de silicium, on grave des tranchées destinées à former des zones isolantes puis on dépose une couche d'oxyde de silicium sur le circuit. On prévoit une étape de gravure de la couche d'oxyde sur toute la zone de marquage. Cette étape de gravure sur toute la zone de marquage a avantageusement lieu pendant la gravure de la couche d'oxyde recouvrant le secteur destiné à former les circuits intégrés. Ainsi, aucune étape supplémentaire n'est nécessaire dans ce procédé. On peut donc réaliser ces zones de marquage en se servant des étapes de fabrication des circuits intégrés proprement dits.
Dans un mode de réalisation de l'invention, on prévoit l'étape ultérieure de polissage mécano-chimique de l'ensemble du circuit intégré.
Dans un mode de réalisation de l'invention, on prévoit une étape ultérieure de gravure chimique de la couche d'arrêt pour retrouver la zone de marquage. Le polissage peut enlever de 50 à 75% de l'épaisseur de la couche d'oxyde. On pourrait également prévoir que le polissage atteigne la couche d'arrêt.
Dans un mode de réalisation de l'invention, le substrat étant prévu pour former une pluralité de circuits adjacents, l'un desdits circuits est pourvu de la zone de marquage. La gravure de la couche d'oxyde est réalisée sur tout ledit circuit.
Avantageusement, le substrat est gravé sur au moins une zone voisine de la zone de marquage, préalablement au dépôt de la couche d'oxyde.
La présente invention sera mieux comprise à l'étude d'un mode de réalisation de l'invention, pris à titre d'exemple non limitatif et illustré par les dessins annexés, sur lesquels : la figure 1 représente schématiquement un dispositif d'insolation; les figures 2a à 2e représentent les différentes étapes d'un procédé de gravure d'un substrat; les figures 3a à 3d représentent les différentes étapes de gravure d'une zone de marquage, conformément à l'invention ; les figures 4a à 4d illustrent une variante des figures 3a à 3d ; la figure 5 est une vue de dessus d'un circuit intégré, conforme à l'invention ; et la figure 6 est une vue de dessus d'un masque utilisé pour la mise en oeuvre de l'invention. En se reportant à la figure 1, on voit qu'on a représenté un dispositif d'insolation 1 d'un substrat tel qu'une plaquette de circuit intégré 2 qui comprend un photorépéteur 3.
Ce photorépéteur 3 comprend un système de lentille 4 au travers duquel une source lumineuse 5 transfère sur la plaquette 2, en la réduisant, l'image d'un masque transparent 6 sur lequel est réalisé un motif opaque 7 en vue de former un motif 8 sur la plaquette 2. Le photorépéteur 3 et la plaquette 2 sont portés par des moyens de déplacement non représentés, qui permettent de les placer l'un par rapport à l'autre en différents endroits afin de répéter ce transfert et former une multiplicité de motifs 8. Un exemple d'un procédé de photo lithographie et de gravure est représenté sur les figures 2a à 2e.
La figure 2a montre que l'on recouvre tout d'abord la plaquette 2 d'une couche de résine 9 au-dessus d'une couche 10 à graver, par exemple en nitrure ou en oxyde de silicium. La figure 2b montre que l'on a insolé des zones 8b de la couche de résine 9 en utilisant un masque 6 comportant un motif 7 souhaité en utilisant le photorépéteur 3.
La figure 2c montre que l'on a enlevé chimiquement la résine 9 dans ses zones 8b insolées. La figure 2d montre que l'on a attaqué chimiquement ou gravé la couche 10 dans ses zones 8b qui ne sont plus recouvertes de résine.
La figure 2e montre la dernière étape qui consiste à enlever chimiquement toute la couche de résine restant sur la plaquette de manière à ne laisser apparaître que le motif en saillie 8 gravé dans la couche 10 et correspondant au motif 7 formé sur le masque 6.
Pour les marques d'alignement, comme on peut le voir sur la figure 3a, on forme dans un substrat de silicium 11 une marque 12, par exemple par gravure. La marque 12 consiste en une rainure sur la surface supérieure 1 la du substrat 11, par exemple de largeur égale à 8 microns et de profondeur de l'ordre de 1200 Â. Le substrat peut être oxydé sur une épaisseur faible, par exemple 120 Â. Puis, on recouvre l'ensemble du substrat 11 pourvu de la marque 12 d'une couche de nitrure 13 par exemple de type Si3N4, d'épaisseur de l'ordre de 1600 Â. Comme la couche de nitrure 13 est d'épaisseur sensiblement constante, l'emplacement de la marque 12 est conservé. Toutefois, la précision de la marque se trouve affectée, car les bords 14 de la couche 13 à l'emplacement de la marque 12 sont moins nets que la marque 12 elle-même. On grave des tranchées de grande profondeur destinées à séparer et isoler des zones dites actives prévues pour former une pluralité de circuits intégrés sur la plaquette. Cette gravure ne concerne pas les zones de marquage. On recouvre ensuite la plaquette d'une couche d'oxyde, par exemple d'épaisseur d'environ 8800 Â. Ces deux étapes de dépôt de la couche 13 et de la couche 15 sont réalisées sur l'ensemble de la plaquette en cours de fabrication.
Sur la figure 3b, on voit que la couche d'oxyde 15 a été, dans la zone où se trouve la marque 12, exposée pour retirer une grande partie de l'épaisseur de ladite couche d'oxyde 15. On prévoit d'exposer ainsi une zone suffisamment grande autour et au-dessus de la marque 12, par exemple de 18mm x 6 mm, afin d'éviter qu'une surépaisseur d'oxyde restant à proximité de la marque 12 ne gêne les étapes ultérieures. Les portions de la couche 15 disposées au-dessus des zones actives sont également exposées.
Une fois obtenue une couche d'oxyde 15 d'épaisseur réduite tel qu'illustrée sur la figure 3b, on prévoit une étape de polissage mécano- chimique. Pour plus de détails sur un tel procédé de polissage mécano- chimique, on peut se reporter au document US-A-4 944 836.
Généralement, lors d'un tel procédé, la plaquette est maintenue contre un tampon de polissage rotatif humidifié avec une solution à base de silice et appliquée avec pression.
Comme on le voit sur la figure 3c, ce procédé de polissage mécano-chimique a pour effet de retirer l'ensemble de la couche d'oxyde
15, à l'exception d'une très faible épaisseur recouvrant la surface 13a de la couche de nitrure 13 à l'emplacement de la marque 12, cette surface 13a restant en creux par rapport au reste de la couche de nitrure 13. L'épaisseur 16 restante d'oxyde est d'épaisseur négligeable par rapport à la couche de nitrure 13. On procède enfin à une étape de gravure chimique qui permet de retirer de la zone où se trouve la marque 12, la couche de nitrure 13 ainsi que l'épaisseur restante 16 d'oxyde. On retrouve alors la marque 12 comme on peut le voir sur la figure 3d. On peut donc, pour chaque couche recouvrant le reste de la plaquette, retrouver la marque initiale 12 en supprimant les différentes couches déposées dessus.
La présence de l'épaisseur restante 16 d'oxyde telle qu'on peut la voir sur la figure 3c, est inhérente au polissage mécano-chimique qui a tendance à réduire fortement les aspérités en relief tout en pouvant laisser subsister de l'oxyde dans les creux. Pour éviter cet inconvénient, on peut prévoir que l'étape de polissage mécano-chimique descende plus bas que la couche d'oxyde 15 et commence à polir la couche de nitrure 13. Cette variante est illustrée sur les figures 4a à 4d.
On voit donc, sur la figure 4c, qu'il ne subsiste pas d'oxyde sur la surface 13a en creux, mais que les bords 14 de cette surface 13a et la partie supérieure de la couche de nitrure 13 située en-dehors de la zone de la marque 12 ont été attaqués lors du polissage mécano-chimique. On facilite ainsi l'étape ultérieure de gravure qui permet de retrouver la marque 12 initiale tel qu'illustrée à la figure 4d. Toutefois, il faut prêter attention à ce que l'étape de polissage mécano-chimique n'atteigne en aucun cas le substrat de silicium 1 1 qui risquerait d'être attaqué lors de ce polissage beaucoup plus rapidement que la couche de nitrure 13 en raison de sa faible résistance au polissage. La plaquette risquerait alors de devenir inutilisable. Comme l'étape de polissage mécano-chimique est effectuée en fonction des exigences du reste de la plaquette sur laquelle sont fabriqués les circuits intégrés, on ne peut pas ajuster la durée du polissage pour les seuls besoins des zones de marquage.
Comme illustré sur la figure 5, on peut prévoir autour de la zone de marquage 17 une couronne 18 à l'emplacement de laquelle on a creusé une tranchée dans le substrat. On laissera toutefois une zone périphérique 19 non creusée autour de la zone de marquage 17. La couronne 18 permet de diminuer la hauteur moyenne à proximité de la zone de marquage 17 et tend à augmenter l'efficacité du polissage car la zone de marquage 17 et la zone périphérique 19 apparaissent alors comme des aspérités en saillie que le polissage tend à réduire. La couronne 18 est creusée lors de la gravure des tranchées séparant les zones actives après le dépôt de la couche de nitrure 13. L'ensemble du secteur 20 dans lequel est disposée la zone de marquage 17 fera l'objet de la gravure postérieure au polissage. La portion de plaquette représentée sur la figure 5 est donc représentée à la fin du procédé de fabrication illustré sur les figures 4a à 4d. Le secteur 20 laisse apparaître le substrat de silicium. La couronne en creux 18 reste partiellement remplie par la couche d'oxyde. La zone périphérique 19 laisse là encore apparaître le substrat, tandis que la zone de marquage 17 laisse apparaître les marques.
Toutefois, dans le cas où il ne reste qu'une faible épaisseur d'oxyde avant l'étape de polissage mécano-chimique, par exemple inférieure à 2000 A, on peut prévoir de se passer de ces zones creuses périphériques. Bien entendu, ces zones creuses peuvent présenter différentes formes. Sur la figure 5, on a montré une couronne 18. On pourrait aussi prévoir deux zones carrées disposées de part et d'autre de la zone de marquage ou encore d'autres formes.
Un avantage du procédé conforme à l'invention est que la zone de marquage reste ainsi à un niveau équivalent au niveau des circuits adjacents, ce qui évite des problèmes de polissage ou de surépaisseur intervenant ultérieurement, susceptibles de nuire aux circuits adjacents. Grâce à l'invention, on dispose d'un procédé permettant de conserver les marques d'alignement quel que soit la nature des différentes couches utilisées et ce, sans ajouter d'étape supplémentaire mais, au contraire, en mettant à profit des étapes de procédé nécessaires à la fabrication des circuits intégrés adjacents.
L'invention concerne donc la définition originale de la zone ouverte dans le secteur des marques d'alignement pour la gravure de l'oxyde avant le polissage. Cette ouverture pratiquée autour des marques permet d'éliminer tout l'oxyde situé au dessus des marques lors du polissage et ainsi de nettoyer parfaitement les marques lors du bain chimique ultérieur. Les marques sont alors visibles pour le photorépéteur sans étape supplémentaire pour les dégager.
Cette invention élimine donc les trois ou quatre étapes supplémentaires traditionnellement indispensables pour dégager les marques après le polissage lié au procédé d'isolation en tranchées superficielles (Shallow Trench Isolation).
Elle permet en outre d'éliminer les surépaisseurs de marquage sur les zones adjacentes du circuit.
En revenant à la figure 1 , on voit que les motifs sont carrés ou rectangulaires tandis que la lentille 4 est de section circulaire. Le bord 4a de la lentille 4 est donc disponible pour former les zones de marquage. On prévoit un masque 6 comportant en plus du motif 7 un motif 21 (figure 6) correspondant à une zone de marquage et disposé en dehors du motif 7 tout en étant apte à être transmis par le bord 4a de la lentille 4. Si on veut un nombre de zones de marquage inférieur au nombre de motifs 8, on occultera le motif 21 correspondant à une zone de marquage, par exemple au moyen d'une plaque. Ainsi le même masque servira à la définition d'un circuit et à celle d'une marque d'alignement.

Claims

REVENDICATIONS
1. Procédé de fabrication d'un circuit intégré, dans lequel on grave sur un substrat de silicium au moins une zone de marquage pourvue de rainures d'alignement du type prévu pour un photorépéteur, on dépose une couche d'arrêt sur l'ensemble du substrat de silicium pourvu de zone de marquage, on grave des tranchées destinées à former des zones isolantes puis on dépose une couche d'oxyde de silicium sur le circuit, on grave la couche d'oxyde sur toute la zone de marquage, et on polit mécano- chimiquement l'ensemble du circuit intégré.
2. Procédé selon la revendication 1, caractérisé par une étape ultérieure de gravure de la couche d'arrêt pour retrouver la zone de marquage.
3. Procédé selon la revendication 1 ou 2, caractérisé par le fait que le polissage enlève de 50 à 75% de l'épaisseur de la couche d'oxyde.
4. Procédé selon la revendication 1 ou 2, caractérisé par le fait que le polissage atteint la couche d'arrêt.
5. Procédé selon l'une quelconque des revendications précédentes, caractérisé par le fait que, le substrat étant prévu pour former une pluralité de circuits adjacents, l'un desdits circuits est pourvu de la zone de marquage.
6. Procédé selon la revendication 5, caractérisé par le fait que la gravure de la couche d'oxyde est réalisée sur tout ledit circuit.
7. Procédé selon l'une quelconque des revendications précédentes, caractérisé par le fait que le substrat est gravé sur au moins une zone voisine de la zone de marquage préalablement au dépôt de la couche d'oxyde.
PCT/FR1999/002482 1998-10-14 1999-10-13 Procede de fabrication d'un circuit integre comprenant une zone de marquage Ceased WO2000022675A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR98/12882 1998-10-14
FR9812882A FR2784797B1 (fr) 1998-10-14 1998-10-14 Procede de fabrication d'un circuit integre

Publications (1)

Publication Number Publication Date
WO2000022675A1 true WO2000022675A1 (fr) 2000-04-20

Family

ID=9531557

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR1999/002482 Ceased WO2000022675A1 (fr) 1998-10-14 1999-10-13 Procede de fabrication d'un circuit integre comprenant une zone de marquage

Country Status (2)

Country Link
FR (1) FR2784797B1 (fr)
WO (1) WO2000022675A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0478072A1 (fr) * 1990-09-28 1992-04-01 Koninklijke Philips Electronics N.V. Procédé pour réaliser des motifs d'alignement de masques
US5640053A (en) * 1994-07-01 1997-06-17 Cypress Semiconductor Corp. Inverse open frame alignment mark and method of fabrication
US5786260A (en) * 1996-12-16 1998-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a readable alignment mark structure using enhanced chemical mechanical polishing
EP0892433A1 (fr) * 1997-07-15 1999-01-20 International Business Machines Corporation Procédé de fabrication pour une marque d'alignement dans une structure semiconductrice

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0478072A1 (fr) * 1990-09-28 1992-04-01 Koninklijke Philips Electronics N.V. Procédé pour réaliser des motifs d'alignement de masques
US5640053A (en) * 1994-07-01 1997-06-17 Cypress Semiconductor Corp. Inverse open frame alignment mark and method of fabrication
US5786260A (en) * 1996-12-16 1998-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a readable alignment mark structure using enhanced chemical mechanical polishing
EP0892433A1 (fr) * 1997-07-15 1999-01-20 International Business Machines Corporation Procédé de fabrication pour une marque d'alignement dans une structure semiconductrice

Also Published As

Publication number Publication date
FR2784797B1 (fr) 2002-08-23
FR2784797A1 (fr) 2000-04-21

Similar Documents

Publication Publication Date Title
EP2577395B1 (fr) Procede de lithographie a dedoublement de pas
EP3826068B1 (fr) Procédé de formation d'une électrode commune d'une pluralité de dispositifs optoélectroniques
FR2930840A1 (fr) Procede de reprise de contact sur un circuit eclaire par la face arriere
WO2003019668A1 (fr) Capteur d'image couleur a colorimetrie amelioree et procede de fabrication
FR3030113A1 (fr) Capteur d'image eclaire et connecte par sa face arriere
FR2784229A1 (fr) Procede de formation d'un contact autoaligne dans un dispositif a semiconducteur
EP2577723B1 (fr) Procede de lithographie pour la realisation de reseaux de conducteurs relies par des vias
EP1439580B1 (fr) Réalisation de tranchées fines et rapprochées
EP1421624B1 (fr) Procede de fabrication de capteur d'image couleur avec ouvertures de contact creusees avant amincissement
FR2973156A1 (fr) Procede de decomposition de lignes d'un circuit electronique
CA2546310A1 (fr) Procede de fabrication de puces electroniques en silicium aminci
EP3149764B1 (fr) Procédé de réalisation de motifs par auto-assemblage de copolymeres a blocs
FR2779274A1 (fr) Circuit integre avec couche d'arret et procede de fabrication associe
FR2656738A1 (fr) Procede pour fabriquer un dispositif semiconducteur, dispositif et composant semiconducteur obtenus par le procede.
FR3009430A1 (fr) Procede de realisation d'un motif dans un circuit integre et circuit integre correspondant
EP1290498B1 (fr) Procede de creation d'un etage de circuit integre ou coexistent des motifs fins et larges
WO2000022675A1 (fr) Procede de fabrication d'un circuit integre comprenant une zone de marquage
FR2718287A1 (fr) Procédé de fabrication d'un transistor à effet de champ à grille isolée, en particulier de longueur de canal réduite, et transistor correspondant.
EP1071122B1 (fr) Procédé de correction des effets topographiques sur substrat en micro electronique
EP1573810B1 (fr) Procede de formation de motifs alignes de part et d'autre d'un film mince
FR3003962A1 (fr) Procede d'elaboration d'un masque de photolitographie destine a la formation de contacts, masque et circuit integre correspondants
EP1180790B1 (fr) Fabrication de condensateurs à armatures métalliques
FR3001576A1 (fr) Procede pour former des lignes d'interconnexion.
FR3104320A1 (fr) Structure d'interconnexion d'un circuit intégré
FR2739975A1 (fr) Procede de fabrication de composants sur une tranche de silicium

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
122 Ep: pct application non-entry in european phase