[go: up one dir, main page]

WO2000075995A1 - Puce et procede de garniture d'une puce comprenant une pluralite d'electrodes - Google Patents

Puce et procede de garniture d'une puce comprenant une pluralite d'electrodes Download PDF

Info

Publication number
WO2000075995A1
WO2000075995A1 PCT/FR2000/001506 FR0001506W WO0075995A1 WO 2000075995 A1 WO2000075995 A1 WO 2000075995A1 FR 0001506 W FR0001506 W FR 0001506W WO 0075995 A1 WO0075995 A1 WO 0075995A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
electrodes
electrode
generators
chip according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/FR2000/001506
Other languages
English (en)
Inventor
Michel Bruel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to EP00938870A priority Critical patent/EP1186048A1/fr
Priority to JP2001502171A priority patent/JP2003501669A/ja
Priority to US09/979,662 priority patent/US6730208B1/en
Publication of WO2000075995A1 publication Critical patent/WO2000075995A1/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/30—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells
    • H10F19/31—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells having multiple laterally adjacent thin-film photovoltaic cells deposited on the same substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S136/00—Batteries: thermoelectric and photoelectric
    • Y10S136/291—Applications

Definitions

  • the present invention relates to a chip comprising a plurality of electrodes and to a method of lining such a chip.
  • chip denotes a small solid element having at least one main face with one or more elements or functional components. Typical dimensions of a chip can be, for example, lcmxlcmxO, lcm. The components of the chip are in the case of
  • the invention finds applications in the field of biological or chemical sensors.
  • the electrodes are then individually functionalized, being provided with a reagent capable of reacting with a given chemical molecule or capable of fixing a given biological material such as a strand of DNA for example.
  • the different electrodes of the same chip can be filled with different reagents capable of reacting with different molecules or with different types of DNA strands. These molecules or biological material are then designated by chemical or biological "target".
  • the chips whose electrodes are lined with different biological probes, that is to say reagents sensitive to biological targets, are also designated by "biochips”.
  • the invention also finds applications in the production of identification or calibration elements.
  • the electrodes are selectively lined with stable isotopes of metals such as iron, nickel or cobalt.
  • the chip is successively brought into contact with one or more media, in particular electrolytes, and the formation of the lining deposit is initiated by applying a bias voltage to the selected electrodes.
  • the formation of the lining deposit can also result from an electrolytic current which is caused to flow through the medium, from the selected electrodes to one or more counter-electrodes.
  • _ _ For reasons of simplification, we will designate the voltages applied to the electrodes or the electrolytic currents initiated from the electrodes by voltage and current "of polarization" in the continuation of the text.
  • the electrical addressing of the electrodes generally takes place via a plurality of addressing terminals provided for example on an edge of the chip and electrically connected to the electrodes by connection lines buried in the substrate of the chip.
  • each addressing terminal can be individually connected to an electrode.
  • the complexity of the addressing system greatly increases the price of chips and multiplies the rate of faulty chips due to a failed internal connection. Thus, a proper functioning test is required at different stages of the manufacturing of the chips in order to eliminate each time the defective chips.
  • the object of the present invention is to propose an improved chip allowing selective filling of the electrodes while avoiding the difficulties mentioned above.
  • One aim is in particular to apply bias voltages or currents to the electrodes without using a complex electronic addressing network and multiplexing systems.
  • Another aim is to propose a chip which may include a very high number of electrodes and the manufacture of which is reliable and economical.
  • an aim is to propose a method of filling such a chip which is simple to implement.
  • the invention more specifically relates to a chip comprising:
  • a plurality of electrical generators integrated in the support and connected to a plurality of said electrodes, so that each electrode is connected to only one generator.
  • the electrodes can advantageously be separated from each other so as to form either microcuvettes or projecting structures called "mesa".
  • electric generators components capable of supplying an electric voltage or current in response to a stress external, in particular thermal, luminous or mechanical applied to the chip.
  • the generators used for producing the chip of the invention can be thermoelectric, photovoltaic or piezoelectric generators.
  • Each generator is preferably located in the support in the vicinity of one or more electrodes to which it is connected.
  • the support of the chip can comprise a transparent substrate for the activation of the electric generators by means of at least one beam of light.
  • the material of the substrate is chosen to be transparent in particular at the wavelength or at the wavelength range of an insulating beam which is used to illuminate or to selectively heat one or more electric generators.
  • each generator can comprise at least one junction of semiconductors with a first region of a first type of conductivity connected to at least one electrode and a second region of a second type of conductivity connected to a counter electrode.
  • the two regions form the junction between them. They can be formed by doping a layer of monocrystalline or polycrystalline silicon.
  • These generators, in the form of photovoltaic cells, can also be made from other materials such as amorphous silicon. hydrogenated, gallium arsenide, germanium, silicon carbide, or indium phosphide, for example.
  • the choice of semiconductor material determines the height of the forbidden band and thus fixes the nominal voltage of the generator. It also makes it possible to fix the optical absorption properties and therefore the range of excitation wavelength of the generators.
  • Table I below gives the values of the band gap (Gap) of the zero current voltage (Vco) and the short-circuit current (Isc) allowed by the main materials, used alone or in combination, for the realization generators.
  • the term “use in combination” means the putting in series of two photovoltaic junctions such as GalnP / GaAs).
  • One or more counter electrodes may be provided to circulate an electrolytic current through a medium containing the deposition material. They can be formed on the same support or be separated from the support but electrically connected to the electric generators.
  • the chips of the invention can be autonomous or associated in a system of a plurality of adjacent chips, formed for example on the same wafer of semiconductor material.
  • the invention also relates to a method of lining a chip as described above, comprising one or more generators.
  • the electrodes are brought into contact with a medium capable of forming a deposit under the application of a bias voltage and / or a bias current and selectively activates at least one electric generator to selectively cause a bias of d 'at least one electrode connected to said generator.
  • the generators are activated by means external to the chip, such as, for example, a light beam or an electron beam.
  • the generator is a photovoltaic generator sensitive to light
  • a visible or UN beam of light is preferably chosen while when the generator is thermoelectric, it is possible to choose either a visible or UN beam of infrared light.
  • the light beam can be applied by means of a light source comprising a plurality of individual light sources arranged so as to coincide respectively with said plurality of electrical generators of the chip.
  • the medium capable of forming a deposit can be a medium fluid, in particular liquid, or possibly a powder.
  • the electrodes of the chip are preferably arranged according to a substantially regular orthogonal network which coincides with a strip or a matrix of light-emitting diodes or of laser diodes used as individual sources.
  • the individual sources can be mounted in a support, optionally equipped with a network of microlenses adjusted to the sources and on which can be deposited a chip, or a set of chips, for the light addressing of the generators.
  • the light beam can also be applied from an extended light source and through an exposure mask.
  • the mask then has openings which selectively coincide with electric generators to be activated.
  • FIG. 1 is a simplified schematic representation of a chip according to the invention and illustrates the method of lining electrodes of the chip.
  • FIG. 2 is an enlarged schematic section of part of a chip according to the invention comprising photovoltaic generators, and corresponding to a first embodiment.
  • FIG. 3 is an enlarged schematic section of part of a chip according to the invention comprising photovoltaic generators, and corresponding to a second embodiment.
  • FIG. 4 is an enlarged schematic section of part of a chip according to the invention comprising photovoltaic generators, and corresponding to a third embodiment according to a structure called "mesa”.
  • FIG. 5 is an enlarged schematic section of part of a chip according to the invention, corresponding to a fourth embodiment in which the generators comprise two photovoltaic cells in series.
  • FIG. 6 is an enlarged schematic section of a portion of a chip according to the invention comprising photovoltaic generators, and corresponding to a fifth embodiment in which the generators comprise two photovoltaic cells in cascade.
  • FIG. 7 is an enlarged schematic section of part of a chip according to the invention comprising photovoltaic generators, and corresponding to a sixth embodiment.
  • FIG. 1 shows a chip 10 comprising a support 12, a first face 14 of which, called main face in the text below, is provided with a plurality of electrodes 20.
  • the electrodes are electrically isolated from one another and arranged under the form of a matrix or a regular orthogonal network.
  • the electric generators 22 are photovoltaic generators, for example of the type of solar cells, and are capable of supplying a current in response to a light stress.
  • thermoelectric generators can, in other implementations, be replaced by thermoelectric generators, for example.
  • the electrodes 20 are in contact with a medium 28, such as for example a solution of pyrrole monomers capable of forming a lining deposit in response to a potential
  • Electrode (Electric power. In the example illustrated, it is _ne___s_ouhai_te_former of lining deposit 24 that on one of the electrodes 20.
  • the formation of the deposit is caused by the application of an activation light selectively on the electric generator precisely connected to the electrode concerned.
  • the light supplied by a light source not shown, is directed towards the rear face 16 of the support 12 by means of a mask.
  • the mask 30 has an opening 32 so as to let light pass only in the direction of the selected electric generator, while protecting the other generators. In the figure, the light is represented with arrows 34.
  • the direct association of an electrode with each generator facilitates selection and minimizes the stresses linked to internal connections.
  • the generator can be placed under, or near, the corresponding electrode.
  • the chip is thus particularly economical and reliable.
  • exposure techniques - local 1- ⁇ -ée through _ un-mask are widely tested - in the field of component manufacturing electronic and are suitable for this application.
  • FIG. 2 shows on a larger scale the structure of a particular embodiment of a chip according to the invention.
  • elements identical or similar to those already described bear the same references.
  • the support 12 comprises a glass substrate 40 which forms the rear face 16.
  • the glass substrate ensures the rigidity of the chip and is chosen for its transparency to an activation light capable of being applied to the chip from the back.
  • the glass substrate 40 is covered on its face opposite to the rear face 16, with a layer 42 of transparent conductive material, then with a layer 44 of semiconductor.
  • the layer of transparent conductive material 42 is for example a layer of indium tin oxide (ITO), while the layer of semiconductor can be silicon.
  • ITO indium tin oxide
  • a plurality of photovoltaic cells are formed in layer 44. Each cell is respectively associated and connected to an electrode 20.
  • the photovoltaic cells are respectively formed of a first region 46 of a first type of conductivity respectively in contact with the associated electrode 20 and of a second region 48 surrounding the first region 46, of a second type of conductivity.
  • the first and second regions form a photovoltaic junction capable of supplying a current when it is lit. They are formed by doping the silicon layer 44.
  • a third doped region 50, common to all the photovoltaic cells is also of the second type of conductivity but has a higher concentration of doping impurities than that of the second region 48 of each cell.
  • the first, second and third regions are respectively of the N + , P and P + type .
  • the third region 50 extends above the transparent conductive layer 42 and electrically connects the second regions of the photovoltaic cells to at least one counter electrode 52.
  • the third region forms for this purpose a passage 51 which crosses the second doped region to come into contact with the counter electrode.
  • the counter-electrode 52 like the electrodes 20, are formed by conductive pads, for example made of aluminum '(possibly covered with gold), arranged on the first face 14 of the support.
  • the electrodes are mutually isolated, and isolated from the counter-electrodes, by means of blocks 54 of field oxide formed on the surface of the semiconductor layer 44. These blocks extend at least partially in this layer.
  • the transparent conductive layer made of ITO, is intended to improve the conduction of the third doped region 50 in a plane extending under all of the photovoltaic cells.
  • the transparent conductive layer is not used so as to have only the third doped region.
  • FIG. 3 Such a simplified embodiment is illustrated in FIG. 3.
  • the embodiment of FIG. 3 is further distinguished from that of FIG. 2 by the fact that the chip is associated with a counter electrode 53, separated from the chip, is connected by a conducting wire 55 to a connection terminal 56, in electrical contact with the third doped region 50.
  • FIGS. 1 to 3 relate to chips with "planar" type electrodes, that is to say chips whose the upper face 14 is substantially flat or in the form of microcuvettes
  • FIG. 4 shows a variant in which the electrodes 20 protrude relative to the surface of the chip.
  • the structure of the chip illustrated in FIG. 4 is called the "mesa" structure.
  • the "mesa” structure has the same layers and parts as those described with reference _aux_f_igures 2 and 3, and one can refer to this subject in the description above. However, it is observed that part of the semiconductor layer has been etched between the electrodes 20 so as to locally eliminate the second region of the semiconductor layer and so that the counter electrodes 52 can be formed directly on the third region. doped 50.
  • the third region 50 which extends above the transparent conductive layer, is now devoid of the passages 51 passing through the second doped region as shown in FIG. 2.
  • the lateral flanks of the portions of the second doped region 48 are covered with an oxide protection 58.
  • One of the essential functions of the oxide is to electrically insulate the electrodes 20 on the projecting parts and the counter-electrodes 52 in the depressions.
  • FIG. 5 shows an embodiment of the chip in which each electrical generator of each electrode comprises two photovoltaic cells in series, arranged side by side.
  • first, second and third doped regions of a first cell bear the references 46a, 48a and 50a. These regions correspond respectively to regions 46, 48 and 50 already described with reference to FIG. 2.
  • a second cell has corresponding regions which, by analogy, have the references 46b, 48b, 50b.
  • the two cells are electrically isolated from each other and are isolated from the cells of the neighboring electrodes by insulating partitions 60, for example, in silicon oxide.
  • the partitions 60 extend from the surface 14 to the glass substrate 40 and form with the glass substrate 40 insulated boxes each containing a junction photovoltaic cell. It is observed that only the first doped region 46a of the first cell is in contact with an electrode 20.
  • the second doped region 48a of the first cell is connected to the first doped region 46b of the second cell via the third doped region 50a of the first cell and via a conductive track 62.
  • the conductive track is encapsulated by an oxide layer so as not to come into contact with an electrolyte or another medium applied to the electrodes.
  • the second doped region 48b of the second cell is connected to a counter electrode 52 via the third doped region 50b of the second cell.
  • the generator structure includes two photovoltaic diodes or junctions in series between an electrode and a counter electrode.
  • FIG. 6 shows another particular embodiment in which the generator associated with an electrode 20 comprises two stacked photovoltaic cells.
  • the first cell includes first and second regions 46a, 48a forming a junction.
  • the second cell located under the first, also includes first and second regions, 46b and 48b, forming a junction.
  • the second region 48a of the first cell is connected to the first region 46b of the second cell via a transparent conductive layer 43 made of ITO.
  • the second region 48b of the second cell is electrically connected to the counter electrode 52 via a third doped region 50 which extends on the glass substrate and forms a passage 51 through the other semiconductor regions and through layer 43 of ITO.
  • the third region 50 is made of P + type silicon
  • the first regions 46a, 46b of the cells are made of N + type silicon
  • the second regions 48a, 48b are made of P type silicon.
  • blocks 54 of field isolation separate the electrode 20 from the counter electrode 52 and are extended by partitions 60 which can extend to the third doped region 50 to isolate laterally the junctions of the photovoltaic cells. .
  • the structure of the electrode 20 is such that it constitutes a circular area which surrounds the counter-electrode 52 arranged in the center. This structure can also be used in the other embodiments described above.
  • FIG. 7 illustrates a second possible embodiment of an electrode of the chip associated with a single junction electric generator.
  • FIG. 7 differs from the structures previously described essentially by the fact that the electrode 20 is offset relative to the photovoltaic junction.
  • a first doped region (N + ) 46 of the junction is electrically connected to the electrode via an electrical conductor 72, isolated from the environment by an oxide layer 74.
  • a second doped region (P) 48 forming a junction with the first region is connected to a counter-electrode 52 via a third doped region 50 (P + ) with a higher concentration of impurities, via a layer 42 transparent conductor of ITO and via a metallic conductive well 76.
  • the metallic conductive well 76 is arranged transversely through the second doped region 48 which extends under the electrode 20 up to the counter electrode 52.
  • the well connects the counter electrode to the transparent conductive layer 42 buried.
  • the electrode 20 is electrically isolated and separated from the second doped region 48 by a thick oxide block 80. This block avoids a short circuit between the first and second doped regions.

Landscapes

  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Apparatus Associated With Microorganisms And Enzymes (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

Puce comprenant : un support (40, 44), et des électrodes (20) agencées en une surface (14) du support, une pluralité de générateurs électriques (22), intégrés dans le support et connectés à une pluralité desdites électrodes. Les générateurs peuvent être activés notamment au moyen d'un faisceau lumineux. Application aux analyses biologiques et chimiques.

Description

PUCE ET PROCEDE DE GARNITURE D'UNE PUCE COMPRENANT UNE
PLURALITE D'ELECTRODES
Domaine technique La présente invention concerne une puce comprenant une pluralité d'électrodes et un procédé de garniture d'une telle puce.
Dans le cadre de l'invention, et par analogie avec le sens donné au mot dans le domaine de la icro- électronique, on désigne par "puce" un élément solide de petite taille présentant au moins une face principale avec un ou plusieurs éléments ou composants fonctionnels. Les dimensions typiques d'une puce peuvent être par exemple de lcmxlcmxO , lcm. Les composants de la puce sont dans le cas de
1 ' invention des plots ou des électrodes fonctionnalisés et disposés, par exemple, selon un réseau orthogonal régulier .
L'invention trouve des applications dans le domaine des capteurs biologiques ou chimiques. Les électrodes sont alors individuellement fonctionnalisées, en étant garnies d'un réactif capable de réagir avec une molécule chimique donnée ou capable de fixer une matière biologique donnée telle qu'un brin d'ADN par exemple.
Les différentes électrodes d'une même puce peuvent être garnies de réactifs différents susceptibles de réagir avec différentes molécules ou avec différents types de brins d'ADN. Ces molécules ou matière biologique sont alors désignées par "cible" chimique ou biologique. Les puces dont les électrodes sont garnies de différentes sondes biologiques, c'est-à-dire de réactifs sensibles à des cibles biologiques, sont encore désignées par "biopuces".
L'invention trouve également des applications dans la réalisation d'éléments d'identification ou de calibration. Dans ce cas, les électrodes sont sélectivement garnies d'isotopes stables de métaux tels que le fer, le nickel ou le cobalt.
Etat de la technique antérieure
Parmi les différentes techniques généralement mises en oeuvre pour garnir les électrodes des puces ou des biopuces, on distingue en particulier des techniques qui font appel à un adressage électrique des électrodes. L'adressage électrique permet de provoquer sélectivement la formation d'un dépôt de garniture sur les électrodes adressées .
A cet effet, la puce est successivement mise en contact avec un ou plusieurs milieux, en particulier des électrolytes , et la formation du dépôt de garniture est initiée en appliquant une tension de polarisation aux électrodes sélectionnées.
A titre d'alternative, la formation du dépôt de garniture peut aussi résulter d'un courant électrolytique que l'on fait circuler à travers le milieu, depuis les électrodes sélectionnées vers une ou plusieurs contre-électrodes . _ _ Pour des raisons de _ simplification, on désignera les tensions appliquées aux électrodes ou les courants électrolytiques initiés à partir des électrodes par tension et courant "de polarisation" dans la suite du texte.
Une illustration des techniques mentionnées ci- dessus est donnée par le document .FR-A-2 754 276 ou par le document FR-A-2 741 476 qui concerne un procédé de réalisation collective de puces avec des électrodes sélectivement recouvertes par un dépôt.
L'adressage électrique des électrodes a généralement lieu par l'intermédiaire d'une pluralité de bornes d'adressage ménagées par exemple sur un bord de la puce et reliées électriquement aux électrodes par des lignes de connexion enterrées dans le substrat de la puce.
Lorsque le nombre d'électrodes à la surface de la puce est faible chaque borne d'adressage peut être reliée individuellement à une électrode.
Cependant, lorsque le nombre d'électrodes est élevé, un réseau de connexion complexe et un système de multiplexage des commandes électriques d'adressage est nécessaire pour la polarisation sélective et individuelle de chaque électrode.
La complexité du système d'adressage augmente considérablement le prix des puces et multiplie le taux de puces défectueuses en raison d'une connexion interne défaillante. Ainsi, un test de bon fonctionnement s'impose à différents stades de la fabrication des puces pour éliminer à chaque fois les puces défectueuses .
Le rendement de fabrication _d_es_ puces et leur coût en sont affectés. Exposé de 1 ' invention
La présente invention a pour but de proposer une puce perfectionnée permettant un garnissage sélectif des électrodes tout en évitant les difficultés mentionnées ci-dessus.
Un but est en particulier d'appliquer aux électrodes des tensions ou des courants de polarisation sans faire appel à un réseau complexe d'adressage électronique et à des systèmes de multiplexage. Un but est encore de proposer une puce pouvant comporter un nombre très élevé d'électrodes et dont la fabrication est fiable et économique.
Un but est enfin de proposer un procédé de garnissage d'une telle puce qui soit simple à mettre en oeuvre.
Pour atteindre ces buts, l'invention a plus précisément pour objet une puce comprenant :
- un support,
- des électrodes agencées en une surface du support, et
- une pluralité de générateurs électriques, intégrés dans le support et connectés à une pluralité desdites électrodes, de façon que chaque électrode ne soit connectée qu'à un seul générateur. Les électrodes peuvent avantageusement être séparées les unes des autres de façon à former soit des microcuvettes, soit des structures saillantes dites "mésa" .
On entend par générateurs électriques des composants susceptibles de fournir une tension ou un courant électrique en réponse à une sollicitation extérieure, notamment thermique, lumineuse ou mécanique appliquée à la puce.
En particulier, les générateurs utilisés pour la réalisation de la puce de l'invention peuvent être des générateurs thermoélectriques, photovoltaïques ou piézo-électrique .
Chaque générateur est de préférence localisé dans le support au voisinage d'une ou de plusieurs électrodes auxquelles il est connecté. Dans une réalisation particulière de la puce, le support de la puce peut comprendre un substrat transparent pour l'activation des générateurs électriques au moyen d'au moins un faisceau de lumière. Le matériau du substrat est choisi pour être transparent notamment à la longueur d'onde ou à la plage de longueurs d'onde d'un faisceau d'insolation que l'on utilise pour éclairer ou pour chauffer sélectivement un ou plusieurs générateurs électriques.
Lorsque les générateurs sont de type photovoltaïque, chaque générateur peut comporter au moins une jonction de semi-conducteurs avec une première région d'un premier type de conductivité relié à au moins une électrode et une deuxième région d'un deuxième type de conductivité reliée à une contre- électrode.
Les deux régions forment entre elles la jonction. Elles peuvent être formées par dopage d'une couche de silicium monocristallin ou polycristallin. Ces généra-teurs--, sous forme de --cellules photovoltaïques, peuvent également être réalisés à partir d'autres matériaux tels que le silicium amorphe hydrogéné, 1 ' arséniure de gallium, le germanium, le carbure de silicium, ou le phosphure d'indium, par exemple. Le choix du matériau semi-conducteur détermine la hauteur de la bande interdite et permet de fixer ainsi la tension nominale du générateur. Il permet aussi de fixer les propriétés d'absorption optique et donc la gamme de longueur d'onde d'excitation des générateurs. Le tableau I ci-après donne les valeurs de la bande interdite (Gap) de la tension à courant nul (Vco) et le courant de court-circuit (Isc) permis par les principaux matériaux, utilisés seuls ou en combinaison, pour la réalisation des générateurs. On entend par utilisation en combinaison la mise en série de deux jonctions photovoltaïques telles que GalnP/GaAs) .
TABLEAU I
Figure imgf000007_0001
Une ou plusieurs contre-électrodes peuvent être prévues pour faire circuler un courant électrolytique à travers un milieu contenant le matériau de dépôt. Elles peuvent être formées sur le même support ou être séparées du support mais connectées électriquement aux générateurs électriques.
Les puces de 1 ' invention peuvent être autonomes ou associées en un système d'une pluralité de puces adjacentes, formées par exemple sur une même tranche de matériau semi-conducteur.
L'invention concerne également un procédé de garniture d'une puce telle que décrite ci-dessus, comprenant un ou plusieurs générateurs. Conformément au procédé, on met en contact les électrodes avec un milieu susceptible de former un dépôt sous l'application d'une tension et/ou d'un courant de polarisation et on active sélectivement au moins un générateur électrique pour provoquer sélectivement une polarisation d'au moins une électrode reliée audit générateur. Les générateurs sont activés par des moyens extérieurs à la puce, tels que, par exemple, un faisceau de lumière ou un faisceau d'électrons.
Lorsque le générateur est un générateur photovoltaïque sensible à la lumière, on choisit de préférence un faisceau de lumière visible ou UN tandis que lorsque le générateur est thermoélectrique, on peut choisir aussi bien un faisceau de lumière visible ou UN qu ' infrarouge . Selon une mise en oeuvre particulière du procédé, on peut appliquer le faisceau de lumière au moyen d'une source de lumière comprenant une pluralité de sources de lumière individuelles agencées de façon à coïncider respectivement avec ladite pluralité de générateurs électriques de la puce. Le milieu susceptible de former un dépôt, peut être un milieu fluide, en particulier liquide, ou éventuellement une poudre .
Dans cette mise en oeuvre particulière, les électrodes de la puce sont agencées de préférence selon un réseau orthogonal sensiblement régulier qui coïncide avec une barrette ou une matrice de diodes électroluminescentes ou de diodes laser utilisées comme sources individuelles. Les sources individuelles peuvent être montées dans un support, équipé éventuellement d'un réseau de microlentilles ajustées aux sources et sur lequel peut être déposé une puce, ou un ensemble de puces, pour l'adressage lumineux des générateurs .
Selon une variante, on peut également appliquer le faisceau de lumière à partir d'une source de lumière étendue et par l'intermédiaire d'un masque d'insolation. Le masque présente alors des ouvertures coïncidant sélectivement avec des générateurs électriques à activer. Un tel procédé d'insolation est particulièrement simple à mettre en oeuvre dans la mesure où il fait appel à des techniques connues dans le domaine de la photolithographie pour la réalisation de puces électroniques . D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, en référence aux figures des dessins annexés. Cette description est donnée à titre purement illustratif et non limitatif.
Brève description des figures - La figure 1 est une représentation schématique simplifiée d'une puce conforme à l'invention et illustre le procédé de garnissage d'électrodes de la puce. - La figure 2 est une coupe schématique agrandie d'une partie d'une puce conforme à l'invention comprenant des générateurs photovoltaïques, et correspondant à un premier exemple de réalisation.
- La figure 3 est une coupe schématique agrandie d'une partie d'une puce conforme à l'invention comprenant des générateurs photovoltaïques, et correspondant à un deuxième exemple de réalisation.
- La figure 4 est une coupe schématique agrandie d'une partie d'une puce conforme à l'invention comprenant des générateurs photovoltaïques, et correspondant à un troisième exemple de réalisation selon une structure dite "mésa" .
- La figure 5 est une coupe schématique agrandie d'une partie d'une puce conforme à l'invention, correspondant à un quatrième exemple de réalisation dans lequel les générateurs comportent deux cellules photovoltaïques en série.
- La figure 6 est une coupe schématique agrandie d'une partie d'une puce conforme à l'invention comprenant des générateurs photovoltaïques, et correspondant à un cinquième exemple de réalisation dans lequel les générateurs comportent deux cellules photovoltaïques en cascade.
- La figure 7 est une coupe schématique agrandie d'une partie d'une puce conforme à l'invention comprenant des générateurs photovoltaïques, et correspondant à un sixième exemple de réalisation.
Description détaillée de modes de mise en " oeuyre de 1 ' invention
La figure 1 montre une puce 10 comprenant un support 12 dont une première face 14, appelée face principale dans la suite du texte, est pourvue d'une pluralité d'électrodes 20. Les électrodes sont électriquement isolées les unes des autres et disposées sous la forme d'une matrice ou d'un réseau orthogonal régulier.
On observe que, sous chaque électrode, se trouve un générateur électrique 22, intégré dans le support 12, et connecté à ladite électrode.
Dans les exemples décrits en référence aux figures, les générateurs électriques 22 sont des générateurs photovoltaïques, par exemple du type des photopiles solaires, et sont susceptibles de fournir un courant en réponse à une sollicitation lumineuse.
Il convient de préciser que les générateurs peuvent, dans d'autres mises en oeuvre, être remplacés par des générateurs thermoélectriques, par exemple.
Sur la figure 1, les électrodes 20 sont en contact avec un milieu 28, tel que par exemple une solution de monomères de pyrrole susceptible de former un dépôt de garniture en réponse à un potentiel
(courant) électrique. Dans l 'exemple illustré, on _ne___s_ouhai_te_former de dépôt de garniture 24 que sur l'une des électrodes 20. La formation du dépôt est provoquée par l'application d'une lumière d'activation de façon sélective sur le générateur électrique précisément relié à l'électrode concernée. La lumière, fournie par une source lumineuse non représentée, est dirigée vers la face arrière 16 du support 12 par l'intermédiaire d'un masque. Le masque 30 présente une ouverture 32 de façon à ne laisser passer la lumière qu'en direction du générateur électrique sélectionné, tout en protégeant les autres générateurs. Sur la figure, la lumière est représentée avec des flèches 34.
Le choix du masque et plus précisément la répartition des ouvertures du masque permet de sélectionner aisément les électrodes dont les générateurs associés sont activés et sur lesquelles un dépôt est formé.
L'association directe d'une électrode à chaque générateur permet de faciliter la sélection et réduit au minimum les contraintes liées aux connexions internes. Le générateur peut être disposé sous, ou à proximité, de l'électrode correspondante. La puce est ainsi particulièrement économique et fiable.
Cependant, on peut aussi associer plusieurs électrodes à un même générateur, ce dernier pouvant être soit sous les électrodes, soit à proximité de celles-ci .
Par ailleurs, les techniques d'insolation --local 1-τ-ée à travers _ un-masque sont largement— éprouvées dans le domaine de la fabrication des composants électroniques et s'avèrent adaptées à la présente application.
On peut également utiliser un masque présentant des motifs de transmission commandables et adressables sélectivement tel que les masques à cristaux liquides utilisés par exemple dans les écrans plats.
La figure 2 montre à plus grande échelle la structure d'une réalisation particulière d'une puce conforme à l'invention. Sur cette figure, de même que sur les figures suivantes, des éléments identiques ou similaires à ceux déjà décrits portent les mêmes références .
On observe que le support 12 comporte un substrat de verre 40 qui forme la face arrière 16. Le substrat de verre assure la rigidité de la puce et est choisi pour son caractère transparent à une lumière d'activation susceptible d'être appliquée à la puce par la face arrière.
Le substrat de verre 40 est recouvert sur sa face opposée à la face arrière 16, d'une couche 42 de matériau conducteur transparent, puis d'une couche 44 de semi-conducteur.
La couche de matériau conducteur transparent 42 est par exemple une couche d'oxyde d' indium-étain (ITO), tandis que la couche de semi-conducteur peut être du silicium.
D'autres matériaux semi-conducteurs et en particulier ceux suggérés dans le tableau I peuvent être utilisés en remplacement du silicium. Une pluralité de cellules photovoltaïques sont formées dans la couche 44. Chaque cellule est respectivement associée et connectée à une électrode 20.
Les cellules photovoltaïques sont respectivement formées d'une première région 46 d'un premier type de conductivité respectivement en contact avec l'électrode 20 associée et d'une deuxième région 48 entourant la première région 46, d'un deuxième type de conductivité.
Les première et deuxième régions, respectivement, par exemple du type N+ et P, forment une jonction photovoltaïque susceptible de fournir un courant lorsqu'elle est éclairée. Elles sont formées par dopage de la couche de silicium 44.
Une troisième région dopée 50, commune à toutes les cellules photovoltaïques est également du deuxième type de conductivité mais présente une concentration d'impuretés dopantes supérieure à celle de la deuxième région 48 de chaque cellule. Dans l'exemple décrit, les première, deuxième et troisièmes régions sont respectivement du type N+, P et P+.
La troisième région 50 s'étend au-dessus de la couche conductrice transparente 42 et relie électriquement les deuxièmes régions des cellules photovoltaïques à au moins une contre-électrode 52. La troisième région forme à cet effet un passage 51 qui traverse la deuxième région dopée pour venir en contact avec la contre-électrode.
La contre-électrode 52, tout comme les éle trodes 20, -sont formées par des plots conducteurs, par exemple en aluminium '(éventuellement recouvert d'or), disposés sur la première face 14 du support. Les électrodes sont mutuellement isolées, et isolées des contre-électrodes, au moyen de pavés 54 d'oxyde de champ formés à la surface de la couche semi- conductrice 44. Ces pavés s'étendent au moins en partie dans cette couche.
La couche conductrice transparente, en ITO, est destinée à améliorer la conduction de la troisième région dopée 50 dans un plan s ' étendant sous l'ensemble des cellules photovoltaïques. Dans une réalisation simplifiée, on n'utilise pas la couche conductrice transparente de façon à n'avoir que la troisième région dopée.
Une telle réalisation simplifiée est illustrée par la figure 3. La réalisation de la figure 3 se distingue en outre de celle de la figure 2 par le fait que la puce est associée à une contre-électrode 53, séparée de la puce, est reliée par un fil conducteur 55 à une borne de connexion 56, en contact électrique avec la troisième région dopée 50. Alors que les figures 1 à 3 concernent des puces avec des électrodes de type "planar" , c'est-à- dire des puces dont la face supérieure 14 est sensiblement plane ou sous la forme de microcuvettes, la figure 4 montre une variante dans laquelle les électrodes 20 font saillie par rapport à la surface de la puce. La structure de la puce illustrée par la figure 4 est dite structure "mésa" .
La structure "mésa" présente les mêmes couches et parties que celles décrites en référence _aux_f_igures 2 et 3 , et on peut se reporter à ce sujet à la description qui précède. On observe toutefois qu'une partie de la couche semi-conductrice a été gravée entre les électrodes 20 de façon à éliminer localement la deuxième région de la couche semi-conductrice et de façon à pouvoir former directement les contre-électrodes 52 sur la troisième région dopée 50. La troisième région 50 qui s'étend au- dessus de la couche conductrice transparente, est désormais dépourvue des passages 51 traversant la deuxième région dopée de la façon représentée à la figure 2.
Par retour à la figure 4, on observe que les flancs latéraux des portions de deuxième région dopée 48, sont recouvertes d'une protection d'oxyde 58. Une des fonctions essentielles de l'oxyde est d'isoler électriquement les électrodes 20 sur les parties saillantes et les contre-électrodes 52 dans les dépressions .
La figure 5 montre une réalisation de la puce dans laquelle chaque générateur électrique de chaque électrode comprend deux cellules photovoltaïques en série, disposées côte à côte.
Sur la figure, les première, deuxième et troisième régions dopées d'une première cellule portent les références 46a, 48a et 50a. Ces régions correspondent respectivement aux régions 46, 48 et 50 déjà décrites en référence à la figure 2. Une deuxième cellule comporte des régions correspondantes qui portent, par analogie, les références 46b, 48b, 50b.
Les deux cellules sont électriquement isolées entre elles et sont isolées des cellules des électrodes voisines par des cloisons isolantes 60, par exemple, en oxyde de silicium. Les cloisons 60 s'étendent depuis la surface 14 jusqu'au substrat de verre 40 et forment avec le substrat de verre 40 des caissons isolés contenant chacun une cellule photovoltaïque à jonction. On observe que seule la première zone dopée 46a de la première cellule est en contact avec une électrode 20. La deuxième région dopée 48a de la première cellule est reliée la première région dopée 46b de la deuxième cellule par l'intermédiaire de la troisième région dopée 50a de la première cellule et par l'intermédiaire d'une piste conductrice 62. La piste conductrice est encapsulée par une couche d'oxyde afin de ne pas venir en contact avec un électrolyte ou un autre milieu appliqué aux électrodes. La deuxième région dopée 48b de la deuxième cellule est reliée à une contre-électrode 52 par l'intermédiaire de la troisième région dopée 50b de la deuxième cellule. Ainsi, la structure du générateur comprend deux diodes ou jonctions photovoltaïques en série entre une électrode et une contre-électrode.
La figure 6 montre une autre réalisation particulière dans laquelle le générateur associé à une électrode 20 comprend deux cellules photovoltaïques empilées . La première cellule comprend des première et deuxième régions 46a, 48a formant une jonction. La deuxième cellule, située sous la première, comprend également une première et une deuxième régions, 46b et 48b, formant une jonction. La deuxième région 48a de la première cellule est connectée à la première région 46b de la deuxième cellule par l'intermédiaire d'une couche conductrice transparente 43 en ITO .
La deuxième région 48b de la deuxième cellule est reliée électriquement à la contre-électrode 52 par l'intermédiaire d'une troisième région dopée 50 qui s'étend sur le substrat de verre et forme un passage 51 à travers les autres régions semi-conductrices et à travers la couche 43 d ' ITO .
Dans l'exemple décrit, la troisième région 50 est en silicium de type P+, les premières régions 46a, 46b des cellules sont en silicium de type N+ et les deuxièmes régions 48a, 48b sont en silicium de type P.
On observe que des pavés 54 d'isolation de champ séparent l'électrode 20 de la contre-électrode 52 et sont prolongées par des cloisons 60 qui peuvent s'étendre jusqu'à la troisième région dopée 50 pour isoler latéralement les jonctions des cellules photovoltaïques .
On observe par ailleurs que la structure de l'électrode 20 est telle qu'elle constitue une plage circulaire qui entoure la contre-électrode 52 disposée au centre. Cette structure peut être retenue aussi dans les autres modes de réalisation décrits précédemment.
La figure 7 illustre une deuxième réalisation possible d'une électrode de la puce associée à un générateur électrique à jonction simple.
La structure de la figure 7 se distingue des structures précédemment décrites essentiellement par le fait que 1 ' électrode 2O esi décalée par rapport à- la jonction photovoltaïque. Une première région dopée (N+) 46 de la jonction est électriquement reliée à l'électrode par l'intermédiaire d'un conducteur électrique 72, isolé de l'environnement par une couche d'oxyde 74. Une deuxième région dopée (P) 48 formant une jonction avec la première région, est connectée à une contre-électrode 52 par l'intermédiaire d'une troisième région dopée 50 (P+) avec une plus forte concentration d'impuretés, par l'intermédiaire d'une couche 42 conductrice transparente d'ITO et par l'intermédiaire d'un puits conducteur métallique 76.
Le puits conducteur métallique 76, dont les flancs sont isolés par des parois d'oxyde 78 est agencé transversalement à travers la deuxième région dopée 48 qui s'étend sous l'électrode 20 jusqu'à la contre- électrode 52. Le puits connecte la contre-électrode à la couche conductrice transparente 42 enterrée.
L'électrode 20 est électriquement isolée et séparée de la deuxième région dopée 48 par un pavé d'oxyde épais 80. Ce pavé évite un court-circuit entre les première et deuxième régions dopées .
La réalisation des structures décrites ci- dessus fait largement appel à des techniques de dopage, de gravure, d'oxydation, de formation de cloisons ou de vias conducteurs, bien connues dans les domaines de la micro-électronique et de la réalisation de microstructures intégrées. Une description détaillée de ces techniques est par conséquent omise ici.

Claims

REVENDICATIONS
1. Puce comprenant :
- un support (40, 44), et
- des électrodes (20) agencées en une surface (14) du support, caractérisé en ce qu'elle comporte en outre :
- une pluralité de générateurs électriques (22), intégrés dans le support et connectés à une pluralité desdites électrodes, de façon que chaque électrode ne soit connectée qu'à un seul générateur.
2. Puce selon la revendication 1, dans laquelle les électrodes sont séparées les unes des autres de façon à former des microcuvettes .
3. Puce selon la revendication 1, dans laquelle les électrodes sont séparées les unes des autres de façon à former des structures "mésa" .
4. Puce selon la revendication 1, dans laquelle chaque générateur (22) est respectivement connecté à au moins l'une des électrodes.
5. Puce selon la revendications 1, dans laquelle les générateurs électriques (22) sont choisis parmi des générateurs photovoltaïques, des générateurs thermoélectriques ou des générateurs piézo-électriques .
6. Puce selon la revendication 1, dans laquelle le support de puce comprend un substrat transparent (40) pour l'activation des générateurs électriques au moyen d'au moins un faisceau de lumière.
7. Puce selon la revendication 1, dans laquelle chaque générateur comprend au moins une jonction de semi-conducteurs avec une première région (46, 46a, 46b) d'un premier type de conductivité relié à au moins une électrode et une deuxième région (48, 48a, 48b) d'un deuxième type de conductivité reliée à une contre- électrode (52, 53) .
8. Puce selon la revendication 7, dans laquelle la deuxième région est reliée à la contre-électrode par l'intermédiaire d'une couche (50, 50a, 50b) de matériau semi-conducteur du deuxième type de conductivité présentant une concentration d'impuretés dopantes supérieure à celle de ladite deuxième région de la jonction.
9. Puce selon l'une des revendications 7 ou 8 , dans laquelle la deuxième région est reliée à la contre-électrode (52) par l'intermédiaire d'une couche (42) de matériau transparent conducteur.
10. Puce selon la revendication 7, dans laquelle la ou les contre-électrodes (52) sont ménagées sur la surface du support de puce comprenant les électrodes .
11. Puce selon la revendication 10, dans laquelle au moins une contre-électrode (53) est séparée de la puce et reliée électriquement à chaque deuxième région de chaque jonction par l'intermédiaire d'au moins une borne de connexion.
12. Puce selon la revendication 1, dans laquelle les électrodes ménagées à la surface du support sont séparées par des pavés (54) d'oxyde de champ et les générateurs électriques sont séparés par des tranchées d'isolation (60) traversant au moins une couche de semi-conducteur dopé.
13. Système comprenant une pluralité de puces (10) adjacentes et conforme à l'une quelconque des revendications précédentes .
14. Procédé de garniture d'une puce conforme à l'une quelconque des revendications précédentes comprenant des générateurs électriques, dans lequel on met en contact les électrodes (20) avec un milieu (28) susceptible d'y former un dépôt sous l'application d'une tension et/ou d'un courant de polarisation et on active sélectivement au moins un générateur électrique par des moyens extérieurs à la puce pour provoquer sélectivement une polarisation d'au moins une électrode reliée audit générateur.
15. Procédé selon la revendication 14, dans lequel on active au moins un générateur au moyen d'un faisceau de lumière.
16. Procédé selon la revendication 15, dans lequel on applique le faisceau de lumière au moyen d'une source de lumière comprenant une pluralité de sources de lumière individuelles agencées de façon à coïncider respectivement avec ladite pluralité de générateurs électriques de la puce.
17. Procédé selon la revendication 15, dans lequel on applique le faisceau de lumière à partir d'une source de lumière étendue et par l'intermédiaire d'un masque d'insolation (30), le masque présentant des ouvertures (32) coïncidant sélectivement avec des générateurs électriques à activer.
18. Procédé selon la revendication 15, dans lequel on applique le faisceau de lumière à partir d'une source de lumière étendue et par l'intermédiaire d'un masque d'insolation à cristaux liquides.
19. Procédé selon la revendication 14, dans lequel on active au moins un générateur au moyen d'un faisceau d'électrons.
PCT/FR2000/001506 1999-06-02 2000-05-31 Puce et procede de garniture d'une puce comprenant une pluralite d'electrodes Ceased WO2000075995A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP00938870A EP1186048A1 (fr) 1999-06-02 2000-05-31 Puce et procede de garniture d'une puce comprenant une pluralite d'electrodes
JP2001502171A JP2003501669A (ja) 1999-06-02 2000-05-31 複数の電極を備えたチップおよびそのようなチップに膜を形成するための方法
US09/979,662 US6730208B1 (en) 1999-06-02 2000-05-31 Chip and method for fitting out a chip comprising a plurality of electrodes

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR99/06949 1999-06-02
FR9906949A FR2794572B1 (fr) 1999-06-02 1999-06-02 Puce et procede de garniture d'une puce comprenant une pluralite d'electrodes

Publications (1)

Publication Number Publication Date
WO2000075995A1 true WO2000075995A1 (fr) 2000-12-14

Family

ID=9546275

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2000/001506 Ceased WO2000075995A1 (fr) 1999-06-02 2000-05-31 Puce et procede de garniture d'une puce comprenant une pluralite d'electrodes

Country Status (5)

Country Link
US (1) US6730208B1 (fr)
EP (1) EP1186048A1 (fr)
JP (1) JP2003501669A (fr)
FR (1) FR2794572B1 (fr)
WO (1) WO2000075995A1 (fr)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US7081657B2 (en) 2001-05-18 2006-07-25 Reveo, Inc. MEMS and method of manufacturing MEMS
US7145219B2 (en) 2001-09-12 2006-12-05 Reveo, Inc. Vertical integrated circuits
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2834299B1 (fr) * 2001-12-27 2004-05-21 Commissariat Energie Atomique Procede de fixation par electrodeposition de reactifs sur une face plane d'un substrat
US7090757B2 (en) * 2002-02-15 2006-08-15 Ut-Battelle Llc Photoelectrochemical molecular comb
KR101217549B1 (ko) * 2005-02-03 2013-01-02 삼성전자주식회사 광전 변환 소자를 구비한 핵산 분리 장치, 미세 유체 장치및 그 정제 방법
JP2007121246A (ja) * 2005-10-31 2007-05-17 Kyocera Kinseki Corp マイクロ流路
FR2961022B1 (fr) * 2010-06-02 2013-09-27 Centre Nat Rech Scient Cellule photovoltaïque pour application sous flux solaire concentre
GB201016193D0 (en) * 2010-09-27 2010-11-10 Univ Bolton Hybrid energy conversion device
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5330918A (en) * 1992-08-31 1994-07-19 The United States Of America As Represented By The Secretary Of The Navy Method of forming a high voltage silicon-on-sapphire photocell array
WO1998014637A1 (fr) * 1996-10-03 1998-04-09 Commissariat A L'energie Atomique Procede et dispositifs pour la formation electrolytique d'un depot sur un ensemble selectionne d'electrodes
FR2757949A1 (fr) * 1996-12-30 1998-07-03 Commissariat Energie Atomique Microsysteme pour analyses biologiques et son procede de fabrication
DE19715138A1 (de) * 1997-04-13 1998-10-22 Fraunhofer Ges Forschung Verfahren zur Herstellung einer Anordnung von in Serie bzw. Reihe geschalteten Einzel-Solarzellen
EP0890651A1 (fr) * 1997-07-11 1999-01-13 Commissariat A L'energie Atomique Dispositif d'analyse à puce comprenant des électrodes a chauffage localisé

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4160678A (en) * 1976-08-24 1979-07-10 Jain Faquir C Heterojunction solar cell
DE3727825A1 (de) * 1987-08-20 1989-03-02 Siemens Ag Serienverschaltetes duennschichtsolarmodul aus kristallinem silizium
US5512162A (en) * 1992-08-13 1996-04-30 Massachusetts Institute Of Technology Method for photo-forming small shaped metal containing articles from porous precursors
FR2741476B1 (fr) 1995-11-17 1998-01-02 Commissariat Energie Atomique Procede de realisation collective de puces avec des electrodes selectivement recouvertes par un depot
US5866471A (en) * 1995-12-26 1999-02-02 Kabushiki Kaisha Toshiba Method of forming semiconductor thin film and method of fabricating solar cell
US5985568A (en) * 1997-09-04 1999-11-16 Motorola, Inc. Method of photoelectro-manipulation of target molecules and apparatus therefor
US6309782B1 (en) * 1997-10-29 2001-10-30 Fuji Xerox Co., Ltd. Color filter and method for manufacturing the same
US6027956A (en) * 1998-02-05 2000-02-22 Integration Associates, Inc. Process for producing planar dielectrically isolated high speed pin photodiode
US6203985B1 (en) * 1998-09-08 2001-03-20 Motorola, Inc. Bio-molecule analyzer with photosensitive material and fabrication
JP2000356957A (ja) * 1999-06-15 2000-12-26 Fuji Xerox Co Ltd 導電性カラーフィルタ、その製造方法、製造装置及び液晶表示素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5330918A (en) * 1992-08-31 1994-07-19 The United States Of America As Represented By The Secretary Of The Navy Method of forming a high voltage silicon-on-sapphire photocell array
WO1998014637A1 (fr) * 1996-10-03 1998-04-09 Commissariat A L'energie Atomique Procede et dispositifs pour la formation electrolytique d'un depot sur un ensemble selectionne d'electrodes
FR2757949A1 (fr) * 1996-12-30 1998-07-03 Commissariat Energie Atomique Microsysteme pour analyses biologiques et son procede de fabrication
DE19715138A1 (de) * 1997-04-13 1998-10-22 Fraunhofer Ges Forschung Verfahren zur Herstellung einer Anordnung von in Serie bzw. Reihe geschalteten Einzel-Solarzellen
EP0890651A1 (fr) * 1997-07-11 1999-01-13 Commissariat A L'energie Atomique Dispositif d'analyse à puce comprenant des électrodes a chauffage localisé

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
"PHOTOVOLTAIC HYDROGEN SENSOR", NTIS TECH NOTES,US,US DEPARTMENT OF COMMERCE. SPRINGFIELD, VA, 1 July 1989 (1989-07-01), pages 613 - 614, XP000074003, ISSN: 0889-8464 *
ABDUKADYROV M A ET AL: "PROPERTIES OF HIGH-VOLTAGE GAAS-AIGAAS PHOTOCONVERTERS ILLUMINATED THROUGH A WIDE-BAND SUBSTRATE", APPLIED SOLAR ENERGY (GELIOTEKHNIKA),US,ALLERTON PRESS INC, NEW YORK, vol. 29, no. 5, 1 January 1993 (1993-01-01), pages 7 - 11, XP000428633, ISSN: 0003-701X *
FIACCABRINO G C ET AL: "ON CHIP DETECTION OF ELECTROGENERATED CHEMILUMINESCENCE OF RU(BPY) AT PT INTERDIGITATED MICROELECTRODE ARRAYS", INTERNATIONAL CONFERENCE ON SOLID-STATE SENSORS AND ACTUATORS. DIGEST OF TECHNICAL PAPERS,US,NEW YORK, NY: IEEE, 16 June 1997 (1997-06-16), pages 171 - 174, XP000198596, ISBN: 0-7803-3829-4 *
KAKEROW R ET AL: "A MONOLITHIC SENSOR ARRAY OF INDIVIDUALLY ADDRESSABLE MICROELECTRODES", SENSORS AND ACTUATORS A,CH,ELSEVIER SEQUOIA S.A., LAUSANNE, vol. A43, no. 1/03, 1 May 1994 (1994-05-01), pages 296 - 301, XP000454125, ISSN: 0924-4247 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US7081657B2 (en) 2001-05-18 2006-07-25 Reveo, Inc. MEMS and method of manufacturing MEMS
US7145219B2 (en) 2001-09-12 2006-12-05 Reveo, Inc. Vertical integrated circuits
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates

Also Published As

Publication number Publication date
FR2794572A1 (fr) 2000-12-08
EP1186048A1 (fr) 2002-03-13
JP2003501669A (ja) 2003-01-14
FR2794572B1 (fr) 2003-06-13
US6730208B1 (en) 2004-05-04

Similar Documents

Publication Publication Date Title
EP0994503B1 (fr) Procédé de fabrication d'une structure comportant une couche mince de matériau composée de zones conductrices et de zones isolantes
FR2960346B1 (fr) Procede de fabrication d'une batterie en couche mince et batterie ainsi realisee
FR2503457A1 (fr) Systeme de cellules solaires connectees en serie sur un substrat unique
WO2000075995A1 (fr) Puce et procede de garniture d'une puce comprenant une pluralite d'electrodes
FR2641646A1 (fr) Cellule solaire et son procede de fabrication
WO2006045968A1 (fr) Structure multicouche monolithique pour la connexion de cellules a semi-conducteur
FR3039005A1 (fr) Batterie en couches minces autosupportee et procede de fabrication d'une telle batterie
EP2981156B1 (fr) Panneau photovoltaïque et un procédé de fabrication d'un tel panneau
EP3491899B1 (fr) Dispositif emetteur de lumiere et son procede de fabrication
EP1114456B1 (fr) Procede collectif de conditionnement d'une pluralite de composants formes initialement dans un meme substrat
EP0780890B1 (fr) Procédé de dépot électrochimique
WO2004097945A1 (fr) Procede de realisation d'un dispositif semi-conducteur a metallisations auto-alignees.
EP1427008B1 (fr) Procédé de fabrication d'un module électronique comportant un composant actif sur une embase
FR3004002A1 (fr) Procede d'assemblage avance de cellule photovoltaique concentree
FR2998096A1 (fr) Connexion electrique d'un dispositif oled
EP0399033A1 (fr) Procede de realisation de lasers semi-conducteurs et lasers obtenus par le procede
EP0798772A1 (fr) Procédé de réalisation d'un dépÔt sur un support amovible, et dépÔt réalisé sur un support
EP0617841B1 (fr) Procédé de réalisation de composants semi-conducteurs avec récupération du substrat par voie électrochimique
FR2978296A1 (fr) Puce electronique comportant des piliers de connexion, et procede de fabrication
EP3711101B1 (fr) Procédé de fabrication d'un dispositif électroluminescent
FR3051033A1 (fr) Dispositif emetteur de lumiere
WO2021239737A1 (fr) Cellule et chaîne photovoltaïques et procédés associés
EP4521886A1 (fr) Procédé de passivation de cellules photovoltaïques
FR2857507A1 (fr) Photodiode a trois zones dopees, photodetecteur incorporant une telle photodiode et procede de commande d'un tel photodetecteur
WO2000077730A1 (fr) Dispositif electronique comportant au moins une puce fixee sur un support et procede de fabrication d'un tel dispositif

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2000938870

Country of ref document: EP

ENP Entry into the national phase

Ref country code: JP

Ref document number: 2001 502171

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 09979662

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2000938870

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2000938870

Country of ref document: EP