[go: up one dir, main page]

WO2000057467A1 - Procede de fabrication de puces de circuits integres - Google Patents

Procede de fabrication de puces de circuits integres Download PDF

Info

Publication number
WO2000057467A1
WO2000057467A1 PCT/FR2000/000546 FR0000546W WO0057467A1 WO 2000057467 A1 WO2000057467 A1 WO 2000057467A1 FR 0000546 W FR0000546 W FR 0000546W WO 0057467 A1 WO0057467 A1 WO 0057467A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
manufacturing
contact pads
reinforcing material
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/FR2000/000546
Other languages
English (en)
Inventor
Olivier Brunet
Didier Elbaz
Bernard Calvas
Philippe Patrice
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus Card International SA
Gemplus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus Card International SA, Gemplus SA filed Critical Gemplus Card International SA
Priority to AU31719/00A priority Critical patent/AU3171900A/en
Publication of WO2000057467A1 publication Critical patent/WO2000057467A1/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/58—Measuring, controlling or regulating
    • B29C2043/5825—Measuring, controlling or regulating dimensions or shape, e.g. size, thickness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Definitions

  • the present invention relates to the manufacture of electronic devices, comprising at least one integrated circuit chip bonded to or embedded in a support and electrically connected to interface elements by connection pads.
  • These electronic devices constitute, for example, portable devices such as smart cards with and / or contactless or else electronic tags or fixed devices such as integrated circuits of electronic devices.
  • Contact and / or contactless smart cards are intended for carrying out various operations such as, for example, banking operations, telephone communications, various identification operations, or teleticketing operations.
  • the main step in the manufacturing process of electronic devices consists in connecting the chips to the contact pads of the circuit for which they are intended.
  • connection technologies with flipping of the chip, of the “flip chip” type in English are increasingly used to connect these integrated circuit chips to the contact pads.
  • the flip chip technology schematically comprises four types of operations.
  • the preparation of the circuit on the substrate intended to receive the chip It is necessary to make the contact pads and then to prepare the connection itself by distributing an anisotropic adhesive, or by printing or by distributing a conductive adhesive or soldering materials, for example.
  • the chip is then transferred by turning it over to present its active face towards the substrate.
  • a third operation consists in depositing, in certain cases, a reinforcement material between the chip and the substrate, called "underfill" in English terminology.
  • a conventional method of mounting the flip chip is illustrated in section in FIG. 1.
  • Such a method consists in transferring the integrated circuit chip 10 by placing its active face with its contact pads 11 towards the substrate 15.
  • Bosses 12 are made on each contact pad 11 of the chip 10 in order to ensure the electrical connection between the chip 10 and the contact pads 18. They are therefore necessarily made of conductive material, such as gold or a polymer material loaded with metallic particles, for example.
  • the chip is then connected by applying the bosses 12 to the contact pads 18 previously printed. Such a connection is made without the use of conductive wires.
  • the chip 10 is connected to the contact pads 18 by means of a conductive adhesive 35 with anisotropic electrical conduction well known and often used for mounting passive components on the surface.
  • This adhesive 35 advantageously contains elastically deformable conductive particles, which make it possible to establish a conduction along the thickness when they are pressed between the bosses 12 and the contact pads 18, while ensuring insulation in the other directions, it is to say in the horizontal plane.
  • the extra thickness generated by the bosses 12 makes it possible to compress the anisotropic adhesive 35 at the level of the contact pads 11 and to establish the connection.
  • a drop of resin 20 can then be deposited to reinforce the strength of the connection of the chip 10 on the substrate 15.
  • FIG. 2 An alternative embodiment is illustrated in FIG. 2.
  • the bosses 12 of the contact pads 11 of the chip 10 are transferred to the pattern of the contact pads 18 previously printed, before the complete polymerization of the conductive ink used for printing. of the pattern.
  • the fixing and connection of the chip 10 are thus carried out simultaneously, during the polymerization of the ink of the contact pads 18.
  • the contact pads 18 are then produced by printing a metal alloy, and the bosses 12 are made of a metal alloy with a low melting point and are therefore remelted when the chip 10 is transferred to the contact pads 18.
  • connection variant illustrated in FIG. 1 has good mechanical strength since a drop of anisotropic conduction adhesive 35 has been deposited over the entire surface between the chip 10 and the substrate 15.
  • the distribution of a reinforcing material aims to reinforce the mechanical strength of the chip on the circuit, in particular when the electronic device undergoes mechanical torsional or flexural stresses, or climatic stresses which can cause thermal expansion.
  • Such a reinforcing material is generally carried out by distributing said material around the edges of the chip after it has been connected according to one of the techniques described above.
  • the products generally used have the characteristic of migrating under the chip, before their polymerization, by capillary action.
  • this stage of the process has the disadvantage of being slow and delicate. Indeed, it includes an operation of precisely distributing the reinforcing material around the periphery of the chip, followed by a step of polymerizing the material.
  • the object of the present invention is to overcome the drawbacks of the prior art.
  • the object of the present invention is to propose a process for the rapid and reliable deposition of an adhesive reinforcement material on the active face of the chip for its connection according to a "flip chip” technique.
  • the present invention relates more particularly to a method for manufacturing integrated circuit chips, characterized in that it comprises a step consisting in carrying out a selective coating of an adhesive reinforcement material over the entire active surface of a wafer. integrated circuits before dissociation of the chips by excluding the areas of the contact pads of each chip.
  • the selective coating of the reinforcing material is carried out by screen printing through a screen and by means of a doctor blade, the screen printing screen being produced from the mask for engraving the contact pads of the chips on the brochure.
  • the screen printing screen is made of stainless steel fabric.
  • the selective coating of the reinforcing material is carried out by material jet printing by means of a print head controlled electronically from a digital file created according to the pattern of the mask. engraving of the contact pads of the chips on the wafer.
  • the coating of the reinforcing material is carried out drop by drop on the wafer, each drop being delivered following an electronic command on the print head.
  • the running speed of the wafer is electronically controlled.
  • the control electronics automatically modify the digital file of the pattern of the wafer in order to match the areas not coated with product with the running speed of the wafer.
  • the print head comprises several nozzles of predetermined diameter and controlled independently.
  • the print head scans the entire wafer and the control electronics initiate the jet of drops as a function of the digital file specific to said wafer.
  • the reinforcing material consists of an insulating material, solid and activatable when hot and / or under pressure when the chip is connected.
  • the reinforcing material is a thermoplastic.
  • the reinforcing material is a two-state epoxy resin.
  • the thickness of the coated reinforcing material is greater than or equal to the thickness of the bosses of the contact pads.
  • the present invention also relates to a wafer of integrated circuit chips, characterized in that it comprises an adhesive reinforcement material deposited on the active face of the chips, excluding the areas of the contact pads.
  • the present invention also relates to a method of manufacturing an electronic device comprising a substrate and at least one chip fixed to the substrate by an adhesive material, characterized in that: providing a chip comprising an adhesive reinforcing material on its active surface with the exception of its contact pads; the chip is fixed to the substrate by bonding using the adhesive reinforcing material.
  • a connection of the contact pads to contact pads of an electrical and / or electronic circuit, previously arranged on said substrate, is carried out simultaneously with the bonding of the chip on the substrate.
  • the present invention also relates to an electronic device comprising an integrated circuit chip bonded on the front face to a substrate by an adhesive material, characterized in that the material extends only within the limits of the active face of the chip to the exception at least for its contact pads.
  • the electronic device consists of a memory card.
  • the manufacturing method according to the present invention has the advantage of being simple and rapid.
  • the method according to the invention has the advantage of eliminating the operation of depositing a reinforcing material around the edges of the chip, which is long and delicate, by a reliable and controlled operation over time.
  • the operation of depositing a reinforcing material can be carried out online at high speed.
  • the selective coating of the method according to the invention is carried out on the silicon wafer before the dissociation of the chips, which allows a higher production rate than a deposition of reinforcing material on each chip according to known methods .
  • the manufacturing method according to the invention also makes it possible to omit the step of preparing the substrate intended to receive the chip by dispensing a conductive adhesive or a solder material.
  • the reinforcing material is advantageously adhesive and allows the fixing of the chip on the substrate in "flip chip".
  • the method according to the invention has the advantage of producing a bonding of the chip which is clean, that is to say without glue overflow on the substrate or on the edge of the chip.
  • the use of screen printing has the advantage of providing a number of important parameters for adjusting the thickness of the deposit, such as the nature of the screen and the pressure of the doctor blade.
  • the use of the material jet makes it possible to exploit the flexibility of electronic controls and digital files.
  • the pattern of the insert changes, the associated digital file changes simultaneously.
  • the use of the “drop on demand” deposition technique makes it possible to precisely control the thickness of the deposition of the reinforcing material.
  • FIG. 1, already described is a diagram in cross section illustrating a traditional method of connecting a chip by a “flip chip” technique
  • Figure 2, already described is a cross-sectional diagram illustrating a variant of the traditional method of connecting a chip by a “flip chip” technique
  • Figure 3 is a sectional diagram of a chip with a deposit of reinforcing material
  • - Figure 4 schematically illustrates a first alternative embodiment of the method according to the present invention
  • FIG. 5 schematically illustrates a second alternative embodiment of the method according to the present invention
  • Figure 6 is a cross-sectional diagram illustrating the connection of a chip by the method according to the present invention.
  • FIG. 3 schematically illustrates a deposition of reinforcing material 13 on the active face of a chip 10 having bosses 12 on its contact pads 11.
  • the selective coating of the reinforcing material 13 has excluded the areas of the contact pads 11
  • the reinforcing material 13 is a solid and insulating material such as a thermoplastic material, a heat-active adhesive, or a two-state epoxy resin, for example.
  • reinforcement material 13 is motivated by its properties of reactivation of its adhesive power.
  • this material 13 has preferably been deposited on the silicon wafer 1 before the dissociation of the chips 10, and it must then serve as a means of bonding the chip 10 to the substrate 15 of the circuit to which it is intended during its connection. in "flip chip”. It is therefore essential to be able to reactivate its adhesive properties during this connection.
  • the reinforcing material 13 can be indifferently deposited before or after the bosses 12 have been made on the contact pads 11.
  • the selective coating must be carried out with precision so as not to coat the areas of the contact pads 11.
  • a good calibration of the thickness of the material 13 is necessary in order to guarantee a thickness slightly greater than or equal to the thickness of the bosses 12 so as to allow the transfer of the chip into a "flip chip" in the rest of the process.
  • a selective coating making it possible to obtain the characteristics mentioned can be obtained by various deposition techniques.
  • a first embodiment of the present invention consists in depositing the reinforcing material 13 by screen printing. Such a technique is illustrated in FIG. 4.
  • the deposition of a material 13 by screen printing is carried out by means of a screen 40 and a doctor blade 41.
  • the screen printing screen 40 rst advantageously produced from the etching mask of the silicon wafer 1 so as not to coat the areas of the contact pads 11.
  • the screen 40 used will be made of a stainless steel cloth allowing great precision because of its low elongation power under the pressure of the doctor blade 41.
  • the deposition of a reinforcing material 13 by screen printing has the advantage of introducing numerous parameters allowing an optimization of the thickness of the deposition. Such parameters consist, for example, in: the nature of the fabric of the screen 40, in particular the opening of the meshes and / or the diameter of the threads of the fabric, etc.
  • the pressure exerted by the doctor 41 on the screen 40; the thickness of the coating 13 on the fabric of the screen 40; the viscosity and / or the dry extract of the product 13 used for the deposition makes it possible to refine the thickness of the deposit of the reinforcing material 13 to the thickness of the bosses 12 used for the electrical connection.
  • a second embodiment of the present invention consists in depositing the reinforcing material 13 by jet of material. Such a technique is illustrated in FIG. 5.
  • the deposition of a material 13 by material jet is carried out by means of a print head 50 comprising one or more nozzles.
  • the pattern of the deposition of the reinforcing material 13 is created digitally from the etching mask of the silicon wafer 1 so as not to coat the areas of the contact pads 11.
  • This digital file is used by the command program of the print head 50.
  • a change of wafer 1 simply results in a change of digital file and not the manufacture and installation of another screen printing screen.
  • the deposition of the reinforcing material 13 is advantageously carried out by a jet technology known as “drop on demand”, called DOD (Drop On Demand, in English).
  • DOD Drop On Demand
  • Such technology makes it possible to very precisely control the quantity of product deposited, as well as the deposit zone.
  • the drop of material 13 can be ejected using a heating resistor, or by using the deformation characteristics of piezoelectric materials under tension. The latter technique allows the use of a wide variety of products to be ejected.
  • the “drop on demand” technique advantageously makes it possible to deliver the reinforcement material 13 drop by drop, each drop being delivered following an electronic pulse intended for the print head 50.
  • the thickness of the deposited material can be controlled by refining the following parameters: use of several nozzles of predetermined diameter and controlled independently; making several passages of the wafer 1 under the print head 50; - Variation of the running speed of the wafer 1 under the print head 50. These parameters make it possible to refine the thickness of the reinforcing material 13 deposited. In particular, it is possible to superimpose several drops of product 13.
  • the use of several nozzles in the print head 50 allows the latter to scan the entire wafer 1 while the control electronics triggers the jet of product drops 13 according to the digital file specific to the wafer 1 in progress sweep.
  • FIG. 6 schematically illustrates a circuit chip 10 connected to a substrate 15 according to the method of the present invention.
  • the chip is turned over for a “flip chip” type connection and positioned so as to place the bosses 12 of its contact pads 11 opposite the contact pads 18 of the electrical and / or electronic circuit.
  • the contact pads 18 have been previously deposited on the circuit. They are illustrated by a thick black line on the figure for a better understanding, but they actually have a negligible thickness.
  • the contact pads 18 are generally printed using a conductive ink.
  • the adhesive power of the reinforcing material 13 is reactivated when the chip 10 is transferred to the substrate 15, by heating or by pressure or by any other means. The reinforcing material 13 thus makes it possible to fix the chip 10 on the substrate 15 by bonding, while isolating the active face of the chip.
  • the thickness of the material 13 deposited on the wafer 1 is slightly greater than the thickness of the bosses 12 produced before or after the deposition of the material 13.
  • the reinforcing material 13 is softened and pressed against the substrate 15 so as to flatten slightly to allow the connection of the bosses 12 with the contact pads 18 of the substrate 15.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

L'invention concerne un procédé de fabrication de puces de circuit intégré, caractérisé en ce qu'il comporte une étape consistant à réaliser une enduction sélective d'un matériau de renfort (13) adhésif sur toute la surface active d'une plaquette de circuits intégrés avant dissociation des puces (10) en excluant les zones des plots de contact (11) de chaque puce (10). L'enduction sélective peut être réalisée, avant ou après formation de bossages (12) sur les plots de contact (11), par sérigraphie ou par jet de matière.

Description

PROCEDE DE FABRICATION DE PUCES DE CIRCUITS INTEGRES
La présente invention concerne la fabrication de dispositifs électroniques, comportant au moins une puce de circuit intégré collée sur un support ou noyée dans ce dernier et électriquement reliée à des éléments d'interface par des plages de connexion.
Ces dispositifs électroniques constituent par exemple des dispositifs portables tels que des cartes à puce avec et/ou sans contact ou encore des étiquettes électroniques ou des dispositifs fixes tels que des circuits intégrés d'appareils électroniques.
Les cartes à puce avec et/ou sans contact sont destinées à la réalisation de diverses opérations telles que, par exemple, des opérations bancaires, des communications téléphoniques, diverses opérations d' identification, ou des opérations de type télébillétique .
Les dispositifs électroniques fixes sont destinés au fonctionnement et à la programmation d'appareils électroniques .
La principale étape des procédés de fabrication des dispositifs électroniques consiste à réaliser la connexion des puces aux plages de contact du circuit auquel elles sont destinées. En particulier, les technologies de connexion avec retournement de la puce, de type « flip chip » en anglais, sont de plus en plus utilisées pour connecter ces puces de circuit intégré aux plages de contact. Ces technologies permettent en effet de réduire notablement le nombre d'opérations lors de la connexion.
La technologie du « flip chip » comporte schématiquement quatre types d'opérations.
Tout d'abord, la préparation du circuit sur le substrat destiné à recevoir la puce. Il est nécessaire de réaliser les plages de contact puis de préparer la connexion elle même par distribution d'un adhésif anisotropique, ou par impression ou par distribution d'un adhésif conducteur ou de matériaux de soudure, par exemple.
La puce est ensuite reportée en la retournant pour présenter sa face active vers le substrat.
Une troisième opération consiste à déposer, dans certains cas, un matériau de renfort entre la puce et le substrat, dit « underfill » en terminologie anglaise .
Enfin, il est possible de procéder à une éventuelle protection de la puce par dépôt d'une goutte de résine, à base d'époxy par exemple, thermodurcissable ou à réticulation aux ultraviolets.
Un procédé classique de montage de la puce en « flip chip » est illustré en coupe sur la figure 1.
Un tel procédé consiste à reporter la puce de circuit intégré 10 en disposant sa face active avec ses plots de contact 11 vers le substrat 15.
Des bossages 12 sont réalisés sur chaque plot de contact 11 de la puce 10 afin d'assurer la connexion électrique entre la puce 10 et les plages de contact 18. Il sont par conséquent nécessairement réalisés en matériau conducteur, tel que de l'or ou un matériau polymère chargé en particules métalliques, par exemple.
La puce est alors connectée en appliquant les bossages 12 sur les plages de contact 18 préalablement imprimées. Une telle connexion est réalisée sans utilisation de fils conducteur.
Dans l'exemple illustré, la puce 10 est connectée aux plages de contact 18 au moyen d'une colle conductrice 35 à conduction électrique anisotrope bien connue et souvent utilisée pour le montage de composants passifs en surface.
Cette colle 35 contient avantageusement des particules conductrices élastiquement déformables, qui permettent d'établir une conduction suivant l'épaisseur lorsqu'elles sont pressées entre les bossages 12 et les plages de contact 18, tout en assurant une isolation suivant les autres directions, c'est à dire dans le plan horizontal. La surépaisseur engendrée par les bossages 12 permet de comprimer la colle anisotropique 35 au niveau des plots de contact 11 et d'établir la connexion.
Une goutte de résine 20 peut ensuite être déposée pour renforcer la tenue de la connexion de la puce 10 sur le substrat 15.
Une variante de réalisation est illustrée sur la figure 2. Les bossages 12 des plots de contact 11 de la puce 10 sont reportés sur le motif des plages de contact 18 préalablement imprimé, avant la polymérisation complète de l'encre conductrice utilisée pour l'impression du motif. La fixation et la connexion de la puce 10 sont ainsi réalisées simultanément, au cours de la polymérisation de l'encre des plages de contact 18. Dans une autre variante, il est également possible de fixer et de connecter la puce en une seule étape de soudage. Les plages de contact 18 sont alors réalisées par impression d'un alliage métallique, et les bossages 12 sont réalisés en alliage métallique à bas point de fusion et sont donc refondus au moment du report de la puce 10 sur les plages de contact 18.
La variante de connexion illustrée sur la figure 1 présente une bonne tenue mécanique puisqu'une goutte de colle à conduction anisotropique 35 a été déposée sur toute la surface entre la puce 10 et le substrat 15.
Cependant, cette variante présente le désavantage d'être longue à réaliser. Les autres variantes décrites sont plus simples mais ne permettent pas une très bonne tenue mécanique de la connexion.
La distribution d'un matériau de renfort a pour but de renforcer la tenue mécanique de la puce sur le circuit, en particulier lorsque le dispositif électronique subit des contraintes mécaniques de torsion ou en flexion, ou des contraintes climatiques qui peuvent engendrer une dilatation thermique.
Le dépôt d'un tel matériau de renfort s'effectue généralement par distribution dudit matériau sur les pourtours de la puce après qu'elle ait été connectée selon une des techniques décrites ci-dessus.
Les produits généralement utilisés ont la caractéristique de migrer sous la puce, avant leur polymérisation, par effet de capillarité.
Cependant, cette étape du procédé présente l'inconvénient d'être lente et délicate. En effet, elle comprend une opération de distribution avec précision du matériau de renfort sur le pourtour de la puce, suivie d'une étape de polymérisation du matériau.
De plus, cette opération doit être effectuée en ligne avec les autres opérations de la connexion, elle doit donc être maîtrisée en temps et en qualité.
En outre, l'opération de dépôt d'un matériau de renfort peut générer des défauts difficiles à détecter, tel qu'une bulle d'air sous la puce par exemple, qui entraînera des problèmes de fiabilité. Le but de la présente invention est de pallier aux inconvénients de l'art antérieur.
La présente invention a pour objet de proposer un procédé de dépôt rapide et fiable d'un matériau de renfort adhésif sur la face active de la puce pour sa connexion selon une technique de « flip chip ».
La présente invention a plus particulièrement pour objet un procédé de fabrication de puces de circuits intégrés, caractérisé en ce qu'il comporte une étape consistant à réaliser une enduction sélective d'un matériau de renfort adhésif sur toute la surface active d'une plaquette de circuits intégrés avant dissociation des puces en excluant les zones des plots de contact de chaque puce . Selon un mode de réalisation, l'enduction sélective du matériau de renfort est réalisée par sérigraphie à travers un écran et au moyen d'une racle, l'écran de sérigraphie étant réalisé à partir du masque de gravure des plots de contact des puces sur la plaquette. Préférentiellement, l'écran de sérigraphie est réalisé en toile inox.
Selon un autre mode de réalisation, l'enduction sélective du matériau de renfort est réalisée par impression au jet de matière au moyen d'une tête d'impression commandée électroniquement à partir d'un fichier numérique créé d'après le motif du masque de gravure des plots de contact des puces sur la plaquette .
Préférentiellement, l'enduction du matériau de renfort est réalisé goutte par goutte sur la plaquette, chaque goutte étant délivrée suite à une commande électronique sur la tête d'impression.
Selon une particularité, la vitesse de défilement de la plaquette est commandée électroniquement. Selon une caractéristique, l'électronique de commande modifie automatiquement le fichier numérique du motif de la plaquette afin de faire correspondre les zones non enduites de produit avec la vitesse de défilement de la plaquette.
Selon une autre caractéristique, la tête d'impression comporte plusieurs buses de diamètre prédéterminé et pilotées indépendamment.
La tête d'impression balaye toute la plaquette et l'électronique de commande déclenche le jet de gouttes en fonction du fichier numérique propre à ladite plaquette .
Selon une caractéristique, le matériau de renfort est constitué par un matériau isolant, solide et activable à chaud et/ou à la pression lors de la connexion de la puce.
Selon une autre caractéristique, le matériau de renfort est un thermoplastique.
Selon une autre caractéristique, le matériau de renfort est une résine époxy bi-état.
Préférentiellement, l'épaisseur du matériau de renfort enduit est supérieure ou égale à l'épaisseur des bossages des plots de contact.
La présente invention se rapporte également à une plaquette de puces de circuits intégrés, caractérisée en ce qu'elle comporte un matériau de renfort adhésif déposé sur la face active des puces en excluant les zones des plots de contact. La présente invention a également pour objet un procédé de fabrication d'un dispositif électronique comportant un substrat et au moins une puce fixée sur le substrat par une matière adhésive, caractérisé en ce que : on fournit une puce comportant un matériau de renfort adhésif sur sa surface active à l'exception de ses plots de contact ; on fixe la puce sur le substrat par collage au moyen du matériau de renfort adhésif.
Selon une variante, une connexion des plots de contact à des plages de contact d'un circuit électrique et/ou électronique, préalablement disposé sur ledit substrat, est réalisée simultanément au collage de la puce sur le substrat.
La présente invention a également pour objet un dispositif électronique comportant une puce de circuit intégré collée face avant sur un substrat par une matière adhésive, caractérisé en ce que la matière s'étend uniquement dans les limites de la face active de la puce à l'exception au moins de ses plots de contact .
Le dispositif électronique consiste en une carte de mémorisation.
Le procédé de fabrication selon la présente invention présente l'avantage d'être simple et rapide.
Le procédé selon l'invention présente l'avantage de supprimer l'opération de dépôt d'un matériau de renfort sur les pourtours de la puce, qui est longue et délicate, par une opération fiable et maîtrisée dans le temps. Ainsi l'opération de dépôt d'un matériau de renfort peut être réalisée en ligne à haute cadence.
En particulier, l'enduction sélective du procédé selon l'invention est réalisée sur la plaquette de silicium avant la dissociation des puces, ce qui permet une cadence de fabrication plus importante qu'un dépôt de matériau de renfort sur chaque puce selon des procédés connus . Le procédé de fabrication selon l'invention permet également de supprimer l'étape de préparation du substrat destiné à recevoir la puce par distribution d'une colle conductrice ou d'un matériau de soudure. En effet, le matériau de renfort est avantageusement adhésif et permet la fixation de la puce sur le substrat en « flip chip ».
En outre, le procédé selon l'invention présente l'avantage de réaliser un collage de la puce qui soit net, c'est à dire sans débordement de colle sur le substrat ou sur la tranche de la puce.
De plus, l'utilisation de la sérigraphie présente 1 ' avantage de fournir un nombre de paramètres importants pour régler l'épaisseur du dépôt, tel que la nature de l'écran et la pression de la racle.
En outre, l'utilisation du jet de matière permet d'exploiter la souplesse des commandes électroniques et des fichiers numériques. Lorsque le motif de la plaquette change, le fichier numérique associé change simultanément.
De plus, l'utilisation de la technique de dépôt de « goutte à la demande » permet de contrôler précisément l'épaisseur du dépôt du matériau de renfort.
D'autres particularités et avantages de l'invention apparaîtront à la lecture de la description donnée à titre d'exemple illustratif et non limitatif et faite en référence aux figures annexées qui représentent : la figure 1, déjà décrite, est un schéma en coupe transversale illustrant un procédé traditionnel de connexion d'une puce par une technique de « flip chip » ; la figure 2, déjà décrite, est un schéma en coupe transversale illustrant une variante du procédé traditionnel de connexion d'une puce par une technique de « flip chip » ; la figure 3 est un schéma en coupe d'une puce avec un dépôt de matériau de renfort ; - la figure 4 illustre schématiquement une première variante de réalisation du procédé selon la présente invention ; la figure 5 illustre schématiquement une deuxième variante de réalisation du procédé selon la présente invention ; la figure 6 est un schéma en coupe transversale illustrant la connexion d'une puce par le procédé selon la présente invention.
La figure 3 illustre schématiquement un dépôt de matériau de renfort 13 sur la face active d'une puce 10 présentant des bossages 12 sur ses plots de contact 11. L'enduction sélective du matériau de renfort 13 a exclu les zones des plots de contact 11. Le matériau de renfort 13 est un matériau solide et isolant tel qu'un matériau thermoplastique , un adhésif thermoactif, ou une résine époxy bi-état, par exemple.
Le choix du matériau de renfort 13 est motivé par ses propriétés de réactivation de son pouvoir adhésif. En effet, ce matériau 13 a été préférentiellement déposé sur la plaquette de silicium 1 avant la dissociation des puces 10, et il doit ensuite servir de moyen de collage de la puce 10 sur le substrat 15 du circuit auquel elle est destinée lors de sa connexion en « flip chip ». Il est par conséquent indispensable de pouvoir réactiver ses propriétés adhésives lors de cette connexion.
Selon les modes de réalisation envisagés, le matériau de renfort 13 peut être indifféremment déposé avant ou après la réalisation des bossages 12 sur les plots de contact 11.
L'enduction sélective doit être réalisée avec précision pour ne pas enduire les zones des plots de contact 11. De plus, un bon calibrage de l'épaisseur du matériau 13 est nécessaire afin de garantir une épaisseur légèrement supérieure ou égale à l'épaisseur des bossages 12 de manière à permettre le report de la puce en « flip chip » dans la suite du procédé. Une enduction sélective permettant d'obtenir les caractéristiques mentionnées peut être obtenue par diverses techniques de dépôts.
Un premier mode de réalisation de la présente invention consiste à réaliser le dépôt du matériau de renfort 13 par sérigraphie. Une telle technique est illustrée sur la figure 4.
Le dépôt d'un matériau 13 par sérigraphie est réalisé au moyen d'un écran 40 et d'une racle 41. L'écran de sérigraphie 40 rst avantageusement réalisé à partir du masque de gravure de la plaquette de silicium 1 afin de ne pas enduire les zones des plots de contact 11.
Afin de garantir un dépôt précis, il est avantageux d'utiliser une machine de haute précision équipée d'un dispositif de Vision Assistée par Ordinateur (VAO) . De tels équipements sont couramment utilisés dans les procédés de fabrication de circuits de microélectronique . Préférentiellement, l'écran 40 utilisé sera constitué d'une toile inox permettant une grande précision du fait de son faible pouvoir d'allongement sous la pression de la racle 41. Le dépôt d'un matériau de renfort 13 par sérigraphie présente l'avantage d'introduire de nombreux paramètres permettant une optimisation de l'épaisseur du dépôt. De tels paramètres consistent, par exemple, dans : la nature du tissu de l'écran 40, en particulier l'ouverture des mailles et/ou le diamètre des fils du tissu, etc. la pression exercée par la racle 41 sur l'écran 40 ; l'épaisseur de l'enduction 13 sur le tissu de l'écran 40 ; la viscosité et/ou l'extrait sec du produit 13 utilisé pour le dépôt. Le réglage de ces paramètres permet d'affiner l'épaisseur du dépôt du matériau de renfort 13 à l'épaisseur des bossages 12 utilisés pour la connexion électrique.
Un deuxième mode de réalisation de la présente invention consiste à réaliser le dépôt du matériau de renfort 13 par jet de matière. Une telle technique est illustrée sur la figure 5.
Le dépôt d'un matériau 13 par jet de matière est réalisé au moyen d'une tête d'impression 50 comportant une ou plusieurs buses.
Le motif du dépôt du matériau de renfort 13 est créé numériquement d'après le masque de gravure de la plaquette de silicium 1 afin de ne pas enduire les zones des plots de contact 11. Ce fichier numérique est utilisé par le programme de commande de la tête d'impression 50. Ainsi, un changement de plaquette 1 entraîne simplement un changement de fichier numérique et non la fabrication et la mise en place d'un autre écran de sérigraphie.
Le dépôt du matériau de renfort 13 est avantageusement réalisé par une technologie de jet dite de « goutte à la demande », appelée DOD (Drop On Demand, en anglais) .
Une telle technologie permet de contrôler très précisément la quantité de produit déposé, ainsi que la zone de dépôt . II existe plusieurs techniques de « goutte à la demande ». La goutte de matériau 13 peut être éjectée en utilisant une résistance chauffante, ou en utilisant les caractéristiques de déformation des matériaux piézo-électriques sous tension. Cette dernière technique permet l'utilisation d'une grande variété de produits à éjecter.
La technique de « goutte à la demande » permet avantageusement de délivrer le matériau de renfort 13 goutte par goutte, chaque goutte étant délivrée suite à une impulsion électronique à destination de la tête d'impression 50.
L'épaisseur du matériau déposé peut être contrôler en affinant les paramètres suivant : utilisation de plusieurs buses de diamètre prédéterminé et commandées indépendamment ; réalisation de plusieurs passages de la plaquette 1 sous la tête d'impression 50 ; - variation de la vitesse de défilement de la plaquette 1 sous la tête d' impression 50. Ces paramètres permettent d'affiner l'épaisseur du matériau de renfort 13 déposé. En particulier, il est possible de superposer plusieurs gouttes de produit 13.
De plus, il est possible de modifier automatiquement le motif de la plaquette en cours de dépôt afin de faire correspondre les zones non encore enduites avec la vitesse de défilement.
L'utilisation de plusieurs buses dans la tête d'impression 50 permet à cette dernière de balayer toute la plaquette 1 alors que l'électronique de commande déclenche le jet de gouttes de produit 13 en fonction du fichier numérique propre à la plaquette 1 en cours de balayage.
La figure 6 illustre schématiquement une puce de circuit 10 connectée sur un substrat 15 selon le procédé de la présente invention.
La puce est retournée pour une connexion de type « flip chip » et positionnée de manière à placer les bossages 12 de ses plots de contact 11 en vis à vis des plages de contact 18 du circuit électrique et/ou électronique .
Les plages de contact 18 ont été préalablement déposées sur le circuit. Elles sont illustrées par un épais trait noir sur la figure pour une meilleur compréhension, mais elles présentent en réalité une épaisseur négligeable. Les plages de contact 18 sont généralement imprimées au moyen d'une encre conductrice . Le pouvoir adhésif du matériau de renfort 13 est réactivé lors du report de la puce 10 sur le substrat 15, par chauffage ou par pression ou par tout autre moyen. Le matériau de renfort 13 permet ainsi de fixer la puce 10 sur le substrat 15 par collage, tout en isolant la face active de la puce.
L'épaisseur du matériau 13 déposé sur la plaquette 1 est légèrement supérieure à l'épaisseur des bossages 12 réalisés avant ou après le dépôt du matériau 13. Lors du report de la puce 10, le matériau de renfort 13 est ramolli et pressé contre le substrat 15 de manière à s'aplatir légèrement pour permettre la connexion des bossages 12 avec les plages de contact 18 du substrat 15.

Claims

REVENDICATIONS
1. Procédé de fabrication de puces de circuits intégrés, caractérisé en ce qu'il comporte une étape consistant à réaliser une enduction sélective d'un matériau de renfort (13) adhésif sur toute la surface active d'une plaquette (1) de circuits intégrés avant dissociation des puces (10) en excluant les zones des plots de contact (11) de chaque puce (10) .
2. Procédé de fabrication selon la revendication 1, caractérisé en ce que l'enduction sélective du matériau de renfort (13) est réalisée par sérigraphie à travers un écran (40) et au moyen d'une racle (41), l'écran de sérigraphie (40) étant réalisé à partir du masque de gravure des plots de contact (11) des puces (10) sur la plaquette (1) .
3. Procédé de fabrication selon la revendication 2, caractérisé en ce que l'écran de sérigraphie (40) est réalisé en toile inox.
4. Procédé de fabrication selon la revendication 1, caractérisé en ce que l'enduction sélective du matériau de renfort (13) est réalisée par impression au jet de matière au moyen d'une tête d'impression (50) commandée électroniquement à partir d'un fichier numérique créé d'après le motif du masque de gravure des plots de contact (11) des puces (10) sur la plaquette (1) .
5. Procédé de fabrication selon la revendication 4, caractérisé en ce que l'enduction du matériau de renfort (13) est réalisée goutte par goutte sur la plaquette (1) , chaque goutte étant délivrée suite à une commande électronique sur la tête d'impression (50).
6. Procédé de fabrication selon l'une des revendications 4 à 5, caractérisé en ce que la vitesse de défilement de la plaquette (1) est commandée électroniquement .
7. Procédé de fabrication selon la revendication 6, caractérisé en ce que l'électronique de commande modifie automatiquement le fichier numérique du motif de la plaquette (1) afin de faire correspondre les zones non enduites de produit (13) avec la vitesse de défilement de la plaquette (1) .
8. Procédé de fabrication selon l'une des revendications 4 à 7, caractérisé en ce que la tête d'impression (50) comporte plusieurs buses de diamètre prédéterminé et pilotées indépendamment .
9. Procédé de fabrication selon la revendication 8, caractérisé en ce que la tête d'impression (50) balaye toute la plaquette (1) et l'électronique de commande déclenche la délivrance de goutte à la demande en fonction du fichier numérique propre à ladite plaquette (D -
10. Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce que le matériau de renfort (13) est constitué par un matériau isolant, solide et activable à chaud et/ou à la pression lors de la connexion de la puce (10) .
11. Procédé de fabrication selon la revendication 10, caractérisé en ce que le matériau de renfort (13) est un thermoplastique.
12. Procédé de fabrication selon la revendication 10, caractérisé en ce que le matériau de renfort (13) est une résine époxy bi-état.
13. Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce que l'épaisseur du matériau de renfort (13) enduit est supérieure ou égale à l'épaisseur des bossages (12) des plots de contact (11) .
14. Plaquette de puces de circuits intégrés, caractérisée en ce qu'elle comporte un matériau de renfort (13) adhésif déposé sur la face active des puces en excluant les zones des plots de contact (11) .
15. Procédé de fabrication d'un dispositif électronique comportant un substrat et au moins une puce fixée sur le substrat par une matière adhésive, caractérisé en ce que : on fournit une puce (10) comportant un matériau de renfort (13) adhésif sur sa surface active à l'exception de ses plots de contact (11) ; on fixe la puce (10) sur le substrat (15) par collage au moyen du matériau de renfort (13) adhésif .
16. Procédé de fabrication selon la revendication 15, caractérisé en ce que une connexion des plots de contact (11) à des plages de contact (18) d'un circuit électrique et/ou électronique, préalablement disposé sur ledit substrat (15) , est réalisé simultanément au collage de la puce (10) sur le substrat (15) .
17. Dispositif électronique comportant une puce de circuit intégré (10) collée face avant sur un substrat (15) par une matière adhésive (13) , caractérisé en ce que la matière (13) s'étend uniquement dans les limites de la face active de la puce (10) à l'exception au moins de ses plots de contact (11) .
18. Dispositif électronique selon la revendication 17, caractérisé en ce qu'il consiste en une carte de mémorisation.
PCT/FR2000/000546 1999-03-22 2000-03-03 Procede de fabrication de puces de circuits integres Ceased WO2000057467A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU31719/00A AU3171900A (en) 1999-03-22 2000-03-03 Method for making integrated circuit chips

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR99/03536 1999-03-22
FR9903536A FR2791471B1 (fr) 1999-03-22 1999-03-22 Procede de fabrication de puces de circuits integres

Publications (1)

Publication Number Publication Date
WO2000057467A1 true WO2000057467A1 (fr) 2000-09-28

Family

ID=9543483

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2000/000546 Ceased WO2000057467A1 (fr) 1999-03-22 2000-03-03 Procede de fabrication de puces de circuits integres

Country Status (3)

Country Link
AU (1) AU3171900A (fr)
FR (1) FR2791471B1 (fr)
WO (1) WO2000057467A1 (fr)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10151657C1 (de) * 2001-08-02 2003-02-06 Fraunhofer Ges Forschung Verfahren zur Montage eines Chips auf einem Substrat
FR2843830A1 (fr) * 2002-08-26 2004-02-27 Commissariat Energie Atomique Support de garniture et procede de test du support
FR2843828A1 (fr) * 2002-08-26 2004-02-27 Commissariat Energie Atomique Support de garniture et procede de garniture selective de plages conductrices d'un tel support
US7196385B2 (en) 2002-08-26 2007-03-27 Alchimer S.A. Microstructure comprising a surface which is functionalized through the localized deposit of a thin layer and production method thereof
CN113226780A (zh) * 2019-11-29 2021-08-06 法国圣戈班玻璃厂 用于获得配有导电图案的玻璃窗的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2817656B1 (fr) * 2000-12-05 2003-09-26 Gemplus Card Int Isolation electrique de microcircuits regroupes avant collage unitaire

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0051165A1 (fr) * 1980-11-03 1982-05-12 BURROUGHS CORPORATION (a Michigan corporation) Boîtier réparable à circuits intégrés fixés par un produit thermoplastique
GB2179001A (en) * 1985-08-16 1987-02-25 Burr Brown Corp Method of bonding using paste or non-dry film adhesives
EP0253444A2 (fr) * 1986-07-14 1988-01-20 National Starch and Chemical Investment Holding Corporation Procédé pour lier une puce semi-conductrice à un substrat
WO1996013066A1 (fr) * 1994-10-20 1996-05-02 National Semiconductor Corporation Procede de fixation de puces de circuit integre consistant a appliquer a l'aide d'un cylindre des adhesifs sur des tranches de semi-conducteurs
WO1998057370A1 (fr) * 1997-06-11 1998-12-17 Nitto Denko Corporation Element comprenant des puces a protuberances, materiau de scellage de type film, dispositif a semi-conducteur et procede de fabrication de ce dernier

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0051165A1 (fr) * 1980-11-03 1982-05-12 BURROUGHS CORPORATION (a Michigan corporation) Boîtier réparable à circuits intégrés fixés par un produit thermoplastique
GB2179001A (en) * 1985-08-16 1987-02-25 Burr Brown Corp Method of bonding using paste or non-dry film adhesives
EP0253444A2 (fr) * 1986-07-14 1988-01-20 National Starch and Chemical Investment Holding Corporation Procédé pour lier une puce semi-conductrice à un substrat
WO1996013066A1 (fr) * 1994-10-20 1996-05-02 National Semiconductor Corporation Procede de fixation de puces de circuit integre consistant a appliquer a l'aide d'un cylindre des adhesifs sur des tranches de semi-conducteurs
WO1998057370A1 (fr) * 1997-06-11 1998-12-17 Nitto Denko Corporation Element comprenant des puces a protuberances, materiau de scellage de type film, dispositif a semi-conducteur et procede de fabrication de ce dernier

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10151657C1 (de) * 2001-08-02 2003-02-06 Fraunhofer Ges Forschung Verfahren zur Montage eines Chips auf einem Substrat
FR2843830A1 (fr) * 2002-08-26 2004-02-27 Commissariat Energie Atomique Support de garniture et procede de test du support
FR2843828A1 (fr) * 2002-08-26 2004-02-27 Commissariat Energie Atomique Support de garniture et procede de garniture selective de plages conductrices d'un tel support
WO2004019385A3 (fr) * 2002-08-26 2004-04-08 Alchimer S A Support de garniture et procede de garniture selective de plages conductrices d'un tel support
US7196385B2 (en) 2002-08-26 2007-03-27 Alchimer S.A. Microstructure comprising a surface which is functionalized through the localized deposit of a thin layer and production method thereof
US7247226B2 (en) 2002-08-26 2007-07-24 Alchimer S.A. Coating support and method for the selective coating of conductive tracks on one such support
CN113226780A (zh) * 2019-11-29 2021-08-06 法国圣戈班玻璃厂 用于获得配有导电图案的玻璃窗的方法

Also Published As

Publication number Publication date
AU3171900A (en) 2000-10-09
FR2791471B1 (fr) 2002-01-25
FR2791471A1 (fr) 2000-09-29

Similar Documents

Publication Publication Date Title
EP0207853B1 (fr) Procédé de montage d'un circuit intégré sur un support, dispositif en résultant et son application à une carte à microcircuits électroniques
EP1151471A1 (fr) Procede de protection de puce de circuit integre
EP1062635A1 (fr) Procede de fabrication de cartes sans contact
JPH0128502B2 (fr)
WO2002103627A1 (fr) Procede de connexion d'une puce a une antenne d'un dispositif d'identification par radio-frequence du type carte a puce sans contact
CA2283692A1 (fr) Module electronique pour carte a puce
KR100344912B1 (ko) 반도체소자의기판장착구조및그장착방법
FR2491259A1 (fr) Dispositif a semi-conducteurs et son procede de fabrication
EP1008176B1 (fr) Procede de fabrication d'un film conducteur anisotrope a inserts conducteurs
EP1642336A1 (fr) Procede d interconnexion de composants actif et passif et co mposant heterogene a faible epaisseur en resultant
WO2000057467A1 (fr) Procede de fabrication de puces de circuits integres
EP1938863A1 (fr) Procédé d'assemblage mécanique et d'interconnexion électrique des éléments fonctionnels d'un dispositif médical implantable actif
WO2000077854A1 (fr) Procede de fabrication de tout ou partie d'un dispositif electronique par jet de matiere
WO1999066445A1 (fr) Procede de fabrication d'une carte a circuit integre et carte obtenue
FR2779255A1 (fr) Procede de fabrication d'un dispositif electronique portable comportant au moins une puce de circuit integre
FR2694139A1 (fr) Substrat d'interconnexion pour composants électroniques et son procédé de fabrication.
EP0642157B1 (fr) Procédé d'assemblage de composants par collage
EP2009697B1 (fr) Procédé pour la réalisation d'une matrice de détection de rayonnements électromagnétiques et procédé pour remplacer un module élémentaire d'une telle matrice de détection
FR2797076A1 (fr) Procede de fabrication d4une carte a puce a contact
EP1210690B1 (fr) Dispositif electronique comportant au moins une puce fixee sur un support et procede de fabrication d'un tel dispositif
EP1975995B1 (fr) Procédé de soudure de deux éléments entre eux au moyen d'un matériau de brasure
FR3148320A1 (fr) Assemblage de composants électroniques et procédé de fabrication
FR2806189A1 (fr) Circuit integre renforce et procede de renforcement de circuits integres
FR2800198A1 (fr) Procede de protection de puces de circuit integre par aspiration sous vide
WO2001026151A1 (fr) Procede d'isolation de puce de circuit integre par depot de matiere sur la face active

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AL AM AT AU AZ BA BB BG BR BY CA CH CN CR CU CZ DE DK DM EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

122 Ep: pct application non-entry in european phase