[go: up one dir, main page]

WO1997048019A1 - Procede de fabrication d'un photomasque, procede de fabrication d'un masque a dephasage, et procede de fabrication d'un composant a semi-conducteur - Google Patents

Procede de fabrication d'un photomasque, procede de fabrication d'un masque a dephasage, et procede de fabrication d'un composant a semi-conducteur Download PDF

Info

Publication number
WO1997048019A1
WO1997048019A1 PCT/JP1996/001574 JP9601574W WO9748019A1 WO 1997048019 A1 WO1997048019 A1 WO 1997048019A1 JP 9601574 W JP9601574 W JP 9601574W WO 9748019 A1 WO9748019 A1 WO 9748019A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
design
change
drawing data
manufacturing
Prior art date
Application number
PCT/JP1996/001574
Other languages
English (en)
French (fr)
Inventor
Eiji Tsujimoto
Yasuo Sato
Toshio Suzuki
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Priority to PCT/JP1996/001574 priority Critical patent/WO1997048019A1/ja
Publication of WO1997048019A1 publication Critical patent/WO1997048019A1/ja

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50

Definitions

  • the present invention relates to a method for manufacturing a photomask, a method for manufacturing a phase shift mask, and a method for manufacturing a semiconductor device.
  • the present invention relates to a mask manufacturing technology, and more particularly to a technology effective when applied to a computer-aided automatic layout of a mask pattern of a photomask for forming circuit elements on a semiconductor wafer.
  • Japanese Unexamined Patent Publication No. 5-323655 describes a technique for managing the log for each mask layer to prevent erroneous correction of the layout data.
  • Japanese Patent Application Laid-Open No. 4-3727155 discloses a reference pattern and a change pattern. A technique is described in which a difference is checked and a change miss is checked, and a pattern is corrected in an edit.
  • Japanese Patent Application Laid-Open No. Hei 4-2385979 the changed subnet was deleted from the data before the change, the portion which was not placed due to the deletion was relocated, and further added. It describes techniques for arranging blocks and nets.
  • Japanese Patent Application Laid-Open No. H5-677756 describes a technique for interactively changing an endless dress information file and generating a mask pattern for a mask ROM according to the changed file.
  • Japanese Patent Application Laid-Open No. 3-206646 describes a technique of combining a plurality of mask data into integrated circuits having different design rules into one integrated circuit.
  • Japanese Patent Application Laid-Open No. Sho 61-1985889 discloses a technique of integrating a master and mask data of a changed portion to form a wiring pattern in a region having no wiring.
  • Japanese Patent Application Laid-Open No. 3-2699767 describes a technique for designing an electronic circuit by specifying a remodeled portion accompanying a design change.
  • an object of the present invention is to provide a technique capable of creating a mask pattern of a photomask in a short time according to a design change.
  • the method for manufacturing a photomask according to the present invention includes the following steps (a) to (e).
  • the step (C) includes the following steps (C 1) to (C 1).
  • (C,) a step of obtaining parent data that is design data of the smallest block that includes the change area in the hierarchically designed design data
  • (c2) a step of transforming the graphic coordinates of the child data relating to the change area into the coordinate system of the parent data among the child data which are the design data of the lower hierarchy of the parent data;
  • the method of manufacturing a photomask according to the present invention is characterized by including the following steps (a) to (f).
  • a method of manufacturing a phase shift mask according to the present invention is characterized by including the following steps (a) to (f).
  • a method of manufacturing a semiconductor device transfers a pattern formed on a photomask onto a semiconductor wafer to form a predetermined electronic circuit, and includes the following steps (a) to (h). It is assumed that.
  • step (c) may comprise the following steps (C l) ⁇ (c 3 ).
  • (c 2 ) a step of converting the graphic coordinates of the child data relating to the change area to the coordinate system of the parent data among the child data which is the design data of the lower hierarchy of the parent data;
  • the method for manufacturing a semiconductor device according to the present invention includes transferring a pattern formed on a photomask onto a semiconductor wafer to form a predetermined electronic circuit.
  • a pattern formed on a phase shift mask is transferred onto a semiconductor wafer to form a predetermined electronic circuit.
  • the following steps ( a ) to (i) It is characterized by including.
  • step (d) If there is an area that needs correction, create new drawing data for that area according to the details of the correction. If it does not exist, move to step (f).
  • the drawing data is created while performing an exposure prediction operation in a limited manner on the corrected area.
  • FIG. 1 is a process diagram showing the flow of photomask design and development
  • FIG. 2 is a flow chart showing an outline of a photomask manufacturing method according to an embodiment of the present invention
  • FIG. 5 is a flow chart showing a part of the flow chart of FIG. 2 in detail
  • FIG. 6 is an output figure of a change area when the flow chart of FIG. 5 is executed.
  • FIG. 7 is a flowchart showing another part of the flowchart of FIG. 2 in detail
  • FIG. 8 is an explanatory diagram conceptually showing the contents of a photomask design change
  • FIG. 9 is a diagram of FIG.
  • FIG. 10 is an explanatory diagram showing a hierarchical structure of design data constituting a photomask
  • FIG. 10 is an explanatory diagram showing a hierarchical structure of design data constituting a photomask
  • FIG. 10 is a conceptual diagram showing a data structure of design data stored in a layout design
  • FIG. 11 is still another flowchart of FIG. Flow chart showing some details
  • 12 is a schematic diagram showing an exposure apparatus using the manufactured photomask.
  • FIG. 13 is a flow chart schematically showing a photomask manufacturing method according to another embodiment of the present invention. Is an explanatory diagram conceptually showing the contents of the photomask design change
  • FIG. 15 is an explanatory diagram showing the hierarchical structure of the design data constituting the photomask in FIG. 14, and
  • FIG. 16 is a diagram showing still another embodiment of the present invention.
  • FIG. 17 is a flow chart schematically showing a method of manufacturing a phase shift mask which is a photomask of the embodiment.
  • FIG. 17 is an explanatory view showing a transfer pattern formed on a semiconductor substrate according to the flow chart of FIG.
  • FIG. 18 is an explanatory diagram showing a mask pattern
  • FIG. 19 is an explanatory diagram showing a transfer pattern formed on a semiconductor substrate by the mask pattern of FIG. 18, and
  • FIG. 20 is for forming the transfer pattern of FIG.
  • Shows the mask pattern of FIG. 21 is an explanatory diagram showing another transfer pattern formed on the semiconductor wafer in accordance with the flowchart of FIG. 16,
  • FIG. 22 is an explanatory diagram showing a mask pattern
  • FIG. FIG. 24 is an explanatory view showing a transfer pattern formed on the semiconductor wafer by the mask pattern of FIG. 2, and
  • FIG. 24 is an explanatory view showing a mask pattern for forming the transfer pattern of FIG. 21.
  • Fig. 1 is a process diagram showing the flow of photomask design and development.
  • Fig. 2 is a flowchart showing an outline of a photomask manufacturing method according to an embodiment of the present invention.
  • Figs. 3 and 4 are diagrams. 2 is an explanatory diagram along the flowchart of FIG. 2
  • FIG. 5 is a flowchart showing a part of the flowchart of FIG. 2 in detail
  • FIG. 6 is an output of a change area when the flowchart of FIG. 5 is executed.
  • Fig. 7 is an explanatory diagram showing a figure
  • Fig. 7 is a flowchart showing another part of the flowchart of Fig. 2 in detail
  • FIG. 8 is an explanatory diagram conceptually showing the contents of a design change of a photomask
  • Fig. 9 is a diagram. 8 is an explanatory diagram showing a hierarchical structure of design data constituting a photomask
  • FIG. 10 is a conceptual diagram showing a data structure of design data stored in a layout design
  • FIG. 11 is a flow chart of FIG. A flowchart detailing yet another part of the 1 2 is a schematic diagram showing an exposure device manufactured photomasks are used.
  • a function specification of a semiconductor device is created based on the system specification, and details of operation are designed.
  • the operation of the semiconductor device is determined using a function description language and a state transition diagram, and the architecture, for example, the number of bits and the number of function registers of the logic block is determined.
  • the logic 'test design process S 2 is described in the logic 'test design process S 2, is described a system function design step S, the
  • the shape and electrical performance such as Bok Rungis evening based on production conditions of the semiconductors devices with structure description language or schematic of the foregoing is designed. Furthermore, basic circuits and circuit cells are designed on the basis of these, and the entire circuit is designed.
  • layout design process S 4 the arrangement of the logic gate Bok using logic cell library that has been prepared by a logical 'test design process S connection information obtained by 2 and the circuit device design step S 3, the wiring is performed
  • design data that is an outline of the pattern of the photomask M is determined.
  • this design data is generally designed in a hierarchical manner, and the design efficiency is improved by reducing the complexity of the design.
  • the artwork process S 5, against the design data in the layout design process S 4, it is an drawing data subjected to a treatment capable processed by the drawing device. Then, as described above, when the drawing data is applied to the drawing apparatus A, a photomask M on which a predetermined pattern is formed is obtained.
  • a photomask M is manufactured according to the flowchart shown in FIG. That is, the design data before and after the layout pattern design change is compared (100). Next, the influence range of the design data before the change in the design data after the change, that is, the change area in the design data after the design change is obtained from the comparison result (200). New drawing data is created based on the data (300).
  • FIG. 3 (a) shows the design data D before the design change.
  • 3 (b) is a design data D N after the design change.
  • the pattern P shown in Fig. 3 (a) was changed due to a design change.
  • FIG. 3 (b) a case where the pattern P N has been moved downward in the drawing is shown. Therefore, by comparing the two design data Do and DN with each other, the changed area R is obtained (FIG. 3 (c)).
  • FIG. 4 (b) new drawing data S N is created for the change area R, and the drawing data S N and the drawing data So other than the change area R shown in FIG. rendering data S a of the whole when synthesizing the (drawing data excluding the modified area R by graphical operation from before the change drawing data) pattern is obtained, et al. (FIG. 4 (c)).
  • a photomask M is created using the drawing data S A shown in FIG. 4 (c).
  • the photomask M After the photomask M is prepared, including the embodiments described below, exposure is performed using the photomask M. Although the details will be described later, the exposure is to transfer a pattern formed on the photomask M onto the semiconductor wafer W to form a predetermined printed circuit. Each of the masks M is set at a predetermined position to perform pattern exposure.
  • FIG. 5 is a flowchart of the process
  • FIG. 6 shows an output figure of a changed region R obtained by executing the process.
  • an EOR Exclusive OR
  • FIG. 6 only different patterns ⁇ and PN (in the illustrated case, the pattern PO before the change and the pattern P N after the change) are extracted from the design data before and after the change.
  • the obtained minimum value is rounded down to a coordinate value that is a multiple of the minimum drawing unit (for example, 0.025 m) of the drawing device (203). Specifically, for example, if the minimum value of the X coordinate is 1.53 m, set it to 1.525 / m. Similar processing is performed for the minimum value of the Y coordinate. As a result, the minimum correction value that can be handled accurately by the drawing device
  • the maximum value is rounded up to a coordinate value that is a multiple of the minimum drawing unit of the drawing device (204). This is done in the same way as finding the modified minimum, for example, if the maximum value of the X coordinate is 2.56 m, it will be 2.575 m. In this case, the same applies to the minimum value of the Y wing.
  • the corrected maximum value (Xmu-i, ⁇ ,.,-. Di) is obtained.
  • modified maximum value (X m ,, H, Ym, -.. Di) may be obtained earlier towards the.
  • the E 0 R area becomes the change area R as it is.
  • each region of the C has a range surrounded by a broken line illustrated in the figure there range respectively have patterns P a, PB, and Pc as a graphic data.
  • Each block A, B, respectively block D in the C, E, block F, G, block H, I have cage containing Marete by a range surrounded by a broken line a figure existing range, respectively pattern P D , PE, PF, PG, PH, P, as graphic data.
  • Each graphic data is the coordinate system of the block to which it belongs (i.e., for example, the coordinate system of the pattern P A block A, the coordinates of the pattern P D block D System) is expressed.
  • the pattern P CN indicated by the chain line pattern P c is two points is a graphic data of the block C are respectively changed to a pattern P HN
  • the pattern P H is the graphic data of the block H is indicated by the two-dot chain line You.
  • the shaded portion is the change area R.
  • FIG. 9 shows the arrangement relationship of FIG. As shown in this figure, FIG. 8 shows design data hierarchically designed with block T as a vertex. For example, block T is parent data of blocks A, B, and C, and block A is blocks D, E Parent data.
  • design data of the smallest block including the change area R obtained as described above is obtained, This is set as parent data (301).
  • this is the parent data.
  • the design data of the lower hierarchy of the parent data that is, the child data is related to the change area R (302).
  • the block H is the force applied to the change area scale, and the block I is not applied. Therefore, in this case, the graphic coordinates of the block H covering the change area R in the child data are converted into the coordinate system of the block C which is the parent data (303). Thereby, the relative positional relationship of the graphic data of the block H in the block C is determined.
  • such processing is not performed on the block I that does not cover the change area R.
  • the above processing is performed for the following reason. That is, all figures in the drawing data are expressed in the coordinate system of the semiconductor chip, and the change region R is also expressed in this coordinate system.
  • the design data is hierarchically designed as described above. Therefore, it is only necessary to convert only the part of the child data in which the figure exists in the change region R to the coordinate system of the parent data and change them. If the figure existence range does not extend to the change area R, the child data is not subjected to coordinate conversion. As a result, only the necessary design data can be extracted and processed, and the change processing can be performed at high speed.
  • FIG. Illustrated the data structure of the design data for performing the change processing is shown in FIG. Illustrated As shown, this data structure is composed of block I, child block list, parent block list, layout information, and graphic data. This structure will be described by taking block A in the hierarchical structure in FIG. 9 as an example.
  • the block name of the target block (Block A), the head address of the child block list of the block (Block D), the head address of the parent block list (Block T), the figure existence range (Minimum value of coordinates of block A (X mi).
  • the child block list that has received the head address of the child block list stores the block list address (block D for block A) and the address of the next child block list (block E). Then, when the block list address is searched for the block list of the desired child block, various data centering on the block are expanded.
  • the parent block list that received the parent block list head address includes the block block K (block T for block A) and the address of the next parent block list (where block A has only block T as the parent block). There is none), and the location information address to the parent block (location information of block A in block T) is stored. And, as in the case of the child block list! If you search the block list of the desired parent block from the address, various data centered on that block will be developed.
  • the arrangement information stores the arrangement coordinates of the child block in the parent block (the arrangement coordinates of block A in block T). This data is used when the graphic coordinates are converted to the coordinate system of the parent block.
  • the figure data having received the figure data head address stores the layer name of the figure data, the next figure data address, the number of vertices of the figure data, and specific figure vertices.
  • the photomask M created by the above method is set in, for example, an exposure apparatus as shown in FIG. 12 and exposed.
  • a photomask (including a phase shift mask) M in the embodiment described below also has a pattern image transferred onto a semiconductor wafer W by the same procedure using, for example, the same exposure apparatus as in the present embodiment. You.
  • the illustrated exposure apparatus 10 is a reduced projection exposure apparatus that forms a mask pattern on a semiconductor wafer W by, for example, an area of 15 to 20 square meters by step and repeat.
  • the photomask M is a step-and-scan type light exposure device employing a catadioptric reduction optical system, an X-ray exposure device using soft X-rays,
  • the registry is spin-coated.
  • the semiconductor wafer W is placed on the housing 21 and is moved vertically and horizontally by the Z-axis carriage 22, the X-axis carriage 23, and the Y-axis carriage 24. It is designed to be step driven.
  • the photomask M for transferring a predetermined pattern onto the prebaked semiconductor wafer W is, for example, a reticle on which an original image of an integrated circuit pattern having a size five times the actual size is formed. Therefore, the pattern image is formed on the semiconductor wafer W. Exposure is performed by reducing the projection to 1/5.
  • the semiconductor wafer W is mounted on the wafer stage 21 and driven by the X, ⁇ , and Z-axis carriages 2, 2, 23, and 24. This is positioned at the exposure position. Further, the photomask M is set on the mask moving table 20 and is arranged on the optical path from the exposure light source 11 to the semiconductor wafer W, and is moved horizontally to perform the same positioning. After setting as described above, when the exposure light L is irradiated from the exposure light source 11, the exposure light L is incident on the photomask M, and is converted into a spot light beam by the reduction projection lens 19, and the light of the stage 21 is adjusted. The light is incident on the resist surface of the upper semiconductor wafer W. As a result, the pattern image is transferred to the semiconductor wafer W.
  • the resist After exposure, the resist is developed using a developer to form a resist pattern. The developer and rinse remaining in the resist are removed by evaporation to cure the resist. Finally, the mask pattern is finally transferred through the following processes: ashing and oxidizing removal of the unnecessary resist. The obtained semiconductor wafer w is obtained.
  • FIG. 13 is a flowchart showing an outline of a photomask manufacturing method according to another embodiment of the present invention.
  • FIG. 14 is an explanatory view conceptually showing the details of a photomask design change.
  • FIG. 15 is an explanatory diagram showing a hierarchical structure of design data constituting the photomask of FIG. 14.
  • the process up to the step of narrowing down the design data before and after the design change (600) and obtaining the change area in the design data after the change (700) is the same as that of the previously described embodiment.
  • the parent block, which is the design data of the minimum block including the change area, and the child block, which is the design data of the lower hierarchy, are extracted (80). 0).
  • each block has the same hierarchical structure as FIG. 9 as shown in FIG.
  • the shaded portion is the change area R.
  • the block C which is the minimum block including the change area R
  • the block C and the two blocks H.I which are the design data of the lower hierarchy, are extracted. . Therefore, as shown in the hatched portion in FIG. 14 and the hatched portion in FIG. 5, the blocks to be changed are C, H, and I.
  • the change area R Block I which is not affected by this, is different from the above-mentioned embodiment, which is excluded from the change.
  • new drawing data is created for the parent data (in the illustrated case, block C) and the child data (similarly, blocks H and I) according to the changed contents (900). Then, in the manner described above, the created drawing data and the unchanged drawing data are merged (100), and a photomask M is created (110). In this way, the parent data for the change area R and all the child data of this parent data Even if data is extracted and new drawing data is created for them,
  • a mask pattern for the accompanying photomask M can be created in a short time.
  • FIG. 16 is a flowchart showing an outline of a method for manufacturing a phase shift mask (photomask) according to still another embodiment of the present invention.
  • FIGS. 17 to 20 are explanatory diagrams of a phase shift mask with an auxiliary pattern, and FIG. 17 is an explanatory diagram showing a transfer pattern formed on a semiconductor wafer according to the flowchart of FIG.
  • FIG. 18 is an explanatory view showing a mask pattern,
  • FIG. 19 is an explanatory view showing a transfer pattern formed on a semiconductor substrate by the mask pattern of FIG. 18, and
  • FIG. 20 is a transfer pattern of FIG.
  • FIG. 4 is an explanatory diagram showing a mask pattern for forming a transfer pattern.
  • FIG. 21 to 24 are explanatory diagrams of a Levenson type phase shift mask
  • FIG. 21 shows a transfer pattern formed on a semiconductor device in accordance with the flowchart of FIG. 22 is an explanatory view showing a mask pattern
  • FIG. 23 is an explanatory view showing a transfer pattern formed on a semiconductor substrate by the mask pattern of FIG. 22, and
  • FIG. 24 is a transfer pattern of FIG. 21.
  • FIG. 4 is an explanatory view showing a mask pattern for forming a mask.
  • phase shift mask For example, a phase shift mask with an auxiliary pattern applied to the formation of a contact hole or the like is provided with an auxiliary opening having a size that is not transferred onto the substrate, and a phase shifter is provided at the opening or the auxiliary opening. And inverts the phase of light transmitted through the portion where the phase shifter is provided. Thereby, the spread of the skirt of the light intensity distribution of the transmitted light is suppressed, a steep light intensity distribution is obtained, and pattern formation is performed with good resolution.
  • a Levenson-type phase shift mask applied to the formation of a wiring layer has a phase shifter for inverting the phase on one side adjacent to an opening on the mask. Since the phases of the adjacent transmitted lights are inverted, they act to cancel each other out, so that the light intensity at the boundary of the transfer region becomes 0, and the pattern is formed with good resolution.
  • the present invention is not limited to a self-aligned phase shift mask or a transmission type phase shift mask. It is also applied to other phase shift masks such as a foot mask.
  • This embodiment is a method for manufacturing a phase shift mask for transferring a pattern onto a semiconductor substrate while selectively shifting the phase of light.
  • a provisional phase shift mask is prepared. Create typical drawing data (12000).
  • the phase shift mask with the auxiliary pattern is a pattern to be formed as shown in FIG. 18 (a).
  • auxiliary apertures 32 are formed automatically in which a sub-resolution phase shifter made of, for example, PMMA (polymethyl methacrylate) or SiO 2 film is formed.
  • Figure 18 (b) By synthesizing such a mask pattern, provisional drawing data S shown in FIG. 18 (c) is created.
  • the phase shift mask has a defect peculiar to the phase structure called a shift pattern defect. Therefore, in order to prevent the occurrence of shift pattern defects, an exposure prediction operation is performed on the drawing data S shown in FIG. 18 (c) in the physical mask pattern state by, for example, the die ratio reduction method (1). 3 0 0), and compares the calculation result with the design pattern. Then, an area where a shift pattern defect occurs in the drawing data S, that is, an area requiring correction, that is, a correction area R is obtained from the exposure prediction calculation result (140).
  • FIG. 19 shows the prediction result based on the drawing data S in FIG. 18 (c), that is, the pattern formed on the semiconductor wafer.
  • the drawing data S of FIG. 18 (c) an unnecessary pattern is formed between two transfer patterns as shown in the figure. Therefore, in the drawing data S, the auxiliary opening 32 between the transfer regions 31 becomes the correction region R.
  • new drawing data S according to the correction contents is created only for the area R (1500). That is, data correction is performed by restricting the automatic generation mode of the auxiliary opening 32, and the correction region R is formed as an integrated auxiliary opening 32 as shown in FIG. 20 (b). Then, the entire area is merged with the part that does not need to be corrected to form an auxiliary opening 32 shown in FIG.
  • the Levenson-type phase shift mask is designed to invert the phase of the transmitted light between adjacent transfer areas. Every other phase shifter is provided. Therefore, in order to form such a transfer pattern 30, a mask pattern having a transfer region 31a without a phase shifter shown in FIG. 22 (a) and a phase shifter shown in FIG.
  • the provisional drawing data S shown in FIG. 22 (c) is created using the mask pattern formed with the transfer region 31b having the following (1200).
  • new drawing data S is created for the correction area R only in accordance with the correction contents (1500).
  • a correction to form an auxiliary pattern 31c having a width W is made, and this is merged with Figs. 24 (a) and (b) to 4
  • the drawing data S shown in (d) is used (16000).
  • the left transfer area 31a becomes wider than the others by the width W in anticipation of the pattern narrowing.
  • the process (1) is performed until there is no area that needs to be corrected. 3 0 0-1 6 0 0) is repeated. At this time, it is desirable to perform the exposure prediction calculation only for the correction region R.
  • a phase shift mask is created (1700).
  • the correction region R is obtained based on the result of the exposure prediction calculation, and a new drawing data S is created only for the changed region R.
  • Overtime correction work can be performed in a short time.
  • the method for manufacturing a photomask, the method for manufacturing a phase shift mask, and the method for manufacturing a semiconductor device according to the present invention are suitable for use in a technique for changing the layout of a photomask forming a circuit element.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

明 现 曞 フォ 卜マスクの補造方法および䜍盞シフ 卜マスクの補造方法ならびに半導䜓装眮 の補造方法 技術分野
本発明はマスクの補造技術に関し、 特に、 回路玠子を半導䜓りェハ䞊に圢成す るフォ 卜マスクのマスクパタヌンのコンピュヌタ支揎による自動レむァゥ 卜に適 甚しお有効な技術に関する。 背景技術
今日、 半導䜓装眮は高集積化、 高機胜化の䞀途を迪぀おいる。 そしお、 集積床 が高くなればなるほど、 補品開発に芁する人ず時間は加速床的に增加する。 その 䞀方で、 垂堎のニヌズにいち早く察応するため、 あるいは補品ラむフサむ クルの 短呜化のため、 補品開発期間の短瞮化ずいうテヌマが垞に課されおいる。 このよ うな環境䞋においお、 半導䜓りェハ䞊に電子回路を圢成するフォ トマスクのマス クパタヌンの蚭蚈に぀いおは蚭蚈自動化 D A  Des i gn Au toma t i on)を図るこず によっお前蚘した短瞮化の芁求に応えおいる。
しかし、 論理蚭蚈から始たっお最終的にマスクが䜜成されるたでには、 たずえ ば 3週間以䞊ずいった長期にわたるのが䞀般的である。 したがっお、 D Aにより 短瞮化されたずはいえ、 補品開発の䞀連のプロセスの䞭でマスク蚭蚈が占める時 間的割合は比逃的倧きなものである。 このようなこずから、 蚭蚈デ䞀倕の䞀郚に 倉曎があった堎合にすべおのレむァゥ トパタヌンに察しおマスクパタヌンを䜜り 盎すこずずすれば、 倉曎凊理時間は前述した新芏䜜成時ず同皋床の膚倧なものに なる。
そこで、 蚭蚈倉曎に合わせおマスクパタヌンを効率よく修正するために様々な 技術が提案されおいる。 たずえば特開平 5— 3 2 3 5 6 5号公報には、 マスク局 毎に来歎管理を行぀おレむァゥ トデヌタの誀修正を防止する技術が蚘茉されおい る。 たた、 特開平 4 - 3 7 2 1 5 5号公報には、 基準パタヌンず倉曎パタヌンず の盞違点をりス ト出力しお倉曎ミ スをチヱック し、 ゚ディ 倕でパタヌン修正を行 う技術が蚘茉されおいる。 特開平 4 - 2 3 8 5 7 9号公報には、 倉曎されたプロ ックゃネッ 卜を倉曎前デヌタから削陀し、 削陀により未配眮ずなった箇所を再配 眮し、 さらに远加されたブロックやネッ トを配眮する技術が蚘茉されおいる。 特 開平 4 _ 3 2 9 7 3号公報には、 入力されたパタヌンデヌタから䜿甚マスクおよ び構成芁玠を決定しおマスクパタヌンを䜜成する技術が蚘茉されおいる。 特開平 5 - 6 7 7 5 6号公報には、 了ドレス情報ファむルを察話的に倉曎し、 倉曎され たフアむルに埓っおマスク R O M甚マスクパタヌンを発生させる技術が蚘茉され おいる。 特開平 3 - 2 0 6 6 4 6号公報には、 耇数のマスクデヌタをデザィ ンル ヌルの異なる集積回路を䞀぀の集積回路に䜵合する技術が蚘茉されおいる。 特開 昭 6 1 — 1 0 5 8 8 9号公報には、 マスタず倉曎郚分のマスクデヌタを統合しお、 配線のない領域に配線パタヌンを圢成する技術が蚘茉されおいる。 そしお、 特開 å¹³ 3— 2 6 9 7 6 7号公報には、 蚭蚈倉曎に䌎う改造郚分を特定しお電子回路の 蚭蚈を行う技術が蚘茉されおいる。
しかし、 前蚘した技術では、 いずれも倉曎䜜業をどのように行えば効率的かず いう䜜業内容に着目した考察はなされおいない。 したがっお、 実際の䜜業におい おはかなりの範囲に亙っお新芏䜜成ず同様の手順に沿っおパタヌンレむァゥ 卜を 行う必芁が生じるものず想定され、 倧幅な時間短瞮化は困難ず思われる。
たた、 光の䜍盞を遞択的にシフ 卜させながら半導䜓りェハ䞊にパタヌンを転写 する䜍盞シフ トマスクにあっおは、 シフ トパタヌン欠陥の発生を防止するために マスクパタヌン状態で露光予枬挔算を実行しお蚭蚈パ倕䞀ンが再珟されるかが怜 蚌される。 そしお、 シフ トパタヌン欠陥が発生するおそれがある埞合には、 その 箇所に必芁な修正を加えられる。 この修正䜜業も前蚘した倉曎䜜業ず同様に迅速 性が芁求される。
そこで、 本発明の目的は、 蚭蚈倉曎に䌎うフォ 卜マスクのマスクパタヌンを短 時間のうちに䜜成するこずのできる技術を提䟛するこずにある。
本発明の他の目的は、 䜍盞シフ トマスクの補造における描画デ䞀倕修正䜜業を 短時間のうちに行うこずのできる技術を提䟛するこずにある。
本発明の前蚘ならびにその他の目的ず新芏な特城は、 本明现曞の蚘述および添 付図面から明らかになるであろう。 発明の開瀺
本願においお開瀺される発明のうち、 代衚的なものの抂芁を簡単に説明すれば、 次の通りである。
すなわち、 本発明によるフォ トマスクの補造方法は次の工皋 a ) 〜  e ) を 含むこずを特城ずするものである。
( a ) 蚭蚈倉曎前埌における蚭蚈デヌタを盞互に比絞する工皋、
( b ) その比絞結果から倉曎埌の蚭蚈デヌタにおいお倉曎前の蚭蚈デヌタず異な ぀おいる倉曎領域を求める工皋、
( c ) 倉曎領域に぀いお倉曎内容に沿った新たな描画デヌタを䜜成する工皋、
( d ) 倉曎領域の描画デヌタず蚭蚈倉曎前においお既に䜜成されおいる倉曎領域 以倖の描画デヌタずを合成する工皋、
( e ) 合成された描画デヌタに基づいお蚭蚈倉曎埌のフォ トマスクを補造するェ 皋。
このフォ トマスクの補造方法においお、 前蚘  C ) 工皋は次の工皋  C 1 ) ~
( C 3 ) により構成するこずができる。
( C , ) 階局化蚭蚈された蚭蚈デヌタのうちで倉曎領域を包含する最小ブロック の蚭蚈デヌタである芪デヌタを求める工皋、
( c 2 ) この芪デヌタの䞋䜍の階局の蚭蚈デ䞀倕である子デヌタのうちで倉曎領 域にかかる子デヌタの図圢座暙を芪デヌタの座暙系に倉換する工皋、
( c 3 ) 芪デヌタおよび座暙倉換された子デヌタに぀いお倉曎内容に沿った新た な描画デ䞀倕を䜜成する工皋。
たた、 本発明によるフォ トマスクの補造方法は次の工皋  a ) 〜  f ) を含む こずを特城ずするものである。
( a ) 蚭蚈倉曎前埌における蚭蚈デヌタを盞互に比范する工皋、
( b ) その比范結果から倉曎埌の蚭蚈デヌタにおいお倉曎前の蚭蚈デヌタず異な ぀おいる倉曎領域を求める工皋、
( c ) 階局化蚭蚈された蚭蚈デヌタのうちで倉曎領域を包含する最小プロックで ある芪デヌタおよびその䞋䜍の階暊の蚭蚈デヌタである子デヌタを抜出する工皋、
― ( d ) 抜出された芪デヌタおよび子デヌタに぀いお倉曎内容に沿った新たな描画 デヌタを䜜成する工皋、
( e ) 描画デヌタず蚭蚈倉曎前においお既に䜜成されお倉曎が加えられおいない 描画デヌタずを合成する工皋、
( f ) 合成された描画デヌタに基づいお蚭蚈倉曎埌のフォ トマスクを補造するェ 皋。
本発明による䜍盞シフ 卜マスクの補造方法は次の工皋 a ) 〜  f ) を含むこ ずを特城ずするものである。
( a ) 䜍盞シフ トマスクに぀いおの暫定的な描画デヌタを䜜成する工皋、
( b ) この描画デ䞀倕に基づいお露光予枬挔算を行う工皋、
( c ) 露光予枬挔算結果から描画デヌタにおいお修正が必芁な領域を求める工皋、 ( d ) 修正が必芁な領域が存圚した堎合にはその領域に぀いお修正内容に沿぀た 新たな描画デヌタを䜜成する䞀方、 存圚しない堎合には  f ) 工皋に移行するェ 皋、
( e ) 描画デヌタず修正が䞍芁な描画デヌタずを合成する工皋、
( f ) 合成された描画デヌタに基づいお䜍盞シフ トマスクを補造する工皋。
この䜍盞シフ 卜マスクの補造方法においお、 d ) 工皋においお新たな描画デ —倕を䜜成した埌、 修正された領域に぀いお限定的に露光予枬挔算を行いながら 適切な前蚘描画デヌタを䜜成するこずが望たしい。
本発明による半導䜓装眮の補造方法は、 フォ トマスクに圢成されたパタヌンを 半導䜓りェハ䞊に転写しお所定の電子回路を圢成するもので、 次の工皋  a ) 〜 ( h ) を含むこずを特城ずするものである。
( a ) フォ 卜マスクの蚭蚈倉曎前埌における蚭蚈デヌタを盞互に比絞する工皋、 ( b ) その比范結果から倉曎埌の蚭蚈デヌタにおいお倉曎前の蚭蚈デヌタず異な ぀おいる倉曎領域を求める工皋、
( c ) 倉曎領域に぀いお倉曎内容に沿った新たな描画デヌタを䜜成する工皋、
( d ) 倉曎領域の描画デヌタず蚭蚈倉曎前においお既に䜜成されおいる倉曎領域 以倖の描画デ䞀倕ずを合成する工皋、 (e) 合成された描画デヌタに基づいお蚭蚈倉曎埌のフォ トマスクを補造するェ 皋、
( f ) フォ ト レゞス 卜の塗垃された半導䜓りェハを露光装眮のゥヱハステヌゞに 搭茉しおこれを露光䜍眮に䜍眮決めする工皋、
(g) 補造された前蚘フォ トマスクを露光光源から前蚘半導䜓ゥ ハに至る光路 䞊に配眮する工皋、
(h) フォ 卜マスクに露光光を照射しおフォ トマスクに圢成されたパタヌンを半 導䜓ゥ -ハ䞊に露光する工皋。
この半導䜓装眮の補造方法においお、 前蚘 c) 工皋は次の工皋  C l ) ~ ( c 3 ) により構成するこずができる。
( c , ) 階屚化蚭蚈された蚭蚈デヌタのうちで倉曎領域を包含する最小ブロック の蚭蚈デヌタである芪デ䞀倕を求める工皋、
(c2 ) この芪デヌタの䞋䜍の階局の蚭蚈デヌタである子デヌタのうちで倉曎領 域にかかる子デヌタの図圢座暙を芪デヌタの座暙系に倉換する工皋、
(ca ) 芪デヌタおよび座暙倉換された子デヌタに぀いお倉曎内容に沿った新た な描画デヌタを䜜成する工皋。
本発明による半導䜓装眮の補造方法は、 フォ 卜マスクに圢成されたパタヌンを 半導䜓りェハ䞊に転写しお所定の電子回路を圢成するもので、 次の工皋 a ) 〜
( i ) を含むこずを特城ずするものである。
(a) フォ トマスクの蚭蚈倉曎前埌における蚭蚈デヌタを盞互に比范する工皋、
(b) その比范結果から倉曎埌の蚭蚈デヌタにおいお倉曎前の蚭蚈デヌタず異な ぀おいる倉曎領域を求める工皋、
( c ) 階局化蚭蚈された蚭蚈デヌタのうちで倉曎領域を包含する最小プロックで ある芪デ䞀倕およびその䞋䜍の階局の蚭蚈デヌタである子デヌタを抜出する工皋、 (d) 抜出された芪デヌタおよび子デヌタに぀いお倉曎内容に沿った新たな描画 デヌタを䜜成する工皋、
( e ) 䜜成された描画デヌタず蚭蚈倉曎前においお既に䜜成されお倉曎が加えら れおいない描画デヌタずを合成する工皋、
( f ) 合成された描画デヌタに基づいお蚭蚈倉曎埌のフォ 卜マスクを補造するェ 皋、
( g ) フォ トレゞス 卜の塗垃された半導䜓りェハを露光装眮のゥヱハステヌゞに 搭茉しおこれを露光䜍眮に䜍眮決めする工皋、
( h ) 補造されたフォ トマスクを露光光源から半導䜓りェハに至る光路䞊に配眮 する工皋、
( i ) フォ トマスクに露光光を照射しおフォ トマスクに圢成されたパタヌンを半 導䜓りェハ䞊に露光する工皋。
本発明による半導䜓装眮の補造方法は、 䜍盞シフ トマスクに圢成されたパ倕䞀 ンを半導䜓ゥ ハ䞊に転写しお所定の電子回路を圢成するもので、 次の工皋 a ) ~ ( i ) を含むこずを特城ずするものである。
( a ) 䜍盞シフ 卜マスクに぀いおの暫定的な描画デヌタを䜜成する工皋、
( b ) その描画デヌタに基づいお露光予枬挔算を行う工皋、
( c ) 露光予枬挔算結果から描画デヌタにおいお修正が必芁な領域を求める工皋、
( d ) 修正が必芁な領域が存圚した堎合にはその領域に぀いお修正内容に沿った 新たな描画デヌタを䜜成する䞀方、 存圚しない堎合には  f ) 工皋に移行するェ 皋、
( e ) 描画デヌタず修正が䞍芁な描画デヌタずを合成する工皋、
( f ) 合成された描画デヌタに基づいお䜍盞シフ トマスクを補造する工皋、
( g ) フォ ト レゞス 卜の塗垃された半導䜓ゥヱハを露光装眮のゥヱハステヌゞに 搭茉しおこれを露光䜍眮に䜍眮決めする工皋、
( h ) 補造された䜍盞シフ トマスクを露光光源から半導䜓りェハに至る光路䞊に 配眮する工皋、
( i ) 䜍盞シフ トマスクに露光光を照射しお䜍盞シフ トマスクに圢成されたパタ —ンを半導䜓りェハ䞊に露光する工皋。
この半導䜓装眮の補造方法においお、 前蚘 d ) 工皋においお新たな描画デヌ 倕を䜜成した埌、 修正された領域に぀いお限定的に露光予枬挔算を行いながら描 画デヌタを䜜成するこずが望た しい。
これにより、 蚭蚈倉曎に䌎うフォ トマスクのマスクパタヌンを短時間のうちに 䜜成するこずが可胜になる。 たた、 䜍盞シフ トマスクの補造においお、 描画デ䞀 倕修正䜜業を短時間のうちに行うこずができる。 図面の簡単な説明
図 1 はフォ 卜マスクの蚭蚈 ·開発の流れを瀺す工皋図、 図 2は本発明の䞀実斜 の圢態であるフォ トマスクの補造方法の抂略を瀺すフロヌチダ䞀 ト、 図 3および 図 4 は図 2のフロヌチダ䞀トに沿う説明図、 図 5は図 2のフロヌチダ䞀 卜の䞀郚 を詳现に瀺すフロヌチダ䞀ト、 図 6は図 5のフロヌチダ䞀トを実行する際におけ る倉曎領域の出力図圢を瀺す説明図、 図 7は図 2のフロヌチダ䞀トの他の䞀郚を 詳现に瀺すフロヌチダ䞀 ト、 図 8はフォ トマスクの蚭蚈倉曎内容を抂念的に瀺す 説明図、 図 9は図 8のフォ 卜マスクを構成する蚭蚈デヌタの階局構造を瀺す説明 図、 図 1 0はレむァゥ ト蚭蚈においお栌玍されおいる蚭蚈デヌタのデヌタ構造を 瀺す抂念図、 図 1 1は図 2のフロヌチャヌトのさらに他の䞀郚を詳现に瀺すフロ —チャヌ ト、 図 1 2は補造されたフォ トマスクが甚いられる露光装眮を瀺す抂略 図、 図 1 3は本発明の他の実斜の圢態であるフォ 卜マスクの補造方法の抂略を瀺 すフロヌチダ䞀 ト、 図 1 4 はフォ トマスクの蚭蚈倉曎内容を抂念的に瀺す説明図、 図 1 5は図 1 4のフォ トマスクを構成する蚭蚈デヌタの階局構造を瀺す説明図、 図 1 6は本発明のさらに他の実斜の圢態のフォ 卜マスクである䜍盞シフ 卜マスク の補造方法の抂略を瀺すフロヌチダ䞀卜、 図 1 7は図 1 6のフロヌチダ䞀 卜に埓 ぀お半導䜓ゥヱハ䞊に圢成される転写パタヌンを瀺す説明図、 図 1 8はマスクパ タヌンを瀺す説明図、 図 1 9は図 1 8のマスクパタヌンによっお半導䜓ゥヱハ䞊 に圢成される転写パタヌンを瀺す説明図、 図 2 0は図 1 7の転写パタヌンを圢成 するためのマスクパタヌンを瀺す説明図、 図 2 1は図 1 6のフロヌチャヌトに埓 ぀お半導䜓ゥ ハ䞊に圢成される他の転写パタヌンを瀺す説明図、 図 2 2はマス クパタヌンを瀺す説明図、 図 2 3は図 2 2のマスクパタヌンによっお半導䜓ゥェ ハ䞊に圢成される転写パタヌンを瀺す説明図、 図 2 4は図 2 1 の転写パタヌンを 圢成するためのマスクパタヌンを瀺す説明図である。 発明を実斜するための最良の圢態
以䞋、 本発明の実斜の圢態を、 図面に基づいお詳现に説明する。 なお、 実斜の 圢態を説明するための党図においお同䞀の機胜を有する郚材には同䞀の笊号が付 _ されおおり、 その繰り返しの説明は省略されおいる。
図 1 はフォ 卜マスクの蚭蚈 ·開発の流れを瀺す工皋図、 図 2は本発明の䞀実斜 の圢態であるフォ 卜マスクの補造方法の抂略を瀺すフロヌチダ䞀ト、 図 3および 図 4は図 2のフロヌチャヌ トに沿う説明図、 図 5は図 2のフロヌチャヌ トの䞀郚 を詳现に瀺すフロヌチダ䞀ト、 図 6は図 5のフロヌチダ䞀卜を実行する際におけ る倉曎領域の出力図圢を瀺す説明図、 図 7は図 2のフロヌチダ䞀 卜の他の䞀郚を 詳现に瀺すフロヌチダ䞀卜、 図 8はフォ 卜マスクの蚭蚈倉曎内容を抂念的に瀺す 説明図、 図 9は図 8のフォ トマスクを構成する蚭蚈デヌタの階局構造を瀺す説明 図、 図 1 0はレむァゥ ト蚭蚈においお栌玍されおいる蚭蚈デヌタのデ䞀倕構造を 瀺す抂念図、 図 1 1 は図 2のフロヌチダ䞀 卜のさらに他の䞀郚を詳现に瀺すフロ 䞀チャヌ ト、 図 1 2は補造されたフォ トマスクが甚いられる露光装眮を瀺す抂略 図である。
半導䜓りェハ W (図 1 2 ) の䞊に転写される回路パタヌンや配線パタヌンずい ぀た所定のパタヌンが圢成されたフォ トマスク M (図 8、 図 1 2 ) の蚭蚈 · 開発 は、 コンピュヌタ支揎による蚭蚈自動化のもず、 図 1に瀺すように、 䞊流から䞋 流に向かっお、 システム ·機胜蚭蚈工皋 S , 、 論理 · テス ト蚭蚈工皋 S 2 、 回路
• デバむス蚭蚈工皋 S 3 、 レむァゥ ト蚭蚈工皋 S 4 、 ァヌ トワヌク凊理工皋 S 5 により構成されおいる。 そしお、 各工皋 s , 〜s 5 に察応しお䟋瀺されおいる゜ フ トりヱァゃデヌタベヌスなどに基づきヮ䞀クステヌショ ン W Sを操䜜するこず により凊理が実行されお行き、 ァ䞀 卜ワヌク凊理工皋 S 5 で䜜成された描画デ䞀 倕をマスクパタヌン描画装眮 以䞋、 単に Γ描画装眮」 ずいう。  Aにかけおフ ォ トマスク Mが補造されるようになっおいる。
ここで、 各工皋 ~ S 5 にお実行される凊理内容の抂略を説明するず次のよ うなものである。
先ず、 システム ·機胜蚭蚈工皋 S , では、 システム仕様に基づいお半導䜓装眮 の機胜仕様が䜜成され、 動䜜の詳现が蚭蚈される。 ここでは、 機胜蚘述蚀語や状 態遷移図を甚いながら半導䜓装匱の動䜜が定められお行き、 たずえば論理ブロッ クの機胜レゞスタのビッ ト数や個数ずいったアヌキテクチャが確定される。 論理 ' テス ト蚭蚈工皋 S 2 では、 システム ·機胜蚭蚈工皋 S , により蚘述され
― た機胜蚭蚈デヌタに基づいお論理ゲヌト N A N D、 O R、 むンバヌ倕など 単 䜍のレベルにたで具䜓化される。 ぀たり、 構造蚘述蚀語や論理図を䜿甚しお、 論 理回路構造に䞻県をおいた蚭蚈が行われる。 さらに、 シミ ュレヌショ ン · チ゚ツ クにより論理誀りが蚂正される。
回路 · デバむス蚭蚈工皋 S 3 では、 前述の構造蚘述蚀語や回路図を甚いお半導 䜓装眮の補造条件に基づいた 卜ランゞス倕などの圢状や電気的性胜などが蚭蚈さ れる。 さらに、 これらをべ䞀スにしお基本回路や回路セルの蚭蚈、 さらには党䜓 回路の蚭蚈がされる。
レむアり ト蚭蚈工皋 S 4 では、 論理 ' テス ト蚭蚈工皋 S 2 により埗られた接続 情報ず回路 · デバむス蚭蚈工皋 S 3 により準備された論理セルラむブラリを甚い お論理ゲヌ 卜の配眮、 配線が行われおフォ トマスク Mのパタヌンの抂略である蚭 蚈デヌタが決定される。 なお、 埌述するように、 この蚭蚈デヌタは䞀般的には階 局化蚭蚈されおおり、 蚭蚈の耇雑化を緩和しお蚭蚈効率の向䞊が図られおいる。 アヌトワヌク凊理工皋 S 5 では、 レむアり ト蚭蚈工皋 S 4 での蚭蚈デヌタに察 し、 描画装眮で凊理可胜な加工を斜しお描画デヌタずするものである。 そしお、 前述のように、 この描画デヌタを描画装眮 Aにかけるず所定のパタヌンが圢成さ れたフォ 卜マスク Mが埗られる。
ここで、 以䞊のようなプロセスを経お描画デヌタが䜜成された埌に蚭蚈倉曎が 発生した堎合、 あるいは、 さらに進んでフォ トマスク Mが補造された埌に蚭蚈倉 曎が発生した堎合、 本実斜の圢態では図 2に瀺すようなフロヌチダ䞀卜に埓っお フォ 卜マスク Mが補造される。 すなわち、 レむァゥ トパタヌンの蚭蚈倉曎前埌の 蚭蚈デヌタを比范する  1 0 0 ) 。 次に、 その比范結果から倉曎埌の蚭蚈デヌタ における倉曎前の蚭蚈デヌタの圱響範囲、 ぀たり蚭蚈倉曎埌の蚭蚈デヌタにおけ る倉曎領域を求め  2 0 0 ) 、 この倉曎領域に぀いお倉曎埌の蚭蚈デヌタを基に しお新たな描画デヌタを䜜成する  3 0 0 ) 。 そしお、 この倉曎領域の描画デヌ 倕ず倉曎領域以倖の描画デヌタ この描画デヌタは蚭蚈倉曎前に既に䜜成した描 画デヌタの䞀郚である ずを合成、 すなわちマヌゞし  4 0 0 ) 、 フォ トマスク Mを䜜成する  5 0 0 ) 。 このフロヌに察応した図を図 3および図 4に瀺す。 図 3 (a) は蚭蚈倉曎前の 蚭蚈デヌタ D。 、 図 3 (b) は蚭蚈倉曎埌の蚭蚈デヌタ DN である。 ここでは、 蚭蚈倉曎により図 3 (a) に瀺すパタヌン P。 が図 3 (b) に瀺すように図面䞋 方に移動しおパタヌン PN ずなったケヌスが瀺されおいる。 したがっお、 この 2 ぀の蚭蚈デヌタ Do , DN を盞互に比范するこずにより倉曎領域 Rが求められる こずになる 図 3 (c) ) 。 そしお、 図 4 (b) に瀺すように、 倉曎領域 Rに぀ いお新たな描画デヌタ SN を䜜成し、 この描画デヌタ SN ず図 4 (a) に瀺す倉 曎領域 R以倖の描画デヌタ So (倉曎前の描画デヌタから図圢挔算により倉曎領 域 Rを陀いた描画デヌタ ずを合成するずパタヌン党䜓の描画デヌタ SA が埗ら れる 図 4 ( c ) ) 。 そしお、 図 4 ( c ) に瀺す描画デヌタ SA でフォ 卜マスク Mを䜜成する。
なお、 以䞋に蚘茉する実斜の圢態を含め、 フォ トマスク M䜜成埌は、 これを甚 いお露光が行われる。 詳现は埌述するが、 露光はフォ トマスク Mに圢成されたパ タヌンを半導䜓りェハ Wの䞊に転写しお所定の霍子回路を圢成するもので、 レゞ ストの塗垃された半導䜓ゥヱハ Wおよびフォ 卜マスク Mをそれぞれ所定䜍眮にセ ッ トしおパタヌン感光するものである。
ここで、 図 2にお瀺された倉曎領域 R (図 3 (c) ) を求める工皋、 倉曎領域 Rの描画デヌタ SN (図 4 (b) ) を䜜成する工皋ならびにこの描画デヌタ SN ず描画デ䞀倕 S。 図 4 (a) ) ずをマヌゞする工皋のそれぞれの詳现に぀いお 以䞋に順を远っお説明する。
最初に倉曎領域 Rを求める工皋に぀いお説明する。 ここでは、 圓該工皋のフロ —チャヌ トである図 5、 およびこの工皋を実行するにおいお埗られる倉曎領域 R の出力図圢を瀺す図 6を甚いお説明する。
図 5に瀺すように、 先ず、 倉曎前の蚭蚈デヌタず倉曎埌の蚭蚈デヌタずの図圢 挔算で E OR (Exclusive OR—排他的論理和 領域を求める  2 0 1 ) 。 これに より、 図 6に瀺すように、 倉曎前埌の蚭蚈デヌタにおいお異なるパタヌン Ρο , PN (図瀺する堎合には倉曎前のパタヌン PO ず倉曎埌のパタヌン PN ) のみが 抜出される。
次に、 抜出された E OR領域のすべおの出力図圢の座暙倀のうちの最小倀 X mi„  Ymin ) ず最倧倀 Xm,, . Ym.x ) ずを求める  2 0 2 ) 。
そしお、 求めた最小倀を描画装眮の描画最小単䜍 たずえば 0.025 m) の倍 数の座暙倀に切り捚おる  2 0 3 ) 。 具䜓的には、 たずえば X座暙の最小倀が 1. 53 mならば 1.525 /mにする。 Y座暙の最小倀に぀いおも同様の凊理を行う。 これにより、 描画装眮にお粟床よく取り扱うこずが可胜な修正最小倀
i , Υπ,, η-.d i ) が求められる。
続いお、 最倧倀を描画装眮の描画最小単䜍の倍数の座暙倀に切り䞊げる 2 0 4 ) 。 これは、 修正最小倀を求める堎合ず同様にしお行われ、 たずえば X座暙の 最倧倀が 2.56 mならば 2.575 mにする。 ここでも、 Y座棟の最小倀に぀いお も同様に行う。 これにより、 修正最倧倀 Xmu- i , Υα,. ,-.d i ) が求められ る。 なお、 修正最倧倀 Xm,H , Ym.,-.d i ) の方を先に求めるようにしお もよい。
このようにしお求められた修正最小倀 Xm i n-,«H 
Figure imgf000013_0001
n-.d i ) ず修正最倧 倀 Xm, - ,<n . Ym.x-.. j ) ずを察向する角の座暙にしお矩圢を䜜れば 2 0 5) 、 図 6の砎線にお瀺すような倉曎領域 Rが埗られる。 なお、 本実斜の圢態で は、 高粟床凊理を実行するために座暙倀の切り䞊げ、 切り捚おにより修正倀を求 めおいるが、 求められた座暙倀をそのたた甚いるこずもできる。 この堎合には、
E 0 R領域がそのたた倉曎領域 Rになる。
次に、 倉曎領域 Rの描画デヌタを䜜成する工皋に぀いお図 7〜図 1 0を甚いお 説明する。
図 8にお抂念的に瀺すように、 半導䜓チップの党䜓領域 あるいは䞀郚の機胜 領域 に盞圓するフォ トマスク Mの党䜓をプロック Tで衚した堎合、 このブロッ ク T内に配眮されたブロック A, B, Cの各領域は図瀺する砎線で囲たれた範囲 を図圢存圚範囲ず しお有し、 それぞれパタヌン PA , PB , Pc を図圢デヌタず しお有しおいる。 そしお、 各ブロック A, B, C内にはそれぞれブロック D, E、 ブロック F, G、 ブロック H, I が砎線で囲たれた範囲を図圢存圚範囲ず しお含 たれおおり、 それぞれパタヌン P D , PE , P F , PG , PH , P , を図圢デヌ タずしお有しおいる。 各図圢デヌタはそれが所属するブロックの座暙系 ぀たり、 たずえばパタヌン PA はブロック Aの座暙系、 パタヌン PD はブロック Dの座暙 系 で衚珟されおいる。 そしお、 ここではブロック Cの図圢デヌタであるパタヌ ン P c が二点鎖線で瀺すパタヌン P C Nに、 ブロック Hの図圢デヌタであるパタヌ ン P H が二点鎖線で瀺すパタヌン P HNにそれぞれ倉曎される。 網掛け郚分が倉曎 領域 Rである。
図 8の配列関係を衚したのが図 9である。 この図にお瀺されるように、 図 8は ブロック Tを頂点ず しお階局化蚭蚈された蚭蚈デヌタであり、 たずえばプロック Tはブロック A , B , Cの芪デヌタ、 ブロック Aはブロック D , Eの芪デヌタず なっおいる。
このような構成を前提にしお、 本工皋では、 先ず図 7のフロヌチダ䞀トにお瀺 すように、 前述のようにしお求められた倉曎領域 Rを包含する最小ブロックの蚭 蚈デヌタを求め、 これを芪デヌタずする  3 0 1 ) 。 ここでは、 倉曎領域 Rはブ ロック Cに包含されおいるのでこれが芪デヌタずなる。
次に、 芪デヌタの䞋䜍の階局の蚭蚈デヌタ、 ぀たり子デヌタが倉曎領域 Rにか かっおいるかを怜蚌する  3 0 2 ) 。 図 8に瀺すように、 プロック Cの䞋䜍の階 局の蚭蚈デヌタである 2぀のブロック H , Iのうち、 ブロック Hは倉曎領域尺に かかっおいる力 <、 ブロック I はかかっおいない。 したがっお、 ここでは子デヌタ のうち倉曎領域 Rにかかっおいるプロック Hの図圢座暙を芪デヌタであるプロッ ク Cの座暙系に倉換する  3 0 3 ) 。 これにより、 ブロック Hの図圢デヌタのブ ロック Cにおける盞察的な䜍眮関係が確定される。 䞀方、 倉曎領域 Rにかかっお いないブロック I に぀いおはこのような凊理は行われない。
以䞊の凊理を行うのは次のような理由による。 すなわち、 描画デヌタの図圢は すべお半導䜓チップの座暙系で衚珟されおおり、 倉曎領域 Rもこの座暙系で衚珟 される。 䞀方、 蚭蚈デヌタは䞊述のように階局化蚭蚈されおいる。 したがっお、 子デヌタの図圢存圚範囲が倉曎領域 Rにかかるもののみを芪デヌタの座暙系に倉 換しおこれらを倉曎しおやればよいこずになる。 たた、 図圢存圚範囲が倉曎領域 Rにかからなければその子デヌタは座暙倉換察象ではなくなる。 これにより、 必 芁な蚭蚈デヌタのみを抜出加工するこずができ、 倉曎凊理を高速に行うこずが可 胜になる。
ここで、 倉曎凊理を行うための蚭蚈デヌタのデヌタ構造を図 1 0に瀺す。 図瀺 するように、 このデヌタ構造はプロック䞀 I 、 子プロック リス ト、 芪プロック リ ス ト、 配眮情報および図圢デヌタから構成されおいる。 この構造を図 9の階局構 造におけるプロック Aを䟋にずっお説明する。
ブロック䞀芜には、 察象ずなるブロックのブロック名 ブロック A ) 、 そのブ ロックの子プロック リス 卜の先頭ァ ドレス プロック D ) 、 芪プロック リス トの 先頭ァ ドレス プロック T ) 、 図圢存圚範囲 プロック Aの座暙の最小倀 X m i
„ , Y m i„ ) ず最倧倀 Xm, , , Y m. x ) ) 、 圓該ブロックが有する図圢デヌタ の先頭ァ ドレスが栌玍されおいる。
子プロック リス 卜先頭ァ ドレスを受けた子プロック リス 卜には、 プロック䞀芧 ア ドレス プロック Aに察するプロック D ) 、 次の子ブロック リス 卜のア ドレス (ブロック E ) が栌玍されおいる。 そしお、 ブロック䞀芧ア ドレスから所望の子 プロックのブ口ックヌ芜を怜玢するず、 今床はそのプロックを䞭心にした各皮の デヌタが展開されるようになっおいる。
芪ブロック リス ト先頭ァ ドレスを受けた芪プロック リス トには、 プロック䞀 K (プロック Aに察するブロック T ) 、 次の芪プロック リス トのァ ドレス ここで ブロック Aの芪ブロックはブロック Tのみであるので、 なし 、 芪ブロックぞの 配眮情報ア ドレス ブロック Tにおけるブロック Aの配眮情報 が栌玍されおい る。 そしお、 子ブロック リ ス トの堎合ず同様に、 ブロック䞀!ア ドレスから所望 の芪プロックのプロックヌ芧を怜玢するず、 そのブロックを䞭心にした各皮のデ —倕が展開される。
配眮情報には芪プロックにおける子プロックの配眮座暙 プロック Tにおける ブロック Aの配眮座暙 が栌玍されおおり、 図圢座暙を芪ブロックの座暙系に倉 換する堎合にはこのデヌタが甚いられる。
そしお、 図圢デヌタ先頭ア ドレスを受けた図圢デヌタには、 その図圢デヌタの 局名、 次の図圢デヌタア ドレス、 圓該図圢デヌタが有する頂点数、 そしお具䜓的 な図圢頂点が栌玍されおいる。
このようなデヌタ構造を蚭蚈デヌタに぀いお䞎えおおく こずによっお、 ある蚭 蚈デヌタより䞋䜍の階局の蚭蚈デヌタを凊理する必芁があるか吊かに぀いお即座 に刀定し、 座暙倉換するこずが可胜になる。 必芁な子デヌタの座暙倉換が終了したならば、 蚭蚈倉曎埌の芪デヌタ ここで はブロック C) および座暙倉換された子デヌタ ここではブロック H) の図圢を 基にしお倉曎内容に沿った新たな描画デヌタを䜜成する  3 0 4 ) 。 なお、 座暙 倉換された子デヌタがない埞合には、 芪デヌタに぀いおのみ新たな描画デ䞀倕が 䜜成される。 䜜成された描画デヌタ S。 が図 4 (b) に盞圓する。
最埌に、 マヌゞする工皋に぀いお図 1 1に基づいお説明する。 描画デヌタ䜜成 埌に蚭蚈倉曎があ぀たのであるから蚭蚈倉曎前の描画デ䞀タは既に存圚しおいる こずになる。 そこで、 その倉曎前の描画デヌタず前述のようにしお求められた倉 曎領域ずを図圢挔算しお倉曎領域以倖の領域、 ぀たり S U B領域を求める  4 0 1 ) 。 この S U B領域は図 4 (a ) に盞圓するもので蚭蚈倉曎範囲倖の領域であ る。 そしお、 倉曎領域の描画デヌタ S。 図 4 (b ) ) ず S U B領域の描画デ䞀 倕 SN (図 4 ( a ) ) ずを図圢挔算しお OR領域を求める  4 0 2 ) 。 これによ り、 図 4 ( c ) に瀺すような党䜓の描画デヌタ SA が埗られる。 その埌は、 この 描画デヌタ SA を描画装眮にかけお凊理すればフォ 卜マスクが補造される。 以䞊のような方法により䜜成されたフォ トマスク Mは、 たずえば図 1 2に瀺す ような露光装眮にセッ 卜されお露光が行われる。 なお、 以䞋に説明される実斜の 圢態におけるフォ トマスク 含、 䜍盞シフ トマスク Mも、 たずえば本実斜の圢 態ず同様の露光装眮により同様の手順で半導䜓りェハ Wの䞊にパタヌン像が転写 される。
図瀺する露光装眮 1 0は、 半導䜓りェハ Wの䞊をたずえば 15~20韍ロの面積毎 にステップアン ドリ ピヌ卜によりマスクパタヌンを圢成しお行く瞮小投圱露光装 眮である。 䜆し、 フォ 卜マスク Mはこのような光露光装眮の他に、 反射屈折匏の 瞮小光孊系を採甚したステップアン ドスキダ ン方匏の光露光装眮、 軟 X線を甚い た X線露光装眮、 遠玫倖線の K r F゚キシマ波長 波長 l =248nm ) などのェキ シマレ䞀ザを甚いた露光装眮あるいはむオンビヌム露光装眮など皮々の圢態の露 光装眮に適甚するこずができる。
露光光源 1 1から半導䜓りェハ Wぞず至る光路䞊には、 ミ ラ䞀 1 2、 シャ ツ倕 1 3、 アパヌチャ 1 4、 ショヌ トカッ トフィルタ 1 5、 ミ ラ䞀 1 6、 マスクブラ むン ド 1 7、 コンデンサレンズ 1 8および瞮小投圱レンズ 1 9がそれぞれ順次配 眮されおいる。 たた、 コンデンサレンズ 1 8ず瞮小投圱レンズ 1 9ずの間に蚭け られたマスク移動台 2 0に前蚘したフォ トマスク Mがセッ トされおおり、 マスク 移動台 2 0を操䜜するこずによっお氎平方向に移動できるようになっおいる。 露光光源 1 1 は、 たずえば単色光の玫倖線である i線 波長ス =365nm)の露光 光 Lを攟射する高圧氎銀ランプであり、 半導䜓りェハ Wの衚面にはこの露光光 L に感光するフォ ト レゞス 卜がスピン塗垃されおいる。 半導䜓ゥヱハ Wはゥヱハス テ䞀ゞ 2 1の䞊に茉眮されおおり、 Z軞移動台 2 2、 X軞移動台 2 3および Y軞 移動台 2 4によっお䞊䞋方向および氎平方向に移動され、 たた、 ステップ駆動さ れるようになっおいる。 本装眮における光孊系は、 たずえば、 NA (Numerical Aperture 開口床 =0.5 、 P (プロセスパラメヌタ =0.5 、 σ (コヒヌレン スファクタ =0.5 に蚭定され、 R (解像力 = Ρ ( λΖΝΑ) =365nm 、 DO F (Depth Of Focus 焊点深床 = λ / (NA2) = 1.46wmである。
プレベヌクされた半導䜓ゥヱハ Wに所定のパタヌンを転写するフォ トマスク M は、 たずえば実寞の 5倍の寞法の集積回路パタヌンの原画が圢成されたレチクル であり、 したがっお、 パタヌン像は半導䜓ゥヱハ Wの䞊に 1 / 5に瞮小投圱され お露光される。
フォ トマスク Mのパタヌンを半導䜓ゥヱハ Wに転写するには、 圓該半導䜓ゥヱ ハ Wをゥヱハステヌゞ 2 1に搭茉し、 X, Î¥, Z軞移動台 2 2 2 3, 2 4を駆 動しおこれを露光䜍眮に䜍眮決めする。 たた、 フォ トマスク Mをマスク移動台 2 0にセッ ト しおこれを露光光源 1 1から半導䜓りェハ Wに至る光路䞊に配眮し、 氎平方向に移動しお同じく䜍眮決めする。 このようにセッティ ングした埌、 露光 光源 1 1から露光光 Lを照射するず、 該露光光 Lはフォ トマスク Mに入射し、 çž® 小投圱レンズ 1 9でスポッ 卜光ビヌムずなっおゥヱハステヌゞ 2 1の䞊の半導䜓 りェハ Wのレゞス ト面に入射する。 これにより、 半導䜓ゥヱハ Wにパタヌン像が 転写される。
なお、 露光埌は、 珟像液によっおレゞス トパタヌンを圢成する珟像、 レゞス 卜 に残留した珟像液ゃリ ンス液を蒞発陀去しおレゞス トの硬化ゃゥ Xハずの密着性 匷化を行うボス トベヌク、 そしお、 䞍芁ずなったレゞス 卜を灰化陀去あるいは酞 化陀去するレゞス ト陀去、 の各プロセスを経お最終的にマスクパタヌンの転写さ れた半導䜓りェハ wが埗られる。
このように、 本実斜の圢態によれば、 フォ 卜マスク Mに蚭蚈倉曎があった堎合、 蚭蚈デヌタの段階においお倉曎領域 Rを求め、 この倉曎領域 Rに぀いお新たな描 画デ䞀倕 S N を䜜成した埌にこれを倉曎領域以倖の描画デヌタ S O ずマヌゞしお 倉曎埌のフォ トマスク Mを補造するこずずしおいるので、 蚭蚈倉曎に䌎うフォ 卜 マスク Mのマスクパタヌンを短時間のうちに䜜成するこずが可胜になる。
図 1 3は本発明の他の実斜の圢態であるフォ 卜マスクの補造方法の抂略を瀺す フロヌチダ䞀 卜、 図 1 4はフォ トマスクの蚭蚈倉曎内容を抂念的に瀺す説明図、 図 1 5は図 1 4のフォ トマスクを構成する蚭蚈デヌタの階局構造を瀺す説明図で ある。
本実斜の圢態においおは、 蚭蚈倉曎前埌における蚭蚈デヌタを比絞し  6 0 0 ) 、 倉曎埌の蚭蚈デヌタにおける倉曎領域を求める  7 0 0 ) たでのプロセスは 既に述べた実斜の圢態ず同様であるが、 その次のステップず しお、 倉曎領域を包 含する最小プロックの蚭蚈デヌタである芪プロックおよびその䞋䜍の階局の蚭蚈 デヌタである子ブロックを抜出するようになっおいる  8 0 0 ) 。
すなわち、 図 8 ず同䞀内容で䟋瀺される図 1 4のフォ 卜マスク Mにおいお、 各 ブロックは図 1 5に瀺すように図 9 ず同じ階局構造を有しおいる。 そしお、 網掛 け郚分が倉曎領域 Rである。 この構成においお、 倉曎領域 Rを包含する最小プロ ックであるブロック Cが芪デヌタずなり、 このブロック Cずその䞋䜍の階局の蚭 蚈デヌタである 2぀のブロック H . I が抜出されるものである。 したがっお、 図 1 4における斜線郚分および図 5における網掛け郚分に瀺すように、 倉曎察象ブ ロックは C , H , I ずなる 本実斜の圢態は、 この点においお、 子デヌタのうち 倉曎領域 Rにかかっおいないプロック I は倉曎察象から陀倖される前述の実斜の 圢態ず異なっおいる 。
抜出埌、 芪デヌタ 図瀺する堎合には、 ブロック C ) および子デヌタ 同じく、 ブロック H , I ) に぀いお倉曎内容に沿った新たな描画デヌタを䜜成する  9 0 0 ) 。 そしお、 前蚘した芁領にお、 䜜成された描画デヌタず倉曎されおいない描 画デ䞀倕ずをマヌゞし  1 0 0 0 ) 、 フォ トマスク Mを䜜成する  1 1 0 0 ) 。 このように、 倉曎領域 Rにかかる芪デヌタおよびこの芪デヌタの党おの子デヌ タを抜出し、 これらに぀いお新たに描画デヌタを䜜成するようにしおも、 蚭蚈倉
_ 曎に䌎うフォ 卜マスク Mのマスクパタヌンを短時間のうちに䜜成するこずができ る。
図 1 6は本発明のさらに他の実斜の圢態である䜍盞シフ トマスク フォ トマス ク の補造方法の抂略を瀺すフロヌチダ䞀卜である。 たた、 図 1 7〜図 2 0は補 助パタヌン付き䜍盞シフ トマスクに぀いおの説明図であり、 図 1 7は図 1 6のフ ロヌチダ䞀 卜に埓っお半導䜓りェハ䞊に圢成される転写パタヌンを瀺す説明図、 図 1 8はマスクパタヌンを瀺す説明図、 図 1 9は図 1 8のマスクパタヌンによ぀ お半導䜓ゥ ハ䞊に圢成される転写パタヌンを瀺す説明図、 図 2 0は図 1 7の転 写パタヌンを圢成するためのマスクパタヌンを瀺す説明図である。 そしお、 図 2 1〜図 2 4はレベン゜ン L e v e n s o n ) 型䜍盞シフ 卜マスクに぀いおの説 明図であり、 図 2 1 は図 1 6のフロヌチダ䞀卜に埓っお半導䜓ゥヱハ䞊に圢成さ れる転写パタヌンを瀺す説明図、 図 2 2はマスクパタヌンを瀺す説明図、 図 2 3 は図 2 2のマスクパタヌンによっお半導䜓ゥヱハ䞊に圢成される転写パタヌンを 瀺す説明図、 図 2 4は図 2 1 の転写パタヌンを圢成するためのマスクパタヌンを 瀺す説明図である。
以䞋においおは、 本実斜の圢態を図 1 6のフロヌチャヌ トおよび図 1 7〜図 2 0の補助パタヌン付き䜍盞シフ 卜マスクに基づいお説明し、 次に図 2 1〜図 2 4 のレベン゜ン型䜍盞シフ 卜マスクに぀いお説明する。 なお、 たずえばコンタク ト ホヌルの圢成などに適甚される補助パタヌン付き䜍盞シフ トマスクずは、 ゥヱハ 䞊には転写されない倧きさの補助開口郚を蚭け、 たた、 䜍盞シフタを開口郚たた は補助開口郚に蚭け、 䜍盞シフタの蚭けられた箇所を透過する光の䜍盞を反転さ せるものである。 これにより、 透過光の光匷床分垃の裟の広がりが抑制されお急 峻な光匷床分垃が埗られお良奜な解像床のもずでパタヌン圢成が行われる。 たた, たずえば配線局の圢成などに適甚されるレベン゜ン型䜍盞シフ トマスクずは、 マ スク䞊の開口郚の隣り合う䞀方に䜍盞を反転させる䜍盞シフタを蚭けたものであ る。 隣り合う透過光は䜍盞が反転するために互いに打ち消し合うような䜜甚が働 いお転写領域境界郚の光匷床が 0 ずなり、 やはり良奜な解像床のもずでパタヌン 圢成が行われる。 䜆し、 本発明は、 自己敎合型䜍盞シフ トマスクや透過型䜍盞シ フ 卜マスクなど他の䜍盞シフ トマスクにも適甚される。
本実斜の圢態は遞択的に光の䜍盞をシフ 卜させながら半導䜓ゥヱハ䞊にパタヌ ンを転写する䜍盞シフ トマスクの補造方法であり、 図 1 6に瀺すように、 先ず、 䜍盞シフ トマスクに぀いおの暫定的な描画デヌタを䜜成する  1 2 0 0 ) 。
぀たり、 図 1 7に瀺す 2぀の四角圢の転写パタヌン 3 0を半導䜓りェハ䞊に圢 成する堎合、 補助パタヌン付き䜍盞シフ トマスクでは、 図 1 8 ( a ) に瀺すよう な圢成されるべきパタヌンである転写領域 3 1の呚蟺郚の 4箇所においお、 たず えば P M M A (ポリメチルメタク リ レヌ ト や S i 0 2 膜からなる解像限界以䞋 の䜍盞シフタが圢成される補助開口 3 2が自動生成される 図 1 8 ( b ) ) 。 こ のようなマスクパタヌンを合成するこずにより図 1 8 ( c ) に瀺す暫定的な描画 デヌタ Sを䜜成する。
ここで、 䜍盞シフ トマスクにはシフ 卜パタヌン欠陥ず呌ばれる䜍盞構造物特有 の欠陥が存圚する。 したがっお、 シフ トパタヌン欠陥の発生を未然に防止するた め、 図 1 8 ( c ) に瀺す描画デヌタ Sに぀いお、 たずえばダむ比絞方匏により物 理的マスクパタヌン状態で露光予枬挔算を実行し  1 3 0 0 ) 、 その挔算結果ず 蚭蚈パタヌンずを照合する。 そしお、 露光予枬挔算結果から描画デヌタ Sにおい おシフ 卜パタヌン欠陥が発生する領域、 すなわち修正が必芁な領域぀たり修正領 域 Rを求める  1 4 0 0 ) 。
図 1 8 ( c ) の描画デヌタ Sによる予枬結果、 ぀たり半導䜓りェハ䞊に圢成さ れるパタヌンを図 1 9に瀺す。 図 1 8 ( c ) の描画デヌタ Sでは、 図瀺するよう に、 2぀の転写パタヌンの間に䞍芁なパタヌンが圢成されおしたう。 したがっお、 圓該描画デヌタ Sでは転写領域 3 1の間の補助開口 3 2が修正領域 Rずなる。 修正領域 Rが求められたならば、 該領域 Rに぀いおのみ修正内容に沿った新た な描画デヌタ Sを䜜成する  1 5 0 0 ) 。 ぀たり、 補助開口 3 2の自動生成モ䞀 ドを制限しおデヌタ修正を行い、 修正領域 Rを図 2 0 ( b ) に瀺すように䞀䜓的 な補助開口 3 2 ずする。 そしお、 修正が䞍芁な郚分ずマヌゞしお党䜓を図 1 9 ( b ) に瀺す補助開口 3 2ずし  1 6 0 0 ) 、 これを図 2 0 ( a ) に瀺す転写領域 (この郚分は図 1 8 ( a ) ず同じである 3 1のマスクパタヌンず合成しお図 2 0 ( c ) に瀺す描画デヌタ Sずする。 そしお、 新たな描画デヌタ Sを䜜成した埌. 再びこの描画デヌタ Sに基づいお露光予枬挔算を行い  1 3 0 0 ) 、 修正が必芁 な領域が存圚しなくなるたで工皋  1 3 0 0〜 1 6 0 0 ) を繰り返す。 このずき、 修正領域 Rに぀いおのみ限定的に露光予枬挔算を行いながら適切な描画デヌタ S を䜜成するようにするこずが望たしい。 必芁な郚分に぀いおのみ挔算を行うこず により挔算量が削枛され、 より迅速に挔算結果が埗られるこずになるからである。 修正領域 Rがなくなり、 図 1 7に瀺す転写パタヌン 3 0が圢成されるずの挔算 桔果が埗られたならば、 䜍盞シフ トマスクを䜜成する  1 7 0 0 ) 。 なお、 最初 の露光予枬挔算結果により修正領域 Rがなければ、 工皋  1 4 0 0 ) から盎ちに 䜍盞シフ トマスクを䜜成する工皋  1 7 0 0 ) に移行するのは蚀うたでもない。 䜍盞シフ トマスクにおいお露光予枬挔算により修正領域 Rを求めお限定的に修 正を行う堎合に぀いお、 図 1 6および図 2 1〜図 2 4に基づいお、 さらにレベン ゜ン型䜍盞シフ トマスクを䟋に説明する。
図 2 1 に瀺すような連铳した長方圢の転写パタヌン 3 0を半導䜓りェハ䞊に圢 成する堎合、 レベン゜ン型䜍盞シフ トマスクでは、 隣接する盞互の転写領域の透 過光の䜍盞が反転するように䞀぀おきに䜍盞シフタが蚭けられる。 したがっお、 このような転写パタヌン 3 0を圢成するために、 図 2 2 (a ) に瀺す䜍盞シフタ のない転写領域 3 1 aの圢成されたマスクパタヌンず、 同図 b) に瀺す䜍盞シ フタを有する転写領域 3 1 bの圢成されたマスクパタヌンずにより図 2 2 ( c ) に瀺す暫定的な描画デヌタ Sを䜜成する  1 2 0 0 ) 。
そしお、 図 2 2 ( c ) に瀺す描画デヌタ Sに぀いお露光予枬挔算を行い  1 3 0 0 ) 、 修正領域 Rを求める  1 4 0 0 ) 。 ここで、 図 2 2 ( c ) の描画デ䞀倕 Sでは、 図 2 3に瀺すように、 巊偎の転写パタヌン 3 0力 <パタヌン现りになるず の結果が埗られたずする。
そこで、 修正領域 Rに぀いおのみ修正内容に沿った新たな描画デヌタ Sを䜜成 する  1 5 0 0 ) 。 ぀たり、 図 2 4 ( c ) に瀺すように、 幅 Wを有する捕助パタ ヌン 3 1 cを圢成する修正を行い、 これを図 2 4 ( a ) , (b) ずマヌゞしお図 2 4 (d ) に瀺す描画デヌタ Sずする  1 6 0 0 ) 。 これにより、 巊偎の転写領 域 3 1 aはパタヌン现りを芋越しお他よりも幅 Wだけ幅広になる。 そしお、 新た な描画デヌタ Sを䜜成した埌、 修正が必芁な領域が存圚しなく なるたで工皋  1 3 0 0 - 1 6 0 0 ) を繰り返す。 なお、 このずきも、 修正領域 Rに぀いおのみ露 光予枬挔算を行うこずが望たしい。 そしお、 最終的に図 2 1 に瀺すように党お同 じ幅の転写パタヌン 3 0が圢成されるずの挔算結果が埗られたならば、 䜍盞シフ トマスクを䜜成する  1 7 0 0 ) 。
このように、 本実斜の圢態によれば、 䜍盞シフ 卜マスクの補造においお露光予 枬挔算結果により修正領域 Rを求め、 この倉曎領域 Rに぀いおのみ新たな描画デ 䞀倕 Sを䜜成するこずにより、 描画デ䞀倕修正䜜業を短時間のうちに行うこずが できる。
以䞊、 本発明者によっおなされた発明を実斜䟋に基づき具䜓的に説明したが、 本発明は前蚘実斜䟋に限定されるものではなく、 その芁旚を逞脱しない範囲で皮 々倉曎可胜であるこずは蚀うたでもない。 産業䞊の利甚可胜性
以䞊のように、 本発明によるフォ トマスクの補造方法および䜍盞シフ トマスク の補造方法ならびに半導䜓装眮の補造方法は、 回路玠子を圢成するフォ 卜マスク のレむァゥ ト倉曎技術に甚いお奜適なものである。

Claims

請 求 の 範 囲
1. 半導䜓ゥヱハ䞊に転写されるパタヌンの圢成されたフォ トマスクの補造方法 であっお、 次の工皋 a) 〜 e) を含むこずを特城ずするフォ 卜マスクの補造 方法。
(a) 蚭蚈倉曎前埌における蚭蚈デヌタを盞互に比范する工皋、
(b) その比范結果から倉曎埌の前蚘蚭蚈デヌタにおいお倉曎前の前蚘蚭蚈デヌ 倕ず異なっおいる倉曎領域を求める工皋、
(c) 前蚘倉曎領域に぀いお倉曎内容に沿った新たな描画デヌタを䜜成する工皋、 (d) 前蚘倉曎領域の前蚘描画デヌタず蚭蚈倉曎前においお既に䜜成されおいる 前蚘倉曎領域以倖の描画デヌタずを合成する工皋、
( e ) 合成された前蚘描画デヌタに基づいお蚭蚈倉曎埌のフォ トマスクを補造す る工皋。
2. 請求項 1蚘茉のフォ トマスクの補造方法においお、 前蚘 c) 工皋は次のェ 繋 c , ) 〜 c 3 ) からなるこずを特埵ずするフォ 卜マスクの補造方法。
(c , ) 階局化蚭蚈された前蚘蚭蚈デヌタのうちで前蚘倉曎領域を包含する最小 ブロックの前蚘蚭蚈デヌタである芪デヌタを求める工皋、
( C 2 ) 前蚘芪デヌタの䞋䜍の階局の蚭蚈デヌタである子デヌタのうちで前蚘倉 曎領域にかかる前蚘子デヌタの図圢座暙を前蚘芪デヌタの座暙系に倉換する工皋、 (c3 ) 前蚘芪デヌタおよび座暙倉換された前蚘子デヌタに぀いお倉曎内容に沿 ぀た新たな描画デヌタを䜜成する工皋。
3. 半導䜓ゥ Xハ䞊に転写されるパタヌンの圢成されたフォ トマスクの補造方法 であっお、 次の工皋 a) ~ ( f ) を含むこずを特城ずするフォ トマスクの補造 方法。
(a) 蚭蚈倉曎前埌における蚭蚈デヌタを盞互に比范する工皋、
( b ) その比蛟結果から倉曎埌の前蚘蚭蚈デヌ倕においお倉曎前の前蚘蚭蚈デ䞀 倕ず異なっおいる倉曎領域を求める工皋、
( c ) 階局化蚭蚈された前蚘蚭蚈デヌタのうちで前蚘倉曎領域を包含する最小ブ 口ックである芪デ䞀倕およびその䞋䜍の階局の蚭蚈デヌタである子デヌタを抜出 する工皋、
侀 ( d ) 抜出された前蚘芪デヌタおよび前蚘子デヌタに぀いお倉曎内容に沿った新 たな描画デヌタを䜜成する工皋、
( e ) 前蚘描画デヌタず蚭蚈倉曎前においお既に䜜成されお倉曎が加えられおい ない描画デヌタずを合成する工皋、
( f ) 合成された前蚘描画デヌタに基づいお蚭蚈倉曎埌のフォ 卜マスクを補造す る工皋。
4 . 遞択的に光の䜍盞をシフ トさせながら半導䜓ゥヱハ䞊にパタヌンを転写する 䜍盞シフ トマスクの補造方法であっお、 次の工皋  a ) - ( f ) を含むこずを特 埵ずする䜍盞シフ トマスクの補造方法。
( a ) 前蚘䜍盞シフ トマスクに぀いおの暫定的な描画デヌタを䜜成する工皋、
( b ) 前蚘描画デヌタに基づいお露光予枬挔算を行う工皋、
( c ) その露光予枬挔算結果から前蚘描画デヌタにおいお修正が必芁な領域を求 める工皋、
( d ) 修正が必芁な前蚘領域が存圚した堎合には前蚘領域に぀いお修正内容に沿 ぀た新たな描画デヌタを䜜成する䞀方、 存圚しない堎合には  f ) 工皋に移行す る工皋、
( e ) 前蚘描画デヌタず修正が䞍芁な前蚘描画デヌタずを合成する工皋、
( f ) 合成された前蚘描画デヌタに基づいお䜍盞シフ トマスクを補造する工皋。
5 . 請求項 4蚘茉の䜍盞シフ トマスクの補造方法であっお、 前蚘 d ) 工皋にお いお新たな描画デヌタを䜜成した埌、 修正された前蚘領域に぀いお限定的に露光 予枬挔算を行いながら適切な前蚘描画デヌタを䜜成するこずを特城ずする䜍盞シ フ トマスクの補造方法。
6 . フォ 卜マスクに圢成されたパタヌンを半導䜓ゥヱハ䞊に転写しお所定の電子 回路を圢成する半導䜓装眮の補造方法であっお、 次の工皋  a ) 〜 h ) を含む こずを特埵ずする半導䜓装眮の補造方法。
( a ) 前蚘フォ 卜マスクの蚭蚈倉曎前埌における蚭蚈デヌタを盞互に比絞するェ 皋、
( b ) その比拳亀結果から倉曎埌の前蚘蚭蚈デヌタにおいお倉曎前の前蚘蚭蚈デ— 倕ず異なっおいる倉曎領域を求める工皋、
„ ( C ) 前蚘倉曎領域に぀いお倉曎内容に沿った新たな描画デヌタを䜜成する工皋、
(d) 前蚘倉曎領域の前蚘描画デヌタず蚭蚈倉曎前においお既に䜜成されおいる 前蚘倉曎領域以倖の描画デヌタずを合成する工皋、
( e ) 合成された前蚘描画デヌタに基づいお蚭蚈倉曎埌のフォ トマスクを補造す る工皋、
( f ) フォ トレゞス トの塗垃された半導䜓ゥヱハを露光装眮のゥヱハステヌゞに 搭茉しおこれを露光䜍眮に䜍眮決めする工皋、
(g) 補造された前蚘フォ トマスクを露光光源から前蚘半導䜓りェハに至る光路 䞊に配眮する工皋、
(h) 前蚘フォ 卜マスクに露光光を照射しお前蚘フォ トマスクに圢成された前蚘 パタヌンを前蚘半導䜓りェハ䞊に露光する工皋。
7. 請求項 6蚘茉の半導䜓装眮の補造方法であっお、 前蚘 c) 工皋は次の工皋
( C , ) 〜  C 3 ) からなるこずを特城ずする半導䜓装眮の補造方法。
(c , ) 階局化蚭蚈された前蚘蚭蚈デヌタのうちで前蚘倉曎領域を包含する最小 プロックの前蚘蚭蚈デヌタである芪デヌタを求める工皋、
( C 2 ) 前蚘芪デヌタの䞋䜍の階局の蚭蚈デヌタである子デヌタのうちで前蚘倉 曎領域にかかる前蚘子デヌタの図圢座暙を前蚘芪デヌタの座暙系に倉換する工皋、
( C 3 ) 前蚘芪デヌタおよび座暙倉換された前蚘子デヌタに぀いお倉曎内容に沿 ぀た新たな描画デヌタを䜜成する工皋。
8. フォ 卜マスクに圢成されたパタヌンを半導䜓りェハ䞊に転写しお所定の電子 回路を圢成する半導䜓装眮の補造方法であっお、 次の工皋 a) 〜  i ) を含む こずを特城ずする半導䜓装眮の補造方法。
(a) 前蚘フォ トマスクの蚭蚈倉曎前埌における蚭蚈デヌタを盞互に比范するェ 皋、
( b ) その比絞結果から倉曎埌の前蚘蚭蚈デヌタにおいお倉曎前の前蚘蚭蚈デヌ 倕ず異なっおいる倉曎領域を求める工皋、
( c ) 階局化蚭蚈された前蚘蚭蚈デヌタのうちで前蚘倉曎領域を包含する最小ブ 口ックである芪デヌタおよびその䞋䜍の階局の蚭蚈デヌタである子デヌタを抜出 する工皋、
_ ( d ) 抜出された前蚘芪デヌタおよび前蚘子デヌタに぀いお倉曎内容に沿った新 たな描画デヌタを䜜成する工皋、
( e ) 前蚘描画デヌタず蚭蚈倉曎前においお既に䜜成されお倉曎が加えられおい ない描画デヌタずを合成する工皋、
( f ) 合成された前蚘描画デヌタに基づいお蚭蚈倉曎埌のフォ トマスクを補造す る工皋、
( g ) フォ ト レゞス 卜の塗垃された前蚘半導䜓ゥヱハを露光装眮のゥヱハステ䞀 ゞに搭茉しおこれを露光䜍眮に䜍匿決めする工皋、
( h ) 補造された前蚘フォ トマスクを露光光源から前蚘半導䜓りェハに至る光路 䞊に配眮する工皋、
( i ) 前蚘フォ トマスクに露光光を照射しお前蚘フォ 卜マスクに圢成された前蚘 パタヌンを前蚘半導䜓りェハ䞊に露光する工皋。
9 . 遞択的に光の䜍盞をシフ 卜させる䜍盞シフ 卜マスクに圢成されたパタヌンを 半導䜓りェハ䞊に転写しお所定の電子回路を圢成する半導䜓装眮の補造方法であ ぀お、 次の工皋  a ) ~ ( i ) を含むこずを特城ずする半導䜓装眮の補造方法。
( a ) 前蚘䜍盞シフ トマスクに぀いおの暫定的な描画デ䞀倕を䜜成する工皋、
( b ) 前蚘描画デヌタに基づいお露光予枬挔算を行う工皋、
( c ) その露光予枬挔算結果から前蚘描画デヌタにおいお修正が必芁な領域を求 める工皋、
( d ) 修正が必芁な前蚘領域が存圚した堎合には前蚘領域に぀いお修正内容に沿 ぀た新たな描画デヌタを䜜成する䞀方、 存圚しない堎合には  f ) 工皋に移行す る工皋、
( e ) 前蚘描画デヌタず修正が䞍芁な前蚘描画デヌタずを合成する工皋、 ( f ) 合成された前蚘描画デヌタに基づいお䜍盞シフ 卜マスクを補造する工皋、
( g ) フォ ト レゞス卜の塗垃された前蚘半導䜓ゥヱハを露光装眮のゥ ハステヌ ゞに搭茉しおこれを露光䜍眮に䜍眮決めする工皋、
( h ) 補造された前蚘䜍盞シフ 卜マスクを露光光源から前蚘半導䜓ゥヱハに至る 光路䞊に配眮する工皋、 ( i ) 前蚘䜍盞シフ 卜マスクに露光光を照射しお前蚘䜍盞シフ 卜マスクに圢成さ ― れた前蚘パタヌンを前蚘半導䜓りェハ䞊に露光する工皋。
1 0 . 請求項 9蚘茉の半導䜓装眮の補造方法においお、 前蚘 d ) 工皋においお 新たな描画デヌタを䜜成した埌、 修正された前蚘領域に぀いお限定的に露光予枬 挔算を行いながら適切な前蚘描画デヌタを䜜成するこずを特城ずする半導䜓装眮 の補造方法。
PCT/JP1996/001574 1996-06-11 1996-06-11 Procede de fabrication d'un photomasque, procede de fabrication d'un masque a dephasage, et procede de fabrication d'un composant a semi-conducteur WO1997048019A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/001574 WO1997048019A1 (fr) 1996-06-11 1996-06-11 Procede de fabrication d'un photomasque, procede de fabrication d'un masque a dephasage, et procede de fabrication d'un composant a semi-conducteur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/001574 WO1997048019A1 (fr) 1996-06-11 1996-06-11 Procede de fabrication d'un photomasque, procede de fabrication d'un masque a dephasage, et procede de fabrication d'un composant a semi-conducteur

Publications (1)

Publication Number Publication Date
WO1997048019A1 true WO1997048019A1 (fr) 1997-12-18

Family

ID=14153386

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1996/001574 WO1997048019A1 (fr) 1996-06-11 1996-06-11 Procede de fabrication d'un photomasque, procede de fabrication d'un masque a dephasage, et procede de fabrication d'un composant a semi-conducteur

Country Status (1)

Country Link
WO (1) WO1997048019A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181147A (ja) * 2009-05-21 2009-08-13 Dainippon Printing Co Ltd 描画甚基板の䟛絊方法および基板遞択装眮

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04155336A (ja) * 1990-10-18 1992-05-28 Fujitsu Ltd 図圢凊理装眮
JPH04344644A (ja) * 1991-05-22 1992-12-01 Hitachi Ltd マスクのパタヌンデヌタ䜜成方法および補造方法
JPH05249651A (ja) * 1992-03-05 1993-09-28 Fujitsu Ltd デヌタ凊理方法
JPH06110969A (ja) * 1992-09-29 1994-04-22 Nec Ic Microcomput Syst Ltd 集積回路のマスクパタヌン蚭蚈における゚ラヌ修正装眮

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04155336A (ja) * 1990-10-18 1992-05-28 Fujitsu Ltd 図圢凊理装眮
JPH04344644A (ja) * 1991-05-22 1992-12-01 Hitachi Ltd マスクのパタヌンデヌタ䜜成方法および補造方法
JPH05249651A (ja) * 1992-03-05 1993-09-28 Fujitsu Ltd デヌタ凊理方法
JPH06110969A (ja) * 1992-09-29 1994-04-22 Nec Ic Microcomput Syst Ltd 集積回路のマスクパタヌン蚭蚈における゚ラヌ修正装眮

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181147A (ja) * 2009-05-21 2009-08-13 Dainippon Printing Co Ltd 描画甚基板の䟛絊方法および基板遞択装眮

Similar Documents

Publication Publication Date Title
Liebmann et al. TCAD development for lithography resolution enhancement
US6470489B1 (en) Design rule checking system and method
EP1901122B1 (en) Method and apparatus for performing model-based OPC for pattern decomposed feature
JP4558770B2 (ja) マスクパタヌン圢成方法及び装眮、䞊びに、コンピュヌタ・プログラム
US8132130B2 (en) Method, program product and apparatus for performing mask feature pitch decomposition for use in a multiple exposure process
US7493589B2 (en) Method, program product and apparatus for model based geometry decomposition for use in a multiple exposure process
US7681171B2 (en) Method, program product and apparatus for performing double exposure lithography
US8495526B2 (en) Method, program product and apparatus for performing decomposition of a pattern for use in a DPT process
US7970198B2 (en) Method for performing pattern decomposition based on feature pitch
EP1023641A1 (en) Design rule checking system and method
US7617476B2 (en) Method for performing pattern pitch-split decomposition utilizing anchoring features
TWI385546B (zh) 甚以最䜳化圢成斌基板䞊之蚭蚈的方法及皋匏產品
WO1997048019A1 (fr) Procede de fabrication d&#39;un photomasque, procede de fabrication d&#39;un masque a dephasage, et procede de fabrication d&#39;un composant a semi-conducteur
US6605481B1 (en) Facilitating an adjustable level of phase shifting during an optical lithography process for manufacturing an integrated circuit
US7892703B2 (en) CPL mask and a method and program product for generating the same
JP3592098B2 (ja) マスクパタヌン䜜成方法および装眮
US7345738B2 (en) Certified cells and method of using certified cells for fabricating a device
US20250147411A1 (en) Method for optimizing photomask
Ferla et al. A tool to simulate optical lithography in nanoCMOS
JP2000138159A (ja) マスクパタヌン䜜成方法および装眮
JPH11288077A (ja) フォトマスクの補造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase