[go: up one dir, main page]

TWI836030B - 使用低壓力低偏壓氘電漿的選擇性二氧化矽移除 - Google Patents

使用低壓力低偏壓氘電漿的選擇性二氧化矽移除 Download PDF

Info

Publication number
TWI836030B
TWI836030B TW109107958A TW109107958A TWI836030B TW I836030 B TWI836030 B TW I836030B TW 109107958 A TW109107958 A TW 109107958A TW 109107958 A TW109107958 A TW 109107958A TW I836030 B TWI836030 B TW I836030B
Authority
TW
Taiwan
Prior art keywords
deuterium
silicon dioxide
energy
plasma
processing chamber
Prior art date
Application number
TW109107958A
Other languages
English (en)
Other versions
TW202101589A (zh
Inventor
朱莉 蘇柏
亞歷山大 派特森
Original Assignee
美商蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘭姆研究公司 filed Critical 美商蘭姆研究公司
Publication of TW202101589A publication Critical patent/TW202101589A/zh
Application granted granted Critical
Publication of TWI836030B publication Critical patent/TWI836030B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2007—Holding mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

提供一種方法，包含下列方法操作：生成氘電漿，該氘電漿包含複數高能氘原子；以及將該複數高能氘原子之一或更多者引導至一基板的一表面，該基板的該表面具有二氧化矽的區域，該二氧化矽的區域具有一下伏矽層；其中該複數高能氘原子之該一或更多者選擇性蝕刻該二氧化矽的區域，而將該下伏矽層排除在外。

Description

使用低壓力低偏壓氘電漿的選擇性二氧化矽移除
本揭露內容之實施例係關於在矽之頂部上選擇性使用低壓力低偏壓氘電漿的二氧化矽移除。
由於技術不斷進步並且追求更高的電子裝置性能，所以半導體裝置的特徵尺寸不斷縮小。在今後數年內，未來的製程技術節點被預期係在約5nm或以下。然而，在此種特徵尺寸下，尺寸係接近原子等級。
例如，單一SiO2(二氧化矽)分子的直徑為約0.3nm，因此在3nm製程技術節點，於3nm的特徵部中可能存在僅約10個分子厚的SiO2。因此，當特徵尺寸朝原子等級進展時，蝕刻製程將必須非常準確，因為關於所保留或蝕刻之材料的寬容度將不多。在3nm的特徵部中可能存在僅約10個單層的SiO2，且此可能需要被準確地蝕刻並同時保留下伏材料(例如矽下伏層)。
存在數種期望選擇性蝕刻SiO2並且同時保留下伏矽的情況。例如，在鰭式場效電晶體(FinFET，fin field-effect transistor)中，閘極結構可包含二氧化鉿層(例如約1.5nm厚)，該二氧化鉿層位於二氧化矽層(例如具有約0.5nm的厚度)之上，該二氧化矽層位於矽鰭之上。就僅0.5nm的二氧化矽厚度而 言，可能只存在兩層矽，因此能夠選擇性蝕刻SiO2並且同時保護下伏矽鰭係重要的。此種蝕刻製程當到達下伏矽時必須能夠停止。
作為另一範例，在淺溝槽絕緣體(STI，shallow trench insulator)的形成中，可能存在矽與二氧化矽部分。此外，當進行處理時，可期望在二氧化矽的蝕刻期間保護矽，並且在矽停止蝕刻。因此，產業在發展至5nm或更小(例如3nm)之製程節點時所面臨的挑戰在於，針對非常小的特徵部，要如何進行二氧化矽的蝕刻並且同時保護矽。蝕刻製程的選擇性必須非常的高。
目前用於移除Si上之SiO2的技術可使用氟碳化學(例如CxFy類型的電漿化學，如C4F8電漿)，其產生SiF4與COF2。然而，此種製程產生大量的聚合物(例如SiCxFy)。雖然這些聚合物可藉由形成鈍化層而保護矽，但其並非理想，因為其在表面上加上數個單層。再者，以氟碳為基礎的電漿製程一般需要高能量來移除SiO2。此意謂著，雖然其可有效地移除SiO2，但高能量亦使其易於移除下伏Si。因此，目前此類型之技術並不適合未來(例如3nm)的技術節點。
本揭露內容之實施例乃係在此種背景之下產生。
本揭露內容之實施例包含使用低壓力低偏壓氘電漿選擇性移除矽頂部上之二氧化矽的方法與系統。
在某些實施例中，提供一種方法，包含下列方法操作：生成氘電漿，其中生成該氘電漿的操作係用以生成高能氘原子；將該氘電漿施加至一基板的一表面，該基板的該表面具有二氧化矽的區域，該二氧化矽的區域具有 一下伏矽層；其中該氘電漿的該等高能氘原子用以選擇性蝕刻該二氧化矽的區域，而將該下伏矽層排除在外。
在某些實施例中，該等高能氘原子之至少若干者係由在該氘電漿中之電子撞擊期間的振動激發所生成。
在某些實施例中，該等高能氘原子之至少若干者係由在該氘電漿中之電荷交換碰撞所生成。
在某些實施例中，以大約0.15eV至30eV之能量來生成該等高能氘原子。
在某些實施例中，生成該氘電漿之操作包含將氘氣體導入到一處理腔室內，於該處理腔室內配置該基板；以及將功率感應耦合到該處理腔室內的該氘氣體中。
在某些實施例中，生成與施加該氘電漿之操作係在大約1到50mTorr之壓力的該處理腔室內被執行。
在某些實施例中，將功率感應耦合到該處理腔室內的該氘氣體中的操作包含將功率以大約50到5000瓦特施加到一RF線圈。
在某些實施例中，將該氘電漿施加至該基板的該表面的操作包含施加大約5到100瓦特的偏壓功率。
在某些實施例中，提供一種方法，包含下列方法操作：生成氘電漿，其中生成該氘電漿的操作係用以生成高能氘原子；將該氘電漿施加至一基板的一表面，該基板的該表面具有二氧化矽的區域，該二氧化矽的區域具有一下伏矽層；其中將該氘電漿施加至該基板的該表面的操作包含施加大約5到100瓦特的偏壓功率；其中生成與施加該氘電漿的操作係在大約1到50mTorr之 壓力的一處理腔室內被執行；其中該氘電漿的該等高能氘原子係用以選擇性蝕刻該二氧化矽的區域，而將該下伏矽層排除在外。
在某些實施例中，該等高能氘原子係由在該氘電漿中之電子撞擊期間的振動激發或電荷交換碰撞所生成。
在某些實施例中，以大約0.15eV至30eV之能量來生成該等高能氘原子。
在某些實施例中，生成該氘電漿之操作包含將氘氣體導入到該處理腔室內，於該處理腔室內配置該基板；以及將功率感應耦合到該處理腔室內的該氘氣體中。
在某些實施例中，將功率感應耦合到該處理腔室內的該氘氣體中的操作包含將功率以大約50到5000瓦特施加到一RF線圈。
在某些實施例中，提供一種系統，包含下者：一處理腔室，該處理腔室設置以容納用於處理的一基板，該基板的一表面具有二氧化矽的區域，該二氧化矽的區域具有一下伏矽層；一氘源，用以將氘氣體供應到該處理腔室內；一RF線圈，用以將功率感應耦合到該處理腔室內的該氘氣體中，以生成氘電漿，其中該氘電漿用以生成高能氘原子；其中該氘電漿被施加至該基板的該表面，其中該氘電漿的該等高能氘原子係用以選擇性蝕刻該二氧化矽的區域，而將該下伏矽層排除在外。
在某些實施例中，該等高能氘原子之至少若干者係由在該氘電漿中之電子撞擊期間的振動激發所生成。
在某些實施例中，該等高能氘原子之至少若干者係由在該氘電漿中之電荷交換碰撞所生成。
在某些實施例中，以0.15eV至30eV之能量來生成該等高能氘原子。
在某些實施例中，該系統更包含：一真空源，設置以將該處理腔室維持在大約1到50mTorr的壓力。
在某些實施例中，該系統更包含：一RF電源，設置成將RF功率以大約50到5000瓦特施加到該RF線圈。
在某些實施例中，該系統更包含：一卡盤，配置在該處理腔室內，並且設置以支撐該基板；一RF電源，設置以將大約5到100瓦特的偏壓功率施加到該卡盤。
吾人將明白上述內容係表示本揭露內容之某些非限制性實施例的總結。熟習本項技術者依照本揭露內容之範圍而將可明白額外的實施例。
400:基板表面
402:二氧化矽部分
404:二氧化矽部分
406:下伏矽部分
501:腔室
503:氣體注入器/噴淋頭/噴嘴
505:氣體
507:氣體
509:氣體
511:腔室壁
513:卡盤
515:基板
517:RF電源
519:RF電源
521:RF天線/線圈
523:介電窗
525:電漿
527:真空源
529:系統控制器
600:控制模組
602:閥
604:過濾器加熱器
606:幫浦
608:其他裝置
610:壓力計
612:流量計
614:溫度感測器
616:其他感測器
618:顯示器
620:使用者輸入裝置
圖1係在概念上說明關於氘分子D2之位能對分子間距離的圖表。
依照本揭露內容之實施例，圖2係說明氘通量對能量(eV)的圖表。
依照本揭露內容之實施例，圖3A、3B、3C、以及3D在概念上說明一系列的反應，透過該等反應，高能氘實現基板之表面的蝕刻。
依照本揭露內容之實施例，圖4A、4B、以及4C在概念上說明從基板表面之SiO2的選擇性蝕刻。
依照本揭露內容之實施例，圖5說明一示範ICP沉積系統。
依照本揭露內容之實施例，圖6顯示用以控制上述系統的一控制模組。
在下列說明內容中，提出許多具體細節以提供本案實施例的徹底理解。所揭露之實施例可在不具有某些或所有這些具體細節的情況下被實現。在其他情況下，已不詳細說明為人所熟知的製程操作，以不對所揭露之實施例造成不必要的混淆。雖然所揭露之實施例將與這些具體實施例一起被說明，但吾人可理解此並非意欲限制所揭露之實施例。
本揭露內容之實施例提供用於二氧化矽(SiO2)之選擇性移除並且同時保護下伏矽(Si)層的方法與系統。
本揭露內容之實施例提供用於二氧化矽(SiO2)之選擇性移除並且同時保護下伏矽(Si)層的方法與系統。大體而言，係使用氘(D2)電漿，於其中，振動激發與法蘭克-康登加熱產生了高能氘(D)原子，其能夠與氧(O)形成鍵結並且釋出揮發性的O與D2。氘原子亦形成Si-D鍵；然而，另一個高能氘原子可從Si-D鍵釋出氘而留下未受影響的固體矽並且產生氘(D2)氣體。
因為在低壓力D2電漿中的D2之電子撞擊(此導致2個氘原子分開，依照法蘭克-康登原理，該等氘原子從經激發之D2分子獲得相等的能量)期間的振動激發，所以可生成高能氘。氘原子亦可從D2電漿中的電荷交換碰撞而獲得能量。在下文中，進一步詳述高能氘原子生成的機制。
如同所述，依照本揭露內容之實施例，可在適當條件下，於氘(D2)電漿中生成高能氘原子。高能氘原子(亦稱為「熱」氘原子)生成的一個機制包含來自電漿中之電子撞擊的振動激發。
可按照以下內容描繪振動激發的特徵，於此處，e為電子，而v為D2分子的振動態：e+D2(v=0)→ D2(v=1)+e
e+D2(v=n)→ D2(v=n+1)+e
如上所示，氘分子可因為電子撞擊而獲得更高的振動態。
又，電子撞擊可引起氘分子的分裂，以產生兩個高能氘原子，如下所示，於此處，D**為高能氘原子：e+D2(v=n)→ D**+D**+e
如上所示，高能氘原子可接收來自經振動激發之母分子的相等能量。
高能氘原子生成的另一個機制包含由與離子碰撞所引起的電荷交換反應。數個電荷交換反應可導致高能氘形成。例如，氘分子之間的電荷交換反應可產生高能氘，如下所示：D2(v=n)+D2 + → D2(v=n)**+D2 +
在上述反應中，經振動激發之氘分子與D2 +離子碰撞，而使電子轉移並且給予振動激發與能量，以生成高能且經振動激發的氘分子。
一替代的機制係顯示於下方：D2(v=n)+D2 + → D**+D3 +
在上述反應中，氘離子係從分子離子(molecular ion)轉移到經振動激發的氘而並非像在先前反應中的電子轉移，並且對剩餘的氘原子給予能量，以生成高能氘原子。
在其他電荷交換反應中，氘原子與氘分子可進行碰撞，而致使高能氘的生成。一範例係顯示於下方：D+D2 + → D2(v=n)**+D+
在上述反應中，氘原子與分子D2 +離子碰撞，而使電子轉移並且給予振動激發與能量，以生成高能且經振動激發的氘分子。
氘原子與氘分子間之碰撞的另一範例係顯示於下方：D2(v=n)+D+ → D**+D2 +
在上述反應中，經振動激發的氘分子與原子氘離子碰撞而給予能量，以在使電荷轉移至氘分子時生成高能氘原子。
在又其他類型的反應中，如依照下方所示之反應，互相碰撞的氘原子可產生高能氘：D+D+ → D**+D+
在上述反應中，中性氘原子與原子氘離子碰撞，以在使電荷轉移而令中性物質轉變成離子時，由原子氘離子生成高能中性氘原子。
可在適當的條件下(包含在低偏壓功率(例如Wb<100W)與低壓力(例如<100mTorr)下)，於D2電漿中產生用以生成高能氘的反應(例如上述這些反應)。在氘電漿中，於此種低偏壓功率與低壓力的條件下，給予離子的能量不多，以致使中性物質將變得具有較大程度的能量，以及中性物質主要將執行蝕刻的工作。
利用上述涉及振動激發的原理，透過振動激發之高能氘生成的一範例可協助說明依照本揭露內容之實施例的原理。圖1係在概念上說明關於氘分子D2之位能對分子間距離的圖表。作為範例，顯示數個振動態(例如v=0、1、2、3等等)。針對氘分子D2，從基態v=0開始，每一額外的振動態需要大約0.3eV。因此在具有0.3eV能量電子的電漿中，此種電子給予氘分子能量並且使其升上振動態，以及在振動態中往上的每一單位階段需要0.3eV。最後，氘分子可具有足夠高的振動態，其中，如下所示，另一電子可產生不穩定態而導致經振動激發的氘分子分裂成兩個高能氘原子：E+D2(v=n)→ D**+D**+e
例如但不限於，氘分子可達到v=6的振動態。由於每一振動激發階段需要大約0.3eV的能量，所以在v=6的經振動激發之氘分子將具有大約6 * 0.3eV=1.8eV的能量。且當氘分子分裂時，每一高能氘原子將具有大約0.9eV的能量。吾人將明白此僅為藉由振動激發之熱氘原子生成的一範例，以說明依照本揭露內容之實施例的原理。
在低壓力與低偏壓的條件下，俾使離子不具有多的能量，則可主要使用中性物質來達成蝕刻。可透過振動激發(例如對於D2分子，在v=10的振動態，熱D獲得1.5eV)並且透過電荷交換反應，生成高能氘，於其中，一電子可自一中性物質被貢獻至一離子，以使該離子成為高能中性物質。又，離子可將能量傳遞給中性物質，例如D+離子可以30eV偏壓來打擊D2+，並且劃分該能量。在某些實施例中，此可在連續TCP條件下加以達成。吾人將明白在電漿中仍存在有離子，但透過電荷交換，這些離子被使用來產生熱氘。再者，因為該製程係在低偏壓(例如5-100W)下操作，所以離子將具有低能量並因此將不蝕 刻基板表面。離子可將能量給予中性物質，但離子不進行蝕刻。相反地，如在此處進一步所述，中性物質執行蝕刻的工作。
關於雙原子分子之解離的額外細節可參見Thorman等人所著之「The role of low-energy electrons in focused electron beam induced deposition：four case studies of representative precursors」，Beilstein J.Nanotechnol.2015,6,1904-1926，其揭露內容乃藉由參考文獻方式合併於此。
依照本揭露內容之實施例，圖1係說明關於氘電漿之能量對角度的圖表。在所說明之實施例中，以大約10mTorr及大約300W TCP生成電漿。各種能帶代表不同的能量分佈密度。大體而言，能量高達大約30eV。再者，該圖表顯示在較低能量處(例如小於大約5eV的能量)，具有較大密度。關於這些電漿反應之所說明的能量分佈提供了賦能粒子的充足供應，該等賦能粒子對生成高能氘的反應係有用的。
吾人將明白，若壓力太高的話，則在粒子之間將存在大量的碰撞，且所有的粒子將獲得一部分的能量，以致使平均能量變得非常小。此會將能量分佈壓低至較低的能量。因此，依照本揭露內容之實施例，為協助確保用於熱氘生成的足夠能量分佈，氘電漿係在低壓力條件下加以生成。例如，在某些實施例中，壓力係在大約1到100mTorr的範圍內；在某些實施例中，大約1到50mTorr。在某些實施例中，壓力係在大約10到30mTorr的範圍內。在某些實施例中，壓力為大約20mTorr。
在某些實施例中，施加低TCP功率。在某些實施例中，TCP功率係大約小於100W。
在某些實施例中，施加低偏壓功率。在某些實施例中，偏壓功率係大約小於100W。
依照本揭露內容之實施例，圖2係說明氘通量對能量(eV)的圖表。可如同所觀看到，隨著能量增加，存在大體上減少的氘通量，以使該通量係更集中在較低能量處。在40與60eV之間，氘通量實質上係下降到零。
依照本揭露內容之實施例，圖3A-3D在概念上說明一系列的反應，透過該等反應，高能氘實現基板之表面的蝕刻。
於圖3A，顯示基板表面300，其具有位於曝露表面上的二氧化矽。具有0.5eV的高能D將打斷Si-O鍵，並且取代Si，以在D與O之間形成鍵結。於圖3B，可對氧的另一Si-O鍵重複此程序，而造成固相D-O-D。
於圖3C，藉由額外的熱D原子來使固相D-O-D分裂。例如，在3.5eV的另一熱D係產生D2氣體+O-D(固相)。且在3.5eV的另一熱D係產生D2氣體+O2氣體。依此方式，從二氧化矽層將氧移除。
在某些實施例中，在1.4eV的熱D可於表面上形成Si-D。然而，在2.8eV的熱D將會攻擊Si-D，並釋放Si，且移除如D2氣體形式的D。
在某些實施例中，來自SiO2的某些矽可留在表面上。然而，吾人將明白，在3nm製程，SiO2係非常地薄(例如0.5nm)，因此添加來自此薄層的某些矽並非必然。也就是說，來自SiO2的Si係極少的並且可變成附接到矽層下方。因此，在某些實施例中，所蝕刻的材料可主要為氧。
在某些實施例中，可在從SiO2將氧移除之後，移除如SiD4氣體形式的剩餘矽。亦即，當從SiO2將氧移除時，氘可在可用位置上與Si形成鍵結。又，Si剩餘的鍵(至另一個Si)變得更可被利用，並且可被例如D+離子(如在約20 eV)所打斷。依此方式，形成SiD4氣體，其離開表面而帶走來自原來SiO2層的Si。
依照本揭露內容之實施例，在低偏壓功率(於某些實施例中，例如<100W，或於某些實施例中，<50W)下執行蝕刻。因此，離子具有低能量而無法直接蝕刻矽層並且打斷Si-Si鍵(因為該等鍵被互相連接)。然而，如先前所述，一旦從表面SiO2將氧移除，則位在表面的剩餘矽原子會變得敏感(因為這些矽原子不再互相連接)，因此低能量離子能夠例如藉由利用Si-Si鍵並且形成例如SiD4氣體的揮發性產物而移除此種矽。
相較之下，下伏矽層中的矽原子被互相連接(交聯)，因此不太可被利用，以使氘將不穿透並打斷鍵結。
依照本揭露內容之實施例，圖4A-4C在概念上說明從基板表面之SiO2的選擇性蝕刻。圖4A在概念上說明在啟動蝕刻製程之前的基板表面400之一部分的橫剖面。在所說明之實施例中，二氧化矽部分402與404係存在於基板的表面，並且存在於下伏矽部分406上。
依照本揭露內容之實施例，圖4B說明在選擇性蝕刻製程期間的基板表面400。蝕刻製程係用以選擇性蝕刻SiO2並且同時完整地留下下伏矽部分406。如所說明之實施例顯示，已從基板表面400將SiO2部分402與404部分地且選擇性地移除。當進行蝕刻製程時，SiD4、D2及O氣體自表面被釋放出來並且從處理腔室被移除。
圖4C說明在執行選擇性蝕刻製程之後的基板表面400。如圖所示，SiO2部分已被移除，而下伏矽部分406則保持完整。
如依照本揭露內容之實施例所討論，高能D原子可使SiO2中的Si與O原子分離，而形成O-D鍵。後繼的D原子可移除O而產生D2(g)與O(g)。D原子可形成Si-D鍵，但高能D可釋出鍵結的D而形成D2(g)以保護Si。當壓力被保持為低並且小偏壓功率被使用時，高能D因其與SiO2的選擇交互作用而可在不損傷下方之Si的情況下進行SiO2的特徵蝕刻。低壓力、低偏壓功率D2電漿可生成負責選擇性移除在Si上方之SiO2的熱D原子，使用例如C4F8電漿應用的傳統電漿方法係不可能的。
在此所述之各種實施例可在感應耦合電漿(ICP，inductively coupled plasma)系統中被執行。參考圖5，一示範ICP沉積系統或設備可包含腔室501，該腔室具有用以將氣體(505、507、509)(例如反應物以及吹掃氣體)或其他化學品分佈到腔室501內的氣體注入器/噴淋頭/噴嘴503、腔室壁511、用以固持待處理之基板或晶圓515的卡盤513，該卡盤可包含用以對晶圓進行夾持與去夾持(dechucking)的靜電電極。為了進行熱控制而加熱卡盤513，以將基板515加熱到一期望溫度。在某些實施例中，可依照本揭露內容之實施例，使用RF電源517來提供偏壓電壓，以使卡盤513帶電。
RF電源519係用以將功率供應到配置在介電窗523上方的RF天線/線圈521，以在基板515上方的處理空間中生成電漿525。在某些實施例中，腔室壁被加熱，以維持熱管理與效率。真空源527提供真空，以從腔室501排空氣體。該系統或設備可包含系統控制器529，該系統控制器用以控制該腔室或設備之某些或全部操作，例如調整腔室壓力、惰性氣體流量、電漿功率、電漿頻率、反應性氣體流量；偏壓功率、溫度、真空之設定值；以及其他製程條件。
在某些實施例中，一系統/設備可包含多於一個之用以處理基板的腔室。
依照本揭露內容之實施例，圖6顯示用以控制上述系統的控制模組600。例如，控制模組600可包含處理器、記憶體以及一或更多介面。控制模組600可用以部分地基於感測值而控制該系統中的裝置。舉例而言，控制模組600可基於感測值及其他控制參數，控制下列一或更多者：閥602、過濾器加熱器604、幫浦606、以及其他裝置608。僅為示範，控制模組600接收來自壓力計610、流量計612、溫度感測器614、及/或其他感測器616的感測值。控制模組600亦可用以在反應物輸送與電漿處理期間控制製程條件。控制模組600一般可包含一或更多記憶體裝置以及一或更多處理器。
控制模組600可控制反應物輸送系統與電漿處理設備的活動。控制模組600執行電腦程式，其包含用以控制下者的指令組：製程時序、輸送系統溫度、橫越過濾器之壓力差、閥定位、氣體之混合、腔室壓力、腔室溫度、晶圓溫度、RF功率等級、晶圓ESC或基座定位、以及特定製程之其他參數。控制模組600亦可監視壓力差並且自動地將氣相反應物的輸送從一或更多路徑切換至一或更多其他路徑。在某些實施例中，儲存在與控制模組600有關聯之記憶體裝置上的其他電腦程式可被使用。
一般將存在與控制模組600有關聯的使用者介面。該使用者介面可包含顯示器618(例如該設備及/或製程條件的顯示螢幕及/或圖形化軟體顯示)、以及使用者輸入裝置620(例如指向裝置、鍵盤、觸控螢幕、麥克風等等)。
用以控制在一製程順序中之反應物輸送、電漿處理以及其他製程的電腦程式可以下列任何習知電腦可讀程式化語言加以編寫：例如，組合語言、C、C++、Pascal、Fortran或其他者。藉由處理器來執行經編譯之目的碼或腳本(script)，以執行在程式中所識別的工作。
控制模組參數係與製程條件有關，舉例來說，例如過濾器壓力差、處理氣體組成與流率、溫度、壓力、電漿條件(例如RF功率等級與RF頻率)、冷卻氣體壓力、以及腔室壁溫度。
系統軟體可以許多不同方式加以設計或建構。例如，可編寫各種腔室構件子程式或控制物件，以控制實現本發明沉積製程所需之腔室構件的操作。用於此目的之程式或程式部分的範例包含基板定位碼、處理氣體控制碼、壓力控制碼、加熱器控制碼、以及電漿控制碼。
雖然上述實施例已經為了清楚理解之目的而被稍微詳細地說明，但吾人將明白在所揭露之實施例的範圍內可實現某些變化與修改。應注意到，存在許多用以實現本案實施例之製程、系統、以及設備的替代方式。因此，本案實施例應被視為例示性而非限制性，且這些實施例不應被限制於在此所提出之細節。
400:基板表面
402:二氧化矽部分
404:二氧化矽部分
406:下伏矽部分

Claims (20)

  1. 一種用以選擇性移除二氧化矽的方法，包含下列步驟：生成氘電漿，該氘電漿包含複數高能氘原子；以及將該複數高能氘原子之一或更多者引導至一基板的一表面，該基板的該表面具有二氧化矽的區域，該二氧化矽的區域具有一下伏矽層；其中該複數高能氘原子之該一或更多者選擇性蝕刻該二氧化矽的區域，而將該下伏矽層排除在外。
  2. 如請求項1之用以選擇性移除二氧化矽的方法，其中該等高能氘原子之至少若干者係由在該氘電漿中之電子撞擊期間的振動激發所生成。
  3. 如請求項1之用以選擇性移除二氧化矽的方法，其中該等高能氘原子之至少若干者係由在該氘電漿中之電荷交換碰撞所生成。
  4. 如請求項1之用以選擇性移除二氧化矽的方法，其中以大約0.15至30eV之能量來生成該複數高能氘原子。
  5. 如請求項1之用以選擇性移除二氧化矽的方法，其中生成該氘電漿之步驟包含將氘氣體導入到一處理腔室內，於該處理腔室內配置該基板；以及將功率感應耦合到該處理腔室內的該氘氣體中。
  6. 如請求項5之用以選擇性移除二氧化矽的方法，其中生成該氘電漿的步驟以及引導該複數高能氘原子之該一或更多者的步驟係在大約1到50mTorr之壓力的該處理腔室內被執行。
  7. 如請求項5之用以選擇性移除二氧化矽的方法，其中將功率感應耦合到該處理腔室內的該氘氣體中的步驟包含將功率以大約50到5000瓦特施加到一RF線圈。
  8. 如請求項1之用以選擇性移除二氧化矽的方法，其中將該複數高能氘原子之該一或更多者引導至該基板的該表面的步驟包含施加大約5到100瓦特的偏壓功率。
  9. 一種用以選擇性移除二氧化矽的方法，包含下列步驟：生成氘電漿，該氘電漿包含複數高能氘原子；以及將該複數高能氘原子之一或更多者引導至一基板的一表面，該基板的該表面具有二氧化矽的區域，該二氧化矽的區域具有一下伏矽層；其中將該複數高能氘原子之該一或更多者引導至該基板的該表面的步驟包含施加大約5到100瓦特的偏壓功率；其中生成該氘電漿的步驟以及引導該複數高能氘原子之該一或更多者的步驟係在大約1到50mTorr之壓力的一處理腔室內被執行；其中該複數高能氘原子之該一或更多者選擇性蝕刻該二氧化矽的區域，而將該下伏矽層排除在外。
  10. 如請求項9之用以選擇性移除二氧化矽的方法，其中該等高能氘原子係由在該氘電漿中之電子撞擊期間的振動激發或電荷交換碰撞所生成。
  11. 如請求項9之用以選擇性移除二氧化矽的方法，其中以大約0.15至30eV之能量來生成該複數高能氘原子。
  12. 如請求項9之用以選擇性移除二氧化矽的方法，其中生成該氘電漿之步驟包含將氘氣體導入到該處理腔室內，於該處理腔室內配置該基板；以及將功率感應耦合到該處理腔室內的該氘氣體中。
  13. 如請求項12之用以選擇性移除二氧化矽的方法，其中將功率感應耦合到該處理腔室內的該氘氣體中的步驟包含將功率以大約50到5000瓦特施加到一RF線圈。
  14. 一種用以選擇性移除二氧化矽的系統，包含：一處理腔室，設置以容納用於處理的一基板，該基板的一表面具有二氧化矽的區域，該二氧化矽的區域具有一下伏矽層；一氘源，用以將氘氣體供應到該處理腔室內；一RF線圈，用以將功率感應耦合到該處理腔室內的該氘氣體中，以生成氘電漿，該氘電漿包含複數高能氘原子； 其中該複數高能氘原子之一或更多者被引導至該基板的該表面，以選擇性蝕刻該二氧化矽的區域，而將該下伏矽層排除在外。
  15. 如請求項14之用以選擇性移除二氧化矽的系統，其中該複數高能氘原子之至少若干者係由在該氘電漿中之電子撞擊期間的振動激發所生成。
  16. 如請求項14之用以選擇性移除二氧化矽的系統，其中該複數高能氘原子之至少若干者係由在該氘電漿中之電荷交換碰撞所生成。
  17. 如請求項14之用以選擇性移除二氧化矽的系統，其中以大約0.15至30eV之能量來生成該複數高能氘原子。
  18. 如請求項14之用以選擇性移除二氧化矽的系統，更包含：一真空源，設置以將該處理腔室維持在大約1到50mTorr的壓力。
  19. 如請求項14之用以選擇性移除二氧化矽的系統，更包含：一RF電源，設置成將RF功率以大約50到5000瓦特施加到該RF線圈。
  20. 如請求項14之用以選擇性移除二氧化矽的系統，更包含：一卡盤，配置在該處理腔室內，並且設置以支撐該基板；一RF電源，設置以將大約5到100瓦特的偏壓功率施加到該卡盤。
TW109107958A 2019-03-14 2020-03-11 使用低壓力低偏壓氘電漿的選擇性二氧化矽移除 TWI836030B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962818349P 2019-03-14 2019-03-14
US62/818,349 2019-03-14

Publications (2)

Publication Number Publication Date
TW202101589A TW202101589A (zh) 2021-01-01
TWI836030B true TWI836030B (zh) 2024-03-21

Family

ID=72426933

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109107958A TWI836030B (zh) 2019-03-14 2020-03-11 使用低壓力低偏壓氘電漿的選擇性二氧化矽移除

Country Status (4)

Country Link
US (2) US12057319B2 (zh)
KR (1) KR102835230B1 (zh)
TW (1) TWI836030B (zh)
WO (1) WO2020186087A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114709133A (zh) * 2022-04-12 2022-07-05 中船(邯郸)派瑞特种气体股份有限公司 一种刻蚀晶圆表面的SiO2同时钝化晶圆的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060001089A1 (en) * 2004-07-02 2006-01-05 International Business Machines Corporation Ultra-thin, high quality strained silicon-on-insulator formed by elastic strain transfer
US20070056925A1 (en) * 2005-09-09 2007-03-15 Lam Research Corporation Selective etch of films with high dielectric constant with H2 addition
US7951683B1 (en) * 2007-04-06 2011-05-31 Novellus Systems, Inc In-situ process layer using silicon-rich-oxide for etch selectivity in high AR gapfill
TW201501228A (zh) * 2013-06-25 2015-01-01 Analog Devices Inc 在經主動電路系統所封裝之微電子機械系統元件中進行屏蔽與偏壓之設備與方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378335B2 (en) * 2005-11-29 2008-05-27 Varian Semiconductor Equipment Associates, Inc. Plasma implantation of deuterium for passivation of semiconductor-device interfaces
US8372756B2 (en) 2008-08-29 2013-02-12 Air Products And Chemicals, Inc. Selective etching of silicon dioxide compositions
US8198170B2 (en) 2010-10-15 2012-06-12 GlobalFoundries, Inc. Semiconductor device fabrication method for improved isolation regions and defect-free active semiconductor material

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060001089A1 (en) * 2004-07-02 2006-01-05 International Business Machines Corporation Ultra-thin, high quality strained silicon-on-insulator formed by elastic strain transfer
US20070056925A1 (en) * 2005-09-09 2007-03-15 Lam Research Corporation Selective etch of films with high dielectric constant with H2 addition
US7951683B1 (en) * 2007-04-06 2011-05-31 Novellus Systems, Inc In-situ process layer using silicon-rich-oxide for etch selectivity in high AR gapfill
TW201501228A (zh) * 2013-06-25 2015-01-01 Analog Devices Inc 在經主動電路系統所封裝之微電子機械系統元件中進行屏蔽與偏壓之設備與方法

Also Published As

Publication number Publication date
WO2020186087A1 (en) 2020-09-17
US20220148852A1 (en) 2022-05-12
TW202101589A (zh) 2021-01-01
US12057319B2 (en) 2024-08-06
KR102835230B1 (ko) 2025-07-16
US20240355636A1 (en) 2024-10-24
KR20210128508A (ko) 2021-10-26

Similar Documents

Publication Publication Date Title
KR102489215B1 (ko) 유사 원자층 에칭 방법
CN105590826B (zh) 经碰撞谐振能转移到能量吸附气体调整等离子体的vuv发射
US8828883B2 (en) Methods and apparatuses for energetic neutral flux generation for processing a substrate
KR102788021B1 (ko) 극저온 웨이퍼 온도들을 활용하는 이온 빔 에칭
KR101083623B1 (ko) 가스 화학물질의 주기적 조절을 사용하는 플라즈마 에칭방법
TWI702307B (zh) 噴射頭及使用該噴射頭的設備
US10763123B2 (en) Method for processing workpiece
JP5486883B2 (ja) 被処理体の処理方法
TWI766866B (zh) 蝕刻方法
CN114430858B (zh) 原子层蚀刻和离子束蚀刻图案化
Sirard Introduction to plasma etching
CN109196624B (zh) 蚀刻方法
JP6757624B2 (ja) 被処理体を処理する方法
TW202249116A (zh) 用於高縱橫比電漿蝕刻之基於金屬的襯墊保護
JP6788400B2 (ja) 被処理体を処理する方法
JP2023531203A (ja) 希ガスによる極低温原子層エッチング
TWI809086B (zh) 蝕刻方法及電漿處理裝置
TWI785110B (zh) 用於自對準多重圖案化之選擇性氧化物蝕刻方法
WO2017170405A1 (ja) 被処理体を処理する方法
CN112368808B (zh) 天然氧化物穿通后的硅芯轴刻蚀
JP2010016213A (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
US20240355636A1 (en) Selective silicon dioxide removal using low pressure low bias deuterium plasma
KR102469451B1 (ko) 마이크로전자 공작물의 제조를 위해 실리콘 질화물층을 영역 선택 에칭하는 방법
Pu Plasma etch equipment
US10937662B2 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry