[go: up one dir, main page]

TWI825539B - 用於同步動態隨機存取記憶體之設定模組及其設定方法 - Google Patents

用於同步動態隨機存取記憶體之設定模組及其設定方法 Download PDF

Info

Publication number
TWI825539B
TWI825539B TW110148981A TW110148981A TWI825539B TW I825539 B TWI825539 B TW I825539B TW 110148981 A TW110148981 A TW 110148981A TW 110148981 A TW110148981 A TW 110148981A TW I825539 B TWI825539 B TW I825539B
Authority
TW
Taiwan
Prior art keywords
sdram
register
setting
mode
value
Prior art date
Application number
TW110148981A
Other languages
English (en)
Other versions
TW202326727A (zh
Inventor
張雅閔
鄭景允
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW110148981A priority Critical patent/TWI825539B/zh
Priority to US18/069,226 priority patent/US12288597B2/en
Publication of TW202326727A publication Critical patent/TW202326727A/zh
Application granted granted Critical
Publication of TWI825539B publication Critical patent/TWI825539B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

一種用於SDRAM之設定模組及其設定方法。設定模組包含至少一暫存器以及控制器。控制器用以：控制SDRAM切換至初始化設定模式，其中，初始化設定模式係用於初始化SDRAM；於初始化設定模式設定至少一暫存器之數值；以及根據至少一暫存器之數值設定SDRAM。

Description

用於同步動態隨機存取記憶體之設定模組及其設定方法
本發明係關於一種記憶體之設定模組以及設定方法，尤其是關於一種用於同步動態隨機存取記憶體之設定模組及其設定方法。
同步動態隨機存取記憶體（Synchronous Dynamic Random Access Memory, SDRAM）架構中，需要透過SDRAM控制器（SDRAM controller）對SDRAM進行初始化。習知之SDRAM控制器於製作時，通常會針對所需執行之指令及操作順序進行開發。惟就已完成之SDRAM控制器觀之，若針對SDRAM之初始化設定或設定之順序具有任何缺陷、瑕疵或錯誤，都將難以被驗證或以其他方法修正。
本發明的目的在於提供一種用於同步動態隨機存取記憶體（Synchronous Dynamic Random Access Memory, SDRAM）之設定方法，包含：控制SDRAM切換至初始化設定模式，其中，初始化設定模式係用於初始化SDRAM；於初始化設定模式設定至少一暫存器之數值；以及根據至少一暫存器之數值設定SDRAM。
本發明另提供一種用於SDRAM之設定模組，包含至少一暫存器以及控制器。至少一暫存器與SDRAM電性連結。控制器組電性連結SDRAM以及至少一暫存器，用以：控制SDRAM切換至初始化設定模式，其中，初始化設定模式係用於初始化SDRAM；於初始化設定模式設定至少一暫存器之數值；以及根據至少一暫存器之數值設定SDRAM。
在下文更詳細地論述本發明之實施例。然而，應瞭解，本發明提供可在廣泛多種特定情境中體現之許多適用的概念。所論述特定實施例僅為說明性的且並不限制本發明之範疇。
習知之同步動態隨機存取記憶體（Synchronous Dynamic Random Access Memory, SDRAM）架構缺乏使用彈性，若針對SDRAM之初始化設定或設定之順序具有任何缺陷、瑕疵或錯誤，都將難以被驗證或以其他方法修正。而為了增加SDRAM架構之操作彈性，本發明提供一種設定模組及其設定方法。
請參閱圖1，其係本發明一些實施例之一設定模組1之方塊圖。設定模組1包含至少一暫存器11以及一控制器13，暫存器11與控制器13電性連結。設定模組1與一同步動態隨機存取記憶體（Synchronous Dynamic Random Access Memory, SDRAM）9電性連結。元件間透過電性連結傳遞資料及訊號。相關控制操作將於下文中進一步闡述。
於一些實施例中，SDRAM 9透過一般匯流排與裝置（例如：電腦主機）進行資料交換。當需要針對SDRAM 9進行初始化設定時，控制器13基於使用者指令將SDRAM 9切換至一初始化設定模式。其中，初始化設定模式係用於初始化SDRAM 9。
於初始化設定模式下，使用者可透過控制器13設定至少一暫存器11之數值。隨後，於至少一暫存器11之數值設定完畢後，控制器13根據至少一暫存器11之數值設定SDRAM 9。更進一步來說，當使用者需要針對SDRAM 9進行初始化設定時，通常需要針對SDRAM 9之不同指令型態進行設定，藉以完成SDRAM 9之初始化設定。
於一些實施例中，SDRAM 9之指令型態包含：（1）巨集指令（macro command）型態，例如：指令種類集CMD_TYPE set、重清Refresh、全記憶庫預充電且無操作Pre-charge all banks and No operation；（2）模式位址（mode address）型態，例如：模式暫存器位址（mode register address）；（3）模式資料（mode data）型態，例如：模式暫存器存取資料（mode register access data）；以及（4）時間（timing）型態，例如：二指令間之時間間隔。
至少一暫存器11之不同數值相應於SDRAM 9之不同指令型態之組合，因此，使用者可針對不同指令型態，先於至少一暫存器11填入相應之數值，如此一來，當至少一暫存器11之數值設定完畢後，控制器13便可根據至少一暫存器11之數值設定SDRAM 9，以完成SDRAM 9之初始化設定。
請參閱圖2A，其係本發明一些實施例之一設定模組2之方塊圖。設定模組2包含複數暫存器21A及21B以及一控制器23，暫存器21A及21B與控制器23電性連結。於一些實施例中，暫存器21A包含一指令索引暫存器，其儲存之數值相應於SDRAM 8之索引及時間相關指令。暫存器21B包含一巨集指令及模式資訊暫存器，其儲存之數值相應於SDRAM 8之巨集指令、模式位址以及模式資料。
設定模組2經由一解多工器（demultiplexer）7與一SDRAM 8電性連結。解多工器7之多個輸出對應至SDRAM 8之多個接腳。解多工器7用以解碼設定模組2提供之數值，並根據解碼之數值觸發相應之SDRAM 8之接腳，藉以設定SDRAM 8。元件間透過電性連結傳遞資料及訊號。相關控制操作將於下文中進一步闡述。
於一些實施例中，當SDRAM 8處於一匯流排資料存取模式（即SDRAM 8透過一般匯流排與裝置（例如：電腦主機）進行資料交換），且需要針對SDRAM 8進行初始化設定時，控制器23基於使用者指令停止SDRAM 8之匯流排資料存取模式，並將SDRAM 8切換至一初始化設定模式。其中，初始化設定模式係用於初始化SDRAM 8。更詳細來說，在初始化設定模式下，主要係針對SDRAM 8操作時所需使用之指令型態及其操作順序進行相關初始化之設定。
於初始化設定模式下，使用者可透過控制器23設定暫存器21A及21B之數值。隨後，於暫存器21A及21B之數值設定完畢後，控制器23根據暫存器21A及21B之數值設定SDRAM 8。更進一步來說，當使用者需要針對SDRAM 8執行初始化設定時，通常需要針對SDRAM 8之不同指令型態進行設定，藉以完成SDRAM 8之初始化設定。
暫存器21A及21B之不同數值相應於SDRAM 8之不同指令型態之組合，因此，使用者可針對不同指令型態，先於暫存器21A及21B填入相應之數值，如此一來，當暫存器21A及21B之數值設定完畢後，控制器23便可根據暫存器21A及21B之數值設定SDRAM 8，以完成SDRAM 8之初始化設定。以下將透過各種範例更進一步地說明本發明之技術。
於一些範例中，暫存器21A之數值相應SDRAM 8之索引及時間相關指令。具體而言，使用者可透過控制器23於暫存器21A設定相應之數值，暫存器21A設定之數值用以相應地觸發SDRAM 8之索引及時間相關指令之初始化設定。當設定完畢後，控制器23直接根據暫存器21A之數值設定SDRAM 8。
於一些範例中，暫存器21B之數值相應SDRAM 8之巨集指令相關指令。具體而言，使用者可透過控制器23於暫存器21B設定相應之數值，暫存器21B設定之數值用以相應地觸發SDRAM 8之巨集指令之初始化設定。當設定完畢後，控制器23直接根據暫存器21B之數值設定SDRAM 8。
於一些範例中，暫存器21B之數值相應SDRAM 8之模式位址以及模式資料相關指令。具體而言，使用者可透過控制器23於暫存器21B設定相應之數值，暫存器21B設定之數值用以相應地觸發SDRAM 8之模式位址以及模式資料之初始化設定。當設定完畢後，控制器23直接根據暫存器21B之數值設定SDRAM 8。
於一些範例中，暫存器21B之數值相應SDRAM 8之一模式暫存器讀取（mode register read, MRR）檢查狀態之相關指令。具體而言，使用者可透過控制器23於暫存器21B設定相應之數值，暫存器21B設定之數值用以相應地觸發SDRAM 8之MRR指令之狀態檢查。當設定完畢後，控制器23直接根據暫存器21B之數值設定SDRAM 8。
需特別說明，前述之SDRAM 8之初始化設定操作可單一執行，或根據需求以各種組合執行。舉例而言，暫存器21B之數值可同時相應SDRAM 8之巨集指令相關指令以及模式位址以及模式資料相關指令。使用者可透過控制器23於暫存器21B設定相應之數值，暫存器21B設定之數值用以相應地觸發SDRAM 8之巨集指令相關指令以及模式位址以及模式資料相關指令之初始化設定。當設定完畢後，控制器23直接根據暫存器21B之數值設定SDRAM 8。
於一些實施例中，若需同時完成不同之SDRAM 8之初始化設定（例如：需同時完成SDRAM 8之索引及時間相關指令、巨集指令相關指令以及模式位址以及模式資料相關指令之初始化設定），可藉由同步暫存器21A及21B之存取進行。具體而言，可利用額外之同步控制暫存器觸發前述SDRAM 8之初始化設定。請參閱圖2B，其係本發明一些實施例之設定模組2之另一方塊圖。設定模組2更包含一同步控制暫存器21C，用以：（1）標記SDRAM 8是否切換至初始化設定模式；以及（2）同步觸發暫存器21A及21B之存取。
本發明之一些實施例包含SDRAM之設定方法，其流程圖如圖3所示。這些實施例之設定方法由一設定模組（如前述實施例之設定模組）實施，方法之詳細操作如下。首先，執行步驟S301，控制SDRAM切換至一初始化設定模式。其中，初始化設定模式係用於初始化SDRAM。執行步驟S302，於初始化設定模式設定至少一暫存器之數值。執行步驟S303，根據至少一暫存器之數值設定SDRAM。
本發明之一些實施例包含SDRAM之設定方法，其流程圖如圖4所示。這些實施例之設定方法由一設定模組（如前述實施例之設定模組）實施，方法之詳細操作如下。
首先，執行步驟S401，停止SDRAM之一匯流排資料存取模式，並控制SDRAM切換至一初始化設定模式。其中，初始化設定模式係用於初始化SDRAM。執行步驟S402，於初始化設定模式下設定一指令索引暫存器以及一巨集指令及模式資訊暫存器之數值。執行步驟S403，基於一同步控制暫存器之數值觸發一初始化操作，以經由一解譯器解碼指令索引暫存器以及巨集指令及模式資訊暫存器之數值，並根據解碼之數值設定SDRAM之一指令索引、一指令執行時間、一巨集指令、一模式位址、一模式資料、一MRR檢查狀態或前述之任意組合。
執行步驟S404，判斷是否結束初始化設定模式。若是，執行步驟S405，控制SDRAM切換至匯流排資料存取模式。若否，則重複執行步驟S402。
綜上所述，本發明提供之用於SDRAM之設定模組及其設定方法，可透過額外之暫存器以及控制電路控制SDRAM，以針對SDRAM之初始化操作設計及其順序之缺陷、瑕疵或錯誤進行驗證或修正。須說明，於一些實施例中，控制器包含可執行運算及指令之邏輯電路，惟其並非用以限制本發明硬體元件之實施態樣。
上文的敘述簡要地提出了本發明某些實施例之特徵，而使得本發明所屬技術領域具有通常知識者能夠更全面地理解本發明內容的多種態樣。本發明所屬技術領域具有通常知識者當可明瞭，其可輕易地利用本發明內容作為基礎，來設計或更動其他製程與結構，以實現與此處該之實施方式相同的目的和/或達到相同的優點。本發明所屬技術領域具有通常知識者應當明白，這些均等的實施方式仍屬於本發明內容之精神與範圍，且其可進行各種變更、替代與更動，而不會悖離本發明內容之精神與範圍。
1:設定模組 11:暫存器 13:控制器 2:設定模組 21A~21C:暫存器 23:控制器 7:解多工器 8:SDRAM 9:SDRAM S301~S303:步驟 S401~S405:步驟
結合附圖閱讀以下詳細描述會最佳地理解本發明之態樣。應注意，各種特徵可能未按比例繪製。事實上，可出於論述清楚起見，而任意地增大或減小各種特徵之尺寸。
圖1為本發明之一些實施例之設定模組之方塊圖。
圖2A為本發明之一些實施例之設定模組之方塊圖。
圖2B為本發明之一些實施例之設定模組之方塊圖。
圖3為本發明之一些實施例之設定方法之流程圖。
圖4為本發明之一些實施例之設定方法之流程圖。
2:設定模組
21A~21C:暫存器
23:控制器
7:解多工器
8:SDRAM

Claims (8)

  1. 一種用於一同步動態隨機存取記憶體(Synchronous Dynamic Random Access Memory,SDRAM)之設定方法，包含：控制該SDRAM切換至一初始化設定模式，其中，該初始化設定模式係用於初始化該SDRAM；針對該SDRAM之不同指令型態，於該初始化設定模式設定至少一暫存器之數值；以及基於一同步控制暫存器之數值觸發一初始化操作，以根據該至少一暫存器之數值設定該SDRAM。
  2. 如請求項1所述之設定方法，其中，根據該至少一暫存器之數值設定該SDRAM之步驟更包含：經由一解譯器解碼該至少一暫存器之數值，並根據解碼之數值設定該SDRAM。
  3. 如請求項1所述之設定方法，其中，該至少一暫存器包含一指令索引暫存器，根據該至少一暫存器之數值設定該SDRAM之步驟更包含：根據該指令索引暫存器之數值設定該SDRAM之一指令索引以及一指令執行時間。
  4. 如請求項1所述之設定方法，其中，該至少一暫存器包含一巨集指令及模式(mode)資訊暫存器，根據該至少一暫存器之數值設定該SDRAM 之步驟更包含：根據該巨集指令及模式資訊暫存器之數值設定該SDRAM之一巨集指令、一模式位址(mode address)以及一模式資料(mode data)。
  5. 如請求項1所述之設定方法，其中，該至少一暫存器包含一巨集指令及模式(mode)資訊暫存器，根據該至少一暫存器之數值設定該SDRAM之步驟更包含：根據該巨集指令及模式資訊暫存器之數值設定該SDRAM之一模式暫存器讀取(mode register read,MRR)檢查狀態。
  6. 如請求項1所述之設定方法，其中，控制該SDRAM切換至該初始化設定模式之步驟更包含：停止該SDRAM之一匯流排資料存取模式，並控制該SDRAM切換至該初始化設定模式。
  7. 如請求項1所述之設定方法，更包含：判斷是否結束該初始化設定模式。
  8. 如請求項7所述之設定方法，更包含：當判斷結束該初始化設定模式，控制該SDRAM切換至一匯流排資料存取模式。
TW110148981A 2021-12-27 2021-12-27 用於同步動態隨機存取記憶體之設定模組及其設定方法 TWI825539B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110148981A TWI825539B (zh) 2021-12-27 2021-12-27 用於同步動態隨機存取記憶體之設定模組及其設定方法
US18/069,226 US12288597B2 (en) 2021-12-27 2022-12-20 Setting module and setting method thereof for synchronous dynamic random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110148981A TWI825539B (zh) 2021-12-27 2021-12-27 用於同步動態隨機存取記憶體之設定模組及其設定方法

Publications (2)

Publication Number Publication Date
TW202326727A TW202326727A (zh) 2023-07-01
TWI825539B true TWI825539B (zh) 2023-12-11

Family

ID=86897076

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110148981A TWI825539B (zh) 2021-12-27 2021-12-27 用於同步動態隨機存取記憶體之設定模組及其設定方法

Country Status (2)

Country Link
US (1) US12288597B2 (zh)
TW (1) TWI825539B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200404294A (en) * 2002-09-11 2004-03-16 Hitachi Ltd System and method for using dynamic random access memory and flash memory
US20050057983A1 (en) * 2003-09-17 2005-03-17 Ki-Chul Chun Data output circuit in a semiconductor memory device and control method of a data output circuit
US20100177589A1 (en) * 2008-05-22 2010-07-15 Elpida Memory Inc. Semiconductor device having latency counter
US20130346684A1 (en) * 2012-06-22 2013-12-26 Kuljit Bains Method, apparatus and system for a per-dram addressability mode
US10068648B1 (en) * 2017-08-30 2018-09-04 Micron Technology, Inc. Distributed mode registers in memory devices
US20200135261A1 (en) * 2017-03-06 2020-04-30 Zentel Japan Corporation Control device, semiconductor memory device and control method for a semiconductor memory device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6047343A (en) * 1996-06-05 2000-04-04 Compaq Computer Corporation Method and apparatus for detecting insertion and removal of a memory module using standard connectors
US5999474A (en) * 1998-10-01 1999-12-07 Monolithic System Tech Inc Method and apparatus for complete hiding of the refresh of a semiconductor memory
US6938142B2 (en) * 2002-08-28 2005-08-30 Micron Technology, Inc. Multi-bank memory accesses using posted writes
JP4747155B2 (ja) * 2002-10-29 2011-08-17 ルネサスエレクトロニクス株式会社 メモリ制御システム
TWI254853B (en) 2004-07-09 2006-05-11 Via Tech Inc Method and device for initialization drams
US7177208B2 (en) * 2005-03-11 2007-02-13 Micron Technology, Inc. Circuit and method for operating a delay-lock loop in a power saving manner
JP4837357B2 (ja) * 2005-10-18 2011-12-14 エルピーダメモリ株式会社 半導体記憶装置
JP2007183871A (ja) * 2006-01-10 2007-07-19 Nec Infrontia Corp 起動装置、起動回路、起動方法およびプログラム
US7414899B2 (en) * 2006-04-28 2008-08-19 Infineon Technologies North America Corp. Method and apparatus for early write termination in a semiconductor memory
KR100816053B1 (ko) * 2006-11-21 2008-03-21 엠텍비젼 주식회사 셀프 카피 기능을 가지는 메모리 장치, 메모리 시스템 및듀얼 포트 메모리 장치
US7624225B2 (en) * 2007-03-22 2009-11-24 International Business Machines Corporation System and method for providing synchronous dynamic random access memory (SDRAM) mode register shadowing in a memory system
US7646213B2 (en) * 2007-05-16 2010-01-12 Micron Technology, Inc. On-die system and method for controlling termination impedance of memory device data bus terminals
US8117519B2 (en) * 2008-01-15 2012-02-14 Micron Technology, Inc. Memory apparatus and method using erasure error correction to reduce power consumption
US8452917B2 (en) * 2008-09-15 2013-05-28 Diablo Technologies Inc. Load reduction dual in-line memory module (LRDIMM) and method for programming the same
JP2010176783A (ja) * 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
US20110128766A1 (en) * 2009-11-30 2011-06-02 Ward Parkinson Programmable Resistance Memory
US8429470B2 (en) * 2010-03-10 2013-04-23 Micron Technology, Inc. Memory devices, testing systems and methods
US10469899B2 (en) * 2015-10-23 2019-11-05 Avago Technologies International Sales Pte. Limited Channel debonding of multiple tuners in different set top boxes
KR102538991B1 (ko) * 2016-07-15 2023-06-02 에스케이하이닉스 주식회사 반도체 테스트 장치 및 반도체 테스트 방법
WO2021253359A1 (zh) * 2020-06-18 2021-12-23 华为技术有限公司 一种图指令处理方法及装置
CN115602222B (zh) * 2021-07-09 2025-08-29 长鑫存储技术有限公司 一种编译方法、编译电路、模式寄存器和存储器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200404294A (en) * 2002-09-11 2004-03-16 Hitachi Ltd System and method for using dynamic random access memory and flash memory
US20050057983A1 (en) * 2003-09-17 2005-03-17 Ki-Chul Chun Data output circuit in a semiconductor memory device and control method of a data output circuit
US20100177589A1 (en) * 2008-05-22 2010-07-15 Elpida Memory Inc. Semiconductor device having latency counter
US20130346684A1 (en) * 2012-06-22 2013-12-26 Kuljit Bains Method, apparatus and system for a per-dram addressability mode
US20200135261A1 (en) * 2017-03-06 2020-04-30 Zentel Japan Corporation Control device, semiconductor memory device and control method for a semiconductor memory device
US10068648B1 (en) * 2017-08-30 2018-09-04 Micron Technology, Inc. Distributed mode registers in memory devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
專書 DDR3 SDRAM Standard JESD 79-3F JEDEC STANDRD July, 2010 *

Also Published As

Publication number Publication date
US20230206972A1 (en) 2023-06-29
US12288597B2 (en) 2025-04-29
TW202326727A (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
US10056123B2 (en) Method and system for improving serial port memory communication latency and reliability
US8276027B2 (en) Semiconductor memory and method for testing the same
CN104903877A (zh) 用于映射混合式数据命令/地址信号的训练
US20150043297A1 (en) Active control device and semiconductor device including the same
CN104798136A (zh) 具有用于存储配置信息的保留扇区的存储器单元阵列
WO2021056804A1 (zh) 存储器及其寻址方法
TWI825539B (zh) 用於同步動態隨機存取記憶體之設定模組及其設定方法
CN111247588A (zh) 字节使能存储器内建自测试（mbist）算法
CN1983424A (zh) 错误校正装置及校正方法
CN116417034A (zh) 用于同步动态随机存取存储器之设置模块及其设置方法
TWI779444B (zh) 用於同步動態隨機存取記憶體之控制模組及其控制方法
JP5309938B2 (ja) 要求処理装置、要求処理システムおよびアクセス試験方法
KR20130102398A (ko) 반도체 메모리 장치의 병렬 비트 테스트 회로
CN113467716B (zh) 一种数据存储的方法、装置、设备及可读介质
US9690723B2 (en) Semiconductor device for performing test and repair operations
TWI879179B (zh) 用於同步動態隨機存取記憶體之控制模組及其控制方法
KR101907072B1 (ko) 반도체 메모리 장치 및 그 동작 방법
CN101494090B (zh) 存储器存取控制方法
CN100487673C (zh) 次级内存装置及使用次级内存的方法
CN120412690B (zh) 存储控制模组、存储器控制器和三维堆叠存储器
CN119207533B (zh) 存储器测试方法、装置与测试设备
TW594481B (en) Semiconductor integrated circuit device
US12147713B2 (en) High-bandwidth DDR DIMM, memory system, and operation method thereof
US20250104791A1 (en) Memory device, test method of the memory device, and method of manufacturing memory device including the test method
CN114721581B (zh) 用于同步动态随机存取内存的控制模块及其控制方法