TWI819775B - 矽化物電容式微機電結構及其製造方法 - Google Patents

Abstract

本發明提供一種矽化物電容式微機電結構，包括基板、鈍化層、矽層、第一金屬層、電介質層及頂部電極。鈍化層形成於該基板上；矽層及第一金屬層形成於鈍化層上。第一金屬層包括接觸部及傳導部，接觸部接觸矽層之至少一部分，且傳導部自矽層朝遠離矽層之方向延伸以電性連接一外部電路；電介質層形成於鈍化層上，且藉由電介質層至少包覆矽層；頂部電極形成於電介質層上。其中當執行退火製程後，藉由傳導部與經矽化反應後之矽層保持接觸以維持與外部電路之電性連接。

Description

矽化物電容式微機電結構及其製造方法

本發明係關於一種微機電結構，尤指一種矽化物電容式微機電結構及其製造方法。

目前大多數之超聲波感測器是使用壓電元件，藉由壓電轉導來傳送及感測超聲波。超聲波感測器以電容式微機械超聲波感測器(CMUT)為例，CMUT可以傳送超聲波及感測回傳之超聲波或回聲，以供探測一般無法見到之物體並測量其距離。習知大多數CMUT之間隙是利用液體或氣體蝕刻所產生，即進行化學濕法蝕刻來去除犧牲層以釋放間隙。這類製程存在部分缺點，例如蝕刻液體容易黏滯在元件結構上、受質量傳輸率之限制而需要較長之釋放時間等；因此不易製作小於100奈米之間隙。

參照圖1A和1B，圖1A呈現出未經退火處理之電容性微機械結構100之示意圖，圖1B呈現出經退火處理後之電容性微機械結構1001之示意圖。電容性微機械結構1001是電容性微機械結構100經過退火處理後所形成。退火後之電容式微機械結構1001包含底部電極106、頂部電極114及間隙120。電容式微機械結構100之第一金屬層110和非晶矽層112在退火過程中被矽化而形成矽130。 由於矽130之體積相較於第一金屬層110和非晶矽層112之體積減少，因此產生了奈米級之間隙120。前述產生間隙106之無蝕刻劑方法改善了使用氣體和液體蝕刻之缺點。

此外，傳統CMUT還需要支援電路或電子器件，例如特定應用積體電路(ASIC)。CMUT藉由電極(包括頂部電極和底部電極)與外部電路或ASIC電性連接。頂部電極和底部電極是藉由相同之金屬沉積製程所形成。如果金屬(如Al、Ni、Ti)直接沉積在矽130之下方作為底部電極106，可能會導致矽原子被下方之矽化物搶走，影響上層與矽之矽化反應不完全，而無法產生完整之間隙。

因此，如何設計出能改善新的矽化物電容式微機電結構及其製造方法，一併解決傳統CMUT之間隙生成及底部電極設置等問題，實為一個值得研究之課題。

本發明之目的在於提供一種經退火處理之矽化物電容式微機電結構。

為達上述目的，本發明之矽化物電容式微機電結構包括基板、鈍化層、矽層、第一金屬層及電介質層。鈍化層形成於該基板上；矽層及第一金屬層形成於鈍化層上。第一金屬層包括接觸部及傳導部，接觸部接觸矽層之至少一部分，且傳導部自矽層朝遠離矽層之方向延伸以電性連接一外部電路；電介質層形成於鈍化層上，且藉由電介質層至少包覆矽層。其中當執行退火製程後，藉由傳導部與經矽化反應後之矽層保持接觸以維持與外部電路之電性連接。

在本發明之一實施例中，矽層是由非晶矽、單晶矽或多晶矽所組成。

在本發明之一實施例中，第一金屬層是由鎳、鈦、鉑、鈷或鉬所組成。

在本發明之一實施例中，電介質層是由SiO₂、Si₃N₄、Al₂O₃、Al₂O₅或Al₃O₄所組成。

在本發明之一實施例中，接觸部於退火製程後藉由與矽層產生矽化反應而形成第一矽化物。

在本發明之一實施例中，第一金屬層之接觸部覆蓋矽層之頂部及至少局部覆蓋矽層之側部，且於退火製程後所形成之第一矽化物與電介質層之間形成矽化間隙。

在本發明之一實施例中，矽層形成平截圓錐體，且平截圓錐體之側部之傾角介於20度至70度之間。

在本發明之一實施例中，傳導部之寬度隨著越接近矽層而漸增。

在本發明之一實施例中，接觸部夾設於矽層及鈍化層之間。

在本發明之一實施例中，矽化物電容式微機電結構更包括屏蔽層，設置於第一金屬層及矽層之間。

在本發明之一實施例中，第一金屬層是由鋁、鈦、鎢、金、鉑、鈷或鉬所組成。

在本發明之一實施例中，矽化物電容式微機電結構更包括第二金屬層，形成於矽層上且夾設於矽層及電介質層之間，其中當執行退火製程後，藉 由矽層與第二金屬層產生矽化反應而形成第二矽化物，且第二矽化物與電介質層之間形成矽化間隙。

在本發明之一實施例中，接觸部形成環繞矽層之中心之環狀結構，且第二金屬層形成於矽層之頂部之凹陷結構內。

在本發明之一實施例中，接觸部及第二金屬層之最小水平間距介於1μm至5μm之間。

在本發明之一實施例中，矽化物電容式微機電結構更包括頂部電極及鈍化與耦合層，頂部電極形成於電介質層上，且藉由鈍化與耦合層至少包覆頂部電極。

本發明之矽化物電容式微機電結構之製造方法包括：提供一基板；於基板上形成鈍化層；於鈍化層上形成矽層及第一金屬層，其中第一金屬層包括接觸部及傳導部，接觸部接觸矽層之至少一部分，且傳導部自矽層朝遠離矽層之方向延伸以電性連接外部電路；於鈍化層上形成電介質層，且藉由電介質層至少包覆矽層；以及執行退火製程，其中藉由傳導部與經矽化反應後之矽層保持接觸以維持與外部電路之電性連接。

在本發明之一實施例中，第一金屬層之接觸部覆蓋矽層之頂部及至少局部覆蓋矽層之側部，接觸部於退火製程後藉由與矽層產生矽化反應而形成第一矽化物，且第一矽化物與該電介質層之間形成矽化間隙。

在本發明之一實施例中，接觸部夾設於矽層及鈍化層之間，且於鈍化層上形成電介質層之前更包括以下步驟：於矽層上形成第二金屬層，使得第二金屬層夾設於矽層及電介質層之間；其中當執行退火製程後，藉由矽層與第二 金屬層產生矽化反應而形成第二矽化物，且第二矽化物與電介質層之間形成矽化間隙。

據此，本發明之矽化物電容式微機電結構可直接執行退火製程，不僅可以藉由矽層與金屬層之矽化反應而形成矽化間隙，以取代傳統採用氣體或液體蝕刻方式，並且能維持結構本身與外部電路之電性連接。如此將可有效提高矽化物電容式微機電結構之生產量，且大幅降低生產成本。

1、1A、1B、1C、1D、1E、1F、1G:矽化物電容式微機電結構

10:基板

20:鈍化層

30:矽層

30a:第一矽化物

30b:第二矽化物

31:凹陷結構

40:第一金屬層

41:接觸部

42:傳導部

50:電介質層

60:第二金屬層

70:導線部

71:電連接部

711:鎢塞

712:金屬件

713:屏蔽件

80:屏蔽層

M:金屬層

Ma:矽化物

G、Ga:矽化間隙

圖1A為未執行退火處理之習知矽化物電容式微機電結構之示意圖。

圖1B為已執行退火處理之習知矽化物電容式微機電結構之示意圖。

圖2A為未執行退火處理之本發明之矽化物電容式微機電結構之第一實施例之示意圖。

圖2B為未執行退火處理之本發明之矽化物電容式微機電結構之第一實施例之俯視圖。

圖2C為已執行退火處理之本發明之矽化物電容式微機電結構之第一實施例之示意圖。

圖2D為已執行退火處理之本發明之矽化物電容式微機電結構之第一實施例之俯視圖。

圖3為未執行退火處理及已執行退火處理之本發明之矽化物電容式微機電結構之第二實施例之比較示意圖。

圖4A為未執行退火處理之本發明之矽化物電容式微機電結構之第三實施例之示意圖。

圖4B為已執行退火處理之本發明之矽化物電容式微機電結構之第三實施例之示意圖。

圖5為未執行退火處理及已執行退火處理之本發明之矽化物電容式微機電結構之第四實施例之比較示意圖。

圖6A為未執行退火處理之本發明之矽化物電容式微機電結構之第五實施例之示意圖。

圖6B為已執行退火處理之本發明之矽化物電容式微機電結構之第五實施例之示意圖。

圖7A為未執行退火處理之本發明之矽化物電容式微機電結構之第六實施例之示意圖。

圖7B為已執行退火處理之本發明之矽化物電容式微機電結構之第六實施例之示意圖。

圖8A為未執行退火處理之本發明之矽化物電容式微機電結構之第七實施例之示意圖。

圖8B為已執行退火處理之本發明之矽化物電容式微機電結構之第七實施例之示意圖。

圖9A為未執行退火處理之本發明之矽化物電容式微機電結構之第八實施例之示意圖。

圖9B為未執行退火處理之本發明之矽化物電容式微機電結構之第八實施例之俯視圖。

圖9C為已執行退火處理之本發明之矽化物電容式微機電結構之第八實施例之示意圖。

圖10A為未執行退火處理之本發明之矽化物電容式微機電結構之第九實施例之示意圖。

圖10B為已執行退火處理之本發明之矽化物電容式微機電結構之第九實施例之示意圖。

圖11A為未執行退火處理之本發明之矽化物電容式微機電結構之第十實施例之示意圖。

圖11B為已執行退火處理之本發明之矽化物電容式微機電結構之第十實施例之示意圖。

由於各種態樣與實施例僅為例示性且非限制性，故在閱讀本說明書後，具有通常知識者在不偏離本發明之範疇下，亦可能有其他態樣與實施例。根據下述之詳細說明與申請專利範圍，將可使該等實施例之特徵及優點更加彰顯。

於本文中，係使用「一」或「一個」來描述本文所述的元件和組件。此舉只是為了方便說明，並且對本發明之範疇提供一般性的意義。因此，除非很明顯地另指他意，否則此種描述應理解為包括一個或至少一個，且單數也同時包括複數。

於本文中，用語「第一」或「第二」等類似序數詞主要是用以區分或指涉相同或類似的元件或結構，且不必然隱含此等元件或結構在空間或時間上的順序。應了解的是，在某些情形或組態下，序數詞可以交換使用而不影響本創作之實施。

於本文中，用語「包括」、「具有」或其他任何類似用語意欲涵蓋非排他性之包括物。舉例而言，含有複數要件的元件或結構不僅限於本文所列 出之此等要件而已，而是可以包括未明確列出但卻是該元件或結構通常固有之其他要件。

以下請一併參考圖2A至圖2D有關本發明之矽化物電容式微機電結構之第一實施例。如圖2A及圖2B所示，本發明之矽化物電容式微機電結構1包括基板10、鈍化層20、矽層30、第一金屬層40及電介質層50。基板10主要作為可供設置其他材料層之基礎元件。在以下各實施例中，基板10可為半導體基板，但本發明不以此為限。在本實施例中，基板10係採用一圓形基板，但基板10之形狀並不限於圓形，可是需求採用任意形狀之基板。

鈍化層20形成於基板10上，且鈍化層20均勻覆蓋整個基板10一側之表面。在本發明中，鈍化層20是由Thermal Oxide所組成，但鈍化層20也可以採用SiO₂或Si₃N₄所組成。

矽層30形成於鈍化層20上。在本發明之一實施例中，矽層30是由非晶矽、單晶矽或多晶矽所組成。在本實施例中，矽層30係形成一圓形結構層，且局部覆蓋鈍化層20，但矽層30之形狀並不限於圓形，可視不同設計形成任意形狀之結構層。

第一金屬層40形成於鈍化層20上。在本發明之一實施例中，第一金屬層40是由鎳、鈦、鉑、鈷或鉬所組成。在本實施例中，第一金屬層40係大致覆蓋一圓形區域，且局部覆蓋鈍化層20，但第一金屬層40所覆蓋之區域並不限於圓形，可視不同設計採用任意形狀之覆蓋區域。第一金屬層40包括彼此連接之接觸部41及傳導部42。接觸部41接觸矽層30之至少一部分，例如在本實施例中，接觸部41覆蓋矽層30之頂部及局部覆蓋矽層30之側部，但本發明不以此為限。傳導部42接觸鈍化層20，且傳導部42自矽層30朝遠離矽層30之方向延伸(例如傳導部 42自矽層30之側部沿水平方向延伸以遠離矽層30)，以供電性連接一外部電路。前述外部電路可為特定應用積體電路(ASIC)或類似電路。此外，為了避免退火製程後第一金屬層40與矽層30之接觸斷開，在設計上將第一金屬層40之傳導部42與矽層30連接處形成有較大之接觸面積。

電介質層50形成於鈍化層20上，且藉由電介質層50至少包覆矽層30與第一金屬層40。在本發明之一實施例中，電介質層50是由SiO₂、Si₃N₄、Al₂O₃、Al₂O₅或Al₃O₄所組成。在本實施例中，電介質層50係大致覆蓋一圓形區域，且完全覆蓋矽層30與第一金屬層40以及局部覆蓋鈍化層20，但電介質層50所覆蓋之區域並不限於圓形，可視不同設計採用任意形狀之覆蓋區域。

當然，在本發明之各實施例中，於電介質層50上更可形成頂部電極80。頂部電極80電性連接前述外部電路(例如ASIC)。頂部電極80至少局部覆蓋電介質層50，但本發明不以此為限，頂部電極80也可以形成類似前述第一金屬層40之層狀結構，並且沿水平方向延伸以供電性連接外部電路。頂部電極80是由鎳、鈦、鉑、鈷或鉬所組成。需注意的是，由於頂部電極80為習知矽化物電容式微機電結構之基礎結構，為了更明確呈現本發明之結構特徵，在以下各實施例之圖式中，將省略頂部電極80之表示，合先敘明。

又，在本發明之各實施例中，於電介質層50上更可形成鈍化與耦合層90(如圖2A及圖2C之虛線部分所示)，且鈍化及耦合層90覆蓋電介質層50及頂部電極80。鈍化及耦合層90中之鈍化層部分包含SiO₂或Si₃N₄，而耦合層部分包含環氧樹脂、聚合物、成型化合物。需注意的是，由於鈍化與耦合層90為習知矽化物電容式微機電結構之基礎結構，為了更明確呈現本發明之結構特徵，在本 實施例之圖2B及圖2D及以下各實施例之圖式中，將省略鈍化與耦合層90之表示，合先敘明。

如圖2C及圖2D所示，前述本發明之矽化物電容式微機電結構1在執行退火製程後，第一金屬層40之接觸部41因為直接與矽層30接觸，在高溫下接觸部41與矽層30會產生矽化反應而形成第一矽化物(silicide)30a。由於接觸部41與矽層30產生矽化反應後體積會有所縮減，使得第一矽化物30a與電介質層50之間會形成矽化間隙G(矽化間隙G形成於第一矽化物30a之頂部及部分側部，且矽化間隙G可為真空或存在空氣)。而接觸部41與傳導部42之連接處雖然與矽層30接觸而產生矽化反應導致體積有所縮減，但傳導部42仍能存在足夠面積與矽層30之側部保持接觸。因此，即使在執行退火製程後，本發明之矽化物電容式微機電結構1仍能藉由傳導部42與矽層30保持接觸，以維持與外部電路之電性連接。此時第一金屬層40的傳導部42即可作為本發明之矽化物電容式微機電結構1之底部電極及連接底部電極與外部電路之導線使用。

請參考圖3有關本發明之矽化物電容式微機電結構之第二實施例。如圖3所示，在設計上，可將複數個本發明之矽化物電容式微機電結構1彼此電性連接。在本實施例中，在同一個基板10上先形成鈍化層20，接著在鈍化層20上依需求間隔地形成複數個矽層30，再針對每個矽層30以第一金屬層40覆蓋。其中第一金屬層40之接觸部41完全覆蓋矽層30之頂部及側部，且針對每個矽層30可設置相對之二個傳導部42，每個傳導部42可以電性連接外部電路或相鄰之矽化物電容式微機電結構1之另一個傳導部42。

在執行退火製程後，第一金屬層40之接觸部41與矽層30產生矽化反應而形成第一矽化物30a並形成矽化間隙G(矽化間隙G形成於第一矽化物30a 之頂部及側部而構成一個環狀間隙)，而相鄰二個矽化物電容式微機電結構1之間可藉由傳導部42彼此電性連接，位於邊緣之矽化物電容式微機電結構1則可藉由另一傳導部42與外部電路電性連接。

請一併參考圖4A及圖4B有關本發明之矽化物電容式微機電結構之第三實施例。如圖4A所示，在本實施例中，本發明之矽化物電容式微機電結構1A之矽層30係形成一平截圓錐體，且局部覆蓋鈍化層20。矽層30所形成之平截圓錐體之側部基於鈍化層20具有一傾斜角，且該傾斜角介於20度至70度之間。第一金屬層40之接觸部41完全覆蓋矽層30之頂部及側部，且傳導部42自矽層30朝遠離矽層30之方向延伸。藉此設計，第一金屬層40將配合矽層30之形狀而從接觸部41到傳導部42逐漸集中，以避免退火製程後第一金屬層40與矽層30之接觸斷開。

請參考圖5有關本發明之矽化物電容式微機電結構之第四實施例。與前述第二實施例相似，如圖5所示，在設計上，可將複數個本發明之矽化物電容式微機電結構1A彼此電性連接。在本實施例中，在同一個基板10上先形成鈍化層20，接著在鈍化層20上依需求間隔地形成複數個矽層30，再針對每個矽層30以第一金屬層40覆蓋。其中第一金屬層40之接觸部41完全覆蓋矽層30之頂部及側部，且針對每個矽層30可設置相對之二個傳導部42，每個傳導部42可以電性連接外部電路或相鄰之矽化物電容式微機電結構1A之另一個傳導部42。在本實施例中，為了避免退火製程後第一金屬層40與矽層30之接觸斷開，每個傳導部42之寬度隨著越接近矽層30而漸增，以提供足夠之金屬量及接觸面積。

在執行退火製程後，第一金屬層40之接觸部41與矽層30產生矽化反應而形成第一矽化物30a並形成矽化間隙G(矽化間隙G形成於第一矽化物30a 之頂部及側部而構成一個環狀間隙)，而相鄰二個矽化物電容式微機電結構1A之間可藉由傳導部42彼此電性連接，位於邊緣之矽化物電容式微機電結構1則可藉由另一傳導部42與外部電路電性連接。

請一併參考圖6A及圖6B有關本發明之矽化物電容式微機電結構之第五實施例。如圖6A所示，在本實施例中，本發明之矽化物電容式微機電結構1B之矽層30係形成一圓形結構層，且局部覆蓋鈍化層20。第一金屬層40形成於鈍化層20上，且第一金屬層40之接觸部41夾設於矽層30及鈍化層20之間，也就是說，矽層30會形成於第一金屬層40之接觸部41上；傳導部42則同樣自矽層30朝遠離矽層30之方向延伸，以供電性連接外部電路。此處第一金屬層40是由鎢所組成。電介質層50形成於鈍化層20及第一金屬層40上，且藉由電介質層50至少包覆矽層30。

在本實施例中，矽化物電容式微機電結構1B更包括第二金屬層60。第二金屬層60形成於矽層30上且夾設於矽層30及電介質層50之間。第二金屬層60是由鎳、鈦、鉑、鈷或鉬所組成。

如圖6B所示，前述本發明之矽化物電容式微機電結構1B在執行退火製程後，第二金屬層60因為直接與矽層30接觸，在高溫下第二金屬層60與矽層30會產生矽化反應而形成第二矽化物30b。由於第二金屬層60與矽層30產生矽化反應後體積會有所縮減，使得第二矽化物30b與電介質層50之間會形成矽化間隙G(矽化間隙G形成於第二矽化物30b之頂部)。再者，由於第一金屬層40是選擇以鎢作為組成材料，在一般退火製程之溫度下，鎢並不會與矽層30產生矽化反應，因此即使在執行退火製程後，本發明之矽化物電容式微機電結構1B仍能藉由第一金屬層40與矽層30保持接觸，以維持與外部電路之電性連接。此時第一金 屬層40即可作為本發明之矽化物電容式微機電結構1B之底部電極及連接底部電極與外部電路之導線使用。

請一併參考圖7A及圖7B有關本發明之矽化物電容式微機電結構之第六實施例。本實施例為前述第五實施例之變化形式，如圖7A所示，在本實施例中，本發明之矽化物電容式微機電結構1C之第一金屬層40並不限於由鎢所組成，而可由鋁、鈦、鎢、金、鉑或鉬所組成。為了有效防止第一金屬層40與矽層30產生矽化反應，在本實施例中，矽化物電容式微機電結構1C更包括屏蔽層80，且屏蔽層80設置於第一金屬層40及矽層30之間。屏蔽層80可由TiN所組成，但本發明不以此為限。據此，如圖7B所示，即使將本發明之矽化物電容式微機電結構1F執行退火製程，第一金屬層40也會受到屏蔽層80保護，只有前述第二金屬層60與矽層30產生矽化反應而形成第二矽化物30b及矽化間隙G。此時第一金屬層40同樣可作為本發明之矽化物電容式微機電結構1C之底部電極及連接底部電極與外部電路之導線使用。

請一併參考圖8A及圖8B有關本發明之矽化物電容式微機電結構之第七實施例。本實施例為前述第五實施例之變化形式，如圖8A所示，在本實施例中，本發明之矽化物電容式微機電結構1D之第一金屬層40及第二金屬層60均可由鎳、鈦、鉑、鈷或鉬所組成，且第一金屬層40之接觸部41及第二金屬層60分別接觸矽層30相對之頂部及底部。也就是說，在本實施例中並不避免第一金屬層40及第二金屬層60分別與矽層30產生之矽化反應，而是藉由增加矽層30之厚度以滿足矽層30所產生之垂直雙矽反應。舉例來說，在本實施例中，矽層30之厚度會略大於第一金屬層40因矽化反應所需消耗之矽層厚度與第二金屬層60因矽化反應所需消耗之矽層厚度之和，例如略大5%，如此一來矽層30所形成之上下 矽化物層因為金屬原子之擴散效應，仍有機會達到電性導通。據此，如圖8B所示，將本發明之矽化物電容式微機電結構1D執行退火製程後，第一金屬層40之接觸部41與矽層30會產生矽化反應而形成第一矽化物30a，而第二金屬層60與矽層30也會產生矽化反應而形成第二矽化物30b及矽化間隙G。即使第一金屬層40之接觸部41與矽層30產生矽化反應而形成第一矽化物30a，傳導部42仍可與第一矽化物30a保持接觸以維持與外部電路之電性連接。

請一併參考圖9A至圖9C有關本發明之矽化物電容式微機電結構之第八實施例。本實施例為前述第五實施例之變化形式，如圖9A及圖9B所示，在本實施例中，本發明之矽化物電容式微機電結構1E之第一金屬層40及第二金屬層60均可由鎳、鈦、鉑、鈷或鉬所組成，且第一金屬層40之接觸部41及第二金屬層60分別接觸矽層30相對之頂部及底部。也就是說，在本實施例中並不避免第一金屬層40及第二金屬層60分別與矽層30產生之矽化反應。然而，在本實施例中，矽層30於頂部形成一個凹陷結構31，且第二金屬層60形成於該凹陷結構31內；而第一金屬層40之接觸部41形成環繞矽層30之中心之環狀結構，且第二金屬層60位於該環狀結構所環繞之區域內，使得接觸部41及第二金屬層60之間沿著水平方向會形成一水平間距。在本發明之一實施例中，接觸部41及第二金屬層60之水平間距介於1μm至5μm之間。

據此，如圖9C所示，將本發明之矽化物電容式微機電結構1E執行退火製程後，第一金屬層40之接觸部41與矽層30會產生矽化反應而形成第一矽化物30a，而第二金屬層60與矽層30也會產生矽化反應而形成第二矽化物30b及矽化間隙G。即使第一金屬層40之接觸部41與矽層30產生矽化反應而形成第一矽化物30a，傳導部42仍可與第一矽化物30a保持接觸以維持與外部電路之電性連 接。此外，藉由保留接觸部41及第二金屬層60之水平間距之設計，可以保持兩者之間之歐姆接觸，同時防止第一金屬層40對第二金屬層60之矽化反應產生干擾。

請一併參考圖10A及圖10B有關本發明之矽化物電容式微機電結構之第九實施例。如圖10A所示，在本實施例中，本發明之矽化物電容式微機電結構1F包括基板10、鈍化層20、矽層30、金屬層M、電介質層50及導線部70。在以下各實施例中，基板10可為半導體基板，但本發明不以此為限。鈍化層20形成於基板10上，且鈍化層20均勻覆蓋整個基板10一側之表面。在本發明中，鈍化層20是由SiO₂或Si₃N₄所組成。矽層30形成於鈍化層20上。在本實施例中，矽層30是由非晶矽所組成。金屬層M形成於矽層30上。在本實施例中，金屬層M是由鎳、鈦、鉑、鈷或鉬所組成。電介質層50形成於鈍化層20上，且藉由電介質層50包覆矽層30與金屬層M。在本實施例中，電介質層50是由SiO₂、Si₃N₄、Al₂O₃、Al₂O₅或Al₃O₄所組成。

導線部70設置於基板10內且電性連接外部電路。前述外部電路可為特定應用積體電路(ASIC)或類似電路。導線部70包括至少一電連接部71，且至少一電連接部71插入鈍化層20以接觸矽層30。前述至少一電連接部71之設置數量可依據需求作調整。在本實施例中，至少一電連接部71包括鎢塞711，且鎢塞711可穿過鈍化層20以直接接觸矽層30。

如圖10B所示，前述本發明之矽化物電容式微機電結構1F在執行退火製程後，金屬層M因為直接與矽層30接觸，在高溫下金屬層M與矽層30會產生矽化反應而形成矽化物Ma。由於金屬層M與矽層30產生矽化反應後體積會有所縮減，使得矽化物Ma與電介質層50之間會形成矽化間隙Ga。導線部70因設置於基板10內部而不受退火製程影響。而由於至少一電連接部71是以鎢塞711直接 接觸矽層30，在一般退火製程之溫度條件下，鎢塞711並不會與矽層30產生矽化反應，因此即使在執行退火製程後，本發明之矽化物電容式微機電結構1F仍能藉由至少一電連接部71與矽化物Ma保持接觸以維持與該外部電路之電性連接。此時導線部70即可作為本發明之矽化物電容式微機電結構1F之底部電極及連接底部電極與外部電路之導線使用。此外，在本實施例中，鎢塞711伸入矽層30之距離約為5nm至10nm。

請一併參考圖11A及圖11B有關本發明之矽化物電容式微機電結構之第十實施例。本實施例為前述第九實施例之變化形式，如圖11A所示，在本實施例中，本發明之矽化物電容式微機電結構1G包括如前所述之基板10、鈍化層20、矽層30、金屬層M、電介質層50及導線部70。

在本實施例中，導線部70之至少一電連接部71包括金屬件712及屏蔽件713，且金屬件712藉由屏蔽件713間接接觸矽層30。金屬件712可由鋁、鈦、鎢、金、鉑或鉬所組成。屏蔽件713可由TiN所組成，但本發明不以此為限。

如圖11B所示，前述本發明之矽化物電容式微機電結構1G在執行退火製程後，金屬層M與矽層30會產生矽化反應而形成矽化物Ma及矽化間隙Ga。導線部70因設置於基板10內部而不受退火製程影響。即使至少一電連接部71是採用會與矽層30產生矽化反應之金屬件712，藉由屏蔽件713設置於矽層30與金屬件712之間，當本發明之矽化物電容式微機電結構1G執行退火製程後，金屬件712也會受到屏蔽件713保護而不會與矽層30產生矽化反應。因此即使在執行退火製程後，本發明之矽化物電容式微機電結構1G仍能藉由至少一電連接部71與矽化物Ma保持接觸以維持與該外部電路之電性連接。此時導線部70即可作為本 發明之矽化物電容式微機電結構1G之底部電極及連接底部電極與外部電路之導線使用。

本發明之矽化物電容式微機電結構之製造方法包括：提供一基板；於基板上形成鈍化層；於鈍化層上形成矽層及第一金屬層，其中第一金屬層包括接觸部及傳導部，接觸部接觸矽層之至少一部分，且傳導部自矽層朝遠離矽層之方向延伸以電性連接外部電路；於鈍化層上形成電介質層，且藉由電介質層至少包覆矽層；以及執行退火製程，其中藉由傳導部與經矽化反應後之矽層保持接觸以維持與外部電路之電性連接。

在本發明之一實施例中，第一金屬層之接觸部覆蓋矽層之頂部及至少局部覆蓋矽層之側部，接觸部於退火製程後藉由與矽層產生矽化反應而形成第一矽化物，且第一矽化物與該電介質層之間形成矽化間隙。

在本發明之一實施例中，接觸部夾設於矽層及鈍化層之間，且於鈍化層上形成電介質層之前更包括以下步驟：於矽層上形成第二金屬層，使得第二金屬層夾設於矽層及電介質層之間；其中當執行退火製程後，藉由矽層與第二金屬層產生矽化反應而形成第二矽化物，且第二矽化物與電介質層之間形成矽化間隙。

綜上所述，本發明之矽化物電容式微機電結構可藉由執行退火製程，順利形成矽化間隙以作為超音波感測器使用，同時可保持矽化物與外部電路之電性連接，不僅能取代習知以化學蝕刻產生間隙之缺點，並且無須顧慮退火製程導致電極與外部電路之電連接斷開等問題，進而提高生產效率且大幅降低生產成本。

以上實施方式本質上僅為輔助說明，且並不欲用以限制申請標的之實施例或該等實施例的應用或用途。此外，儘管已於前述實施方式中提出至少一例示性實施例，但應瞭解本發明仍可存在大量的變化。同樣應瞭解的是，本文所述之實施例並不欲用以透過任何方式限制所請求之申請標的之範圍、用途或組態。相反的，前述實施方式將可提供本領域具有通常知識者一種簡便的指引以實施所述之一或多種實施例。再者，可對元件之功能與排列進行各種變化而不脫離申請專利範圍所界定的範疇，且申請專利範圍包含已知的均等物及在本專利申請案提出申請時的所有可預見均等物。

1:矽化物電容式微機電結構

10:基板

20:鈍化層

30:矽層

40:第一金屬層

41:接觸部

42:傳導部

50:電介質層

Claims (22)

1. 一種矽化物電容式微機電結構，包括： 一基板； 一鈍化層，形成於該基板上； 一矽層，形成於該鈍化層上； 一第一金屬層，形成於該鈍化層上，該第一金屬層包括一接觸部及一傳導部，該接觸部接觸該矽層之至少一部分，且該傳導部自該矽層朝遠離該矽層之方向延伸以電性連接一外部電路；以及 一電介質層，形成於該鈍化層上，且藉由該電介質層至少包覆該矽層； 其中當執行一退火製程後，藉由該傳導部與經矽化反應後之該矽層保持接觸以維持與該外部電路之電性連接。
2. 如請求項1所述之矽化物電容式微機電結構，其中該矽層是由非晶矽、單晶矽或多晶矽所組成。
3. 如請求項1所述之矽化物電容式微機電結構，其中該第一金屬層是由鎳、鈦、鉑、鈷或鉬所組成。
4. 如請求項1所述之矽化物電容式微機電結構，其中該電介質層是由SiO ₂、Si ₃N ₄、Al ₂O ₃、Al ₂O ₅或Al ₃O ₄所組成。
5. 如請求項1所述之矽化物電容式微機電結構，其中該接觸部於該退火製程後藉由與該矽層產生矽化反應而形成一第一矽化物。
6. 如請求項5所述之矽化物電容式微機電結構，其中該第一金屬層之該接觸部覆蓋該矽層之一頂部及至少局部覆蓋該矽層之一側部，且於該退火製程後所形成之該第一矽化物與該電介質層之間形成一矽化間隙。
7. 如請求項6所述之矽化物電容式微機電結構，其中該矽層形成一平截圓錐體，且該平截圓錐體之側部之一傾角介於20度至70度之間。
8. 如請求項1所述之矽化物電容式微機電結構，其中該傳導部之一寬度隨著越接近該矽層而漸增。
9. 如請求項1所述之矽化物電容式微機電結構，其中該接觸部夾設於該矽層及該鈍化層之間。
10. 如請求項9所述之矽化物電容式微機電結構，更包括一屏蔽層，設置於該第一金屬層及該矽層之間。
11. 如請求項10所述之矽化物電容式微機電結構，其中該第一金屬層是由鋁、鈦、鎢、金、鉑、鈷或鉬所組成。
12. 如請求項9所述之矽化物電容式微機電結構，其中該第一金屬層是由鎢所組成。
13. 如請求項9所述之矽化物電容式微機電結構，更包括一第二金屬層，形成於該矽層上且夾設於該矽層及該電介質層之間，其中當執行該退火製程後，藉由該矽層與該第二金屬層產生矽化反應而形成一第二矽化物，且該第二矽化物與該電介質層之間形成一矽化間隙。
14. 如請求項13所述之矽化物電容式微機電結構，其中該接觸部形成環繞該矽層之中心之一環狀結構，且該第二金屬層形成於該矽層之一頂部之一凹陷結構內。
15. 如請求項14所述之矽化物電容式微機電結構，其中該接觸部及該第二金屬層之一最小水平間距介於1 μm至5 μm之間。
16. 如請求項1至15中任一項所述之矽化物電容式微機電結構，更包括一頂部電極，該頂部電極形成於該電介質層上。
17. 一種矽化物電容式微機電結構，包括： 一基板； 一鈍化層，形成於該基板上； 一矽層，形成於該鈍化層上； 一金屬層，形成於該矽層上； 一電介質層，形成於該鈍化層上，且藉由該電介質層包覆該矽層與該金屬層；以及 一導線部，設置於該基板內且電性連接一外部電路，該導線部包括至少一電連接部，該至少一電連接部插入該鈍化層以接觸該矽層； 其中當執行一退火製程後，藉由該至少一電連接部與經矽化反應後之該矽層保持接觸以維持與該外部電路之電性連接。
18. 如請求項17所述之矽化物電容式微機電結構，其中該至少一電性連接部包括一鎢塞，且該鎢塞穿過該鈍化層以直接接觸該矽層。
19. 如請求項17所述之矽化物電容式微機電結構，其中該至少一電性連接部包括一金屬件及一屏蔽件，且該金屬件藉由屏蔽件間接接觸該矽層。
20. 一種矽化物電容式微機電結構之製造方法，該方法包括： 提供一基板； 於該基板上形成一鈍化層； 於該鈍化層上形成一矽層及一第一金屬層，其中該第一金屬層包括一接觸部及一傳導部，該接觸部接觸該矽層之至少一部分，且該傳導部自該矽層朝遠離該矽層之方向延伸以電性連接一外部電路； 於該鈍化層上形成一電介質層，且藉由該電介質層至少包覆該矽層；以及 執行一退火製程，其中藉由該傳導部與該矽層保持接觸以維持與該外部電路之電性連接。
21. 如請求項20所述之製造方法，其中該第一金屬層之該接觸部覆蓋該矽層之一頂部及至少局部覆蓋該矽層之一側部，該接觸部於該退火製程後藉由與該矽層產生矽化反應而形成一第一矽化物，且該第一矽化物與該電介質層之間形成一矽化間隙。
22. 如請求項20所述之製造方法，其中該接觸部夾設於該矽層及該鈍化層之間，且於該鈍化層上形成該電介質層之前更包括以下步驟：於該矽層上形成一第二金屬層，使得該第二金屬層夾設於該矽層及該電介質層之間；其中當執行該退火製程後，藉由該矽層與該第二金屬層產生矽化反應而形成一第二矽化物，且該第二矽化物與該電介質層之間形成一矽化間隙。