[go: up one dir, main page]

TWI879581B - 具有導引凸塊之基板 - Google Patents

具有導引凸塊之基板 Download PDF

Info

Publication number
TWI879581B
TWI879581B TW113119587A TW113119587A TWI879581B TW I879581 B TWI879581 B TW I879581B TW 113119587 A TW113119587 A TW 113119587A TW 113119587 A TW113119587 A TW 113119587A TW I879581 B TWI879581 B TW I879581B
Authority
TW
Taiwan
Prior art keywords
arc
guide
shaped
substrate
axial direction
Prior art date
Application number
TW113119587A
Other languages
English (en)
Other versions
TW202547020A (zh
Inventor
張世杰
Original Assignee
頎邦科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 頎邦科技股份有限公司 filed Critical 頎邦科技股份有限公司
Priority to TW113119587A priority Critical patent/TWI879581B/zh
Priority to CN202410768935.8A priority patent/CN121035096A/zh
Priority to US19/027,079 priority patent/US20250364455A1/en
Priority to KR1020250031859A priority patent/KR20250169963A/ko
Application granted granted Critical
Publication of TWI879581B publication Critical patent/TWI879581B/zh
Publication of TW202547020A publication Critical patent/TW202547020A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/0225—Structure of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一種具有導引凸塊之基板包含一本體、至少一導引凸塊及一金屬層，該導引凸塊設置於該本體，該導引凸塊包含一第一導引柵及一第二導引柵，該第一導引柵具有一第一弧形末端及一第一弧形內側面，該第二導引柵具有一第二弧形末端及一第二弧形內側面，該第一弧形內側面與該第二弧形內側面之間形成有一導槽，該金屬層設置於該導槽中，並具有覆蓋該第一弧形內側面的一第一弧形導引部及覆蓋於該第二弧形內側面的一第二弧形導引部，該第一弧形導引部至該第二弧形導引部之間形成有一接合槽，該接合槽具有一寬度，該寬度由該本體朝該導槽的一開口方向逐漸擴大。

Description

具有導引凸塊之基板
本發明是關於一種具有導引凸塊之基板，其藉由導引凸塊與另一基板的與引腳、金屬柱(pillar)或導電凸塊接合。
隨著凸塊的微間距設計，使得引腳或金屬柱不易對準該凸塊，當該引腳發生偏斜時，會發生該引腳偏斜地接合於該凸塊或錯接於另一凸塊；此外，當相鄰的凸塊發生離子遷移(ion migration)、金屬遷移(metal migration)或電遷移(electromigration)時，會造成相鄰的二凸塊發生橋接，而影響的電性效能及合格率。
本發明的主要目的是在提供一種具有導引凸塊之基板，其用以與一接合件(如引腳、金屬柱或導電凸塊)接合時，導引該接合件進入一凸塊中的一金屬層的一接合槽中，以避免該接合件未與該金屬層電性連接，或偏斜地接合於該金屬層或錯接於相鄰的另一凸塊。
本發明之一種具有導引凸塊之基板包含一本體、至少一導引凸塊及一金屬層，該本體具有至少一導接墊，該導引凸塊設置於該本體，該導引凸塊包含一第一導引柵及一第二導引柵，該第一導引柵及該第二導引柵分別位於該導接墊的外側，該第一導引柵具有一第一弧形末端、一第一弧形內側面及一第一外側面，該第一弧形內側面由該本體朝該第一弧形末端方向延伸，並連接該第一弧形末端，沿著平行該本體的一第一軸向，該第一弧形內側面至該第一外側面之間具有一第一寬度，該第一寬度由該本體朝該第一弧形末端方向逐漸縮小，該第二導引柵具有一第二弧形末端、一第二弧形內側面及一第二外側面，該第二弧形內側面由該本體朝該第二弧形末端方向延伸，並連接該第二弧形末端，沿著該第一軸向，該第二弧形內側面至該第二外側面之間具有一第二寬度，該第二寬度由該本體朝該第二弧形末端方向逐漸縮小，該第二弧形內側面朝向該第一弧形內側面，該第一弧形內側面與該第二弧形內側面之間形成有一導槽，該導槽顯露出該導接墊，沿著該第一軸向，該第一弧形內側面與該第二弧形內側面之間具有一第三寬度，該第三寬度由該本體朝該導槽的一開口方向逐漸擴大，該金屬層設置於該導槽中，並電性連接該導接墊，該金屬層具有覆蓋該第一弧形內側面的一第一弧形導引部及覆蓋於該第二弧形內側面的一第二弧形導引部，該金屬層並顯露出該第一外側面及該第二外側面，該第一弧形導引部至該第二弧形導引部之間形成有一接合槽，該接合槽用以接合另一基板的一接合件，沿著該第一軸向，該第一弧形導引部至該第二弧形導引部之間具有一第四寬度，該第四寬度由該本體朝該開口方向逐漸擴大。
本發明藉由該第一弧形導引部或該第二弧形導引部導引偏斜的該接合件進入該接合槽並與該金屬層電性連接，以避免該接合件未與該金屬層電性連接，或偏斜地接合於該金屬層，或錯接於相鄰的另一凸塊，且藉由該金屬層未覆蓋該第一導引柵的該第一外側面及該第二導引柵的該第二外側面，使該金屬層被限制於該第一弧形內側面及該第二弧形內側面之間，其可避免發生離子遷移(ion migration)、金屬遷移(metal migration)或電遷移(electromigration)而使相鄰的二金屬層發生橋接。
請參閱第1至8圖，本發明的第一實施例，請參閱第1圖，一種具有導引凸塊之基板100包含一本體110、至少一導引凸塊120及一金屬層130，該本體110可選自於晶片，但不以此為限，請參閱第3圖，該本體110具有至少一導接墊111，在本實施例中，該本體110具有一保護層112，該保護層112顯露出該導接墊111。
請參閱第2及3圖，該導引凸塊120設置於該本體110，該導引凸塊120的材料可選自於高分子材料(如聚醯亞胺 Polyimide, PI)等絕緣材料，在本實施例中，該導引凸塊120設置於該保護層112，該導引凸塊120包含一第一導引柵121及一第二導引柵122，該第一導引柵121及該第二導引柵122分別位於該導接墊111的外側，在本實施例中，該第一導引柵121實質上平行該第二導引柵122。
請參閱第3圖，該第一導引柵121具有一第一弧形末端121a、一第一弧形內側面121b及一第一外側面121c，該第一弧形內側面121b由該本體110朝該第一弧形末端121a方向延伸，並連接該第一弧形末端121a，該第二導引柵122具有一第二弧形末端122a、一第二弧形內側面122b及一第二外側面122c，該第二弧形內側面122b由該本體110朝該第二弧形末端122a方向延伸，並連接該第二弧形末端122a，該第二弧形內側面122b朝向該第一弧形內側面121b，該第一弧形內側面121b與該第二弧形內側面122b之間形成有一導槽123，該導槽123顯露出該導接墊111。
請參閱第2及3圖，沿著平行該本體110的一第一軸向X，該第一弧形內側面121b至該第一外側面121c之間具有一第一寬度D1，該第一寬度D1由該本體110朝該第一弧形末端121a方向逐漸縮小，該第二弧形內側面122b至該第二外側面122c之間具有一第二寬度D2，該第二寬度D2由該本體110朝該第二弧形末端122a方向逐漸縮小，該第一弧形內側面121b與該第二弧形內側面122b之間具有一第三寬度D3，該第三寬度D3由該本體110朝該導槽123的一開口123a方向逐漸擴大，該第三寬度D3即為該導槽123的寬度。
請參閱第2及3圖，該金屬層130設置於該導槽123中並電性連接該導接墊111，該金屬層130的材料可選自金等金屬或合金，該金屬層130具有覆蓋該第一弧形內側面121b的一第一弧形導引部131及覆蓋於該第二弧形內側面122b的一第二弧形導引部132，該金屬層130並顯露出該第一外側面121c及該第二外側面122c，在本實施例中，該第一弧形導引部131平行該第二弧形導引部132，該第一弧形導引部131至該第二弧形導引部132之間形成有一接合槽133，沿著該第一軸向X，該第一弧形導引部131至該第二弧形導引部132之間具有一第四寬度D4，該第四寬度D4由該本體110朝該開口123a方向逐漸擴大，該第四寬度D4即為該接合槽133的寬度。
請參閱第2圖，沿著與該第一軸向X相交的一第二軸向Y，該第一導引柵121具有一第一末端部121e及一第二末端部121f，該第二導引柵122具一第三末端部122e及一第四末端部122f，沿著該第二軸向Y，該第一導引柵121的該第一弧形內側面121b具有一第一長度L1，該金屬層130的該第一弧形導引部131具有一第三長度L3，該第三長度L3小於該第一長度L1，該第二導引柵122的該第二弧形內側面122b具有一第二長度L2，該金屬層130的該第二弧形導引部132具有一第四長度L4，該第四長度L4小於該第二長度L2。
請參閱第2圖，在本實施例中，該第一弧形導引部131顯露出該第一末端部121e，該第二弧形導引部132顯露出該第三末端部122e，較佳地，該第一弧形導引部131顯露出該第二末端部121f，該第二弧形導引部132顯露出該第四末端部122f。
請參閱第4及5圖，當另一基板200以一接合件210(如引腳、金屬柱或導電凸塊)與該基板100接合時，若發生該接合件210偏斜，無法正確對準該接合槽133，該接合件210可藉由該第一弧形導引部131或該第二弧形導引部132導引偏斜的該接合件210進入該接合槽133並與該金屬層130電性連接，請參閱第6及7圖，此外，由於該金屬層130顯露出該第一外側面121c及該第二外側面122c，因此當該接合件210發生偏斜時，可避免該接合件210與相鄰的另一導引凸塊120中的另一金屬層130電性連接。
請參閱第4及5圖，由於該第一弧形導引部131及該第二弧形導引部132為一弧面，因此當該接合件210抵觸該第一弧形導引部131及該第二弧形導引部132時，可降低該接合件210向下觸壓該第一弧形導引部131及該第二弧形導引部132的剪力，且由於該第一寬度D1由該本體110朝該第一弧形末端121a方向逐漸縮小及該第二寬度D2由該本體110朝該第二弧形末端122a方向逐漸縮小，因此可避免該剪力側向抵推該第一弧形導引部131及該第二弧形導引部132，而造成該第一導引柵121或該第二導引柵122被該接合件210抵推而剝離該本體110。
請參閱第2、5、6及7圖，由於該金屬層130未覆蓋該第一導引柵121的該第一外側面121c、該第一末端部121e、該第二末端部121f及該第二導引柵122的該第二外側面122c、該第三末端部122e、該第四末端部122f，使該金屬層130被限制於該第一弧形內側面121b及該第二弧形內側面122b之間，因此降低了該金屬層130的顯露面積，當該基板200的該接合件210接合於該導引凸塊120中的該金屬層130時，可避免發生離子遷移(ion migration)、金屬遷移(metal migration)或電遷移(electromigration)而造成相鄰的二金屬層130發生橋接。
請參閱第5圖，一填充膠(圖未繪出)填充於該基板100與該基板200之間，藉由該金屬層130未覆蓋該第一導引柵121的該第一外側面121c、該第一末端部121e、該第二末端部121f及該第二導引柵122的該第二外側面122c、該第三末端部122e、該第四末端部122f，因此可增加該填充膠(圖未繪出)的包覆面積，進而增加該基板100與該基板200之間的接合強度，較佳地，該第一外側面121c及該第二外側面122c皆為弧面，此外，在本實施例中，該接合件210的材料可選自於銅，該接合件210並具有一結合層220，該結合層220的材料可選自於錫等金屬，藉由該金屬層130設置於該導槽123，因此可增加該第一弧形導引部131及該第二弧形導引部132的厚度，以降低該接合件210與該金屬層130之間所產生的一金屬間化合物B(inter-metallic compound，IMC)的厚度。
請參閱第2、3及5圖，一假想線A通過該第一弧形末端121a的一第一頂緣121d及該第二弧形末端122a的一第二頂緣122d，該第一弧形導引部131具有高於該假想線A的一第一弧形導接部131a，該第二弧形導引部132具有高於該假想線A的一第二弧形導接部132a，在本實施例中，該第一弧形導接部131a顯露出該第一頂緣121d，該第二弧形導接部132a顯露出該第二頂緣122d，且該第一弧形導接部131a及該第二弧形導接部132a高於該第一弧形末端121a及該第二弧形末端122a，當該基板200的接合件210接合於該導槽123中的該金屬層130時，僅顯露出該第一弧形導接部131a及該第二弧形導接部132a，其可避免發生離子遷移(ion migration)、金屬遷移(metal migration)或電遷移(electromigration)而使相鄰的二金屬層130發生橋接。
請參閱第3及8圖，當以一測試針300接觸該導引凸塊120進行測試時，可藉由高於該假想線A的該第一弧形導接部131a及該第二弧形導接部132a導引及接觸該測試針300，以進行測試，其可避免該測試針300偏移而未接觸該金屬層130。
請參閱第9圖，其為本發明的第二實施例，其與第一實施例的差異在於該第一導引柵121不平行該第二導引柵122，沿著該第二軸向Y，該接合槽133具有一前段部133a及一後段部133b，該第一弧形導引部131至該第二弧形導引部132之間的該第四寬度D4由該前段部133a朝該後段部133b方向逐漸縮小。
請參閱第10及11圖，當該基板200的該接合件210(如引腳)進入該接合槽133並接合於該第一弧形導引部131及該第二弧形導引部132時，其藉由位於該前段部133a二側的該第一弧形導引部131至該第二弧形導引部132導引該接合件210的一第一接合部211及藉由位於該後段部133b二側的該第一弧形導引部131至該第二弧形導引部132支撐該接合件210的一第二接合部212，使該接合件210傾斜地接合於該接合槽133中，並使該接合件210至該本體110之間的一間隙G由該前段部133a朝該後段部133b方向逐漸擴大，藉由逐漸擴大的該間隙G，可避免該後段部133b接觸顯露於該本體110的一邊緣113的一金屬毛邊114而發生短路或電性異常的問題。
請參閱第12圖，其為本發明的一第三實施例，其與第一實施例的差異在於該第一導引柵121連接該第二導引柵122，以構成一環形導引柵，該第一弧形導引部131連接該第二弧形導引部132，以構成一碟形金屬層130。
本發明之保護範圍，當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
100:基板 110:本體 111:導接墊 112:保護層 113:邊緣 114:金屬毛邊 120:導引凸塊 121:第一導引柵 121a:第一弧形末端 121b:第一弧形內側面 121c:第一外側面 121d:第一頂緣 121e:第一末端部 121f:第二末端部 122:第二導引柵 122a:第二弧形末端 122b:第二弧形內側面 122c:第二外側面 122d:第二頂緣 122e:第三末端部 122f:第四末端部 123:導槽 123a:開口 130:金屬層 131:第一弧形導引部 131a:第一弧形導接部 132:第二弧形導引部 132a:第二弧形導接部 133:接合槽 133a:前段部 133b:後段部 200:基板 210:接合件 211:第一接合部 212:第二接合部 300:測試針 A:假想線 B:金屬間化合物 D1:第一寬度 D2:第二寬度 D3:第三寬度 D4:第四寬度 G:間隙 L1:第一長度 L2:第二長度 L3:第三長度 L4:第四長度 X:第一軸向 Y:第二軸向
第1圖：本發明的基板的俯視示意圖。 第2圖：本發明的導引凸塊及金屬層的俯視示意圖。 第3圖：本發明的基板的剖視圖。 第4至5圖：本發明的基板與另一基板的剖視圖。 第6至7圖：本發明的導引凸塊、金屬層與接合件的接合圖。 第8圖：本發明的基板與測試針接觸的示意圖。 第9圖：本發明的導引凸塊及金屬層的俯視圖。 第10至11圖：本發明的導引凸塊、金屬層與接合件的接合圖。 第12圖：本發明的導引凸塊及金屬層的俯視圖。
100:基板
110:本體
111:導接墊
112:保護層
120:導引凸塊
121:第一導引柵
121a:第一弧形末端
121b:第一弧形內側面
121c:第一外側面
121d:第一頂緣
122:第二導引柵
122a:第二弧形末端
122b:第二弧形內側面
122c:第二外側面
122d:第二頂緣
123:導槽
123a:開口
130:金屬層
131:第一弧形導引部
131a:第一弧形導接部
132:第二弧形導引部
132a:第二弧形導接部
133:接合槽
A:假想線
D1:第一寬度
D2:第二寬度
D3:第三寬度
D4:第四寬度
X:第一軸向

Claims (17)

  1. 一種具有導引凸塊之基板，包含： 一本體，具有至少一導接墊； 至少一導引凸塊，設置於該本體，該導引凸塊包含一第一導引柵及一第二導引柵，該第一導引柵及該第二導引柵分別位於該導接墊的外側，該第一導引柵具有一第一弧形末端、一第一弧形內側面及一第一外側面，該第一弧形內側面由該本體朝該第一弧形末端方向延伸，並連接該第一弧形末端，沿著平行該本體的一第一軸向，該第一弧形內側面至該第一外側面之間具有一第一寬度，該第一寬度由該本體朝該第一弧形末端方向逐漸縮小，該第二導引柵具有一第二弧形末端、一第二弧形內側面及一第二外側面，該第二弧形內側面由該本體朝該第二弧形末端方向延伸，並連接該第二弧形末端，沿著該第一軸向，該第二弧形內側面至該第二外側面之間具有一第二寬度，該第二寬度由該本體朝該第二弧形末端方向逐漸縮小，該第二弧形內側面朝向該第一弧形內側面，該第一弧形內側面與該第二弧形內側面之間形成有一導槽，該導槽顯露出該導接墊，沿著該第一軸向，該第一弧形內側面與該第二弧形內側面之間具有一第三寬度，該第三寬度由該本體朝該導槽的一開口方向逐漸擴大；及 一金屬層，設置於該導槽中，並電性連接該導接墊，該金屬層具有覆蓋該第一弧形內側面的一第一弧形導引部及覆蓋於該第二弧形內側面的一第二弧形導引部，該金屬層並顯露出該第一外側面及該第二外側面，該第一弧形導引部至該第二弧形導引部之間形成有一接合槽，該接合槽用以接合一接合件，沿著該第一軸向，該第一弧形導引部至該第二弧形導引部之間具有一第四寬度，該第四寬度由該本體朝該開口方向逐漸擴大。
  2. 如請求項1之具有導引凸塊之基板，其中一假想線通過該第一弧形末端的一第一頂緣及該第二弧形末端的一第二頂緣，該第一弧形導引部具有高於該假想線的一第一弧形導接部，該第二弧形導引部具有高於該假想線的一第二弧形導接部。
  3. 如請求項2之具有導引凸塊之基板，其中該第一弧形導接部顯露出該第一頂緣。
  4. 如請求項3之具有導引凸塊之基板，其中該第二弧形導接部顯露出該第二頂緣。
  5. 如請求項1之具有導引凸塊之基板，其中沿著與該第一軸向相交的一第二軸向，該第一導引柵的該第一弧形內側面具有一第一長度，該金屬層的該第一弧形導引部具有一第三長度，該第三長度小於該第一長度。
  6. 如請求項5之具有導引凸塊之基板，其中沿著該第二軸向，該第一導引柵具有一第一末端部及一第二末端部，該第一弧形導引部顯露出該第一末端部。
  7. 如請求項6之具有導引凸塊之基板，其中該第一弧形導引部顯露出該第二末端部。
  8. 如請求項6之具有導引凸塊之基板，其中沿著該第二軸向，該第二導引柵的該第二弧形內側面具有一第二長度，該金屬層的該第二弧形導引部具有一第四長度，該第四長度小於該第二長度。
  9. 如請求項8之具有導引凸塊之基板，其中沿著該第二軸向，該第二導引柵具有一第三末端部及一第四末端部，該第二弧形導引部顯露出該第三末端部。
  10. 如請求項9之具有導引凸塊之基板，其中該第二弧形導引部顯露出該第四末端部。
  11. 如請求項8之具有導引凸塊之基板，其中該第一弧形導引部平行該第二弧形導引部。
  12. 如請求項11之具有導引凸塊之基板，其中該第一導引柵平行該第二導引柵。
  13. 如請求項1之具有導引凸塊之基板，其中沿著與該第一軸向相交的一第二軸向，該接合槽具有一前段部及一後段部，該接合槽的該第四寬度由該前段部朝該後段部方向逐漸縮小。
  14. 如請求項13之具有導引凸塊之基板，其中該第一導引柵不平行該第二導引柵。
  15. 如請求項1之具有導引凸塊之基板，其中該第一導引柵連接該第二導引柵，以構成一環形導引柵，該第一弧形導引部連接該第二弧形導引部，以構成一碟形金屬層。
  16. 如請求項1之具有導引凸塊之基板，其中該第一外側面為一弧面。
  17. 如請求項16之具有導引凸塊之基板，其中該第二外側面為一弧面。
TW113119587A 2024-05-27 2024-05-27 具有導引凸塊之基板 TWI879581B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW113119587A TWI879581B (zh) 2024-05-27 2024-05-27 具有導引凸塊之基板
CN202410768935.8A CN121035096A (zh) 2024-05-27 2024-06-14 具有导引凸块的基板
US19/027,079 US20250364455A1 (en) 2024-05-27 2025-01-17 Substrate
KR1020250031859A KR20250169963A (ko) 2024-05-27 2025-03-12 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW113119587A TWI879581B (zh) 2024-05-27 2024-05-27 具有導引凸塊之基板

Publications (2)

Publication Number Publication Date
TWI879581B true TWI879581B (zh) 2025-04-01
TW202547020A TW202547020A (zh) 2025-12-01

Family

ID=96142273

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113119587A TWI879581B (zh) 2024-05-27 2024-05-27 具有導引凸塊之基板

Country Status (4)

Country Link
US (1) US20250364455A1 (zh)
KR (1) KR20250169963A (zh)
CN (1) CN121035096A (zh)
TW (1) TWI879581B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW578289B (en) * 2001-12-03 2004-03-01 Samsung Electronics Co Ltd Semiconductor devices with bonding pads having intermetal dielectric layer of hybrid configuration and methods of fabricating the same
US20060012055A1 (en) * 2004-07-15 2006-01-19 Foong Chee S Semiconductor package including rivet for bonding of lead posts
US7393711B2 (en) * 2002-05-07 2008-07-01 Atmel Grenoble S.A. Method of producing a digital fingerprint sensor and the corresponding sensor
CN115249678A (zh) * 2022-04-25 2022-10-28 杰华特微电子股份有限公司 半导体封装结构及封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW578289B (en) * 2001-12-03 2004-03-01 Samsung Electronics Co Ltd Semiconductor devices with bonding pads having intermetal dielectric layer of hybrid configuration and methods of fabricating the same
US7393711B2 (en) * 2002-05-07 2008-07-01 Atmel Grenoble S.A. Method of producing a digital fingerprint sensor and the corresponding sensor
US20060012055A1 (en) * 2004-07-15 2006-01-19 Foong Chee S Semiconductor package including rivet for bonding of lead posts
CN115249678A (zh) * 2022-04-25 2022-10-28 杰华特微电子股份有限公司 半导体封装结构及封装方法

Also Published As

Publication number Publication date
KR20250169963A (ko) 2025-12-04
US20250364455A1 (en) 2025-11-27
CN121035096A (zh) 2025-11-28

Similar Documents

Publication Publication Date Title
US7038144B2 (en) Electronic component and method and structure for mounting semiconductor device
US10847493B2 (en) Bump-on-trace interconnect
JP4271435B2 (ja) 半導体装置
CN101615603B (zh) 安装结构体及安装方法
US6525422B1 (en) Semiconductor device including bump electrodes
TWI230994B (en) Circuit carrier
TWI879581B (zh) 具有導引凸塊之基板
TWI378546B (en) Substrate and package for micro bga
KR100808613B1 (ko) 반도체 장치 및 그 제조 방법
CN101211885A (zh) 钎焊接合部、电子部件、半导体器件和电子部件的制造方法
US20050266668A1 (en) Semiconductor device and method of manufacturing the same
WO2014024796A1 (ja) 半導体装置およびその製造方法
JPH11251363A (ja) フリップチップ実装方法及びフリップチップ実装構造
JP4535295B2 (ja) 半導体モジュール及びその製造方法
JP2001298111A (ja) 半導体装置、その実装構造およびその実装方法
JP5437553B2 (ja) 半導体素子及び半導体装置
CN113133181B (zh) 电路板
JPH09162240A (ja) 半導体装置
JP5894502B2 (ja) ワイヤボンディング構造および半導体装置
JP5065657B2 (ja) 電子装置およびその製造方法
WO2024195667A1 (ja) 接合層、及び接合構造
TWM412460U (en) Bump structure
JP2020031081A (ja) 半導体装置
TWI423353B (zh) 一種凸塊結構及製程
JP2002368034A (ja) バンプ形成装置及びそれを用いたバンプ形成方法