[go: up one dir, main page]

TWI874110B - 基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法以及使用其之氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體 - Google Patents

基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法以及使用其之氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體 Download PDF

Info

Publication number
TWI874110B
TWI874110B TW113102159A TW113102159A TWI874110B TW I874110 B TWI874110 B TW I874110B TW 113102159 A TW113102159 A TW 113102159A TW 113102159 A TW113102159 A TW 113102159A TW I874110 B TWI874110 B TW I874110B
Authority
TW
Taiwan
Prior art keywords
layer
spin coating
semiconductor
oxide layer
mobility transistor
Prior art date
Application number
TW113102159A
Other languages
English (en)
Other versions
TW202531881A (zh
Inventor
廖仕晃
陳曠舉
黃堯峯
林弘驥
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW113102159A priority Critical patent/TWI874110B/zh
Priority to CN202411685053.1A priority patent/CN120356826A/zh
Application granted granted Critical
Publication of TWI874110B publication Critical patent/TWI874110B/zh
Publication of TW202531881A publication Critical patent/TW202531881A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明的實施例關於一種基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法以及使用其之氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體。此基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法包括：在一基板上，進行一氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體製程；在上述氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體上，進行一氧化層化學氣相沉積，得到一第一上層氧化層；在上述第一上層氧化層上，將一高分子材料，進行一旋轉塗布製程，獲得一旋轉塗布層；進行一回蝕刻；進行一氧化層化學氣相沉積，得到一第二上層氧化層。

Description

基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法以及使用其之氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體
本發明涉及一種半導體製程的技術，且特別是一種基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法以及使用其之氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體。
氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體（GaN MIS-HEMT）在半導體製造領域引起了廣泛的關注，其獨特的性能和優勢使其成為下一代高功率和高頻應用的理想選擇。氮化鎵材料本身就具有優越的電子特性。氮化鎵是一種寬能隙半導體，擁有優異的電子飽和漂移速度，高電場響應，以及出色的熱特性。這些特點使得氮化鎵器件能夠在高溫和高頻應用中表現出色，同時擁有優越的功率轉換效率。
其次，金屬絕緣層半導體結構為氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體提供了更好的控制和調節電流的能力。金屬絕緣層可以防止電子在通道和閘極之間的電流洩漏，從而提高器件的開關速度和效能。此外，金屬絕緣層還有助於減少漏電流，提高器件的可靠性。最顯著的優勢之一是高電子遷移率。由於氮化鎵材料的特殊結構，氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體能夠實現高電子遷移率，這意味著在載子在晶體中移動時，其受到的阻力相對較小。
為了更有效地利用器件面積，氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體廣泛採用銲墊下電路（Circuit Under Pad，CUP）的技術。這種技術將電路佈局置於晶片的封裝區域下方，使得晶片表面可以更充分地用於其他功能或元件。
圖1繪示為先前技術的氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之橫切面圖。請參考圖1，在此實施例中，為了電性連接下面的氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體電路，且由於高壓元件需要足夠厚度的金屬層MT2、MT3、MT4以及足夠厚的金屬間介電層（inter metal dielectric，IMD），藉此抵抗黏合應力（bonding stress）以及增加耐壓。然而，銲墊下電路技術的成功實施需要金屬間介電層（IMD）的高平整度。如果金屬間介電層不平整，高低差太大，會超出後續黃光製程的曝光聚焦距離（Depth Of Focus，DOF）不正確，會導致後續金屬層MT2、MT3、MT4影像解析不開，後續可能發生電性異常，降低器件的性能和可靠性。
本發明提供一種基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法以及使用其之氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體，用以平整化氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體，藉此，讓銲墊下電路得以實施，增加良率，並減少成本。
本發明的實施例提供了一種基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法。此基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法包括：在一基板上，進行一氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體製程；在上述氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體上，進行一氧化層化學氣相沉積，得到一第一上層氧化層；在上述第一上層氧化層上，將一高分子材料，進行一旋轉塗布製程，獲得一旋轉塗布層；進行一回蝕刻；進行一氧化層化學氣相沉積，得到一第二上層氧化層。
本發明的實施例提供了一種氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體。此氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體包括一半導體基板、一氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體電路以及一平整平面。氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體電路配置於上述半導體基板上。平整平面設置在氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體電路上，此平整平面包括一第一上層氧化層、一第一旋轉塗布層以及一第二上層氧化層。第一上層氧化層氣相沉積於上述氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體電路。第一旋轉塗布層旋轉塗布於上述第一上層氧化層。第二上層氧化層配置於上述第一上層氧化層以及上述旋轉塗布層上。
依照本發明較佳實施例所述的基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法以及使用其之氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體，其中，在上述第一上層氧化層上，將該高分子材料，進行該旋轉塗布製程，獲得該第一旋轉塗布層，包括：進行一旋轉塗佈玻璃（SOG）製程，獲得該第一旋轉塗布層。在另一較佳實施例中，在上述第一上層氧化層上，將該高分子材料，進行該旋轉塗布製程，獲得該第一旋轉塗布層，包括：將一醯亞胺聚合物（polyimide），進行該旋轉塗布製程，獲得該第一旋轉塗布層。
依照本發明較佳實施例所述的基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法以及使用其之氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體，上述平整平面還包括一第二旋轉塗布層以及一第三上層氧化層。第二旋轉塗布層配置於上述第二上層氧化層上。第三上層氧化層配置於上述第二旋轉塗布層，其中，上述平整平面的製作方法還包括：在上述第二上層氧化層上，將該高分子材料，進行該旋轉塗布製程，獲得上述第二旋轉塗布層；進行上述回蝕刻；以及進行上述氧化層化學氣相沉積，得到上述第三上層氧化層。
綜上所述，本發明之實施例採用在氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體電路上的氧化層沉積完畢後，利用一旋轉塗布製程，將高分子材料旋轉塗布在沉積的氧化層上，並且透過回蝕刻（etch back），將多餘高分子材料以及不平整的氧化層蝕刻掉。之後，再次沉積氧化層，讓氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體上更加平整，如此，在後續黃光製程中，可以提高金屬層製作的影像解析度，讓銲墊下電路（Circuit Under Pad，CUP）得以實施。藉此，達到縮小晶片大小（chip size），增加晶圓上可切割出的總生產晶粒數（gross die）。
為了進一步理解本發明的技術、手段和效果，可以參考以下詳細描述和附圖，從而可以徹底和具體地理解本發明的目的、特徵和概念。然而，以下詳細描述和附圖僅用於參考和說明本發明的實現方式，其並非用於限制本發明。
現在將詳細參考本發明的示範實施例，其示範實施例會在附圖中被繪示出。在可能的情況下，在附圖和說明書中使用相同的元件符號來指代相同或相似的部件。另外，示範實施例的做法僅是本發明之設計概念的實現方式之一，下述的該等示範皆非用於限定本發明。
由上所述，在氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體電路上方，為了做銲墊下電路（Circuit Under Pad，CUP），後續金屬層需要沉積製程，若有凹陷，金屬層會填補的有高低落差，由於金屬層後續會進行蝕刻，定義圖樣（PATTERN），會因為高低落差導致厚度有差異，造成電性異常。另外，對於黃光解析來講，有一個最佳焦點深度（Depth Of Focus，DOF），高低差太大，會超出後續黃光製程的曝光聚焦距離，導致金屬層影像解析不開，導致殘留的問題。堆疊很多層金屬層的情況下，後面金屬層堆疊越高，高低落差會更大。成像出來影像的清晰度會越差。
為了解決上述問題，圖2繪示為本發明一較佳實施例的基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法的流程圖。請參考圖2，此基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法包括下列步驟：
步驟S201：開始。
步驟S202：在一基板上，進行一氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體製程。圖3A繪示為本發明一較佳實施例的基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法的步驟S202之示意圖。請參考圖3A，此步驟中，會在基板上製作氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體電路301。
步驟S203：在上述氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體電路上，進行一氧化層化學氣相沉積。圖3B繪示為本發明一較佳實施例的基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法的步驟S203之示意圖。請參考圖3B，藉由上述氧化層化學氣相沉積，得到一第一上層氧化層302。
步驟S204：在上述第一上層氧化層上，將一高分子材料，進行一旋轉塗布製程，獲得一旋轉塗布層。圖3C繪示為本發明一較佳實施例的基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法的步驟S204之示意圖。請參考圖3C，此步驟的旋轉塗布層303例如可以是旋塗式玻璃（spin on glass，SOG）製程。然而，應當知道，醯亞胺聚合物（polyimide）或其他高分子材料，亦可以進行旋轉塗布製程以形成上述旋轉塗布層303。本發明不以此為限。另外，若旋轉塗布採用旋塗式玻璃SOG的情況下，還會經過烘烤製程。在此說明予以省略。
步驟S205：進行一回蝕刻（etch back）。圖3D繪示為本發明一較佳實施例的基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法的步驟S205之示意圖。請參考圖3D，進行完上述旋塗式玻璃製程後，將多餘的旋塗式玻璃，利用例如電漿蝕刻移除，並移除部份上述第一上層氧化層。
步驟S206：進行一氧化層化學氣相沉積，得到一第二上層氧化層。圖3E繪示為本發明一較佳實施例的基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法的步驟S206之示意圖。請參考圖3E，由於步驟S204是使用高分子材料，一般為黏滯液體狀態，故需要上述第二上層氧化層304覆蓋，避免後續打通孔（VIA）以及沉積金屬層，因液體流動性，而造成電性不良。
步驟S207：在上述第二上層氧化層上，將上述高分子材料，進行上述旋轉塗布製程，獲得一第二旋轉塗布層。圖3F繪示為本發明一較佳實施例的基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法的步驟S207之示意圖。請參考圖3F，在此實施例中，假設進行完畢上述氧化層化學氣相沉積，得到的第二上層氧化層304仍然不夠平整的情況下，會再次進行旋轉塗布製程，獲得旋轉塗布層305。
步驟S208：進行上述回蝕刻。圖3G繪示為本發明一較佳實施例的基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法的步驟S208之示意圖。請參考圖3G，此步驟同樣是把上述旋轉塗布層305利用例如電漿蝕刻移除多餘的部份，並移除部份第二上層氧化層304。
步驟S209：進行上述氧化層化學氣相沉積，得到該第三上層氧化層。圖3H繪示為本發明一較佳實施例的基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法的步驟S209之示意圖。請參考圖3H，同樣的道理，由於步驟S208是使用高分子材料，一般為黏滯液體狀態，故需要上述第三上層氧化層306覆蓋，避免後續打通孔（VIA）以及沉積金屬層，因液體流動性，而造成電性不良。
上述實施例的圖3H即為本發明一較佳實施例的氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體的下半部份，後續上半部份還會進行金屬濺渡，通孔設置與銲墊下電路（Circuit Under Pad，CUP）相關的製程。在此不予贅述。
上述實施例中，若步驟S206執行完畢時，已然達到平整的要求，步驟S207～S209是可以無須執行的。本發明不以此實施例為限。另外，為了平整度，實際上步驟S203可以沉積更厚的氧化層。然而，沉積厚氧化層將會導致製程的時間大大的延長，遠高於執行步驟S204～S209的時間，生產效率會大大下降。故上述實施例還可以增加生產效率。
另外，亦或有人會想到利用將金屬層厚度增加到例如三倍厚度，直接濺渡，理想上亦可以作到銲墊下電路（Circuit Under Pad，CUP）。但所屬技術領域具有通常知識者應當知道，金屬濺渡（sputter）製程一次僅能做4um。連續執行金屬濺渡四次，將會導致金屬濺渡與金屬濺渡層界面間會有硬化層（界面氧化電阻），導致界面電阻會非常高。最終會造成電性不良。故本發明的較佳實施例除了可以增加生產速度，也相對來說減少上述電性不良，可以增加生產良率。
綜合以上所述，本發明之實施例採用在氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體電路上的氧化層沉積完畢後，利用一旋轉塗布製程，將高分子材料旋轉塗布在沉積的氧化層上，並且透過回蝕刻（etch back），將多餘高分子材料以及不平整的氧化層蝕刻掉。之後，再次沉積氧化層，讓氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體上更加平整，如此，在後續黃光製程中，可以提高金屬層製作的影像解析度，讓銲墊下電路（Circuit Under Pad，CUP）得以實施。藉此，達到縮小晶片大小（chip size），增加晶圓上可切割出的總生產晶粒數（gross die）。
應當理解，本文描述的示例和實施例僅用於說明目的，並且鑑於其的各種修改或改變將被建議給本領域技術人員，並且將被包括在本申請的精神和範圍以及所附權利要求的範圍之內。
S201～S209:本發明一較佳實施例的基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法的流程步驟 301:氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體電路 302:第一上層氧化層 303:旋轉塗布層 304:第二上層氧化層 305:旋轉塗布層 306:第三上層氧化層
提供的附圖用以使本發明所屬技術領域具有通常知識者可以進一步理解本發明，並且被併入與構成本發明之說明書的一部分。附圖示出了本發明的示範實施例，並且用以與本發明之說明書一起用於解釋本發明的原理。
圖1繪示為先前技術的氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之橫切面圖。
圖2繪示為本發明一較佳實施例的基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法的流程圖。
圖3A繪示為本發明一較佳實施例的基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法的步驟S202之示意圖。
圖3B繪示為本發明一較佳實施例的基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法的步驟S203之示意圖。
圖3C繪示為本發明一較佳實施例的基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法的步驟S204之示意圖。
圖3D繪示為本發明一較佳實施例的基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法的步驟S205之示意圖。
圖3E繪示為本發明一較佳實施例的基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法的步驟S206之示意圖。
圖3F繪示為本發明一較佳實施例的基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法的步驟S207之示意圖。
圖3G繪示為本發明一較佳實施例的基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法的步驟S208之示意圖。
圖3H繪示為本發明一較佳實施例的基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法的步驟S209之示意圖。
S201~S209:本發明一較佳實施例的基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法的流程步驟

Claims (10)

  1. 一種基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法，包括： 在一基板上，進行一氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體製程； 在上述氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體上，進行一氧化層化學氣相沉積，得到一第一上層氧化層； 進行旋轉塗布製程，其係在上述第一上層氧化層上，旋轉塗布一高分子材料，並獲得一第一旋轉塗布層； 進行一回蝕刻（電漿蝕刻）；以及 進行上述氧化層化學氣相沉積，得到一第二上層氧化層。
  2. 根據請求項1所述之基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法，其中，在上述第一上層氧化層上，將該高分子材料，進行該旋轉塗布製程，獲得該第一旋轉塗布層，包括： 將一醯亞胺聚合物（polyimide），進行該旋轉塗布製程，獲得該第一旋轉塗布層。
  3. 根據請求項1所述之基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法，其中，在上述第一上層氧化層上，將該高分子材料，進行該旋轉塗布製程，獲得該第一旋轉塗布層，包括： 進行一旋轉塗佈玻璃（SOG）製程，獲得該第一旋轉塗布層。
  4. 根據請求項1所述之基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法，更包括： 在上述第二上層氧化層上，將該高分子材料，進行該旋轉塗布製程，獲得一第二旋轉塗布層； 進行上述回蝕刻；以及 進行上述氧化層化學氣相沉積，得到一第三上層氧化層。
  5. 根據請求項1所述之基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法，其中，進行該回蝕刻，包括： 進行一電漿蝕刻，以移除多餘的第一旋轉塗布層。
  6. 一種氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體，包括： 一半導體基板； 一氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體電路，配置於上述半導體基板上； 一平整平面，設置在氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體電路上，包括： 一第一上層氧化層，氣相沉積於上述氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體電路； 一第一旋轉塗布層，旋轉塗布於上述第一上層氧化層； 一第二上層氧化層，配置於上述第一上層氧化層以及上述旋轉塗布層上。
  7. 根據請求項6所述之氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體，其中，該平整平面的製作方法包括： 在上述氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體電路上，進行一氧化層化學氣相沉積，得到上述第一上層氧化層； 在上述第一上層氧化層上，將一高分子材料，進行一旋轉塗布製程，獲得上述第一旋轉塗布層； 進行一回蝕刻；以及 進行上述氧化層化學氣相沉積，得到上述第二上層氧化層。
  8. 根據請求項6所述之氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體，其中，該平整平面包括： 一第二旋轉塗布層，配置於上述第二上層氧化層上；以及 一第三上層氧化層，配置於上述第二旋轉塗布層， 其中，該平整平面的製作方法還包括： 在上述第二上層氧化層上，將一高分子材料，進行該旋轉塗布製程，獲得上述第二旋轉塗布層； 進行回蝕刻；以及 進行上述氧化層化學氣相沉積，得到上述第三上層氧化層。
  9. 根據請求項6所述之氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體，其中，該第一旋轉塗布層，包括： 一醯亞胺聚合物（polyimide）。
  10. 根據請求項6所述之氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體，其中，該第一旋轉塗布層，包括： 一旋轉塗佈玻璃（SOG）。
TW113102159A 2024-01-19 2024-01-19 基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法以及使用其之氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體 TWI874110B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW113102159A TWI874110B (zh) 2024-01-19 2024-01-19 基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法以及使用其之氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體
CN202411685053.1A CN120356826A (zh) 2024-01-19 2024-11-22 基于GaN MIS-HEMT的金属间介电层平整方法以及使用其的GaN MIS-HEMT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW113102159A TWI874110B (zh) 2024-01-19 2024-01-19 基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法以及使用其之氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體

Publications (2)

Publication Number Publication Date
TWI874110B true TWI874110B (zh) 2025-02-21
TW202531881A TW202531881A (zh) 2025-08-01

Family

ID=95557529

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113102159A TWI874110B (zh) 2024-01-19 2024-01-19 基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法以及使用其之氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體

Country Status (2)

Country Link
CN (1) CN120356826A (zh)
TW (1) TWI874110B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120097964A1 (en) * 2005-10-14 2012-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
TW202215551A (zh) * 2020-10-08 2022-04-16 世界先進積體電路股份有限公司 半導體裝置及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120097964A1 (en) * 2005-10-14 2012-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
TW202215551A (zh) * 2020-10-08 2022-04-16 世界先進積體電路股份有限公司 半導體裝置及其形成方法

Also Published As

Publication number Publication date
CN120356826A (zh) 2025-07-22
TW202531881A (zh) 2025-08-01

Similar Documents

Publication Publication Date Title
JP4018596B2 (ja) 半導体装置の製造方法
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
JP3587019B2 (ja) 半導体装置の製造方法
JP2016171150A (ja) 半導体装置
CN115911127A (zh) 一种屏蔽栅功率晶体管的制备方法
CN117080269A (zh) 一种碳化硅mosfet器件及其制备方法
TWI896657B (zh) 電路的製作方法與內連線結構
CN115632031B (zh) 集成栅保护机制的平面栅碳化硅mosfet的制造方法
TWI874110B (zh) 基於氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體之金屬間介電層平整方法以及使用其之氮化鎵的金屬絕緣層半導體增強型高電子遷移率電晶體
CN112164652B (zh) 一种对角通流方胞igbt及其制造方式
CN107481929B (zh) 一种半导体器件及其制造方法、电子装置
CN112768356B (zh) 一种沟槽栅igbt制作方法
CN112103181A (zh) 一种新型高可靠性igbt及其制造方法
CN115084246B (zh) 一种降低栅电荷的碳化硅mosfet的制造方法
US20230307526A1 (en) Semiconductor device and method for manufacturing the same
CN112599589B (zh) 一种半导体器件及制备方法
CN116230561A (zh) 一种功率器件终端结构及制作方法
JP3819337B2 (ja) 半導体装置の製造方法
JP3835684B2 (ja) ヴィアホールの形成方法
CN112768504B (zh) 一种功率半导体器件的终端结构及功率半导体器件
TW202310094A (zh) 半導體裝置及其製造方法
TWI575651B (zh) 半導體結構及其製造方法
JP2008010884A (ja) 半導体装置の製造方法
CN115148580B (zh) 一种二氧化硅倾斜台面结构的制作方法及其应用
KR0149433B1 (ko) 이종접합 바이폴라 트랜지스터의 제조방법