[go: up one dir, main page]

TWI852379B - 類比對數位轉換電路和方法 - Google Patents

類比對數位轉換電路和方法 Download PDF

Info

Publication number
TWI852379B
TWI852379B TW112107455A TW112107455A TWI852379B TW I852379 B TWI852379 B TW I852379B TW 112107455 A TW112107455 A TW 112107455A TW 112107455 A TW112107455 A TW 112107455A TW I852379 B TWI852379 B TW I852379B
Authority
TW
Taiwan
Prior art keywords
conversion
analog
bits
debounce
msb
Prior art date
Application number
TW112107455A
Other languages
English (en)
Other versions
TW202437704A (zh
Inventor
陳健榮
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW112107455A priority Critical patent/TWI852379B/zh
Priority to CN202311707488.7A priority patent/CN118590060A/zh
Priority to US18/429,668 priority patent/US20240297658A1/en
Application granted granted Critical
Publication of TWI852379B publication Critical patent/TWI852379B/zh
Publication of TW202437704A publication Critical patent/TW202437704A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

提供一種類比對數位轉換電路。該類比對數位轉換電路包括一類比對數位轉換器以及一去除彈跳控制器。該類比對數位轉換器配置以相應於一時脈信號的複數週期而將一類比輸入信號依序轉換成複數轉換位元。該去除彈跳控制器配置以相應於該時脈信號的每一該週期而依序接收所對應的該轉換位元。在每一該週期，該去除彈跳控制器將已接收的該等轉換位元整合成一轉換資料。當該轉換資料超出該正常範圍時，該去除彈跳控制器提供一中止信號至該類比對數位轉換器，以使該類比對數位轉換器停止對該類比輸入信號進行轉換。

Description

類比對數位轉換電路和方法
本發明實施例是有關於類比對數位轉換電路，且特別是有關於具有去除彈跳(debounce)功能的類比對數位轉換電路。
類比對數位轉換器(analog-to-digital converter，ADC)廣泛地使用在各種電子裝置或系統中，例如醫學系統、音頻系統、測試和測量設備、通信系統以及影像和視訊系統等。
類比對數位轉換器可以將一類比信號(例如類比電壓)轉換成具有多個位元的數位資料。類比對數位轉換器的解析度是由數位資料的位元數所決定。一般而言，類比對數位轉換器所需要的解析度越高，則所需要的構件的精確性越高，且進行轉換所需之時脈信號的週期(cycle)越多。
本發明實施例提供一種類比對數位轉換電路。該類比對數位轉換電路包括一類比對數位轉換器以及一去除彈跳控制器。該類比對數位轉換器配置以相應於一時脈信號的複數週期而將一類比輸入信號依序轉換成複數轉換位元。該去除彈跳控制器配置以相應於該時脈信號的每一該週期而依序接收所對應的該轉換位元。在每一該週期，該去除彈跳控制器將已接收的該等轉換位元整合成一轉換資料，並判斷該轉換資料是否超出一正常範圍。當該轉換資料超出該正常範圍時，該去除彈跳控制器提供一中止信號至該類比對數位轉換器，以使該類比對數位轉換器停止對該類比輸入信號進行轉換。
再者，本發明實施例提供一種類比對數位轉換方法。相應於一時脈信號的複數週期，藉由一類比對數位轉換器，將一類比輸入信號依序轉換成複數轉換位元。相應於該時脈信號的每一該週期，接收所對應的該轉換位元。將已接收的該等轉換位元整合成一轉換資料。判斷該轉換資料是否超出一正常範圍。當該轉換資料超出該正常範圍時，提供一中止信號至該類比對數位轉換器，以使該類比對數位轉換器停止對該類比輸入信號進行轉換。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下。
第1圖是顯示根據本發明一些實施例所述之類比對數位轉換電路100。類比對數位轉換電路100包括類比對數位轉換器(analog-to-digital converter，ADC)110、去除彈跳(debounce)控制器120以及儲存器130和140。類比對數位轉換電路100配置以將類比輸入信號Vin。
轉換成具有N位元的數位輸出信號ADC_OUT。在一些實施例中，類比輸入信號Vin是由取樣電路(未顯示)相應於取樣週期所提供。
儲存器130和140可以是記憶體或是暫存器。在一些實施例中，儲存器130和140可整合成同一儲存器。儲存器130是配置以儲存臨界設定值TH，而儲存器140是配置以儲存前一數位輸出信號ADC_Pre。臨界設定值TH是根據不同的應用而決定。
當類比對數位轉換器110被控制信號EN所致能時，類比對數位轉換器110可相應於時脈信號CLK而將類比輸入信號Vin從最高有效位元(most significant bit，MSB)依序轉換至最低有效位元(least significant bit，LSB)並以單一位元的方式進行輸出。換言之，類比對數位轉換器110會在時脈信號CLK的每一週期(cycle)輸出經過轉換之後的最高有效位元以作為一位元之轉換位元MSB_b。相較於傳統類比對數位轉換器會將全部位元轉換完成之後才輸出，類比對數位轉換器110可立即將轉換後的每一位元的資料(即轉換位元MSB_b)輸出。
類比對數位轉換器110會相應於時脈信號CLK的每一週期而提供轉換位元MSB_b至去除彈跳控制器120。去除彈跳控制器120會相應於時脈信號CLK的每一週期接收所對應的轉換位元MSB_b，並根據全部已接收的轉換位元MSB_b來判斷類比輸入信號Vin目前的轉換結果是否超出臨界設定值TH和前一數位輸出信號ADC_Pre所定義的正常範圍。若去除彈跳控制器120判斷目前的轉換資料超出正常範圍，則去除彈跳控制器120會提供中止信號ADC_Abort至類比對數位轉換器110，以便通知類比對數位轉換器110停止對類比輸入信號Vin進行轉換。
當類比輸入信號Vin發生劇烈的變化時，這些改變會造成後續裝置的干擾和誤判，因而導致電子系統執行錯誤的操作。在類比對數位轉換電路100中，去除彈跳控制器120可相應於時脈信號CLK的每一週期來判斷所接收到的轉換位元MSB_b被是否超出臨界設定值TH和前一數位輸出信號ADC_Pre所定義的正常範圍，以便快速地判斷類比輸入信號Vin是否發生急劇變化。例如，在溫度監控系統中，所偵測的環境溫度應該緩慢的變化, 然而不正常的電壓急劇變化會導致溫度監控系統誤判溫度超出監控範圍，而發出錯誤的警報。類比對數位轉換器110和去除彈跳控制器120的詳細操作將描述於後。當類比對數位轉換器110完成類比輸入信號Vin之全部位元的轉換之後，類比對數位轉換器110會提供轉換完成信號ADC_F通知去除彈跳控制器120。
當接收到轉換完成信號ADC_F且全部已接收的轉換位元MSB_b並未超出正常範圍時，去除彈跳控制器120會根據全部已接收的轉換位元MSB_b提供數位輸出信號ADC_OUT至後續電路。同時地，去除彈跳控制器120會將數位輸出信號ADC_OUT儲存至儲存器140，以作為下一次轉換的前一數位輸出信號ADC_Pre。此外，去除彈跳控制器120更提供狀態信號ADC_state至後續電路，以便通知類比輸入信號Vin的轉換已完成。
去除彈跳控制器120可相應於時脈信號CLK的每一週期判斷所接收到的轉換位元MSB_b是否超出臨界設定值TH和前一數位輸出信號ADC_Pre所定義的正常範圍，以便快速地判斷類比輸入信號Vin是否發生急劇變化。去除彈跳控制器120可在類比輸入信號Vin未被類比對數位轉換器110轉換完成之前，即可透過中止信號ADC_Abort停止對類比輸入信號Vin進行轉換。由於類比輸入信號Vin的轉換被中止，所以去除彈跳控制器120不會提供數位輸出信號ADC_OUT至後續電路。此外，去除彈跳控制器120更提供狀態信號ADC_state至後續電路，以便通知類比輸入信號Vin的轉換已中止。因此，後續電路不會因為急遽變化的類比輸入信號Vin而操作錯誤。換言之，可防止急遽變化的類比輸入信號Vin會對系統的操作造成干擾，以提高判斷效率及降低系統的耗電量。
第2圖是顯示根據本發明一些實施例所述之第1圖之去除彈跳控制器120。去除彈跳控制器120包括控制單元210以及比較單元220和230。控制單元210包括加法器212、減法器214和整合器216。加法器212配置以將前一數位輸出信號ADC_Pre加上臨界設定值TH而得到高臨界值(或上限值)Hth，即Hth=ADC_Pre+TH。減法器214配置以將前一數位輸出信號ADC_Pre減去臨界設定值TH而得到低臨界值(或下限值)Lth，即Lth=ADC_Pre-TH。
整合器216配置以相應於時脈信號CLK的每一週期而將個別接收到的一位元的轉換位元MSB_b整合成轉換資料MSB_S。換言之，轉換資料MSB_S的已知位元數M是相同於目前已接收之轉換位元MSB_b之數量總和，即從時脈信號CLK的第1週期至第M週期所接收的M個轉換位元MSB_b。如先前所描述，類比對數位轉換電路100配置以將類比輸入信號Vin轉換成具有N位元的數位輸出信號ADC_OUT。因此，當接收到轉換完成信號ADC_F時，轉換資料MSB_S的有效位元數M會等於N(即M=N)。換言之，類比輸入信號Vin已依序被類比對數位轉換器110轉換成N個轉換位元MSB_b。
比較單元220配置以比較轉換資料MSB_S和低臨界值Lth，並提供比較結果COMP_L至控制單元210。例如，當轉換資料MSB_S小於低臨界值Lth(即MSB_S＜Lth)時，比較單元220會提供具有第一邏輯位準的比較結果COMP_L至控制單元210。反之，當轉換資料MSB_S大於或等於低臨界值Lth(即MSB_S≥Lth)時，比較單元220會提供具有第二邏輯位準的比較結果COMP_L至控制單元210。此外，第一邏輯位準是互補於第二邏輯位準。
比較單元230配置以比較轉換資料MSB_S和高臨界值Hth，並提供比較結果COMP_H至控制單元210。例如，當轉換資料MSB_S大於高臨界值Hth(即MSB_S＞Hth)時，比較單元220會提供具有第一邏輯位準的比較結果COMP_H至控制單元210。反之，當轉換資料MSB_S小於或等於高臨界值Hth(即MSB_S≤Hth)時，比較單元220會提供具有第二邏輯位準的比較結果COMP_H至控制單元210。
控制單元210可根據比較結果COMP_H和COMP_L來判斷轉換資料MSB_S是否超出正常範圍。此外，正常範圍是由高臨界值Hth和低臨界值Lth所定義的範圍。當轉換資料MSB_S超出正常範圍時，控制單元210會提供中止信號ADC_Abort至類比對數位轉換器110，以便通知類比對數位轉換器110停止對類比輸入信號Vin進行轉換。同時地，控制單元210會提供狀態信號ADC_state至後續電路，以便通知類比輸入信號Vin的轉換已中止。
第3A圖是顯示根據本發明一些實施例所述之第2圖中去除彈跳控制器120的操作狀態。在此實施例中，具有去除彈跳控制器120的類比對數位轉換電路100被配置以將類比輸入信號Vin轉換成具有12位元的數位輸出信號ADC_OUT。此外，12位元的臨界設定值TH具有二進位值“0001-0000-0000”(即0x100)，而前一數位輸出信號ADC_Pre具有二進位值“0010-1010-0100” (即0x2A4)。因此，根據臨界設定值TH和前一數位輸出信號ADC_Pre，加法器212可提供具有二進位值“0011-1010-0100”的高臨界值Hth，而減法器214可提供具有二進位值“0001-1010-0100”的低臨界值Lth。
首先，在時脈信號CLK的第1週期，控制單元210會接收到具有二進位值“0”的轉換位元MSB_b。接著，根據具有二進位值“0”的轉換位元MSB_b，整合器216會提供具有二進位值“0xxx-xxxx-xxxx”的轉換資料MSB_S，其中“x”是表示該位元為未知。換言之，在時脈信號CLK的第1週期中，轉換資料MSB_S的已知位元是一位元之最高有效位元(即1-bit MSB)。接著，比較單元230會將轉換資料MSB_S的一位元之最高有效位元與高臨界值Hth的一位元之最高有效位元進行比較，並提供比較結果COMP_H以指示轉換資料MSB_S是否超過高臨界值Hth。同時地，比較單元220會將轉換資料MSB_S的一位元之最高有效位元與低臨界值Lth的一位元之最高有效位元進行比較，並提供比較結果COMP_L以指示轉換資料MSB_S是否小於低臨界值Lth。
在時脈信號CLK的第1週期中，轉換資料MSB_S的一位元之最高有效位元(即“0”)是相同於高臨界值Hth的一位元之最高有效位元(即“0”)，以及轉換資料MSB_S的一位元之最高有效位元(即“0”)是相同於低臨界值Lth的一位元之最高有效位元(即“0”)。因此，控制單元210可根據比較結果COMP_L以及COMP_H判斷出轉換資料MSB_S未超出正常範圍，即Lth≤MSB_S≤Hth。
在時脈信號CLK的第2週期，控制單元210會接收到具有二進位值“0”的轉換位元MSB_b。接著，根據具有二進位值“0”的轉換位元MSB_b，整合器216會提供具有二進位值“00xx-xxxx-xxxx”的轉換資料MSB_S。換言之，在時脈信號CLK的第2週期中，轉換資料MSB_S的已知位元是2位元之最高有效位元(即2-bit MSB)。接著，比較單元230會將轉換資料MSB_S的2位元之最高有效位元與高臨界值Hth的2位元之最高有效位元進行比較，並提供比較結果COMP_H以指示轉換資料MSB_S是否超過高臨界值Hth。同時地，比較單元220會將轉換資料MSB_S的2位元之最高有效位元與低臨界值Lth的2位元之最高有效位元進行比較，並提供比較結果COMP_L以指示轉換資料MSB_S是否小於低臨界值Lth。
在時脈信號CLK的第2週期中，轉換資料MSB_S的2位元之最高有效位元(即“00”)是相同於高臨界值Hth的2位元之最高有效位元(即“00”)，以及轉換資料MSB_S的2位元之最高有效位元(即“00”)是相同於低臨界值Lth的2位元之最高有效位元(即“00”)。因此，控制單元210可根據比較結果COMP_L以及COMP_H判斷出轉換資料MSB_S未超出正常範圍，即Lth≤MSB_S≤Hth。
在時脈信號CLK的第3週期，控制單元210會接收到具有二進位值“1”的轉換位元MSB_b。接著，根據具有二進位值“1”的轉換位元MSB_b，整合器216會提供具有二進位值“001x-xxxx-xxxx”的轉換資料MSB_S。換言之，在時脈信號CLK的第3週期中，轉換資料MSB_S的已知位元是3位元之最高有效位元(即3-bit MSB)。接著，比較單元230會將轉換資料MSB_S的3位元之最高有效位元與高臨界值Hth的3位元之最高有效位元進行比較，並提供比較結果COMP_H以指示轉換資料MSB_S是否超過高臨界值Hth。同時地，比較單元220會將轉換資料MSB_S的3位元之最高有效位元與低臨界值Lth的3位元之最高有效位元進行比較，並提供比較結果COMP_L以指示轉換資料MSB_S是否小於低臨界值Lth。
在時脈信號CLK的第3週期中，轉換資料MSB_S的3位元之最高有效位元(即“001”)是相同於高臨界值Hth的3位元之最高有效位元(即“001”)，以及轉換資料MSB_S的3位元之最高有效位元(即“001”)是大於低臨界值Lth的3位元之最高有效位元(即“000”)。因此，控制單元210可根據比較結果COMP_L以及COMP_H判斷出轉換資料MSB_S未超出正常範圍，即Lth≤MSB_S≤Hth。
在時脈信號CLK的第4週期，控制單元210會接收到具有二進位值“1”的轉換位元MSB_b。接著，根據具有二進位值“1”的轉換位元MSB_b，整合器216會提供具有二進位值“0011-xxxx-xxxx”的轉換資料MSB_S。換言之，在時脈信號CLK的第4週期中，轉換資料MSB_S的已知位元是4位元之最高有效位元(即4-bit MSB)。接著，比較單元230會將轉換資料MSB_S的4位元之最高有效位元與高臨界值Hth的4位元之最高有效位元進行比較，並提供比較結果COMP_H以指示轉換資料MSB_S是否超過高臨界值Hth。同時地，比較單元220會將轉換資料MSB_S的4位元之最高有效位元與低臨界值Lth的4位元之最高有效位元進行比較，並提供比較結果COMP_L以指示轉換資料MSB_S是否小於低臨界值Lth。
在時脈信號CLK的第4週期中，轉換資料MSB_S的4位元之最高有效位元(即“0011”)是相同於高臨界值Hth的4位元之最高有效位元(即“0011”)，以及轉換資料MSB_S的4位元之最高有效位元(即“0011”)是大於低臨界值Lth的4位元之最高有效位元(即“0001”)。因此，控制單元210可根據比較結果COMP_L以及COMP_H判斷出轉換資料MSB_S未超出正常範圍，即Lth≤MSB_S≤Hth。
在時脈信號CLK的第5週期，控制單元210會接收到具有二進位值“1”的轉換位元MSB_b。接著，根據具有二進位值“1”的轉換位元MSB_b，整合器216會提供具有二進位值“0011-1xxx-xxxx”的轉換資料MSB_S。換言之，在時脈信號CLK的第5週期中，轉換資料MSB_S的已知位元是5位元之最高有效位元(即5-bit MSB)。接著，比較單元230會將轉換資料MSB_S的5位元之最高有效位元與高臨界值Hth的5位元之最高有效位元進行比較，並提供比較結果COMP_H以指示轉換資料MSB_S是否超過高臨界值Hth。同時地，比較單元220會將轉換資料MSB_S的5位元之最高有效位元與低臨界值Lth的5位元之最高有效位元進行比較，並提供比較結果COMP_L以指示轉換資料MSB_S是否小於低臨界值Lth。
在時脈信號CLK的第5週期中，轉換資料MSB_S的5位元之最高有效位元(即“00111”)是相同於高臨界值Hth的5位元之最高有效位元(即“00111”)，以及轉換資料MSB_S的5位元之最高有效位元(即“00111”)是大於低臨界值Lth的5位元之最高有效位元(即“00011”)。因此，控制單元210可根據比較結果COMP_L以及COMP_H判斷出轉換資料MSB_S未超出正常範圍，即Lth≤MSB_S≤Hth。
在時脈信號CLK的第6週期，控制單元210會接收到具有二進位值“1”的轉換位元MSB_b。接著，根據具有二進位值“1”的轉換位元MSB_b，整合器216會提供具有二進位值“0011-11xx-xxxx”的轉換資料MSB_S。換言之，在時脈信號CLK的第6週期中，轉換資料MSB_S的已知位元是6位元之最高有效位元(即6-bit MSB)。接著，比較單元230會將轉換資料MSB_S的6位元之最高有效位元與高臨界值Hth的6位元之最高有效位元進行比較，並提供比較結果COMP_H以指示轉換資料MSB_S是否超過高臨界值Hth。同時地，比較單元220會將轉換資料MSB_S的6位元之最高有效位元與低臨界值Lth的6位元之最高有效位元進行比較，並提供比較結果COMP_L以指示轉換資料MSB_S是否小於低臨界值Lth。
在時脈信號CLK的第6週期中，轉換資料MSB_S的6位元之最高有效位元(即“001111”)是大於高臨界值Hth的6位元之最高有效位元(即“001110”)，以及轉換資料MSB_S的6位元之最高有效位元(即“001111”)是大於低臨界值Lth的6位元之最高有效位元(即“000110”)。因此，控制單元210可根據比較結果COMP_L以及COMP_H判斷出轉換資料MSB_S已超出正常範圍，即MSB_S＞Hth。接著，去除彈跳控制器120會提供中止信號ADC_Abort至類比對數位轉換器110，以便通知類比對數位轉換器110停止對類比輸入信號Vin進行轉換。由於類比輸入信號Vin的轉換被中止，所以去除彈跳控制器120不會提供數位輸出信號ADC_OUT至後續電路。此外，去除彈跳控制器120更提供狀態信號ADC_state至後續電路，以便通知後續電路已中止類比輸入信號Vin的轉換。因此，後續電路不會因為急遽變化的類比輸入信號Vin而操作錯誤。換言之，可防止急遽變化的類比輸入信號Vin會對後續操作造成干擾，以提高判斷效率及降低系統的耗電量。
第3B圖是顯示根據本發明一些實施例所述之第2圖中去除彈跳控制器120的操作狀態。在此實施例中，具有去除彈跳控制器120的類比對數位轉換電路100被配置以將類比輸入信號Vin轉換成具有12位元的數位輸出信號ADC_OUT。此外，12位元的臨界設定值TH具有二進位值“0001-0000-0000”(即0x100)，而前一數位輸出信號ADC_Pre具有二進位值“0010-1010-0100” (即0x2A4)。因此，根據臨界設定值TH和前一數位輸出信號ADC_Pre，加法器212可提供具有二進位值“0011-1010-0100”的高臨界值Hth，而減法器214可提供具有二進位值“0001-1010-0100”的低臨界值Lth。
在時脈信號CLK的第1週期至第4週期，控制單元210會依序接收到具有二進位值“0”、 “0”、 “0” 、“1”的轉換位元MSB_b。接著，根據所接收的轉換位元MSB_b，整合器216會提供所對應的轉換資料MSB_S。如先前所描述，轉換資料MSB_S的已知位元是對應於已接收數量之最高有效位元。比較單元230會將轉換資料MSB_S與高臨界值Hth進行比較，並提供比較結果COMP_H以指示轉換資料MSB_S是否超過高臨界值Hth。同時地，比較單元220會將轉換資料MSB_S與低臨界值Lth的進行比較，並提供比較結果COMP_L以指示轉換資料MSB_S是否小於低臨界值Lth。在時脈信號CLK的第1-4週期，控制單元210可根據來自比較單元220的比較結果COMP_L以及來自比較單元230的比較結果COMP_H判斷出轉換資料MSB_S未超出正常範圍，即Lth≤MSB_S≤Hth。
在時脈信號CLK的第5週期，控制單元210會接收到具有二進位值“0”的轉換位元MSB_b。接著，根據具有二進位值“0”的轉換位元MSB_b，整合器216會提供具有二進位值“0001-0xxx-xxxx”的轉換資料MSB_S。換言之，在時脈信號CLK的第5週期中，轉換資料MSB_S的已知位元是5位元之最高有效位元(即5-bit MSB)。接著，比較單元230會將轉換資料MSB_S的5位元之最高有效位元與高臨界值Hth的5位元之最高有效位元進行比較，並提供比較結果COMP_H以指示轉換資料MSB_S是否超過高臨界值Hth。同時地，比較單元220會將轉換資料MSB_S的5位元之最高有效位元與低臨界值Lth的5位元之最高有效位元進行比較，並提供比較結果COMP_L以指示轉換資料MSB_S是否小於低臨界值Lth。
在時脈信號CLK的第5週期中，轉換資料MSB_S的5位元之最高有效位元(即“00010”)是小於高臨界值Hth的5位元之最高有效位元(即“00111”)，以及轉換資料MSB_S的5位元之最高有效位元(即“00010”)是小於低臨界值Lth的5位元之最高有效位元(即“00011”)。因此，控制單元210可根據比較結果COMP_L以及COMP_H判斷出轉換資料MSB_S已超出正常範圍，即MSB_S＜Lth。接著，去除彈跳控制器120會提供中止信號ADC_Abort至類比對數位轉換器110，以便通知類比對數位轉換器110停止對類比輸入信號Vin進行轉換。由於類比輸入信號Vin的轉換被中止，所以去除彈跳控制器120不會提供數位輸出信號ADC_OUT至後續電路。此外，去除彈跳控制器120更提供狀態信號ADC_state至後續電路，以便通知後續電路已中止類比輸入信號Vin的轉換。因此，後續電路不會因為急遽變化的類比輸入信號Vin而操作錯誤。換言之，可防止急遽變化的類比輸入信號Vin會對後續操作造成干擾，以提高判斷效率及降低系統的耗電量。
第4圖是顯示根據本發明一些實施例所述之類比對數位轉換方法。第4圖的類比對數位轉換方法可由第1圖之類比對數位轉換電路100所執行。在步驟S402，相應於時脈信號CLK的一個週期，去除彈跳控制器120會接收到對應於類比輸入信號Vin的一位元之轉換位元MSB_b。如先前所描述，相應於時脈信號CLK的每一週期，類比對數位轉換器110會將類比輸入信號Vin從最高有效位元(MSB)依序轉換至最低有效位元(LSB)並以單一位元方式進行輸出。
在步驟S404，去除彈跳控制器120會將已接收的轉換位元MSB_b進行整合(或合併)，以得到轉換資料MSB_S。
在步驟S406，去除彈跳控制器120會判斷轉換資料MSB_S是否超出正常範圍。如先前所描述，正常範圍的高臨界值Hth和低臨界值Lth是由臨界設定值TH和前一數位輸出信號ADC_Pre所定義。在一些實施例中，藉由將前一數位輸出信號ADC_Pre減去臨界設定值TH可得到低臨界值Lth，即Lth=ADC_Pre-TH。再者，藉由將前一數位輸出信號ADC_Pre加上臨界設定值TH可得到高臨界值Hth，即Hth=ADC_Pre+TH。
在一些實施例中，高臨界值Hth和低臨界值Lth可由不同臨界設定值TH所決定。例如，藉由將前一數位輸出信號ADC_Pre減去第一臨界設定值TH1可得到低臨界值Lth ，即Lth=ADC_Pre-TH1。此外，藉由將前一數位輸出信號ADC_Pre加上第二臨界設定值TH2可得到高臨界值Hth，即Hth=ADC_Pre+TH2。
假如轉換資料MSB_S超出正常範圍(步驟S406)，去除彈跳控制器120會提供中止信號ADC_Abort至類比對數位轉換器110，以便通知類比對數位轉換器110停止對類比輸入信號Vin進行轉換(步驟S408)。接著，類比對數位轉換電路100會完成去除彈跳操作(步驟S410)。
假如轉換資料MSB_S未超出正常範圍(步驟S406)，則去除彈跳控制器120會判斷是否已接收全部的轉換位元MSB_b(步驟S412)。如先前所描述，類比對數位轉換器110將類比輸入信號Vin的全部位元轉換完成之後，會提供轉換完成信號ADC_F通知去除彈跳控制器120。於是，當接收到轉換完成信號ADC_F時，去除彈跳控制器120可判斷已接收全部的轉換位元MSB_b。在一些實施例中，當連續接收到N個位元的轉換位元MSB_b時，去除彈跳控制器120可判斷已接收全部的轉換位元MSB_b。
假如尚未接收全部的轉換位元MSB_b(步驟S412)，則流程回到步驟S402，以便相應於時脈信號的下一個週期，接收對應於類比輸入信號Vin的下一個轉換位元MSB_b。假如已接收全部的轉換位元MSB_b(步驟S412)，則完成類比輸入信號Vin的轉換(步驟S414)，並輸出數位輸出信號ADC_OUT至後續電路。
在本發明實施例中，相應於時脈信號CLK的每一週期，類比對數位轉換器110可將類比輸入信號Vin從最高有效位元依序轉換至最低有效位元並以單一位元的方式進行輸出。因此，去除彈跳控制器120可根據已接收之轉換位元MSB_b就可判斷目前的轉換資料MSB_S是否超出正常範圍(即判斷類比輸入信號Vin是否有急遽變化)。當偵測到轉換資料MSB_S超出正常範圍時，去除彈跳控制器120會通知類比對數位轉換器110停止對類比輸入信號Vin進行轉換。因此，可快速排除部正常的電壓急遽變化，以提高系統監控外部電壓的效率。
雖然本發明已以較佳實施例發明如上，然其並非用以限定本發明，任何所屬技術領域中包括通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:類比對數位轉換電路 110:類比對數位轉換器 120:去除彈跳控制器 130, 140:儲存器 210:控制單元 212:加法器 214:減法器 216:整合器 220, 230:比較單元 ADC_Abort:中止信號 ADC_F:轉換完成信號 ADC_OUT:數位輸出信號 ADC_Pre:前一數位輸出信號 ADC_state:狀態信號 CLK:時脈信號 COMP_H, COMP_L:比較結果 EN:控制信號 Hth:高臨界值 Lth:低臨界值 MSB_b:轉換位元 MSB_S:轉換資料 S402-S414:步驟 TH:臨界設定值 Vin:類比輸入信號
第1圖是顯示根據本發明一些實施例所述之類比對數位轉換電路。 第2圖是顯示根據本發明一些實施例所述之第1圖之去除彈跳控制器。 第3A圖是顯示根據本發明一些實施例所述之第2圖中去除彈跳控制器的操作狀態。 第3B圖是顯示根據本發明一些實施例所述之第2圖中去除彈跳控制器的操作狀態。 第4圖是顯示根據本發明一些實施例所述之類比對數位轉換方法。
100:類比對數位轉換電路
110:類比對數位轉換器
120:去除彈跳控制器
130,140:儲存器
ADC_Abort:中止信號
ADC_F:轉換完成信號
ADC_OUT:數位輸出信號
ADC_Pre:前一數位輸出信號
ADC_state:狀態信號
CLK:時脈信號
EN:控制信號
MSB_b:轉換位元
TH:臨界設定值
Vin:類比輸入信號

Claims (6)

  1. 一種類比對數位轉換電路，包括：一類比對數位轉換器，配置以相應於一時脈信號的複數週期而將一類比輸入信號依序轉換成複數轉換位元；以及一去除彈跳控制器，配置以相應於該時脈信號的每一該週期而依序接收所對應的該轉換位元；其中在每一該週期，該去除彈跳控制器將已接收的該等轉換位元整合成一轉換資料，並判斷該轉換資料是否超出一正常範圍；其中當該轉換資料超出該正常範圍時，該去除彈跳控制器提供一中止信號至該類比對數位轉換器，以使該類比對數位轉換器停止對該類比輸入信號進行轉換；其中，當該類比對數位轉換器對該類比輸入信號完成轉換且該轉換資料未超出該正常範圍時，該去除彈跳控制器根據該轉換資料提供對應於該類比輸入信號的一數位輸出信號，而該正常範圍是由前一數位輸出信號以及一臨界設定值所決定。
  2. 如請求項1之類比對數位轉換電路，其中該轉換資料的已知位元數是相同於該去除彈跳控制器已接收的該等轉換位元的數量。
  3. 如請求項1之類比對數位轉換電路，其中該去除彈跳控制器是相應於該時脈信號的該等週期而依最高有效位元至最低有效位元的順序將該等轉換位元整合成該轉換資料。
  4. 一種類比對數位轉換方法，包括：相應於一時脈信號的複數週期，藉由一類比對數位轉換器，將一 類比輸入信號依序轉換成複數轉換位元；相應於該時脈信號的每一該週期，藉由一去除彈跳控制器，接收所對應的該轉換位元；將已接收的該等轉換位元整合成一轉換資料；判斷該轉換資料是否超出一正常範圍；以及當該轉換資料超出該正常範圍時，提供一中止信號至該類比對數位轉換器，以使該類比對數位轉換器停止對該類比輸入信號進行轉換，其中，當該類比對數位轉換器對該類比輸入信號完成轉換且該轉換資料未超出該正常範圍時，根據該轉換資料提供對應於該類比輸入信號的一數位輸出信號，而該正常範圍是由前一數位輸出信號以及一臨界設定值所決定。
  5. 如請求項4之類比對數位轉換方法，其中該轉換資料的已知位元數是相同於該去除彈跳控制器已接收的該等轉換位元的數量。
  6. 請求項4之類比對數位轉換方法，其中將已接收的該等轉換位元整合成該轉換資料之步驟更包括：相應於該時脈信號的該等週期，而依最高有效位元至最低有效位元的順序將該等轉換位元整合成該轉換資料。
TW112107455A 2023-03-02 2023-03-02 類比對數位轉換電路和方法 TWI852379B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW112107455A TWI852379B (zh) 2023-03-02 2023-03-02 類比對數位轉換電路和方法
CN202311707488.7A CN118590060A (zh) 2023-03-02 2023-12-13 模拟对数字转换电路和方法
US18/429,668 US20240297658A1 (en) 2023-03-02 2024-02-01 Analog-to-digital conversion circuit and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112107455A TWI852379B (zh) 2023-03-02 2023-03-02 類比對數位轉換電路和方法

Publications (2)

Publication Number Publication Date
TWI852379B true TWI852379B (zh) 2024-08-11
TW202437704A TW202437704A (zh) 2024-09-16

Family

ID=92528981

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112107455A TWI852379B (zh) 2023-03-02 2023-03-02 類比對數位轉換電路和方法

Country Status (3)

Country Link
US (1) US20240297658A1 (zh)
CN (1) CN118590060A (zh)
TW (1) TWI852379B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6922164B1 (en) * 2004-03-31 2005-07-26 Silicon Labs Cp. Inc. SAR analog-to-digital converter with abort function
US20060038712A1 (en) * 2004-08-12 2006-02-23 Harrison Daniel D Very linear wide-range pipelined charge-to-digital converter
US8339298B1 (en) * 2010-08-26 2012-12-25 The United States Of America As Represented By The Secretary Of The Navy Synchronous demultiplexer circuit and method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017145494A1 (ja) * 2016-02-25 2017-08-31 ソニー株式会社 アナログデジタル変換器、電子装置およびアナログデジタル変換器の制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6922164B1 (en) * 2004-03-31 2005-07-26 Silicon Labs Cp. Inc. SAR analog-to-digital converter with abort function
US20060038712A1 (en) * 2004-08-12 2006-02-23 Harrison Daniel D Very linear wide-range pipelined charge-to-digital converter
US8339298B1 (en) * 2010-08-26 2012-12-25 The United States Of America As Represented By The Secretary Of The Navy Synchronous demultiplexer circuit and method

Also Published As

Publication number Publication date
CN118590060A (zh) 2024-09-03
TW202437704A (zh) 2024-09-16
US20240297658A1 (en) 2024-09-05

Similar Documents

Publication Publication Date Title
US5353027A (en) Multistep analog-to-digital converter with error correction
US5736953A (en) A/D converter having a reduced response time and reduced power consumption
US6239734B1 (en) Apparatus and a method for analog to digital conversion using plural reference signals and comparators
US5463395A (en) Semi-flash type A/D converter employing a correction encoder for eliminating errors in the output signals due to noise, and a corresponding method therefor
US10211847B1 (en) Successive approximation register analog-to-digital converter and method for operating the same
US10491232B1 (en) Successive approximation register (SAR) analog to digital converter (ADC) dynamic range extension
US6011503A (en) Half-flash type analog-to-digital converter capable of converting data at high speed
TWI852379B (zh) 類比對數位轉換電路和方法
US10505557B2 (en) Analog-to-digital converter, electronic device, and method of controlling analog-to-digital converter
TWI674764B (zh) 逐次逼近寄存器型類比數位轉換器及其控制方法
US20200007143A1 (en) Successive Approximation Register (SAR) Analog to Digital Converter (ADC) with Switchable Reference Voltage
WO2009020597A2 (en) System and method for converting analog values into digital form
US8704695B2 (en) Analog-to-digital converter
JP2006121378A (ja) Ａ／ｄ変換装置
CN115833835A (zh) 一种逐次逼近型模数转换器、过采样方法及装置
CN115208403B (zh) 一种逐次逼近型adc电路及adc转换器、芯片
CN100539431C (zh) 平均模拟/数字转换器
KR102286344B1 (ko) 아날로그-디지털 변환 장치 및 아날로그-디지털 변환 장치의 동작 방법
CN102571088B (zh) 一种用于流水线型模数转换器的溢出判断电路
CN210804503U (zh) 计数器电路及像素数据转换电路
CN113422605B (zh) 一种溢出校准电路、模数转换器及模数转换方法
CN115037305B (zh) 一种saradc的电容阵列开关方法
TWI676361B (zh) 連續漸進式類比數位轉換器及其控制方法
KR102817445B1 (ko) 비교기의 오프셋을 보정하는 sar 아날로그-디지털 변환기 및 그 동작 방법
JPS5928294B2 (ja) Ａｄ変換器