[go: up one dir, main page]

TWI840976B - 電磁屏蔽封裝結構與其製造方法、及電子組件 - Google Patents

電磁屏蔽封裝結構與其製造方法、及電子組件 Download PDF

Info

Publication number
TWI840976B
TWI840976B TW111136877A TW111136877A TWI840976B TW I840976 B TWI840976 B TW I840976B TW 111136877 A TW111136877 A TW 111136877A TW 111136877 A TW111136877 A TW 111136877A TW I840976 B TWI840976 B TW I840976B
Authority
TW
Taiwan
Prior art keywords
electromagnetic shielding
board
shielding layer
board surface
carrier
Prior art date
Application number
TW111136877A
Other languages
English (en)
Other versions
TW202414776A (zh
Inventor
廖志豪
吳書翰
黃馨葉
Original Assignee
海華科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 海華科技股份有限公司 filed Critical 海華科技股份有限公司
Priority to TW111136877A priority Critical patent/TWI840976B/zh
Priority to US17/988,844 priority patent/US12374629B2/en
Priority to EP22210173.5A priority patent/EP4345896A1/en
Publication of TW202414776A publication Critical patent/TW202414776A/zh
Application granted granted Critical
Publication of TWI840976B publication Critical patent/TWI840976B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本發明公開一種電磁屏蔽封裝結構與其製造方法、及電子組件。所述電磁屏蔽封裝結構包含一載板、安裝於所述載板頂面的至少一個晶片、形成於所述載板且埋置至少一個所述晶片的一封裝體、形成於所述封裝體外表面的一電磁屏蔽層、及一絕緣層。所述絕緣層包含有一噴塗覆蓋部與一毛細滲透部。所述噴塗覆蓋部形成於所述電磁屏蔽層的至少部分外表面。所述毛細滲透部自所述噴塗覆蓋部的底端通過毛細作用朝所述載板的底面延伸所形成，並且所述毛細滲透部覆蓋所述電磁屏蔽層的底緣。

Description

電磁屏蔽封裝結構與其製造方法、及電子組件
本發明涉及一種封裝結構，尤其涉及一種電磁屏蔽封裝結構與其製造方法、及電子組件。
現有封裝結構於覆晶（flip chip）焊接至一電路板時，由於現有封裝結構的導電部與電磁屏蔽層之間的距離過於相近，因而容易因為焊料而導致上述導電部與電磁屏蔽層連通而產生短路。於是，本發明人認為上述缺陷可改善，乃特潛心研究並配合科學原理的運用，終於提出一種設計合理且有效改善上述缺陷的本發明。
本發明實施例在於提供一種電磁屏蔽封裝結構與其製造方法、及電子組件，能有效地改善現有封裝結構所可能產生的缺陷。
本發明實施例公開一種電磁屏蔽封裝結構的製造方法，其包括：一前置步驟：提供一晶片級封裝結構，其包含：一載板，包含有位於相反側的一第一板面與一第二板面、及相連於所述第一板面與所述第二板面的一環側緣，並且所述第二板面配置有多個導電部；至少一個晶片，安裝於所述載板的所述第一板面上；及一封裝體，形成於所述載板的所述第一板面且埋置至少一個所述晶片；一第一塗佈步驟：將所述晶片級封裝結構的所述載板的所述第二板面黏接於一紫外光解膠膜(UV release tape)上，並於所述晶片級封裝結構的外表面塗佈形成有一電磁屏蔽層；其中，所述電磁屏蔽層的底緣切齊於所述載板的所述第二板面； 一第二塗佈步驟：將所述晶片級封裝結構自所述紫外光解膠膜分離，並將所述載板的所述第二板面與所述電磁屏蔽層的所述底緣黏接於一熱解膠膜（thermal release tape），而後於所述電磁屏蔽層的外表面塗佈形成有一絕緣層；其中，所述絕緣層的底端切齊於所述電磁屏蔽層的所述底緣；以及一滲透包覆步驟：於一預設時段內加熱所述熱解膠膜，以使所述絕緣層通過毛細作用（capillarity）沿著所述熱解膠膜朝向所述第二板面滲入而形成覆蓋所述電磁屏蔽層的所述底緣的一毛細滲透部。
本發明實施例也公開一種電子組件，其包括：一電磁屏蔽封裝結構，包含：一載板，包含有位於相反側的一第一板面與一第二板面、及相連於所述第一板面與所述第二板面的一環側緣；其中，所述第二板面配置有多個導電部；至少一個晶片，安裝於所述載板的所述第一板面上，並且至少一個所述晶片電性耦接於至少一個所述導電部；一封裝體，形成於所述載板的所述第一板面且埋置至少一個所述晶片；一電磁屏蔽層，形成於所述載板的所述環側緣及所述封裝體的外表面，並且所述電磁屏蔽層的底緣切齊於所述載板的所述第二板面；及一絕緣層，包含有：一噴塗覆蓋部，形成於所述電磁屏蔽層的至少部分外表面；及一毛細滲透部，自所述噴塗覆蓋部的底端通過毛細作用朝所述第二板面延伸所形成，並且所述毛細滲透部覆蓋所述電磁屏蔽層的所述底緣；一電路板，形成有多個連接墊；其中，所述電磁屏蔽封裝結構的多個所述導電部分別位於多個所述連接墊上，並且所述毛細滲透部位於多個所述連接墊上；以及多個焊接體，連接所述電磁屏蔽封裝結構與所述電路板，並且每個所述導電部與相對應的所述連接墊以一個所述焊接體相連接；其中，所述電磁屏蔽層通過所述毛細滲透部而與任一個所述焊接體隔開。
本發明實施例另公開一種電磁屏蔽封裝結構，其包括：一載板，包含有位於相反側的一第一板面與一第二板面、及相連於所述第一板面與所述第二板面的一環側緣；至少一個晶片，安裝於所述載板的所述第一板面上；一封裝體，形成於所述載板的所述第一板面且埋置至少一個所述晶片；一電磁屏蔽層，形成於所述載板的所述環側緣及所述封裝體的外表面，並且所述電磁屏蔽層的底緣切齊於所述載板的所述第二板面；以及一絕緣層，包含有：一噴塗覆蓋部，形成於所述電磁屏蔽層的至少部分外表面；及一毛細滲透部，自所述噴塗覆蓋部的底端通過毛細作用朝所述第二板面延伸所形成，並且所述毛細滲透部覆蓋所述電磁屏蔽層的所述底緣。
綜上所述，本發明實施例所公開的電磁屏蔽封裝結構的製造方法，其在通過依序實施上述多個步驟之後（如：採用性質相異的所述紫外光解膠膜與所述熱解膠膜），即可製成有效避免短路缺陷的所述電磁屏蔽封裝結構。
再者，本發明實施例所公開的電磁屏蔽封裝結構及電子組件，其能夠以所述絕緣層的所述毛細滲透部來覆蓋所述電磁屏蔽層的所述底緣，進而避免所述電磁屏蔽層的所述底緣與其他構件（如：所述導電部）產生短路。
為能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與附圖，但是此等說明與附圖僅用來說明本發明，而非對本發明的保護範圍作任何的限制。
以下是通過特定的具體實施例來說明本發明所公開有關“電磁屏蔽封裝結構與其製造方法、及電子組件”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不悖離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。
應當可以理解的是，雖然本文中可能會使用到“第一”、“第二”、“第三”等術語來描述各種元件或者信號，但這些元件或者信號不應受這些術語的限制。這些術語主要是用以區分一元件與另一元件，或者一信號與另一信號。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
[實施例一]
請參閱圖1至圖7所示，其為本發明的實施例一。本實施例公開一種電磁屏蔽封裝結構100及其製造方法，而為便於理解，以下將先介紹所述電磁屏蔽封裝結構100的製造方法，而後再說明所述電磁屏蔽封裝結構100於本實施例中的具體構造。
所述電磁屏蔽封裝結構100的製造方法於本實施中依序包含有一前置步驟S110、一第一塗佈步驟S120、一第二塗佈步驟S130、及一滲透包覆步驟S140。以下將依序介紹各個步驟S110～S140的具體實施方式，但本發明不以此為限。舉例來說，在本發明未繪示的其他實施例中，上述任一個步驟S110～S140也可依據設計需求而加以調整變化。
所述前置步驟S110：如圖1和圖2所示，提供一晶片級封裝結構10。其中，所述晶片級封裝結構10可以包含有一載板1、安裝於所述載板1的至少一個晶片2與至少一個被動元件3、及形成於所述載板1的一封裝體4。更詳細地說，所述載板1呈平坦狀且包含有位於相反側（且相互平行）的一第一板面11與一第二板面12、及相連於所述第一板面11與所述第二板面12的一環側緣13。
進一步地說，至少一個所述晶片2安裝於所述載板1的所述第一板面11上，並且所述封裝體4形成於所述載板1的所述第一板面11，至少一個所述晶片2與至少一個所述被動元件3埋置於所述封裝體4之內。其中，所述封裝體4是以模製封裝體（molding compound）來說明，據以精準地形成預設的外型，但本發明不以此為限。
再者，至少一個所述晶片2的類型是可以依設計需求而加以調整變化，例如：所述晶片2可以是採用射頻辨識（Radio Frequency IDentification， RFID）晶片、移動支付（mobile payment）晶片、機器對機器（Machine-to –Machine，M2M）晶片、無線感測（wireless sensor）晶片、或是其他類型的通訊晶片。
此外，所述載板1於所述第二板面12配置有多個導電部14，並且多個所述導電部14的至少其中之一電性耦接於至少一個所述晶片2。於本實施例中，所述導電部14是以適於表面貼裝（surface mount technology，SMT）的金屬墊來說明，並且每個所述導電部14的外表面大致共平面於所述第二板面12，但本發明不以此為限。
所述第一塗佈步驟S120：如圖1和圖3所示，將所述晶片級封裝結構10的所述載板1的所述第二板面12黏接於一紫外光解膠膜F1(UV release tape)上，並於所述晶片級封裝結構10的外表面塗佈形成有一電磁屏蔽層5。其中，所述電磁屏蔽層5的底緣51是切齊於所述載板1的所述第二板面12；也就是說，所述載板1的所述第二板面12是無間隙地黏接於所述紫外光解膠膜F1，以使所述電磁屏蔽層5於塗佈成形的過程中無法延伸至所述載板1的所述第二板面12。
需說明的是，所述載板1的多個所述導電部14也黏接於所述紫外光解膠膜F1，並且所述晶片級封裝結構10的所述外表面包含有所述載板1的所述環側緣13及所述封裝體4的頂表面41與多個側表面42，所述封裝體4的多個所述側表面42切齊或共平面於所述載板1的所述環側緣13。於本實施例中，所述電磁屏蔽層5較佳是厚度T5介於3微米（μm）～5微米的一奈米金屬層，並且所述電磁屏蔽層5覆蓋於所述晶片級封裝結構10的整個所述外表面，但本發明不受限於此。
所述第二塗佈步驟S130：如圖1和圖4所示，將所述晶片級封裝結構10自所述紫外光解膠膜F1分離，並將所述載板1的所述第二板面12與所述電磁屏蔽層5的所述底緣51黏接於一熱解膠膜F2（thermal release tape），而後於所述電磁屏蔽層5的外表面塗佈形成有一絕緣層6。
需說明的是，所述電磁屏蔽層5的所述外表面包含有一頂面52、及相連於所述頂面52與所述底緣51之間的一環側面53。於本實施例中，所述絕緣層6的材質可以包含有透明狀的環氧樹脂，並且所述絕緣層6較佳是覆蓋於所述電磁屏蔽層5的整個所述外表面，但本發明不以此為限。
更詳細地說，於所述第二塗佈步驟S130之中，所述絕緣層6的底端是切齊於所述電磁屏蔽層5的所述底緣51；也就是說，所述載板1的所述第二板面12與所述電磁屏蔽層5的所述底緣51於所述第二塗佈步驟S130之中皆是無間隙地黏接於所述熱解膠膜F2，以使所述絕緣層6於塗佈成形的過程中無法延伸至所述電磁屏蔽層5的所述底緣51及所述載板1的所述第二板面12。
所述滲透包覆步驟S140：如圖1、及圖5至圖7所示，於一預設時段內加熱所述熱解膠膜F2，以使所述絕緣層6通過毛細作用（capillarity）沿著所述熱解膠膜F2朝向所述第二板面12滲入而形成覆蓋所述電磁屏蔽層5的所述底緣51的一毛細滲透部62。
進一步地說，所述熱解膠膜F2通過加熱（如：於80°C～100°C的環境下維持1分鐘～5分鐘）來微幅降低其黏性，以使尚未固化的所述絕緣層6能夠通過毛細作用而沿著所述熱解膠膜F2滲入且覆蓋所述電磁屏蔽層5的所述底緣51。其中，所述毛細滲透部62的內邊緣621雖呈不規則狀，但能通過所述預設時段內的加熱來控制所述毛細滲透部62的所述內邊緣621位置，據以使所述內邊緣621位於所述電磁屏蔽層5的所述底緣51的內側、並位於多個所述導電部14的外側。
依上所述，本實施例所公開的所述製造方法，其在通過依序實施上述多個步驟S110～S140之後（如：採用性質相異的所述紫外光解膠膜F1與所述熱解膠膜F2），即可製成有效避免短路缺陷的所述電磁屏蔽封裝結構100。其中，所述電磁屏蔽封裝結構100能夠以所述絕緣層6的所述毛細滲透部62來覆蓋所述電磁屏蔽層5的所述底緣51，進而避免所述電磁屏蔽層5的所述底緣51與其他構件（如：所述導電部14）產生短路。
以下接著簡要地介紹所述電磁屏蔽封裝結構100，其細部構造也可適時參酌以上所載的內容，但所述電磁屏蔽封裝結構100並不限定僅能通過實施本實施例的所述製造方法來製成。舉例來說，在本發明未繪示的其他實施例中，所述電磁屏蔽封裝結構100也可以通過調整上述多個步驟S110～S140或是以其他方式所製成。
如圖1、及圖5至圖7所示，於本實施例中，所述電磁屏蔽封裝結構100包含一載板1、安裝於所述載板1的至少一個晶片2與至少一個被動元件3、形成於所述載板1的一封裝體4、一電磁屏蔽層5、及一絕緣層6。需先說明的是，未包含有電磁屏蔽層的任何封裝結構是不同於本實施例所指的所述電磁屏蔽封裝結構100。
其中，所述載板1例如是平坦狀的電路載板，並且所述載板1包含有位於相反側的一第一板面11與一第二板面12、及相連於所述第一板面11與所述第二板面12的一環側緣13。所述載板1的所述第二板面12配置有多個導電部14，並且每個所述導電部14較佳是共平面於所述第二板面12，但不受限於此。再者，至少一個所述晶片2與至少一個所述被動元件3安裝於所述載板1的所述第一板面11上，進而各自電性耦接於所述載板1的至少一個所述導電部14。
所述封裝體4形成於所述載板1的所述第一板面11，並且至少一個所述晶片2與至少一個所述被動元件3埋置於所述封裝體4之內。其中，所述封裝體4的外表面包含有一頂表面41與多個側表面42，並且所述封裝體4的多個所述側表面42切齊或共平面於所述載板1的所述環側緣13。
再者，所述電磁屏蔽層5形成於所述載板1的所述環側緣13及所述封裝體4的所述外表面。其中，所述電磁屏蔽層5的底緣51切齊（或共平面）於所述載板1的所述第二板面12，並且所述電磁屏蔽層5的外表面包含有一頂面52、及相連於所述頂面52與所述底緣51的一環側面53。
所述絕緣層6包含有一噴塗覆蓋部61及自所述噴塗覆蓋部61延伸的一毛細滲透部62。其中，所述噴塗覆蓋部61形成於所述電磁屏蔽層5的整個所述外表面，而所述毛細滲透部62則是自所述噴塗覆蓋部61的底端通過毛細作用朝所述第二板面12延伸所形成，並且所述毛細滲透部62覆蓋所述電磁屏蔽層5的所述底緣51，據以有效地避免所述電磁屏蔽層5的所述底緣51與其他構件（如：所述導電部14）產生短路。
更詳細地說，所述毛細滲透部62的內邊緣621於本實施例中是呈不規則狀且位於所述電磁屏蔽層5的所述底緣51的內側、並位於多個所述導電部14的外側，並且所述毛細滲透部62的厚度T62較佳是小於所述噴塗覆蓋部61的厚度T61，但本發明不以此為限。
[實施例二]
請參閱圖8所示，其為本發明的實施例二。由於本實施例類似於上述實施例一，所以兩個實施例的相同處不再加以贅述，而本實施例相較於上述實施例一的差異大致說明如下：
於本實施例中，所述絕緣層6的所述噴塗覆蓋部61僅包覆或形成於所述電磁屏蔽層5的所述環側面53，而所述電磁屏蔽層5的所述頂面52裸露於所述絕緣層6之外。也就是說，依據實施例一和實施例二所公開的內容，所述絕緣層6的所述噴塗覆蓋部61可以是形成於所述電磁屏蔽層5的至少部分所述外表面。
[實施例三]
請參閱圖9和圖10所示，其為本發明的實施例三。由於本實施例類似於上述實施例一，所以兩個實施例的相同處不再加以贅述，而本實施例相較於上述實施例一的差異大致說明如下：
本實施例公開一種電子組件1000，其包含有一電磁屏蔽封裝結構100、一電路板200、及連接所述電磁屏蔽封裝結構100與所述電路板200的多個焊接體300。其中，本實施例的所述電磁屏蔽封裝結構100如同上述實施例一（或實施例二）所載，在此不加以贅述。
所述電路板200形成有多個連接墊201，所述電磁屏蔽封裝結構100的多個所述導電部14分別位於多個所述連接墊201上，並且所述毛細滲透部62位於多個所述連接墊201上。再者，每個所述導電部14與相對應的所述連接墊201以一個所述焊接體300相連接，而所述電磁屏蔽層5通過所述毛細滲透部62而與任一個所述焊接體300隔開，據以有效地避免所述電磁屏蔽層5的所述底緣51與任一個所述導電部14產生短路。
進一步地說，每個所述導電部14的尺寸是小於相對應所述連接墊201的尺寸；例如：每個所述導電部14朝向所述電路板200正投影所形成的一投影區域，其位於相對應所述連接墊201的輪廓之內。據此，所述電路板200的多個所述連接墊201無需因應所述導電部14的尺寸而調整，進而具有更高的使用彈性（如：適用於更多種類的封裝結構）。
此外，多個所述焊接體300於本實施例中具有大致相同的構造，為便於理解，以下僅說明其中一個所述焊接體300的構造及其連接關係。如圖10所示，所述焊接體300包含有一連接部301、自所述連接部301延伸而形成的一延伸部302、及自所述延伸部302延伸而形成的一攀爬部303。所述連接部301連接於相對應所述導電部14與所述連接墊201之間，所述延伸部302連接於相對應所述連接墊201與所述毛細滲透部62之間，並且所述攀爬部303連接於相對應所述連接墊201及部分所述噴塗覆蓋部61。
[本發明實施例的技術效果]
綜上所述，本發明實施例所公開的電磁屏蔽封裝結構的製造方法，其在通過依序實施上述多個步驟之後（如：採用性質相異的所述紫外光解膠膜與所述熱解膠膜），即可製成有效避免短路缺陷的所述電磁屏蔽封裝結構。
再者，本發明實施例所公開的電磁屏蔽封裝結構及電子組件，其能夠以所述絕緣層的所述毛細滲透部來覆蓋所述電磁屏蔽層的所述底緣，進而避免所述電磁屏蔽層的所述底緣與其他構件（如：所述導電部）產生短路。
此外，本發明實施例所公開的電子組件，其通過採用具有毛細滲透部的所述電磁屏蔽封裝結構，以使所述電路板的多個所述連接墊無需因應所述導電部的尺寸而調整，進而具有更高的使用彈性。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的專利範圍內。
1000：電子組件 100：電磁屏蔽封裝結構 10：晶片級封裝結構 1：載板 11：第一板面 12：第二板面 13：環側緣 14：導電部 2：晶片 3：被動元件 4：封裝體 41：頂表面 42：側表面 5：電磁屏蔽層 51：底緣 52：頂面 53：環側面 6：絕緣層 61：噴塗覆蓋部 62：毛細滲透部 621：內邊緣 F1：紫外光解膠膜 F2：熱解膠膜 T5、T61、T62：厚度 S110：前置步驟 S120：第一塗佈步驟 S130：第二塗佈步驟 S140：滲透包覆步驟 200：電路板 201：連接墊 300：焊接體 301：連接部 302：延伸部 303：攀爬部
圖1為本發明實施例一的電磁屏蔽封裝結構的製造方法的步驟流程圖。
圖2為圖1中的前置步驟的示意圖。
圖3為圖1中的第一塗佈步驟的示意圖。
圖4為圖1中的第二塗佈步驟的示意圖。
圖5為圖1中的滲透包覆步驟的示意圖。
圖6為圖5中的區域VI的放大示意圖。
圖7為本發明實施例一的電磁屏蔽封裝結構的仰視示意圖。
圖8為本發明實施例二的電磁屏蔽封裝結構的剖視示意圖。
圖9為本發明實施例三的電磁屏蔽封裝結構的剖視示意圖。
圖10為圖9中的區域X的放大示意圖。
100：電磁屏蔽封裝結構 1：載板 11：第一板面 12：第二板面 13：環側緣 14：導電部 2：晶片 3：被動元件 4：封裝體 41：頂表面 42：側表面 5：電磁屏蔽層 51：底緣 52：頂面 53：環側面 6：絕緣層 61：噴塗覆蓋部 62：毛細滲透部 F2：熱解膠膜 T5：厚度 S140：滲透包覆步驟

Claims (9)

  1. 一種電磁屏蔽封裝結構的製造方法，其包括：一前置步驟：提供一晶片級封裝結構，其包含：一載板，包含有位於相反側的一第一板面與一第二板面、及相連於所述第一板面與所述第二板面的一環側緣，並且所述第二板面配置有多個導電部；至少一個晶片，安裝於所述載板的所述第一板面上；及一封裝體，形成於所述載板的所述第一板面且埋置至少一個所述晶片；一第一塗佈步驟：將所述晶片級封裝結構的所述載板的所述第二板面黏接於一紫外光解膠膜(UV release tape)上，並於所述晶片級封裝結構的外表面塗佈形成有一電磁屏蔽層；其中，所述電磁屏蔽層的底緣切齊於所述載板的所述第二板面；一第二塗佈步驟：將所述晶片級封裝結構自所述紫外光解膠膜分離，並將所述載板的所述第二板面與所述電磁屏蔽層的所述底緣黏接於一熱解膠膜(thermal release tape)，而後於所述電磁屏蔽層的外表面塗佈形成有一絕緣層；其中，所述絕緣層的底端切齊於所述電磁屏蔽層的所述底緣；以及一滲透包覆步驟：於一預設時段內加熱所述熱解膠膜，以使所述絕緣層通過毛細作用(capillarity)沿著所述熱解膠膜朝向所述第二板面滲入而形成覆蓋所述電磁屏蔽層的所述底緣的一毛細滲透部。
  2. 如請求項1所述的電磁屏蔽封裝結構的製造方法，其中，於所述滲透包覆步驟之中，所述毛細滲透部的內邊緣呈不規則 狀且位於所述電磁屏蔽層的所述底緣的內側、並位於多個所述導電部的外側。
  3. 如請求項1所述的電磁屏蔽封裝結構的製造方法，其中，於所述第一塗佈步驟之中，所述電磁屏蔽層進一步限定為厚度介於3微米(μm)~5微米的一奈米金屬層。
  4. 如請求項1所述的電磁屏蔽封裝結構的製造方法，其中，於所述第二塗佈步驟之中，所述絕緣層的材質包含有環氧樹脂。
  5. 一種電子組件，其包括：一電磁屏蔽封裝結構，包含：一載板，包含有位於相反側的一第一板面與一第二板面、及相連於所述第一板面與所述第二板面的一環側緣；其中，所述第二板面配置有多個導電部；至少一個晶片，安裝於所述載板的所述第一板面上，並且至少一個所述晶片電性耦接於至少一個所述導電部；一封裝體，形成於所述載板的所述第一板面且埋置至少一個所述晶片；一電磁屏蔽層，形成於所述載板的所述環側緣及所述封裝體的外表面，並且所述電磁屏蔽層的底緣切齊於所述載板的所述第二板面；及一絕緣層，包含有：一噴塗覆蓋部，形成於所述電磁屏蔽層的至少部分外表面；及一毛細滲透部，自所述噴塗覆蓋部的底端通過毛細作用 朝所述第二板面延伸所形成，並且所述毛細滲透部覆蓋所述電磁屏蔽層的所述底緣；一電路板，形成有多個連接墊；其中，所述電磁屏蔽封裝結構的多個所述導電部分別位於多個所述連接墊上，並且所述毛細滲透部位於多個所述連接墊上；以及多個焊接體，連接所述電磁屏蔽封裝結構與所述電路板，並且每個所述導電部與相對應的所述連接墊以一個所述焊接體相連接；其中，所述電磁屏蔽層通過所述毛細滲透部而與任一個所述焊接體隔開。
  6. 如請求項5所述的電子組件，其中，每個所述焊接體包含有：一連接部，連接於相對應所述導電部與所述連接墊之間；一延伸部，自所述連接部延伸而形成，並且所述延伸部連接於相對應所述連接墊與所述毛細滲透部之間；及一攀爬部，自所述延伸部延伸而形成，並且所述攀爬部連接於相對應所述連接墊及部分所述噴塗覆蓋部。
  7. 如請求項5所述的電子組件，其中，所述電磁屏蔽層的所述外表面包含有一頂面及相連於所述頂面與所述底緣的一環側面，並且所述噴塗覆蓋部形成於所述電磁屏蔽層的所述環側面。
  8. 如請求項5所述的電子組件，其中，所述噴塗覆蓋部形成於所述電磁屏蔽層的整個所述外表面。
  9. 一種電磁屏蔽封裝結構，其包括：一載板，包含有位於相反側的一第一板面與一第二板面、及 相連於所述第一板面與所述第二板面的一環側緣；至少一個晶片，安裝於所述載板的所述第一板面上；一封裝體，形成於所述載板的所述第一板面且埋置至少一個所述晶片；一電磁屏蔽層，形成於所述載板的所述環側緣及所述封裝體的外表面，並且所述電磁屏蔽層的底緣切齊於所述載板的所述第二板面；以及一絕緣層，包含有：一噴塗覆蓋部，形成於所述電磁屏蔽層的至少部分外表面；及一毛細滲透部，自所述噴塗覆蓋部的底端通過毛細作用朝所述第二板面延伸所形成，並且所述毛細滲透部覆蓋所述電磁屏蔽層的所述底緣；其中，所述載板的所述第二板面配置有多個導電部，並且至少一個所述晶片電性耦接於至少一個所述導電部；其中，所述毛細滲透部的內邊緣呈不規則狀且位於所述電磁屏蔽層的所述底緣的內側、並位於多個所述導電部的外側。
TW111136877A 2022-09-29 2022-09-29 電磁屏蔽封裝結構與其製造方法、及電子組件 TWI840976B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111136877A TWI840976B (zh) 2022-09-29 2022-09-29 電磁屏蔽封裝結構與其製造方法、及電子組件
US17/988,844 US12374629B2 (en) 2022-09-29 2022-11-17 Electromagnetic interference shielding package structure, manufacturing method thereof, and electronic assembly
EP22210173.5A EP4345896A1 (en) 2022-09-29 2022-11-29 Electromagnetic interference shielding package structure, manufacturing method thereof, and electronic assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111136877A TWI840976B (zh) 2022-09-29 2022-09-29 電磁屏蔽封裝結構與其製造方法、及電子組件

Publications (2)

Publication Number Publication Date
TW202414776A TW202414776A (zh) 2024-04-01
TWI840976B true TWI840976B (zh) 2024-05-01

Family

ID=84366927

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111136877A TWI840976B (zh) 2022-09-29 2022-09-29 電磁屏蔽封裝結構與其製造方法、及電子組件

Country Status (3)

Country Link
US (1) US12374629B2 (zh)
EP (1) EP4345896A1 (zh)
TW (1) TWI840976B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW387117B (en) * 1998-07-02 2000-04-11 Ind Tech Res Inst Semiconductor package with increased heat sinking
TW528202U (en) * 2002-02-26 2003-04-11 Advanced Semiconductor Eng Flip chip package with multi-chip module
TW200807174A (en) * 2006-06-06 2008-02-01 Asml Netherlands Bv Lithographic apparatus and device manufacturing method
TW201407745A (zh) * 2012-08-01 2014-02-16 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
TW202008556A (zh) * 2018-07-27 2020-02-16 美商高通公司 包含增強電磁屏蔽之積體電路封裝
US20200258971A1 (en) * 2019-02-08 2020-08-13 Samsung Display Co., Ltd. Display device
TW202044430A (zh) * 2019-04-12 2020-12-01 日商萊新科技股份有限公司 電子電路裝置及電子電路裝置的製造方法
TWM636572U (zh) * 2022-09-29 2023-01-11 海華科技股份有限公司 電磁屏蔽封裝結構及電子組件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1810068A (zh) * 2003-06-19 2006-07-26 波零公司 印刷电路板的emi吸收屏蔽
JP4816647B2 (ja) * 2005-11-28 2011-11-16 株式会社村田製作所 回路モジュールの製造方法および回路モジュール
KR102055361B1 (ko) * 2013-06-05 2019-12-12 삼성전자주식회사 반도체 패키지
KR102161173B1 (ko) * 2013-08-29 2020-09-29 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US9663357B2 (en) * 2015-07-15 2017-05-30 Texas Instruments Incorporated Open cavity package using chip-embedding technology
JP6407186B2 (ja) * 2016-03-23 2018-10-17 Tdk株式会社 電子回路パッケージ
US10242954B2 (en) * 2016-12-01 2019-03-26 Tdk Corporation Electronic circuit package having high composite shielding effect
JP6621708B2 (ja) * 2016-05-26 2019-12-18 新光電気工業株式会社 半導体装置、半導体装置の製造方法
KR101896435B1 (ko) * 2016-11-09 2018-09-07 엔트리움 주식회사 전자파차폐용 전자부품 패키지 및 그의 제조방법
JP6579289B2 (ja) * 2017-03-06 2019-09-25 株式会社村田製作所 シールド付きモジュールのプリント配線板への実装構造及び実装方法、並びにシールド付きモジュール
US10438901B1 (en) * 2018-08-21 2019-10-08 Qualcomm Incorporated Integrated circuit package comprising an enhanced electromagnetic shield
CN112740844B (zh) * 2018-10-05 2023-10-24 株式会社村田制作所 模块

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW387117B (en) * 1998-07-02 2000-04-11 Ind Tech Res Inst Semiconductor package with increased heat sinking
TW528202U (en) * 2002-02-26 2003-04-11 Advanced Semiconductor Eng Flip chip package with multi-chip module
TW200807174A (en) * 2006-06-06 2008-02-01 Asml Netherlands Bv Lithographic apparatus and device manufacturing method
TW201407745A (zh) * 2012-08-01 2014-02-16 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
TW202008556A (zh) * 2018-07-27 2020-02-16 美商高通公司 包含增強電磁屏蔽之積體電路封裝
US20200258971A1 (en) * 2019-02-08 2020-08-13 Samsung Display Co., Ltd. Display device
TW202044430A (zh) * 2019-04-12 2020-12-01 日商萊新科技股份有限公司 電子電路裝置及電子電路裝置的製造方法
TWM636572U (zh) * 2022-09-29 2023-01-11 海華科技股份有限公司 電磁屏蔽封裝結構及電子組件

Also Published As

Publication number Publication date
TW202414776A (zh) 2024-04-01
EP4345896A1 (en) 2024-04-03
US20240113036A1 (en) 2024-04-04
US12374629B2 (en) 2025-07-29

Similar Documents

Publication Publication Date Title
US8251601B2 (en) Camera module and method for fabricating the same
US8021932B2 (en) Semiconductor device, and manufacturing method therefor
US8420437B1 (en) Method for forming an EMI shielding layer on all surfaces of a semiconductor package
CN101467500A (zh) 中继基板以及电路安装结构体
CN107305883A (zh) 电子封装件及其制法
US20080293189A1 (en) Method of manufacturing chip integrated substrate
CN104517944A (zh) 封装结构及其制造方法
TWI770405B (zh) 封裝元件及其製備方法
JP4725817B2 (ja) 複合基板の製造方法
US20220238482A1 (en) Embedded copper structure for microelectronics package
CN103281858A (zh) 印刷电路板及其制造方法、倒装芯片封装件及其制造方法
US11114404B2 (en) Electronic device including electrical connections on an encapsulation block
TWI840976B (zh) 電磁屏蔽封裝結構與其製造方法、及電子組件
TWM636572U (zh) 電磁屏蔽封裝結構及電子組件
TW201620100A (zh) 封裝基板、半導體封裝件及其製法
CN218525544U (zh) 电磁屏蔽封装结构及电子组件
KR100221562B1 (ko) 볼 그리드 어레이 반도체 패키지의 구조 및 그 제조 방법
JPH06140466A (ja) 半導体装置
JP5461860B2 (ja) 電子回路ユニットの製造方法
CN117912967A (zh) 电磁屏蔽封装结构与其制造方法及电子组件
CN101232011A (zh) 堆栈式芯片封装结构及其制作方法
KR100779345B1 (ko) 반도체패키지
JP2014503115A (ja) 表面実装機により真空保持されるようにするための電気モジュール
KR101699213B1 (ko) 저 프로파일 전자 패키지 및 그 제조 방법
TWI512916B (zh) 半導體之絕緣封裝裝置及其製造方法