[go: up one dir, main page]

TWI730375B - 線路載板及其製造方法 - Google Patents

線路載板及其製造方法 Download PDF

Info

Publication number
TWI730375B
TWI730375B TW108128625A TW108128625A TWI730375B TW I730375 B TWI730375 B TW I730375B TW 108128625 A TW108128625 A TW 108128625A TW 108128625 A TW108128625 A TW 108128625A TW I730375 B TWI730375 B TW I730375B
Authority
TW
Taiwan
Prior art keywords
fixing member
heat sink
metal heat
circuit
layer
Prior art date
Application number
TW108128625A
Other languages
English (en)
Other versions
TW202107956A (zh
Inventor
王梓瑄
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW108128625A priority Critical patent/TWI730375B/zh
Priority to US16/595,491 priority patent/US10998258B2/en
Publication of TW202107956A publication Critical patent/TW202107956A/zh
Application granted granted Critical
Publication of TWI730375B publication Critical patent/TWI730375B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一種線路載板，包含：基板、線路層結構、金屬散熱塊、第一固定件、以及第二固定件。線路層結構設置在基板之上，線路層結構包含複數個介電層和在介電層中的線路。金屬散熱塊置於線路層結構中。第一固定件設置在金屬散熱塊的上表面的第一側。第二固定件設置在金屬散熱塊的上表面的第二側，其中第一側的方向垂直於第二側的方向。在此亦提供一種製造線路載板的方法。

Description

線路載板及其製造方法
本發明是有關於一種線路載板結構，且特別是有關於一種具有定位功能的線路載板結構。
一般而言，晶片與線路載板之間的接合，晶片大多配置於線路載板的上表面上，由於該線路載板無任何固定晶片的定位結構，導致置放晶片時，容易產生偏移的情形，如此極易在後續的封裝製程的精確度上造成重大影響。
晶片的偏移會導致後續製程形成的導孔或線路層無法精確的加工。因此，降低晶片在線路載板的偏移為目前極欲解決的課題。
本揭示內容的一態樣供了一種線路載板，包含：基板、線路層結構、金屬散熱塊、第一固定件、以及第二固定件。線路層結構設置在基板之上，線路層結構包含複數個介電層和在介電層中的線路。金屬散熱塊置於線路層結構中。第一固定件，設置在金屬散熱塊的上表面的第一側。 第二固定件，設置在金屬散熱塊的上表面的第二側，其中第一側的方向垂直於第二側的方向。
在一些實施方式的線路載板中，第一固定件和第二固定件配置為定位一電子元件，其設置在金屬散熱塊之上。
在一些實施方式的線路載板中，第一固定件與第二固定件相連。
在一些實施方式的線路載板中，第一固定件與第二固定件互相分隔。
在一些實施方式的線路載板中，更包含：第三固定件和第四固定件。並且，第一固定件、第二固定件、第三固定件、和第四固定件各自位在金屬散熱塊的上表面的其中一側。
在一些實施方式的線路載板中，其中金屬散熱塊接觸線路中的部分線路。
在一些實施方式的線路載板中，其中第一固定件和第二固定件的材料與金屬散熱塊的材料相同。
本揭示內容的另一態樣提供了一種製造線路載板的方法，包含：在基板上形成前驅線路層結構，前驅線路層結構包含第一介電層和圖案化線路層；設置金屬散熱塊於前驅線路層結構之上；形成第二介電層於前驅線路層結構之上，且第二介電層圍繞金屬散熱塊；以及在金屬散熱塊的上表面形成第一固定件和第二固定件，其中第一固定件位在上表面的第一側，第二固定件位在上表面的第二側，第一側的 方向與第二側的方向垂直。
在一些實施方式中，設置金屬散熱塊於前驅線路層結構之上包含：將金屬沉積在前驅線路層結構之上以形成金屬散熱塊；或將金屬塊與前驅線路層結構接合。
在一些實施方式中，在金屬散熱塊的上表面上形成第一固定件和第二固定件的步驟中包含：經由微影製程定義第一固定件和第二固定件的位置；以及經由沉積製程在這些位置設置第一固定件和第二固定件。
10A、10B、10C、10D、10E、10F‧‧‧線路載板
12‧‧‧線路層結構
14‧‧‧金屬散熱塊
15‧‧‧上表面
16‧‧‧電子元件置放區
18A‧‧‧第一側
18B‧‧‧第二側
18C‧‧‧第三側
18D‧‧‧第四側
21‧‧‧定位結構
22‧‧‧第一固定件
24‧‧‧第二固定件
26‧‧‧第三固定件
28‧‧‧第四固定件
29‧‧‧框架結構
30A‧‧‧線路載板
30B‧‧‧線路載板
32‧‧‧晶片
40‧‧‧框架結構
42‧‧‧第一固定件
44‧‧‧第二固定件
46‧‧‧第三固定件
48‧‧‧第四固定件
50‧‧‧基板
60‧‧‧線路層結構
62A‧‧‧介電層
62B‧‧‧介電層
64A‧‧‧線路
64B‧‧‧線路
66‧‧‧導孔
68‧‧‧防焊層
70A‧‧‧固定件
70B‧‧‧固定件
100‧‧‧基板
102‧‧‧金屬層
200‧‧‧線路層結構
210‧‧‧前驅線路層結構
212‧‧‧第一介電層
214‧‧‧第二介電層
214T‧‧‧頂表面
216‧‧‧緩衝層
220‧‧‧第一圖案化線路層
230‧‧‧第二圖案化線路層
232‧‧‧第一線路部分
240‧‧‧第三圖案化線路層
242‧‧‧電性連接墊
244‧‧‧表面處理層
250‧‧‧第一導孔
252‧‧‧第一導孔開口
260‧‧‧第二導孔
262‧‧‧第二導孔開口
270‧‧‧光阻層
280‧‧‧光阻層
300‧‧‧金屬散熱塊
304‧‧‧上表面
306‧‧‧邊緣部分
310‧‧‧凹槽
320‧‧‧固定件
330‧‧‧黏著膠
340‧‧‧凹口
400‧‧‧晶片
402‧‧‧側面
402P‧‧‧側面的第一部分
410‧‧‧焊墊
412‧‧‧導線
500‧‧‧防焊層
510‧‧‧開口
512‧‧‧開口
520‧‧‧光阻層
600‧‧‧封膠層
由以下的詳細描述，並與所附圖式一起閱讀，會最佳地理解本揭示內容的各方面。值得注意的是，根據產業界的標準慣例，各個特徵並未按比例繪製。事實上，為了討論上的清楚起見，各個特徵的尺寸可能任意地增加或減小。
第1A圖至第1E圖為根據一些實施方式的線路載板的上視示意圖。
第1F圖為根據一些實施方式的線路載板的截面示意圖。
第2A圖為根據一些實施方式的線路載板的上視示意圖。
第2B圖為根據一些實施方式的線路載板的截面示意圖。
第3圖至第22圖，為根據一些實施方式，在形成線路載板的示例性方法期間的不同中間結構的截面示意圖。
之後的揭示內容提供了許多不同的實施方式或實施例，以實現所提供標的的不同特徵。以下描述組件和配置的具體實施例，以簡化本揭示內容。這些當然僅是實施例，並不意圖限定。例如，在隨後的描述中，形成第一特徵在第二特徵上方或之上，可能包括第一和第二特徵以直接接觸形成的實施方式，且也可能包括附加的特徵形成於第一和第二特徵之間，因此第一和第二特徵可能不是直接接觸的實施方式。此外，本揭示內容可能在各個實施例中重複標示數字和/或字母。這樣的重複，是為了是簡化和清楚起見，並不是意指所討論的各個實施方式之間和/或配置之間的關係。
此外，為了便於描述一個元件或特徵與另一個元件或特徵之間，如圖式中所繪示的關係，在此可能使用空間上的相對用語，諸如「之下」、「低於」、「較低」、「高於」、和「較高」等。空間上的相對用語旨在除了圖式中所繪的方向之外也涵蓋裝置在使用中或操作中的不同方向。設備可能有其他方向(旋轉90度或其他方向)，並且此處所使用的空間上的相對用語也可能相應地解釋。
雖然下文中利用一系列的操作或步驟來說明在此揭露之方法，但是這些操作或步驟所示的順序不應被解釋為本揭示內容的限制。例如，某些操作或步驟可以按不同順序進行及/或與其它步驟同時進行。此外，並非必須執行所有繪示的操作、步驟及/或特徵才能實現本揭示內容的實施方式。此外，在此所述的每一個操作或步驟可以包含數個子 步驟或動作。
請參看第1A圖，為一線路載板10A的示意性上視圖。在線路載板10A中，線路層結構12圍繞一金屬散熱塊14。金屬散熱塊14的上表面15具有電子元件置放區16，用以置放電子元件(例如：晶片)。在金屬散熱塊14的上表面15的其中兩側分別具有第一固定件22和第二固定件24。第一固定件22位在金屬散熱塊14的上表面15的第一側18A。第二固定件24位在金屬散熱塊14的上表面的第二側18B。第一側18A的方向垂直於第二側18B的方向。
第一固定件22配置為用以定位欲置放的電子元件在第一方向(亦即，y方向)上的位置，第二固定件24配置為用以定位此電子元件在第二方向(亦即，x方向)的位置。
在第1A圖線路載板中，第一固定件22和第二固定件24為互相分隔的。在其他的替代性實施方式中，第一固定件和第二固定件可以是相連的，或是可在金屬散熱塊14的上表面的不同側也設置固定件。
請參看第1B圖，示出了線路載板10B的示意性上視圖。在線路載板10B中，第一固定件22和第二固定件24為相連的，因此，第一固定件22和第二固定件24形成為一定位結構21，其具有直角，且位於電子元件置放區16的角部處。因此，欲置放的電子元件的其中一個角部會在第一方向上和第二方向上抵靠定位結構21。
請參看第1C圖，示出了另一替換性實施方式的 線路載板10C的示意性上視圖。在線路載板10C中，在金屬散熱塊14的上表面15的另外兩側更分別地設置第三固定件26和第四固定件28；其中第三固定件26位在金屬散熱塊14的上表面15的第三側18C；第四固定件28位在金屬散熱塊14的上表面15的第四側18D。因此，電子元件置放區16的外側的每一個側邊皆設置固定件。因此，電子元件置放於電子元件置放區16後，可經由第一、第二、第三、和第四固定件22、24、26、和28而使得電子元件不會偏移電子元件置放區16。
請參看第1D圖，示出了又另一替換性實施方式的線路載板10D的示意性上視圖。在線路載板10D中，在金屬散熱塊14的上表面15的四個角部處具有定位結構21。換言之，電子元件置放區16的外側的角部置皆設置固定件(亦即，定位結構)。因此，電子元件置放於電子元件置放區16後，電子元件的四個角部會分別地抵靠四個定位結構21。因此，電子元件可經由在四個角部處抵靠定位結構21而不會偏移電子元件置放區16。
請參看第1E圖，示出了又另一替換性實施方式的線路載板10E的示意性上視圖。在線路載板10E中，在金屬散熱塊14的上表面15的第一固定件22、第二固定件24、第三固定件26、和第四固定件28為相連的；換言之，這四個固定件形成了框架結構29，且框架結構29位在電子元件置放區16外側的周圍。因此，電子元件置放後可經由框架結構29而不會偏移電子元件置放區16。
請參看第1F圖，示出了線路載板10F的截面視圖。線路載板10F包含：基板50、線路層結構60、金屬散熱塊14、以及固定件70A和70B。線路層結構60設置在基板50之上，線路層結構包含複數個介電層62A、62B、和在介電層62A、62B中的線路64A、64B。金屬散熱塊14嵌置在線路層結構60中。固定件70A和70B設置在金屬散熱塊14的上表面15的兩側上。應注意的是，第1F圖為截面圖，因此，在金屬散熱塊14的上表面15的其他側上的固定件未顯示於此圖式中。此外，在其他的實施方式中，可能只有在截面圖中的金屬散熱塊的上表面的其中一側顯示固定件。
請繼續參看第1F圖，線路層結構60中亦包含導孔66，電性連接線路64A、64B。並且，防焊層68設置在線路層結構60之上，以保護線路層結構60。
本揭示內容提供的線路載板可應用在例如，具有以打線接合的電子元件(例如：晶片)的線路載板，但不以此為限。在線路載板中的固定件具有定位的功能，有利於在置件時或是在載板中的黏著膠固化前減少電子元件的偏移。
第2A圖為一示例性的線路載板30A的示意性上視圖。在線路載板30A中，晶片32置放於金屬散熱塊14的上表面的晶片置放區(圖未示)，在晶片32的周圍具有框架結構40，換言之，框架結構40的四個部分，亦即第一、第二、第三、第四固定件42、44、46、和48定義了晶片置放區的位置，並使得晶片32不會偏移出晶片置放區。第2B圖為線路載板30B的示意性截面圖。線路載板30B包含基板 100、線路層結構200、金屬散熱塊300、固定件320、晶片400、防焊層500、以及封膠層600。
應注意的是，第2B圖所示的截面圖視出在金屬散熱塊300的上表面的兩側上具有固定件320。在其他的實施方式中，可能其截面圖中，在金屬散熱塊300的上表面只有其中一側上具有固定件320。
線路載板30B的底部為基板100。線路層結構200在基板100上方，包含第一介電層212和第二介電層214，以及圖案化線路層，例如在第一介電層212內的第一圖案化線路層220和在第二介電層214中的第二圖案化線路層230。在一些實施方式中，第三圖案化線路層240設置於第二介電層214之上。線路層結構200更包含複數個第一導孔250，第一導孔250電性連接第一圖案化線路層220和第二圖案化線路層230。線路層結構200亦包含複數個第二導孔260，第二導孔260電性連接第二圖案化線路層230和第三圖案化線路層240。線路層結構200可經由執行線路增層製程而形成介電層、圖案化線路層、和導孔，本揭示內容並不限制線路增層製程的次數和線路層結構的層數，可依需求調整。
金屬散熱塊300嵌置於線路層結構200上。金屬散熱塊300的下部接觸第二圖案化線路層230中的第一線路部分232。
固定件320設置在金屬散熱塊300的上表面304上，亦即，類似於突緣或框架結構形成在金屬散熱塊300 的上表面304上。固定件320的材料可能與金屬散熱塊300的材料相同；換言之，固定件320和金屬散熱塊300可形成為一整體的結構。
晶片400設置於金屬散熱塊300的上表面304之上，且夾置在兩側的固定件320之間，晶片400的底表面接觸金屬散熱塊的上表面304，並且晶片400的側面402的至少一部分(例如，側面的第一部分402P)接觸固定件320。接觸可為直接接觸或間接接觸，例如，可選地，黏著膠330(例如散熱膏)塗覆於金屬散熱塊300上表面304上。
防焊層500設置於線路層結構200之上且圍繞晶片400，以保護在下方的線路層結構200。防焊層500具有開口，開口暴露第三圖案化線路層240中的電性連接墊242和晶片400。電性連接墊242的上表面為表面處理層244。晶片400的上方具有焊墊410，導線412一端接合晶片上的焊墊410，另一端接合第三圖案化線路層240的電性連接墊242。
封膠層600覆蓋晶片400和防焊層500，並填充晶片400和防焊層500之間的空隙。封膠層600可保護下方的晶片400、導線412和線路層結構200，避免受到外界的影響。
在本揭示內容提供的一些實施方式的線路載板中，金屬散熱塊的上表面設置有固定件，降低電子元件的偏移。此外，由於固定件的材料為與金屬散熱塊相同的材料，例如，銅、鋁、或其他合適的金屬。因此增加了電子元件的 側面與導熱材料的接觸面積，所以亦可增加對電子元件的散熱效果。
第3圖至第22圖為根據一些實施方式，繪示在形成線路載板的示例性方法中的不同中間結構的示意圖。
如第3圖所示，首先提供覆金屬層的基板。第3圖繪示基板100和基板100之上的金屬層102。在一些實施例中，可提供例如覆銅的基板，例如樹脂壓合銅箔(RCC)。在一些實施方式中，基板100可例如為玻璃或性質類似玻璃的其他材料所製成。在另一實施方式中，基板100可例如為環氧樹脂(Epoxy)、聚醯亞胺(polyimide，PI)、聚苯二甲酸乙二酯(polyethylene terephthalate，PET)和/或雙順丁烯二酸醯亞胺/三氮阱(Bismaleimide triazine，簡稱BT)等的有機聚合材料所製成。金屬層102可包含銅、鋁或其他合適的導電材料。
接著，在基板之上形成線路層並進行圖案化。例如，以金屬層102做為晶種層，利用例如是無電鍍、電鍍、或電鍍方法形成線路層(圖未示)；接著在線路層上形成光阻層(圖未示)，而光阻層再經由微影製程而圖案化露出部分的線路層；之後以光阻層為罩幕進行蝕刻而圖案化線路層；然後再進行光阻層的移除製程。如第4圖所示，第一圖案化線路層220形成在基板100之上。
接著，如第5圖所示，形成第一介電層212。第一介電層212的材料可包含預浸材(Pregpreg)、味之素構成膜(Ajinomoto Build-up Film，ABF)、光敏介電材料 (photoimageable dielectric，PID)、或樹脂等。舉例來說，樹脂可為酚醛樹脂、環氧樹脂、聚醯亞胺樹脂或聚四氟乙烯。形成第一介電層212的方法例如可為層壓(Lamination)、塗佈、或其他合適的製程。
接著，如第6圖所示，在第一介電層212形成複數個第一導孔開口252。第一導孔開口252露出部分的第一圖案化線路層220。在一些實施方式中，形成第一導孔開口252可包含使用例如電射鑽孔技術或是曝光顯影技術。
接著，如第7圖所示，形成第一導孔250和形成第二圖案化線路層230。第一導孔250和第二圖案化線路層230可能包含例如銅、鋁或其他合適的導電材料。填充第一導孔開口252可以與形成第二圖案化線路層230分開執行或同時執行。例如，沉積導電材料於第一介電層212之上並且填充第一導孔開口252，形成第一導孔250和一線路層，接著在線路層上形成例如是乾膜的光阻層(圖未示)，而光阻層再經由微影製程而圖案化露出部分的線路層，以光阻層為罩幕進行蝕刻而圖案化線路層。之後，再進行光阻層的移除製程而形成第二圖案化線路層230。在另一些實施方式中，首先在第一介電層212上形成例如是乾膜的光阻層(圖未示)，而光阻層再經由微影製程而圖案化露出部分的第一介電層212和第一導孔開口252。之後，再進行例如電鍍的沉積製程與光阻層的移除製程而形成第一導孔250和第二圖案化線路層230。
在此示例性形成線路載板的方法中，第7圖繪示 了在基板100之上的前驅線路層結構210。前驅線路層結構210包含：第一介電層212、第一圖案化線路層220、第二圖案化線路層230、和複數個第一導孔250。其中，第一圖案化線路層220在第一介電層212之內。第二圖案化線路層230在第一介電層212之上。第一導孔250電性連接第一圖案化線路層220和第二圖案化線路層230。本揭示內容不限於介電層和圖案化線路層的層數，可依實際需要調整。
之後，在此前驅線路層結構210之上設置一金屬塊，例如：金屬散熱塊。金屬塊可以是具有良好熱傳導率的金屬，例如銅、鋁、或是其他合適的金屬。設置金屬塊的方式可例如在前驅線路層結構210上沉積形成金屬塊，或是將一金屬塊接合在前驅線路層結構210上。請參看以下更為詳細的描述。
在一些實施方式中，金屬塊可設置為與一部分的線路接觸。在其他的實施方式中，金屬塊也可設置為不接觸線路。
在一些實施方式中，如第8A圖及第9圖所示，在前驅線線層結構上沉積形成金屬散熱塊。首先在第一介電層212上形成光阻層270，而光阻層270再經由微影製程而圖案化露出部分的第一介電層212和第二圖案化線路層230的第一線路部分232。之後，再進行沉積製程(例如：無電鍍、電鍍、或濺鍍等)形成金屬散熱塊300。然後，進行光阻層的移除製程。之後如第9圖所示，金屬散熱塊300在第一介電層212和第一線路部分232之上。
在另一些實施方式中，可以預先形成金屬散熱塊300，然後再將金屬散熱塊300設置在前驅線路層結構210之上。如第8B圖所示，金屬散熱塊300的下部對應於前驅線路層結構的上表面的形狀，例如金屬散熱塊300的下部具有凹口340，凹口340與第二圖案化線路層230的第一線路部分232對應，之後可利用接合製程，例如超音波焊接製程或其他合適的製程，將金屬散熱塊300與第一介電層212和/或第一線路部分232接合。之後如第9圖所示，金屬散熱塊300在第一介電層212和第一線路部分232之上。
接著，如第10A圖所示，形成第二介電層214。形成第二介電層214可例如使用層壓法或其他合適的製程。首先在第一介電層212之上設置第二介電層214，第二介電層214的材料可包含預浸材(Pregpreg)、味之素構成膜(Ajinomoto Build-up Film，ABF)、光敏介電材料(photoimageable dielectric，PID)、或樹脂等。舉例來說，樹脂可為酚醛樹脂、環氧樹脂、聚醯亞胺樹脂或聚四氟乙烯。之後在第二介電層214之上設置一壓合的緩衝層216和執行壓合處理，壓合使第二介電層214的高度降低，例如第二介電層214的頂表面214T低於金屬散熱塊300的上表面304，例如低於約3至20微米，更特定為低於約5至10微米。
在其他的實施方式中，如第10B圖所示，第二介電層214的頂表面214T高於金屬散熱塊300的上表面304。
接著，如第11圖所示，移除緩衝層216，並使金屬散熱塊300露出。當第二介電層214的頂表面214T低於金屬散熱塊300的上表面304時，移除緩衝層216後金屬散熱塊300會露出。當第二介電層214的頂表面214T高於金屬散熱塊300的上表面304時，可能需進行例如蝕刻的製程，以移除在金屬散熱塊300上方的第二介電層214使金屬散熱塊300露出。
接著，如第12圖所示，在第二介電層214中形成複數個第二導孔開口262。第二導孔開口262露出部分的第二圖案化線路層230。在一些實施方式中，形成第二導孔開口262可包含使用例如電射鑽孔技術、或是曝光顯影技術。
接著，如第13圖和第14圖所示，形成第三圖案化線路層240並且定義在金屬散熱塊300的上表面304上的固定件的位置。第13圖繪示在第二介電層214上形成例如是乾膜的光阻層280，而光阻層280再經由微影製程而圖案化露出部分的第二介電層214、第二導孔開口262、和金屬散熱塊300的上表面304的邊緣部分306。之後，再進行例如電鍍的沉積製程與光阻層280的移除製程，如第14圖所示，形成第二導孔260、第三圖案化線路層240、和金屬散熱塊300的上表面304上的固定件320。固定件320在金屬散熱塊300的上表面304定義凹槽310，凹槽310用以在後續的製程中放置晶片400，亦即，凹槽310為晶片置放區。固定件320的高度可依晶片的高度調整，例如，將固定件320的高度設 計為約等於或低於後續置放的晶片的高度，以避免置件設備在置放晶片的過程時會碰觸到金屬散熱塊300的固定件320。
接著，如第15圖所示，在第二介電層214之上形成防焊層500。防焊層500配置以保護下方的線路層結構。防焊層500的材料可例如綠漆或其他合適的材料。如第15圖所示，防焊層500具有複數個開口510，其暴露第三圖案化線路層240的部分線路，此暴露的部分線路用以形成電性連接墊242。防焊層500亦具有開口512，其暴露金屬散熱塊300。
第16圖至第18圖繪示對電性連接墊242執行表面處理。首先，如第16圖所示，在防焊層500之上形成光阻層520(例如，設置乾膜光阻並壓合)，光阻層520再經由微影製程而圖案化並露出電性連接墊242。如第16圖所示，光阻層520完全填充暴露金屬散熱塊300的開口(亦即第15圖的開口512)。之後，如第17圖所示，對電性連接墊242的上表面執行表面處理，形成表面處理層244。表面處理層244的材料可包含銅、錫、鉛、鉛、鎳、金、鉑之組合或合金，例如鎳金。可能經由電鍍、物理氣相沉積、化學氣相沉積等方式，形成表面處理層244。表面處理層244配置以提昇電性連接墊242與導線的電性連接，並且保護電性連接墊242。之後，如第18圖所示，移除光阻層520；因此，金屬散熱塊300再度暴露於防焊層500的開口512中。
接著，如第19圖所示，在金屬散熱塊300的上 表面304塗覆黏著膠330以黏著晶片。可選地，黏著膠330的材料為具有黏性且導熱性良好的物質，例如散熱膏，用以黏著晶片、除去介面部位的空氣或間隙、和增加熱的傳導。
接著，如第20圖所示，將晶片400置放於金屬散熱塊300之上，例如，位在固定件320之間。在一些實施方式中，可使用封裝設備(例如：機器手臂)透過真空吸取或夾爪夾取的方式將晶片400置放在金屬散熱塊300之上。
在習知的技術中，將晶片以黏著膠黏著於線路載板中，在黏著膠固化之前，晶片的位置可能會發生偏移。在本揭示內容的實施方式中，利用固定件的結構使晶片固定在線路載板中的預定位置，因此可以減少了晶片放置後的偏移的情形。
晶片400可以是主動元件(active element)或被動元件(passive elements)、數位電路或類比電路等積體電路的電子元件(electronic components)、內埋式晶片模組(ECM)、動態隨機存取記憶體(DRAM)元件、靜態隨機存取記憶體(SRAM)元件、光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical Systems，MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(physical sensor)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件、壓力感測器(pressure sensors)等。
如第20圖所示，晶片400的經由黏著膠330而置放在金屬散熱塊300的上表面304上。此外，晶片400的側面402的一部分(例如，側面的第一部分402P)接觸到固定件320。
之後，如第21圖所示，執行打線接合，將晶片400電性連接於線路層結構的線路。例如，將導線412(例如金線)接合晶片400之上的焊墊410，導線412的另一端接合電性連接墊242。
之後，如第22圖所示，執行熱封膠製程。將封膠層600覆蓋晶片400、導線412、表面處理層244、和防焊層500。封膠層600並填充介於晶片400和防焊層500之間的間隙。封膠層600的材料可包含聚甲基丙烯酸甲脂(polymethyl methacrylate，PMMA)、乙烯對苯二甲酸酯、(polyethylene terephthalate，PET)、聚苯乙烯(polystyrene，PS)、聚乙烯(polypropylene，PP)、尼龍(polyamide，PA)、聚碳酸酯(polycarbonate，PC)、聚醯亞胺(polyimide，PI)、聚二甲基矽氧烷(polydimethylsiloxane，PDMS)、環氧樹脂(epoxy)、或矽樹脂(silicone)等。
本揭示內容提供了一種具有固定件的線路載板及其製造方法，有助於減少電子元件的偏移。固定件亦提供了置放晶片時的定位功能，提昇了加工時的準確度，也減少置放晶片後，在黏著膠固化前的晶片的位移。在一些實施方式中，固定件可與金屬散熱塊一樣提供散熱的功能。換言 之，位在金屬散熱塊之上的固定件，可增加晶片的側面的散熱區域。此外，在一些實施方式中，金屬散熱塊設置為接觸線路層結構中的線路部分，因此金屬散熱塊可提供電性功能，或與金屬散熱塊接觸的線路部分亦可提供熱傳導路徑，使晶片產生的熱能更有效傳遞至外界。
以上概述了數個實施方式，以便本領域技術人員可以較佳地理解本揭示內容的各方面。本領域的技術人員應理解，他們可能容易地使用本揭示內容，作為其他製程和結構之設計和修改的基礎，以實現與在此介紹的實施方式的相同的目的，或是達到相同的優點。本領域技術人員亦應理解，與這些均等的建構不脫離本揭示內容的精神和範圍，並且他們可能在不脫離本揭示內容的精神和範圍的情況下，進行各種改變、替換、和變更。
10F‧‧‧線路載板
14‧‧‧金屬散熱塊
15‧‧‧上表面
50‧‧‧基板
60‧‧‧線路層結構
62A、62B‧‧‧介電層
64A、64B‧‧‧線路
66‧‧‧導孔
68‧‧‧防焊層
70A、70B‧‧‧固定件

Claims (10)

  1. 一種線路載板，包含：一基板；一線路層結構，設置在該基板之上，該線路層結構包含複數個介電層和在該些介電層中的線路；一金屬散熱塊，設置於該線路層結構中；一第一固定件，設置在該金屬散熱塊的上表面上，且位在該上表面的第一側上；以及一第二固定件，設置在該金屬散熱塊的該上表面上，且位在該上表面的第二側上，其中該第一側的方向垂直於該第二側的方向。
  2. 如請求項1所述之線路載板，其中該第一固定件和該第二固定件配置為定位一電子元件，其設置在該金屬散熱塊之上。
  3. 如請求項1所述之線路載板，其中該第一固定件與該第二固定件相連。
  4. 如請求項1所述之線路載板，其中該第一固定件與該第二固定件互相分隔。
  5. 如請求項1所述之線路載板，其中更包含：一第三固定件和一第四固定件，其中，該第一固定件、該第二固定件、該第三固定件、和該第四固定件各自位在該金屬散熱塊的該上表面的其中一側。
  6. 如請求項1所述之線路載板，其中該金屬 散熱塊接觸該些線路中的部分線路。
  7. 如請求項1所述之線路載板，其中該第一固定件和該第二固定件的材料與該金屬散熱塊的材料相同。
  8. 一種製造線路載板的方法，包含：在一基板上形成一前驅線路層結構，該前驅線路層結構包含第一介電層和一圖案化線路層；設置一金屬散熱塊於該前驅線路層結構之上；形成一第二介電層於該前驅線路層結構之上，且該第二介電層圍繞該金屬散熱塊；以及在該金屬散熱塊的上表面形成第一固定件和第二固定件，其中該第一固定件位在該上表面上，且位在該上表面的第一側上，該第二固定件位在該上表面上，且位在該上表面的第二側上，該第一側的方向與該第二側的方向垂直。
  9. 如請求項8所述之製造線路載板的方法，其中設置該金屬散熱塊於該前驅線路層結構之上包含：將金屬沉積在該前驅線路層結構之上以形成該金屬散熱塊；或將一金屬塊與該前驅線路層結構接合。
  10. 如請求項8所述之製造線路載板的方法，其中在該金屬散熱塊的該上表面上形成該第一固定件和該第二固定件的步驟中包含：經由微影製程定義該第一固定件和該第二固定件的位置；以及 經由沉積製程在該些位置設置該第一固定件和該第二固定件。
TW108128625A 2019-08-12 2019-08-12 線路載板及其製造方法 TWI730375B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108128625A TWI730375B (zh) 2019-08-12 2019-08-12 線路載板及其製造方法
US16/595,491 US10998258B2 (en) 2019-08-12 2019-10-08 Circuit carrier and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108128625A TWI730375B (zh) 2019-08-12 2019-08-12 線路載板及其製造方法

Publications (2)

Publication Number Publication Date
TW202107956A TW202107956A (zh) 2021-02-16
TWI730375B true TWI730375B (zh) 2021-06-11

Family

ID=74566784

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108128625A TWI730375B (zh) 2019-08-12 2019-08-12 線路載板及其製造方法

Country Status (2)

Country Link
US (1) US10998258B2 (zh)
TW (1) TWI730375B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI823259B (zh) * 2022-02-17 2023-11-21 李家銘 無膜式乾式光阻曝光製程

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116564906A (zh) * 2022-01-28 2023-08-08 群创光电股份有限公司 电子装置
CN119673864A (zh) * 2024-12-05 2025-03-21 电子科技大学 封装结构的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM369636U (en) * 2009-06-11 2009-11-21 Boardtek Electronics Corp Heat-dissipating structure of the circuit board
TW201507555A (zh) * 2013-08-09 2015-02-16 鈺橋半導體股份有限公司 具有複合芯層及雙增層電路之線路板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW454277B (en) 1999-05-21 2001-09-11 Phoenix Prec Technology Corp Direct heat dissipating type structure of BGA substrate
JP2003163458A (ja) * 2001-11-29 2003-06-06 Fujitsu Ltd 多層配線基板及びその製造方法
US7851268B2 (en) * 2005-04-09 2010-12-14 Stats Chippac Ltd. Integrated circuit package system using heat slug
EP2894950B1 (en) * 2013-05-31 2020-07-29 Dialog Semiconductor GmbH Embedded heat slug to enhance substrate thermal conductivity
TWI611538B (zh) 2016-10-25 2018-01-11 Subtron Technology Co., Ltd. 封裝載板及其製作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM369636U (en) * 2009-06-11 2009-11-21 Boardtek Electronics Corp Heat-dissipating structure of the circuit board
TW201507555A (zh) * 2013-08-09 2015-02-16 鈺橋半導體股份有限公司 具有複合芯層及雙增層電路之線路板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI823259B (zh) * 2022-02-17 2023-11-21 李家銘 無膜式乾式光阻曝光製程

Also Published As

Publication number Publication date
TW202107956A (zh) 2021-02-16
US10998258B2 (en) 2021-05-04
US20210050288A1 (en) 2021-02-18

Similar Documents

Publication Publication Date Title
KR102566839B1 (ko) 실딩을 구비한 집적회로 패키징 시스템 및 그 제조 방법
JP5161732B2 (ja) 半導体装置の製造方法
US6933172B2 (en) Semiconductor wafer with spacer and its manufacturing method, semiconductor device and its manufacturing method, and circuit substrate and electronic device
CN109494202B (zh) 一种半导体芯片封装方法及封装结构
TWI707410B (zh) 具散熱功能的晶片封裝模組及其製造方法
CN102017142A (zh) 三维安装半导体装置及其制造方法
CN1476631A (zh) 具有防湿结构的密封管芯封装上的直接组合层
TWI730375B (zh) 線路載板及其製造方法
CN103311134B (zh) 半导体封装件及其制造方法
JP6620989B2 (ja) 電子部品パッケージ
CN107393899B (zh) 芯片封装基板
JP2010219121A (ja) 半導体装置及び電子装置
CN109686669B (zh) 一种集成电路封装方法及封装结构
JP2017050310A (ja) 電子部品装置及びその製造方法
JP2006519475A (ja) ケーシングのないモジュール上に直接に形成された自立コンタクト構造体
CN114068474B (zh) 含与半导体裸片接触焊盘连接的侧壁的半导体器件封装体
CN102881605B (zh) 用于制造半导体封装的方法
CN105321896B (zh) 嵌入式芯片封装技术
CN112399698B (zh) 线路载板及其制造方法
TWI889829B (zh) 電子封裝及其製造方法
US20210298184A1 (en) Method of manufacturing circuit board structure
CN113327900A (zh) 基于铜箔载板的高散热板级扇出封装结构及其制备方法
TWI809986B (zh) 封裝結構及其製作方法
US20250358936A1 (en) Circuit board with embedded elements and method for fabricating the same
US11764344B2 (en) Package structure and manufacturing method thereof