[go: up one dir, main page]

TWI721115B - 用以抑制摻雜原子擴散的源極／汲極摻雜擴散屏障 - Google Patents

用以抑制摻雜原子擴散的源極／汲極摻雜擴散屏障 Download PDF

Info

Publication number
TWI721115B
TWI721115B TW106106238A TW106106238A TWI721115B TW I721115 B TWI721115 B TW I721115B TW 106106238 A TW106106238 A TW 106106238A TW 106106238 A TW106106238 A TW 106106238A TW I721115 B TWI721115 B TW I721115B
Authority
TW
Taiwan
Prior art keywords
diffusion barrier
drain
source
layer
channel
Prior art date
Application number
TW106106238A
Other languages
English (en)
Other versions
TW201801192A (zh
Inventor
錢德拉 莫哈帕拉
哈洛德 肯拿
格倫 葛萊斯
威利 瑞奇曼第
阿南德 穆爾蒂
吉伯特 狄威
塔何 甘尼
傑克 卡瓦萊羅斯
馬修 梅茲
子烜 馬
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201801192A publication Critical patent/TW201801192A/zh
Application granted granted Critical
Publication of TWI721115B publication Critical patent/TWI721115B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0243—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] using dummy structures having essentially the same shapes as the semiconductor bodies, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種裝置，包含在基板上的電晶體裝置，包含：包含通道的本徵層；該通道的相對側上的源極和汲極；以及該本徵層和該源極與該汲極中的每一者之間的擴散屏障，該擴散屏障包含低於該通道的傳導帶能量且高於該源極材料和該汲極材料的傳導帶能量之傳導帶能量。一種方法，包含在基板上界定用於電晶體裝置的通道的本徵層的區域；在界定用於源極與汲極的區域中形成擴散屏障層；以及在界定用於該源極的該區域中的該擴散屏障層上形成源極，以及在界定用於該汲極的該區域中形成汲極。

Description

用以抑制摻雜原子擴散的源極/汲極摻雜擴散屏障
積體電路裝置。
在矽上磊晶生長III-V族化合物半導體材料是在半導體製造中採用III-V族化合物半導體材料的一種路徑。在大多數III-V族化合物半導體材料中是兩性供體的矽被用作源極/汲極應用的較佳摻雜劑。矽用作摻雜材料n型的兩性供體。由於與半導體製造組裝線中的各種處理相關的各種熱溫度轉變，故來自源極/汲極的矽原子可熱擴散到通道中，並最終進入典型的III-V族化合物半導體三閘極電晶體的子鰭中。如果III-V族化合物半導體用於PMOS電晶體，則需要具有n型摻雜的子鰭。但是，在該NMOS情況下，具有非蓄意摻雜的n型子鰭可建立源極/汲極之間的電短路致使高子鰭洩漏，並且將電晶體關閉將是困難的。
100‧‧‧裝置
110‧‧‧基板
120‧‧‧緩衝層
140‧‧‧本徵層
1400‧‧‧通道
145A‧‧‧擴散屏障層
145B‧‧‧擴散屏障層
150‧‧‧源極
155‧‧‧汲極
165‧‧‧閘極介電層
170‧‧‧閘極電極
180‧‧‧接點
185‧‧‧接點
200‧‧‧能帶圖
310‧‧‧基板
3100‧‧‧犧牲鰭
315‧‧‧介電層
318‧‧‧溝槽
320‧‧‧緩衝材料
335‧‧‧本徵層
340‧‧‧源極
345A‧‧‧擴散屏障層
345B‧‧‧擴散屏障層
350‧‧‧汲極
355‧‧‧汲極
360‧‧‧閘極介電層
365‧‧‧犧牲閘極
370‧‧‧閘極電極
385‧‧‧間隔件
410‧‧‧方塊
415‧‧‧方塊
420‧‧‧方塊
422‧‧‧方塊
424‧‧‧方塊
426‧‧‧方塊
430‧‧‧方塊
440‧‧‧方塊
450‧‧‧方塊
460‧‧‧方塊
470‧‧‧方塊
480‧‧‧方塊
490‧‧‧方塊
500‧‧‧反相器
505‧‧‧n通道MOSFET
506‧‧‧p通道MOSFET
510‧‧‧基板
520‧‧‧緩衝層
540‧‧‧本徵層
550‧‧‧源極
555‧‧‧汲極
556‧‧‧源極
557‧‧‧汲極
570‧‧‧閘極電極
572‧‧‧閘極電極
600‧‧‧中介層
602‧‧‧第一基板
604‧‧‧第二基板
606‧‧‧球閘陣列(BGA)
608‧‧‧金屬互連
610‧‧‧通孔
612‧‧‧穿透矽通孔(TSV)
614‧‧‧嵌入式裝置
700‧‧‧計算裝置
702‧‧‧積體電路晶粒
704‧‧‧處理器
706‧‧‧晶粒上記憶體
708‧‧‧通訊晶片
710‧‧‧揮發性記憶體
712‧‧‧非揮發性記憶體
714‧‧‧圖形處理單元
716‧‧‧數位訊號處理器
720‧‧‧晶片組
722‧‧‧天線
724‧‧‧觸控螢幕顯示器
726‧‧‧觸控螢幕控制器
728‧‧‧電池
730‧‧‧羅盤
732‧‧‧運動感測器
734‧‧‧揚聲器
736‧‧‧相機
738‧‧‧用戶輸入裝置
740‧‧‧大容量儲存裝置
742‧‧‧加密處理器
744‧‧‧全球定位系統(GPS)裝置
圖1顯示包含多層源極和汲極的場效電晶體(FET)裝置的實施例的橫截面側視圖。
圖2顯示砷化銦鎵(InGaAs)的通道材料、InGaAs1-yNy(y<0.03)的擴散屏障層材料與砷化銦(InAs)的源極/汲極的繪製能量階程的能帶圖。
圖3顯示可充當多閘極FET可被構造於其上的任何材料的基板的透視側視圖，該基板具有形成於其中的犧牲鰭。
圖4顯示在基板上沉積溝槽介電層和平坦化至犧牲鰭的表面之後，圖3的結構。
圖5顯示去除犧牲鰭以形成受控尺寸和形狀的溝槽之後，圖4的結構。
圖6顯示在溝槽中引入緩衝材料之後，圖5的結構。
圖7顯示在去除溝槽中的緩衝材料的一部分，並將本徵材料引入該溝槽之後，圖6的結構。
圖8顯示穿過線8-8'的圖7的結構的橫截面側視圖。
圖9顯示在形成本徵層的鰭部上的犧牲或偽閘極堆疊之後，圖8的結構的頂側透視圖。
圖10顯示穿過顯示閘極介電質的閘極堆疊和由本徵層所界定的鰭上的偽閘極的線10-10'的圖9的結構。
圖11顯示在除去對應於鰭中的源極和汲極區 的本徵層的部分之後，穿過線11-11'的圖9的結構。
圖12顯示在每個指定為源極和汲極的接面區中的摻雜擴散屏障層形成之後與源極和汲極形成之後，圖11的結構。
圖13呈現形成具有多層或複合源極和汲極的三維電晶體裝置的程序的實施例的流程圖。
圖14顯示CMOS反相器的實施例的頂部側透視圖。
圖15顯示實現一或多個實施例的中介層。
圖16顯示計算裝置的實施例。
【發明內容及實施方式】
描述一種用以降低從電晶體裝置的源極或汲極到本徵層和/或子本徵層的摻雜原子擴散的技術。在一個實施例中，摻雜劑擴散藉由本徵層和該源極和汲極之間的擴散屏障的配置來降低。在一個實施例中，擴散屏障具有與源極和汲極材料相似的晶格常數，並且相對於本徵層中的通道提供正傳導帶偏移(CBO)，而不引入外部電阻懲罰。
圖1顯示場效電晶體(FET)裝置，諸如N型金屬氧化物半導體場效電晶體(MOSFET)的實施例的橫截面側視圖。參見圖1，裝置100包含基板110，其為例如，單晶矽基板。在本實施例中，配置於基板110上的是緩衝層120。緩衝層120包含，例如，相對於形成在緩衝層 120上的裝置的通道材料，具有超過0.2電子伏特(eV)的正傳導帶偏移(CBO)的高帶隙材料的材料。緩衝層120的合適材料的範例包含但不限於砷化鎵(GaAs)、砷化銦鋁(InAlAs)、銻化鎵(GaSb)、磷化銦(InP)、磷化銦鋁(InAlP)和銻化鎵鋁(GaAlSb)。緩衝層120的代表性厚度為150奈米(nm)至250nm的量級。在一個實施例中，緩衝層120可以是一種選定的材料。在另一個實施例中，緩衝層120可以是多種材料，諸如堆疊配置中的多種材料(例如，配置成比第二緩衝材料更靠近基板110的第一緩衝材料)。其中緩衝層120係形成在基板110中圖案化的溝槽中，如下述，緩衝層120也可具有成核層以潤濕可能是V形的溝槽底部(例如，{111}刻面)。這樣的成核層是高帶隙材料，諸如確定為適合於在相對低溫下(例如，200℃至400℃)生長的緩衝層120以使溝槽底部潤濕。成核層的代表性厚度為20nm至40nm。
如圖1所示，配置在緩衝層120上的是本徵層140。在一個實施例中，本徵層140是III-V族化合物半導體材料，諸如但不限於砷化銦鎵(InGaAs)、磷化銦(InP)、砷化銦(InAs)和銻化銦鎵(InGaSb)。在一個實施例中，本徵層140係選擇電晶體裝置的通道所需的材料，因為本徵層將包含裝置的通道。
在本徵層140中形成的是接面區或源極150與接面區或汲極155。在一個實施例中，源極150是NMOSFET的n+源極，且汲極155是n+汲極。在一個實施 例中，源極150和汲極155中的每一個是III-V族化合物半導體材料。用於NMOSFET的III-V族化合物半導體材料的代表性範例包含但不限於砷化銦(InAs)、銻化銦(InSb)和InGaAs。配置在源極150和汲極155之間的是本徵層140的通道1400。在一個實施例中，通道1400是未摻雜的(電中性的或摻雜有少於5E17的任一類型載子)。覆蓋通道1400的是，例如，二氧化矽或具有比二氧化矽(高k材料)，或二氧化矽和高k材料或多個高k材料的組合的介電常數更大的介電材料的閘極介電層165。配置在閘極介電層165上的是，例如，金屬材料(例如，鎢、鉭)或金屬化合物(例如，矽化物)的閘極電極170。圖1還顯示對於源極150的接點180和對於汲極155的接點185，每個金屬材料，如鎳(Ni)、鈷(Co)、鈦(Ti)以及它們的矽化物。
如圖1所示，源極150和汲極155中的每一個被配置在擴散屏障層上。圖1顯示本徵層140和源極150之間的擴散屏障層145A，以及本徵層140和汲極155之間的擴散屏障層145B。在一個實施例中，擴散屏障層145A和擴散屏障層145B中的每一個是抑制摻雜劑從源極和汲極擴散到本徵層140和/或阻隔層130中的類似材料(例如，矽摻雜劑)，並提供比通道1400的材料的傳導帶能量低且比源極和汲極材料的傳導帶能量高的傳導帶能量。代表性地，擴散屏障層145A和擴散屏障層145B的材料具有相似的晶格常數作為源極和汲極材料而相對於源 極150和汲極155的材料，將建立正向的傳導帶偏移(CBO)，而不會引入外部電阻懲罰。其中，本徵層140(和通道1400)是III-V族化合物半導體材料，擴散屏障層145A和擴散屏障層145B也是III-V族半導體材料，諸如本徵層140的材料的稀氮化物合金，其中稀氮化物合金是在晶格中具有低原子比例的氮的合金(例如，百分之一到百分之五)。其中，本徵層140是砷化銦鎵，例如，擴散屏障層145A和擴散屏障層145B中的每一個的材料是砷化銦鎵的氮化物合金。在一個實施例中，氮化物合金具有下式InGaAs1-y，其中y小於0.03。其他合適的本徵材料的氮化物合金包含但不限於磷化銦(例如，InPN)、砷化銦(InAsN)和銻化銦鎵(例如，InGaSbN)的稀氮化物合金。擴散屏障層的氮化物合金材料和本徵層之間的任何的晶格失配是藉由形成(例如，磊晶生長)擴散屏障層145A和擴散屏障層145B作為假晶層(比其臨界厚度小)來解決，其中它將符合底層材料。
圖2顯示砷化銦鎵的通道材料、InGaAs1-yNy(y<0.03)的擴散屏障層材料與該些材料的源極/汲極的繪製能量階程的能帶圖。能帶圖200顯示相對於彼此的材料的能帶對準。在此範例中，擴散屏障層材料的帶隙位於通道材料的帶隙和源極/汲極材料的帶隙之間。圖2顯示擴散屏障層材料具有低於通道材料的傳導帶能量(Ec)且高於源極/汲極材料的Ec之Ec。
在實際重摻矽源極/汲極材料生長之前，在源 極/汲極區中需要具有偽晶(低於材料的臨界厚度)層的InGaAs1-yNy(y<0.03)。InGaAs1-yNy中氮的存在降低其晶格參數，使其介於InGaAs和InAs之間。此類稀氮化物具有比典型的InGaAs通道低的，且比典型的InAs源極/汲極高的帶隙。InGaAs(InGaAs1-yNy(y<0.03)的氮化物合金的帶隙的變化相對於InGaAs本身主要採取為傳導帶偏移(CBO)，而不是價帶偏移(VBO)。利用夾在InGaAs通道和InAs源極/汲極之間的擴散屏障，此基於稀氮化物合金具有所需的中間傳導帶(CB)能量，而不會產生外部電阻懲罰。不希望受理論的束縛，稀氮化物合金擴散屏障(InGaAs1-yNy(y<0.03))用於藉由黏接到稀氮化物合金中的電子的N孤對來捕獲摻雜源極/汲極材料中的摻雜原子(例如，矽原子)以使這些原子不因與裝置製造有關的後續熱處理步驟擴散進入InGaAs通道或阻隔層或子鰭(GaAs子鰭)中。
圖3至12描述形成如示於圖1的FET的程序。圖13呈現該程序的流程圖。圖3至12描述包含源極和汲極之各者下的擴散屏障層的三維多閘極FET。源極和汲極下的擴散屏障層的概念可類似地應用於平面型電晶體和閘極全環繞電晶體。參照圖3並且參照圖13的流程圖，該程序開始於界定在基板材料中的犧牲鰭結構(方塊410，圖13)。圖3顯示可充當多閘極FET可被構造的基礎的任何材料的基板310的透視側視圖。代表性地，基板310是較大的基板，如晶圓的一部分。在一個實施例中， 基板310是半導體材料，如單晶矽。基板310可以是塊體基板，或在另一個實施例中，絕緣體上半導體(SOI)結構。圖3顯示在圖案化基板以界定犧牲鰭3100之後的基板310。犧牲鰭3100可以是形成在基板中的多個犧牲鰭中的一個。犧牲鰭3100可藉由掩模和蝕刻程序來形成，其中掩模(例如，硬掩模)在基板310的表面(上表面)上被引入以保護該基板的區域，其中犧牲鰭將被定義，且用以在非鰭區域提供開口。一旦掩模被圖案化，基板310可以被蝕刻以去除在未受保護區域的材料。矽基板可以用濕式或乾式蝕刻來蝕刻。代表性地，合適的蝕刻劑是基於HF的化學物。在一個實施例中，犧牲鰭3100被蝕刻以具有100奈米(nm)到400nm的數量級的高度H。
圖4顯示在去除鰭上的掩模之後與在基板上沉積溝槽介電層之後，圖3的結構(方塊415，圖13)。在一個實施例中，介電層315是二氧化矽或低k介電材料。在沉積介電層315之後，該結構的表面(如圖所示的上表面)係研磨到犧牲鰭3100的頂部的程度，以使鰭露出。
圖5顯示在移除犧牲鰭3100以形成經控制尺寸及形狀的溝槽之後，圖4的結構(方塊420，圖13)。犧牲鰭可以藉由掩模和蝕刻程序被去除，其中掩模在介電層315的表面上被圖案化，留下露出的犧牲鰭3100，隨後進行蝕刻程序以去除鰭部。矽材料的犧牲鰭可藉由乾式蝕刻或濕式蝕刻或兩者的組合來蝕刻。用於蝕刻矽材料的犧牲鰭的合適的蝕刻劑包含氫氧化鉀(KOH)和四甲基氫氧化銨 (TMAH)。去除犧牲鰭形成溝槽318。在一個實施例中，可以進行該犧牲鰭的蝕刻，以在溝槽318的底部提供{111}刻面，以利於在使用類TMAH或任何等效化學物完成的溝槽中生長III-V族化合物材料。替代的幾何形狀也可以被考慮。
圖6顯示在溝槽318中引入緩衝材料之後，圖5的結構(方塊422，圖13)。在一個實施例中，緩衝材料320是III-V族化合物材料，諸如但不限於砷化鎵(GaAs)、磷化銦(InP)；鍺(Ge)、磷化鎵(GaP)、銻化鎵砷(GaAsSb)、砷化銦鋁(InAlAs)和銻化鎵(GaSb)。緩衝材料可以藉由磊晶生長程序引入。在另一個實施例中，溝槽可以填充有上述材料中的一個的第一緩衝材料，例如，在溝槽318的底部的成核層，其次是另一種上述材料的第二緩衝材料。限制了緩衝材料生長的溝槽提供了縱橫比捕獲(ART)的優點，由此藉由在缺陷終止的溝槽的側壁處，捕獲穿透位錯、堆疊錯誤，孿晶等，磊晶層的結晶品質被增強，使得上覆層可以越來越無缺陷。圖6顯示在溝槽318中的緩衝材料320。緩衝材料具有在z方向上測量的100nm至400nm的量級的尺寸。圖6顯示包含突出由介電層315所定義的上平面的{111}刻面的過度生長之緩衝材料320。
圖7顯示在去除溝槽318中的緩衝材料320的一部分，並將本徵材料引入該溝槽之後，圖6的結構。在一個實施例中，緩衝材料320的去除是藉由將溝槽中的 緩衝材料凹陷的蝕刻來進行(方塊424，圖13)。在一個實施例中，緩衝材料320的去除是以建立逆{111}刻面的方式來進行。用於建立緩衝材料320中的逆{111}刻面的輪廓的合適的蝕刻劑是TMAH或任何同等的化學物。圖7顯示形成在緩衝材料320上的本徵層340(方塊426，圖13)。本徵層可以磊晶地生長。在一個實施例中，本徵層340是一種含銦的III-V族化合物材料。在一個實施例中，本徵層340為InGaAs。本徵層340具有40奈米至100奈米量級的代表性高度。圖7顯示將本徵層研磨至由介電層315定義的平面之後，並且在將介電層315凹陷之後的結構，使得本徵層在由介電層315定義的平面上突起作為鰭結構(方塊430，圖13)。圖8顯示穿過線8-8'的圖7的結構的橫截面側視圖。露出鰭的代表性高度代表性地在500埃(Å)的量級。
圖9顯示在形成於介電層315上延伸的本徵層340的鰭部上的犧牲或偽閘極堆疊之後，圖8的結構的頂側透視圖(方塊440，圖13)。在一個實施例中，閘極堆疊包含例如二氧化矽或高k介電質材料的閘極介電層360。在一個實施例中，配置在閘極介電層360上的是例如藉由化學氣相沉積法沉積的多晶矽的偽閘極365。在一個實施例中，在形成閘極堆疊之前，在該結構上引入二氧化矽或低k材料的介電層(以虛線顯示)。為了的形成閘極堆疊，掩模材料在介電層上的結構上被引入，並且被圖案化以具有閘極堆疊的開口。閘極堆疊接著在開口被引入。 閘極堆疊可包含界定其相對兩側上的間隔件385的隔離介電層。
圖10顯示穿過顯示閘極介電質360的閘極堆疊和由本徵層340所界定的鰭上的偽閘極365的線10-10'的圖9的結構。圖11顯示在除去對應於鰭中的接面區(源極和汲極)的本徵層340的部分之後，穿過線11-11'的圖9的結構。代表性地，對應於鰭的接面區的鰭本徵層340的區域係暴露於介電層，並且進行該暴露區域的蝕刻(蝕刻下切(EUC))以除去本徵層材料留下空隙(方塊450，圖13)。
圖12顯示在每個指定為源極和汲極的接面區中的摻雜擴散屏障層形成之後，圖10的結構(方塊460，圖13)。在一個實施例中，擴散屏障層345A和擴散屏障層345B是抑制摻雜物從源極/汲極到本徵層335和/或阻隔層330的擴散的材料，並具有相對於通道的材料(例如，本徵層335的材料)的CBO，其中擴散屏障層345A和擴散屏障層345B的材料的傳導帶能量低於通道的材料的傳導帶能量，且高於源極/汲極的傳導帶(CB)。在一個實施例中，擴散屏障層345A和擴散屏障層345B的材料是本徵層335的材料的氮化物合金。在本徵層335是III-V族化合物半導體材料的情況下，擴散屏障層345A和擴散屏障層345B是這種材料的氮化物合金。對於InGaAs的本徵層335的材料，在一個實施例中，擴散屏障層345A和擴散屏障層345B的材料是InGaAs1-yNy，其中y 小於0.03。在一個實施例中，III-V族化合物半導體的氮化物合金的擴散屏障層345A和擴散屏障層345B係磊晶地生長並在其厚度薄於某一臨界厚度之意義上為偽晶，其中若厚度於該臨界厚度，則該層中的應力係藉由錯位而釋放。
圖12還顯示在形成裝置的源極和汲極之後，圖11的結構(方塊470，圖13)。在一個實施例中，源極350和汲極355是適合作為NMOSFET的矽摻雜III-V族化合物材料。範例包含但不限於InAs、InSb和InGaAs。在一個實施例中，用於源極340和汲極350的材料被磊晶生長。
在源極350和汲極355形成之後，介電材料在該結構上被引入(在包含接面區340和350和犧牲閘極365的表面上)。在一個實施例中，介電材料是二氧化矽或低k材料或多種材料的組合(例如，多種低k材料或二氧化矽和一或多種低k材料)。圖12以虛線顯示介電材料。犧牲閘極365和閘極介電質接著被移除並以二氧化矽、高k材料或二氧化矽和高k材料的組合的閘極介電質代替。隨後是引入閘極電極，諸如金屬閘極電極(方塊480，圖13)。這是典型的閘極最後程序流程。用於金屬閘極電極的代表性材料包含鎢、鉭、鈦或氮化物，金屬合金或另一種材料。在形成閘極電極370之後，可以完成對於源極340和汲極350(和閘極電極370)的接點，以形成圖1中所示的裝置(方塊490，圖8)。
圖14顯示CMOS反相器的頂部、側面透視圖。在本實施例中，反相器500包含n通道MOSFET 505和p通道MOSFET 506。在本實施例中，n通道MOSFET 505和p通道MOSFET 506中的每一個為非平面的裝置。可以理解，反相器也可以使用非平面的(例如，多閘極、奈米線)裝置或不同裝置類型的組合來形成。在圖14顯示的實施例中，n通道MOSFET 505和p通道MOSFET 506中的每一個係形成在基板510上。基板510例如是單晶矽基板或絕緣體上矽(SOI)基板。N通道MOSFET 505和p通道MOSFET 506係由例如諸如在此圖中表示為NMOS區域和PMOS區域的氧化物的介電質材料的淺溝槽隔離(STI)結構550隔開。在NMOS區中，如以上參照圖1至13描述的N通道MOSFET裝置被形成。在NMOS區中，覆蓋矽基板510的是緩衝層520，例如，如以上所描述相對於N通道MOSFET 505的通道材料具有大於0.2電子伏特的正向CBO的高帶隙材料或多種材料。在基板的NMOS區域覆蓋緩衝層520的是例如砷化銦鎵的本徵層540。形成於NMOS區域中的是n通道MOSFET 505，其包含閘極電極570和適當摻雜的(例如，矽摻雜的)源極550和汲極555與配置在該源極和該汲極中的每一個之間的擴散屏障層和本徵層540。閘極電極570被配置在形成在本徵層540中的電晶體的通道區上。閘極電極570與通道區藉由例如二氧化矽或高k介電材料或兩者的組合的配置在其間的閘極介電質分離。
在一個實施例中，P通道MOSFET 506較N通道MOSFET 505單獨地形成。形成在PMOS區域中的是p通道MOSFET 506，其包含閘極電極572和適當地摻雜或構成p型材料的源極556和汲極557。在一個實施例中，源極556和汲極557是鍺材料。閘極電極572係配置在電晶體的通道區上，該通道區係形成在本徵層542中。閘極電極572係藉由如二氧化矽或高k介電材料或二者的組合的閘極介電質與該通道隔開。如圖所示，CMOS反相器500係由n通道MOSFET 505的汲極555連接到p通道MOSFET 506的汲極557且連接每個閘極電極來形成。
圖15顯示包括一或多個實施例的中介層600。中介層600是用於將第一基板602橋接到第二基板604的居間基板。第一基板602可以是，例如，積體電路晶粒。第二基板604可以是，例如，記憶體模組、電腦主機板，或另一積體電路晶粒。通常，中介層600的目的是散佈連接到更寬的間距或重新路由連接到不同的連接。例如，中介層600可以將積體電路晶粒耦接到可以隨後被耦接到第二基板604的球閘陣列(BGA)606。在一些實施例中，第一和第二基板602/604被附接到中介層600的相對側。在其它實施例中，第一和第二基板602/604被附接到中介層600的相同側。在進一步的實施例中，三個或更多的基板係藉由中介層600的方式被互連。
中介層600可以由環氧樹脂、玻璃纖維增強環氧樹脂、陶瓷材料或聚合物材料，如聚酰亞胺形成。在 進一步的實現中，中介層可以由替代的可以包括上述在半導體基板中使用的相同材料，如矽、鍺以及其它III-V族和IV族的材料的剛性或柔性材料來形成。
中介層可以包括金屬互連608和通孔610，其包含但不限於穿透矽通孔(TSV)612。中介層600可以進一步包括嵌入式裝置614，其包括被動和主動裝置。這樣的裝置包括但不限於電容器、解耦電容器、電阻器、電感器、熔斷器、二極體、變壓器、感測器和靜電放電(ESD)裝置。更複雜的裝置，如射頻(RF)裝置、功率放大器、功率管理裝置、天線、陣列、感測器和MEMS裝置也可以在中介層600上形成。
根據實施例，本文揭露的設備或程序可以用於製造中介層600。
圖16顯示根據一種實施例的計算裝置700。計算裝置700可以包括多個部件。在一個實施例中，這些部件被附接到一或多個主機板。在替代的實施例中，這些部件被製造到單一系統單晶片(SoC)晶粒上，而不是在主機板上。在計算裝置700中的部件包括但不限於積體電路晶粒702以及至少一個通訊晶片708。在一些實現中，通訊晶片708被製造成積體電路晶粒702的一部分。積體電路晶粒702可包括CPU 704以及經常被用作快取記憶體的晶粒上記憶體706，其可以藉由如嵌入式DRAM(eDRAM)或自旋轉移力矩記憶體(STTM或STTM-RAM)的技術來提供。
計算裝置700可包括可能會或可能不會物理地和電性地耦接到主機板或在SoC晶粒內製造的其他部件。這些其它部件包括但不限於揮發性記憶體710(例如，DRAM)、非揮發性記憶體712(例如，ROM或快閃記憶體)、圖形處理單元714(GPU)、數位訊號處理器716、加密處理器742(在硬體中的執行加密演算法的專用處理器)、晶片組720、天線722、顯示器或觸控螢幕顯示器724、觸控螢幕控制器726、電池728或其它電源、功率放大器(未顯示)、全球定位系統(GPS)裝置744、羅盤730、運動協同處理器或感測器732(其可包括加速計、陀螺儀和羅盤)、揚聲器734、相機736、用戶輸入裝置738(如鍵盤、滑鼠、手寫筆和觸控板)和大容量儲存裝置740(如硬碟、光碟(CD)、數位多功能光碟(DVD)等)。
通訊晶片708致使進行資料的傳輸往來計算裝置700的無線通訊。用語“無線”及其衍生物可以用於描述電路、裝置、系統、方法、技術、通訊通道等，其可以經由非固態媒體藉由使用調變的電磁輻射進行資料通訊。該用語不暗示關聯的裝置不包含任何導線，儘管在一些情況中可能不包含。通訊晶片708可實現任何數目的無線標準或協定，其包括但不限於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽，其衍生物以及那些被指定為3G、4G、5G和之後的任何其它無線協 定。計算裝置700可以包括複數個通訊晶片708。例如，第一通訊晶片708可專用於短範圍無線通訊，如Wi-Fi和藍芽，以及第二通訊晶片708可專用於長範圍無線通訊，如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO和其它。
計算裝置700的處理器704包含一或多個裝置，諸如根據上述實施例形成的電晶體。用語“處理器”可以指處理來自暫存器和/或記憶體的電子資料，以轉換該電子資料成可儲存在暫存器和/或記憶體中的其他電子資料的任何裝置或裝置的一部分。
通訊晶片708也可以包含一或多個裝置，諸如根據實施例形成的電晶體。
在進一步的實施例中，容納在計算裝置700內的另一個部件可以包含一或多個裝置，諸如根據實現形成的電晶體。
在各種實施例中，計算裝置700可以是膝上電腦、小筆電、筆記型電腦、超輕薄筆電、智慧手機、平板電腦、個人數位助理(PDA)、極致行動PC、行動電話、桌上電腦、伺服器、列表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或者數位錄影機。在另外的實現中，計算裝置700可以是處理資料的任何其它電子裝置。
範例
以下範例關於實施例：
範例1是一種裝置，包含基板；在該基板上的電晶體裝置，該電晶體裝置包含含有通道的本徵層；該通道的第一側上的源極材料和該通道的第二側上的汲極材料；以及該本徵層和該源極材料與該汲極材料中的每一者之間的擴散屏障，該擴散屏障包含低於該通道的傳導帶能量且高於該源極材料或該汲極材料的傳導帶能量之傳導帶能量。
在範例2中，範例1的裝置的本徵層包含III-V族化合物半導體材料。
在範例3中，範例2的裝置的擴散屏障包含該本徵層的該III-V族化合物半導體的稀氮化物合金。
在範例4中，範例1或2的裝置的本徵層包含砷化銦鎵(InGaAs)且該擴散屏障包含InGaAs1-yNy，其中y小於0.03。
在範例5中，範例2的裝置的該源極材料和該汲極材料包含III-V族化合物半導體材料。
在範例6中，範例4的裝置的該擴散屏障包含III-V族化合物半導體氮化物合金。
在範例7中，範例1至6中任一者的裝置的擴散屏障包含假晶層。
在範例8中，範例1至7中任一者的裝置的電晶體包含N型電晶體。
範例9是一種裝置，包含含有本徵層的電晶 體，該本徵層包含NMOS通道和形成在該本徵層中的源極與汲極，以及在該本徵層和該源極與該汲極中的每一者之間的擴散屏障，其中該擴散屏障包含該本徵層的材料的氮化物合金。
在範例10中，範例9的裝置的本徵層的材料包含III-V族化合物半導體材料。
在範例11中，範例10的裝置的本徵層包含砷化銦鎵(InGaAs)且該擴散屏障包含InGaAs1-yNy，其中y小於0.03。
在範例12中，範例10的裝置的該源極材料和該汲極材料包含III-V族化合物半導體材料。
在範例13中，範例9的裝置的擴散屏障包含假晶層。
範例14一種方法，包含在基板上界定用於電晶體裝置的通道和該電晶體裝置的源極與汲極的本徵層的區域；在界定用於該源極的區域中與界定用於該汲極的區域中形成擴散屏障層，該擴散屏障層包含低於該通道的傳導帶能量且高於該源極材料和該汲極材料中之一者的傳導帶能量之傳導帶能量；以及在界定用於該源極的該區域中的該擴散屏障層上形成源極，以及在界定用於該汲極的該區域中形成汲極。
在範例15中，範例14的方法中的本徵層包含III-V族化合物半導體材料。
在範例16中，範例15的方法中的擴散屏障 層包含該本徵層的該III-V族化合物半導體的氮化物合金。
在範例17中，範例15的方法中的本徵層包含砷化銦鎵(InGaAs)且該擴散屏障包含InGaAs1-yNy，其中y小於0.03。
在範例18中，範例14至17中任一者中的形成擴散屏障包含形成假晶層。
在範例19中，範例14的方法還包含在該通道上形成閘極堆疊，該閘極堆疊包含閘極介電質和閘極電極，其中範例14的方法中的該閘極介電質係配置在該通道和該閘極電極之間。
在範例20中，形成範例19中的源極和汲極包含形成N型源極和N型汲極。
上述的說明實現，包括在摘要中所描述的，並非意在窮舉或限制發明為所揭露的精確形式。雖然本發明在此描述的具體實現和範例用於說明性目的，那些相關領域技術人員將理解各種等同修改是可能在本發明的範圍之內的。
可以根據上述詳細說明來完成這些修飾。在下面的申請專利範圍中使用的用語不應當被解釋為限制本發明在說明書和申請專利範圍中揭露的具體實現。相對的，根據申請專利範圍詮釋的既定原則解釋，發明的範圍完全由下面的申請專利範圍來確定。
100‧‧‧裝置
110‧‧‧基板
120‧‧‧緩衝層
140‧‧‧本徵層
1400‧‧‧通道
145A‧‧‧擴散屏障層
145B‧‧‧擴散屏障層
150‧‧‧源極
155‧‧‧汲極
165‧‧‧閘極介電層
170‧‧‧閘極電極
180‧‧‧接點
185‧‧‧接點

Claims (21)

  1. 一種具有降低的摻雜原子擴散的裝置，包含：基板；在該基板上的電晶體裝置，包含：包含通道的本徵層；該通道的第一側上的源極材料和該通道的第二側上的汲極材料；以及該本徵層和該源極材料與該汲極材料中的每一者之間的擴散屏障，該擴散屏障包含氮並且具有低於該通道的傳導帶能量且高於該源極材料或該汲極材料的傳導帶能量之傳導帶能量。
  2. 如申請專利範圍第1項的裝置，其中該本徵層包含III-V族化合物半導體材料。
  3. 如申請專利範圍第2項的裝置，其中該擴散屏障包含該本徵層的該III-V族化合物半導體的稀氮化物合金。
  4. 如申請專利範圍第1項的裝置，其中該本徵層包含砷化銦鎵(InGaAs)且該擴散屏障包含InGaAs1-yNy，其中y小於0.03。
  5. 如申請專利範圍第2項的裝置，其中該源極材料和該汲極材料包含III-V族化合物半導體材料。
  6. 如申請專利範圍第5項的裝置，其中該擴散屏障包含III-V族化合物半導體氮化物合金。
  7. 如申請專利範圍第1項的裝置，其中該擴散屏障包含假晶層。
  8. 如申請專利範圍第1項的裝置，其中該電晶體包含N型電晶體。
  9. 一種具有降低的摻雜原子擴散的裝置，包含：含有本徵層的電晶體，該本徵層包含NMOS通道和形成在該本徵層中的源極與汲極，以及在該本徵層和該源極與該汲極中的每一者之間的擴散屏障，其中該擴散屏障包含該本徵層的材料的氮化物合金。
  10. 如申請專利範圍第9項的裝置，其中該本徵層的該材料包含III-V族化合物半導體材料。
  11. 如申請專利範圍第10項的裝置，其中該本徵層包含砷化銦鎵(InGaAs)且該擴散屏障包含InGaAs1-yNy，其中y小於0.03。
  12. 如申請專利範圍第10項的裝置，其中該源極材料和該汲極材料包含III-V族化合物半導體材料。
  13. 如申請專利範圍第9項的裝置，其中該擴散屏障包含假晶層。
  14. 一種降低摻雜原子擴散的方法，包含：在基板上界定用於電晶體裝置的通道和該電晶體裝置的源極與汲極的本徵層的區域；在界定用於該源極的區域中與界定用於該汲極的區域中形成擴散屏障層，該擴散屏障層包含氮並且具有低於該通道的傳導帶能量且高於該源極材料和該汲極材料中之一者的傳導帶能量之傳導帶能量；以及在界定用於該源極的該區域中的該擴散屏障層上形成 源極，以及在界定用於該汲極的該區域中形成汲極。
  15. 如申請專利範圍第14項的方法，其中該本徵層包含III-V族化合物半導體材料。
  16. 如申請專利範圍第15項的方法，其中該擴散屏障層包含該本徵層的該III-V族化合物半導體的氮化物合金。
  17. 如申請專利範圍第15項的方法，其中該本徵層包含砷化銦鎵(InGaAs)且該擴散屏障包含InGaAs1-yNy，其中y小於0.03。
  18. 如申請專利範圍第14項的方法，其中形成該擴散屏障包含形成假晶層。
  19. 如申請專利範圍第14項的方法，還包含在該通道上形成閘極堆疊，該閘極堆疊包含閘極介電質和閘極電極，其中該閘極介電質係配置在該通道和該閘極電極之間。
  20. 如申請專利範圍第19項的方法，其中形成源極和汲極包含形成N型源極和N型汲極。
  21. 一種具有降低的摻雜原子擴散的裝置，包含：基板；在該基板上的電晶體裝置，包含：包含通道的本徵層；該通道的第一側上的源極材料和該通道的第二側上的汲極材料；以及該本徵層和該源極材料與該汲極材料中的每一者之間 的擴散屏障，該擴散屏障包含低於該通道的傳導帶能量且高於該源極材料或該汲極材料的傳導帶能量之傳導帶能量，其中該擴散屏障包含假晶層。
TW106106238A 2016-04-01 2017-02-23 用以抑制摻雜原子擴散的源極／汲極摻雜擴散屏障 TWI721115B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
WOPCT/US16/25726 2016-04-01
??PCT/US16/25726 2016-04-01
PCT/US2016/025726 WO2017171873A1 (en) 2016-04-01 2016-04-01 Dopant diffusion barrier for source/drain to curb dopant atom diffusion

Publications (2)

Publication Number Publication Date
TW201801192A TW201801192A (zh) 2018-01-01
TWI721115B true TWI721115B (zh) 2021-03-11

Family

ID=59966269

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106106238A TWI721115B (zh) 2016-04-01 2017-02-23 用以抑制摻雜原子擴散的源極／汲極摻雜擴散屏障

Country Status (3)

Country Link
US (1) US10529808B2 (zh)
TW (1) TWI721115B (zh)
WO (1) WO2017171873A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111108603B (zh) * 2017-11-06 2025-11-14 英特尔公司 减少半导体器件中的带到带隧穿
CN112928161B (zh) * 2019-12-06 2024-01-02 联华电子股份有限公司 高电子迁移率晶体管及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200414371A (en) * 2002-09-30 2004-08-01 Advanced Micro Devices Inc Circuit element having a metal silicide region thermally stabilized by a barrier diffusion material
US20110211402A1 (en) * 2008-05-12 2011-09-01 Titash Rakshit Low power floating body memory cell based on low-bandgap-material quantum well

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360195B2 (ja) * 1994-08-18 2002-12-24 富士通株式会社 電界効果トランジスタ
US6706542B1 (en) * 2000-01-07 2004-03-16 Triquint Technology Holding Co. Application of InAIAs double-layer to block dopant out-diffusion in III-V device Fabrication
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7618866B2 (en) * 2006-06-09 2009-11-17 International Business Machines Corporation Structure and method to form multilayer embedded stressors
US9029914B2 (en) 2012-11-26 2015-05-12 Triquint Semiconductor, Inc. Group III-nitride-based transistor with gate dielectric including a fluoride -or chloride- based compound
JP2014239201A (ja) 2013-05-08 2014-12-18 ソニー株式会社 半導体装置、アンテナスイッチ回路、および無線通信装置
US9263522B2 (en) * 2013-12-09 2016-02-16 Qualcomm Incorporated Transistor with a diffusion barrier
US9917195B2 (en) * 2015-07-29 2018-03-13 International Business Machines Corporation High doped III-V source/drain junctions for field effect transistors
US9577042B1 (en) * 2015-08-13 2017-02-21 Globalfoundries Inc. Semiconductor structure with multilayer III-V heterostructures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200414371A (en) * 2002-09-30 2004-08-01 Advanced Micro Devices Inc Circuit element having a metal silicide region thermally stabilized by a barrier diffusion material
US20110211402A1 (en) * 2008-05-12 2011-09-01 Titash Rakshit Low power floating body memory cell based on low-bandgap-material quantum well

Also Published As

Publication number Publication date
WO2017171873A1 (en) 2017-10-05
US10529808B2 (en) 2020-01-07
US20190035897A1 (en) 2019-01-31
TW201801192A (zh) 2018-01-01

Similar Documents

Publication Publication Date Title
EP3317900B1 (en) Ge nano wire transistor with gaas as the sacrificial layer
US20200212038A1 (en) Self-aligned stacked ge/si cmos transistor structure
CN107636809B (zh) 用于隧穿场效应晶体管的截止状态寄生漏电减少
KR102309367B1 (ko) 비대칭 프로파일을 갖는 핀 구조체들을 형성하는 방법 및 장치
US11121040B2 (en) Multi voltage threshold transistors through process and design-induced multiple work functions
TWI706476B (zh) 蝕刻鰭片核心以提供加倍鰭片
TWI723081B (zh) 基於鰭部的III-V/Si或Ge的互補金屬氧化物半導體（ＣＭＯＳ）自對準閘極邊緣（ＳＡＧＥ）整合
US11640961B2 (en) III-V source/drain in top NMOS transistors for low temperature stacked transistor contacts
TWI721115B (zh) 用以抑制摻雜原子擴散的源極／汲極摻雜擴散屏障
TWI742140B (zh) 超薄鰭式場效電晶體的架構中的空乏型閘極
TW201813105A (zh) 用以降低閘極誘發障壁下降／短通道效應同時最小化對驅動電流的影響的有欠疊尖端的鍺電晶體結構
US20240421002A1 (en) Integrated circuit device with multi-length gate electrode
CN108292687B (zh) 用于ge nmos的低肖特基势垒触点结构
TWI715661B (zh) 用以減少寄生電容的閘極堆疊金屬間的差動功函數
TWI783934B (zh) 減少漏洩之寬帶隙第四族子鰭部
US11450527B2 (en) Engineering tensile strain buffer in art for high quality Ge channel
US20250324690A1 (en) Nanoribbon-based transistors with etch stop layer to assist subfin removal
US20240304621A1 (en) Fabrication of nanoribbon-based transistors using patterned foundation
US20200066855A1 (en) An indium-containing fin of a transistor device with an indium-rich core
CN116435302A (zh) 具有背面外延生长的二极管结构