[go: up one dir, main page]

TWI787814B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI787814B
TWI787814B TW110117137A TW110117137A TWI787814B TW I787814 B TWI787814 B TW I787814B TW 110117137 A TW110117137 A TW 110117137A TW 110117137 A TW110117137 A TW 110117137A TW I787814 B TWI787814 B TW I787814B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
aforementioned
field effect
terminal
effect transistor
Prior art date
Application number
TW110117137A
Other languages
English (en)
Other versions
TW202145447A (zh
Inventor
高橋健介
石田敏史
Original Assignee
日商新唐科技日本股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新唐科技日本股份有限公司 filed Critical 日商新唐科技日本股份有限公司
Publication of TW202145447A publication Critical patent/TW202145447A/zh
Application granted granted Critical
Publication of TWI787814B publication Critical patent/TWI787814B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/389—Measuring internal impedance, internal conductance or related variables
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/364—Battery terminal connectors with integrated measuring arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • G01R31/3842—Arrangements for monitoring battery or accumulator variables, e.g. SoC combining voltage and current measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/47—Resistors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H10D84/817—Combinations of field-effect devices and resistors only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Air Transport Of Granular Materials (AREA)
  • Secondary Cells (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

一種令蓄電裝置放電時之半導體裝置之損失電力[W]除以半導體裝置之面積[mm2 ]後之損失電力面積比為0.4[W/mm2 ]以上的面朝下安裝之晶片尺寸封裝型之半導體裝置，該半導體裝置具有：流入端子及流出端子，在放電時讓放電電流流入及流出；控制端子，用於控制放電期間；橫型之場效電晶體及電阻，在流入端子與流出端子之間依序串聯連接；及控制電路，與控制端子連接，不取決於流入端子與流出端子之間之施加電壓而將放電電流控制成固定，在放電期間，場效電晶體部之最大溫度時之場效電晶體部與電阻部的溫度差為5℃以內。

Description

半導體裝置
發明領域
本揭示是有關於半導體裝置，尤其是有關於分散損失型之電阻內藏切換裝置。
發明背景
可高精度地測定以鋰離子電池為首之可充電電池之內部阻抗的半導體裝置正受到尋求。 先行技術文獻 專利文獻
專利文獻1：美國專利第8415926號說明書 專利文獻2：日本特許第6573189號
發明概要 發明欲解決之課題
鋰離子電池等之可充電電池無法避免因為反覆充放電而發生劣化。電池之劣化與電池之內部阻抗增大是同義，內部阻抗之增大是關係到電池安全性降低之問題。因此，高精度地測定電池之內部阻抗之技術正受到尋求。
如圖1A所示之一方式，有從電池進行低於1秒之放電，由電池之電壓下降ΔV[V]之樣子來測定內部阻抗Z[Ω]的方法(參考專利文獻1)。若要以此方法獲得高精度，必須在放電期間中，令放電電流總是固定之大小Ia[A]。然而，有電流值受到此時之電池之電壓、使用環境之溫度、或因為放電電流本身之通電所產生之發熱之影響而發生參差這樣之課題。雖然在圖1B示意地顯示，但當因為電流值之參差之影響而造成電壓變化之樣子具有幅度的情況下，精度佳地測定電池之內部阻抗將變得困難。 用以解決課題之手段
本揭示之一態樣之半導體裝置是令儲存在蓄電裝置之電荷放電的半導體裝置，且是令前述放電時之前述半導體裝置之損失電力[W]除以前述半導體裝置之面積[mm2 ]後之損失電力面積比為0.4[W/mm2 ]以上的面朝下(face down)安裝之晶片尺寸封裝型之半導體裝置，前述半導體裝置具有：流入端子及流出端子，在前述放電時讓放電電流流入及流出；控制端子，用於控制前述放電之放電期間；橫型之場效電晶體及電阻，在前述複數個流入端子與前述複數個流出端子之間依序串聯連接；及控制電路，與前述控制端子連接，不取決於前述流入端子與前述流出端子之間之施加電壓而將前述放電電流控制成固定，在前述放電期間，場效電晶體部之最大溫度時之前述場效電晶體部與電阻部的溫度差為5℃以內，前述場效電晶體部是配置前述場效電晶體之區域，前述電阻部是配置前述電阻之區域。
或者，是令儲存在蓄電裝置之電荷放電的半導體裝置，且是令前述放電時之前述半導體裝置之損失電力[W]除以前述半導體裝置之面積[mm2 ]後之損失電力面積比為0.4[W/mm2 ]以上的面朝下安裝之晶片尺寸封裝型之半導體裝置，前述半導體裝置具有：複數個流入端子及複數個流出端子，在前述放電時讓放電電流流入及流出；控制端子，用於控制前述放電之放電期間；橫型之場效電晶體及電阻，在前述流入端子與前述流出端子之間依序串聯連接；及控制電路，與前述控制端子連接，不取決於前述流入端子與前述流出端子之間之施加電壓而將前述放電電流控制成固定，在前述半導體裝置之俯視中，前述半導體裝置是長方形狀，複數個前述流入端子之一部分或全部是沿著前述半導體裝置之其中一長邊而排列配置，複數個前述流出端子之一部分或全部是沿著前述半導體裝置之另一長邊而排列配置，前述半導體裝置具有包含前述場效電晶體與前述電阻且前述放電電流流過之導通區域、及包含前述控制電路且前述放電電流不流過之控制區域，前述導通區域與前述控制區域是以與前述半導體裝置之短邊平行之虛擬邊界線來劃分配置，前述控制區域之面積是前述半導體裝置之面積的1/6以上且低於1/2。 發明效果
根據本揭示之一態樣之半導體裝置，可令來自與半導體裝置連接之電池等之蓄電裝置之放電電流，不取決於此蓄電裝置之電壓而以想要之預定大小固定化而流動。再者，可提供如下之半導體裝置：因為可抑制在讓固定化之放電電流流動之放電期間中，於半導體裝置面內發生局部性高溫化之部位之情形，故可高精度地測定蓄電裝置之內部阻抗。
用以實施發明之形態 (獲得本揭示之一態樣之原委)
要利用圖1A所示之方式來精度佳地測定電池等之蓄電裝置之內部阻抗，抑制來自蓄電裝置之放電電流之電流值參差是很重要。專利文獻2揭示了將具有控制來自蓄電裝置之放電之切換功能的場效電晶體、及控制放電電流的電阻一體地具備之半導體裝置。然而，有由通電造成之在電阻之局部性發熱大，電阻之電阻值因為溫度特性而改變，原理上無法將放電電流之電流值參差抑制在固定以下這樣之課題。
於是，發明人們開發了如下之分散損失型之電阻內藏切換裝置：刻意令具有切換功能之場效電晶體所負擔之損失電力增加，而將損失電力分散成由通電時之發熱造成之最大溫度在場效電晶體與電阻是相同程度。另，損失電力與消耗電力是同義。再者，內藏有發揮如下功能之控制電路：藉由以電阻感測放電電流且將發生之電壓往場效電晶體反饋，而在來自蓄電裝置之放電期間，令放電電流總是以固定之值來流動。總是的意思是在放電期間中，不取決於蓄電裝置之電壓、使用之環境之溫度。
本揭示之一態樣之半導體裝置可以是如下。一種半導體裝置，是令儲存在蓄電裝置之電荷放電的半導體裝置，且是令前述放電時之前述半導體裝置之損失電力[W]除以前述半導體裝置之面積[mm2 ]後之損失電力面積比為0.4[W/mm2 ]以上的面朝下安裝之晶片尺寸封裝型之半導體裝置，前述半導體裝置具有：流入端子及流出端子，在前述放電時讓放電電流流入及流出；控制端子，用於控制前述放電之放電期間；橫型之場效電晶體及電阻，在前述流入端子與前述流出端子之間依序串聯連接；及控制電路，與前述控制端子連接，不取決於前述流入端子與前述流出端子之間之施加電壓而將前述放電電流控制成固定，在前述放電期間，場效電晶體部之最大溫度時之前述場效電晶體部與電阻部的溫度差為5℃以內，前述場效電晶體部是配置前述場效電晶體之區域，前述電阻部是配置前述電阻之區域。
又，本揭示之一態樣之半導體裝置亦可以是如下。亦即，一種半導體裝置，是令儲存在蓄電裝置之電荷放電的半導體裝置，且是令前述放電時之前述半導體裝置之損失電力[W]除以前述半導體裝置之面積[mm2 ]後之損失電力面積比為0.4[W/mm2 ]以上的面朝下安裝之晶片尺寸封裝型之半導體裝置，前述半導體裝置具有：複數個流入端子及複數個流出端子，在前述放電時讓放電電流流入及流出；控制端子，用於控制前述放電之放電期間；橫型之場效電晶體及電阻，在前述複數個流入端子與前述複數個流出端子之間依序串聯連接；及控制電路，與前述控制端子連接，不取決於前述複數個流入端子與前述複數個流出端子之間之施加電壓而將前述放電電流控制成固定，在前述半導體裝置之俯視中，前述半導體裝置是長方形狀，前述複數個流入端子之一部分或全部是沿著前述半導體裝置之其中一長邊而排列配置，前述複數個流出端子之一部分或全部是沿著前述半導體裝置之另一長邊而排列配置，前述半導體裝置具有包含前述場效電晶體與前述電阻且前述放電電流流過之導通區域、及包含前述控制電路且前述放電電流不流過之控制區域，前述導通區域與前述控制區域是以與前述半導體裝置之短邊平行之虛擬邊界線來劃分配置，前述控制區域之面積是前述半導體裝置之面積的1/6以上且低於1/2。
上述半導體裝置可令放電電流不取決於電池之電壓、使用之環境溫度其他之條件而總是固定成想要之大小，故可令用於了解電池之劣化狀態之內部阻抗之測定精度大幅地提高。又，由於令放電電流之通電時之發熱在半導體裝置面內分散，故可減輕電阻之由高溫化造成之溫度特性之影響。這點也提高了抑制放電電流之電流值參差的效果。
以下，一面參考圖面一面說明本揭示之一態樣之半導體裝置之具體例。在此顯示之實施形態皆是顯示本揭示之一具體例。所以，在以下之實施形態顯示之數值、形狀、構成要件、構成要件之配置及連接形態是一例，其旨趣並非限定本揭示。又，各圖是示意圖，並非都是嚴密之圖示。在各圖中，對實質相同之構成賦予相同之符號，而將重複之說明省略或簡略化。
又，在本揭示中，「A與B電連接」包含A與B透過配線而直接連接的情況、A與B不透過配線而直接連接的情況、A與B透過電阻成分(電阻、電阻配線)而間接連接的情況。 (實施形態1) ＜半導體裝置之電路特性＞
以下，針對實施形態1之半導體裝置1之構成及構造進行說明。圖2A與圖5B分別示意地顯示使用實施形態1之半導體裝置1之電路構成與半導體裝置的俯視圖。如圖2A所示，本實施形態1是作為蓄電裝置而在以鋰離子電池為代表之可充電電池(電池3)使用本實施形態。半導體裝置1是與控制器IC2一起連接於電池3。
半導體裝置1具備場效電晶體11與電阻12，場效電晶體11與電阻12是經由第1接點(在圖2A是標記為R)17而串聯連接。場效電晶體11具有令預定之放電電流在半導體裝置1流動或停止之切換功能。場效電晶體11具備汲極電極、源極電極、及控制汲極電極與源極電極之間之導通狀態的閘極電極。場效電晶體11之汲極電極是連接於外部連接端子即D端子13。D端子13是在半導體裝置1之表面露出，在半導體裝置1是讓放電電流流入之流入端子。場效電晶體11之源極電極是經由第1接點17而往電阻12之一端連接。電阻12是此一端與第1接點17連接，另一端連接於外部連接端子即S端子14。S端子14是在半導體裝置1之表面露出，在半導體裝置1是讓放電電流流出之流出端子。
半導體裝置1具備在表面露出之外部連接端子即IN端子15。IN端子15是讓與場效電晶體11之開啟關閉(閘極之開閉)連動之脈衝訊號從外部輸入。若有脈衝訊號從外部(在此是控制器IC2)輸入，則場效電晶體11之閘極開啟，預定之放電電流在半導體裝置1流動。又，若在IN端子15之來自外部之脈衝訊號之輸入消失，則場效電晶體11之閘極關閉，在半導體裝置1流動之預定之放電電流停止。亦即，IN端子15是用於令放電電流在半導體裝置1流動或停止來控制放電期間之控制端子。控制器IC2是與電池3之正極連接，基於電池3之電壓而朝IN端子15賦予訊號。來自控制器IC2之輸入訊號是脈衝訊號亦即一定期間之矩形波狀之電壓，只有在訊號輸入之期間是如上述般地令預定之放電電流在半導體裝置1之場效電晶體11流動。
本實施形態1是因為測定電池3之內部阻抗之目的，而在從電池3放電之行為使用半導體裝置1。來自電池3之放電是藉由如下而進行：控制器IC2從圖2A未圖示之外部接收訊號，往半導體裝置1之IN端子15賦予脈衝訊號，場效電晶體11之閘極開啟。雖然電池3是隨著放電之開始而電壓下降，但下降之電壓是在放電停止之同時開始回復。由於電壓之下降之樣子及回復之樣子是受電池3之內部阻抗之影響而變化，故可藉由測定相對於時間之電壓變化之樣子，而了解電池3之內部阻抗亦即電池3之劣化之程度。
如圖1A、圖1B所示，此時，因為放電而流動之放電電流宜不取決於電池3之電壓(D端子13與S端子14之間之施加電壓)、使用之環境溫度等各種因素而為固定。本實施形態是因為令在半導體裝置1流動之放電電流固定化之目的，而內藏至少具有運算放大器21與基準電壓生成電路22之控制電路20。
圖2B是將圖2A之控制電路20詳細化的示意圖。運算放大器21具有非反相輸入端子211、反相輸入端子212、輸出端子213。基準電壓生成電路22具有從外部輸入電壓之輸入端子221、即便在輸入端子221輸入之電壓(D端子13與S端子14之間之施加電壓)變化亦總是往外部輸出固定之電壓之輸出端子222、及從外部輸入與場效電晶體11之開啟關閉(閘極之開閉)連動之脈衝訊號之脈衝訊號輸入端子223。另，在基準電壓生成電路之輸入端子221輸入該電路為了生成基準電壓所必要之電壓。亦即控制電路20是從流入端子(D端子13)獲得電源供給。
在本實施形態1，首先，控制器IC2是為了進行從電池3之放電，而從未圖示之外部接收訊號，朝半導體裝置1之IN端子15傳達脈衝訊號。IN端子15在半導體裝置1之內部是連接於基準電壓生成電路22之脈衝訊號輸入端子223。基準電壓生成電路22具有如下之功能：若在脈衝訊號輸入端子223接收到脈衝訊號，則從其輸出端子222總是輸出事先決定之電壓(在此是Va[V])。在圖2A，基準電壓生成電路22因為其輸入端子221是經由D端子13而與電池3之正極連接，故基於此來生成基準電壓。雖然在基準電壓生成電路22之輸入端子221輸入之電壓會隨著電池3之電壓等而變化，但從輸出端子222輸出之電壓Va不變。基準電壓生成電路22之輸出端子222是與運算放大器21之非反相輸入端子211連接，固定之電壓Va是朝運算放大器21傳達。
另，朝基準電壓生成電路22輸入電源之輸入端子221並非一定要如圖2A般地連接於D端子13。由於只要可輸入用於輸出基準電壓所必要之電壓即可，故亦可以是電連接於被施加與施加在流入端子即D端子13之電壓同等之電壓的其他之外部連接端子。在此之電連接亦有經由某種功能電路而連接之意思。
運算放大器21之輸出端子213是連接於場效電晶體11之閘極電極。所以，從控制器IC2賦予之脈衝訊號是在半導體裝置1之內部依序經由基準電壓生成電路22、運算放大器21而傳達至場效電晶體11，令場效電晶體11之閘極開閉。另一方面，運算放大器21之反相輸入端子212是與第1接點17連接，運算放大器21具有如下之功能：反映傳達至非反相輸入端子211之電壓Va與傳達至反相輸入端子212之第1接點17之電壓(在此將其假設為Vr[V])之大小關係，來調整從輸出端子213輸出之電壓。當傳達至非反相輸入端子211之電壓較大(Va＞Vr)的情況下，運算放大器21是以令從輸出端子213輸出之電壓變大的方式來調整，以令場效電晶體11之閘極更開啟而通電量變大的方式來動作。當傳達至非反相輸入端子211之電壓較小(Va＜Vr)的情況下，運算放大器21是以令從輸出端子213輸出之電壓變小的方式來調整，以令場效電晶體11之閘極關閉而通電量變小的方式來動作。
亦即，運算放大器21具有如下之功能：藉由在反相輸入端子212接收第1接點17之電壓(Vr)，而總是感測在半導體裝置1流動之放電電流之電流值，反映此來自動地調整場效電晶體11之閘極之開閉。由於若半導體裝置1之放電電流之電流值增大則第1接點17之電壓(Vr)亦增大，故變成運算放大器21之非反相輸入端子211接收之電壓Va比反相輸入端子212接收之電壓Vr小。在如此之狀況下，運算放大器21是往將從輸出端子213輸出之電壓降低之方向調整，來令半導體裝置1之放電電流之通電量變小。於是，接下來是由於放電電流之通電量變小而變成Va比Vr大，運算放大器21是往將輸出之電壓增大之方向調整，來令半導體裝置1之放電電流之通電量變大。藉由將此反覆進行，Vr是維持在與Va相同之值，固定之放電電流在半導體裝置1流動。
嚴密而言，如上述，放電電流收斂至預定之大小需要些許時間。然而，到收斂為止之該時間是被調整成就本揭示之主旨而言不成問題之程度之些微時間，故當作從放電之一開始就是預定之放電電流被固定化而流動亦無妨。又，雖然在放電期間中亦可能有接收控制電路20之動作而使放電電流細微地搖擺之情形，但這並非會深刻地影響本揭示之目的之大搖擺，故當作在IN端子15輸入脈衝訊號之放電期間中是預定之放電電流被固定化而流動亦無妨。本揭示是不把到收斂為止之些微時間、及之後之小搖擺當作問題，而表現成總是固定之大小之放電電流在流動、以預定之大小固定化之放電電流等。
現在若以在半導體裝置1中令預定之大小之放電電流(Ia[A])固定化而流動來考量，則基準電壓生成電路22可輸出之固定之電壓Va是事先以Va=Ia×Rr的方式來設定即可。在此，Rr是表示電阻12之電阻值Rr[Ω]。由於在半導體裝置1中，場效電晶體11與電阻12是串聯地連接，故流動的是相同大小之放電電流。所以，第1接點17之電壓是Ia×Rr，電壓Ia×Rr在運算放大器21之反相輸入端子212輸入。若將從基準電壓生成電路22輸入運算放大器21之非反相輸入端子211之電壓Va設定成與此相同，則運算放大器21會自動地調整場效電晶體11之閘極之開閉，在半導體裝置1中令預定之放電電流總是以固定之大小Ia流動。半導體裝置1具備電阻12之理由是藉由針對想要之預定之大小之放電電流Ia來設置電阻值Rr，而將第1接點17之電壓固定在與基準電壓Va相同之電壓。就這點而言，電阻12是作為感測電阻而發揮功能，第1接點17是相當於電路上之感測位置。
另，只有在從控制器IC2朝半導體裝置1之IN端子15賦予脈衝訊號之期間，有放電電流在半導體裝置1流動。若來自IN端子15之脈衝訊號之輸入消失，則來自運算放大器21之輸出端子213之輸出亦消失，故立即朝關閉場效電晶體11之閘極的方向來運作。
如以上，若使用本實施形態之半導體裝置1，則可不受各種因素影響，令想要之預定之大小之放電電流總是固定化而流動。因此，可針對電池3之放電而精度佳地了解相對於時間之電壓之變化，對測定電池3之內部阻抗而言是相當有利。
話說，習知技術所要求之設計是場效電晶體僅有控制放電電流之通電/停止(開啟關閉)之切換功能，且放電電流通電時(放電期間)之導通電阻值盡可能地低。因此，有如下之課題：當放電電流通電時，電阻之發熱大，在半導體裝置內部只有電阻之設置部分發生局部性高溫化。為了令半導體裝置之峰值溫度不超過事先設定之上限，而特意採用將電阻連接成複數並聯，令各自之電阻之設置位置分散等。
這是因為，在與本揭示相關之技術領域中，由來自蓄電裝置之放電造成之半導體裝置1之損失電力是發生3.6W(放電電流1.2A，蓄電裝置之電壓3.0V)以上，但半導體裝置1之大小卻被要求抑制在2.0mm×4.5mm程度之面積。又，有時還要求將半導體裝置1抑制在2.0mm×3.0mm程度之面積。亦即，把放電時之半導體裝置1之損失電力[W]除以半導體裝置1之面積[mm2 ]後之損失電力面積比為0.4[W/mm2 ]以上。因此，與半導體裝置1之面積可加大的情況相比，控制放電電流通電時之發熱是尤其重要。
本揭示具有如下之用意：藉由故意不降低放電電流通電時之場效電晶體11之導通電阻值，刻意讓場效電晶體11所負擔之損失電力增大，來抑制只有電阻12之最大溫度(以下，有時是稱作峰值溫度)提高之情形。半導體裝置1之放電電流通電時所發生之熱宜在面內盡量分散，場效電晶體11之峰值溫度與電阻12之峰值溫度宜為相同程度。具體而言，固定成預定之大小之放電電流在半導體裝置1流動時之場效電晶體11之峰值溫度與電阻12之峰值溫度的差宜為5℃以內。另，最大溫度是指在固定成預定之大小之放電電流流動之放電期間中，設置場效電晶體11之區域即場效電晶體部成為最大溫度時之溫度。
峰值溫度之測定可以是使用紅外線熱像儀來進行。測定亦可以是將放電期間與其剛結束後都包含在內來實施。用紅外線熱像儀以俯視來捕捉半導體裝置1，在分別具備場效電晶體11與電阻12之區域中，以顯示最高之溫度之部位的溫度來作為各自之峰值溫度。在圖3B顯示測定結果之一例。雖然是在後面敘述，但半導體裝置1在俯視中具備設置場效電晶體11之區域即場效電晶體部(亦或稱作切換區域)30、及設置電阻12之區域即電阻部(亦或稱作電阻區域)40。場效電晶體11之峰值溫度是切換區域30中最高溫化之部位之溫度(在圖3B是第1點)，電阻12之峰值溫度是在電阻區域40中最高溫化之部位(在圖3B是第2點)之溫度。圖3B是在放電期間中切換區域30成為最大溫度時之結果，與電阻區域40之峰值溫度的差是停在3℃。
另，測定峰值溫度時，往往是將半導體裝置1安裝在適切之安裝基板後予以通電，以此狀態進行測定。在圖3A顯示安裝半導體裝置1時的示意圖。安裝之進行是在半導體裝置1之外部連接端子透過焊料等構件，而接合於安裝基板。基板宜為PCB(Printed Circuit Board，    印刷電路板)，由於半導體裝置1具備各式各樣功能之外部連接端子，故安裝基板宜有施加與這些端子對應之配線。
再者，本實施形態亦可以是控制場效電晶體11之導通電阻值，而調整成以預定之大小固定化之放電電流在半導體裝置1流動之放電期間中之場效電晶體部30之最大溫度時之場效電晶體部30的溫度比電阻部40的溫度高。雖然電阻12是峰值溫度易於變高，但本實施形態進行反而場效電晶體11之峰值溫度較高之措施。
措施是令放電電流在半導體裝置1流動時之場效電晶體11的導通電阻值比電阻12的電阻值大。導通電阻值是例如半導體裝置1之動作規格最小電壓Vmin[V]時之場效電晶體11之導通電阻值Ron[Ω]。另，放電電流是固定化而為Ia[A]。由於通常是在電壓為Vmin以上放電(放電電流是固定化而為Ia)，故導通電阻值是Ron[Ω]以上之值。所以，若以電阻12之電阻值作為Rr[Ω]，則只要是Ron[Ω]＞Rr[Ω]即可。另，由於本實施形態之用意是在放電期間中於半導體裝置1之面內分散發熱，故並非一定要是場效電晶體11之峰值溫度較大。又，關於測定電阻12之電阻值，半導體裝置1宜具備外部連接端子即外部電阻端子(R端子)16。
話說，場效電晶體11與電阻12之峰值溫度並非只被各自之電阻值之大小影響，還會被散熱之容易度影響，因為各自之單位構造與其配置、位於周圍之其他之構成物、及與這些之間隔等而增減。本發明人們經過專注檢討之結果，發現在如圖5B所示之配置之半導體裝置1，場效電晶體11之導通電阻值宜為電阻12之電阻值的4倍以上且低於10倍。在圖4顯示檢討之結果。若以固定化之放電電流之大小作為Ia[A]，則橫軸是電阻12之消耗電力對場效電晶體11之消耗電力(=Ia^2×Ron)(=Ia^2×Rr)的比。縱軸是各自之峰值溫度。
雖然峰值溫度是隨著D端子13與S端子14之間之施加電壓(在圖4是記載成電池電壓)而改變，但任一者皆是當在橫軸往左，亦即當場效電晶體11之消耗電力變小，則相對地電阻12之消耗電力增大，電阻12之峰值溫度急遽地增大。當在橫軸往右，亦即當場效電晶體11之消耗電力變大，則相對地電阻12之消耗電力降低，因此，電阻12之峰值溫度減少。電阻12之峰值溫度之變化急遽，但場效電晶體11之峰值溫度之變化卻和緩，關於此是在後面敘述。
根據圖4，可得知場效電晶體11與電阻12各自之峰值溫度是在橫軸大約為7.0(=場效電晶體11之消耗電力是電阻12之消耗電力的7倍)時成為相同程度。為了令固定化之放電電流流動時之場效電晶體11與電阻12之峰值溫度的差為5℃以下，只要不取決於D端子13與S端子14之間之施加電壓，場效電晶體11之消耗電力是電阻12之消耗電力的4倍以上且低於10倍即可。亦即，場效電晶體11之導通電阻值宜為電阻12之電阻值的4倍以上且低於10倍。
若低於4倍，則電阻12之峰值溫度變高，可能因為電阻12之溫度特性之影響而造成放電電流之固定化發生問題。又，若為10倍以上，則反而場效電晶體11之峰值溫度變高，有切換功能變不穩定之虞。亦即，宜為4×Rr≤Ron＜10×Rr。雖然令電阻12之電阻值變小亦有效，但當電阻值低於0.2Ω時，有作為感測電阻來檢測基準電壓之情形變不穩定之虞，故電阻值宜為0.2Ω以上。
話說，本實施形態1所顯示之例是令串聯連接之場效電晶體11與電阻12之相對於放電電流之設置順序為場效電晶體11在上游而電阻12在下游。因為令放電電流固定化之目的，而只有設置在場效電晶體11與電阻12之間之第1接點17之電壓Vr被傳達給運算放大器21，但如圖2A所示，這是電阻12之下游為接地才可以這樣。如果電阻12之下游並非接地，則會需要在電阻12之下游設置第2接點(在圖2A未圖示)，將第1接點17與第2接點之電壓一起檢測，將其差傳達給運算放大器21。由於電阻12之下游是電路設計上而言可輕易接地、或必須接地，故可藉由將電阻12設置在下游，而令傳達給運算放大器21之電壓是只有第1接點17之電壓Vr即可。因此，宜為場效電晶體11在上游而電阻12在下游。
亦可以是電阻12在上游而場效電晶體11在下游。即便如此地配置，亦同樣可獲得令場效電晶體11與電阻12之放電期間中之峰值溫度為相同程度(≤5℃)之效果。不過，會需要在電阻12之上游設置第2接點，將第1接點17與第2接點之電壓一起檢測，將其差傳達給運算放大器21。或者，亦可以是進行適切地設置接地部位等之對策。
以下之本實施形態1是延續先前，以串聯連接成相對於放電電流之流動而言場效電晶體11在上游而電阻12在下游之例來繼續說明。 ＜半導體裝置之物理特性＞
如圖5A之示意顯示，本實施形態之半導體裝置1在俯視中宜為如下之長方形狀：若以放電電流流動之方向作為第1方向，以與第1方向正交之方向作為第2方向，則與半導體裝置1之短邊平行之方向(以下，有時是稱作短邊方向)是第1方向，與長邊平行之方向(以下，有時是稱作長邊方向)是第2方向。半導體裝置1被劃分成在俯視中鄰接之導通區域100與控制區域200，導通區域100是讓放電電流流過，控制區域200則是包含控制電路20且放電電流不流過。另，在導通區域100與控制區域200之周緣具備未設計任何電子功能之空白區域亦無妨。又，本揭示之放電電流是指如圖5A之白底箭頭所示意顯示之因為來自蓄電裝置之放電而流動之電流，並且是藉由控制電路20之功能而固定成預定之大小之電流。雖然在控制區域200是放電電流不流過，但可能有作為用來驅動控制電路20之訊號之電流或漏電流等流過。
在導通區域100具備配置具有將放電電流開啟關閉之切換功能之場效電晶體11之切換區域(亦稱作場效電晶體部)30、及配置與場效電晶體11串聯連接之電阻12之電阻區域(亦稱作電阻部)40。再者，在半導體裝置1之表面具備當以面朝下來安裝於安裝基板時，透過焊料等之構件來與外部接合之複數個外部連接端子。外部連接端子有不同用途之複數個種類，在導通區域100具備讓放電電流流入之流入端子即D端子13、及讓放電電流流出之流出端子即S端子14，視情況還具備外部電阻端子即R端子16。複數個流入端子(D端子13)之一部分或全部是沿著半導體裝置1之其中一長邊91而排列配置，複數個流出端子(S端子14)之一部分或全部是沿著半導體裝置1之另一長邊92而排列配置。因此，場效電晶體11與電阻12是在流入端子(D端子13)與流出端子(S端子14)之間依序串聯連接。另，在流入端子及流出端子，亦可以有放電電流以外之電流流過。
導通區域100被要求在放電電流之通電中有效地活用其面積。因此，切換區域30與電阻區域40各自之在第2方向上之長度宜與導通區域100之在第2方向上之長度一致。至少宜為在俯視中，在與第1方向正交之第2方向上，切換區域30與控制區域200具有沿著第1方向之近接部分。亦即，導通區域100與控制區域200更宜為以與半導體裝置1之短邊平行之虛擬邊界線來劃分配置。虛擬邊界線是指在場效電晶體11導通放電電流之區域之最外周。在半導體裝置1是指在位於切換區域30之最外周之場效電晶體11中，導通放電電流之區域之最外周。
在控制區域200具備不取決於流入端子(D端子13)與流出端子(S端子14)之間之施加電壓而將在導通區域100流動之放電電流控制成固定之控制電路20。因此，放電電流不流過控制區域200。控制電路20具備至少包含運算放大器21與基準電壓生成電路22之各種功能電路。再者，於表面具備讓訊號、電流、電壓輸入該等功能電路或從該等功能電路輸出訊號、電流、電壓之複數個外部連接端子，及控制端子即IN端子15。控制端子(IN端子)15是與位於導通區域100之場效電晶體11之閘極電極電連接，從外部往IN端子15之脈衝訊號之輸入與在導通區域100流動之放電電流之開啟關閉是連動。所以，控制端子15控制在半導體裝置1流動之放電電流之放電期間。
雖然放電電流之大小是隨著放電對象之蓄電裝置之個數、容量等而改變，但有時會要求是幾安培程度之大小。因此，以放電電流流過之導通區域100的面積比放電電流不流過之控制區域200的面積大的方式來配置。又，要求將導通區域100與控制區域200配置成在半導體裝置1之俯視中，半導體裝置1之短邊方向是第1方向，長邊方向是第2方向。藉由如此地配置，可令放電電流流動之寬度變寬，且可縮短放電電流流動之長度，故有利於大電流之通電。
在圖5A是以如下方式來配置：控制區域200是偏半導體裝置1之長邊端之任一者(在圖5A是另一短邊94側)而設置，剩下之部分可作為導通區域100來利用。導通區域100與控制區域200之邊界線90宜為在俯視中從半導體裝置1之其中一長邊91至另一長邊92為止以與第1方向平行的方式一直線地連續。
將控制區域200設置成在俯視中偏半導體裝置1之長邊端之任一者的理由，是為了令控制區域200不妨礙放電電流之流動。藉由如此，放電電流可在俯視中於半導體裝置1之短邊方向，從半導體裝置1之其中一長邊91側往另一長邊92側，一方向地縱貫半導體裝置1而流動。此時，若放電電流流動之寬度是在半導體裝置1之長邊方向活用導通區域100之全寬度，則在放電電流變大的情況亦為有利。
選擇以不妨礙放電電流之流動的方式來配置控制區域200的理由是相對半導體裝置1的面積，控制區域200的面積大到無法輕視。本實施形態因為在控制區域200具備具有反饋功能之控制電路20，故需要一定程度之面積。又，雖然亦可能因為想要之放電電流之大小而需要改變導通區域100之面積，但控制區域200之面積是半導體裝置1之面積的1/6以上且低於1/2。雖然亦取決於搭載之功能，但典型而言，需要半導體裝置1之面積的1/3程度。所以，適切地選擇控制區域200之配置，來不妨礙導通區域100之放電電流之流動是很重要。
就這點而言，導通區域100與控制區域200之配置之樣子並不限定於圖5A所示之例。如圖5A、圖5C所示，亦可以是在俯視中，將導通區域100配置在長邊方向之中央部，將控制區域200配置在長邊方向之兩端部。亦可以是如圖5C般地在俯視中，將導通區域100配置在長邊方向之其中一端部，將控制區域200配置在長邊方向之另一端部。又，亦可以是如圖5D所示地在俯視中，將控制區域200配置在長邊方向之中央部，將導通區域100配置在長邊方向之兩端部。不論是哪一者，為了令控制區域200不妨礙導通區域100之放電電流之流動，即便導通區域100與控制區域200之邊界線90有複數條，亦宜令每條邊界線90皆是在俯視中從半導體裝置1之其中一長邊91至另一長邊92為止一直線地連續。
話說，縱貫導通區域100而流動之放電電流是從D端子13流入，經由設置在切換區域30之場效電晶體11與設置在電阻區域40之電阻12而往S端子14流出。所以，若在導通區域100沿著第1方向將D端子13、切換區域30、電阻區域40、S端子14依此順序來設置，則放電電流是一直線而易於順暢地流動，故為佳。至少宜為如下：半導體裝置1具備在其表面露出之複數個外部連接端子，複數個流入端子(D端子13)及複數個流出端子(S端子14)是複數個外部連接端子之一部分，在俯視中，於短邊方向，場效電晶體11是配置在流入端子(D端子13)側，電阻是配置在流出端子(S端子14)側。
又，關於切換區域30，在俯視中，第2方向之長度比第1方向之長度還要宜增大。若採用如此之形狀，則可增大放電電流通電之寬度，故有利於讓大電流流過。又，雖然是在後面敘述，但如此之形狀還可獲得容易將設置在切換區域30之場效電晶體11在面內無偏頗地均一活用之效果。
為了應付大電流，宜令切換區域30是在導通區域100之構成物中占據最廣之面積。所以，在俯視中，電阻區域40宜設置在比在第1方向中將半導體裝置1之短邊二等分之位置還要靠近S端子14之位置。又，如先前所提到，相對於放電電流之流動，宜為場效電晶體11在上游而電阻12在下游。將電阻區域40設置在靠近S端子14之位置亦有利於這點。
若切換區域30之面積廣大，則可效率佳地令在放電期間產生之熱擴散，還獲得峰值溫度不易變高之效果。雖然在圖4提到峰值溫度之變化之樣子是場效電晶體11比電阻12和緩，但這是起因於切換區域30之面積廣大、散熱性相對地良好。所以，可以說放電電流通電時之場效電晶體11之導通電阻值是亦可以大到某程度。
本實施形態具有如下之用意：藉由刻意讓場效電晶體11之消耗電力增大，來抑制只有電阻12之峰值溫度上昇之情形。關於電阻區域40，由於面積小，散熱性難以說是好，故即便將電阻Rr[Ω]抑制為低，亦有峰值溫度易於上昇之傾向。為了令切換區域30亦為同程度之峰值溫度，宜考慮切換區域30之面積之大小、亦即散熱性之好壞，而將導通電阻值Ron[Ω]增大來匹配。所以，切換區域30與電阻區域40宜在面積比與電阻比具有比例關係。亦即，宜令電阻區域40之面積(Sr)對切換區域30之面積(Ssw)的比，與半導體裝置1之動作規格最小電壓Vmin[V]時(放電電流是固定成Ia[A])的電阻之電阻Rr[Ω]對場效電晶體11之導通電阻值Ron[Ω]的比是大略相等之關係。亦即Sr/Ssw≒Rr/Ron之關係成立。
在此之大略相等是指其中一者位於另一者之0.5倍至1.5倍的範圍。這是因為散熱性並非只起因於面積，故不需要令切換區域30與電阻區域40在面積比與電阻比是嚴密之比例關係。又，切換區域30亦可以有一部分是在內部未設置場效電晶體11之部位，在算面積時將未設置場效電晶體11之部位包含在內或不包含在內皆可。雖然是在後面敘述，但未設置場效電晶體11之部位亦可以是與設置外部連接端子之位置相同。
為了活用第2方向上之導通區域100之全寬，令放電電流縱貫導通區域100而流動，亦可以在切換區域30之幾乎整面鋪設場效電晶體11之單位胞。場效電晶體11之單位胞宜為具備水平通道之橫型之場效電晶體。雖然亦可以是具備垂直通道之縱型之場效電晶體，但當半導體裝置1之厚度大的情況下，有放電電流流動之路徑相對地變長之虞。以後只要沒有特別言明，皆以場效電晶體11是藉由橫型之場效電晶體來構成的情況說明。
在切換區域30中，場效電晶體11是如圖6A所示地以將單位胞對齊排列之集合體來構成。作為單位胞之構造之一例，在圖6B顯示俯視圖，在圖6C顯示圖6B之6C-6C線之部位的截面圖。
宜令每一個單位胞皆均等地涉及通電。因此，與各單位胞之汲極電極連接之汲極配線、及與各單位胞之源極電極連接之源極配線宜以盡量不受該單位胞之設置位置之不同所影響的方式來配置。這是因為汲極配線、源極配線亦具有電阻，對被設置在到與上游下游之構成要件連接處為止的長度相對地長之位置之單位胞而言，要加上配線變長之份量的電阻。由於在控制區域200具備之控制電路20有設在場效電晶體11與電阻12之間之第1接點17的電壓傳達，故若在場效電晶體11之各單位胞出現配線電阻之影響，則有用於令放電電流固定化之控制電路20不能充分發揮功能之虞。
如圖6D所示，在俯視中，將D端子13與場效電晶體11之汲極電極連接之汲極配線118、及將場效電晶體11之源極電極與電阻12連接之源極配線119具有形成梳齒型形狀的部分，前述梳齒型形狀是在第2方向交互排列之形狀，汲極配線118與源極配線119之形成梳齒型形狀之部分在第2方向上之各自之單位寬度的和，宜與場效電晶體11之單位胞之長邊的長度大略相等。另，在此以大略相等來表現是因為考慮到要設置令汲極配線118與源極配線119互不接觸之餘裕(間隔)。亦即，汲極配線118與源極配線119之形成梳齒型形狀之部分在第2方向上之各自之單位寬度的和宜為：當將為了互不接觸而設置之餘裕也包含在內時，與場效電晶體11之單位胞之長邊的長度相等。
汲極配線118之梳齒型形狀部分是在第1方向之半導體裝置1之其中一長邊91側一體化，在一體化之部分露出之部位是D端子13。因此，從D端子13流入之放電電流是經過正下方之汲極配線118之一體化部分而均等地往各梳齒型形狀之部分傳達。同樣地，源極配線119之梳齒型形狀部分是在第1方向之半導體裝置1之另一長邊92側一體化，一體化之部分是與電阻12接觸。因此，流過源極配線119之各梳齒型形狀之部分之放電電流是經過一體化部分而均等地往電阻12傳達。
藉由將汲極配線118與源極配線119如此地配置，可在如圖6A般地對齊排列之單位胞之每1行，以物理上相等之長度將單位胞與上游下游之構成要件連接。另，汲極配線118與源極配線119之各自之梳齒型形狀之部分的單位寬度並不需要是相等之長度。又，當在切換區域30中設有未設置場效電晶體11之部位的情況下，亦可以有為了迴避該處而令梳齒型形狀之部分的延伸方向從第1方向往其他方向改變之部位。
即便是如圖6D所示之配線形狀，在沿著各行(亦即第1方向)而最靠近D端子13側之單位胞與最靠近S端子14側之單位胞，汲極配線118與源極配線119皆是配線電阻未嚴密相等而產生差。然而，若令導通區域100與切換區域30皆是第2方向之長度比第1方向之長度長的形狀，則可將第1方向之配線電阻的差抑制在一定程度，而少有控制電路之功能發生障礙之情形。這就是先前提到可藉由令切換區域30是第2方向之長度變長，而獲得容易將場效電晶體11在面內無偏頗地均一活用之效果的理由。切換區域30之第1方向之長度不宜過大。
又，場效電晶體11亦可以被對齊排列成在俯視中單位胞之手指(finger)之方向與第2方向平行，再者，單位胞是半導體裝置1之長邊與單位胞之手指之方向平行之長方形狀。在此之手指之方向是指單位胞之閘極構造之延伸方向，放電電流在俯視中是朝與手指之方向正交之方向流動。雖然當單位胞是長方形狀時，長邊之方向可以是第1方向亦可以是第2方向，但可藉由設置成與第2方向平行，而將汲極配線118、源極配線119之梳齒型形狀之部分之各自之寬度設成相對地寬廣。藉由如此地配置，可令梳齒型形狀之部分的電阻變小，可進一步減少在單位胞之沿著第1方向之行之內部發生之配線電阻之差的影響。
半導體裝置1宜具有比作為放電對象之蓄電裝置在進行最大充電時之電壓還高之一定程度之耐壓。這是因為蓄電裝置充電時可能是使用高速充電規格來施加高電壓的情況等。場效電晶體11宜因應設想之耐壓來設計。如圖6B、圖6C所示，當要求高耐壓的情況下，宜採取與導通區域(閘極構造)相較之下寬廣之周圍，內藏用於提高耐壓之構造。
汲極配線118是連接於D端子13，源極配線119是經由電阻12而連接於S端子14。如圖5B所示，在俯視中，D端子13是設置複數個，複數個D端子13之一部分是配置成與半導體裝置1之其中一長邊91之間不夾有其他任何之外部連接端子。複數個D端子13可以全部都是同一大小之正圓形狀，其中與半導體裝置1之其中一長邊91最近接者宜為遍及導通區域100之第2方向之全寬而均等、等間隔地設置。藉由如此地配置，容易將導通區域100之第2方向之全寬有效地活用於放電電流之通電。
同樣地，在俯視中，S端子14是設置複數個，複數個S端子14之一部是配置成與半導體裝置1之另一長邊92之間不夾有其他任何之外部連接端子。複數個S端子14可以全部都是同一大小之正圓形狀，其中與半導體裝置1之另一長邊92最近接者宜為遍及導通區域100之第2方向之全寬而均等、等間隔地設置。藉由如此地配置，容易將導通區域100之第2方向之全寬有效地活用於放電電流之通電。再者，獲得容易將放電電流沿著第1方向，從其中一長邊91往另一長邊92一方向地縱貫導通區域100之效果。
又，讓放電電流流入之流入端子即複數個D端子13之一部分與讓放電電流流出之流出端子即複數個S端子14之一部分宜為在沿著第1方向之帶狀區域分別成組地配置。在此，帶狀區域是指在某方向上被容納於一定寬度中之區域。藉由如此地配置，可更提高將導通區域100之沿著第2方向之全寬有效地活用於放電電流之流動之效果。
D端子13、S端子14皆不限定於正圓形狀。如圖7B所示，亦可以將一部分之鄰接之相同功能的端子互相結合，例如將D端子互相結合、或將S端子互相結合，將原本未使用之D端子之間之間隔部分、或S端子之間之間隔部分置換成D端子或S端子之一部分，而成為長方圓形狀。藉由如此，由於透過焊料等之構件來與外部接合之外部連接端子是物理性地擴大面積，故對更大之放電電流之通電、散熱效果之提升有效。
又，由放電電流之大電流化、減輕安裝異常、分散發熱、高散熱等各式各樣之觀點來看，在俯視中，複數個外部連接端子宜為正圓形狀或長方圓形狀，且設置在分別與短邊方向及長邊方向平行且等間隔地排列之格子狀之位置。若是如此地配置，則尤其可防止安裝半導體裝置1時在面內發生偏頗之應力之情形。再者，複數個外部連接端子亦可以是正圓形狀或長方圓形狀，在分別與短邊方向及長邊方向平行且等間隔地排列之格子狀之位置當中，在除了以下位置以外的位置，具備未設置外部連接端子之部位：自半導體裝置1之其中一長邊91及另一長邊92起算各自位於等距離上，且各自在長邊方向上排列之1列或2列之位置；自半導體裝置1之其中一短邊93及另一短邊94起算各自位於等距離上，且各自在短邊方向上排列之1行或2行之位置。若是如此地配置，則獲得尤其容易將放電電流大電流化之效果。圖7A、7B顯示了外部連接端子之配置之較佳例。
切換區域30宜設置成在俯視中被夾在複數個D端子13與複數個S端子14之間。這是為了令從D端子13至場效電晶體11、然後S端子14這樣之放電電流之流動成為一方向地流暢。此時，亦可以在俯視中沿著半導體裝置1之第2方向，於D端子13和D端子13之間、S端子14和S端子14之間亦具備場效電晶體11。又，若場效電晶體11是設置到靠近放電電流不流過之控制區域200之位置為止，則易於將放電期間產生之熱往控制區域200側擴散，故為佳。這是因為，控制區域200由於放電電流本來就不流過，故不發熱，由於處於與導通區域100相較之下溫度低之狀態，故可利用於散熱。
亦即，切換區域30宜配置成被在帶狀區域成組之複數個流入端子(D端子13)之一部分與複數個流出端子(S端子14)之一部分所夾，具有靠近控制區域200之部分。
在本實施形態1，電阻12是連接於場效電晶體11之下游，放電電流是從場效電晶體11往電阻12通電。以圖5B而言，從D端子13流入之放電電流是通過場效電晶體11後，在到S端子14為止之間經由電阻12。電阻12宜位於導通區域100，設置在場效電晶體11與S端子14之間。若如此地配置，可令放電電流之流動是在俯視中於第1方向順暢。
具備電阻12之電阻區域40只是導通區域100之一部分。雖然本實施形態刻意令具備場效電晶體11之切換區域30亦負擔損失，但因為電阻區域40是與切換區域30相較之下窄面積，故峰值溫度易於局部性升高。所以，電阻區域40宜為以導通區域100之沿著第2方向之全寬來作為通電寬度之形狀，盡量抑制由通電造成之峰值溫度上昇。如此之配置亦獲得電阻12靠近不發熱之控制區域200而易於往控制區域200散熱之效果。又，電阻12亦可以不是單獨地存在，而是具備同一形狀之複數個電阻12。此時，複數個電阻12宜分別以導通區域100之第2方向之全寬作為放電電流之通電寬度，於第1方向條紋狀地排列配置。
即便是並聯地具備複數個電阻12的情況，亦宜令各電阻12之第1方向上之長度是15μm以下。亦即宜為在俯視中，在電阻區域40中，放電電流之通電寬度與導通區域100之第2方向上之長度一致並且放電電流之通電長度是15μm以下的1個以上之同一形狀之電阻12是互相並聯連接而設置。藉由如此地配置，可將放電期間之電阻12之峰值溫度上昇抑制成相對地低。
又，電阻12之如此之形狀有將電阻值盡量抑制為低的意圖。如圖4所示，這是因為相較於場效電晶體11，電阻12有若負擔之損失增加則急遽高溫化之傾向。雖然較佳的是令場效電晶體11與電阻12之峰值溫度為相同程度(≤5℃)，但考慮到電阻12易於高溫化之情形，電阻12之電阻值是需要設計。
在圖4顯示了當場效電晶體11之消耗電力是電阻12之消耗電力的約7倍時場效電晶體11與電阻12之峰值溫度為相同程度，試著以在電阻12發生之損失為最大的情況來對此進行計算。關於損失為最大的情況，可以是以動作規格最大電壓及動作規格最大電流來驅動半導體裝置1的情況。若以使用動作規格最大電壓Vmax[V]及動作規格最大電流Imax[A]來驅動半導體裝置1時之場效電晶體11的導通電阻值作為Ronmax[Ω]，以電阻12之電阻值作為Rrmax[Ω]，則峰值溫度成為同等的情況是當(Imax^2)×Ronmax=7×(Imax^2)×Rrmax之關係大約成立時。
電阻12之電阻值宜以即便加上製造參差之影響亦不超過Rrmax的方式來設定。若假設製造參差是±20％，則宜令電阻12之電阻值之目標值Rr[Ω]為Rrmax=1.2×Rr。若如此地設定，則即便假設發生最大之製造參差，並且是發生半導體裝置1之最大損失之驅動條件，亦可防止電阻12之峰值溫度比場效電晶體11超過5℃而高溫化之情形。
雖然取決於Vmax及Imax之大小，但因為Rr之大小往往是低於1Ω，故電阻12宜盡可能地增加通電寬度，盡可能地縮短通電長度。所以，電阻12宜為如上述般之形狀。又，如先前所提到，由於電阻值亦有檢測下限，故過度地縮短通電長度可能會發生無法把握電阻值之情形。
另，亦可在電阻之近處具備外部電阻端子(R端子)16。藉由具備外部電阻端子16，不論場效電晶體11之發熱或電阻12之發熱皆可經由外部電阻端子16而擴散。又，亦可利用外部電阻端子16來在製造的途中檢查電阻12之電阻值。
話說，雖然外部連接端子是透過焊料等之構件來與安裝基板接合之部位，但有因為安裝半導體裝置1時之擠壓之壓力、熱之影響造成之翹曲等，而令場效電晶體11、電阻12、或控制電路20等裝置功能部分發生損傷之虞。因此，亦可將構造設計成如下：在設置於導通區域100或控制區域200、或者設置於雙方之外部連接端子之正下方，不具備具有裝置功能之半導體層。
具有裝置功能之半導體層是構成場效電晶體11、電阻12、或控制電路20之各種元件及功能電路之、形成基本性能之半導體構造。亦可以是設置著目的只是單純讓電流流過之電極或配線。藉由如此之設計，尤其可防止在控制區域200之控制電路20，外部連接端子正下方之元件、功能電路於安裝時發生異常，使令放電電流固定之功能受損之情形。亦即，可提供可靠性高之半導體裝置1。
然而，若避免在外部連接端子之正下方設置裝置構造，則有例如在導通區域100，場效電晶體11之設置面積減少，無法充分確保讓大電流通電所必要之導通截面積之虞。在如此之情況下，亦可放棄一部分之外部連接端子之設置。例如，如圖5B所示，在導通區域100中，為了增大場效電晶體11之設置面積，而實施從同一正圓形之格子狀之外部連接端子群去除一部分之外部連接端子。在圖5B是放棄了俯視中之半導體裝置1之中央部分之4個外部連接端子之設置。由於可在不設置外部連接端子之部位改為設置場效電晶體11，故有利於大電流之通電，但因為附近沒有了散熱路徑，故散熱效果降低，峰值溫度亦相對地比周圍高。然而，若例如令去除外部連接端子之部分是靠近控制區域200之部分，則獲得因為外部連接端子消失而減少之散熱、與熱往原本就不發熱之控制區域200擴散之效果，在某程度上抵銷之效果。
以上之內容換句話說是表示可在半導體裝置1之面內隨意地操作高溫峰值位置。在圖5B，控制區域200是位於半導體裝置1之其中一長邊端(在圖5B是另一短邊94側)，導通區域100是在靠近控制區域200之側設有不設置外部連接端子之部分(由於位在半導體裝置1之中央，故以下是稱作中央部分)。在導通區域100設有不設置外部連接端子之部分的理由，是為了可應付流過導通區域100之放電電流為大電流的情況。雖然中央部分是未設置外部連接端子而散熱性降低，但由於靠近控制區域200，故是可易於將控制區域200當作散熱路徑來有效利用之位置。所以，可在一定程度上遵守以半導體裝置1全體來分散發熱之用意的情況下，進行令切換區域30之峰值溫度位置在半導體裝置1之中央部分朝離開控制區域200之方向稍微移動之操作。
在圖5B，外部連接端子是雖然未設置於中央部分，但設置成以將第2方向二等分之中央線作為對稱軸而線對稱配置。線對稱配置首先是具有令安裝時之擠壓之壓力、熱之影響造成之翹曲等之影響不在半導體裝置1發生偏頗之負荷之優點。又，雖然熱易於往靠近中央部分之控制區域200疏散，但在半導體裝置1之其中一短邊93側不具有同樣之手段，故亦具有設置外部連接端子來作為散熱路徑，取分散散熱之均衡之優點。可以說是因為將外部連接端子如此地配置，故易於操作切換區域30之峰值溫度位置。
在圖5B所示之例中，電阻區域40可以說是亦同樣。亦即，由於電阻區域40之靠近控制區域200之部分是散熱性良好，故亦可為了取均衡而在半導體裝置1之其中一短邊93側設置R端子16。可進行令電阻區域40之峰值溫度位置朝離開控制區域200之方向移動之操作。若利用峰值溫度位置之操作，則可在操作後之峰值溫度位置之附近，設置過熱保護功能之感測器等之感測溫度之感測器。只要可感測半導體裝置1之面內之峰值溫度最高之位置，則可獲得提高使用時之安全動作之保障。
所以，本實施形態宜為如下：在俯視中，半導體裝置1之外部連接端子是配置成以將半導體裝置1在第2方向上二等分之中央線作為軸而線對稱，在導通區域100，感測半導體裝置1之溫度之感測器是設置在被切換區域30與電阻區域40所夾之部位且比中央線還要遠離控制區域200之側。
再者，亦可因為提高電阻12之散熱性之目的，在俯視中，在半導體裝置1之電阻區域40具備直接或間接被覆電阻12之全面而配置之配線，該配線具有與電阻12接觸之部分，並且與在半導體裝置1之表面露出之1個以上之外部連接端子連接。亦可利用源極配線119來作為此配線，利用R端子16來作為外部連接端子。
由於放電電流流動所發生之熱是以外部連接端子作為散熱路徑而擴散，故外部連接端子之設置面積越寬廣則散熱性良好。另一方面，半導體裝置1在俯視中是非常小之形狀，可活用之面積有限度。因此，若外部連接端子之設置面積過大，則無法確保場效電晶體11與其他所必要之面積。所以，宜如上述般地，尤其在發熱大之電阻12，以被覆其上部的方式來設置以散熱性良好之金屬構成之電極或配線。雖然令被覆配線與電阻12直接接觸則散熱性佳，但即便是使絕緣膜等夾入其間等之間接被覆，亦可期待對提升散熱性有一定之幫助。
到此為止，實施形態1之說明是以場效電晶體11之通道為n型來作為前提。因此，場效電晶體11之汲極電極是連接於D端子13側，源極電極是連接於S端子14側。即便場效電晶體11之通道為p型，本實施形態亦成立。此情況下，場效電晶體11之源極電極是連接於D端子13側，汲極電極是連接於S端子14側。 (實施形態2)
圖8顯示本實施形態之實施形態2的電路圖。在本實施形態2，半導體裝置1之控制電路20之構成要件是除了運算放大器21與基準電壓生成電路22之外，還追加了複數個功能電路。
實施形態2之半導體裝置1更具備有在半導體裝置1之表面露出之外部電源輸入端子(VDD端子)18。VDD端子18是與電池3之正極側連接，是以供給用於驅動控制電路20之電源為主之外部連接端子。雖然在實施形態1是令D端子13兼作為外部電源輸入端子，但亦可將D端子13當作讓放電電流流入之流入端子來使用，外部電源輸入端子是使用與其分離之VDD端子18。亦即，半導體裝置1亦可以具備在其表面露出之複數個外部連接端子，往控制電路20之電源輸入是藉由與複數個外部連接端子當中，被施加與施加在讓放電電流流入之流入端子之電壓同等之電壓之外部連接端子電連接來進行。
VDD端子18在控制電路20中是連接於起動電路23。起動電路23之功能是隨時說明。從起動電路23有3個分歧。第1分歧是經過調節器電路24而生成內部電壓25。內部電壓25是連接於基準電壓生成電路22之輸入端子221，成為用於輸出基準電壓之起源。又，雖然圖8並未顯示，但內部電壓25是發揮在供給驅動以運算放大器21為首之其他之功能電路之電源。關於電源供給，使用內部電壓25比直接連接VDD端子18佳。這是因為VDD端子18有當發生某些故障時被施加大幅地超過電池3之電壓之異常電壓之虞，此時，控制電路20被破壞之可能性高。起動電路23與調節器電路24是以防止如此之狀況為目的而設置。亦即，從起動電路23起之第1分歧是控制電路20之保護系統。
起動電路23具備即便被施加通常動作範圍外之異常大小之電壓亦不破壞之耐壓特性。再者，調節器電路24具有當從VDD端子18輸入之電壓超過事先設定之大小VCLP[V]的情況下，輸出電壓VCLP[V]之功能。所以，內部電壓25是最大也僅止於VCLP[V]，供給不會破壞基準電壓生成電路22、運算放大器21其他之功能電路之電壓。
從起動電路23起之第2分歧是與基準電壓生成電路22之脈衝訊號輸入端子223連接。這是用來傳達從與起動電路23連接之控制端子(IN端子)15輸入之來自外部之脈衝訊號。基準電壓生成電路22之輸出端子222是往運算放大器21之非反相輸入端子211連接，其後續則因為與在實施形態1敘述之內容相同，故省略說明。與實施形態1不同的地方是基準電壓生成電路22具備接收來自微調電路26之訊號之機構。
在實施形態1亦說明過，由於令從D端子13往S端子14流動之放電電流固定成預定之大小，故運算放大器21是在反相輸入端子212接收第1接點17之電壓。雖然第1接點17之電壓是以電阻12之電阻值Rr[Ω]決定，但電阻值有不可避免之製造參差。即便電阻12之電阻值往Rr+ΔRr[Ω]擺動，只要因應此而將基準電壓生成電路22輸出之基準電壓改變為Va+ΔVa=Ia×Rr+Ia×ΔRr[V]，即可令固定成預定之大小Ia之放電電流無變化地通電。微調電路26是具有將基準電壓生成電路22輸出之基準電壓從Va改變為Va+ΔVa之功能的電路。
從起動電路23起之第3分歧是往AND電路29連接。又，來自過熱保護電路27之反相訊號亦輸入至AND電路29，從AND電路29朝運算放大器21傳達允許運算放大器21之驅動之訊號。所以，第3分歧是只有當來自起動電路23之脈衝訊號與來自過熱保護電路27之反相訊號同時輸入的情況下才允許運算放大器21驅動之指示系統。
過熱保護電路27是設置來令半導體裝置1之峰值溫度不超過容許值。半導體裝置1會因為放電電流之通電而發熱，當因為通電而高溫化之峰值溫度超過事先規定之容許值的情況下，過熱保護電路27將訊號輸出而往AND電路29傳達。由於來自過熱保護電路27之反相訊號輸入至AND電路29，故當半導體裝置1之峰值溫度低於容許值的情況下，允許運算放大器21之驅動之訊號傳達，相反地，當半導體裝置1之峰值溫度是容許值以上的情況下，允許運算放大器21之驅動之訊號停止。當運算放大器21之驅動不被允許的情況下，將場效電晶體11之閘極開啟之輸出未被執行，放電電流停止。
過熱保護電路27之檢知溫度之感測器部分宜設置在易於在半導體裝置1檢測峰值溫度之部位。雖然本實施形態是實施令半導體裝置1盡量分散損失之設計，但如上述，可一定程度地操作高溫化之部位，故宜將檢知溫度之感測器部分設置在如此之部位。作為一例，亦可以是在半導體裝置1之俯視中，在導通區域100中，被切換區域30與電阻區域40所夾之部位且比將半導體裝置1之長邊二等分之中央線還要遠離控制區域200之側。 (實施形態3)
以下，作為實施形態3，使用圖9來說明具備本實施形態之半導體裝置之電路構成。圖9是將本實施形態之半導體裝置應用於多胞(串聯連接之複數個電池，在此，電池是2個)之胞平衡電路之構成例。胞平衡是當任一電池過度充電的情況下，只有該電池個別地進行放電，取與其他之電池之平衡的架構。本實施形態之半導體裝置是使用在令過度充電之電池進行放電時。
在圖9，在對串聯連接之2個電池3a、3b充電之電路中，半導體裝置1a、1b是並聯連接於各自之電池3a、3b。半導體裝置1a、1b之D端子13a、13b分別連接於電池3a、3b之正極側，S端子14a、14b分別連接於電池3a、3b之負極側。控制器IC2之輸出是連接於各IN端子15a、15b。又，在半導體裝置1a、1b之外部，於IN端子15a、15b與S端子14a、14b之間，分別設置有驅動電阻981a、981b與驅動用二極體991a、991b。
控制器IC2是監視各電池3a、3b之電壓，例如，只要有1個電池超過預定之電壓，就進行令充電中止之運作。並且，進行只有超過預定之電壓之電池放電之運作。為了只有超過預定之電壓之電池(例如電池3a)放電之運作，而只對與該電池3a連接之半導體裝置1a之IN端子15a施加電壓，使場效電晶體11a開啟。
在圖9所示之構成之胞平衡電路中，若電池3a充電超過事先決定之電壓(例如5V)，則控制器IC2令充電停止，並且使控制器IC2內部之開關971a開啟。此時，形成從被過度充電之電池3a之正極透過驅動用二極體991b、與電池3a並聯連接之半導體裝置1a之驅動電阻981a而往電池3a之負極連繫之路徑。藉此，在半導體裝置1a之外部，在IN端子15a與S端子14a之間輸入從被過度充電之電池3a之正極之電位(約5V)降低了驅動用二極體991b之順向電壓(約0.7V)份量之電壓之約4.3V，因此，可使場效電晶體11a開啟，令電池3a之電壓放電到例如4.5V為止。若電池3a放電到4.5V，則控制器IC2內部之開關971a關閉，故場效電晶體11a關閉，來自電池3a之放電停止。然後，充電立即再啟動。反覆進行此動作直到所有的電池3a、3b被充電到5V為止。藉此，可一面抑制電池3a被過度充電之情形，一面將所有的電池3a、3b充電成5V。
與實施形態1同樣，本實施形態3之半導體裝置1亦可藉由刻意讓場效電晶體11負擔損失電力，而抑制放電期間之峰值溫度只在電阻12局部性地集中之情形。或者，亦可令放電電流變大來提高放電效率。此時，獲得藉由將放電期間縮短，而將全電池充電完成之時間縮短之效果。若如此地利用本實施形態，則在胞平衡用途，可改善放電效率之提升(時間縮短)與抑制高溫化之權衡。 (實施形態4)
圖10是具備實施形態4之半導體裝置1之電路構成。在本實施形態4，在半導體裝置1之控制電路20，在基準電壓生成電路22之內部具備測量從往控制端子(IN端子)15之脈衝訊號輸入時刻起算之時間之時間測量電路45、及事先設定了第1電壓位準Va1[V]與第2電壓位準Va2[V]之電壓選擇電路50。
如圖11A及圖11B所示，有時為了一些考量，在有脈衝訊號輸入之放電期間中，並非一律以固定大小之電流來通電，而是在某時間之前後令放電電流之大小階段性地變化。例如，在圖11A中，只有剛從電池3放電時是以大的電流值Ia1[A]將放電電流通電，若令此時之電池3之電壓下降增大，可提高內部阻抗之測定精度。剩下之時間可以因為不令損失電力無謂地增大之目的，而以壓抑之電流值來通電(Ia2[A]，Ia1＞Ia2)。又，要從放電電流之即將關閉前之電壓來測定內部阻抗的情況下，如圖11B所示，亦可操作放電電流之即將關閉前之電壓，令Ia1＜Ia2。同樣可獲得電池3之內部阻抗之測定精度提升與抑制無謂之損失電力之增大之效果。
在圖10所示之電路，如此之操作是可使用時間測量電路45與電壓選擇電路50來實現。時間測量電路45是事先如圖11A或圖11B所示地設定了欲切換電流值之時間。若以此作為t1[sec]，則時間測量電路45具有在從脈衝訊號輸入IN端子15起算之0~t1[sec]之期間是輸出訊號之功能。此時，由於在AND電路53輸入脈衝訊號之輸入與從時間測量電路45輸出之訊號，故電晶體51之閘極開啟，從基準電壓生成電路22往運算放大器21輸出基準電壓Va1[V]。
從脈衝訊號輸入IN端子15起算t1[sec]以後，沒有來自時間測量電路45之輸出。因此，來自AND電路53之訊號是未輸出，電晶體51之閘極是關閉。另一方面，因為反相器54是傳達時間測量電路45之反相訊號，故在AND電路55輸入脈衝訊號之輸入與從反相器54傳達之訊號(時間測量電路45之反相訊號)，因此，電晶體52之閘極開啟，從基準電壓生成電路22往運算放大器21輸出基準電壓Va2[V]。
如以上，亦可以令有脈衝訊號輸入之放電期間是具有從放電開始時刻到經過預定時間為止之第1期間、及從第1期間結束時刻到放電期間結束為止之第2期間，第1期間之放電電流值與前述第2期間之放電電流值是不同大小。再者，亦可以令基準電壓生成電路22具有測量從往控制端子15之脈衝訊號輸入時刻起算之時間之時間測量電路45、及設定了第1電壓位準與第2電壓位準之電壓選擇電路50，電壓選擇電路50是設定成在時間測量電路45檢知預定之時間為止選擇第1電壓位準來輸出，時間測量電路45檢知預定之時間後選擇第2電壓位準來輸出。
雖然以上是基於實施形態1~4來說明本揭示之半導體裝置，但本揭示並非限定於該等實施形態。只要未超脫本揭示之主旨，則對實施形態施加所屬技術領域中具有通常知識者能想到之各種變形、將實施形態之一部分之構成要件組合而建構之別的形態亦包含於本揭示之範圍內。 [產業利用性]
本揭示可廣泛地利用於高精度地測定以鋰離子電池為首之可充電電池之內部阻抗之半導體裝置。
1,1a,1b:半導體裝置 2:控制器IC 3,3a,3b:電池 11,11a,11b:場效電晶體 12,12a,12b:電阻 13,13a,13b:D端子(流入端子) 14,14a,14b:S端子(流出端子) 15,15a,15b:IN端子(控制端子) 16:R端子(外部電阻端子) 17,17a,17b:第1接點 18:VDD端子(外部電源輸入端子) 20:控制電路 21,21a,21b:運算放大器 22,22a,22b:基準電壓生成電路 23:起動電路 24:調節器電路 25:內部電壓 26:微調電路 27:過熱保護電路 29,53,55:AND電路 30:切換區域(場效電晶體部) 40:電阻區域(電阻部) 45:時間測量電路 50:電壓選擇電路 51,52:電晶體 54:反相器 90:導通區域與控制區域之邊界線 91,92:長邊 93,94:短邊 100:導通區域 111:半導體基板 112:飄移層 113:井層 114:源極區域 115:汲極區域 116:閘極絕緣膜 117:閘極電極 118:汲極配線 119:源極配線 200:控制區域 211:運算放大器之非反相輸入端子 212:運算放大器之反相輸入端子 213:運算放大器之輸出端子 221:基準電壓生成電路之輸入端子 222:基準電壓生成電路之輸出端子 223:基準電壓生成電路之脈衝訊號輸入端子 971a,971b:開關 981a,981b:驅動電阻 991a,991b:驅動用二極體
圖1A是顯示測定電池之內部阻抗之一方式之電特性的圖表。
圖1B是利用測定電池之內部阻抗之一方式來示意地顯示放電電流之參差之影響之電特性的圖表。
圖2A是使用實施形態1之半導體裝置的電路圖。
圖2B是顯示實施形態1之半導體裝置之一部分的電路圖。
圖3A是安裝實施形態1之半導體裝置時的示意圖。
圖3B是與實施形態1相關之藉由紅外線熱像儀測定安裝在安裝基板後之半導體裝置之通電時之發熱的結果。
圖4是顯示模擬實施形態1之半導體裝置所內藏之場效電晶體與電阻之最大溫度之結果的圖表。
圖5A是顯示實施形態1之半導體裝置之構造之一例的俯視圖。
圖5B是顯示實施形態1之半導體裝置之構造之一例的俯視圖。
圖5C是顯示實施形態1之半導體裝置之構造之一例的俯視圖。
圖5D是顯示實施形態1之半導體裝置之構造之一例的俯視圖。
圖6A是顯示設置在實施形態1之半導體裝置之內部之場效電晶體之構造之一例的俯視圖。
圖6B是顯示設置在實施形態1之半導體裝置之內部之場效電晶體之單位胞(cell)之構造之一例的俯視圖。
圖6C是顯示設置在實施形態1之半導體裝置之內部之場效電晶體之單位胞之構造之一例的截面圖。
圖6D是顯示設置在實施形態1之半導體裝置之內部之場效電晶體之電極構造之一例的俯視圖。
圖7A是顯示實施形態1之半導體裝置之構造之一例的俯視圖。
圖7B是顯示實施形態1之半導體裝置之構造之一例的俯視圖。
圖8是使用實施形態2之半導體裝置的電路圖。
圖9是使用實施形態3之半導體裝置的電路圖。
圖10是使用實施形態4之半導體裝置的電路圖。
圖11A是顯示在實施形態4之半導體裝置輸入輸出之訊號波形之一例的示意圖。
圖11B是顯示在實施形態4之半導體裝置輸入輸出之訊號波形之一例的示意圖。
1:半導體裝置
2:控制器IC
3:電池
11:場效電晶體
12:電阻
13:D端子(流入端子)
14:S端子(流出端子)
15:IN端子(控制端子)
17:第1接點
20:控制電路
21:運算放大器
22:基準電壓生成電路

Claims (19)

  1. 一種半導體裝置，是令儲存在蓄電裝置之電荷放電的半導體裝置，且是令前述放電時之前述半導體裝置之損失電力[W]除以前述半導體裝置之面積[mm2 ]後之損失電力面積比為0.4[W/mm2 ]以上的面朝下安裝之晶片尺寸封裝型之半導體裝置， 前述半導體裝置具有： 流入端子及流出端子，在前述放電時讓放電電流流入及流出； 控制端子，用於控制前述放電之放電期間； 橫型之場效電晶體及電阻，在前述流入端子與前述流出端子之間依序串聯連接；及 控制電路，與前述控制端子連接，不取決於前述流入端子與前述流出端子之間之施加電壓而將前述放電電流控制成固定， 在前述放電期間，場效電晶體部之最大溫度時之前述場效電晶體部與電阻部的溫度差為5℃以內，前述場效電晶體部是配置前述場效電晶體之區域，前述電阻部是配置前述電阻之區域。
  2. 如請求項1之半導體裝置，其中前述放電期間中之前述場效電晶體部之最大溫度時之前述場效電晶體部的溫度比前述電阻部的溫度高。
  3. 如請求項1之半導體裝置，其中在前述半導體裝置之動作規格最小電壓Vmin[V]時，前述場效電晶體之導通電阻值Ron[Ω]比前述電阻之電阻值Rr[Ω]大。
  4. 如請求項3之半導體裝置，其中在前述半導體裝置之動作規格最小電壓Vmin[V]時，前述場效電晶體之導通電阻值Ron[Ω]是前述電阻之電阻值Rr[Ω]的4倍以上且低於10倍。
  5. 如請求項1之半導體裝置，其中前述控制電路是從前述流入端子獲得電源供給。
  6. 如請求項1之半導體裝置，其中前述放電期間具有從前述放電開始時刻到經過預定時間為止之第1期間、及從前述第1期間結束時刻到前述放電期間結束為止之第2期間， 前述第1期間之放電電流值與前述第2期間之放電電流值不同。
  7. 一種半導體裝置，是令儲存在蓄電裝置之電荷放電的半導體裝置，且是令前述放電時之前述半導體裝置之損失電力[W]除以前述半導體裝置之面積[mm2 ]後之損失電力面積比為0.4[W/mm2 ]以上的面朝下安裝之晶片尺寸封裝型之半導體裝置， 前述半導體裝置具有： 複數個流入端子及複數個流出端子，在前述放電時讓放電電流流入及流出； 控制端子，用於控制前述放電之放電期間； 橫型之場效電晶體及電阻，在前述複數個流入端子與前述複數個流出端子之間依序串聯連接；及 控制電路，與前述控制端子連接，不取決於前述複數個流入端子與前述複數個流出端子之間之施加電壓而將前述放電電流控制成固定， 在前述半導體裝置之俯視中，前述半導體裝置是長方形狀， 前述複數個流入端子之一部分或全部是沿著前述半導體裝置之其中一長邊而排列配置， 前述複數個流出端子之一部分或全部是沿著前述半導體裝置之另一長邊而排列配置， 前述半導體裝置具有包含前述場效電晶體與前述電阻且前述放電電流流過之導通區域、及包含前述控制電路且前述放電電流不流過之控制區域， 前述導通區域與前述控制區域是以與前述半導體裝置之短邊平行之虛擬邊界線來劃分配置， 前述控制區域之面積是前述半導體裝置之面積的1/6以上且低於1/2。
  8. 如請求項7之半導體裝置，其中在前述俯視中，前述導通區域是配置在前述長邊方向之中央部，前述控制區域是配置在前述長邊方向之兩端部。
  9. 如請求項7之半導體裝置，其中在前述俯視中，前述導通區域是配置在前述長邊方向之其中一端部，前述控制區域是配置在前述長邊方向之另一端部。
  10. 如請求項7之半導體裝置，其中在前述俯視中，前述控制區域是配置在前述長邊方向之中央部，前述導通區域是配置在前述長邊方向之兩端部。
  11. 如請求項7之半導體裝置，其中前述半導體裝置具備在其表面露出之複數個外部連接端子， 前述複數個流入端子及前述複數個流出端子是前述複數個外部連接端子之一部分， 在前述俯視中，於前述短邊方向， 前述場效電晶體是配置於前述流入端子側，前述電阻是配置於前述流出端子側。
  12. 如請求項11之半導體裝置，其中在前述俯視中，前述複數個流入端子之一部分是配置成與前述半導體裝置之前述其中一長邊之間不夾有其他任何之外部連接端子， 在前述俯視中，前述複數個流出端子之一部分是配置成與前述半導體裝置之前述另一長邊之間不夾有其他任何之外部連接端子， 前述複數個流入端子之一部分與前述複數個流出端子之一部分是在沿著前述短邊方向之帶狀區域分別成組地配置。
  13. 如請求項12之半導體裝置，其中在前述俯視中，前述複數個外部連接端子是正圓形狀或長方圓形狀， 在分別與前述短邊方向及前述長邊方向平行且等間隔地排列之格子狀之位置當中，在除了以下位置以外的位置，有未設置前述外部連接端子之部位：自前述半導體裝置之前述其中一長邊及前述另一長邊起算各自位於等距離上，且各自在前述長邊方向上排列之1列或2列之位置；自前述半導體裝置之前述其中一短邊及前述另一短邊起算各自位於等距離上，且各自在前述短邊方向上排列之1行或2行之位置。
  14. 如請求項11之半導體裝置，其中前述場效電晶體被對齊排列成在前述俯視中手指之方向與前述長邊方向平行， 再者，前述場效電晶體之單位胞是長邊與前述長邊方向平行之長方形狀， 將前述流入端子與前述場效電晶體之汲極電極連接之汲極配線、及將前述電阻與前述場效電晶體之源極電極連接之源極配線具有形成梳齒型形狀的部分，前述梳齒型形狀是在前述長邊方向交互排列之形狀， 前述汲極配線與前述源極配線之形成前述梳齒型形狀之部分在前述長邊方向上之各自之單位寬度的和，是與前述場效電晶體之單位胞之前述長邊的長度大略相等。
  15. 如請求項7之半導體裝置，其中在前述俯視中，前述電阻是由前述放電電流之通電寬度與前述長邊方向上之前述導通區域之長度一致並且前述放電電流之通電長度為15μm以下的1個以上之同一形狀之電阻互相並聯地連接而構成。
  16. 如請求項7之半導體裝置，其中電阻部之面積對場效電晶體部之面積的比，與前述半導體裝置之動作規格最小電壓Vmin[V]時的前述電阻之電阻值Rr[Ω]對前述場效電晶體之導通電阻值Ron[Ω]的比是大略相等之關係，前述場效電晶體部是設置前述場效電晶體之區域，前述電阻部是設置前述電阻之區域。
  17. 如請求項11之半導體裝置，其中在設置於前述導通區域或前述控制區域、或者設置於雙方之前述複數個外部連接端子之正下方，不具備具有裝置功能之半導體層。
  18. 如請求項11之半導體裝置，其中在前述俯視中，在前述電阻部具備直接或間接被覆前述電阻之一部分而配置之配線， 前述配線具有與前述電阻接觸之部分，並且與在前述半導體裝置之表面露出之1個以上之前述複數個外部連接端子連接。
  19. 如請求項11之半導體裝置，其中在前述俯視中，前述複數個外部連接端子是配置成以將前述半導體裝置在前述長邊方向上二等分之中央線為軸而線對稱， 在前述導通區域，感測前述半導體裝置之溫度的感測器是設置在被場效電晶體部與電阻部所夾之部位且比前述中央線還要遠離前述控制區域之側，前述場效電晶體部是配置前述場效電晶體之區域，前述電阻部是配置前述電阻之區域。
TW110117137A 2020-05-13 2021-05-12 半導體裝置 TWI787814B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063024250P 2020-05-13 2020-05-13
US63/024,250 2020-05-13

Publications (2)

Publication Number Publication Date
TW202145447A TW202145447A (zh) 2021-12-01
TWI787814B true TWI787814B (zh) 2022-12-21

Family

ID=78524591

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110117137A TWI787814B (zh) 2020-05-13 2021-05-12 半導體裝置

Country Status (5)

Country Link
US (1) US11585860B2 (zh)
JP (1) JP7076055B2 (zh)
CN (1) CN114667629B (zh)
TW (1) TWI787814B (zh)
WO (1) WO2021230269A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200826405A (en) * 2006-07-04 2008-06-16 Campagnolo Srl Method and system for supplying electrical energy from a battery power supply unit
US20120229193A1 (en) * 2008-09-30 2012-09-13 Infineon Technologies Ag System and Method for Temperature Based Control of a Power Semiconductor Circuit
US20140370940A1 (en) * 2012-02-29 2014-12-18 Nec Energy Devices, Ltd. Battery control system, battery pack, electronic device and charger
US20200028053A1 (en) * 2017-08-31 2020-01-23 Massachusetts Institute Of Technology Materials, devices, and methods for resonant ambient thermal energy harvesting using thermal diodes

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09114530A (ja) 1995-10-13 1997-05-02 Sony Corp 定電流装置
JP3298804B2 (ja) 1997-05-07 2002-07-08 株式会社山武 電流出力回路
JP3305257B2 (ja) * 1998-05-06 2002-07-22 セイコーインスツルメンツ株式会社 充放電制御回路と充電式電源装置およびその制御方法
JP4240691B2 (ja) 1999-11-01 2009-03-18 株式会社デンソー 定電流回路
JP4385811B2 (ja) 2004-03-24 2009-12-16 株式会社デンソー 定電流回路
JP2006271086A (ja) * 2005-03-23 2006-10-05 Nec Electronics Corp 充電装置
WO2009044717A1 (ja) * 2007-10-04 2009-04-09 Rohm Co., Ltd. 充電制御装置及びこれを用いた電子機器
WO2009078274A1 (ja) * 2007-12-14 2009-06-25 Fuji Electric Device Technology Co., Ltd. 集積回路および半導体装置
JP2011010417A (ja) * 2009-06-24 2011-01-13 Hitachi Ltd 無停電電源装置
US8415926B2 (en) 2009-10-19 2013-04-09 Apple Inc. In-situ battery health detector and end-of-life indicator
JP2013221790A (ja) 2012-04-13 2013-10-28 Toyota Industries Corp 車両に搭載されるバッテリの内部状態推定装置
WO2015166654A1 (ja) 2014-05-01 2015-11-05 パナソニックＩｐマネジメント株式会社 半導体装置および半導体モジュール
JP6749184B2 (ja) * 2016-09-01 2020-09-02 日立オートモティブシステムズ株式会社 半導体装置
JP2018151344A (ja) * 2017-03-15 2018-09-27 株式会社明電舎 無停電電源装置及び蓄電池劣化診断方法
CN111684582B (zh) 2018-06-19 2022-05-10 新唐科技日本株式会社 半导体装置
US11049856B2 (en) * 2018-06-19 2021-06-29 Nuvoton Technology Corporation Japan Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200826405A (en) * 2006-07-04 2008-06-16 Campagnolo Srl Method and system for supplying electrical energy from a battery power supply unit
US20120229193A1 (en) * 2008-09-30 2012-09-13 Infineon Technologies Ag System and Method for Temperature Based Control of a Power Semiconductor Circuit
US20140370940A1 (en) * 2012-02-29 2014-12-18 Nec Energy Devices, Ltd. Battery control system, battery pack, electronic device and charger
US20200028053A1 (en) * 2017-08-31 2020-01-23 Massachusetts Institute Of Technology Materials, devices, and methods for resonant ambient thermal energy harvesting using thermal diodes

Also Published As

Publication number Publication date
CN114667629A (zh) 2022-06-24
WO2021230269A1 (ja) 2021-11-18
JP7076055B2 (ja) 2022-05-26
CN114667629B (zh) 2022-11-29
US20220373605A1 (en) 2022-11-24
JPWO2021230269A1 (zh) 2021-11-18
US11585860B2 (en) 2023-02-21
TW202145447A (zh) 2021-12-01

Similar Documents

Publication Publication Date Title
US11050096B2 (en) Battery protection circuit and battery pack including same
US9007033B2 (en) Battery temperature detection and parasitic resistance compensation system
US9548604B2 (en) System for battery management and protection
TWI549396B (zh) 用於監視電氣特性之系統、器件及程序
JP5487161B2 (ja) バッテリ保護回路、その制御方法及びバッテリ・パック
US9876377B2 (en) Multichip, battery protection apparatus, and battery pack
JP6063713B2 (ja) 電池保護システム
KR102519119B1 (ko) 배터리 보호 회로 및 이를 포함하는 배터리 팩
US8917063B2 (en) Battery pulse charging method and apparatus
US20170370994A1 (en) Semiconductor device, battery pack, and mobile terminal including voltage measurement, current measurement, and control
CN101156243A (zh) 具有温度传感装置的mosfet
TWI787814B (zh) 半導體裝置
US11946813B2 (en) Battery module detecting high temperature of battery cell and method for detecting high temperature of battery cell
KR20200098880A (ko) 열전소자를 이용한 배터리 셀 밸런싱 시스템
KR102503796B1 (ko) 배터리 보호 회로
JP2002369372A (ja) 組電池
US12062933B2 (en) Battery protection circuit and battery pack including same
JP2010267640A (ja) パワーｍｏｓｆｅｔと電池監視装置
JP2004355837A (ja) 過電流保護回路を備えるパック電池
TW201832440A (zh) 電池模組