TWI782805B - 電容器結構及其製造方法 - Google Patents
電容器結構及其製造方法 Download PDFInfo
- Publication number
- TWI782805B TWI782805B TW110144738A TW110144738A TWI782805B TW I782805 B TWI782805 B TW I782805B TW 110144738 A TW110144738 A TW 110144738A TW 110144738 A TW110144738 A TW 110144738A TW I782805 B TWI782805 B TW I782805B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- insulating layer
- layer
- capacitor structure
- capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 39
- 239000004020 conductor Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 8
- 239000011800 void material Substances 0.000 abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 239000000463 material Substances 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
一種電容器結構，包括基底、介電層與電容器。介電層位於基底上，且具有開口。電容器包括第一電極、絕緣層與第二電極。第一電極位於開口中，且具有第一空洞。絕緣層位於第一空洞中，且具有第二空洞。絕緣層具有第一上表面與第二上表面。第一上表面高於第二上表面。第二電極位於第二空洞的側壁上，且暴露出絕緣層的部分第二上表面。
Description
本發明是有關於一種半導體結構及其製造方法，且特別是有關於一種電容器結構及其製造方法。
電容器為廣泛應用於電子產品中的一種被動元件。然而，如何降低電容器的製程複雜度跟製造成本為目前持續努力的目標。舉例來說，中國專利公開第CN1532911號與中國專利第CN102446915號揭示可將電容器的製程與內連線結構的製程進行整合。
本發明提供一種電容器結構及其製造方法，其可降低製程複雜度跟製造成本。
本發明提出一種電容器結構，包括基底、介電層與電容器。介電層位於基底上，且具有開口。電容器包括第一電極、絕緣層與第二電極。第一電極位於開口中，且具有第一空洞(void)。絕緣層位於第一空洞中，且具有第二空洞。絕緣層具有第一上表面與第二上表面。第一上表面高於第二上表面。第二電極位於第二空洞的側壁上，且暴露出絕緣層的部分第二上表面。
依照本發明的一實施例所述，在上述電容器結構中，第一電極可共形地位於開口的側壁與底面上。
依照本發明的一實施例所述，在上述電容器結構中，絕緣層可共形地位於第一空洞的側壁與底面上。
依照本發明的一實施例所述，在上述電容器結構中，第二電極未完全覆蓋絕緣層的第二上表面。
依照本發明的一實施例所述，在上述電容器結構中，第二電極的上視形狀可為環狀。
依照本發明的一實施例所述，在上述電容器結構中，第一電極的頂面的高度可等於或低於絕緣層的第一上表面的高度。
依照本發明的一實施例所述，在上述電容器結構中，第二電極的頂面的高度可等於或低於絕緣層的第一上表面的高度。
本發明提出一種電容器結構的製造方法，可包括以下步驟。提供基底。在基底上形成介電層。介電層具有開口。形成電容器。電容器的形成方法包括以下步驟。在開口中形成第一電極。第一電極具有第一空洞。在第一空洞中形成絕緣層。絕緣層具有第二空洞。絕緣層具有第一上表面與第二上表面。第一上表面高於第二上表面。在第二空洞的側壁上形成第二電極。第二電極暴露出絕緣層的部分第二上表面。
依照本發明的一實施例所述，在上述電容器結構的製造方法中，第二電極的形成方法可包括以下步驟。在第二空洞中以及介電層、第一電極與絕緣層上共形地形成導電材料層。對導電材料層進行蝕刻製程，而形成第二電極。
依照本發明的一實施例所述，在上述電容器結構的製造方法中，更可包括以下步驟。對第二電極進行過蝕刻製程(over etching process)，而使得第二電極的頂面低於絕緣層的第一上表面。
基於上述，在本發明所提出的電容器結構及其製造方法中，由於電容器結構的製程可與內連線結構的製程進行整合，因此整個製程不需增加任何光罩，進而可降低製程複雜度跟製造成本。此外，在本發明所提出的電容器結構及其製造方法中，可彈性地調整電容器的上視形狀，以增加電容器的電容量。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1J為根據本發明的一些實施例的電容器結構的製造流程剖面圖。圖2為根據本發明的一些實施例的電容器與通孔的上視圖。
請參照圖1A，提供基底100。基底100可為半導體基底，如矽基底。接著，在基底100上形成介電層102。介電層102具有開口OP1。在一些實施例中，介電層102更具有開口OP2。舉例來說，可藉由微影製程與蝕刻製程來移除部分介電層102，而形成開口OP1與開口OP2。介電層102的材料例如是氧化矽、氮化矽、氮氧化矽或其組合。
在一些實施例中，在介電層102中可具有導電層104a與導電層104b。在一些實施例中，導電層104a與導電層104b可為導線。導電層104a與導電層104b的材料例如是鋁等金屬。此外，開口OP1可暴露出導電層104a，且開口OP2可暴露出導電層104b。
請參照圖1B，可在開口OP1與開口OP2中以及介電層102上共形地形成導電材料層106。由於開口OP1的寬度W1大於導電材料層106的厚度T1的兩倍，因此位在開口OP中的導電材料層106可具有空洞V1。此外，由於開口OP2的寬度W2小於或等於導電材料層106的厚度T1的兩倍，因此導電材料層106可填滿開口OP2。導電材料層106的材料例如是鎢等金屬。導電材料層106的形成方法例如是化學氣相沉積法。
請參照圖1C，可在導電材料層106上共形地形成絕緣材料層108。由於空洞V1的寬度W3大於絕緣材料層108的厚度T2的兩倍，因此位在空洞V1中的絕緣材料層108可具有空洞V2。絕緣材料層108的材料例如是氧化矽(如，如四乙氧基矽烷(tetraethyl orthosilicate，TEOS)氧化矽)、氮化矽或其組合。絕緣材料層108的形成方法例如是化學氣相沉積法。
請參照圖1D，可對絕緣材料層108與導電材料層106進行化學機械研磨製程，而形成絕緣層108a、電極106a與通孔(via)106b。藉此，可在開口OP1中形成具有空洞V1的電極106a，可在空洞V1中形成具有空洞V2的絕緣層108a，且可在開口OP2中形成通孔106b。電極106a可電性連接於導電層104a，且通孔106b可電性連接於導電層104b。電極106a可共形地位於開口OP1的側壁與底面上。絕緣層108a可共形地位於空洞V1的側壁與底面上。此外，絕緣層108a具有上表面S1與上表面S2。上表面S1高於上表面S2。
請參照圖1E，可在空洞V2中以及介電層102、電極106a與絕緣層108a上共形地形成導電材料層110。由於空洞V2的寬度W4大於導電材料層110的厚度T3的兩倍，因此導電材料層110不會填滿空洞V2。導電材料層110的材料例如是鋁等金屬。導電材料層110的形成方法例如是物理氣相沉積法。
接著，可在導電材料層110上形成圖案化光阻層112。圖案化光阻層112可藉由微影製程來形成。
請參照圖1F，可利用圖案化光阻層112作為罩幕，對導電材料層110進行蝕刻製程，而形成電極110a與導電層110b。藉此，可在空洞V2的側壁上形成電極110a，且可形成電性連接於通孔106b的導電層110b。在一些實施例中，導電層110b可為導線。在對導電材料層110進行蝕刻製程之後，可暴露出部分介電層102、電極106a的頂面TS1、絕緣層108a的上表面S1與絕緣層108a的部分上表面S2。此外，電極110a暴露出絕緣層108a的部分上表面S2。亦即，電極110a未完全覆蓋絕緣層108a的上表面S2。在一些實施例中，電極106a的頂面TS1的高度可等於絕緣層108a的上表面S1的高度，且電極110a的頂面TS2的高度可等於絕緣層108a的上表面S1的高度，但本發明並不以此為限。上述蝕刻製程例如是乾式蝕刻製程。
藉由上述方法，可形成電容器114與內連線結構116。電容器114包括電極106a、絕緣層108a與電極110a。絕緣層108a位在電極106a與電極110a之間。內連線結構116包括彼此電性連接的導電層104b、通孔106b與導電層110b。
請參照圖1G，可對電極110a進行過蝕刻製程，而使得電極110a的頂面TS2的高度低於絕緣層108a的上表面S1的高度。此外，在上述過蝕刻製程中，可移除部分電極106a，而使得電極106a的頂面TS1的高度低於絕緣層108a的上表面S1的高度。在本實施例中，電極106a的頂面TS1的高度可低於絕緣層108a的上表面S1的高度，且電極110a的頂面TS2的高度可低於絕緣層108a的上表面S1的高度，但本發明並不以此為限。在另一些實施例中，可不進行圖1G的步驟，藉此電極106a的頂面TS1的高度可等於絕緣層108a的上表面S1的高度，且電極110a的頂面TS2的高度可等於絕緣層108a的上表面S1的高度。在進行上述製程之後，只要電極106a與電極110a可藉由絕緣層108a而彼此絕緣，即屬於本發明所涵蓋的範圍。
請參照圖1H，可移除圖案化光阻層112。圖案化光阻層112的移除方法例如是乾式剝離法(dry stripping)或濕式剝離法(wet stripping)。
接著，可形成覆蓋介電層102、電容器114與內連線結構116的介電層118。此外，介電層118可填滿空洞V2。介電層118的材料例如是氧化矽。介電層118的形成方法例如是化學氣相沉積法。
然後，可在介電層118上形成圖案化光阻層120。圖案化光阻層120可藉由微影製程來形成。
請參照圖1I，可利用圖案化光阻層120作為罩幕，移除部分介電層118，而形成開口OP3與開口OP4。開口OP3暴露出電極110a。開口OP4暴露出導電層110b。此外，部分介電層118位在空洞V2中。部分介電層118的移除方法例如是乾式蝕刻法。
接著，可移除圖案化光阻層120。圖案化光阻層120的移除方法例如是乾式剝離法或濕式剝離法。
請參照圖1J，可在開口OP3中形成通孔122a，且可在開口OP4中形成通孔122b。通孔122a可電性連接於電極110a。此外，內連線結構116更可包括通孔122b。通孔122b可電性連接於導電層110b。通孔122a與通孔122b的材料例如是鎢等金屬。通孔122a與通孔122b的形成方法例如是先形成填滿開口OP3與開口OP4的導電材料層(未示出)，再藉由化學研磨製程移除位在開口OP3的外部與開口OP4的外部的導電材料層。
以下，藉由圖1J來說明上述實施例的電容器結構10。此外，雖然電容器結構10的形成方法是以上述方法為例來進行說明，但本發明並不以此為限。
請參照圖1J與圖2，電容器結構10包括基底100、介電層102與電容器114。介電層102位於基底100上，且具有開口OP1。電容器114包括電極106a、絕緣層108a與電極110a。電極106a位於開口OP1中，且具有空洞V1。絕緣層108a位於空洞V1中，且具有空洞V2。絕緣層108a具有上表面S1與上表面S2。上表面S1高於上表面S2。電極110a位於空洞V2的側壁上，且暴露出絕緣層108a的部分上表面S2。電極110a的上視形狀可為環狀(圖2)。此外，可彈性地調整電容器114的上視形狀，以增加電容器114的電容量。
另外，電容器結構10中的其餘構件可參照上述實施例的說明。另一方面，電容器結構10中的各構件的材料、設置方式、形成方法與功效已於上述實施例進行詳盡地說明，於此不再說明。
綜上所述，在上述實施例的電容器結構10及其製造方法中，由於電容器結構10的製程可與內連線結構116的製程進行整合，因此整個製程不需增加任何光罩，進而可降低製程複雜度跟製造成本。此外，在上述實施例的電容器結構10及其製造方法中，可彈性地調整電容器114的上視形狀，以增加電容器114的電容量。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:電容器結構
100:基底
102,118:介電層
104a,104b,110b:導電層
106,110:導電材料層
106a,110a:電極
106b,122a,122b:通孔
108:絕緣材料層
108a:絕緣層
112,120:圖案化光阻層
114:電容器
116:內連線結構
OP1~OP4:開口
S1,S2:上表面
T1~T3:厚度
TS1,TS2:頂面
V1,V2:空洞
W1~W4:寬度
圖1A至圖1J為根據本發明的一些實施例的電容器結構的製造流程剖面圖。
圖2為根據本發明的一些實施例的電容器與通孔的上視圖。
10:電容器結構
100:基底
102,118:介電層
104a,104b,110b:導電層
106a,110a:電極
106b,122a,122b:通孔
108a:絕緣層
114:電容器
116:內連線結構
OP1~OP4:開口
S1,S2:上表面
TS1,TS2:頂面
V1,V2:空洞
Claims (10)
- 一種電容器結構，包括： 基底； 介電層，位於所述基底上，且具有開口；以及 電容器，包括： 第一電極，位於所述開口中，且具有第一空洞； 絕緣層，位於所述第一空洞中，且具有第二空洞，其中所述絕緣層具有第一上表面與第二上表面，且所述第一上表面高於所述第二上表面；以及 第二電極，位於所述第二空洞的側壁上，且暴露出所述絕緣層的部分所述第二上表面。
- 如請求項1所述的電容器結構，其中所述第一電極共形地位於所述開口的側壁與底面上。
- 如請求項1所述的電容器結構，其中所述絕緣層共形地位於所述第一空洞的側壁與底面上。
- 如請求項1所述的電容器結構，其中所述第二電極未完全覆蓋所述絕緣層的所述第二上表面。
- 如請求項1所述的電容器結構，其中所述第二電極的上視形狀包括環狀。
- 如請求項1所述的電容器結構，其中所述第一電極的頂面的高度等於或低於所述絕緣層的所述第一上表面的高度。
- 如請求項1所述的電容器結構，其中所述第二電極的頂面的高度等於或低於所述絕緣層的所述第一上表面的高度。
- 一種電容器結構的製造方法，包括： 提供基底； 在所述基底上形成介電層，其中所述介電層具有開口；以及 形成電容器，其中所述電容器的形成方法包括： 在所述開口中形成第一電極，其中所述第一電極具有第一空洞； 在所述第一空洞中形成絕緣層，其中所述絕緣層具有第二空洞，所述絕緣層具有第一上表面與第二上表面，且所述第一上表面高於所述第二上表面；以及 在所述第二空洞的側壁上形成第二電極，其中所述第二電極暴露出所述絕緣層的部分所述第二上表面。
- 如請求項8所述的電容器結構的製造方法，其中所述第二電極的形成方法包括： 在所述第二空洞中以及所述介電層、所述第一電極與所述絕緣層上共形地形成導電材料層；以及 對所述導電材料層進行蝕刻製程，而形成所述第二電極。
- 如請求項9所述的電容器結構的製造方法，更包括： 對所述第二電極進行過蝕刻製程，而使得所述第二電極的頂面低於所述絕緣層的所述第一上表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110144738A TWI782805B (zh) | 2021-12-01 | 2021-12-01 | 電容器結構及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110144738A TWI782805B (zh) | 2021-12-01 | 2021-12-01 | 電容器結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI782805B true TWI782805B (zh) | 2022-11-01 |
| TW202324770A TW202324770A (zh) | 2023-06-16 |
Family
ID=85794357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110144738A TWI782805B (zh) | 2021-12-01 | 2021-12-01 | 電容器結構及其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI782805B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6078093A (en) * | 1996-04-12 | 2000-06-20 | Lg Semicon Co., Ltd. | Capacitor structure of semiconductor device for high dielectric constant |
| US7919803B2 (en) * | 2007-09-20 | 2011-04-05 | Elpida Memory, Inc. | Semiconductor memory device having a capacitor structure with a desired capacitance and manufacturing method therefor |
| US8642400B2 (en) * | 2007-03-20 | 2014-02-04 | Fujitsu Semiconductor Limited | Method of manufacturing semiconductor device including capacitor element |
| TW201707054A (zh) * | 2015-04-22 | 2017-02-16 | 格羅方德半導體公司 | 高密度電容器結構及方法 |
| CN112542544A (zh) * | 2019-09-23 | 2021-03-23 | 台湾积体电路制造股份有限公司 | 金属-绝缘体-金属电容器及其形成方法 |
| US11011520B2 (en) * | 2019-03-15 | 2021-05-18 | Etron Technology, Inc. | Semiconductor DRAM cell structure having low leakage capacitor |
-
2021
- 2021-12-01 TW TW110144738A patent/TWI782805B/zh active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6078093A (en) * | 1996-04-12 | 2000-06-20 | Lg Semicon Co., Ltd. | Capacitor structure of semiconductor device for high dielectric constant |
| US8642400B2 (en) * | 2007-03-20 | 2014-02-04 | Fujitsu Semiconductor Limited | Method of manufacturing semiconductor device including capacitor element |
| US7919803B2 (en) * | 2007-09-20 | 2011-04-05 | Elpida Memory, Inc. | Semiconductor memory device having a capacitor structure with a desired capacitance and manufacturing method therefor |
| TW201707054A (zh) * | 2015-04-22 | 2017-02-16 | 格羅方德半導體公司 | 高密度電容器結構及方法 |
| US11011520B2 (en) * | 2019-03-15 | 2021-05-18 | Etron Technology, Inc. | Semiconductor DRAM cell structure having low leakage capacitor |
| CN112542544A (zh) * | 2019-09-23 | 2021-03-23 | 台湾积体电路制造股份有限公司 | 金属-绝缘体-金属电容器及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202324770A (zh) | 2023-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI871516B (zh) | 一種去除在閘極結構上方的階梯高度的方法 | |
| US5922515A (en) | Approaches to integrate the deep contact module | |
| TWI782805B (zh) | 電容器結構及其製造方法 | |
| CN100585856C (zh) | 半导体电容器及其制备方法 | |
| KR100482029B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
| CN100463176C (zh) | 半导体器件的制造方法 | |
| US7183171B2 (en) | Pyramid-shaped capacitor structure | |
| TWI832278B (zh) | 半導體結構及其製造方法 | |
| JP2002299558A (ja) | 半導体装置及びその製造方法 | |
| US5913133A (en) | Method of forming isolation layer for semiconductor device | |
| US20050266633A1 (en) | Method for fabricating capacitor | |
| TWI786986B (zh) | 內連線結構的製造方法 | |
| TWI896481B (zh) | 半導體結構的製造方法 | |
| KR100421657B1 (ko) | 복합 반도체 소자의 콘택홀 제조 방법 | |
| TWI802218B (zh) | 電容器結構及其製造方法 | |
| KR100631938B1 (ko) | 커패시터 제조방법 | |
| KR101057753B1 (ko) | 반도체 소자의 제조방법 | |
| KR100605229B1 (ko) | 엠아이엠 캐패시터 형성 방법 | |
| CN120916445A (zh) | Mim电容及其制作方法 | |
| KR100529613B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| KR20030000695A (ko) | 반도체소자의 스토리지 노드 형성방법 | |
| KR100688724B1 (ko) | 고용량 ｍｉｍ 구조 커패시터 제조방법 | |
| KR100955839B1 (ko) | 멀티 커패시터 제조 방법 | |
| KR100248814B1 (ko) | 반도체 장치의 캐패시터 형성 방법 | |
| KR20000007304A (ko) | 반도체 장치의 제조 방법 |