[go: up one dir, main page]

TWI780167B - 半導體基底以及半導體元件 - Google Patents

半導體基底以及半導體元件 Download PDF

Info

Publication number
TWI780167B
TWI780167B TW107121783A TW107121783A TWI780167B TW I780167 B TWI780167 B TW I780167B TW 107121783 A TW107121783 A TW 107121783A TW 107121783 A TW107121783 A TW 107121783A TW I780167 B TWI780167 B TW I780167B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
semiconductor
lattice constant
crystal structure
substrate
Prior art date
Application number
TW107121783A
Other languages
English (en)
Other versions
TW202002321A (zh
Inventor
陳孟揚
李榮仁
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Priority to TW107121783A priority Critical patent/TWI780167B/zh
Priority to US16/452,126 priority patent/US11189754B2/en
Publication of TW202002321A publication Critical patent/TW202002321A/zh
Application granted granted Critical
Publication of TWI780167B publication Critical patent/TWI780167B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H10H20/818—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous within the light-emitting regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/8215—Bodies characterised by crystalline imperfections, e.g. dislocations; characterised by the distribution of dopants, e.g. delta-doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Abstract

本揭露提供一種半導體基底以及半導體元件。半導體基底包含一 第一半導體層以及一第二半導體層，且第二半導體層位於第一半導體層之上。第一半導體層具有一第一晶格常數(L1)，而第二半導體層具有一第二晶格常數(L2)，且第二晶格常數與第一晶格常數之差值(L2-L1)與第一晶格常數(L1)的比值大於0.036。

Description

半導體基底以及半導體元件
本揭露關於一種半導體基底。
發光二極體被廣泛地用於固態照明光源。相較於傳統的白熾燈泡和螢光燈，發光二極體具有耗電量低以及壽命長等優點，因此發光二極體已逐漸取代傳統光源，並且應用於各種領域，如交通號誌、背光模組、路燈照明、醫療設備等。
本揭露提供一種半導體基底，包含一第一半導體層以及一第二半導體層，且第二半導體層位於第一半導體層之上。第一半導體層包含一第一晶格常數(L1)，而第二半導體層包含一第二晶格常數(L2)，且第二晶格常數與第一晶格常數之差值(L2-L1)與第一晶格常數(L1)的比值係大於0.036。
本揭露亦提供一種半導體基底的製造方法，包含以下步驟：提供一成長基板；磊晶成長一第一半導體層於成長基板之上，其中第一半導體層包含一第一晶格常數L1；以及，磊晶成長一第二半導體層 於第一半導體層之上，其中第二半導體層包含一第二晶格常數L2，且第二晶格常數與第一晶格常數之差值(L2-L1)與第一晶格常數(L1)的比值係大於0.036。
10:半導體基底
12:第一半導體層
14、200:第二半導體層
15、17:界面
16、100:成長基板
18:承載基板
19:功能結構
20:黏結層
21:第三半導體層
22:第四半導體層
23:第一電極
24:第二電極
141:第一側
142:第二側
C:結晶缺陷
D1、D2:延伸方向
D3:磊晶方向
T1:第一厚度
T2:第二厚度
TD1、TD2、TD:貫穿式差排
θ1、θ2:夾角
第1圖係本揭露一實施例所揭示半導體基底之剖面示意圖。
第2圖係本揭露另一實施例所揭示半導體基底之剖面示意圖。
第3A圖至第3E圖係顯示根據本揭露實施例所揭示之半導體元件的製造流程剖面示意圖。
第4圖係本揭露所揭示之半導體元件之剖面示意圖。
第5圖係本揭露實施例1所揭示半導體基底(1)之穿透式電子顯微鏡圖譜。
第6圖係本揭露比較例1所揭示半導體基底(2)之穿透式電子顯微鏡圖譜。
第7圖係本揭露比較例1所揭示半導體基底(2)上表面之掃描式電子顯微鏡圖譜。
第8圖係本揭露實施例2所揭示半導體基底(3)上表面之掃描式電子顯微鏡圖譜。
以下實施例將伴隨著圖式說明本申請之概念，在圖式或說明中，相似或相同之部分係使用相同之標號，並且在圖式中，元件之形 狀或厚度可擴大或縮小。需特別注意的是，圖中未繪示或說明書未描述之元件，可以是熟習此技藝之人士所知之形式，且各實施例間為避免贅述而對於相同技術特徵描述可能有所省略。
在本公開內容中，如果沒有特別的說明，通式AlGaInP代表(Aly1Ga(1-y1))1-x1Inx1P，其中0≦x1≦1，0≦y1≦1；通式AlAsSb代表AlAs(1-x2)Sbx2，其中0≦x2≦1；通式InGaAsP代表Inx3Ga1-x3As1-y2Py2，其中0≦x3≦1，0≦y2≦1；通式AlGaAsP代表Alx4Ga1-x4As1-y3Py3，其中0≦x4≦1，0≦y3≦1；通式InGaSb代表Inx5Ga1-x5Sb，其中0≦x5≦1。
本揭露實施例提供一種半導體基底。根據本揭露實施例，請參照第1圖，半導體基底10可包含一第一半導體層12以及一第二半導體層14，第二半導體層14位於第一半導體層12之上。第一半導體層12包含一第一晶格常數(lattice constant)L1，而第二半導體層14包含一第二晶格常數L2，且第二晶格常數與第一晶格常數之差值(L2-L1)與第一晶格常數(L1)的比值可大於0.036。換言之，第一半導體層12之第一晶格常數L1與第二半導體層14之第二晶格常數L2之間的關係符合以下公式：((L2-L1)/L1)×100%>3.6%
根據本揭露某些實施例，第二半導體層14之第二晶格常數與第一半導體層12之第一晶格常數的差值(L2-L1)與第一晶格常數(L1)的比值亦可大於0.036並不大於0.2，較佳的，比值介於0.04至0.1之間(兩者皆含)，又更佳的，介於0.04至0.08之間。換言之，第一半導體層12之 第一晶格常數L1與第二半導體層14之第二晶格常數L2之間的關係符合以下公式：3.6%<((L2-L1)/L1)×100%<20%
本揭露所揭示半導體層之晶格常數是指在溫度為300k下量測半導體層之X光繞射圖譜。在此列舉數種半導體材料之晶格常數如表1所示。
Figure 107121783-A0305-02-0006-1
請繼續參閱第1圖，在本揭露所揭示半導體基底10中，第一半導體層12係直接與第二半導體層14接觸。換言之，第一半導體層12以及第二半導體層14之間並未存在任何其他層將第一半導體層12以及第二半導體層14分隔。再換言之，第一半導體層12以及第二半導體層14之間僅存在單一界面15，並未有兩個以上(含)之界面。
根據本揭露實施例，第一半導體層12包含一第一晶體結構(crystal structure)，而第二半導體層14包含一第二晶體結構，且第一晶體結構與第二晶體結構相同。換言之，第一半導體層12與第二半導體層14包含相同之晶體結構(crystal structure)。舉例而言，第一半導體層12與第二半導體層14可同時包含閃鋅礦晶體結構(zincblende crystal structure)。在此，第一半導體層及第二半導體層的晶體結構可使用任何適合的方式確認，例如X射線繞射分析(XRD)、選區繞射(Selected Area Diffraction，SAD)或收斂束電子繞射(Convergent Beam Electron Diffraction：CBED)。
請繼續參閱第1圖，本揭露所揭示之半導體基底，可降低第二半導體層14中貫穿式差排(threading dislocation)TD1、TD2的數目，因此有效降低第二半導體層14中結晶缺陷(crystallographic defect)數目，進而得到較佳磊晶品質的半導體基底。具體地，本揭露所揭示半導體基底於第一半導體層12及第二半導體層14之間的界面15有錯位差排(圖未示)(misfit dislocation)。貫穿式差排TD1以及貫穿式差排TD2分別具有一延伸方向D1、D2，延伸方向D1、D2與界面15分別具有一夾角θ1、θ2，夾角θ1、θ2介於20至90度之間。具體地，延伸方向D1、D2為貫穿式差排的起始點以及終點此兩點之方向。
於一實施例中，本揭露所揭示之半導體基底之第二半導體層14的上表面，其平方平均值粗糙度(geometric average roughness，Rq)可小於或等於50nm，較佳的，小於或等於30nm，又更佳的，小於或等於10nm。於一實施例中，平方平均值粗糙度(Rq)的量測範圍為1μm×1μm。
根據本揭露實施例，第二半導體層14包含一貫穿式差排密度，其小於109個/cm2，較佳的，小於108個/cm2。在此，貫穿式差排密度(即在單位平方公分下貫穿式差排的數目)可藉由穿透式電子顯微鏡 (transmission electron microscope、TEM)圖譜中所顯示的貫穿式差排數目加以計算而得。
根據本揭露實施例，第一半導體層12和第二半導體層14可包含三五族半導體材料，較佳的，三五族半導體材料其包含鎵(Ga)、鋁(Al)、砷(As)、磷(P)、銻(Sb)或銦(In)，又更佳的，三五族半導體材料不包含氮(N)。三五族半導體材料例如為InGaAsP、AlInGaP、InGaSb或AlAsSb。於一實施例中，第一半導體層12的三五族半導體材料包含鎵，且第二半導體層14的三五族半導體材料包含銦。於一實施例中，第一半導體層12可包含GaAs，而第二半導體層14可包含InP。於一實施例中，第一半導體層12可包含AlP，而第二半導體層14可包含InP。於一實施例中，第一半導體層12可包含AlaGa(1-a)P(0.45≦a≦0.55)，而第二半導體層14可包含InP。
根據本揭露某些實施例，當第一半導體層12包含AlP時，第二半導體層14並未包含GaAs；當第一半導體層12包含AlbGa(1-b)P(其中0.01≦b≦0.99，較佳的0.45≦b≦0.55)時，第二半導體層14並未包含GaAs。
根據本揭露實施例，第二半導體層14並未包含GaAs。此外，根據本揭露某些實施例，第二半導體層14可包含InP。
仍請參照第1圖，半導體基底10具有一磊晶方向D3。第一半導體層12可包含一第一厚度T1，而第二半導體層14可包含一第二厚度T2。根據本揭露實施例，第二厚度T2可大於或等於第一厚度T1，較佳的， 第二厚度T2大於第一厚度T1，藉以降低貫穿式差排竄升到第二半導體層14之上表面的數目。於一實施例中，第一厚度T1可小於或等於500nm(例如介於30nm至500nm之間，兩者皆含)，而第二厚度T2可大於或等於500nm(例如介於500nm至5μm之間，兩者皆含)。若第一厚度T1小於30nm或大於500nm時，其較無法達到使第二半導體層14降低貫穿式差排數目的功效，進而無法提升半導體基底的磊晶品質。於本揭露中，厚度的量測方向平行磊晶方向D3。於本揭露中，第一半導體層12的第一厚度T1是第一半導體層12沿著磊晶方向D3的最大厚度。第二半導體層14的第二厚度T2是第二半導體層14沿著磊晶方向D3的最大厚度。
根據本揭露實施例，第一半導體層12與第二半導體14層可為未故意摻雜之半導體層，其包含的摻雜物之摻雜濃度小於1×1017/cm3。於一實施例中，第一半導體層12與第二半導體14層可為故意摻雜之半導體層。第一半導體層12與第二半導體14層可包含相同之導電性或包含相同的摻雜物。再者，根據本揭露實施例，第一半導體層12與第二半導體層14亦可具有不同之導電性或包含不同的摻雜物。摻雜物可包含但不限於碳(C)、鎂(Mg)、矽(Si)、鋅(Zn)或銻(Sb)。摻雜物的摻雜濃度不小於1×1017/cm3，例如介於1×1017/cm3至1×1021/cm3之間(兩者皆含)，較佳的，介於1×1017/cm3至1×1019/cm3之間(兩者皆含)。舉例而言，第一半導體層12與第二半導體層14可為n型半導體層或p型半導體層。根據本揭露某些實施例，第一半導體層12與第二半導體層14可為n型半導體層。
於一實施例中，界面15具有一厚度，其介於5nm至60nm之間。於本揭露中，界面15的厚度為沿著磊晶方向D3的最大厚度。於一實施例中，界面15同時包含第一半導體層12以及第二半導體層14的材料。
根據本揭露實施例，請參照第2圖，本揭露所揭示半導體基底10可更包含一成長基板16，第一半導體層12係位於成長基板16以及第二半導體層14之間。成長基板16包含一第三晶體結構，而第三晶體結構與第一晶體結構不同。換言之，成長基板16與第一半導體層12包含不同之晶體結構，且成長基板16與第二半導體層14亦包含不同之晶體結構。舉例而言，第三晶體結構可包含鑽石晶體結構(diamond crystal structure)。此外，根據本揭露實施例，當第三晶體結構包含鑽石晶體結構時，第一晶體結構(及/或第二晶體結構)可包含閃鋅礦晶體結構。成長基板16的第三晶體結構可使用任何適合的方式確認，例如X射線繞射分析(XRD)、選區繞射(Selected Area Diffraction，SAD)或收斂束電子繞射(Convergent Beam Electron Diffraction：CBED)。
根據本揭露實施例，第一半導體層12與成長基板16晶格匹配(lattice-matched)。換言之，成長基板16可包含一第三晶格常數(L3)，且第一半導體層12之第一晶格常數(L1)與成長基板16之第三晶格常數的差值(L1-L3)與第三晶格常數(L3)的比值可介於-0.005至0.005之間。第一半導體層12之第一晶格常數(L1)與成長基板16之第三晶格常數(L3)之間的關係可由以下公式表示：-0.5%≦((L1-L3)/L3)×100%≦0.5%
本揭露所揭示包含成長基板16、第一半導體層12以及第二半導體層14的半導體基底10，藉由和成長基板16之晶格常數匹配但不同晶體結構之第一半導體層12，可降低第二半導體層14中貫穿式差排 (threading dislocation)的數目，進而得到較佳磊晶品質的半導體基底。具體地，本揭露所揭示半導體基底10於第一半導體層12及第二半導體層14之間的界面15有錯位差排(misfit dislocation)(圖未示)。
於一實施例中，本揭露所揭示半導體基底的上表面(即第二半導體層14的上表面)，其表面的平方平均值粗糙度(Rq)可小於或等於50nm，較佳的，小於或等於30nm，又更佳的，小於或等於10nm。於一實施例中，平方平均值粗糙度(Rq)的量測範圍為1μm×1μm。
根據本揭露實施例，成長基板16之材料可包含矽或鍺。舉例而言，當第一半導體層12包含AlP或AlcGa(1-c)P時(其中0.01≦c≦0.99，較佳的，0.45≦c≦0.55)，且第二半導體層14包含InP時，成長基板16之材料可包含矽；或，當第一半導體層12包含GaAs且當第二半導體層14包含InP時，成長基板16之材料可包含鍺。
請繼續參閱第2圖，成長基板16係直接與第一半導體層12接觸。換言之，成長基板16以及第一半導體層12之間並未存在任何其他層將成長基板16以及第一半導體層12分隔。再換言之，成長基板16以及第一半導體層12之間僅存在單一界面17，並未有兩個以上(含)之界面。
本揭露更提供一半導體元件。半導體元件包含依前述實施例中所述之半導體基底。半導體元件更包含其他層或是結構形成於半導體基底上。本揭露所揭示之半導體元件可為高電子遷移率晶體電晶體(High electron mobility transistor，HEMT)、偵測器、太陽能電池、雷射或發光二極體等。於一實施例中，本揭露所揭示半導體元件為一發光二極體，半導體元件包含一功能結構，其位於第二半導體層14上。功能結構包含一活性區域。於一實施例中，活性區域可發出一輻射，輻射包 含光，光具有一峰值波長(peak wavelength)，峰值波長介於800nm至3000nm之間，較佳的，介於1100nm至1700nm之間。
根據本揭露實施例，本揭露亦提供一種半導體元件的製造方法。第3A圖至第3E圖為一系列示意圖，用以說明本揭露所揭示半導體元件的製造方法。在此，半導體元件的製造方法包含以下步驟。
首先，請參照第3A圖，提供一成長基板16。接著，請參照第3B圖，磊晶成長第一半導體層12於成長基板16之上，第一半導體層12包含一第一晶格常數L1。磊晶成長的方法包含，但不限於，金屬有機化學氣相沉積(metal-organic chemical vapor deposition，MOCVD)、氫化物氣相磊晶法(hydride vapor phase epitaxy，HVPE)、分子束磊晶(molecular beam epitaxy，MBE)或液相磊晶法(liquid-phase epitaxy，LPE)。
接著，請參照第3C圖，磊晶成長第二半導體層14於第一半導體層12之上藉以形成半導體基底10，第二半導體層具14有一第二晶格常數L2。在此，第二晶格常數與第一晶格常數之差值(L2-L1)與第一晶格常數(L1)的比值係大於0.036。第二半導體層14包含一第一側141及一第二側142，且第一側141及第二側142反向設置。第二半導體層14之第二側142位於第一側141以及第一半導體層12之間。
請參照第3D圖，在磊晶成長第二半導體層14後，在第二半導體層14之第一側141上形成一功能結構19，當半導體元件為發光二極體時或雷射二極體時，功能結構19包含活性區域，當半導體元件為高電子遷移率晶體電晶體時，功能結構19包含通道層。於一實施例中，通道層包含砷化鎵(GaAs)。於另一實施例中，通道層包含氮化鎵(GaN)。於另一 實施例中，通道層實質上由砷化鎵(GaAs)所構成。於另一實施例中，通道層實質上由氮化鎵(GaN)所構成。
請參照第3D圖上述半導體元件的製造方法可視需要更包含將一承載基板18接合於第二半導體層14之第一側141上。承載基板18接合於第二半導體層14的方式包含，但不限於，以一黏結層20將一承載基板18接合於功能結構19。承載基板18的材料包含，但不限於為銅(Cu)、碳化矽(SiC)、鉬(Mo)、鎢鉬合金(MoW)、碳化矽(SiC)氮化鋁(AlN)、氧化鋅(ZnO)、矽(Si)、銅鎢(CuW)、玻璃或氧化鋁(Al2O3)。黏結層20包含透明導電氧化物、金屬、絕緣氧化物或高分子。透明導電氧化物包含氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化銦鎢(IWO)、氧化鋅(ZnO)或氧化銦鋅(IZO)。金屬包含銦、錫、金、鉑、鎢、鈦、鋁、鎳或其等之合金。絕緣氧化物包含氧化鋁(AlOx)、氧化矽(SiOx)或氮氧化矽(SiOxNy)。高分子包含環氧樹脂(epoxy)、聚醯亞胺(polyimide)、八氟环丁烷(perfluorocyclobutane)、苯並環丁烯(benzocyclobutene，BCB)或矽氧樹脂(silicone)。黏結層20的厚度介於400nm至5000nm之間(兩者皆含)。
參照第3E圖，於本實施例中，半導體元件的製造方法可視需要更包含同時移除成長基板16以及第一半導體層12。移除成長基板16以及第一半導體層12的方法包含，但不限於，濕式蝕刻或乾式蝕刻。
第4圖係本揭露所揭示之半導體元件之剖面示意圖。於本實施例中，本揭露所揭示半導體元件為一發光二極體。半導體元件包含如第2圖所示之半導體基底10。半導體元件更包含一功能結構19，功能結 構19包含一活性區域，活性區域包含單異質結構(single heterostructure；SH)、雙異質結構(double heterostructure；DH)、雙側雙異質結構(double-side double heterostructure；DDH)、或多層量子井(MQW)。半導體元件更包含一第三半導體層21以及一第四半導體層22分別位於功能結構19之兩側，第三半導體層21的導電型態與第四半導體層22的導電型態相反。半導體元件更包含一第一電極23以及一第二電極24，第一電極23位於第四半導體層22之上且與第四半導體層22電性連接，第二電極24位於第三半導體層21之上且與第三半導體層21電性連接。於本實施例中，第一電極23以及第二電極24位於半導體基底10的相同一側，換言之，第一電極23以及第二電極24皆位於第二半導體層14的第一側141上。
於另一實施例中，第一電極23以及第二電極24位於半導體基底10的相反兩側，換言之，第一電極23以及第二電極24分別位於第二半導體層14的第一側141以及第二側142上。
本揭露的又一實施例是依據前述實施例中的結構的結合或是改變。例如，於一實施例中，第3E圖所示的半導體元件可包含如第4圖所示的第一電極23以及第二電極24和/或第三半導體層21以及第四半導體層22。於一實施例中，第一電極23以及第二電極24位於承載基板18的相反兩側。於另一實施例中，第一電極23以及第二電極24位於承載基板18的相同側。
為了讓本揭露之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉數實施例及比較例，作詳細說明如下：
實施例1
提供一成長基板，成長基板之材料實質上由鍺所構成，其 包含鑽石晶體結構。成長基板的厚度大於150μm，以及成長基板的晶格常數約為5.66Å。接著，於成長基板上磊晶成長一第一半導體層，其實質上由GaAs所構成且具有閃鋅礦晶體結構。第一半導體層12的厚度約為50nm，以及第一半導體層的晶格常數約為5.65Å。
接著，於第一半導體層上磊晶成長第二半導體層，其實質上InP所構成且具有閃鋅礦晶體結構，得到本實施例之半導體基底(1)，其中第二半導體層的厚度約為3μm，以及第二半導體層的晶格常數約為5.87Å。在此，第二半導體層層與第一半導體層之晶格常數差值與第一半導體層的晶格常數的比值約為0.039。
以穿透式電子顯微鏡(TEM)觀察半導體基底(1)之基底之剖面圖，結果如第5圖所示。
由第5圖可得知，第一半導體層12位於成長基板16上，第一半導體層12與第二半導體層14之間具有沿著第一半導體層12與第二半導體層14界面15分佈的錯位差排，而在第二半導體層14內並未觀察到明顯的貫穿式差排。於本實施例中，界面15的厚度約為50nm。於本實施例中，界面15實質上由InP以及GaAs所構成。
量測半導體基底(1)之InP層的平方平均值粗糙度(Rq)，平方平均值粗糙度(Rq)的量測範圍為1μm×1μm，其小於10nm。此外，以半導體基底(1)之穿透式電子顯微鏡圖譜中所顯示的貫穿式差排數目換算出第二半導體層中貫穿式差排密度，其小於109/cm2。
比較例1
提供一成長基板，其實質上由GaAs所構成且具有閃鋅礦晶體結構，其中成長基板的厚度大於150μm。接著，於成長基板上磊晶成 長一第二半導體層，得到半導體基底(2)，第二半導體層實質上由InP所構成且具有閃鋅礦晶體結構，第二半導體層的厚度約為3μm。
以穿透式電子顯微鏡(TEM)觀察半導體基底(2)之剖面圖，結果如第6圖所示。相較於第5圖，第6圖中，第二半導體層200位於成長基板100上，第二半導體層200內可觀察到大量的貫穿式差排TD。
以掃描式電子顯微鏡(scanning electron microscope、SEM)觀察所得之半導體基底(2)之第二半導體層200的上表面，結果如第7圖所示。由第7圖可得知，半導體基底(2)之第二半導體層200的上表面可明顯觀察到大量的結晶缺陷C，而此結晶缺陷係由大量的貫穿式差排(threading dislocation)所造成。
量測半導體基底(2)之第二半導體層200的平方平均值粗糙度(Rq)，平方平均值粗糙度(Rq)的量測範圍為1μm×1μm，其大於50nm。此外，以半導體基底(2)之穿透式電子顯微鏡圖譜中所顯示的貫穿式差排數目換算出InP層中貫穿式差排密度，舉本比較例為計算的例子，方框圈起的面積約為1μm×1μm，有11個貫穿式差排，故第二半導體層200的貫穿式差排密度大於109/cm2。
實施例2
提供一成長基板，成長基板之材料實質上由矽所構成，其具有鑽石晶體結構。成長基板的厚度大於150μm，以及成長基板的晶格常數約為5.43Å。接著，於成長基板上磊晶成長第一半導體層，第一半導體層實質上由Al0.5Ga0.5P所構成且具有閃鋅礦晶體結構。第一半導體的厚度約為50nm，以及第一半導體層的晶格常數約為5.48Å。
接著，於第一半導體層上磊晶成長第二半導體層，其實質 上由InP所構成且具有閃鋅礦晶體結構，得到半導體基底(3)。第二半導體層的厚度約為3μm，以及第二半導體層的晶格常數約為5.87Å。在此，第二半導體層與第一半導體層兩者之晶格常數差值與第一半導體層之晶格常數的比值係約為0.071。
以掃描式電子顯微鏡(scanning electron microscope、SEM)觀察所得之半導體基底(3)之上表面，結果如第8圖所示。與第7圖相比可得知，半導體基底(3)之上表面的結晶缺陷較不明顯，亦即，半導體基底(3)之上表面具有如第7圖所示的結晶缺陷C之數目明顯較少。
量測半導體基底(3)之第二半導體層的表面之平方平均值粗糙度(Rq)，平方平均值粗糙度(Rq)的量測範圍為1μm×1μm，其小於10nm。此外，以半導體基底(3)之穿透式電子顯微鏡圖譜中所顯示的貫穿式差排數目換算出第一半導體層中貫穿式差排密度其小於109/cm2。
由實施例1、實施例2以及比較例1之結果可得知，本揭露使用和成長基板之晶格常數匹配但不同晶體結構之第一半導體層，可在第一半導體層之上磊晶成長與第一半導體層之材料的晶格常數差異較大之第二半導體層，可降低形成於第二半導體層內的貫穿式差排(threading dislocation)以及減少第二半導體層之表面的平方平均值粗糙度，得到具有較佳磊晶品質的第二半導體層，進而得到具有較佳磊晶品質的半導體基底。
本揭露之半導體元件可應用於例如為感測器、夜視系統、血氧偵測器等、功率放大器(Power Amplifier)、資訊傳輸、或射頻(Radio frequency)元件。例如，當本揭露之半導體元件為一包含砷化鎵(GaAs)之高電子遷移率晶體電晶體時，其可應用於功率放大器。當本揭露之半 導體元件為一包含氮化鎵(GaN)之高電子遷移率晶體電晶體時，其可應用於射頻元件。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明實施例。本技術領域中具有通常知識者應理解可採用本發明實施例作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
10:半導體基底
12:第一半導體層
14:第二半導體層
15:界面
D1、D2:延伸方向
D3:磊晶方向
T1:第一厚度
T2:第二厚度
TD1、TD2:貫穿式差排
θ1、θ2:夾角

Claims (10)

  1. 一種半導體基底，包含：一第一半導體層，其中該第一半導體層具有一第一晶體結構及一第一晶格常數(L1)；一第二半導體層，位於該第一半導體層之上且具有一第二晶體結構，其中該第二半導體層具有一第二晶格常數(L2)；以及成長基板，直接接觸該第一半導體層且具有一第三晶體結構，其中該第一半導體層位於該成長基板以及該第二半導體層之間，且該第三晶體結構與該第一晶體結構不同；其中該第二晶格常數與該第一晶格常數之差值(L2-L1)與該第一晶格常數(L1)的比值大於0.036。
  2. 如申請專利範圍第1項所述半導體基底，其中該第一半導體層與該第二半導體層直接接觸。
  3. 如申請專利範圍第1項所述半導體基底，其中該第一晶體結構與該第二晶體結構相同。
  4. 如申請專利範圍第1項所述半導體基底，其中該第二晶格常數與該第一晶格常數的差值(L2-L1)與該第一晶格常數(L1)的比值不大於0.2。
  5. 一種半導體基底，包含：一第一半導體層，包含三五族半導體材料且具有一第一厚度及一第一晶格常數(L1)；以及 一第二半導體層，位於該第一半導體層之上，包含三五族半導體材料且具有一第二厚度及一第二晶格常數(L2)；其中，該第二厚度大於或等於該第一厚度，該第一半導體層包含鎵且該第二半導體層包含銦，該第二晶格常數與該第一晶格常數之差值(L2-L1)與該第一晶格常數(L1)的比值大於0.036。
  6. 如申請專利範圍第5項所述半導體基底，其中該第一半導體層具有一第一晶體結構，而該第二半導體層具有一第二晶體結構，且該第一晶體結構與該第二晶體結構相同。
  7. 如申請專利範圍第5項所述半導體基底，還包含一成長基板，直接接觸該第一半導體層且具有一第三晶體結構，其中該第三晶體結構包含鑽石晶體結構，且該第一晶體結構包含閃鋅礦晶體結構。
  8. 如申請專利範圍第5項所述半導體基底，其中該第二半導體層具有一上表面，且該上表面的平方平均值粗糙度小於或等於50nm。
  9. 如申請專利範圍第5項所述半導體基底，其中該第一半導體層具有一貫穿式差排密度，其小於109/cm2。
  10. 一種半導體元件，包含：如申請專利範圍第1項至第9項中任一項所述之半導體基底；以及一功能結構，位於該半導體基底上；其中，該功能結構包含一活性區域。
TW107121783A 2018-06-26 2018-06-26 半導體基底以及半導體元件 TWI780167B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107121783A TWI780167B (zh) 2018-06-26 2018-06-26 半導體基底以及半導體元件
US16/452,126 US11189754B2 (en) 2018-06-26 2019-06-25 Semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107121783A TWI780167B (zh) 2018-06-26 2018-06-26 半導體基底以及半導體元件

Publications (2)

Publication Number Publication Date
TW202002321A TW202002321A (zh) 2020-01-01
TWI780167B true TWI780167B (zh) 2022-10-11

Family

ID=68980784

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107121783A TWI780167B (zh) 2018-06-26 2018-06-26 半導體基底以及半導體元件

Country Status (2)

Country Link
US (1) US11189754B2 (zh)
TW (1) TWI780167B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050006635A1 (en) * 2003-03-26 2005-01-13 Kyocera Corporation Semiconductor apparatus, method for growing nitride semiconductor and method for producing semiconductor apparatus
TW201214762A (en) * 2010-09-17 2012-04-01 Lg Display Co Ltd Method for manufacturing semiconductor light-emitting device

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3242967B2 (ja) * 1992-01-31 2001-12-25 株式会社東芝 半導体発光素子
JP3217490B2 (ja) * 1992-09-29 2001-10-09 株式会社東芝 半導体発光装置
JP3285981B2 (ja) * 1993-01-14 2002-05-27 浜松ホトニクス株式会社 半導体受光素子
JPH10223929A (ja) * 1996-12-05 1998-08-21 Showa Denko Kk ＡｌＧａＩｎＰ発光素子用基板
US20060124956A1 (en) * 2004-12-13 2006-06-15 Hui Peng Quasi group III-nitride substrates and methods of mass production of the same
JP4410195B2 (ja) * 2006-01-06 2010-02-03 株式会社東芝 半導体装置及びその製造方法
JP5292716B2 (ja) * 2007-03-30 2013-09-18 富士通株式会社 化合物半導体装置
JP5570736B2 (ja) * 2009-02-06 2014-08-13 シャープ株式会社 化合物半導体太陽電池の製造方法
US20100221512A1 (en) * 2009-02-27 2010-09-02 Massachusctts Institute of Technology Digital metamorphic alloys for graded buffers
JP4745414B2 (ja) * 2009-03-30 2011-08-10 株式会社東芝 磁気抵抗素子及び磁気メモリ
US20100282305A1 (en) 2009-05-08 2010-11-11 Emcore Solar Power, Inc. Inverted Multijunction Solar Cells with Group IV/III-V Hybrid Alloys
JP5215284B2 (ja) * 2009-12-25 2013-06-19 シャープ株式会社 多接合型化合物半導体太陽電池
JP5388967B2 (ja) * 2010-08-09 2014-01-15 株式会社東芝 半導体発光素子
KR101811796B1 (ko) * 2010-10-06 2018-01-25 삼성전자주식회사 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법
US20120300168A1 (en) * 2011-05-23 2012-11-29 Raytheon Company Optically transparent conductors
WO2013045596A2 (en) * 2011-09-29 2013-04-04 The Morgan Crucible Company Plc Inorganic materials, methods and apparatus for making same, and uses thereof
JP5117609B1 (ja) * 2011-10-11 2013-01-16 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP5319810B2 (ja) * 2012-03-08 2013-10-16 株式会社東芝 窒化物半導体層の製造方法
US10453996B2 (en) * 2012-05-04 2019-10-22 Stc.Unm Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
US9040342B2 (en) * 2012-09-07 2015-05-26 Epistar Corporation Photovoltaic cell and manufacturing method thereof
US9368939B2 (en) * 2013-10-18 2016-06-14 Soraa Laser Diode, Inc. Manufacturable laser diode formed on C-plane gallium and nitrogen material
KR102098250B1 (ko) * 2013-10-21 2020-04-08 삼성전자 주식회사 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
US9520697B2 (en) * 2014-02-10 2016-12-13 Soraa Laser Diode, Inc. Manufacturable multi-emitter laser diode
CN105097520B (zh) * 2014-05-04 2018-09-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
KR102318317B1 (ko) * 2014-05-27 2021-10-28 실라나 유브이 테크놀로지스 피티이 리미티드 반도체 구조물과 초격자를 사용하는 진보된 전자 디바이스 구조
US9741810B2 (en) * 2014-07-30 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel of gate-all-around transistor
EP3224866B8 (en) * 2014-11-24 2019-02-27 Artilux Inc. Monolithic integration techniques for fabricating photodetectors with transistors on same substrate
US9520394B1 (en) * 2015-05-21 2016-12-13 International Business Machines Corporation Contact structure and extension formation for III-V nFET
TWI607582B (zh) 2016-03-25 2017-12-01 晶元光電股份有限公司 半導體元件及其製造方法
US10181526B2 (en) * 2016-06-02 2019-01-15 Samsung Electronics Co., Ltd. Field effect transistor including multiple aspect ratio trapping structures
KR102698291B1 (ko) * 2016-11-08 2024-08-23 삼성전자주식회사 광변조기 및 이를 포함한 광변조 어레이
KR102320022B1 (ko) * 2017-03-09 2021-11-02 서울바이오시스 주식회사 반도체 발광 소자
GB201705755D0 (en) * 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
JP7150705B2 (ja) * 2017-05-01 2022-10-11 ヌヴォトンテクノロジージャパン株式会社 窒化物系発光装置
KR101856906B1 (ko) * 2017-08-31 2018-05-10 연세대학교 산학협력단 스핀-궤도 토크 자기 소자
JP2019067786A (ja) * 2017-09-28 2019-04-25 株式会社東芝 高出力素子
WO2019093471A1 (ja) * 2017-11-13 2019-05-16 アドバンストマテリアルテクノロジーズ株式会社 膜構造体及びその製造方法
KR102433290B1 (ko) * 2018-02-08 2022-08-17 에스케이하이닉스 주식회사 강유전성 소자의 제조 방법
JP6924166B2 (ja) * 2018-05-14 2021-08-25 株式会社東芝 半導体装置
US10505025B1 (en) * 2018-08-02 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Tunnel field-effect transistor and method for forming the same
JP6948993B2 (ja) * 2018-08-20 2021-10-13 株式会社東芝 磁気記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050006635A1 (en) * 2003-03-26 2005-01-13 Kyocera Corporation Semiconductor apparatus, method for growing nitride semiconductor and method for producing semiconductor apparatus
TW201214762A (en) * 2010-09-17 2012-04-01 Lg Display Co Ltd Method for manufacturing semiconductor light-emitting device

Also Published As

Publication number Publication date
TW202002321A (zh) 2020-01-01
US11189754B2 (en) 2021-11-30
US20190393380A1 (en) 2019-12-26

Similar Documents

Publication Publication Date Title
US20090189154A1 (en) ZnO NANOSTRUCTURE-BASED LIGHT EMITTING DEVICE
JP2012235091A (ja) ミスカットバルク基板上にエピタキシャルプロセスを行う方法およびシステム
US20130032821A1 (en) Schottky barrier diode and method for manufacturing the same
JP2014099658A (ja) ミスカット基板上に成長した平面型非極性ｍ平面ｉｉｉ族窒化物薄膜
US20130228791A1 (en) Nitride semiconductor light emitting device and manufacturing method thereof
KR101552104B1 (ko) 반도체 발광소자
JP2016518703A (ja) ２ステップの透明導電膜の堆積方法、及び、ＧａＮナノワイヤデバイスの製造方法
US20240363804A1 (en) Semiconductor stack, semiconductor device and method for manufacturing the same
EP3712963B1 (en) Method of making a photoelectrode for solar water splitting
CN111354842B (zh) 半导体元件
KR20110105641A (ko) 발광 다이오드 및 이의 제조 방법
TWI780167B (zh) 半導體基底以及半導體元件
US10763395B2 (en) Light emitting diode element and method for manufacturing same
CN110649132B (zh) 半导体基底、半导体元件及半导体元件的制造方法
TWI856632B (zh) 半導體疊層、半導體元件及其製造方法
TWI900181B (zh) 半導體疊層、半導體元件及其製造方法
CN111384152B (zh) 半导体元件
TW202450144A (zh) 半導體疊層、半導體元件及其製造方法
KR20140059522A (ko) 질화갈륨 기판을 포함하는 발광소자 및 이를 포함하는 발광 다이오드 패키지
JP2007073872A (ja) 半導体素子

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent