[go: up one dir, main page]

TWI776083B - 半導體裝置總成及其製造方法 - Google Patents

半導體裝置總成及其製造方法 Download PDF

Info

Publication number
TWI776083B
TWI776083B TW108130747A TW108130747A TWI776083B TW I776083 B TWI776083 B TW I776083B TW 108130747 A TW108130747 A TW 108130747A TW 108130747 A TW108130747 A TW 108130747A TW I776083 B TWI776083 B TW I776083B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
antenna structure
antenna
assembly
redistribution layer
Prior art date
Application number
TW108130747A
Other languages
English (en)
Other versions
TW202025230A (zh
Inventor
歐文 Ｒ 菲
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW202025230A publication Critical patent/TW202025230A/zh
Application granted granted Critical
Publication of TWI776083B publication Critical patent/TWI776083B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

本發明揭示用於一半導體裝置總成之製造系統及方法，該半導體裝置總成具有：一半導體裝置，其具有一第一側及與該第一側相對之一第二側；一模製化合物區，其鄰近於該半導體裝置；一重佈層，其鄰近於該半導體裝置之該第一側；一介電層，其鄰近於該半導體裝置之該第二側；一第一通孔，其延伸通過該模製化合物區且連接至該介電層中之至少一個跡線；以及一天線結構，其形成於該介電層上且通過該第一通孔連接至該半導體裝置。

Description

半導體裝置總成及其製造方法
本文中所描述之實施例係關於毫米波天線、電磁干擾(EMI)屏蔽，以及尤其是將它們整合在扇出型或其它封裝上。
隨著計算裝置與吾人的社會愈加緊密接合，資料存取及行動性對於典型消費者而言正變得愈來愈重要。例如蜂巢式電話、平板電腦、膝上型電腦等緊湊型無線計算裝置正變得更快、更小且更具行動性。為符合新一代產品之需求，行動裝置內之處理及記憶體封裝必須變得更快且更緊湊。第5代無線系統(5G)提供高輸送量、低潛時、高行動性及高連接密度。利用毫米波段(24至86GHz)進行行動資料通信有利於產生5G系統。
用於毫米波通信之天線通常包括沈積於行動裝置內之印刷電路板(PCB)上之天線陣列。天線佔用之面積或佔據面積可減小附接至PCB之裝置之密度並且可產生較大且較少之行動裝置。此外，水平毫米波天線可致使干擾相鄰電路，天線可沈積於該相鄰電路上面。此等因素可使得難以將毫米波天線併入至行動裝置中。可能存在其它問題、缺點及缺陷。
在一個實施例中，一種半導體裝置總成包含：一半導體裝置，其具有一第一側及與該第一側相對之一第二側；一模製化合物區，其鄰近於該半導體裝置；一重佈層，其鄰近於該半導體裝置之該第一側；一介電層，其鄰近於該半導體裝置之該第二側；一第一通孔，其延伸通過該模製化合物區且連接至該介電層中之至少一個跡線；一天線結構，其形成於該介電層上且通過該第一通孔連接至該半導體裝置。
在另一實施例中，一種半導體裝置總成包含：一半導體裝置，其具有一第一側；一模製化合物區；一第一重佈層，其鄰近於該半導體裝置之該第一側，該第一重佈層經組態以將該半導體裝置連接至一外部裝置；一第二重佈層，其鄰近於該第一重佈層；以及一天線結構，其形成於該第二重佈層中，該半導體裝置通過該第一重佈層連接至該天線結構。
在另一實施例中，一種半導體裝置總成包含：一疊層封裝總成，其包含：一第一半導體裝置；至少一個通孔；以及一第二半導體裝置，其通過該至少一個通孔連接至該第一半導體裝置；以及一天線結構，其通過該至少一個通孔連接至該第一半導體裝置或該第二半導體裝置中之至少一者。
在另一實施例中，一種半導體裝置總成包含：一半導體裝置，其具有一作用側及一後側；一模製化合物區；一第一重佈層，其鄰近於該半導體裝置之該後側；一電磁干擾(EMI)屏蔽，其位於該第一重佈層中；一第二重佈層，其位於該第一重佈層上方；以及一天線結構，其形成於該第二重佈層中且通過一通孔連接至該半導體裝置。
在另一實施例中，一種用於製造一半導體裝置總成之方 法，該方法包含：在一半導體裝置周圍模製一模製化合物層；在該模製化合物層之上形成一介電層；在該介電層之上形成一天線結構；形成通過該模製化合物層之一通孔，該通孔連接至該介電層中之至少一個跡線；以及通過該通孔將該天線結構連接至該半導體裝置。
100:半導體裝置總成
200:半導體裝置
200a:第一半導體裝置
200b:第二半導體裝置
202:作用側
204:後側
206:橫向側
208:橫向側
300:模製化合物
400:第一重佈層
500:第二介電或重佈層
602:通孔
604:通孔
606:跡線、通孔或類似物
608:焊球
700:毫米波天線/毫米波天線結構
702:毫米波天線/毫米波天線結構
704:毫米波天線/毫米波天線結構
706a:毫米波天線/毫米波天線結構
706b:毫米波天線/毫米波天線結構
800:EMI屏蔽層
900:EMI屏蔽
1000:方法
1002:步驟
1004:步驟
1006:步驟
1008:步驟
圖1係根據所揭示實施例的併入有整合毫米波天線之半導體裝置總成的橫截面側視示意圖。
圖2係根據所揭示實施例的併入有整合毫米波天線之半導體裝置總成的俯視示意圖。
圖3係根據所揭示實施例的併入有整合毫米波天線之半導體裝置總成的橫截面側視示意圖。
圖4係根據所揭示實施例的在疊層封裝(POP)總成上併入有整合毫米波天線之半導體裝置總成的橫截面側視示意圖。
圖5係根據所揭示實施例的在扇出型POP總成上併入有整合毫米波天線之半導體裝置總成的橫截面側視示意圖。
圖6係根據所揭示實施例的併入有整合毫米波天線及EMI屏蔽之半導體裝置總成的橫截面側視示意圖。
圖7係示出根據所揭示實施例的製造併入有整合毫米波天線之半導體裝置總成之方法的流程圖。
雖然本發明易有各種修改及替代形式，但具體實施例已經在圖中藉助於實例展示且將在本文中詳細描述。然而，應理解，本發明並不意欲限於所揭示之特定形式。相反，目的係涵蓋如由所附申請專利範圍定義的屬於本發明之精神及範疇內之所有修改、等效物以及替代方案。
在本發明中，論述了許多具體細節以提供對本發明之實施例的透徹且啟發性之描述。熟習此項技術者將認識到，可在並無具體細節中之一或多者之情況下實踐本發明。通常與半導體裝置相關聯之眾所周知的結構及/或操作可能不會展示及/或可能不會詳細描述以免混淆本發明之其它態樣。一般而言，應理解，除了本文中所揭示之彼等具體實施例之外的各種其它裝置、系統及/或方法亦可在本發明之範疇內。
術語「半導體裝置總成」可指一或多個半導體裝置、半導體裝置封裝及/或基板之總成，該等基板可包括中介層、支撐件及/或其它合適基板。半導體裝置總成可製造為但不限於離散封裝形式、條帶或矩陣形式及/或晶圓面板形式。術語「半導體裝置」大體上係指包括半導體材料之固態裝置。半導體裝置可包括例如半導體基板、晶圓、面板，或來自晶圓或基板之單一晶粒。半導體裝置可進一步包括沈積在基板上之一或多個裝置層。半導體裝置在本文中可指一種半導體晶粒，但半導體裝置不限於半導體晶粒。
術語「半導體裝置封裝」可指一或多個半導體裝置併入至共同封裝中之配置。半導體封裝可包括部分地或完全地囊封至少一個半導體裝置之外殼或殼體。半導體封裝亦可包括承載一或多個半導體裝置之基板。基板可附接至殼體或外殼或以其它方式併入在殼體或外殼內。
如本文中所使用，術語「豎直」、「橫向」、「上部」及「下部」可指圖式中所展示之特徵在半導體裝置及/或半導體裝置總成中之相對方向或位置。舉例而言，「上部」或「最上部」可指比另一特徵更接近頁面頂部定位之特徵。然而，此等術語應被廣泛地認作包括具有例如顛倒 或傾斜定向等其它定向之半導體裝置及/或半導體裝置總成，其中頂部/底部、上面/下面、上方/下方、向上/向下及左邊/右邊可取決於定向而互換。
本發明之各種實施例係關於半導體裝置、半導體裝置總成、半導體封裝，以及製造及/或操作半導體裝置之方法。在一個實施例中，一種半導體裝置總成包括：半導體裝置，其具有第一側及與第一側相對之第二側；模製化合物區，其鄰近於半導體裝置；重佈層，其鄰近於半導體裝置之第一側；介電層，其鄰近於半導體裝置之第二側；第一通孔，其延伸通過模製化合物區且連接至介電層中之至少一個跡線；以及天線結構，其形成於介電層上且通過第一通孔連接至半導體裝置。在進一步所揭示實施例中，天線結構係5g毫米波天線。在再進一步所揭示實施例中，天線結構係可調諧天線。在再進一步所揭示實施例中，半導體裝置總成包括：第二通孔，其延伸通過模製化合物區且連接至介電層中之至少一個跡線；以及第二天線結構，其形成於介電層上且通過第二通孔連接至半導體裝置。
在另一所揭示實施例中，一種半導體裝置總成包括：半導體裝置，其具有第一側；模製化合物區；第一重佈層，其鄰近於半導體裝置之第一側，第一重佈層經組態以將半導體裝置連接至外部裝置；第二重佈層，其鄰近於第一重佈層；以及天線結構，其形成於第二重佈層中，半導體裝置通過第一重佈層連接至天線結構。
在另一所揭示實施例中，一種半導體裝置總成包括疊層封裝總成，疊層封裝總成包括：第一半導體裝置；至少一個通孔；以及第二半導體裝置，其通過至少一個通孔連接至第一半導體裝置；以及天線結 構，其通過至少一個通孔連接至第一半導體裝置或第二半導體裝置中之至少一者。在進一步所揭示實施例中，天線結構位於第一半導體裝置與第二半導體裝置之間。在再進一步所揭示實施例中，半導體裝置總成包括位於疊層封裝總成之後側上之第二天線結構。
在另一所揭示實施例中，一種半導體裝置總成包括：半導體裝置，其具有作用側及後側；模製化合物區；第一重佈層，其鄰近於半導體裝置之後側；電磁干擾(EMI)屏蔽，其位於第一重佈層中；第二重佈層，其位於第一重佈層上方；以及天線結構，其形成於第二重佈層中且通過通孔連接至半導體裝置。
亦揭示一種用於製造半導體裝置總成之方法，該方法包括：在半導體裝置周圍模製模製化合物層；在模製化合物層之上形成介電層；在介電層之上形成天線結構；形成通過模製化合物層之通孔，通孔連接至介電層中之至少一個跡線；以及通過通孔將天線結構連接至半導體裝置。在又一實施例中，該方法包括：在介電層之上形成第二天線結構；形成通過模製化合物層及介電層之第二通孔；以及通過第二通孔將第二天線結構連接至半導體裝置。
圖1係根據所揭示實施例的併入有整合毫米波天線700、702之半導體裝置總成100的橫截面側視示意圖。如圖所示，半導體裝置總成100可具有在扇出型封裝中之半導體裝置200，在半導體裝置200之橫向側206、208上具有模製化合物300(例如，環氧模製化合物，或ECM)。半導體裝置200具有作用側202及後側204。作用側202係使用一或多個跡線、通孔或類似物606通過第一重佈層400連接至例如焊球608之互連件，以用於連接至其它裝置。如得益於本發明之熟習此項技術者將理解，跡 線、通孔或類似物606及球608僅係例示性的，且可使用不同的量、位置等。
亦如圖所示，實施例可包括位於半導體裝置200之後側204及模製化合物300層上之第二介電或重佈層500以容納一或多個毫米波天線結構700、702。如圖所示，天線結構700、702可通過穿過模製化合物300之一或多個通孔602、604連接至作用表面202。如得益於本發明之熟習此項技術者將理解，通孔602、604及天線700、702僅係例示性的，且可使用不同的量、位置等。
圖2係根據所揭示實施例的併入有形成於頂部重佈層500中之整合毫米波天線700、702、704、706a及706b之半導體裝置總成100的俯視示意圖。如圖所示，根據裝置之設計，毫米波天線700、702、704、706a、706b可包含任何合適形狀、大小、組態或類似物。
如本文中所闡釋，天線結構700、702、704、706a及706b可藉由任何數目之合適方法針對特定傳輸/接收器裝置或無線電電路進行調諧。舉例而言，不同類型之無線電電路可需要具有不同大小或形狀之天線。藉由包括例如706a及706b之天線結構以及自半導體裝置200之作用側202至每一部分706a及706b之單獨連接，天線之大小可改變(例如，藉由將兩個區段706a及706b連接至同一電路而延長，或藉由連接僅一個區段而縮短)且天線可經調諧至所需結果。同樣，藉由將多個天線結構(例如，702及704)連接至同一電路，可實施天線之不同形狀。
在一些實施例中，半導體裝置總成100可最初製造成所有天線結構(例如，700、702、704、706a、706b)都連接至作用側202，且藉由切斷天線結構之間的連接(例如，602、604)，半導體裝置總成100可 為特定終端使用者自訂。連接(例如，602、604)之切斷可在製造之後藉由雷射切除、藉由在連接中包括熔絲、藉由在連接中包括開關、藉由更改電路或類似方法來實現。
圖3係根據所揭示實施例的在半導體裝置200之前部或作用側202上併入有整合毫米波天線700之半導體裝置總成100的橫截面側視示意圖。如圖所示，在此等實施例中，第一重佈層400可形成於半導體裝置200之作用側202上，具有至例如焊球608等互連件裝置之跡線、通孔或類似物606。第二重佈層500可形成於第一重佈層400之頂部上，具有毫米波天線700及用以將毫米波天線700連接至半導體裝置200之一或多個跡線、通孔或類似物602。如得益於本發明之熟習此項技術者將理解，第一重佈層400及第二重佈層500之位置可按需要切換。
圖4係根據所揭示實施例的在半導體裝置總成100之POP組態上併入有整合毫米波天線700、702之半導體裝置總成100的橫截面側視示意圖。如圖所示，第一半導體裝置200a可以POP組態與第二半導體裝置200b互連。多個重佈層500可形成於半導體裝置中之一者或另一者(如圖所示，200b)上以容納毫米波天線結構700、702。如得益於本發明之熟習此項技術者將理解，重佈層500之數目及位置以及天線結構700、702之數目及位置可按需要變化。
圖5係根據所揭示實施例的在扇出型POP總成上併入有整合毫米波天線700、702之半導體裝置總成100的橫截面側視示意圖。如圖所示，第一半導體裝置200a可以扇出型POP組態與第二半導體裝置200b互連。多個重佈層500可形成於半導體裝置中之一者或另一者(如圖所示，200b)上以容納毫米波天線結構700、702。如得益於本發明之熟習此項技 術者將理解，重佈層500之數目及位置以及天線結構700、702之數目及位置可按需要變化。
圖6係根據所揭示實施例的併入有整合毫米波天線700及EMI屏蔽900之半導體裝置總成100的橫截面側視示意圖。如圖所示，EMI屏蔽層800可形成於半導體裝置200上且包括可連接至接地之EMI屏蔽900或類似物。第二重佈層500可形成於EMI屏蔽層800之頂部上以容納毫米波天線700。EMI屏蔽900有助於最小化半導體裝置200與天線700之間的信號之干擾等等。如得益於本發明之熟習此項技術者將理解，層500、800之數目及位置以及天線結構700及EMI屏蔽900之數目及位置可按需要變化。
圖7係示出根據所揭示實施例的製造併入有整合毫米波天線700之半導體裝置總成100之例示性方法1000的流程圖。如圖所示，方法1000可包括：在1002，在半導體裝置200上形成一或多個介電層(例如，500)。在1004，可在一或多個介電層中形成一或多個天線結構(例如，700)。在1006，可形成通過一或多個介電層之一或多個跡線、通孔或類似物(例如，602)。在1008，可通過一或多個跡線、通孔或類似物將一或多個天線結構(例如，700)連接至半導體裝置200。如得益於本發明之熟習此項技術者將理解，根據如本文中所揭示之半導體裝置總成100之各種類型，方法1000之步驟可以不同次序、在不同時間執行，或者添加或消除步驟。
雖然已示出及描述各種實施例，但本發明不如此受限制，且應被理解為包括將係熟習此項技術者顯而易見的所有此類修改及變化。
100:半導體裝置總成
200:半導體裝置
202:作用側
204:後側
206:橫向側
208:橫向側
300:模製化合物
400:第一重佈層
500:第二介電或重佈層
602:通孔
604:通孔
606:跡線、通孔或類似物
608:焊球
700:毫米波天線/毫米波天線結構
702:毫米波天線/毫米波天線結構

Claims (16)

  1. 一種半導體裝置總成，其包含：一半導體裝置，其具有一第一側及與該第一側相對之一第二側；一模製化合物區，其鄰近於該半導體裝置；一重佈層，其鄰近於該半導體裝置之該第一側；一介電層，其鄰近於該半導體裝置之該第二側且不鄰近於該半導體裝置之該第一側；一第一通孔，其延伸通過該模製化合物區且連接至該介電層中之至少一個跡線；一第二通孔，其延伸通過該模製化合物區且連接至該介電層中之至少一個跡線；一第一天線結構，其形成於該介電層上且通過該第一通孔連接至該半導體裝置；一第二天線結構，其形成於該介電層上且通過該第二通孔連接至該半導體裝置；及該第一天線結構及該第二天線結構之間之一可切斷連接。
  2. 如請求項1之半導體裝置總成，其中該第一天線結構或該第二天線結構中之至少一者係一5g毫米波天線。
  3. 如請求項1之半導體裝置總成，其中該第一天線結構或該第二天線結構中之至少一者係一可調諧天線。
  4. 如請求項1之半導體裝置總成，其中該半導體裝置之該第一側係該半導體裝置之一活動表面(live surface)。
  5. 一種半導體裝置總成，其包含：一半導體裝置，其具有一第一側；一模製化合物區；一第一重佈層，其接觸該半導體裝置之該第一側，該第一重佈層經組態以將該半導體裝置連接至一外部裝置；一第二重佈層，其鄰近於該第一重佈層；一焊球，其在該第二重佈層上；以及複數個天線結構，其形成於該第二重佈層中，該半導體裝置通過該第一重佈層且通過該複數個天線結構之間之一可切斷連接而被連接至該複數個天線結構之各者。
  6. 如請求項5之半導體裝置總成，其中該天線結構係一5g毫米波天線。
  7. 如請求項5之半導體裝置總成，其中該天線結構係一可調諧天線。
  8. 如請求項5之半導體裝置總成，其中該半導體裝置之該第一側係該半導體裝置之一活動表面。
  9. 一種半導體裝置總成，其包含： 一疊層封裝(package-on-package)總成，其包含：一第一半導體裝置；至少一個通孔；以及一第二半導體裝置，其通過該至少一個通孔連接至該第一半導體裝置；一天線結構，其通過該至少一個通孔連接至該第一半導體裝置或該第二半導體裝置中之至少一者；以及一第二天線結構，其位於該疊層封裝總成之一後側上，其中該天線結構位於該第一半導體裝置與該第二半導體裝置之間。
  10. 如請求項9之半導體裝置總成，其中該天線結構位於該疊層封裝總成之一後側上。
  11. 如請求項9之半導體裝置總成，其中該天線結構係一5g毫米波天線。
  12. 如請求項9之半導體裝置總成，其中該天線結構係一可調諧天線。
  13. 一種半導體裝置總成，其包含：一半導體裝置，其具有一作用側(active side)及一後側；一模製化合物區；一第一重佈層，其鄰近於該半導體裝置之該後側；一電磁干擾(EMI)屏蔽，其位於該第一重佈層中；一第二重佈層，其位於該第一重佈層上方；以及 一天線結構，其形成於該第二重佈層中且通過一通孔連接至該半導體裝置；其中該天線結構包含至少二個部分且該至少二個部分之各者係連接至介於該至少二個部分之間之一可切斷連接。
  14. 如請求項13之半導體裝置總成，其中該天線結構係一5g毫米波天線。
  15. 如請求項13之半導體裝置總成，其中該天線結構係一可調諧天線。
  16. 一種用於製造一半導體裝置總成之方法，該方法包含：在一半導體裝置周圍模製一模製化合物層；在該模製化合物層之上且非該半導體裝置之底部上形成一介電層；在該介電層之上形成一第一天線結構；在該介電層之上形成一第二天線結構；形成通過該模製化合物層之一第一通孔，該第一通孔連接至該介電層中之至少一個跡線；形成通過該模製化合物層之一第二通孔，該第二通孔連接至該介電層中之至少一個跡線；通過該第一通孔將該第一天線結構連接至該半導體裝置；以及通過該第二通孔將該第二天線結構連接至該半導體裝置，其中一可切斷連接係在該第一天線結構及該第二天線結構之間。
TW108130747A 2018-08-31 2019-08-28 半導體裝置總成及其製造方法 TWI776083B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/118,785 US11196142B2 (en) 2018-08-31 2018-08-31 Millimeter wave antenna and EMI shielding integrated with fan-out package
US16/118,785 2018-08-31

Publications (2)

Publication Number Publication Date
TW202025230A TW202025230A (zh) 2020-07-01
TWI776083B true TWI776083B (zh) 2022-09-01

Family

ID=69639163

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108130747A TWI776083B (zh) 2018-08-31 2019-08-28 半導體裝置總成及其製造方法

Country Status (3)

Country Link
US (2) US11196142B2 (zh)
CN (1) CN110875290B (zh)
TW (1) TWI776083B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11196142B2 (en) 2018-08-31 2021-12-07 Micron Technology, Inc. Millimeter wave antenna and EMI shielding integrated with fan-out package
US11532875B2 (en) * 2020-10-22 2022-12-20 Mediatek Inc. Antenna module
US20240096858A1 (en) * 2022-09-15 2024-03-21 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
CN115378468B (zh) * 2022-09-17 2024-08-06 德氪微电子(深圳)有限公司 一种毫米波隔离装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543927A (zh) * 2010-12-14 2012-07-04 欣兴电子股份有限公司 嵌埋穿孔中介层的封装基板及其制造方法
TW201347103A (zh) * 2012-05-04 2013-11-16 日月光半導體製造股份有限公司 整合屏蔽膜及天線之半導體封裝件
TW201742310A (zh) * 2016-05-27 2017-12-01 台灣積體電路製造股份有限公司 天線裝置
TW201803043A (zh) * 2016-07-01 2018-01-16 英特爾公司 具有天線之半導體封裝體
TW201813041A (zh) * 2016-04-12 2018-04-01 聯發科技股份有限公司 半導體封裝結構
WO2018119153A2 (en) * 2016-12-21 2018-06-28 Intel Corporation Wireless communication technology, apparatuses, and methods
TW201828444A (zh) * 2016-12-30 2018-08-01 美商英特爾公司 以用於高頻通訊的三維(3d)堆疊超薄封裝體模組所設計之微電子裝置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10071416B2 (en) * 2005-10-20 2018-09-11 Nucor Corporation High strength thin cast strip product and method for making the same
WO2018003043A1 (ja) 2016-06-29 2018-01-04 日立化成株式会社 回転電機用コイル、回転電機用コイルの製造方法、マイカテープ、マイカテープの製造方法、マイカテープの硬化物及び絶縁物
US10347598B2 (en) * 2017-05-19 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Composite antenna substrate and semiconductor package module
US11196142B2 (en) 2018-08-31 2021-12-07 Micron Technology, Inc. Millimeter wave antenna and EMI shielding integrated with fan-out package

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543927A (zh) * 2010-12-14 2012-07-04 欣兴电子股份有限公司 嵌埋穿孔中介层的封装基板及其制造方法
TW201347103A (zh) * 2012-05-04 2013-11-16 日月光半導體製造股份有限公司 整合屏蔽膜及天線之半導體封裝件
TW201813041A (zh) * 2016-04-12 2018-04-01 聯發科技股份有限公司 半導體封裝結構
TW201742310A (zh) * 2016-05-27 2017-12-01 台灣積體電路製造股份有限公司 天線裝置
TW201803043A (zh) * 2016-07-01 2018-01-16 英特爾公司 具有天線之半導體封裝體
WO2018119153A2 (en) * 2016-12-21 2018-06-28 Intel Corporation Wireless communication technology, apparatuses, and methods
TW201828444A (zh) * 2016-12-30 2018-08-01 美商英特爾公司 以用於高頻通訊的三維(3d)堆疊超薄封裝體模組所設計之微電子裝置

Also Published As

Publication number Publication date
TW202025230A (zh) 2020-07-01
US11196142B2 (en) 2021-12-07
US11710888B2 (en) 2023-07-25
CN110875290A (zh) 2020-03-10
CN110875290B (zh) 2023-10-27
US20200076052A1 (en) 2020-03-05
US20220094037A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
US11469193B2 (en) Antenna module
TWI776083B (zh) 半導體裝置總成及其製造方法
US11908814B2 (en) Fabricated two-sided millimeter wave antenna using through-silicon-vias
KR20110005250A (ko) 링 및/또는 오프셋 캐비티들에 집적 개구-결합 패치 안테나(들)을 갖는 무선 주파수 집적회로 패키지들
CN107645033B (zh) 电子模块
US10276483B2 (en) Coaxial vias
US11652283B2 (en) Integrated antenna using through silicon vias
US20210202363A1 (en) Package structure and manufacturing method thereof
US12400970B2 (en) Semiconductor package including electromagnetic shield structure
CN110660782B (zh) 在裸片堆叠中并入毫米波天线的堆叠式存储器封装
US12272870B2 (en) Tunable integrated millimeter wave antenna using laser ablation and/or fuses
US12494444B2 (en) Semiconductor device with tunable antenna using wire bonds
CN112349702A (zh) 半导体封装
KR102252836B1 (ko) 통합된 금속층 또는 재분배층에 의한 안테나 형성
CN116799472A (zh) 天线模块叠层封装和射频叠层封装
US20220336942A1 (en) Antenna system, and method of forming the same

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent